JP2001275116A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JP2001275116A JP2001275116A JP2000085376A JP2000085376A JP2001275116A JP 2001275116 A JP2001275116 A JP 2001275116A JP 2000085376 A JP2000085376 A JP 2000085376A JP 2000085376 A JP2000085376 A JP 2000085376A JP 2001275116 A JP2001275116 A JP 2001275116A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- memory
- read
- data
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/129—Scanning of coding units, e.g. zig-zag scan of transform coefficients or flexible macroblock ordering [FMO]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
- H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding
Abstract
(57)【要約】
【課題】ＤＣＴ変換処理と、ハフマン符号化処理とのパ
イプライン画像処理における高速化、正確な符号化およ
び回路の小規模化を実現する。 【解決手段】画像データを１ブロック分ずつＤＣＴ処理
部３００で処理し、量子化処理部３０１で処理して２ポ
ートのメモリ３０２に列方向順序で書き込む。メモリ３
０２に列方向順序で書き込まれたデータをジグザグスキ
ャン順序またはオルタネートスキャン順序で読み出し、
ハフマン符号化処理部３０３へ出力する。圧縮データの
復号化処理では、２ポートのメモリ３０２にジグザグス
キャン順序またはオルタネートスキャン順序で書き込ま
れたハフマン復号化データを、そのメモリ３０２から列
方向順序で読み出す。いずれの処理でも、読み出すアド
レスを書き込むアドレスが追い越すことのないように、
書き込み開始時点から読み出し開始時点までの時間差を
制御し、全ての書き込みデータを読み出す。
イプライン画像処理における高速化、正確な符号化およ
び回路の小規模化を実現する。 【解決手段】画像データを１ブロック分ずつＤＣＴ処理
部３００で処理し、量子化処理部３０１で処理して２ポ
ートのメモリ３０２に列方向順序で書き込む。メモリ３
０２に列方向順序で書き込まれたデータをジグザグスキ
ャン順序またはオルタネートスキャン順序で読み出し、
ハフマン符号化処理部３０３へ出力する。圧縮データの
復号化処理では、２ポートのメモリ３０２にジグザグス
キャン順序またはオルタネートスキャン順序で書き込ま
れたハフマン復号化データを、そのメモリ３０２から列
方向順序で読み出す。いずれの処理でも、読み出すアド
レスを書き込むアドレスが追い越すことのないように、
書き込み開始時点から読み出し開始時点までの時間差を
制御し、全ての書き込みデータを読み出す。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばディジタル
スチルカメラ、ファクシミリ装置、ディジタルコピー装
置、テレビ電話、ビデオＣＤ、ＤＶＤ等に用いられる画
像処理装置に関し、特に、カラー画像の圧縮／伸長を行
なうための離散コサイン変換処理／逆離散コサイン変換
処理と、ハフマン符号化処理／ハフマン復号化処理との
パイプライン画像処理の高速化、正確な符号化／復号
化、回路の小規模化を実現する画像処理装置に関する。
スチルカメラ、ファクシミリ装置、ディジタルコピー装
置、テレビ電話、ビデオＣＤ、ＤＶＤ等に用いられる画
像処理装置に関し、特に、カラー画像の圧縮／伸長を行
なうための離散コサイン変換処理／逆離散コサイン変換
処理と、ハフマン符号化処理／ハフマン復号化処理との
パイプライン画像処理の高速化、正確な符号化／復号
化、回路の小規模化を実現する画像処理装置に関する。
【０００２】なお、以下の説明では、離散コサイン変換
をＤＣＴまたはＤＣＴ変換と記し、逆離散コサイン変換
を逆ＤＣＴまたは逆ＤＣＴ変換と記す。
をＤＣＴまたはＤＣＴ変換と記し、逆離散コサイン変換
を逆ＤＣＴまたは逆ＤＣＴ変換と記す。
【０００３】
【従来の技術】画像の高能率符号化処理（画像情報のデ
ータ圧縮処理）は、複数の機関において標準化されてお
り、多様な応用分野における圧縮データの互換性を保証
しようとするようになっている。例えば、通信分野にお
いては、ＣＣＩＴＴ勧告であるＨ．２６１が標準化され
ている。また、記録系においては、ＩＳＯにて標準化が
進められているＭＰＥＧが動画像符号化処理として標準
化され、ＪＰＥＧが静止画符号化処理として標準化され
ている。
ータ圧縮処理）は、複数の機関において標準化されてお
り、多様な応用分野における圧縮データの互換性を保証
しようとするようになっている。例えば、通信分野にお
いては、ＣＣＩＴＴ勧告であるＨ．２６１が標準化され
ている。また、記録系においては、ＩＳＯにて標準化が
進められているＭＰＥＧが動画像符号化処理として標準
化され、ＪＰＥＧが静止画符号化処理として標準化され
ている。
【０００４】これらの標準化された符号化処理では、動
画像の符号化処理は、図１０に示すように、複数の単位
処理アルゴリズムを組み合わせたものとして実現されて
いる。
画像の符号化処理は、図１０に示すように、複数の単位
処理アルゴリズムを組み合わせたものとして実現されて
いる。
【０００５】図１０に示す標準化された動画像の符号化
処理では、電荷結合素子（以下ＣＣＤと記す）１にて電
気信号に変換された撮影像情報が、Ａ／Ｄ変換器２にて
デジタル変換される。デジタル変換された画像データ
は、動き予測処理部３に送られる。動き予測処理部３
は、Ａ／Ｄ変換器２からの入力データを、以前のフレー
ム画像を蓄積したフレームメモリ１２の出力データと比
較し、最適な以前のフレームデータを決定する。動き予
測処理部３の出力データは、フレーム差分処理４を受け
た後、ＤＣＴ処理部５へ出力される。
処理では、電荷結合素子（以下ＣＣＤと記す）１にて電
気信号に変換された撮影像情報が、Ａ／Ｄ変換器２にて
デジタル変換される。デジタル変換された画像データ
は、動き予測処理部３に送られる。動き予測処理部３
は、Ａ／Ｄ変換器２からの入力データを、以前のフレー
ム画像を蓄積したフレームメモリ１２の出力データと比
較し、最適な以前のフレームデータを決定する。動き予
測処理部３の出力データは、フレーム差分処理４を受け
た後、ＤＣＴ処理部５へ出力される。
【０００６】ＤＣＴ処理部５は、一画像を、特定の大き
さに分割されたブロック毎にＤＣＴ処理する。ＤＣＴ処
理された画像データは、量子化処理部６にて量子化係数
に基づいて量子化される。量子化された画像成分データ
は、ハフマン符号化処理部７にてハフマン符号化処理に
より圧縮される。その圧縮画像データは、記録部８に記
録される。
さに分割されたブロック毎にＤＣＴ処理する。ＤＣＴ処
理された画像データは、量子化処理部６にて量子化係数
に基づいて量子化される。量子化された画像成分データ
は、ハフマン符号化処理部７にてハフマン符号化処理に
より圧縮される。その圧縮画像データは、記録部８に記
録される。
【０００７】また、量子化処理部６にて量子化された画
像成分データは、逆量子化処理部９にて上記量子化係数
に基づいて逆量子化されて、逆量子化された画像データ
は逆ＤＣＴ処理部１０へ出力される。逆ＤＣＴ処理部１
０は、一画像を、特定の大きさに分割されたブロック毎
に逆ＤＣＴ処理する。逆ＤＣＴ処理された画像データ
は、動き予測処理部３にて決定された最適な以前のフレ
ームデータとフレーム加算処理１１をされて、フレーム
メモリ１２に蓄積される。フレームメモリ１２内のフレ
ーム画像データは、次回以降の動き予測処理部３での処
理にフィードバックされる。
像成分データは、逆量子化処理部９にて上記量子化係数
に基づいて逆量子化されて、逆量子化された画像データ
は逆ＤＣＴ処理部１０へ出力される。逆ＤＣＴ処理部１
０は、一画像を、特定の大きさに分割されたブロック毎
に逆ＤＣＴ処理する。逆ＤＣＴ処理された画像データ
は、動き予測処理部３にて決定された最適な以前のフレ
ームデータとフレーム加算処理１１をされて、フレーム
メモリ１２に蓄積される。フレームメモリ１２内のフレ
ーム画像データは、次回以降の動き予測処理部３での処
理にフィードバックされる。
【０００８】また、標準化された静止画像の符号化／復
号化処理も、図１１に示すように、複数の単位処理アル
ゴリズムを組み合わせたものとして実現されている。
号化処理も、図１１に示すように、複数の単位処理アル
ゴリズムを組み合わせたものとして実現されている。
【０００９】図１１に示す標準化された静止画像の符号
化／復号化処理では、ＣＣＤ１にて電気信号に変換され
た撮影像情報が、Ａ／Ｄ変換器２にてデジタル変換され
る。Ａ／Ｄ変換器２にてデジタル変換された画像データ
は、ＤＣＴ処理部５へ出力される。ＤＣＴ処理部５は、
一画像を、特定の大きさに分割されたブロック毎にＤＣ
Ｔ処理する。ＤＣＴ処理部５にてＤＣＴ処理された画像
データは、量子化処理部６にて量子化係数に基づいて量
子化される。量子化された画像成分データは、ハフマン
符号化処理部７にてハフマン符号化処理を受けて圧縮さ
れる。ハフマン符号化処理部７にて得られる圧縮画像デ
ータは記録部８に記録される。
化／復号化処理では、ＣＣＤ１にて電気信号に変換され
た撮影像情報が、Ａ／Ｄ変換器２にてデジタル変換され
る。Ａ／Ｄ変換器２にてデジタル変換された画像データ
は、ＤＣＴ処理部５へ出力される。ＤＣＴ処理部５は、
一画像を、特定の大きさに分割されたブロック毎にＤＣ
Ｔ処理する。ＤＣＴ処理部５にてＤＣＴ処理された画像
データは、量子化処理部６にて量子化係数に基づいて量
子化される。量子化された画像成分データは、ハフマン
符号化処理部７にてハフマン符号化処理を受けて圧縮さ
れる。ハフマン符号化処理部７にて得られる圧縮画像デ
ータは記録部８に記録される。
【００１０】一方、記録部８に記録された圧縮画像デー
タを元の撮影像に再生する場合は、記録部８より読み出
された圧縮画像データが、ハフマン復号化処理部１３に
て復号化処理されることにより、圧縮成分データが画像
成分データに変換される。この画像成分データは、逆量
子化処理部９にて逆量子化処理されて画像データに変換
される。この画像データは、逆ＤＣＴ処理部１０へ出力
される。逆ＤＣＴ処理部１０は、一画像を、特定の大き
さに分割されたブロック毎に逆ＤＣＴ処理することによ
り、ほぼ元の撮影像情報に再生する。
タを元の撮影像に再生する場合は、記録部８より読み出
された圧縮画像データが、ハフマン復号化処理部１３に
て復号化処理されることにより、圧縮成分データが画像
成分データに変換される。この画像成分データは、逆量
子化処理部９にて逆量子化処理されて画像データに変換
される。この画像データは、逆ＤＣＴ処理部１０へ出力
される。逆ＤＣＴ処理部１０は、一画像を、特定の大き
さに分割されたブロック毎に逆ＤＣＴ処理することによ
り、ほぼ元の撮影像情報に再生する。
【００１１】図１０に示す動画像の符号化処理では、動
き予測処理部３以降の処理のほとんどが、画像全体をメ
ッシュ状に分割した画素領域毎に実行される。同様に、
図１１に示す静止画像の符号化／復号化処理でも、ＤＣ
Ｔ処理部５以降の処理のほとんどが、画像全体をメッシ
ュ状に分割した画素領域毎に実行される。画素領域毎の
処理には、８×８画素の領域（ブロック）を単位とする
処理（ＤＣＴ処理部５等）と、１６×１６画素の領域
（マクロブロック）を単位とする処理（動き予測処理部
３等）とがあるが、８×８画素の領域（ブロック）を単
位とする処理について、更に詳細に説明する。
き予測処理部３以降の処理のほとんどが、画像全体をメ
ッシュ状に分割した画素領域毎に実行される。同様に、
図１１に示す静止画像の符号化／復号化処理でも、ＤＣ
Ｔ処理部５以降の処理のほとんどが、画像全体をメッシ
ュ状に分割した画素領域毎に実行される。画素領域毎の
処理には、８×８画素の領域（ブロック）を単位とする
処理（ＤＣＴ処理部５等）と、１６×１６画素の領域
（マクロブロック）を単位とする処理（動き予測処理部
３等）とがあるが、８×８画素の領域（ブロック）を単
位とする処理について、更に詳細に説明する。
【００１２】符号化処理では、画像入力データは、順
次、８×８画素の１ブロック毎にＤＣＴ処理部５に入力
される。ＤＣＴ処理部５では、８×８画素毎に、２次元
の画像情報のＤＣＴ処理が行われる。この２次元のＤＣ
Ｔ処理は、画像データの横方向（行方向）における１次
元ＤＣＴ処理と、画像データの縦方向（列方向）におけ
る１次元ＤＣＴ処理とを行なうことによって実行され
る。８×８画素毎の２次元ＤＣＴ処理は、演算式で表現
すると、次の式（１）になる。 Ｆ（Ｕ，Ｖ）＝（１／４）Ｃ（Ｕ）Ｃ（Ｖ）ΣΣｆ（ｉ，ｊ）ｃｏｓ〔（２ｉ＋ １）Ｕπ／１６〕ｃｏｓ〔（２ｊ＋１）Ｖπ／１６〕 …（１） ただし、 Ｕ＝０のとき Ｃ（Ｕ）＝１／√２ Ｕ≠０のとき Ｃ（Ｕ）＝１ Ｖ＝０のとき Ｃ（Ｖ）＝１／√２ Ｖ≠０のとき Ｃ（Ｖ）＝１ ｆ（ｉ，ｊ）は画素データ、ｉ，ｊの初期値は０であ
る。
次、８×８画素の１ブロック毎にＤＣＴ処理部５に入力
される。ＤＣＴ処理部５では、８×８画素毎に、２次元
の画像情報のＤＣＴ処理が行われる。この２次元のＤＣ
Ｔ処理は、画像データの横方向（行方向）における１次
元ＤＣＴ処理と、画像データの縦方向（列方向）におけ
る１次元ＤＣＴ処理とを行なうことによって実行され
る。８×８画素毎の２次元ＤＣＴ処理は、演算式で表現
すると、次の式（１）になる。 Ｆ（Ｕ，Ｖ）＝（１／４）Ｃ（Ｕ）Ｃ（Ｖ）ΣΣｆ（ｉ，ｊ）ｃｏｓ〔（２ｉ＋ １）Ｕπ／１６〕ｃｏｓ〔（２ｊ＋１）Ｖπ／１６〕 …（１） ただし、 Ｕ＝０のとき Ｃ（Ｕ）＝１／√２ Ｕ≠０のとき Ｃ（Ｕ）＝１ Ｖ＝０のとき Ｃ（Ｖ）＝１／√２ Ｖ≠０のとき Ｃ（Ｖ）＝１ ｆ（ｉ，ｊ）は画素データ、ｉ，ｊの初期値は０であ
る。
【００１３】２次元のＤＣＴ処理後のデータＦｕｖは、
量子化処理部６に出力される。量子化処理部６では、２
次元のＤＣＴ処理後のデータＦｕｖが、量子化係数Ｑｕ
ｖに基づいて、次の式（２）により量子化される。
量子化処理部６に出力される。量子化処理部６では、２
次元のＤＣＴ処理後のデータＦｕｖが、量子化係数Ｑｕ
ｖに基づいて、次の式（２）により量子化される。
【００１４】Ｓｕｖ＝Ｆｕｖ／Ｑｕｖ …（２） 尚、Ｓｕｖは量子化後の画像成分データを示す。
【００１５】２次元のＤＣＴ処理後のデータＦｕｖは、
順次、量子化処理部６にて画像成分データＳｕｖに変換
されるので、量子化処理部６における８×８画素毎の２
次元画像データの処理順序は、ＤＣＴ処理部５における
画像データの縦方向（列方向）の１次元ＤＣＴ処理と同
じになる。この列方向順序を図１２に示す。
順次、量子化処理部６にて画像成分データＳｕｖに変換
されるので、量子化処理部６における８×８画素毎の２
次元画像データの処理順序は、ＤＣＴ処理部５における
画像データの縦方向（列方向）の１次元ＤＣＴ処理と同
じになる。この列方向順序を図１２に示す。
【００１６】量子化処理部６にて処理された量子化後の
画像成分データは、図１２に示す列方向順序によって、
ハフマン符号化処理部７に出力される。ハフマン符号化
処理部７では、ハフマン符号化処理の順序は、ジグザグ
スキャン順序あるいはオルタネートスキャン順序であ
る。このために、量子化処理部６から出力されるデータ
は、ハフマン符号化処理部７に入力される際には、ジグ
ザグスキャン順序あるいはオルタネートスキャン順序に
変換する必要がある。ジグザグスキャン順序を図１３に
示し、オルタネートスキャン順序を図１４に示す。ハフ
マン符号化処理された圧縮画像データは、記録部８に記
録される。
画像成分データは、図１２に示す列方向順序によって、
ハフマン符号化処理部７に出力される。ハフマン符号化
処理部７では、ハフマン符号化処理の順序は、ジグザグ
スキャン順序あるいはオルタネートスキャン順序であ
る。このために、量子化処理部６から出力されるデータ
は、ハフマン符号化処理部７に入力される際には、ジグ
ザグスキャン順序あるいはオルタネートスキャン順序に
変換する必要がある。ジグザグスキャン順序を図１３に
示し、オルタネートスキャン順序を図１４に示す。ハフ
マン符号化処理された圧縮画像データは、記録部８に記
録される。
【００１７】一方、記録部８に記録された圧縮画像デー
タを元の撮影像に戻す場合は、記録部８より読み出され
た圧縮画像データが、ハフマン復号化処理１３にて復号
化処理されることにより、画像成分データＳｕｖに変換
される。ハフマン復号化処理された画像成分データは、
図１３に示すジグザグスキャン順序、あるいは図１４に
示すオルタネートスキャン順序によって出力される。ハ
フマン復号化処理１３から出力される画像成分データＳ
ｕｖは、逆量子化処理部９にて量子化係数Ｑｕｖに基づ
いて、次の式（３）により逆量子化される。
タを元の撮影像に戻す場合は、記録部８より読み出され
た圧縮画像データが、ハフマン復号化処理１３にて復号
化処理されることにより、画像成分データＳｕｖに変換
される。ハフマン復号化処理された画像成分データは、
図１３に示すジグザグスキャン順序、あるいは図１４に
示すオルタネートスキャン順序によって出力される。ハ
フマン復号化処理１３から出力される画像成分データＳ
ｕｖは、逆量子化処理部９にて量子化係数Ｑｕｖに基づ
いて、次の式（３）により逆量子化される。
【００１８】Ｆｕｖ＝Ｑｕｖ×Ｓｕｖ …（３） 尚、Ｆｕｖは逆量子化後の画像成分データを示す。
【００１９】逆量子化処理部９にて処理された画像成分
データは、順次、８×８画素の１ブロック毎に逆ＤＣＴ
処理部１０に入力される。逆ＤＣＴ処理部１０では、８
×８画素の２次元の画像成分データに対して逆ＤＣＴ処
理が行なわれる。この２次元の逆ＤＣＴ処理は、画像デ
ータの縦方向（列方向）における１次元逆ＤＣＴ処理
と、画像データの横方向（行方向）における１次元逆Ｄ
ＣＴ処理とを行なうことによって実行される。８×８画
素の２次元逆ＤＣＴ処理は、演算式で表現すると、次の
式（４）になる。 ｆ（ｉ，ｊ）＝（１／４）ΣΣＣ（ｘ）Ｃ（ｙ）Ｆ（ｘ，ｙ）ｃｏｓ〔（２ｉ＋ １）ｘπ／１６〕ｃｏｓ〔（２ｊ＋１）ｙπ／１６〕 …（４） ただし、 ｘ＝０のとき Ｃ（ｘ）＝１／√２ ｘ≠０のとき Ｃ（ｘ）＝１ ｙ＝０のとき Ｃ（ｙ）＝１／√２ ｙ≠０のとき Ｃ（ｙ）＝１ Ｆ（ｘ，ｙ）は画素データ、ｘ，ｙの初期値は０であ
る。
データは、順次、８×８画素の１ブロック毎に逆ＤＣＴ
処理部１０に入力される。逆ＤＣＴ処理部１０では、８
×８画素の２次元の画像成分データに対して逆ＤＣＴ処
理が行なわれる。この２次元の逆ＤＣＴ処理は、画像デ
ータの縦方向（列方向）における１次元逆ＤＣＴ処理
と、画像データの横方向（行方向）における１次元逆Ｄ
ＣＴ処理とを行なうことによって実行される。８×８画
素の２次元逆ＤＣＴ処理は、演算式で表現すると、次の
式（４）になる。 ｆ（ｉ，ｊ）＝（１／４）ΣΣＣ（ｘ）Ｃ（ｙ）Ｆ（ｘ，ｙ）ｃｏｓ〔（２ｉ＋ １）ｘπ／１６〕ｃｏｓ〔（２ｊ＋１）ｙπ／１６〕 …（４） ただし、 ｘ＝０のとき Ｃ（ｘ）＝１／√２ ｘ≠０のとき Ｃ（ｘ）＝１ ｙ＝０のとき Ｃ（ｙ）＝１／√２ ｙ≠０のとき Ｃ（ｙ）＝１ Ｆ（ｘ，ｙ）は画素データ、ｘ，ｙの初期値は０であ
る。
【００２０】逆量子化処理部９における８×８画素の２
次元画像データの処理順序は、逆ＤＣＴ処理部１０にお
ける画像データの縦方向（列方向）における１次元逆Ｄ
ＣＴ処理と同様に、図１２に示す列方向順序となる。
次元画像データの処理順序は、逆ＤＣＴ処理部１０にお
ける画像データの縦方向（列方向）における１次元逆Ｄ
ＣＴ処理と同様に、図１２に示す列方向順序となる。
【００２１】以上の説明から次のことが分かる。量子化
処理部６からのデータの出力順序と、逆量子化処理部９
へのデータの入力順序は、図１２に示す順序となる。こ
れに対し、ハフマン符号化処理部７へのデータの入力順
序と、ハフマン復号化処理部１３からのデータの出力順
序は、図１３に示すジグザグスキャン順序あるいは図１
４に示すオルタネートスキャン順序となる。このため、
量子化処理部６とハフマン符号化処理部７との間、およ
びハフマン復号化処理部１３と逆量子化処理部９との間
のパイプライン処理には、一次記憶のためのバッファメ
モリが必要となる。また、このパイプライン処理におい
て、一次記憶のためのバッファメモリが使用されること
から、高速化することが容易でなく、また、正確に符号
化／復号化処理することも容易でない。さらには、回路
規模を小さくすることも容易でない。
処理部６からのデータの出力順序と、逆量子化処理部９
へのデータの入力順序は、図１２に示す順序となる。こ
れに対し、ハフマン符号化処理部７へのデータの入力順
序と、ハフマン復号化処理部１３からのデータの出力順
序は、図１３に示すジグザグスキャン順序あるいは図１
４に示すオルタネートスキャン順序となる。このため、
量子化処理部６とハフマン符号化処理部７との間、およ
びハフマン復号化処理部１３と逆量子化処理部９との間
のパイプライン処理には、一次記憶のためのバッファメ
モリが必要となる。また、このパイプライン処理におい
て、一次記憶のためのバッファメモリが使用されること
から、高速化することが容易でなく、また、正確に符号
化／復号化処理することも容易でない。さらには、回路
規模を小さくすることも容易でない。
【００２２】このために、例えば特開平３−７６３９８
号公報および特開平１０−３３４２２５号公報には、パ
イプライン処理の高速化等を実現するための方法が開示
されている。
号公報および特開平１０−３３４２２５号公報には、パ
イプライン処理の高速化等を実現するための方法が開示
されている。
【００２３】特開平３−７６３９８号公報に記載の方法
について説明する。この方法によって符号化を行う場合
は、図１５のブロック図および図１６のタイミング図に
示すように、ＤＣＴ処理部１０１および量子化処理部１
０２に入力された画像データの全ての処理が終了する時
刻Ｔ１に、ＤＣＴ処理部１０１および量子化処理部１０
２の処理結果を、ＦＩＦＯメモリ１０３へ書き込み始め
る。これと同時に、ＦＩＦＯメモリ１０３からデータの
読み出しを開始し、ハフマン符号化処理部１０４への入
力を開始する。そして、ＤＣＴ処理部１０１および量子
化処理部１０２の処理結果のＦＩＦＯメモリ１０３への
書き込みが終了した時刻Ｔ２より、次の画像データをＤ
ＣＴ処理部１０１および量子化処理部１０２に入力し、
ＤＣＴ処理および量子化処理を開始する。
について説明する。この方法によって符号化を行う場合
は、図１５のブロック図および図１６のタイミング図に
示すように、ＤＣＴ処理部１０１および量子化処理部１
０２に入力された画像データの全ての処理が終了する時
刻Ｔ１に、ＤＣＴ処理部１０１および量子化処理部１０
２の処理結果を、ＦＩＦＯメモリ１０３へ書き込み始め
る。これと同時に、ＦＩＦＯメモリ１０３からデータの
読み出しを開始し、ハフマン符号化処理部１０４への入
力を開始する。そして、ＤＣＴ処理部１０１および量子
化処理部１０２の処理結果のＦＩＦＯメモリ１０３への
書き込みが終了した時刻Ｔ２より、次の画像データをＤ
ＣＴ処理部１０１および量子化処理部１０２に入力し、
ＤＣＴ処理および量子化処理を開始する。
【００２４】また、復号化を行う場合は、図１７のブロ
ック図および図１８のタイミング図に示すように、ハフ
マン復号化処理部１０８に入力された圧縮データの全て
の処理が終了する時刻Ｔ３に、ハフマン復号化処理部１
０８の処理結果をＦＩＦＯメモリ１０７に書き込み始め
る。これと同時に、ＦＩＦＯメモリ１０７からの読み出
しを開始し、逆量子化処理部１０６および逆ＤＣＴ処理
部１０５への入力を開始する。そして、ハフマン復号化
処理部１０８の処理結果のＦＩＦＯメモリ１０７への書
き込みが終了した時刻Ｔ４から、次の圧縮データをハフ
マン復号化処理部１０８に入力し、ハフマン復号化処理
を開始する。
ック図および図１８のタイミング図に示すように、ハフ
マン復号化処理部１０８に入力された圧縮データの全て
の処理が終了する時刻Ｔ３に、ハフマン復号化処理部１
０８の処理結果をＦＩＦＯメモリ１０７に書き込み始め
る。これと同時に、ＦＩＦＯメモリ１０７からの読み出
しを開始し、逆量子化処理部１０６および逆ＤＣＴ処理
部１０５への入力を開始する。そして、ハフマン復号化
処理部１０８の処理結果のＦＩＦＯメモリ１０７への書
き込みが終了した時刻Ｔ４から、次の圧縮データをハフ
マン復号化処理部１０８に入力し、ハフマン復号化処理
を開始する。
【００２５】特開平１０−３３４２２５号公報に開示さ
れた方法では、図１９のブロック図および図２０のタイ
ミング図に示すように、複数の処理を、複数の処理ステ
ージ、すなわち、処理ステージ（ｉ）２０２と処理ステ
ージ（ｉ＋１）２０４とに分割して実施する。このため
に、それらの処理ステージ２０２および２０４間に、ダ
ブルバッファを設ける。ダブルバッファは、各処理ステ
ージの処理結果をそれぞれ格納できる大きさの２つのバ
ッファ２０３ａおよびバッファ２０３ｂによって構成さ
れている。そして、これらバッファ２０３ａおよびバッ
ファ２０３ｂを、局所的制御装置２１６および２１７
と、大局的制御装置２１８とによって制御する。
れた方法では、図１９のブロック図および図２０のタイ
ミング図に示すように、複数の処理を、複数の処理ステ
ージ、すなわち、処理ステージ（ｉ）２０２と処理ステ
ージ（ｉ＋１）２０４とに分割して実施する。このため
に、それらの処理ステージ２０２および２０４間に、ダ
ブルバッファを設ける。ダブルバッファは、各処理ステ
ージの処理結果をそれぞれ格納できる大きさの２つのバ
ッファ２０３ａおよびバッファ２０３ｂによって構成さ
れている。そして、これらバッファ２０３ａおよびバッ
ファ２０３ｂを、局所的制御装置２１６および２１７
と、大局的制御装置２１８とによって制御する。
【００２６】即ち、大局的制御装置２１８は、ダブルバ
ッファ２０３ａおよび２０３ｂの切り替えおよび各処理
ステージ２０２および２０４の処理開始を、予め設定さ
れた各処理ステージにて最も長い処理時間と、入力バッ
ファ２０１に入力データ存在を示すＥＭＰＴＹ信号と、
および出力バッファ２０５に出力データの存在を示すＦ
ＵＬＬ信号とに基づいて、ＬＳＴＡＲＴ信号により制御
する。局所的制御装置２１６および２１７は、一旦、大
局的制御装置２１８のＬＳＴＡＲＴ信号によって処理開
始が指示されると、予め設定された各処理ステージにお
いて最も処理時間の長い処理ステージの処理時間分だ
け、大局的制御装置２１８および他の局所的制御装置そ
れぞれに対して、独立に動作される。このように、局所
的制御装置２１６および２１７と大局的制御装置２１８
とによる２重制御によって、各制御装置の負荷が分散さ
れることになる。
ッファ２０３ａおよび２０３ｂの切り替えおよび各処理
ステージ２０２および２０４の処理開始を、予め設定さ
れた各処理ステージにて最も長い処理時間と、入力バッ
ファ２０１に入力データ存在を示すＥＭＰＴＹ信号と、
および出力バッファ２０５に出力データの存在を示すＦ
ＵＬＬ信号とに基づいて、ＬＳＴＡＲＴ信号により制御
する。局所的制御装置２１６および２１７は、一旦、大
局的制御装置２１８のＬＳＴＡＲＴ信号によって処理開
始が指示されると、予め設定された各処理ステージにお
いて最も処理時間の長い処理ステージの処理時間分だ
け、大局的制御装置２１８および他の局所的制御装置そ
れぞれに対して、独立に動作される。このように、局所
的制御装置２１６および２１７と大局的制御装置２１８
とによる２重制御によって、各制御装置の負荷が分散さ
れることになる。
【００２７】より具体的には、時刻Ｔ５に、処理ステー
ジ（ｉ）２０２の処理を開始し、この時の処理結果Ｒ
（１）をバッファ２０３ａに書き込む。処理ステージ
（ｉ）２０２の処理が終了する時刻Ｔ６に、次の処理ス
テージ（ｉ＋１）２０４での処理を開始し、この時の処
理結果Ｒ（２）をバッファ２０３ｂに書き込む。また、
処理ステージ（ｉ＋１）２０４の処理の必要な時に、処
理結果Ｒ（１）をバッファ２０３ａから読み出す。これ
を繰り返すことによって、各処理ステージ２０２および
２０４において最も長い処理時間の処理ステージにおけ
る処理を、停止させることなく実行することができる。
ジ（ｉ）２０２の処理を開始し、この時の処理結果Ｒ
（１）をバッファ２０３ａに書き込む。処理ステージ
（ｉ）２０２の処理が終了する時刻Ｔ６に、次の処理ス
テージ（ｉ＋１）２０４での処理を開始し、この時の処
理結果Ｒ（２）をバッファ２０３ｂに書き込む。また、
処理ステージ（ｉ＋１）２０４の処理の必要な時に、処
理結果Ｒ（１）をバッファ２０３ａから読み出す。これ
を繰り返すことによって、各処理ステージ２０２および
２０４において最も長い処理時間の処理ステージにおけ
る処理を、停止させることなく実行することができる。
【００２８】
【発明が解決しようとする課題】特開平３−７６３９８
号公報に開示された方法では、ＤＣＴ処理および量子化
処理とハフマン符号化処理とが並列的に行われる。ま
た、ハフマン復号化処理と逆量子化処理および逆ＤＣＴ
処理とが並列的に行われる。
号公報に開示された方法では、ＤＣＴ処理および量子化
処理とハフマン符号化処理とが並列的に行われる。ま
た、ハフマン復号化処理と逆量子化処理および逆ＤＣＴ
処理とが並列的に行われる。
【００２９】しかし、符号化処理では、ＦＩＦＯメモリ
１０３への書き込み時間の間（Ｔ２−Ｔ１）、ＤＣＴ処
理および量子化処理とハフマン符号化処理とが停止する
ため、高速処理が適切に実現されていない。同様に、復
号化処理では、ＦＩＦＯメモリ１０７への書き込み時間
の間（Ｔ４−Ｔ３）は、逆量子化処理および逆ＤＣＴ処
理とハフマン復号化処理とが停止するために、高速処理
が適切に実現されていない。
１０３への書き込み時間の間（Ｔ２−Ｔ１）、ＤＣＴ処
理および量子化処理とハフマン符号化処理とが停止する
ため、高速処理が適切に実現されていない。同様に、復
号化処理では、ＦＩＦＯメモリ１０７への書き込み時間
の間（Ｔ４−Ｔ３）は、逆量子化処理および逆ＤＣＴ処
理とハフマン復号化処理とが停止するために、高速処理
が適切に実現されていない。
【００３０】また、符号化処理では、ＤＣＴ処理部１０
１および量子化処理部１０２に入力された画像データの
全ての処理が終了する時刻Ｔ１に、ＤＣＴ処理部１０１
および量子化処理部１０２の処理結果のＦＩＦＯメモリ
１０３への書き込みが開始され、これと同時に、ＦＩＦ
Ｏメモリ１０３からの読み出しが開始される。しかし、
この方法では、書き込みサイクルと読み出しサイクルと
が同じである場合には、列方向順序で書き込むアドレス
が、ジグザグスキャン順序あるいはオルタネートスキャ
ン順序で読み出すアドレスを追い越すことになる。この
ため、列方向順序にて書きこまれたＤＣＴ処理結果を全
て読み出すことが不可能となり、正しい符号化処理が行
えないという問題がある。
１および量子化処理部１０２に入力された画像データの
全ての処理が終了する時刻Ｔ１に、ＤＣＴ処理部１０１
および量子化処理部１０２の処理結果のＦＩＦＯメモリ
１０３への書き込みが開始され、これと同時に、ＦＩＦ
Ｏメモリ１０３からの読み出しが開始される。しかし、
この方法では、書き込みサイクルと読み出しサイクルと
が同じである場合には、列方向順序で書き込むアドレス
が、ジグザグスキャン順序あるいはオルタネートスキャ
ン順序で読み出すアドレスを追い越すことになる。この
ため、列方向順序にて書きこまれたＤＣＴ処理結果を全
て読み出すことが不可能となり、正しい符号化処理が行
えないという問題がある。
【００３１】同様に、復号化処理では、ハフマン復号化
処理部１０８に入力された圧縮データの全ての処理が終
了する時刻Ｔ３に、ハフマン復号化処理部１０８の処理
結果がＦＩＦＯメモリ１０７に対して書き込み始めら
れ、これと同時に、ＦＩＦＯメモリ１０７からの読み出
しが開始されるため、書き込みサイクルと読み出しサイ
クルが同じである場合には、ジグザグスキャン順序ある
いはオルタネートスキャン順序で書き込むアドレスが、
列方向順序で読み出すアドレスを追い越すことになる。
このため、ジグザグスキャン順序あるいはオルタネート
スキャン順序で書き込まれたハフマン復号化処理結果を
全て読み出すことが不可能となり、正しい復号化処理が
行えない。
処理部１０８に入力された圧縮データの全ての処理が終
了する時刻Ｔ３に、ハフマン復号化処理部１０８の処理
結果がＦＩＦＯメモリ１０７に対して書き込み始めら
れ、これと同時に、ＦＩＦＯメモリ１０７からの読み出
しが開始されるため、書き込みサイクルと読み出しサイ
クルが同じである場合には、ジグザグスキャン順序ある
いはオルタネートスキャン順序で書き込むアドレスが、
列方向順序で読み出すアドレスを追い越すことになる。
このため、ジグザグスキャン順序あるいはオルタネート
スキャン順序で書き込まれたハフマン復号化処理結果を
全て読み出すことが不可能となり、正しい復号化処理が
行えない。
【００３２】これに対し、特開平１０−３３４２２５号
公報に記載された方法では、各処理ステージ２０２およ
び２０４の処理結果をそれぞれ格納できる大きさの２枚
のバッファ２０３ａおよびバッファ２０３ｂによって構
成されたダブルバッファを使用することにより、各処理
ステージ２０２および２０３間での処理の中断がなくな
り、高速処理が最適に実現されている。また、処理結果
の全てが読み出されることにより、正しい符号化／復号
化も行われる。しかしながら、各処理ステージ２０２お
よび２０４での処理結果をそれぞれ格納できる大きさの
バッファ２０３ａおよび２０３ｂを２枚搭載する必要が
あるため、回路規模を小さくすることができないという
問題がある。
公報に記載された方法では、各処理ステージ２０２およ
び２０４の処理結果をそれぞれ格納できる大きさの２枚
のバッファ２０３ａおよびバッファ２０３ｂによって構
成されたダブルバッファを使用することにより、各処理
ステージ２０２および２０３間での処理の中断がなくな
り、高速処理が最適に実現されている。また、処理結果
の全てが読み出されることにより、正しい符号化／復号
化も行われる。しかしながら、各処理ステージ２０２お
よび２０４での処理結果をそれぞれ格納できる大きさの
バッファ２０３ａおよび２０３ｂを２枚搭載する必要が
あるため、回路規模を小さくすることができないという
問題がある。
【００３３】本発明は上記従来の問題を解決するもので
あり、その目的は、デジタル画像の圧縮／伸長を行なう
ためのＤＣＴ変換処理／逆ＤＣＴ変換処理とハフマン符
号化処理／ハフマン復号化処理とのパイプライン画像処
理において、高速処理が実現できるとともに、正確な符
号化／復号化処理および小さな回路規模を実現できる画
像処理装置を提供することにある。
あり、その目的は、デジタル画像の圧縮／伸長を行なう
ためのＤＣＴ変換処理／逆ＤＣＴ変換処理とハフマン符
号化処理／ハフマン復号化処理とのパイプライン画像処
理において、高速処理が実現できるとともに、正確な符
号化／復号化処理および小さな回路規模を実現できる画
像処理装置を提供することにある。
【００３４】
【課題を解決するための手段】本発明の画像処理装置
は、デジタル画像データを２次元の離散コサイン変換処
理するＤＣＴ処理部と、ＤＣＴ処理部にて２次元の離散
コサイン変換処理されたデータを量子化処理する量子化
処理部と、該量子化処理部にて量子化されたデータを格
納するメモリと、該メモリに格納された量子化後のデー
タを読み出して、ハフマン符号化処理してデータ圧縮を
行なうハフマン符号化処理部と、前記ＤＣＴ処理部の処
理開始信号（ＤＣＴＳＴＡＲＴ）、前記量子化処理部の
処理開始信号（ＱＳＴＡＲＴ）およびハフマン符号化処
理部の処理開始信号（ＨＵＦＦＳＴＡＲＴ）を出力する
とともに、量子化されたデータをハフマン符号化処理の
ために、メモリに対する書き込み制御信号および読み出
し制御信号を出力する符号化制御部とを具備し、前記メ
モリは、Ｍ画素×Ｎ画素にて構成された１ブロック（た
だし、ＭおよびＮは正の自然数であって、Ｍ＝Ｎ−１で
ない）分のデータを格納できる容量を有するとともに、
独立した書き込みポートおよび読み出しポートを有する
２ポートメモリであり、前記符号化制御部は、前記メモ
リに対する書き込み制御信号および読み出し制御信号に
より、前記メモリへの１ブロック分のデータ書き込みを
列方向順序にて行なうとともに、前記メモリからの１ブ
ロック分のデータ読み出しをジグザグスキャン順序また
はオルタネートスキャン順序にて行ない、且つ、前記メ
モリに書き込まれたデータを全て読み出すことが可能と
なるように、書き込み開始時点から読み出し開始時点ま
での時間差を制御することを特徴とする。
は、デジタル画像データを２次元の離散コサイン変換処
理するＤＣＴ処理部と、ＤＣＴ処理部にて２次元の離散
コサイン変換処理されたデータを量子化処理する量子化
処理部と、該量子化処理部にて量子化されたデータを格
納するメモリと、該メモリに格納された量子化後のデー
タを読み出して、ハフマン符号化処理してデータ圧縮を
行なうハフマン符号化処理部と、前記ＤＣＴ処理部の処
理開始信号（ＤＣＴＳＴＡＲＴ）、前記量子化処理部の
処理開始信号（ＱＳＴＡＲＴ）およびハフマン符号化処
理部の処理開始信号（ＨＵＦＦＳＴＡＲＴ）を出力する
とともに、量子化されたデータをハフマン符号化処理の
ために、メモリに対する書き込み制御信号および読み出
し制御信号を出力する符号化制御部とを具備し、前記メ
モリは、Ｍ画素×Ｎ画素にて構成された１ブロック（た
だし、ＭおよびＮは正の自然数であって、Ｍ＝Ｎ−１で
ない）分のデータを格納できる容量を有するとともに、
独立した書き込みポートおよび読み出しポートを有する
２ポートメモリであり、前記符号化制御部は、前記メモ
リに対する書き込み制御信号および読み出し制御信号に
より、前記メモリへの１ブロック分のデータ書き込みを
列方向順序にて行なうとともに、前記メモリからの１ブ
ロック分のデータ読み出しをジグザグスキャン順序また
はオルタネートスキャン順序にて行ない、且つ、前記メ
モリに書き込まれたデータを全て読み出すことが可能と
なるように、書き込み開始時点から読み出し開始時点ま
での時間差を制御することを特徴とする。
【００３５】前記メモリにおける１ブロックの画素数
が、Ｍ＝Ｎ＝８である。
が、Ｍ＝Ｎ＝８である。
【００３６】前記量子化処理部による量子化処理結果の
生成開始時点から前記メモリへの書き込み開始時点まで
の遅れ時間をβサイクル、量子化処理結果の書き込み開
始時点から読み出し開始時点までの時間差をαサイクル
とすると、このαサイクルは、書き込みサイクルと読み
出しサイクルが同じであって、読み出し順次がジグザグ
スキャン順序の場合に、読み出すアドレスを書き込むア
ドレスが追い越すことのないように、２８＜α＜（３６
＋β）に設定されている。
生成開始時点から前記メモリへの書き込み開始時点まで
の遅れ時間をβサイクル、量子化処理結果の書き込み開
始時点から読み出し開始時点までの時間差をαサイクル
とすると、このαサイクルは、書き込みサイクルと読み
出しサイクルが同じであって、読み出し順次がジグザグ
スキャン順序の場合に、読み出すアドレスを書き込むア
ドレスが追い越すことのないように、２８＜α＜（３６
＋β）に設定されている。
【００３７】前記量子化処理部による量子化処理結果の
生成開始時点から前記メモリへの書き込み開始時点まで
の遅れ時間をβサイクル、量子化処理結果の書き込み開
始時点から読み出し開始時点までの時間差をαサイクル
とすると、このαサイクルは、書き込みサイクルと読み
出しサイクルが同じであって、読み出し順序がオルタネ
ートスキャン順序の場合、読み出すアドレスを書き込む
アドレスが追い越すことのないように、１０＜α＜（５
８＋β）に設定されている。
生成開始時点から前記メモリへの書き込み開始時点まで
の遅れ時間をβサイクル、量子化処理結果の書き込み開
始時点から読み出し開始時点までの時間差をαサイクル
とすると、このαサイクルは、書き込みサイクルと読み
出しサイクルが同じであって、読み出し順序がオルタネ
ートスキャン順序の場合、読み出すアドレスを書き込む
アドレスが追い越すことのないように、１０＜α＜（５
８＋β）に設定されている。
【００３８】また、本発明の画像処理装置は、圧縮画像
データに対してハフマン復号化処理するハフマン復号化
処理部と、ハフマン復号化されたデータを格納するメモ
リと、該メモリに格納されたハフマン復号化処理後のデ
ータを読み出して、逆量子化処理によってデータ変換を
行なう逆量子化処理部と、該逆量子化処理部による逆量
子化処理後のデータを２次元の逆離散コサイン変換処理
する逆ＤＣＴ処理部と、該逆ＤＣＴ処理部の処理開始信
号（ＩＤＣＴＳＴＡＲＴ）、前記逆量子化処理部の処理
開始信号（ＩＱＳＴＡＲＴ）、および前記ハフマン復号
化処理部の処理開始信号（ＩＨＵＦＦＳＴＡＲＴ）を出
力するとともに、ハフマン復号化されたデータを次の逆
量子化処理するために、前記メモリに対する書き込み制
御信号および読み出し制御信号を出力する復号化制御部
とを具備し、前記メモリは、Ｍ画素×Ｎ画素にて構成さ
れた１ブロック（ただし、ＭおよびＮは正の自然数であ
って、Ｍ＝Ｎ−１でない）分のデータを格納できる容量
を有するとともに、独立した書き込みポートおよび読み
出しポートを有する２ポートメモリであり、前記復号化
処理部は、前記メモリに対する書き込み制御信号および
読み出し制御信号により、前記メモリへの１ブロック分
のデータ書き込みをジグザグスキャン順序またはオルタ
ネートスキャン順序にて行なうとともに、前記メモリか
らの１ブロック分のデータ読み出しを列方向順序にて行
ない、且つ、前記メモリに書き込まれたデータを全て読
み出すことが可能となるように、書き込み開始時点から
読み出し開始時点までの時間差を制御することを特徴と
する。
データに対してハフマン復号化処理するハフマン復号化
処理部と、ハフマン復号化されたデータを格納するメモ
リと、該メモリに格納されたハフマン復号化処理後のデ
ータを読み出して、逆量子化処理によってデータ変換を
行なう逆量子化処理部と、該逆量子化処理部による逆量
子化処理後のデータを２次元の逆離散コサイン変換処理
する逆ＤＣＴ処理部と、該逆ＤＣＴ処理部の処理開始信
号（ＩＤＣＴＳＴＡＲＴ）、前記逆量子化処理部の処理
開始信号（ＩＱＳＴＡＲＴ）、および前記ハフマン復号
化処理部の処理開始信号（ＩＨＵＦＦＳＴＡＲＴ）を出
力するとともに、ハフマン復号化されたデータを次の逆
量子化処理するために、前記メモリに対する書き込み制
御信号および読み出し制御信号を出力する復号化制御部
とを具備し、前記メモリは、Ｍ画素×Ｎ画素にて構成さ
れた１ブロック（ただし、ＭおよびＮは正の自然数であ
って、Ｍ＝Ｎ−１でない）分のデータを格納できる容量
を有するとともに、独立した書き込みポートおよび読み
出しポートを有する２ポートメモリであり、前記復号化
処理部は、前記メモリに対する書き込み制御信号および
読み出し制御信号により、前記メモリへの１ブロック分
のデータ書き込みをジグザグスキャン順序またはオルタ
ネートスキャン順序にて行なうとともに、前記メモリか
らの１ブロック分のデータ読み出しを列方向順序にて行
ない、且つ、前記メモリに書き込まれたデータを全て読
み出すことが可能となるように、書き込み開始時点から
読み出し開始時点までの時間差を制御することを特徴と
する。
【００３９】前記メモリにおける１ブロックの画素数
が、Ｍ＝Ｎ＝８である。
が、Ｍ＝Ｎ＝８である。
【００４０】この場合、ハフマン復号化処理結果の生成
開始時点から前記メモリへの書き込み開始時点までの遅
れ時間をβサイクルとし、ハフマン復号化処理結果の書
き込み開始時点から読み出し開始時点までの間の時間差
をαサイクルとすると、このαサイクルは、書き込みサ
イクルと読み出しサイクルが同じであって、書き込み順
序がジグザグスキャン順序の場合、読み出すアドレスを
書き込むアドレスが追い越することのないように、２８
＜α＜（３６＋β）に設定されている。
開始時点から前記メモリへの書き込み開始時点までの遅
れ時間をβサイクルとし、ハフマン復号化処理結果の書
き込み開始時点から読み出し開始時点までの間の時間差
をαサイクルとすると、このαサイクルは、書き込みサ
イクルと読み出しサイクルが同じであって、書き込み順
序がジグザグスキャン順序の場合、読み出すアドレスを
書き込むアドレスが追い越することのないように、２８
＜α＜（３６＋β）に設定されている。
【００４１】また、ハフマン復号化処理結果の生成開始
時点から前記メモリへの書き込み開始時点までの遅れ時
間をβサイクルとし、ハフマン復号化処理結果の書き込
み開始時点から読み出し開始時点までの間の時間差をα
サイクルとすると、このαサイクルは、書き込みサイク
ルと読み出しサイクルが同じであって、書き込み順序が
オルタネートスキャンの場合、読み出すアドレスを書き
込むアドレスが追い越することのないように、１０＜α
＜（５８＋β）に設定されている。
時点から前記メモリへの書き込み開始時点までの遅れ時
間をβサイクルとし、ハフマン復号化処理結果の書き込
み開始時点から読み出し開始時点までの間の時間差をα
サイクルとすると、このαサイクルは、書き込みサイク
ルと読み出しサイクルが同じであって、書き込み順序が
オルタネートスキャンの場合、読み出すアドレスを書き
込むアドレスが追い越することのないように、１０＜α
＜（５８＋β）に設定されている。
【００４２】さらに、本発明の画像処理装置は、デジタ
ル画像データおよびその圧縮画像データに対して、それ
ぞれ、２次元の離散コサイン変換処理および２次元の逆
離散コサイン変換処理が可能であって、各処理に対して
共通に使用される１組のＤＣＴ／逆ＤＣＴ処理部と、Ｄ
ＣＴ／逆ＤＣＴ処理部にて２次元の離散コサイン変換処
理および２次元の逆離散コサイン変換処理されたデータ
に対して、それぞれ、量子化処理および逆量子化処理が
可能であって、各処理に対して共通に使用される１組の
量子化／逆量子化処理部と、該量子化／逆量子化処理部
にて量子化処理および逆量子化処理されたデータに対し
て、それぞれ、ハフマン符号化処理およびハフマン復号
化処理が可能であって、各処理に対して共通に使用され
る１組のハフマン符号化／ハフマン復号化処理部と、Ｍ
画素×Ｎ画素にて構成された１ブロック（ただし、Ｍお
よびＮは正の自然数であって、Ｍ＝Ｎ−１でない）分の
データを格納できる容量を有するとともに、独立した書
き込みポートおよび読み出しポートを有する２ポートメ
モリと、符号化処理および復号化処理をそれぞれ指示す
るセレクト信号に応じて、該２ポートメモリに書き込む
データを選択するセレクタと、前記セレクト信号に応じ
て、前記ＤＣＴ／逆ＤＣＴ処理部の処理開始信号（ＤＣ
ＴＳＴＡＲＴおよびＩＤＣＴＳＴＡＲＴ）、前記量子化
／逆量子化処理部の処理開始信号（ＱＳＴＡＲＴおよび
ＩＱＳＴＡＲＴ）および前記ハフマン符号化／ハフマン
復号化処理部の処理開始信号（ＨＵＦＦＳＡＲＴおよび
ＩＨＵＦＦＳＴＡＲＴ）を出力するとともに、前記２ポ
ートメモリに対する書き込み制御信号および読み出し制
御信号を出力する符号化／復号化制御部とを具備し、該
符号化／復号化制御部は、前記セレクト信号が符号化処
理を指示するときは、前記メモリに対する書き込み制御
信号および読み出し制御信号により、前記メモリへの１
ブロック分のデータ書き込みを列方向順序にて行なうと
ともに、前記メモリからの１ブロック分のデータ読み出
しをジグザグスキャン順序またはオルタネートスキャン
順序にて行ない、前記符号化／復号化セレクト信号が復
号化処理を指示するときは、前記メモリに対する書き込
み制御信号および読み出し制御信号により、前記メモリ
への１ブロック分のデータ書き込みをジグザグスキャン
順序またはオルタネートスキャン順序にて行なうととも
に、前記メモリからの１ブロック分のデータ読み出しを
列方向順序にて行ない、且つ、いずれのときも、前記メ
モリに書き込まれたデータを全て読み出すことが可能と
なるように、書き込み開始時点から読み出し開始時点ま
での時間差を制御することを特徴とする。
ル画像データおよびその圧縮画像データに対して、それ
ぞれ、２次元の離散コサイン変換処理および２次元の逆
離散コサイン変換処理が可能であって、各処理に対して
共通に使用される１組のＤＣＴ／逆ＤＣＴ処理部と、Ｄ
ＣＴ／逆ＤＣＴ処理部にて２次元の離散コサイン変換処
理および２次元の逆離散コサイン変換処理されたデータ
に対して、それぞれ、量子化処理および逆量子化処理が
可能であって、各処理に対して共通に使用される１組の
量子化／逆量子化処理部と、該量子化／逆量子化処理部
にて量子化処理および逆量子化処理されたデータに対し
て、それぞれ、ハフマン符号化処理およびハフマン復号
化処理が可能であって、各処理に対して共通に使用され
る１組のハフマン符号化／ハフマン復号化処理部と、Ｍ
画素×Ｎ画素にて構成された１ブロック（ただし、Ｍお
よびＮは正の自然数であって、Ｍ＝Ｎ−１でない）分の
データを格納できる容量を有するとともに、独立した書
き込みポートおよび読み出しポートを有する２ポートメ
モリと、符号化処理および復号化処理をそれぞれ指示す
るセレクト信号に応じて、該２ポートメモリに書き込む
データを選択するセレクタと、前記セレクト信号に応じ
て、前記ＤＣＴ／逆ＤＣＴ処理部の処理開始信号（ＤＣ
ＴＳＴＡＲＴおよびＩＤＣＴＳＴＡＲＴ）、前記量子化
／逆量子化処理部の処理開始信号（ＱＳＴＡＲＴおよび
ＩＱＳＴＡＲＴ）および前記ハフマン符号化／ハフマン
復号化処理部の処理開始信号（ＨＵＦＦＳＡＲＴおよび
ＩＨＵＦＦＳＴＡＲＴ）を出力するとともに、前記２ポ
ートメモリに対する書き込み制御信号および読み出し制
御信号を出力する符号化／復号化制御部とを具備し、該
符号化／復号化制御部は、前記セレクト信号が符号化処
理を指示するときは、前記メモリに対する書き込み制御
信号および読み出し制御信号により、前記メモリへの１
ブロック分のデータ書き込みを列方向順序にて行なうと
ともに、前記メモリからの１ブロック分のデータ読み出
しをジグザグスキャン順序またはオルタネートスキャン
順序にて行ない、前記符号化／復号化セレクト信号が復
号化処理を指示するときは、前記メモリに対する書き込
み制御信号および読み出し制御信号により、前記メモリ
への１ブロック分のデータ書き込みをジグザグスキャン
順序またはオルタネートスキャン順序にて行なうととも
に、前記メモリからの１ブロック分のデータ読み出しを
列方向順序にて行ない、且つ、いずれのときも、前記メ
モリに書き込まれたデータを全て読み出すことが可能と
なるように、書き込み開始時点から読み出し開始時点ま
での時間差を制御することを特徴とする。
【００４３】前記メモリにおける１ブロックの画素数
が、Ｍ＝Ｎ＝８である。
が、Ｍ＝Ｎ＝８である。
【００４４】前記メモリへ書き込まれるデータの生成開
始時点から書き込みを開始時点までの遅れ時間をβサイ
クルとし、書き込み開始時点から読み出し開始時点まで
の間の時間差をαサイクルとすると、符号化でのαサイ
クルは、書き込みサイクルと読み出しサイクルが同じで
あって、読み出し順序がジグザグスキャン順序の場合、
読み出すアドレスを書き込むアドレスが追い越すことの
ないように、２８＜α＜（３６＋β）に設定し、書き込
みサイクルと読み出しサイクルが同じであって、読み出
し順序がオルタネートスキャン順序の場合、読み出すア
ドレスを書き込むアドレスが追い越すことのないよう
に、１０＜α＜（５８＋β）に設定され、復号化でのα
サイクルは、書き込みサイクルと読み出しサイクルが同
じであって、書き込み順がジグザグスキャン順序の場
合、読み出すアドレスを書き込むアドレスが追い越する
ことのない２８＜α＜（３６＋β）であり、書き込みサ
イクルと読み出しサイクルが同じであって、書き込み順
がオルタネートスキャンの場合、読み出すアドレスを書
き込むアドレスが追い越することのないように、１０＜
α＜（５８＋β）に設定されている。
始時点から書き込みを開始時点までの遅れ時間をβサイ
クルとし、書き込み開始時点から読み出し開始時点まで
の間の時間差をαサイクルとすると、符号化でのαサイ
クルは、書き込みサイクルと読み出しサイクルが同じで
あって、読み出し順序がジグザグスキャン順序の場合、
読み出すアドレスを書き込むアドレスが追い越すことの
ないように、２８＜α＜（３６＋β）に設定し、書き込
みサイクルと読み出しサイクルが同じであって、読み出
し順序がオルタネートスキャン順序の場合、読み出すア
ドレスを書き込むアドレスが追い越すことのないよう
に、１０＜α＜（５８＋β）に設定され、復号化でのα
サイクルは、書き込みサイクルと読み出しサイクルが同
じであって、書き込み順がジグザグスキャン順序の場
合、読み出すアドレスを書き込むアドレスが追い越する
ことのない２８＜α＜（３６＋β）であり、書き込みサ
イクルと読み出しサイクルが同じであって、書き込み順
がオルタネートスキャンの場合、読み出すアドレスを書
き込むアドレスが追い越することのないように、１０＜
α＜（５８＋β）に設定されている。
【００４５】本発明の画像処理装置では、符号化の場合
（画像圧縮の場合）は、１ブロック分のデータを格納で
きる容量を有するとともに、独立した書き込みポ一トお
よび読み出しポートを有する２ポートのメモリに、列方
向順序で書き込まれた１ブロック分の量子化データを、
ジグザグスキャン順序またはオルタネートスキャン順序
によって全て読み出すことが可能となるように、書き込
み開始時点から読み出し開始時点までの時間差が制御さ
れる。このように、単一の２ポートメモリを使用して、
書き込み開始時点から読み出し開始時点までの時間差の
制御によって、ＤＣＴ処理を途切れることなく連続して
行う場合にも、そのメモリからの全データの読み出しが
可能になる。
（画像圧縮の場合）は、１ブロック分のデータを格納で
きる容量を有するとともに、独立した書き込みポ一トお
よび読み出しポートを有する２ポートのメモリに、列方
向順序で書き込まれた１ブロック分の量子化データを、
ジグザグスキャン順序またはオルタネートスキャン順序
によって全て読み出すことが可能となるように、書き込
み開始時点から読み出し開始時点までの時間差が制御さ
れる。このように、単一の２ポートメモリを使用して、
書き込み開始時点から読み出し開始時点までの時間差の
制御によって、ＤＣＴ処理を途切れることなく連続して
行う場合にも、そのメモリからの全データの読み出しが
可能になる。
【００４６】復号化の場合（画像伸長の場合）は、１ブ
ロック分のデータを格納できる容量を有するとともに、
独立した書き込みポ一トおよび読み出しポートを有する
２ポートのメモリに、ジグザグスキャン順序またはオル
タネートスキャン順序で書き込まれた１ブロック分のハ
フマン復号化データを、列方向順序によって全て読み出
すことが可能となるように、書き込み開始時点から読み
出し開始時点までの時間差が制御される。このように、
単一の２ポートメモリを使用して、書き込み開始時点か
ら読み出し開始時点までの時間差の制御によって、逆Ｄ
ＣＴ処理を途切れることなく行う場合にも、そのメモリ
からの全データの読み出しが可能になる。
ロック分のデータを格納できる容量を有するとともに、
独立した書き込みポ一トおよび読み出しポートを有する
２ポートのメモリに、ジグザグスキャン順序またはオル
タネートスキャン順序で書き込まれた１ブロック分のハ
フマン復号化データを、列方向順序によって全て読み出
すことが可能となるように、書き込み開始時点から読み
出し開始時点までの時間差が制御される。このように、
単一の２ポートメモリを使用して、書き込み開始時点か
ら読み出し開始時点までの時間差の制御によって、逆Ｄ
ＣＴ処理を途切れることなく行う場合にも、そのメモリ
からの全データの読み出しが可能になる。
【００４７】メモリにおけるデータが格納される１ブロ
ックは、８画素×８画素とすると、書き込み開始時点か
ら読み出し開始時点までの時間差は次のようになる。
ックは、８画素×８画素とすると、書き込み開始時点か
ら読み出し開始時点までの時間差は次のようになる。
【００４８】メモリへ書き込まれるデータの生成開始時
点から書き込み開始時点までの遅れ時間をβサイクルと
し、書き込み開始時点から読み出し開始時点までの間の
時間差をαサイクルとすると、符号化（画像圧縮）での
αサイクルは、書き込みサイクルと読み出しサイクルが
同じであって、読み出し順序がジグザグスキャン順序の
場合、２８＜α＜（３６＋β）に設定することにより、
読み出すアドレスを書き込むアドレスが追い越すことが
ない。また、書き込みサイクルと読み出しサイクルが同
じであって、読み出し順序がオルタネートスキャン順序
の場合、１０＜α＜（５８＋β）に設定することによ
り、読み出すアドレスを書き込むアドレスが追い越すこ
とはない。
点から書き込み開始時点までの遅れ時間をβサイクルと
し、書き込み開始時点から読み出し開始時点までの間の
時間差をαサイクルとすると、符号化（画像圧縮）での
αサイクルは、書き込みサイクルと読み出しサイクルが
同じであって、読み出し順序がジグザグスキャン順序の
場合、２８＜α＜（３６＋β）に設定することにより、
読み出すアドレスを書き込むアドレスが追い越すことが
ない。また、書き込みサイクルと読み出しサイクルが同
じであって、読み出し順序がオルタネートスキャン順序
の場合、１０＜α＜（５８＋β）に設定することによ
り、読み出すアドレスを書き込むアドレスが追い越すこ
とはない。
【００４９】復号化（画像伸長）でのαサイクルは、書
き込みサイクルと読み出しサイクルが同じであって、書
き込み順序がジグザグスキャン順序の場合、２８＜α＜
（３６＋β）に設定することにより、読み出すアドレス
を書き込むアドレスが追い越すことがない。また、書き
込みサイクルと読み出しサイクルが同じであって、書き
込み順序がオルタネートスキャン順序の場合、１０＜α
＜（５８＋β）に設定することにより、読み出すアドレ
スを書き込むアドレスが追い越することはない。
き込みサイクルと読み出しサイクルが同じであって、書
き込み順序がジグザグスキャン順序の場合、２８＜α＜
（３６＋β）に設定することにより、読み出すアドレス
を書き込むアドレスが追い越すことがない。また、書き
込みサイクルと読み出しサイクルが同じであって、書き
込み順序がオルタネートスキャン順序の場合、１０＜α
＜（５８＋β）に設定することにより、読み出すアドレ
スを書き込むアドレスが追い越することはない。
【００５０】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００５１】＜実施形態１＞図１〜図４は本発明の実施
形態１を示す。図１は、本発明の画像処理装置の実施形
態１の一例である画像圧縮処理装置の構成を示すブロッ
ク図である。この画像圧縮処理装置は、図１に示すよう
に、デジタル画像データを画像入力データとして、８画
素×８画素を１ブロック単位として２次元のＤＣＴ処理
を行なうＤＣＴ処理部３００と、２次元のＤＣＴ処理後
の画像データを量子化係数に基づいて量子化する量子化
処理部３０１と、量子化後の画像成分データを格納する
メモリ３０２と、メモリ３０２から読み出した量子化後
の画像成分データをハフマン符号化して圧縮データを生
成するハフマン符号化処理部３０３と、これらの動作タ
イミングを主として制御する符号化制御部３０４とを備
えている。
形態１を示す。図１は、本発明の画像処理装置の実施形
態１の一例である画像圧縮処理装置の構成を示すブロッ
ク図である。この画像圧縮処理装置は、図１に示すよう
に、デジタル画像データを画像入力データとして、８画
素×８画素を１ブロック単位として２次元のＤＣＴ処理
を行なうＤＣＴ処理部３００と、２次元のＤＣＴ処理後
の画像データを量子化係数に基づいて量子化する量子化
処理部３０１と、量子化後の画像成分データを格納する
メモリ３０２と、メモリ３０２から読み出した量子化後
の画像成分データをハフマン符号化して圧縮データを生
成するハフマン符号化処理部３０３と、これらの動作タ
イミングを主として制御する符号化制御部３０４とを備
えている。
【００５２】メモリ３０２は、８画素×８画素の１ブロ
ック分の容量を有するとともに、独立した書き込みポー
トおよび読み出しポートを有する２ポートメモリであ
る。また、符号化制御部３０４は、ＤＣＴ処理部３００
の処理開始信号（ＤＣＴＳＴＡＲＴ）、量子化処理部３
０１の処理開始信号（ＱＳＴＡＲＴ）およびハフマン符
号化処理部３０３の処理開始信号（ＨＵＦＦＳＴＡＲ）
を生成するとともに、量子化されたデータを次のハフマ
ン符号化処理のためにメモリ３０２に対する書き込み制
御信号および読み出し制御信号をそれぞれ生成する。
ック分の容量を有するとともに、独立した書き込みポー
トおよび読み出しポートを有する２ポートメモリであ
る。また、符号化制御部３０４は、ＤＣＴ処理部３００
の処理開始信号（ＤＣＴＳＴＡＲＴ）、量子化処理部３
０１の処理開始信号（ＱＳＴＡＲＴ）およびハフマン符
号化処理部３０３の処理開始信号（ＨＵＦＦＳＴＡＲ）
を生成するとともに、量子化されたデータを次のハフマ
ン符号化処理のためにメモリ３０２に対する書き込み制
御信号および読み出し制御信号をそれぞれ生成する。
【００５３】本実施形態１の画像圧縮処理装置では、Ｄ
ＣＴ処理部３００、量子化処理部３０１、メモリ３０２
およびハフマン符号化処理部３０３が、符号化制御部３
０４により、図２の動作タイミングで制御される。
ＣＴ処理部３００、量子化処理部３０１、メモリ３０２
およびハフマン符号化処理部３０３が、符号化制御部３
０４により、図２の動作タイミングで制御される。
【００５４】即ち、８画素×８画素の１ブロック単位で
２次元のＤＣＴ処理を行なうＤＣＴ処理部３００では、
時刻Ｔ１０に、符号化制御部３０４からの処理開始信号
（ＤＣＴＳＴＡＲＴ）により、行方向の１次元のＤＣＴ
処理が開始される。
２次元のＤＣＴ処理を行なうＤＣＴ処理部３００では、
時刻Ｔ１０に、符号化制御部３０４からの処理開始信号
（ＤＣＴＳＴＡＲＴ）により、行方向の１次元のＤＣＴ
処理が開始される。
【００５５】時刻Ｔ１１に行方向の１次元のＤＣＴ処理
が終了すると、これと同時に、行方向の１次元のＤＣＴ
処理結果について、列方向の１次元のＤＣＴ処理が開始
され、最初の８画素×８画素の１ブロックについての２
次元ＤＣＴ処理が開始される。この列方向の１次元のＤ
ＣＴ処理結果の出力順序は、図１２に示す列方向順序と
なる。
が終了すると、これと同時に、行方向の１次元のＤＣＴ
処理結果について、列方向の１次元のＤＣＴ処理が開始
され、最初の８画素×８画素の１ブロックについての２
次元ＤＣＴ処理が開始される。この列方向の１次元のＤ
ＣＴ処理結果の出力順序は、図１２に示す列方向順序と
なる。
【００５６】時刻Ｔ１１からβサイクル後の時刻Ｔ１２
に、列方向の１次元のＤＣＴ処理結果、すなわち、２次
元ＤＣＴ処理結果が、量子化係数に基づいて量子化処理
を行なう量子化処理部３０１に出力され始める。これと
同時に、量子化処理部３０１では、符号化制御部３０４
からの処理関始信号（ＱＳＴＡＲＴ）により量子化処理
が開始される。その量子化処理結果は、順次、２ポート
メモリ３０２に書き込まれる。従って、量子化処理結果
をメモリ３０２に書き込むアドレス順序は、図１２に示
す列方向順序となる。
に、列方向の１次元のＤＣＴ処理結果、すなわち、２次
元ＤＣＴ処理結果が、量子化係数に基づいて量子化処理
を行なう量子化処理部３０１に出力され始める。これと
同時に、量子化処理部３０１では、符号化制御部３０４
からの処理関始信号（ＱＳＴＡＲＴ）により量子化処理
が開始される。その量子化処理結果は、順次、２ポート
メモリ３０２に書き込まれる。従って、量子化処理結果
をメモリ３０２に書き込むアドレス順序は、図１２に示
す列方向順序となる。
【００５７】メモリ３０２への書き込みが開始された時
刻Ｔ１２からαサイクル後に、そのメモリ３０２からの
量子化処理結果の読み出しが、図１３に示すジグザグス
キャン順序によって開始される。
刻Ｔ１２からαサイクル後に、そのメモリ３０２からの
量子化処理結果の読み出しが、図１３に示すジグザグス
キャン順序によって開始される。
【００５８】メモリ３０２から読み出された量子化処理
結果は、順次、ハフマン符号化処理部３０３に入力され
る。ハフマン符号化処理部３０３では、符号化制御部３
０４からの処理開始信号（ＨＵＦＦＳＴＡＲＴ）によ
り、ハフマン符号化処理が開始される。
結果は、順次、ハフマン符号化処理部３０３に入力され
る。ハフマン符号化処理部３０３では、符号化制御部３
０４からの処理開始信号（ＨＵＦＦＳＴＡＲＴ）によ
り、ハフマン符号化処理が開始される。
【００５９】このタイミング制御において、特に重要な
のは、量子化処理結果をメモリ３０２に列方向順序で書
き込み始める時刻Ｔ１２から、その量子化処理結果をメ
モリ３０２からジグザグスキャン順序で読み出しを開始
するまでのαサイクルである。このαサイクルは、書き
込みサイクルと読み出しサイクルが同じである時に、ジ
グザグスキャン順序で読み出すアドレスを、列方向順序
で書き込むアドレスが追い越すことがないように設定さ
れる。これにより、列方向順序にて書き込まれた１次元
のＤＣＴ処理結果の全てを、ジグザグスキャン順序で読
み出すことができる。この条件は、具体的には、１ブロ
ックが８画素×８画素の場合には、次の式（５）で表さ
れる。
のは、量子化処理結果をメモリ３０２に列方向順序で書
き込み始める時刻Ｔ１２から、その量子化処理結果をメ
モリ３０２からジグザグスキャン順序で読み出しを開始
するまでのαサイクルである。このαサイクルは、書き
込みサイクルと読み出しサイクルが同じである時に、ジ
グザグスキャン順序で読み出すアドレスを、列方向順序
で書き込むアドレスが追い越すことがないように設定さ
れる。これにより、列方向順序にて書き込まれた１次元
のＤＣＴ処理結果の全てを、ジグザグスキャン順序で読
み出すことができる。この条件は、具体的には、１ブロ
ックが８画素×８画素の場合には、次の式（５）で表さ
れる。
【００６０】２８＜α＜（３６＋β） …（５） ここで、βは、列方向の１次元のＤＣＴ処理（２次元Ｄ
ＣＴ処理）が開始される時刻Ｔ１１から、その列方向の
１次元のＤＣＴ処理結果（２次元ＤＣＴ処理結果）が量
子化処理部３０１に出力され始める時刻Ｔ１２までのサ
イクル数であり、メモリ３０２に書き込まれるデータの
生成開始時刻Ｔ１１に対する書き込み開始時刻Ｔ１２の
遅れ時間である。
ＣＴ処理）が開始される時刻Ｔ１１から、その列方向の
１次元のＤＣＴ処理結果（２次元ＤＣＴ処理結果）が量
子化処理部３０１に出力され始める時刻Ｔ１２までのサ
イクル数であり、メモリ３０２に書き込まれるデータの
生成開始時刻Ｔ１１に対する書き込み開始時刻Ｔ１２の
遅れ時間である。
【００６１】βサイクルが２９サイクルであって、しか
も、時刻Ｔ１２から量子化処理結果が２ポートメモリ３
０２からジグザグスキャン順序で読み出し始められるま
でのαサイクルが２９サイクルの場合の書き込みアドレ
スと読み出しアドレスの動作を図３に示す。図３に示す
アドレスは、図１２のアドレスに基づいている。
も、時刻Ｔ１２から量子化処理結果が２ポートメモリ３
０２からジグザグスキャン順序で読み出し始められるま
でのαサイクルが２９サイクルの場合の書き込みアドレ
スと読み出しアドレスの動作を図３に示す。図３に示す
アドレスは、図１２のアドレスに基づいている。
【００６２】また、βサイクルが０サイクルであって、
しかも、時刻Ｔ１２から量子化処理結果がメモリ３０２
からジグザグスキャン順序で読み出し始められるまでの
αサイクルが３５サイクルの場合の書き込みアドレスと
読み出しアドレスの動作を図４に示す。図４に示すアド
レスも、図１２のアドレスに基づいている。
しかも、時刻Ｔ１２から量子化処理結果がメモリ３０２
からジグザグスキャン順序で読み出し始められるまでの
αサイクルが３５サイクルの場合の書き込みアドレスと
読み出しアドレスの動作を図４に示す。図４に示すアド
レスも、図１２のアドレスに基づいている。
【００６３】図３および図４に示されたアドレス動作で
は、αサイクルが式（５）の条件を満足しているので、
ジグザグスキャン順序で読み出されるアドレスを、列方
向順で書き込まれるアドレスが追い越すことはない。こ
のため、列方向順序にて書き込まれた１次元のＤＣＴ処
理結果の全てをジグザグスキャン順序にて読み出すこと
ができる。
は、αサイクルが式（５）の条件を満足しているので、
ジグザグスキャン順序で読み出されるアドレスを、列方
向順で書き込まれるアドレスが追い越すことはない。こ
のため、列方向順序にて書き込まれた１次元のＤＣＴ処
理結果の全てをジグザグスキャン順序にて読み出すこと
ができる。
【００６４】なお、βサイクルが２８サイクルであっ
て、αサイクルが式（５）を満足しない２８サイクルの
場合は、５７サイクル目のアドレスを書き込むときに、
そのアドレスの読み出しが行われることになるため、そ
のデータの読み出しが不可能となる（図３参照）。同様
に、βサイクルが０サイクルであって、αサイクルが式
（５）を満足しない３６サイクルの場合は、８サイクル
目のアドレスを書き込むときに、そのアドレスの読み出
しが行われることになるため、そのデータの読み出しが
不可能となる（図４参照）。
て、αサイクルが式（５）を満足しない２８サイクルの
場合は、５７サイクル目のアドレスを書き込むときに、
そのアドレスの読み出しが行われることになるため、そ
のデータの読み出しが不可能となる（図３参照）。同様
に、βサイクルが０サイクルであって、αサイクルが式
（５）を満足しない３６サイクルの場合は、８サイクル
目のアドレスを書き込むときに、そのアドレスの読み出
しが行われることになるため、そのデータの読み出しが
不可能となる（図４参照）。
【００６５】αサイクルが式（５）を満足した場合、時
刻Ｔ１３に、符号化制御部３０４からの処理開始信号
（ＤＣＴＳＴＡＲＴおよびＱＳＴＡＲＴ）により、列方
向順序の１次元のＤＣＴ処理を終了すると同時に、６４
画素（８画素×８画素）成分の量子化処理およびその処
理結果のメモリ３０２への書き込みが終了するため、こ
れらと同時に、次の８画素×８画素の１ブロック単位の
列方向順序の１次元ＤＣＴ処理を開始することが可能と
なる。即ち、ＤＣＴ処理は中断されることなく、連続し
て実施される。
刻Ｔ１３に、符号化制御部３０４からの処理開始信号
（ＤＣＴＳＴＡＲＴおよびＱＳＴＡＲＴ）により、列方
向順序の１次元のＤＣＴ処理を終了すると同時に、６４
画素（８画素×８画素）成分の量子化処理およびその処
理結果のメモリ３０２への書き込みが終了するため、こ
れらと同時に、次の８画素×８画素の１ブロック単位の
列方向順序の１次元ＤＣＴ処理を開始することが可能と
なる。即ち、ＤＣＴ処理は中断されることなく、連続し
て実施される。
【００６６】これに対して、メモリ３０２から量子化処
理結果を読み出す順序が、図１４に示すオルタネートス
キャン順序の場合は、オルタネートスキャン順序で読み
出すアドレスを、列方向順に書き込むアドレスが追い越
すことのないαサイクルの条件は、１ブロックが８画素
×８画素では、次の式（６）となる。
理結果を読み出す順序が、図１４に示すオルタネートス
キャン順序の場合は、オルタネートスキャン順序で読み
出すアドレスを、列方向順に書き込むアドレスが追い越
すことのないαサイクルの条件は、１ブロックが８画素
×８画素では、次の式（６）となる。
【００６７】１０＜α＜（５８＋β） …（６） この条件を満足することにより、列方向順序で書きこま
れた１次元のＤＣＴ処理結果を全て読み出すことが可能
となる。なお、書き込みサイクルと読み出しサイクルは
同じである。
れた１次元のＤＣＴ処理結果を全て読み出すことが可能
となる。なお、書き込みサイクルと読み出しサイクルは
同じである。
【００６８】＜実施形態２＞図５〜図８は本発明の実施
形態２を示す。本実施形態２の画像処理装置は、圧縮デ
ータの復元を行う画像伸長処理装置である。この画像伸
張処理装置は、図５に示すように、デジタル圧縮画像デ
ータを入力データとし、８画素×８画素を１ブロック単
位としてハフマン復号化を行なうハフマン復号化処理部
３０７と、ハフマン復号化処理後の画像成分データを格
納するメモリ３０２と、メモリ３０２から読み出したハ
フマン復号化処理後の画像成分データを量子化係数に基
づいて逆量子化する逆量子化処理部３０６と、逆量子化
処理後の画像成分データを２次元の逆ＤＣＴ処理する逆
ＤＣＴ処理部３０５と、これらの動作タイミングを主と
して制御する復号化制御部３０８とを備えている。
形態２を示す。本実施形態２の画像処理装置は、圧縮デ
ータの復元を行う画像伸長処理装置である。この画像伸
張処理装置は、図５に示すように、デジタル圧縮画像デ
ータを入力データとし、８画素×８画素を１ブロック単
位としてハフマン復号化を行なうハフマン復号化処理部
３０７と、ハフマン復号化処理後の画像成分データを格
納するメモリ３０２と、メモリ３０２から読み出したハ
フマン復号化処理後の画像成分データを量子化係数に基
づいて逆量子化する逆量子化処理部３０６と、逆量子化
処理後の画像成分データを２次元の逆ＤＣＴ処理する逆
ＤＣＴ処理部３０５と、これらの動作タイミングを主と
して制御する復号化制御部３０８とを備えている。
【００６９】メモリ３０２は、８画素×８画素の１ブロ
ック分の容量を有するとともに、独立した書き込みポー
トおよび読み出しポートを有する２ポートメモリであ
る。また、復号化制御部３０８は、逆ＤＣＴ処理部３０
５の処理開始信号（ＩＤＣＴＳＴＡＲＴ）、逆量子化処
理部３０６の処理開始信号（ＩＱＳＴＡＲＴ）およびハ
フマン復号化処理部３０７の処理開始信号（ＩＨＵＦＦ
ＳＴＡＲＴ）を生成するとともに、ハフマン復号化され
たデータを次の逆量子化処理するためのメモリ３０２に
対する書き込み制御信号および読み出し制御信号を生成
する。
ック分の容量を有するとともに、独立した書き込みポー
トおよび読み出しポートを有する２ポートメモリであ
る。また、復号化制御部３０８は、逆ＤＣＴ処理部３０
５の処理開始信号（ＩＤＣＴＳＴＡＲＴ）、逆量子化処
理部３０６の処理開始信号（ＩＱＳＴＡＲＴ）およびハ
フマン復号化処理部３０７の処理開始信号（ＩＨＵＦＦ
ＳＴＡＲＴ）を生成するとともに、ハフマン復号化され
たデータを次の逆量子化処理するためのメモリ３０２に
対する書き込み制御信号および読み出し制御信号を生成
する。
【００７０】本実施形態２の画像伸張処理装置では、ハ
フマン復号化処理部３０７、メモリ３０２、逆量子化処
理部３０６および逆ＤＣＴ処理部３０５が、復号化制御
部３０８により、図６の動作タイミングで制御される。
フマン復号化処理部３０７、メモリ３０２、逆量子化処
理部３０６および逆ＤＣＴ処理部３０５が、復号化制御
部３０８により、図６の動作タイミングで制御される。
【００７１】即ち、８画素×８画素の１ブロック単位で
ハフマン復号化処理を行なうハフマン復号化処理部３０
７では、時刻Ｔ２０に、復号化制御部３０８からの処理
開始信号（ＩＨＵＦＦＳＴＡＲＴ）により、ハフマン復
号化処理が開始される。
ハフマン復号化処理を行なうハフマン復号化処理部３０
７では、時刻Ｔ２０に、復号化制御部３０８からの処理
開始信号（ＩＨＵＦＦＳＴＡＲＴ）により、ハフマン復
号化処理が開始される。
【００７２】次の時刻Ｔ２１に、ハフマン復号化処理で
の処理結果がメモリ３０２に書き込み始められる。ハフ
マン復号化処理での処理結果をメモリ３０２に書き込む
アドレス順序は、図１３に示すジグザグスキャン順序で
ある。
の処理結果がメモリ３０２に書き込み始められる。ハフ
マン復号化処理での処理結果をメモリ３０２に書き込む
アドレス順序は、図１３に示すジグザグスキャン順序で
ある。
【００７３】時刻Ｔ２１からαサイクル後の時刻Ｔ２２
に、メモリ３０２からハフマン復号化処理での処理結果
が、図１２に示す列方向順に読み出し始められる。読み
出されたハフマン復号化処理結果は、順次、逆量子化処
理部３０６へ出力される。逆量子化処理部３０６では、
復号化制御部３０８からの処理開始信号（ＩＱＳＴＡＲ
Ｔ）により、時刻Ｔ２２から逆量子化処理が開始され
る。逆量子化処理結果は、順次、逆ＤＣＴ処理部３０５
に出力される。
に、メモリ３０２からハフマン復号化処理での処理結果
が、図１２に示す列方向順に読み出し始められる。読み
出されたハフマン復号化処理結果は、順次、逆量子化処
理部３０６へ出力される。逆量子化処理部３０６では、
復号化制御部３０８からの処理開始信号（ＩＱＳＴＡＲ
Ｔ）により、時刻Ｔ２２から逆量子化処理が開始され
る。逆量子化処理結果は、順次、逆ＤＣＴ処理部３０５
に出力される。
【００７４】逆ＤＣＴ処理部３０５では、復号化制御部
３０８からの処理開始信号（ＩＤＣＴＳＴＡＲＴ）によ
り、時刻Ｔ２２から逆量子化処理結果に対して列方向の
１次元の逆ＤＣＴ処理が開始される。
３０８からの処理開始信号（ＩＤＣＴＳＴＡＲＴ）によ
り、時刻Ｔ２２から逆量子化処理結果に対して列方向の
１次元の逆ＤＣＴ処理が開始される。
【００７５】時刻Ｔ２３において、１ブロック分のハフ
マン復号化処理が終了すると、これと同時に、ハフマン
復号化処理結果をメモリ３０２に書き込む動作が終了す
るとともに、次の８画素×８画素の１ブロックのハフマ
ン復号化処理が開始される。
マン復号化処理が終了すると、これと同時に、ハフマン
復号化処理結果をメモリ３０２に書き込む動作が終了す
るとともに、次の８画素×８画素の１ブロックのハフマ
ン復号化処理が開始される。
【００７６】時刻Ｔ２３からβサイクル後の時刻Ｔ２４
には、次の１ブロック（８画素×８画素）のハフマン復
号化処理結果がメモリ３０２に書き込み始められる。
には、次の１ブロック（８画素×８画素）のハフマン復
号化処理結果がメモリ３０２に書き込み始められる。
【００７７】時刻Ｔ２４からαサイクル後の時刻Ｔ２５
には、メモリ３０２から次の１ブロックのハフマン復号
化処理結果が、図１２に示す列方向順序で読み出し始め
られる。読み出されたハフマン復号化処理結果は、順
次、逆量子化処理部３０６へ出力される。逆量子化処理
部３０６では、復号化制御部３０８からの処理開始信号
（ＩＱＳＴＡＲＴ）により、時刻Ｔ２５から逆量子化処
理が開始される。逆量子化処理結果は、順次、逆ＤＣＴ
処理部３０５に出力される。
には、メモリ３０２から次の１ブロックのハフマン復号
化処理結果が、図１２に示す列方向順序で読み出し始め
られる。読み出されたハフマン復号化処理結果は、順
次、逆量子化処理部３０６へ出力される。逆量子化処理
部３０６では、復号化制御部３０８からの処理開始信号
（ＩＱＳＴＡＲＴ）により、時刻Ｔ２５から逆量子化処
理が開始される。逆量子化処理結果は、順次、逆ＤＣＴ
処理部３０５に出力される。
【００７８】逆ＤＣＴ処理部３０５では、復号化制御部
３０８からの処理開始信号（ＩＤＣＴＳＴＡＲＴ）によ
り、時刻Ｔ２５から次の１ブロックの列方向の１次元の
逆ＤＣＴ処理が開始される。同時に、最初の１ブロック
（８画素×８画素）について、行方向の１次元の逆ＤＣ
Ｔ処理が開始され、最初の１ブロック（８画素×８画
素）について、２次元ＤＣＴ処理が開始される。
３０８からの処理開始信号（ＩＤＣＴＳＴＡＲＴ）によ
り、時刻Ｔ２５から次の１ブロックの列方向の１次元の
逆ＤＣＴ処理が開始される。同時に、最初の１ブロック
（８画素×８画素）について、行方向の１次元の逆ＤＣ
Ｔ処理が開始され、最初の１ブロック（８画素×８画
素）について、２次元ＤＣＴ処理が開始される。
【００７９】このタイミング制御において特に重要なこ
とは、ハフマン復号化処理結果をメモリ３０２にジグザ
グスキャン順序で書き込み始める時刻Ｔ２１（Ｔ２４）
から、そのハフマン復号化処理結果をメモリ３０２から
列方向順序で読み出し始める時刻Ｔ２２（Ｔ２５）まで
のαサイクルである。このαサイクルは、書き込みサイ
クルと読み出しサイクルが同じである場合に、列方向順
序で読み出すアドレスを、ジグザグスキャン順序で書き
込むアドレスが追い越すことがないように設定される。
これにより、ジグザグスキャン順に書きこまれたハフマ
ン復号化処理結果を全て読み出すことが可能となる。こ
の条件は、具体的には、式（５）と同じになる。
とは、ハフマン復号化処理結果をメモリ３０２にジグザ
グスキャン順序で書き込み始める時刻Ｔ２１（Ｔ２４）
から、そのハフマン復号化処理結果をメモリ３０２から
列方向順序で読み出し始める時刻Ｔ２２（Ｔ２５）まで
のαサイクルである。このαサイクルは、書き込みサイ
クルと読み出しサイクルが同じである場合に、列方向順
序で読み出すアドレスを、ジグザグスキャン順序で書き
込むアドレスが追い越すことがないように設定される。
これにより、ジグザグスキャン順に書きこまれたハフマ
ン復号化処理結果を全て読み出すことが可能となる。こ
の条件は、具体的には、式（５）と同じになる。
【００８０】なお、βは、ハフマン復号化処理結果の生
成を開始する時刻Ｔ２３から、そのハフマン復号化処理
結果をメモリ３０２に書き込み始める時刻Ｔ２４までの
サイクル数であり、メモリ３０２に書き込まれるデータ
の生成開始に対する書き込み開始の遅れ時間である。
成を開始する時刻Ｔ２３から、そのハフマン復号化処理
結果をメモリ３０２に書き込み始める時刻Ｔ２４までの
サイクル数であり、メモリ３０２に書き込まれるデータ
の生成開始に対する書き込み開始の遅れ時間である。
【００８１】βサイクルが２９サイクルであって、しか
も、時刻Ｔ２４からハフマン復号化処理結果をメモリ３
０２から読み出し始めるＴ２５までのαサイクルが２９
サイクルの場合の書き込みアドレスと読み出しアドレス
の動作を図７に示す。図７に示すアドレスは、図１３の
アドレスに基づいている。
も、時刻Ｔ２４からハフマン復号化処理結果をメモリ３
０２から読み出し始めるＴ２５までのαサイクルが２９
サイクルの場合の書き込みアドレスと読み出しアドレス
の動作を図７に示す。図７に示すアドレスは、図１３の
アドレスに基づいている。
【００８２】また、βサイクルが０サイクルであって、
しかも、時刻Ｔ２４からハフマン復号化処理結果をメモ
リ３０２から読み出し始めるＴ２５までのαサイクルが
３５サイクルの場合の書き込みアドレスと読み出しアド
レスの動作を図８に示す。図８に示すアドレスも、図１
３のアドレスに基づいている。
しかも、時刻Ｔ２４からハフマン復号化処理結果をメモ
リ３０２から読み出し始めるＴ２５までのαサイクルが
３５サイクルの場合の書き込みアドレスと読み出しアド
レスの動作を図８に示す。図８に示すアドレスも、図１
３のアドレスに基づいている。
【００８３】図７および図８に示すアドレス動作では、
αサイクルが式（５）の条件を満足しているために、列
方向順序で読み出すアドレスを、ジグザグスキャン順序
で書き込むアドレスが追い越すことがない。このため、
ジグザグスキャン順序に書きこまれたハフマン復号化処
理結果を全て読み出すことができる。
αサイクルが式（５）の条件を満足しているために、列
方向順序で読み出すアドレスを、ジグザグスキャン順序
で書き込むアドレスが追い越すことがない。このため、
ジグザグスキャン順序に書きこまれたハフマン復号化処
理結果を全て読み出すことができる。
【００８４】なお、βサイクル２８サイクルであって、
αサイクルが式（５）を満足しない２８サイクルの場合
は、３６サイクル目のアドレスを書き込むときに、その
アドレスの読み出しが行われることになるため、そのデ
ータの読み出しが不可能となる（図７参照）。同様に、
βサイクルが０サイクルであって、αサイクルが式
（５）を満足しない３６サイクルの場合は、２９サイク
ル目のアドレスを書き込むときに、そのアドレスの読み
出しが行われることになるため、そのデータの読み出し
が不可能となる（図８参照）。
αサイクルが式（５）を満足しない２８サイクルの場合
は、３６サイクル目のアドレスを書き込むときに、その
アドレスの読み出しが行われることになるため、そのデ
ータの読み出しが不可能となる（図７参照）。同様に、
βサイクルが０サイクルであって、αサイクルが式
（５）を満足しない３６サイクルの場合は、２９サイク
ル目のアドレスを書き込むときに、そのアドレスの読み
出しが行われることになるため、そのデータの読み出し
が不可能となる（図８参照）。
【００８５】αサイクルが式（５）の条件を満足した場
合、時刻Ｔ２５に、復号化制御部３０８からの処理開始
信号（ＩＤＣＴＳＴＡＲＴおよびＩＱＳＴＡＲＴ）によ
り、列方向順序の１次元の逆ＤＣＴ処理を終了すると同
時に、次の１ブロック（８画素×８画素）単位の列方向
順序の１次元の逆ＤＣＴ処理を開始することが可能とな
る。即ち、逆ＤＣＴ処理は中断することなく、連続して
実施される。
合、時刻Ｔ２５に、復号化制御部３０８からの処理開始
信号（ＩＤＣＴＳＴＡＲＴおよびＩＱＳＴＡＲＴ）によ
り、列方向順序の１次元の逆ＤＣＴ処理を終了すると同
時に、次の１ブロック（８画素×８画素）単位の列方向
順序の１次元の逆ＤＣＴ処理を開始することが可能とな
る。即ち、逆ＤＣＴ処理は中断することなく、連続して
実施される。
【００８６】これに対して、メモリ３０２にハフマン復
号化処理結果を書き込む順序が、図１４に示すオルタネ
ートスキャン順序の場合は、列方向順序で読み出すアド
レスを、ジグザグスキャン順序で書き込むアドレスが追
い越すことがないαサイクルの条件は、次の式（７）と
なる。
号化処理結果を書き込む順序が、図１４に示すオルタネ
ートスキャン順序の場合は、列方向順序で読み出すアド
レスを、ジグザグスキャン順序で書き込むアドレスが追
い越すことがないαサイクルの条件は、次の式（７）と
なる。
【００８７】６＜α＜（５４＋β） …（７） この条件を満足することにより、オルタネートスキャン
順序に書きこまれたハフマン復号化処理結果を全て読み
出すことが可能となる。なお、書き込みサイクルと読み
出しサイクルは同じである。
順序に書きこまれたハフマン復号化処理結果を全て読み
出すことが可能となる。なお、書き込みサイクルと読み
出しサイクルは同じである。
【００８８】＜実施形態３＞図９は本発明の実施形態３
を示す。本実施形態３の画像処理装置は、画像データの
圧縮および復元を行う画像圧縮伸長処理装置である。こ
の画像圧縮伸長処理装置は、図９に示すように、２次元
のＤＣＴ処理および２次元の逆ＤＣＴ処理のそれぞれが
可能であって、各処理に対して共通に使用される１組の
ＤＣＴ／逆ＤＣＴ処理部３０９と、量子化処理および逆
量子化処理がそれぞれ可能であって、各処理に対して共
通に使用される１組の量子化／逆量子化処理部３１０
と、ハフマン符号化処理およびハフマン復号化処理がそ
れぞれ可能であって、各処理に対して共通に使用される
１組のハフマン符号化／ハフマン復号化処理部３１１
と、８画素×８画素の１ブロック分のデータを格納でき
る容量を有するとともに、独立した書き込みポートおよ
び読み出しポートを有する２ポートのメモリ３０２と、
これらの動作タイミングを制御する符号化／復号化制御
部３１３と、メモリ３０２に書き込むデータを選択する
セレクタ３１２とを備えている。
を示す。本実施形態３の画像処理装置は、画像データの
圧縮および復元を行う画像圧縮伸長処理装置である。こ
の画像圧縮伸長処理装置は、図９に示すように、２次元
のＤＣＴ処理および２次元の逆ＤＣＴ処理のそれぞれが
可能であって、各処理に対して共通に使用される１組の
ＤＣＴ／逆ＤＣＴ処理部３０９と、量子化処理および逆
量子化処理がそれぞれ可能であって、各処理に対して共
通に使用される１組の量子化／逆量子化処理部３１０
と、ハフマン符号化処理およびハフマン復号化処理がそ
れぞれ可能であって、各処理に対して共通に使用される
１組のハフマン符号化／ハフマン復号化処理部３１１
と、８画素×８画素の１ブロック分のデータを格納でき
る容量を有するとともに、独立した書き込みポートおよ
び読み出しポートを有する２ポートのメモリ３０２と、
これらの動作タイミングを制御する符号化／復号化制御
部３１３と、メモリ３０２に書き込むデータを選択する
セレクタ３１２とを備えている。
【００８９】符号化／復号化制御部３１３は、符号化処
理および復号化処理をそれぞれ指示するセレクト信号の
符号化処理および復号化処理に応じて、処理開始信号
（ＤＣＴＳＴＡＲＴおよびＩＤＣＴＳＴＡＲＴ、ＱＳＴ
ＡＲＴおよびＩＱＳＴＡＲＴ、ＨＵＦＦＳＴＡＲＴおよ
びＨＵＦＦＳＡＲＴ）を生成し、また、セレクト信号の
符号化処理および復号化処理の指示に応じてメモリ３０
２に対する書き込み制御信号および読み出し制御信号を
生成する。
理および復号化処理をそれぞれ指示するセレクト信号の
符号化処理および復号化処理に応じて、処理開始信号
（ＤＣＴＳＴＡＲＴおよびＩＤＣＴＳＴＡＲＴ、ＱＳＴ
ＡＲＴおよびＩＱＳＴＡＲＴ、ＨＵＦＦＳＴＡＲＴおよ
びＨＵＦＦＳＡＲＴ）を生成し、また、セレクト信号の
符号化処理および復号化処理の指示に応じてメモリ３０
２に対する書き込み制御信号および読み出し制御信号を
生成する。
【００９０】処理開始信号（ＤＣＴＳＴＡＲＴおよびＩ
ＤＣＴＳＴＡＲＴ）は、ＤＣＴ／逆ＤＣＴ処理部３０９
における２次元のＤＣＴ処理および２次元の逆ＤＣＴ処
理を開始する。処理開始信号（ＱＳＴＡＲＴおよびＩＱ
ＳＴＡＲＴ）によって、量子化／逆量子化処理部３１０
は、量子化処理および逆量子化処理を開始する。処理開
始信号（ＨＵＦＦＳＴＡＲＴおよびＩＨＵＦＦＳＴＡＲ
Ｔ）によって、ハフマン符号化／ハフマン復号化処理部
３１１は、ハフマン符号化処理およびハフマン復号化処
理を開始する。
ＤＣＴＳＴＡＲＴ）は、ＤＣＴ／逆ＤＣＴ処理部３０９
における２次元のＤＣＴ処理および２次元の逆ＤＣＴ処
理を開始する。処理開始信号（ＱＳＴＡＲＴおよびＩＱ
ＳＴＡＲＴ）によって、量子化／逆量子化処理部３１０
は、量子化処理および逆量子化処理を開始する。処理開
始信号（ＨＵＦＦＳＴＡＲＴおよびＩＨＵＦＦＳＴＡＲ
Ｔ）によって、ハフマン符号化／ハフマン復号化処理部
３１１は、ハフマン符号化処理およびハフマン復号化処
理を開始する。
【００９１】セレクタ３１２は、画像圧縮処理および画
像伸長処理をそれぞれ指示する符号化処理および復号化
処理のセレクト信号に応じて、メモリ３０２に書き込む
データを選択する。
像伸長処理をそれぞれ指示する符号化処理および復号化
処理のセレクト信号に応じて、メモリ３０２に書き込む
データを選択する。
【００９２】即ち、セレクト信号が符号化処理を指示す
るときは、符号化／復号化制御部３１３からの処理開始
信号（ＤＣＴＳＴＡＲＴ）により、ＤＣＴ／逆ＤＣＴ処
理部３０９において、行方向の１次元のＤＣＴ処理が開
始される。
るときは、符号化／復号化制御部３１３からの処理開始
信号（ＤＣＴＳＴＡＲＴ）により、ＤＣＴ／逆ＤＣＴ処
理部３０９において、行方向の１次元のＤＣＴ処理が開
始される。
【００９３】行方向の１次元のＤＣＴ処理が終了する
と、これと同時に、行方向の１次元のＤＣＴ処理結果に
ついて、列方向の１次元のＤＣＴ処理が開始され、最初
の１ブロック（８画素×８画素）についての２次元ＤＣ
Ｔ処理が開始される。この列方向の１次元のＤＣＴ処理
結果の出力順序は、図１２に示す列方向順序となる。
と、これと同時に、行方向の１次元のＤＣＴ処理結果に
ついて、列方向の１次元のＤＣＴ処理が開始され、最初
の１ブロック（８画素×８画素）についての２次元ＤＣ
Ｔ処理が開始される。この列方向の１次元のＤＣＴ処理
結果の出力順序は、図１２に示す列方向順序となる。
【００９４】行方向の１次元ＤＣＴ処理の終了からβサ
イクル後に、列方向の１次元のＤＣＴ処理結果が、量子
化／逆量子化処理部３１０に出力され始める。これと同
時に、量子化／逆量子化処理部３１０では、符号化／復
号化制御部３１３からの処理関始信号（ＱＳＴＡＲＴ）
により量子化処理が開始される。量子化／逆量子化処理
部３１０での量子化処理結果は、順次、２ポートのメモ
リ３０２に書き込まれる。量子化処理結果をメモリ３０
２に書き込むアドレス順序は、図１２に示す列方向順序
である。
イクル後に、列方向の１次元のＤＣＴ処理結果が、量子
化／逆量子化処理部３１０に出力され始める。これと同
時に、量子化／逆量子化処理部３１０では、符号化／復
号化制御部３１３からの処理関始信号（ＱＳＴＡＲＴ）
により量子化処理が開始される。量子化／逆量子化処理
部３１０での量子化処理結果は、順次、２ポートのメモ
リ３０２に書き込まれる。量子化処理結果をメモリ３０
２に書き込むアドレス順序は、図１２に示す列方向順序
である。
【００９５】メモリ３０２への書き込み開始からαサイ
クル後に、そのメモリ３０２から、量子化処理結果が、
図１３に示すジグザグスキャン順序または図１４に示す
オルタネートスキャン順序で読み出し始められる。メモ
リ３０２から読み出された量子化処理結果は、順次、ハ
フマン符号化／復号化処理部３１１に出力される。ハフ
マン符号化／復号化処理部３１１では、符号化／復号化
制御部３１３からの処理開始信号（ＨＵＦＦＳＴＡＲ
Ｔ）により、ハフマン符号化処理が開始される。
クル後に、そのメモリ３０２から、量子化処理結果が、
図１３に示すジグザグスキャン順序または図１４に示す
オルタネートスキャン順序で読み出し始められる。メモ
リ３０２から読み出された量子化処理結果は、順次、ハ
フマン符号化／復号化処理部３１１に出力される。ハフ
マン符号化／復号化処理部３１１では、符号化／復号化
制御部３１３からの処理開始信号（ＨＵＦＦＳＴＡＲ
Ｔ）により、ハフマン符号化処理が開始される。
【００９６】量子化処理結果をメモリ３０２に列方向順
序によって書き込みを始める時刻から、その量子化処理
結果をメモリ３０２からジグザグスキャン順序またはオ
ルタネートスキャン順序で読み出し始めるまでのαサイ
クルは、書き込みサイクルと読み出しサイクルが同じで
ある場合に、ジグザグスキャン順序で読み出すアドレス
を、列方向順に書き込むアドレスが追い越すことがない
ように設定される。具体的には、読み出し順序がジグザ
グスキャン順序の場合は式（５）で示される条件を満足
し、読み出し順序がオルタネートスキャン順序の場合は
式（６）で示される条件を満足する。
序によって書き込みを始める時刻から、その量子化処理
結果をメモリ３０２からジグザグスキャン順序またはオ
ルタネートスキャン順序で読み出し始めるまでのαサイ
クルは、書き込みサイクルと読み出しサイクルが同じで
ある場合に、ジグザグスキャン順序で読み出すアドレス
を、列方向順に書き込むアドレスが追い越すことがない
ように設定される。具体的には、読み出し順序がジグザ
グスキャン順序の場合は式（５）で示される条件を満足
し、読み出し順序がオルタネートスキャン順序の場合は
式（６）で示される条件を満足する。
【００９７】これにより、実施形態１と同様に、列方向
順に書きこまれた１次元のＤＣＴ処理結果の全てをジグ
ザグスキャン順序で読み出すことが可能となる。
順に書きこまれた１次元のＤＣＴ処理結果の全てをジグ
ザグスキャン順序で読み出すことが可能となる。
【００９８】セレクト信号が復号化処理を指示する場合
には、符号化／復号化制御部３１３からの処理開始信号
（ＩＨＵＦＦＳＴＡＲＴ）により、ハフマン符号化／復
号化処理部３１１においてハフマン復号化処理が開始さ
れ、ハフマン復号化処理での処理結果がメモリ３０２に
書き込まれる。ハフマン復号化処理による処理結果をメ
モリ３０２に書き込むアドレス順序は、ジグザグスキャ
ン順序またはオルタネートスキャン順序である。
には、符号化／復号化制御部３１３からの処理開始信号
（ＩＨＵＦＦＳＴＡＲＴ）により、ハフマン符号化／復
号化処理部３１１においてハフマン復号化処理が開始さ
れ、ハフマン復号化処理での処理結果がメモリ３０２に
書き込まれる。ハフマン復号化処理による処理結果をメ
モリ３０２に書き込むアドレス順序は、ジグザグスキャ
ン順序またはオルタネートスキャン順序である。
【００９９】メモリ３０２への書き込み開始からαサイ
クル後に、メモリ３０２からハフマン復号化処理による
処理結果が列方向順序に読み出し始められる。読み出さ
れたハフマン復号化処理結果は、順次、量子化／逆量子
化処理部３１０へ出力される。量子化／逆量子化処理部
３１０では、符号化／復号化制御部３１３からの処理開
始信号（ＩＱＳＴＡＲＴ）により、逆量子化処理が開始
される。逆量子化処理結果は、順次、ＤＣＴ／逆ＤＣＴ
処理部３０９に出力される。ＤＣＴ／逆ＤＣＴ処理部３
０９では、符号化／復号化制御部３１３からの処理開始
信号（ＩＤＣＴＳＴＡＲＴ）により、逆量子化処理結果
に対して列方向の１次元の逆ＤＣＴ処理が開始される。
クル後に、メモリ３０２からハフマン復号化処理による
処理結果が列方向順序に読み出し始められる。読み出さ
れたハフマン復号化処理結果は、順次、量子化／逆量子
化処理部３１０へ出力される。量子化／逆量子化処理部
３１０では、符号化／復号化制御部３１３からの処理開
始信号（ＩＱＳＴＡＲＴ）により、逆量子化処理が開始
される。逆量子化処理結果は、順次、ＤＣＴ／逆ＤＣＴ
処理部３０９に出力される。ＤＣＴ／逆ＤＣＴ処理部３
０９では、符号化／復号化制御部３１３からの処理開始
信号（ＩＤＣＴＳＴＡＲＴ）により、逆量子化処理結果
に対して列方向の１次元の逆ＤＣＴ処理が開始される。
【０１００】ハフマン復号化処理が終了すると、これと
同時に、ハフマン復号化処理結果をメモリ３０２に書き
込む動作が終了する。そして、メモリ３０２への書き込
み終了からβサイクル後に、次の１ブロック（８画素×
８画素）のハフマン復号化処理結果がメモリ３０２に書
き込み始められる。さらに、メモリ３０２への書き込み
開始からαサイクル後に、メモリ３０２から次の１ブロ
ックのハフマン復号化処理結果が列方向順序で読み出し
始められる。
同時に、ハフマン復号化処理結果をメモリ３０２に書き
込む動作が終了する。そして、メモリ３０２への書き込
み終了からβサイクル後に、次の１ブロック（８画素×
８画素）のハフマン復号化処理結果がメモリ３０２に書
き込み始められる。さらに、メモリ３０２への書き込み
開始からαサイクル後に、メモリ３０２から次の１ブロ
ックのハフマン復号化処理結果が列方向順序で読み出し
始められる。
【０１０１】読み出されたハフマン復号化処理結果は、
順次、量子化／逆量子化処理部３１０へ出力される。量
子化／逆量子化処理部３１０では、符号化／復号化制御
部３１３からの処理開始信号（ＩＱＳＴＡＲＴ）によ
り、逆量子化処理が開始される。逆量子化処理結果は順
次ＤＣＴ／逆ＤＣＴ処理部３０９に出力される。
順次、量子化／逆量子化処理部３１０へ出力される。量
子化／逆量子化処理部３１０では、符号化／復号化制御
部３１３からの処理開始信号（ＩＱＳＴＡＲＴ）によ
り、逆量子化処理が開始される。逆量子化処理結果は順
次ＤＣＴ／逆ＤＣＴ処理部３０９に出力される。
【０１０２】ハフマン復号化処理結果をメモリ３０２に
ジグザグスキャン順序またはオルタネートスキャン順序
で書き込み始める時刻から、そのハフマン復号化処理結
果をメモリ３０２から列方向順序で読み出し始める時刻
までのαサイクルは、書き込みサイクルと読み出しサイ
クルが同じである場合に、列方向順序で読み出すアドレ
スを、ジグザグスキャン順序またはオルタネートスキャ
ン順序で書き込むアドレスが追い越すことがないように
設定される。具体的には、書き込み順序がジグザグスキ
ャン順序の場合は式（５）で示される条件を満足し、書
き込み順序がオルタネートスキャン順序の場合は式
（７）で示される条件を満足する。
ジグザグスキャン順序またはオルタネートスキャン順序
で書き込み始める時刻から、そのハフマン復号化処理結
果をメモリ３０２から列方向順序で読み出し始める時刻
までのαサイクルは、書き込みサイクルと読み出しサイ
クルが同じである場合に、列方向順序で読み出すアドレ
スを、ジグザグスキャン順序またはオルタネートスキャ
ン順序で書き込むアドレスが追い越すことがないように
設定される。具体的には、書き込み順序がジグザグスキ
ャン順序の場合は式（５）で示される条件を満足し、書
き込み順序がオルタネートスキャン順序の場合は式
（７）で示される条件を満足する。
【０１０３】これにより、実施形態２と同様に、ジグザ
グスキャン順またはオルタネートスキャン順に書き込ま
れたハフマン復号化処理結果を列方向順に全て読み出す
ことが可能となる。
グスキャン順またはオルタネートスキャン順に書き込ま
れたハフマン復号化処理結果を列方向順に全て読み出す
ことが可能となる。
【０１０４】
【発明の効果】本発明の画像処理装置は、このように、
符号化、即ち画像圧縮の場合は、メモリとして独立した
書き込みポートおよび読み出しポートを有する２ポート
メモリに列方向順序で書き込まれた１ブロック分の量子
化データを、ジグザグスキャン順序またはオルタネート
スキャン順序で、全て読み出すことが可能となるよう
に、書き込み開始時点から読み出し開始時点までの間の
時間差が制御されるために、ＤＣＴ処理を途切れること
なく連続して行う場合にも、単一のメモリによって、全
てのデータの読み出しが可能となる。従って、パイプラ
イン画像処理における高速化、正確な符号化および回路
の小規模化の全てを実現することができる。
符号化、即ち画像圧縮の場合は、メモリとして独立した
書き込みポートおよび読み出しポートを有する２ポート
メモリに列方向順序で書き込まれた１ブロック分の量子
化データを、ジグザグスキャン順序またはオルタネート
スキャン順序で、全て読み出すことが可能となるよう
に、書き込み開始時点から読み出し開始時点までの間の
時間差が制御されるために、ＤＣＴ処理を途切れること
なく連続して行う場合にも、単一のメモリによって、全
てのデータの読み出しが可能となる。従って、パイプラ
イン画像処理における高速化、正確な符号化および回路
の小規模化の全てを実現することができる。
【０１０５】また、復号化、即ち画像伸長の場合は、メ
モリとして独立した書き込みポートおよび読み出しポー
トを有する２ポートメモリにジグザグスキャン順序また
はオルタネートスキャン順序で書き込まれた１ブロック
分のハフマン復号化データを、列方向順序で全て読み出
すことが可能となるように、書き込み開始時点から読み
出し開始時点までの間の時間差が制御されるようになっ
ているために、逆ＤＣＴ処理を途切れることなく連続し
て行う場合にも、単一のメモリで、全てのデータの読み
出しが可能となる。従って、パイプライン画像処理にお
ける高速化、正確な符号化および回路の小規模化の全て
を実現することができる。
モリとして独立した書き込みポートおよび読み出しポー
トを有する２ポートメモリにジグザグスキャン順序また
はオルタネートスキャン順序で書き込まれた１ブロック
分のハフマン復号化データを、列方向順序で全て読み出
すことが可能となるように、書き込み開始時点から読み
出し開始時点までの間の時間差が制御されるようになっ
ているために、逆ＤＣＴ処理を途切れることなく連続し
て行う場合にも、単一のメモリで、全てのデータの読み
出しが可能となる。従って、パイプライン画像処理にお
ける高速化、正確な符号化および回路の小規模化の全て
を実現することができる。
【図１】本発明の画像処理装置の実施形態の一例である
画像圧縮処理装置の構成を示すブロック図である。
画像圧縮処理装置の構成を示すブロック図である。
【図２】その画像圧縮処理装置における符号化処理の動
作タイミング図である。
作タイミング図である。
【図３】その画像圧縮処理装置における列書き込みおよ
びジグザグ読み出しでのアドレス順序の一例を示す表で
ある。
びジグザグ読み出しでのアドレス順序の一例を示す表で
ある。
【図４】その画像圧縮処理装置における列書き込みおよ
びジグザグ読み出しでのアドレス順序の一例を示す表で
ある。
びジグザグ読み出しでのアドレス順序の一例を示す表で
ある。
【図５】本発明の画像処理装置の実施形態の他の例であ
る画像伸長処理装置の構成を示すブロック図である。
る画像伸長処理装置の構成を示すブロック図である。
【図６】その画像伸長装置における復号化処理の動作タ
イミング図である。
イミング図である。
【図７】その画像伸長装置におけるジグザグ書き込みお
よび列読み出しでのアドレス順序の一例を示す表であ
る。
よび列読み出しでのアドレス順序の一例を示す表であ
る。
【図８】その画像伸長装置におけるジグザグ書き込みお
よび列読み出しでのアドレス順序の一例を示す表であ
る。
よび列読み出しでのアドレス順序の一例を示す表であ
る。
【図９】本発明の画像処理装置の実施形態のさらに他の
例である画像圧縮伸長処理装置の構成を示すブロック図
である。
例である画像圧縮伸長処理装置の構成を示すブロック図
である。
【図１０】一般的な動画像符号化処理の構成を示すブロ
ック図である。
ック図である。
【図１１】一般的な静止画像符号化／復号化処理の構成
を示すブロック図である。
を示すブロック図である。
【図１２】８画素×８画素の１ブロックの処理結果を列
方向順序にアクセスする場合のアクセス順序の説明図で
ある。
方向順序にアクセスする場合のアクセス順序の説明図で
ある。
【図１３】８画素×８画素の１ブロックの処理結果をジ
グザグスキャン順序にアクセスする場合のアクセス順序
の説明図である。
グザグスキャン順序にアクセスする場合のアクセス順序
の説明図である。
【図１４】８画素×８画素の１ブロックの処理結果をオ
ルタネートスキャン順序にアクセスする場合のアクセス
順序の説明図である。
ルタネートスキャン順序にアクセスする場合のアクセス
順序の説明図である。
【図１５】従来の画像処理装置である符号化処理装置の
構成を示すブロック図である。
構成を示すブロック図である。
【図１６】その符号化処理装置の符号化処理の動作タイ
ミング図である。
ミング図である。
【図１７】従来の画像処理装置である復号化処理装置の
構成を示すブロック図である。
構成を示すブロック図である。
【図１８】その復号化処理装置の復号化処理の動作タイ
ミング図である。
ミング図である。
【図１９】従来の他の符号化処理装置の構成を示すブロ
ック図である。
ック図である。
【図２０】その符号化処理装置における符号化処理の動
作タイミング図である。
作タイミング図である。
１ ＣＣＤ ２ Ａ／Ｄ変換器 ３ 動き予測処理部 ４ 減算器 ５ ＤＣＴ処理部 ６ 量子化処理部 ７ ハフマン符号化処理部 ８ 記録部 ９ 逆量子化処理部 １０ 逆ＤＣＴ処理部 １１ 加算器 １２ フレームメモリ １３ ハフマン復号化処理部 １０１ ＤＣＴ処理部 １０２ 量子化処理部 １０３ ＦＩＦＯメモリ １０４ ハフマン符号化処理部 １０５ 逆ＤＣＴ処理部 １０６ 逆量子化処理部 １０７ ＦＩＦＯメモリ １０８ ハフマン復号化処理部 ２０１ 入力バッファ ２０２ 処理ステージ（ｉ） ２０３ａ バッファ ２０３ｂ バッファ ２０４ 処理ステージ（ｉ＋１） ２０５ 出力バッファ ２１６ 処理ステージ（ｉ）の為の局所的処理装置 ２１７ 処理ステージ（ｉ＋１）の為の局所的処理装置 ２１８ 大局的処理装置 ３００ ＤＣＴ処理部 ３０１ 量子化処理部 ３０２ ２ポートメモリ ３０３ ハフマン符号化処理部 ３０４ 符号化制御部 ３０５ 逆ＤＣＴ処理部 ３０６ 逆量子化処理部 ３０７ ハフマン復号化処理部 ３０８ 復号化処理部 ３０９ ＤＣＴ／逆ＤＣＴ処理部 ３１０ 量子化／逆量子化処理部 ３１１ ハフマン符号化／ハフマン復号化処理部 ３１２ セレクタ ３１３ 符号化／復号化制御部
フロントページの続き Ｆターム(参考） 5B047 AA01 AB04 CA30 CB17 CB25 DB01 EA02 EA06 EB04 EB12 5C059 KK06 KK14 MA00 MA23 MC11 ME02 PP01 PP14 SS07 SS13 SS15 UA02 UA05 UA34 UA36 5C078 AA04 BA22 BA44 BA57 CA25 CA32 CA35 DA01 DA02 DB18 EA07 5J064 AA03 AA04 BA09 BA13 BA16 BC01 BC02 BC06 BC08 BC16 BC24 BD03 9A001 EE04 HH27
Claims (11)
- 【請求項１】 デジタル画像データを２次元の離散コサ
イン変換処理するＤＣＴ処理部と、 ＤＣＴ処理部にて２次元の離散コサイン変換処理された
データを量子化処理する量子化処理部と、 該量子化処理部にて量子化されたデータを格納するメモ
リと、 該メモリに格納された量子化後のデータを読み出して、
ハフマン符号化処理してデータ圧縮を行なうハフマン符
号化処理部と、 前記ＤＣＴ処理部の処理開始信号（ＤＣＴＳＴＡＲ
Ｔ）、前記量子化処理部の処理開始信号（ＱＳＴＡＲ
Ｔ）およびハフマン符号化処理部の処理開始信号（ＨＵ
ＦＦＳＴＡＲＴ）を出力するとともに、量子化されたデ
ータをハフマン符号化処理のために、メモリに対する書
き込み制御信号および読み出し制御信号を出力する符号
化制御部とを具備し、 前記メモリは、Ｍ画素×Ｎ画素にて構成された１ブロッ
ク（ただし、ＭおよびＮは正の自然数であって、Ｍ＝Ｎ
−１でない）分のデータを格納できる容量を有するとと
もに、独立した書き込みポートおよび読み出しポートを
有する２ポートメモリであり、 前記符号化制御部は、前記メモリに対する書き込み制御
信号および読み出し制御信号により、前記メモリへの１
ブロック分のデータ書き込みを列方向順序にて行なうと
ともに、前記メモリからの１ブロック分のデータ読み出
しをジグザグスキャン順序またはオルタネートスキャン
順序にて行ない、且つ、前記メモリに書き込まれたデー
タを全て読み出すことが可能となるように、書き込み開
始時点から読み出し開始時点までの時間差を制御するこ
とを特徴とする画像処理装置。 - 【請求項２】 前記メモリにおける１ブロックの画素数
が、Ｍ＝Ｎ＝８である請求項１記載の画像圧縮処理装
置。 - 【請求項３】 前記量子化処理部による量子化処理結果
の生成開始時点から前記メモリへの書き込み開始時点ま
での遅れ時間をβサイクル、量子化処理結果の書き込み
開始時点から読み出し開始時点までの時間差をαサイク
ルとすると、このαサイクルは、書き込みサイクルと読
み出しサイクルが同じであって、読み出し順次がジグザ
グスキャン順序の場合に、読み出すアドレスを書き込む
アドレスが追い越すことのないように、２８＜α＜（３
６＋β）に設定されている請求項２記載の画像処理装
置。 - 【請求項４】 前記量子化処理部による量子化処理結果
の生成開始時点から前記メモリへの書き込み開始時点ま
での遅れ時間をβサイクル、量子化処理結果の書き込み
開始時点から読み出し開始時点までの時間差をαサイク
ルとすると、このαサイクルは、書き込みサイクルと読
み出しサイクルが同じであって、読み出し順序がオルタ
ネートスキャン順序の場合、読み出すアドレスを書き込
むアドレスが追い越すことのないように、１０＜α＜
（５８＋β）に設定されている請求項２記載の画像処理
装置。 - 【請求項５】 圧縮画像データに対してハフマン復号化
処理するハフマン復号化処理部と、 ハフマン復号化されたデータを格納するメモリと、 該メモリに格納されたハフマン復号化処理後のデータを
読み出して、逆量子化処理によってデータ変換を行なう
逆量子化処理部と、 該逆量子化処理部による逆量子化処理後のデータを２次
元の逆離散コサイン変換処理する逆ＤＣＴ処理部と、 該逆ＤＣＴ処理部の処理開始信号（ＩＤＣＴＳＴＡＲ
Ｔ）、前記逆量子化処理部の処理開始信号（ＩＱＳＴＡ
ＲＴ）、および前記ハフマン復号化処理部の処理開始信
号（ＩＨＵＦＦＳＴＡＲＴ）を出力するとともに、ハフ
マン復号化されたデータを次の逆量子化処理するため
に、前記メモリに対する書き込み制御信号および読み出
し制御信号を出力する復号化制御部とを具備し、 前記メモリは、Ｍ画素×Ｎ画素にて構成された１ブロッ
ク（ただし、ＭおよびＮは正の自然数であって、Ｍ＝Ｎ
−１でない）分のデータを格納できる容量を有するとと
もに、独立した書き込みポートおよび読み出しポートを
有する２ポートメモリであり、 前記復号化処理部は、前記メモリに対する書き込み制御
信号および読み出し制御信号により、前記メモリへの１
ブロック分のデータ書き込みをジグザグスキャン順序ま
たはオルタネートスキャン順序にて行なうとともに、前
記メモリからの１ブロック分のデータ読み出しを列方向
順序にて行ない、且つ、前記メモリに書き込まれたデー
タを全て読み出すことが可能となるように、書き込み開
始時点から読み出し開始時点までの時間差を制御するこ
とを特徴とする画像処理装置。 - 【請求項６】 前記メモリにおける１ブロックの画素数
が、Ｍ＝Ｎ＝８である請求項５記載の画像圧縮処理装
置。 - 【請求項７】 ハフマン復号化処理結果の生成開始時点
から前記メモリへの書き込み開始時点までの遅れ時間を
βサイクルとし、ハフマン復号化処理結果の書き込み開
始時点から読み出し開始時点までの間の時間差をαサイ
クルとすると、このαサイクルは、書き込みサイクルと
読み出しサイクルが同じであって、書き込み順序がジグ
ザグスキャン順序の場合、読み出すアドレスを書き込む
アドレスが追い越することのないように、２８＜α＜
（３６＋β）に設定されている請求項６記載の画像処理
装置。 - 【請求項８】 ハフマン復号化処理結果の生成開始時点
から前記メモリへの書き込み開始時点までの遅れ時間を
βサイクルとし、ハフマン復号化処理結果の書き込み開
始時点から読み出し開始時点までの間の時間差をαサイ
クルとすると、このαサイクルは、書き込みサイクルと
読み出しサイクルが同じであって、書き込み順序がオル
タネートスキャンの場合、読み出すアドレスを書き込む
アドレスが追い越することのないように、１０＜α＜
（５８＋β）に設定されている請求項６記載の画像処理
装置。 - 【請求項９】 デジタル画像データおよびその圧縮画像
データに対して、それぞれ、２次元の離散コサイン変換
処理および２次元の逆離散コサイン変換処理が可能であ
って、各処理に対して共通に使用される１組のＤＣＴ／
逆ＤＣＴ処理部と、 ＤＣＴ／逆ＤＣＴ処理部にて２次元の離散コサイン変換
処理および２次元の逆離散コサイン変換処理されたデー
タに対して、それぞれ、量子化処理および逆量子化処理
が可能であって、各処理に対して共通に使用される１組
の量子化／逆量子化処理部と、 該量子化／逆量子化処理部にて量子化処理および逆量子
化処理されたデータに対して、それぞれ、ハフマン符号
化処理およびハフマン復号化処理が可能であって、各処
理に対して共通に使用される１組のハフマン符号化／ハ
フマン復号化処理部と、 Ｍ画素×Ｎ画素にて構成された１ブロック（ただし、Ｍ
およびＮは正の自然数であって、Ｍ＝Ｎ−１でない）分
のデータを格納できる容量を有するとともに、独立した
書き込みポートおよび読み出しポートを有する２ポート
メモリと、 符号化処理および復号化処理をそれぞれ指示するセレク
ト信号に応じて、該２ポートメモリに書き込むデータを
選択するセレクタと、 前記セレクト信号に応じて、前記ＤＣＴ／逆ＤＣＴ処理
部の処理開始信号（ＤＣＴＳＴＡＲＴおよびＩＤＣＴＳ
ＴＡＲＴ）、前記量子化／逆量子化処理部の処理開始信
号（ＱＳＴＡＲＴおよびＩＱＳＴＡＲＴ）および前記ハ
フマン符号化／ハフマン復号化処理部の処理開始信号
（ＨＵＦＦＳＡＲＴおよびＩＨＵＦＦＳＴＡＲＴ）を出
力するとともに、前記２ポートメモリに対する書き込み
制御信号および読み出し制御信号を出力する符号化／復
号化制御部とを具備し、 該符号化／復号化制御部は、前記セレクト信号が符号化
処理を指示するときは、前記メモリに対する書き込み制
御信号および読み出し制御信号により、前記メモリへの
１ブロック分のデータ書き込みを列方向順序にて行なう
とともに、前記メモリからの１ブロック分のデータ読み
出しをジグザグスキャン順序またはオルタネートスキャ
ン順序にて行ない、前記符号化／復号化セレクト信号が
復号化処理を指示するときは、前記メモリに対する書き
込み制御信号および読み出し制御信号により、前記メモ
リへの１ブロック分のデータ書き込みをジグザグスキャ
ン順序またはオルタネートスキャン順序にて行なうとと
もに、前記メモリからの１ブロック分のデータ読み出し
を列方向順序にて行ない、且つ、いずれのときも、前記
メモリに書き込まれたデータを全て読み出すことが可能
となるように、書き込み開始時点から読み出し開始時点
までの時間差を制御することを特徴とする画像処理装
置。 - 【請求項１０】 前記メモリにおける１ブロックの画素
数が、Ｍ＝Ｎ＝８である請求項９記載の画像圧縮処理装
置。 - 【請求項１１】 前記メモリへ書き込まれるデータの生
成開始時点から書き込みを開始時点までの遅れ時間をβ
サイクルとし、書き込み開始時点から読み出し開始時点
までの間の時間差をαサイクルとすると、符号化でのα
サイクルは、書き込みサイクルと読み出しサイクルが同
じであって、読み出し順序がジグザグスキャン順序の場
合、読み出すアドレスを書き込むアドレスが追い越すこ
とのないように、２８＜α＜（３６＋β）に設定され、
書き込みサイクルと読み出しサイクルが同じであって、
読み出し順序がオルタネートスキャン順序の場合、読み
出すアドレスを書き込むアドレスが追い越すことのない
ように、１０＜α＜（５８＋β）に設定され、復号化で
のαサイクルは、書き込みサイクルと読み出しサイクル
が同じであって、書き込み順がジグザグスキャン順序の
場合、読み出すアドレスを書き込むアドレスが追い越す
ることのないように、２８＜α＜（３６＋β）に設定さ
れ、書き込みサイクルと読み出しサイクルが同じであっ
て、書き込み順がオルタネートスキャンの場合、読み出
すアドレスを書き込むアドレスが追い越することのない
ように、１０＜α＜（５８＋β）に設定されている請求
項１０記載の画像処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000085376A JP2001275116A (ja) | 2000-03-24 | 2000-03-24 | 画像処理装置 |
| US09/808,184 US6714686B2 (en) | 2000-03-24 | 2001-03-15 | Image processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000085376A JP2001275116A (ja) | 2000-03-24 | 2000-03-24 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001275116A true JP2001275116A (ja) | 2001-10-05 |
Family
ID=18601728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000085376A Pending JP2001275116A (ja) | 2000-03-24 | 2000-03-24 | 画像処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6714686B2 (ja) |
| JP (1) | JP2001275116A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007228530A (ja) * | 2006-02-27 | 2007-09-06 | Oki Electric Ind Co Ltd | 符号化装置 |
| JP2009302597A (ja) * | 2008-06-10 | 2009-12-24 | Fujitsu Ltd | 画像復号装置 |
| JP2011234131A (ja) * | 2010-04-27 | 2011-11-17 | Canon Inc | 画像符号化装置及びその制御方法、並びに、プログラム及び記憶媒体 |
| WO2011161949A1 (ja) * | 2010-06-23 | 2011-12-29 | パナソニック株式会社 | 画像復号装置、画像復号方法、集積回路およびプログラム |
| WO2013108330A1 (ja) * | 2012-01-18 | 2013-07-25 | パナソニック株式会社 | 画像復号装置、画像符号化装置、画像復号方法および画像符号化方法 |
| US8648934B2 (en) | 2010-08-30 | 2014-02-11 | Fujitsu Semiconductor Limited | Image processing apparatus, image processing method and scheduling apparatus |
| JPWO2012046435A1 (ja) * | 2010-10-04 | 2014-02-24 | パナソニック株式会社 | 画像処理装置、画像符号化方法および画像処理方法 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5013494B2 (ja) * | 2001-04-06 | 2012-08-29 | ルネサスエレクトロニクス株式会社 | 磁性メモリの製造方法 |
| US7463671B2 (en) * | 2002-02-19 | 2008-12-09 | Marvell World Trade Ltd. | Rake receiver interface |
| US9330060B1 (en) * | 2003-04-15 | 2016-05-03 | Nvidia Corporation | Method and device for encoding and decoding video image data |
| US8660182B2 (en) * | 2003-06-09 | 2014-02-25 | Nvidia Corporation | MPEG motion estimation based on dual start points |
| US20050036549A1 (en) * | 2003-08-12 | 2005-02-17 | Yong He | Method and apparatus for selection of scanning mode in dual pass encoding |
| US8423597B1 (en) | 2003-08-29 | 2013-04-16 | Nvidia Corporation | Method and system for adaptive matrix trimming in an inverse discrete cosine transform (IDCT) operation |
| EP1530373A2 (en) * | 2003-11-06 | 2005-05-11 | Matsushita Electric Industrial Co., Ltd. | Memory arrangement for a quick read access to image blocks according to a different scan order |
| US8731071B1 (en) | 2005-12-15 | 2014-05-20 | Nvidia Corporation | System for performing finite input response (FIR) filtering in motion estimation |
| US8724702B1 (en) | 2006-03-29 | 2014-05-13 | Nvidia Corporation | Methods and systems for motion estimation used in video coding |
| US8660380B2 (en) * | 2006-08-25 | 2014-02-25 | Nvidia Corporation | Method and system for performing two-dimensional transform on data value array with reduced power consumption |
| US20080291209A1 (en) * | 2007-05-25 | 2008-11-27 | Nvidia Corporation | Encoding Multi-media Signals |
| US8756482B2 (en) * | 2007-05-25 | 2014-06-17 | Nvidia Corporation | Efficient encoding/decoding of a sequence of data frames |
| US9118927B2 (en) * | 2007-06-13 | 2015-08-25 | Nvidia Corporation | Sub-pixel interpolation and its application in motion compensated encoding of a video signal |
| US8873625B2 (en) * | 2007-07-18 | 2014-10-28 | Nvidia Corporation | Enhanced compression in representing non-frame-edge blocks of image frames |
| JP4989378B2 (ja) * | 2007-09-03 | 2012-08-01 | キヤノン株式会社 | 画像処理方法及び記録装置 |
| US8666181B2 (en) * | 2008-12-10 | 2014-03-04 | Nvidia Corporation | Adaptive multiple engine image motion detection system and method |
| JP5875236B2 (ja) * | 2011-03-09 | 2016-03-02 | キヤノン株式会社 | 画像符号化装置、画像符号化方法及びプログラム、画像復号装置、画像復号方法及びプログラム |
| US9798698B2 (en) | 2012-08-13 | 2017-10-24 | Nvidia Corporation | System and method for multi-color dilu preconditioner |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5313299A (en) * | 1989-08-02 | 1994-05-17 | Fujitsu Limited | Scan converter control circuit having memories and address generator for generating zigzag address signal supplied to the memories |
| JP2827314B2 (ja) | 1989-08-17 | 1998-11-25 | 日本電気株式会社 | 画像圧縮回路 |
| US5598514A (en) * | 1993-08-09 | 1997-01-28 | C-Cube Microsystems | Structure and method for a multistandard video encoder/decoder |
| JP2682402B2 (ja) * | 1993-10-28 | 1997-11-26 | 日本電気株式会社 | データ処理装置 |
| US5623311A (en) * | 1994-10-28 | 1997-04-22 | Matsushita Electric Corporation Of America | MPEG video decoder having a high bandwidth memory |
| JP3732867B2 (ja) * | 1995-03-09 | 2006-01-11 | 株式会社ルネサステクノロジ | 画像伸張装置 |
| JPH10334225A (ja) | 1997-06-02 | 1998-12-18 | Fuji Xerox Co Ltd | 画像処理装置および画像処理方法 |
-
2000
- 2000-03-24 JP JP2000085376A patent/JP2001275116A/ja active Pending
-
2001
- 2001-03-15 US US09/808,184 patent/US6714686B2/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007228530A (ja) * | 2006-02-27 | 2007-09-06 | Oki Electric Ind Co Ltd | 符号化装置 |
| JP2009302597A (ja) * | 2008-06-10 | 2009-12-24 | Fujitsu Ltd | 画像復号装置 |
| JP2011234131A (ja) * | 2010-04-27 | 2011-11-17 | Canon Inc | 画像符号化装置及びその制御方法、並びに、プログラム及び記憶媒体 |
| WO2011161949A1 (ja) * | 2010-06-23 | 2011-12-29 | パナソニック株式会社 | 画像復号装置、画像復号方法、集積回路およびプログラム |
| US10033997B2 (en) | 2010-06-23 | 2018-07-24 | Panasonic Intellectual Property Management Co., Ltd. | Image decoding apparatus, image decoding method, integrated circuit, and program |
| US8648934B2 (en) | 2010-08-30 | 2014-02-11 | Fujitsu Semiconductor Limited | Image processing apparatus, image processing method and scheduling apparatus |
| JPWO2012046435A1 (ja) * | 2010-10-04 | 2014-02-24 | パナソニック株式会社 | 画像処理装置、画像符号化方法および画像処理方法 |
| US9414059B2 (en) | 2010-10-04 | 2016-08-09 | Panasonic Intellectual Property Management Co., Ltd. | Image processing device, image coding method, and image processing method |
| WO2013108330A1 (ja) * | 2012-01-18 | 2013-07-25 | パナソニック株式会社 | 画像復号装置、画像符号化装置、画像復号方法および画像符号化方法 |
| US9153037B2 (en) | 2012-01-18 | 2015-10-06 | Panasonic Intellectual Property Management Co., Ltd. | Image decoding device, image encoding device, image decoding method, and image encoding method |
Also Published As
| Publication number | Publication date |
|---|---|
| US6714686B2 (en) | 2004-03-30 |
| US20020015445A1 (en) | 2002-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001275116A (ja) | 画像処理装置 | |
| JP4138056B2 (ja) | マルチスタンダード脱圧縮及び／又は圧縮装置 | |
| KR100376607B1 (ko) | 통합 비디오 디코딩 시스템 및 그를 이용한 비디오 데이터의 인코딩 스트림 처리 방법과, 비디오 디코딩 시스템의 프레임 버퍼 할당 방법과, 기록 매체 | |
| US5986711A (en) | MPEG decoding with a reduced RAM requisite by ADPCM recompression before storing MPEG decompressed data, optionally after a subsampling algorithm | |
| JPH08289302A (ja) | 画像復号化装置 | |
| US7929777B2 (en) | Variable length decoding device, variable length decoding method and image capturing system | |
| US5343256A (en) | Image coding apparatus | |
| JP3871348B2 (ja) | 画像信号復号化装置及び画像信号復号化方法 | |
| US5903672A (en) | Method and apparatus for conversion of access of prediction macroblock data for motion picture | |
| JP2898413B2 (ja) | 所要メモリ容量の低減化を伴う圧縮ビデオデータ流の復号化及び符号化のための方法 | |
| US6097843A (en) | Compression encoding apparatus, encoding method, decoding apparatus, and decoding method | |
| US20020041630A1 (en) | Compression-encoded data decoding apparatus | |
| JP2001024919A (ja) | 画像処理装置、カメラ一体型画像記録再生装置、画像処理システム、画像処理方法、及び記憶媒体 | |
| JP2776284B2 (ja) | 画像符号化装置 | |
| JPH0730903A (ja) | 画像処理用メモリ集積回路 | |
| US6452968B2 (en) | Circuitry and apparatus for converting a decoded image with a macroblock/raster scan conversion capability | |
| JP4559785B2 (ja) | 信号処理方法および信号処理装置 | |
| JP2002112262A (ja) | 画像符号化装置 | |
| JP7451131B2 (ja) | 画像符号化装置、画像符号化方法、及びプログラム | |
| JP4312070B2 (ja) | デジタルカメラ | |
| JP2935240B2 (ja) | 可変長符号化方式及び可変長復号化方式 | |
| JPH11308620A (ja) | 画像復号装置 | |
| JPH0955946A (ja) | 動画像信号復号装置 | |
| JP4338727B2 (ja) | 画像処理装置 | |
| JP4338725B2 (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040816 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041013 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050518 |