JP2005159244A

JP2005159244A - 半導体装置

Info

Publication number: JP2005159244A
Application number: JP2003399325A
Authority: JP
Inventors: Yoshiaki Kato; 由明加藤
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-11-28
Filing date: 2003-11-28
Publication date: 2005-06-16

Abstract

【課題】酸化シリコンよりも比誘電率が低く、かつ過渡特性の良い絶縁膜を用いた積層層間絶縁膜を使用することによりゲート容量（寄生容量）が低く、高性能なＦＥＴを提供する。
【解決手段】ＧａＡｓエピタキシャル基板１０１を構成するオーミックコンタクト層ｎ−ＧａＡｓ１０６に、フォトレジストマスクを用いて蒸着・リフトオフ法によりＡｕＧｅ／Ｎｉ系からなるソース電極１０７およびドレイン電極１０８を形成し、次に、フォトレジストマスクを用いて所定領域のｎ−ＧａＡｓ１０６を燐酸およびクエン酸によりエッチングして、同個所に蒸着リフトオフ法によりＴｉ／Ａｌ系からなるゲート電極１０９を形成する。次に、基板の前面にスパッタ法を用いて窒化炭素１１０を形成し、窒化炭素１１０上にスピンコートによりベンゾシクロブテンを形成した後、熱処理により平坦化された層間絶縁膜１１１を形成する。
【選択図】図１

Description

本発明は、半導体装置に係り、特に層間絶縁膜層に低誘電率膜を用いた電界効果型トランジスタ（以下、ＦＥＴと呼ぶ）に関するものである。

化合物半導体上に形成されるＦＥＴの層間絶縁膜として、主として酸化シリコン（ＳｉＯ_２）と窒化シリコン（ＳｉＮｘ）が用いられることが多い（例えば特許文献１参照）。比誘電率が約７〜８である窒化シリコンより誘電率が低い酸化シリコン（比誘電率は約４）、あるいはベンゾシクロブテン（ＢＣＢ，比誘電率は２.７）を層間絶縁膜として使用することは、ゲート容量（寄生容量）を低減することができ、高性能なＦＥＴを実現できるものとして期待されている（例えば非特許文献１参照）。
特開平７−１９３０８９号公報 Hsien-chin chiu et.al.,IEEE ELECTRON DEVICE LETTERS , Vol.23, p.243, 2002.

しかし、酸化シリコンおよびベンゾシクロブテンを単層でＦＥＴの層間絶縁膜として用いた場合には界面準位が増加し、ＦＥＴの過渡特性が悪くなるという課題がある。

本発明は、前記の課題を解決するためになされたものであり、酸化シリコンよりも比誘電率が低く、かつ過渡特性の良い絶縁膜を用いた積層層間絶縁膜を使用することによりゲート容量（寄生容量）が低く、高性能な半導体装置を提供することを目的とする。

前記目的を達成するため、本発明の半導体装置は、半導体基板の一主面上に形成されたゲート電極とソース電極及びドレイン電極間の半導体表面に、構成元素として酸素を含まない低誘電率膜からなる層間絶縁膜を設けたことを特徴とし、例えば層間絶縁膜として比誘電率が酸化シリコンよりも低く、かつ過渡特性が良い窒化炭素（比誘電率約２.７）を形成するものである。

さらに、前記窒化炭素上に酸化シリコンよりも比誘電率が低く、かつ平坦化が可能な比誘電率２.７のベンゾシクロブテンを形成することを特徴とするものである。

本発明によれば、低誘電率で酸素原子を含有しない窒化炭素を層間絶縁膜に用いることにより、ゲート容量を低減し、かつ過渡特性の優れた高性能ＦＥＴを実現することができる。さらに、ベンゾシクロブテンとの併用により、その効果を高めることができる。

前述したように従来、ＦＥＴでは、層間絶縁膜に酸化シリコンと窒化シリコンが用いられてきた。酸化シリコンは窒化シリコンよりも比誘電率が低い。窒化シリコンは酸化シリコンと比べＦＥＴの過渡特性が良く、かつ耐湿性も良い。このため酸化シリコンと窒化シリコンを併用して層間絶縁膜として用いられる場合が多い。

しかし、発明者らは、過渡特性が良く、かつ低誘電率な窒化炭素膜を層間膜として用い、さらにベンゾシクロブテンと併用する積層層間絶縁膜を用いることにより、ＦＥＴの寄生容量が低減され、平坦化された高性能なＦＥＴの作成が実現することを見出したのである。

以下、図面を参照しながら、本発明の実施形態について詳細に説明する。

図１（ａ）〜（ｇ）は本発明の実施形態の半導体装置の構成およびその製造方法の説明図である。

図１（ａ）に示すように、ＧａＡｓエピタキシャル基板１０１は、半絶縁性のＧａＡｓ基板１０２、チャネル層のｉ−ＩｎＧａＡｓ１０３、電子供給層のｎ−ＡｌＧａＡｓ１０４、ショットキー層のｉ−ＡｌＧａＡｓ層１０５、オーミックコンタクト層ｎ−ＧａＡｓ１０６から形成される。

次に、図１（ｂ）に示すように、フォトレジストマスクを用いて蒸着・リフトオフ法によりＡｕＧｅ／Ｎｉ系からなるソース電極１０７およびドレイン電極１０８を形成する。

次に、図１（ｃ）に示すように、フォトレジストマスクを用いて所定領域のｎ−ＧａＡｓ１０６を燐酸およびクエン酸によりエッチングし、同個所に蒸着リフトオフ法によりＴｉ／Ａｌ系からなるゲート電極１０９を形成する。

次に、図１（ｄ）に示すように、基板の前面にスパッタ法を用いて窒化炭素（厚さ１００ｎｍ）１１０を形成する。

次に、図１（ｅ）に示すように、窒化炭素１１０上にスピンコートによりベンゾシクロブテン（厚さ３００ｎｍ）を形成した後、熱処理により平坦化された層間絶縁膜１１１を形成する。

次に、図１（ｆ）に示すように、フォトレジストマスクを用いてＣＦ_４／Ｏ_２混合ガスを用いて、所定領域（ソース電極上（イ），ドレイン電極上（ロ），ゲート電極上（ハ））のドライエッチングを行う。

次に、図１（ｇ）に示すように、Ａｕメッキ法を用いてソース電極、ドレイン電極、ゲート電極からの配線１１２，１１３，１１４を形成し、ＦＥＴを形成する。

図２は図１で示した本実施形態のＣＮｘとＢＣＢを併用した積層層間絶縁膜を用いた場合のＦＥＴの過渡特性（ａ）と、ＢＣＢを単層で層間絶縁膜として用いた場合のＦＥＴの過渡特性（ｂ）とを比較したものである。

図２（ａ），（ｂ）により、本実施形態の層間絶縁膜を用いた方が良好な過渡特性を実現できていることがわかる。これは本実施形態において用いた窒化炭素には酸素原子が無いため、酸化の影響が無く良好な界面特性が得られるからである。

（表１）は、ゲート長（Ｌｇ）が０．５μｍ、ゲート幅（Ｗｇ）が３００μｍのサイズを持つＦＥＴにおいて、従来の窒化シリコンを層間絶縁膜として用いた場合と、窒化炭素と酸化シリコンを併用した積層層間絶縁膜を用いた場合と、図１で示す本実施形態の窒化炭素とベンゾシクロブテンを併用した積層層間絶縁膜を用いた場合の最高発信周波数（ｆｍａｘ）を比較したものである。（表１）より、本実施形態の層間絶縁膜を用いた方が良好な特性を実現できることがわかる。

本発明は、ゲート容量を低減し、かつ良好な過渡特性が要求される半導体装置に適用され、特に層間絶縁膜層に低誘電率膜を用いるＦＥＴに実施して有効である。

（ａ）〜（ｇ）は本発明の実施形態の半導体装置の構成およびその製造方法の説明図（ａ），（ｂ）は本実施形態の低誘電率膜を層間絶縁膜として用いたＦＥＴと、従来の層間絶縁膜を用いたＦＥＴとの過渡特性を比較するための図

符号の説明

１０１ＧａＡｓエピタキシャル基板
１０２半絶縁性ＧａＡｓ基板
１０３チャネル層ｉ−ＩｎＧａＡｓ
１０４電子供給層ｎ−ＡｌＧａＡｓ
１０５ショットキー層ｉ−ＡｌＧａＡｓ
１０６オーミックコンタクト層ｎ−ＧａＡｓ
１０７ソース電極
１０８ドレイン電極
１０９ゲート電極
１１０窒化炭素
１１１ベンゾシクロブテン
１１２ソース電極配線
１１３ドレイン電極配線
１１４ゲート電極配線

Claims

半導体基板の１主面上に形成されたゲート電極とソース電極およびドレイン電極間の半導体表面に、構成元素として酸素を含まない低誘電率膜からなる層間絶縁膜を設けたことを特徴とする半導体装置。
前記層間絶縁膜が、主として窒化炭素（ＣＮｘ）で構成されていることを特徴とする請求項１記載の半導体装置。
前記半導体基板がＧａＡｓもしくはＩｎＰの化合物半導体であることを特徴とする請求項１記載の半導体装置。
前記層間絶縁膜上に、酸化シリコン（ＳｉＯ_２）よりも比誘電率が低い有機低誘電率膜からなる第２の層間絶縁膜を設けたことを特徴とする請求項１記載の半導体装置。
前記第２の層間絶縁膜が、主としてベンゾシクロブテン（ＢＣＢ）で構成されていることを特徴とする請求項４記載の半導体装置。