JP2005150317A - プラズマcvd装置および光電変換装置の製造方法 - Google Patents

プラズマcvd装置および光電変換装置の製造方法 Download PDF

Info

Publication number
JP2005150317A
JP2005150317A JP2003384524A JP2003384524A JP2005150317A JP 2005150317 A JP2005150317 A JP 2005150317A JP 2003384524 A JP2003384524 A JP 2003384524A JP 2003384524 A JP2003384524 A JP 2003384524A JP 2005150317 A JP2005150317 A JP 2005150317A
Authority
JP
Japan
Prior art keywords
electrode
grooves
substrate
plasma cvd
cvd apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003384524A
Other languages
English (en)
Other versions
JP4119820B2 (ja
Inventor
Kengo Yamaguchi
賢剛 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Priority to JP2003384524A priority Critical patent/JP4119820B2/ja
Publication of JP2005150317A publication Critical patent/JP2005150317A/ja
Application granted granted Critical
Publication of JP4119820B2 publication Critical patent/JP4119820B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Photovoltaic Devices (AREA)

Abstract

【課題】大面積の基板に高品質な膜を均一に、また高速に生成することができるプラズマCVD装置、および光電変換装置の製造方法を提供すること。
【解決手段】本発明によるプラズマCVD装置1は、高周波電源7と接続される第一電極20と、第一電極20に対向するように配置された第二電極4とを具備する。第一電極20は複数の溝21を備える。被処理体である基板5は第一電極20に対向するように第二電極4により保持される。複数の溝21の各々の幅は、基板5と第一電極20の間の距離以下である。
【選択図】図3A

Description

本発明は、プラズマCVD(Chemical Vapour Deposition)装置と、それを用いた微結晶シリコン、及びアモルファスシリコンの高速・高品質製膜方法に関する。
太陽電池などの光電交換装置の製造において、半導体層の製膜は重要な技術課題の一つである。例えば、タンデム太陽電池の製造工程においては、アモルファスシリコン層と微結晶シリコン層の製膜工程が含まれる。太陽電池パネルの面積の増大に伴う製膜の高速化・低コスト化、および、特に微結晶シリコン層の製膜工程における生成膜の高品質化は重要な技術課題である。アモルファスシリコンや微結晶シリコンなどの半導体の製膜に用いられる装置として、プラズマCVD装置が知られている。プラズマCVD装置内の放電電極として、例えばラダー電極が知られている。ラダー電極は、高周波電圧の制御、また電界分布の均一化において優れた特性を有している。
図1Aは、ラダー電極を備える従来のプラズマCVD装置の一例を示す概略図である。プラズマCVD装置1は、反応容器2と、高周波電源7と、反応容器2に収容され高周波電源7と接続されたラダー電極(放電電極)3を有する。ラダー電極3に対向するように接地電極4が配置されており、半導体膜が蒸着される被処理体としての基板5は、その接地電極4上に保持される。接地電極4は、基板5を加熱するためのヒータ6を内蔵している。ガス供給管8およびガス排気管9は、反応容器2の所定の場所に設置されている。反応ガス10は、ガス供給源(図示されていない)からガス供給管8を通して反応容器2に導入される。反応ガス10としては、シラン(SiH4)ガスが例示される。図示されていない真空ポンプは、ガス排気管9を通してガスを排気し、反応容器2内の圧力を調整する。
図1Bは、図1A中のAから見たラダー電極3の構造を示す概略図である。複数の縦方向電極棒12と一対の横方向電極棒13とが梯子状に組み立てられ、ラダー電極3が構成されている。図1Aに示すように、縦方向電極棒12の断面は円形であり、その直径として6mmが例示される。隣接する縦方向電極棒12間の距離pとして7mmが例示される。隣接する縦方向電極棒12の中心間の距離q(ピッチ)として13mmが例示される。
図1Aにおいて、ラダー電極3と基板5の間の距離dは、例えば13mmと設定される。ガス供給管8からシランガスが反応ガス10として反応容器2に導入される。高周波電源7を用いラダー電極3に高周波電圧を印加することによって、ラダー電極3と基板5の間の領域にプラズマ11が生成される。このように、気相の反応ガス10が活性化されることにより、基板5表面に所望の半導体膜、例えばアモルファスシリコン膜が生成される。このようなラダー電極型プラズマCVD装置は特許文献1に記載されている。
また、特許文献2において、薄膜を高速に均一に製膜することを目的としたプラズマCVD装置が開示されている。そのプラズマCVD装置は、ホロカソードタイプの放電電極を備えている。その放電電極は複数のガス吹き出し穴を備えており、その穴を通して非処理体である基板表面に向けてガスが供給される。
大面積の基板に高速に膜を生成する手段として、入力電力を大きくすることが考えられる。この場合、過剰なエネルギーをもったイオンによる生成膜へのイオンダメージ、基板温度の上昇、電極の熱変形などの原因により、均一で高品質な膜を生成することが困難である。イオンダメージなどによる影響をなくし、均一で高速な膜を生成する技術が望まれる。
大面積の基板に高速に膜(アモルファスシリコンや微結晶シリコン)を生成する他の手段として、放電電極と被処理体である基板との間の距離(以下、ギャップと参照される)を小さくすることが考えられる。特に、微結晶シリコンの製膜の場合、反応ガスの結晶化率はギャップに依存する。ギャップが大きいほど反応ガスからの原子状水素到達量の低下により結晶化率は下がり、アモルファス化する割合が増加する。製膜時のギャップとして、5〜10mmが例示される。
図2は、図1AにおけるプラズマCVD装置において、ラダー電極3と基板5のギャップdを例えば5mmに設定した場合の、プラズマ11の発生の様子を表す概念図である。この場合、プラズマ11は、ラダー電極3と基板5との間に均一に分布せずに、ラダー電極3の電極棒に対応した領域に偏って生成される。つまり、電極棒間の領域におけるプラズマは相対的に希薄になる。これは、ギャップdが小さくなるにつれて、ラダー電極3のサイズが無視できなくなり、場所によって結晶化率が異なってくることに起因する。この結果、製膜工程が終了した基盤5の表面には、ラダー電極3のピッチ(図2中の距離q)に対応したムラが生じる。このムラが、製造されたモジュールの特性低下の原因となる。
大面積太陽電池の製造工程において、均一で高品質な微結晶シリコン膜やアモルファスシリコン膜を高速に生成することが求められている。
特許2989279号公報 特開2001−155997号公報
本発明の課題は、大面積の基板に高品質な膜を均一に生成することができるプラズマCVD装置、および光電変換装置の製造方法を提供することにある。
本発明の他の課題は、大面積の基板に高品質な膜を高速に生成することができるプラズマCVD装置、および光電変換装置の製造方法を提供することにある。
本発明の更に他の課題は、大面積の基板に膜を低パワーで生成し、生成膜へのイオンダメージを低減することができるプラズマCVD装置、および光電変換装置の製造方法を提供することにある。
以下に、発明を実施するための最良の形態で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、特許請求の範囲の記載と発明を実施するための最良の形態との対応関係を明らかにするために括弧付きで付加されたものである。これらの番号・符号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明によるプラズマCVD装置(1)は、高周波電源(7)と接続される第一電極(20)と、第一電極(20)に対向するように配置された第二電極(4)とを具備する。第一電極(20)は複数の溝(21、23)を備える。被処理体である基板(5)は第一電極(20)に対向するように第二電極(4)により保持される。複数の溝(21、23)の各々の幅は、基板(5)と第一電極(20)の間の距離以下である。
本発明によるプラズマCVD装置(1)において、複数の溝は、第一電極(20)を貫通する複数の貫通溝(21)を含んでもよい。
本発明によるプラズマCVD装置(1)において、複数の溝は、第一電極(22)を貫通しない複数の非貫通溝(23)を含んでもよい。複数の非貫通溝(23)は、基板(5)に対向するように形成される。この時、通気孔(24)が第一電極(22)を貫通するように第一電極(22)に形成されてもよい。
本発明によるプラズマCVD装置(1)において、複数の溝は、第一電極(25)を貫通する複数の貫通溝(21)と、第一電極(25)を貫通しない複数の非貫通溝(23)を含んでもよい。複数の非貫通溝(23)は、基板(5)に対向するように形成される。第一電極(26)は、ガス(10)を非貫通溝(23)に供給するガス供給機構(27)を具備してもよい。また、複数の貫通溝(21)と複数の非貫通溝(23)は、交互に配置されてもよい。
本発明のプラズマCVD装置(1)において、複数の溝(21、23)の各々の幅は、第一電極(20、22、25、26)近傍に形成されるプラズマシースの厚みの2倍以上である。複数の溝(21、23)の幅は、略等しくてもよい。複数の溝(21、23)は、それぞれ略平行に形成されてもよい。
本発明による光電変換装置の製造方法によれば、プラズマCVD装置(1)は、反応容器(2)と、反応容器(2)に反応ガス(10)を供給するガス供給機構(8)とを備える。反応容器(2)は、第一電極(20)と、第一電極(20)に対向するように配置された第二電極(4)とを備える。第一電極(20)は複数の溝(21、23)を備える。
本発明による光電変換装置の製造方法は、(a)第一電極(20)と第二電極(4)の間に、第一電極(20)への距離が複数の溝(21、23)の各々の幅以上になるように、基板(5)を配置するステップと、(b)ガス供給機構(8)を用い反応ガス(10)を反応容器(2)に供給するステップと、(c)反応ガスを用い第一電極(20)と基板(5)の間の領域にプラズマ(11)を発生させるステップと、(d)プラズマ(11)を用い基板(5)に膜を生成するステップを具備する。
本発明による光電変換装置の製造方法において、プラズマCVD装置(1)中の複数の溝は、第一電極(20)を貫通する複数の貫通溝(21)を含んでもよい。
本発明による光電変換装置の製造方法において、プラズマCVD装置(1)中の複数の溝は、第一電極(22)を貫通しない複数の非貫通溝(23)を含んでもよい。複数の非貫通溝(23)は基板(5)に対向している。
本発明による光電変換装置の製造方法の上記(c)発生させるステップにおいて、複数の溝(21、23)の各々の幅が、第一電極(20、22、25、26)近傍に形成されるプラズマシースの厚さの2倍以上になるように、プラズマ(11)が制御されてもよい。
本発明による光電変換装置の製造方法によれば、プラズマCVD装置(1)において、ガス供給機構(27)は第一電極(26)に設けられてもよい。この時、上記(b)供給するステップにおいて、反応ガス(10)は、ガス供給機構(27)により複数の非貫通溝(23)の内部に供給されてもよい。また、複数の貫通溝(21)と複数の非貫通溝(23)は交互に配置されてもよい。この時、本発明による光電変換装置の製造方法は、(e)ガスを複数の貫通溝(21)を通して排気するステップを更に具備してもよい。
本発明のプラズマCVD装置、および光電変換装置の製造方法によれば、大面積の基板に高品質な膜を均一に生成することができる。
本発明のプラズマCVD装置、および光電変換装置の製造方法によれば、大面積の基板に高品質な膜を高速に生成することができる。
本発明のプラズマCVD装置、および光電変換装置の製造方法によれば、大面積の基板に膜を低パワーで生成し、生成膜へのイオンダメージを低減することができる。
添付図面を参照して、本発明によるプラズマCVD装置について説明する。
(第一の実施の形態)
図3Aは、本発明の第一の実施の形態に係るプラズマCVD装置を表す概略図である。尚、図3Aにおいて、図1A中の構成と同様の構成には同じ符号が付されている。
プラズマCVD装置1は、反応容器2と、高周波電源7と、反応容器2に収容され高周波電源7と接続された放電電極20を有する。放電電極20に対向するように接地電極4が配置されており、半導体膜が蒸着される被処理体としての基板5は、その接地電極4上に保持される。接地電極4は接地されている。また、接地電極4は、基板5を加熱するためのヒータ6を内蔵している。ガス供給管8およびガス排気管9は、反応容器2の所定の場所に設置されている。反応ガス10は、ガス供給源(図示されていない)からガス供給管8を通して反応容器2に導入される。図示されていない真空ポンプはガス排気管9を通してガスを排気し、反応容器2内の圧力を調整する。
図3Bは、図3A中のAから見た放電電極20の構造を示す概略図である。本発明の第一の実施の形態において、放電電極20には複数の溝部が設けられている。この場合、図3Aに示すように、その複数の溝部は、放電電極20を貫通する複数の貫通溝21を含む構成となっている。複数の貫通溝21の幅は全て等しくてもよい。その複数の貫通溝21の幅をpとする。複数の貫通溝21は、互いに略平行であり、ほぼ等間隔をおいて放電電極20に形成されてもよい。放電電極20は、高周波電源7に接続されている。ここで、高周波電源7から放電電極20への給電部は一箇所とは限らない。
図4は、図3A中の破線円30で指示された領域の拡大図である。放電電極20のピッチqとしては、従来例と同じく13mmが例示される。高品質な膜を高速製膜するために、放電電極20と基板5との間の距離d(ギャップ)は小さく設定され、そのギャップdとして5mmが例示される。この時、本発明の特徴として、貫通溝21の幅pは、ギャップd以下に設定されている。貫通溝21の幅pとして4mmが例示される。このような貫通溝21は、例えば、平らな電極板の所定の場所を打ち抜く、または削ることによって形成される。
プラズマ中の導体にポテンシャルが与えられた時、導体周辺にシースが形成される。図4において、そのシースの厚みをsとする。貫通溝21の幅pがシースの厚みsの2倍以上であれば、図4に示すように、貫通溝21に対応する領域に高密度のプラズマが発生する(ホロープラズマ)。貫通溝21の幅pが大きすぎるとプラズマの閉じ込めができなくなるので、幅pはシースの厚みsの2倍程度でよい。ガス圧や高周波電圧周波数などの条件によって異なるが、シースの厚みsとして1mmが例示される。この場合、貫通溝21の幅pは2mm以上に設定される。
このような構成のプラズマCVD装置1を用いて、基板5にシリコン膜を生成する方法について説明する。まず、基板5と放電電極20のギャップdが、貫通溝21の幅p以上になるように、放電電極20と接地電極4の間に基板5を配置する。基板5は、接地電極4の上に置かれてもよいし、接地電極4により保持されてもよい。次に、反応ガス10がガス供給管8から反応容器2に導入される。反応ガス10として、シラン(SiH4)ガスと水素(H2)ガスの混合ガスが例示される。SiH4ガスとH2ガスの割合は、1:15から1:50程度である。また、反応容器2内の圧力として、133Paから800Paの範囲が例示される。反応容器2に導入された反応ガス10は、貫通溝21を通り放電電極20と基板5の間の領域に流入する。
高周波電源7を用い、放電電極20に高周波電圧を印可することによって、放電電極20と基板5との間にプラズマ11が発生する。ここで、貫通溝21の幅pが、放電電極20近傍に形成されるシースの厚さsの2倍以上になるように、プラズマ11が制御されてもよい。高周波電力として、0.1W/cmから2.0W/cmが例示される。反応ガス10が活性化されることにより、基板5表面に所望の半導体膜、例えば微結晶シリコン膜が生成される。例えば、0.3W/cmの高周波電力を用いた場合、3.0nm/sの微結晶シリコンの製膜速度が得られる。その後、ガス類は横方向に流れ、ガス排気管9を通り、外部へ排気される。
本発明の第一の実施の形態によれば、貫通溝21の幅pは、放電電極20と基板5とのギャップd以下になるように形成されている。従って、プラズマ分布の局所的な不均一が緩和される。つまり、高結晶化率や高速製膜を達成するためにギャップを小さくした場合でも、プラズマが偏って発生することはなく均一に分布するという効果が得られる。言いかえれば、本実施の形態により、高品質で均一な膜を基板上に高速に生成することができる。
また、貫通溝21の角部には強い電界が生じ、貫通溝21直上には高密度のプラズマが形成される。更に、貫通溝21の幅pがシースの厚みsの2倍以上であれば、図4に示すように、貫通溝21に対応する領域に高密度のプラズマが発生する。これら副次的な効果も、放電電極20の貫通溝21に対応した領域での結晶化率の低下を抑え、均一な膜を基板5上に高速に生成することに寄与する。
これらのことにより、従来のプラズマCVD装置に対するパワーと同じパワーの入力にて、ガス分解効率および製膜速度が20〜30%向上する。低パワーにて高速で製膜できることから、過剰なエネルギーをもったイオンによる生成膜へのイオンダメージ、基板温度の上昇、電極の熱変形などの原因による膜質の劣化を防ぐことができる。
さらに、図1Bに示したような複数の縦方向電極棒12と一対の横方向電極棒13を組合せて構成された従来のラダー電極3の場合、縦方向電極棒12の間隔(図2中の距離p)が例えば5mm以下になるようにラダー電極3を形成するのは非常に困難である。しかしながら、本発明の第一の実施の形態によれば、例えば平らな電極板の所定の場所を打ち抜くなどの方法によって、狭い幅の貫通溝21を放電電極20に容易に形成することが可能である。また、図3A及び3Bに示したように、複数の貫通溝21は、略平行にほぼ同じ間隔(ピッチq)をおいて放電電極20に形成されており、それゆえ放電電極20はスリット状の構造をしている。従って、図1Bに示したような従来のラダー電極の持つ特徴、すなわち高周波電圧制御性および電界分布均一性が失われることはない。
なお、図3A及び図4に示した例によれば、放電電極20の断面は、長方形が間隔pをおいて一列に配置された外見をしている。しかしながら、放電電極20の断面はこれに限られるものではない。本発明の第一の実施の形態に係る変形例を図5A及び図5Bに示す。図5A及び図5Bは、図4に対応しており、図3Aにおける破線円30で指示された領域の拡大図である。図5Aに示すように、放電電極20の断面は、円形が間隔pをおいて一列に配置された外見をしていてもよい。また、図5Bに示すように、放電電極20の断面は、角が丸くなった長方形が間隔pをおいて一列に配置された外見をしていてもよい。これらの場合においても、貫通溝21の幅pはギャップd以下となるように形成される。
(第二の実施の形態)
図6Aは、本発明の第ニの実施の形態に係るプラズマCVD装置を表す概略図である。尚、図6Aにおいて、図3A中の構成と同様の構成には同じ符号が付されている。第ニの実施の形態に係るプラズマCVD装置は、放電電極の構造において第一の実施の形態のものと異なる。第一の実施の形態におけるプラズマCVD装置と同一の構成についての説明はここでは省かれる。
第二の実施の形態において、放電電極22には複数の溝部が設けられている。この場合、図6Aに示すように、その複数の溝部は、放電電極22を貫通しない複数の非貫通溝23を含む構成となっている。図6Bは、図6A中のAから見た放電電極22の構造を示す概略図である。複数の非貫通溝23の幅は全て等しくてもよい。複数の非貫通溝23は、互いに略平行であり、ほぼ等間隔をおいて放電電極22に形成されてもよい。このような非貫通溝23は、例えば、平らな電極板の所定の場所を打ち抜く、または削ることによって形成される。また、放電電極22は、複数の通気孔24を備えていてもよい。この複数の通気孔24は、放電電極22を貫通している(図6A中の点線参照)。放電電極22は、高周波電源7に接続されている。ここで、高周波電源7から放電電極22への給電部は一箇所とは限らない。
図7は、図6A中の破線円31で指示された領域の拡大図である。非貫通溝23の幅および深さを、それぞれwおよびhとする。第一の実施の形態の場合と同じく、プラズマ中の導体にポテンシャルが与えられた時、導体周辺にシースが形成される。図7において、そのシースの厚みをsとする。非貫通溝23の幅wがシースの厚みsの2倍以上であれば、図7に示すように、非貫通溝23に対応した領域に高密度のプラズマが発生する(ホロープラズマ)。非貫通溝23の幅wが大きすぎるとプラズマの閉じ込めができなくなるので、幅wはシースの厚みsの2倍程度でもよい。
ガス圧や高周波電源周波数などの条件によって異なるが、シースの厚みsとして1mmが例示される。この時、非貫通溝23の幅は2mm以上が例示される。この時、非貫通溝23の深さhが、非貫通溝23の幅wの2倍程度以上であれば、第一の実施の形態における効果と同様な効果が十分得られる。非貫通溝23の深さhとして4mmが例示される。
このような構成のプラズマCVD装置1を用いて、基板5にシリコン膜を生成する方法は、第一の実施の形態における方法と同様である。ガス供給管8から反応容器2に導入された反応ガス10は、通気孔24を通り、放電電極22と被処理体である基板5の間の領域に流入する。放電電極22に、高周波電源7によって高周波電圧が印加されると、プラズマ11が放電電極22と基板5の間に発生する。その後、ガス類は横方向に流れ、ガス排気管9を通り、外部に排気される。
本発明の第ニの実施の形態によれば、放電電極22と基板5のギャップdに依存するプラズマ不均一が解消される。すなわち、本実施の形態において、放電電極22が備える溝が非貫通溝23であっても、高品質で均一な膜を基板5上に高速に生成することができる。また、第一の実施の形態の場合と同じく、低パワーにて高速で製膜できることから、過剰なエネルギーをもったイオンによる生成膜へのイオンダメージ、基板温度の上昇、電極の熱変形などの原因による膜質の劣化を防ぐことができる。
(第三の実施の形態)
図8Aは、本発明の第三の実施の形態に係るプラズマCVD装置を表す概略図である。尚、図8Aにおいて、図3Aおよび図6A中の構成と同様の構成には同じ符号が付されている。第三の実施の形態に係るプラズマCVD装置において、放電電極の構造は、第一の実施の形態のものと第二の実施の形態のものとを組合せた構造となっている。その他の同一の構成についての説明はここでは省かれる。
第三の実施の形態において、放電電極25には複数の溝部が設けられている。この場合、図8Aに示すように、その複数の溝部は、放電電極25を貫通する複数の貫通溝21と、放電電極25を貫通しない複数の非貫通溝23を含む構成となっている。図8Bは、図8A中のAから見た放電電極25の構造を示す概略図である。複数の貫通溝21と複数の非貫通溝23の幅は全て等しくてもよい。複数の貫通溝21と複数の非貫通溝23は互いに略平行であり、ほぼ等間隔をおいて放電電極25に形成されてもよい。図8Bに示すように、複数の貫通溝21と複数の非貫通溝23は交互に形成されてもよい。このような貫通溝21および非貫通溝23は、例えば、平らな電極板の所定の場所を打ち抜く、または削ることによって形成される。放電電極25は高周波電源7に接続されている。ここで、高周波電源7から放電電極25への給電部は一箇所とは限らない。
第一の実施の形態における場合と同じく、貫通溝21の幅pは、放電電極25と基板5との間のギャップd以下に設定されている。高速製膜や高品質製膜の目的のために、ギャップdは例えば5mmに設定される。この時、貫通溝21の幅pは5mm以下に設定される。また、第二の実施の形態における場合と同じく、非貫通溝23の幅wは、放電電極25近傍に発生するシース(図示せず)の厚みsの2倍以上である必要がある。非貫通溝23の幅wとして、2mm程度が例示される。よって、貫通溝21の幅pおよび非貫通溝23の幅wの範囲として、2mm以上5mm以下程度が例示される。貫通溝21の幅pと非貫通溝23の幅wは、同じであってもよいし異なっていてもよい。非貫通溝23の深さhは、非貫通溝23の幅wの2倍程度以上であればよい。
このような構成のプラズマCVD装置1を用いて、基板5にシリコン膜を生成する方法は、第一の実施の形態における方法と同様である。ガス供給管8から反応容器2に導入された反応ガス10は、貫通溝21を通り、放電電極25と被処理体である基板5の間の領域に流入する。放電電極25に、高周波電源7によって高周波電圧が印加されると、プラズマ11が放電電極25と基板5の間に発生する。その後、ガス類は横方向に流れ、ガス排気管9を通り、外部に排気される。
本発明の第三の実施の形態によれば、第一及び第二の実施の形態における効果の両方が得られる。すなわち、貫通溝21の幅pがギャップd以下になるように形成されていることにより、プラズマ分布の局所的な不均一が緩和される。また、複数の貫通溝21および複数の非貫通溝23に対応する領域で高密度のプラズマが発生することでも、プラズマ分布の局所的な不均一が緩和される。よって、本実施の形態に係るプラズマCVD装置によって、高品質で均一な膜を基板上に高速に生成することができる。
また、第一の実施の形態の場合と同じく、低パワーにて高速で製膜できることから、過剰なエネルギーをもったイオンによる生成膜へのイオンダメージ、基板温度の上昇、電極の熱変形などの原因による膜質の劣化を防ぐことができる。更に、図8A及び8Bに示したように、複数の貫通溝21が、略平行にほぼ同じ間隔をおいて放電電極25に形成されている場合、図1Bに示したような従来のラダー電極の持つ高周波電圧に対する特性が保持される。
(第四の実施の形態)
図9Aは、本発明の第四の実施の形態に係るプラズマCVD装置を表す概略図である。尚、図9Aにおいて、図8A中の構成と同様の構成には同じ符号が付されている。第四の実施の形態に係るプラズマCVD装置は、反応ガス供給部の構造において第三の実施の形態のものと異なる。同一の構成についての説明はここでは省かれる。
第四の実施の形態において、放電電極26は、第三の実施の形態における放電電極25と類似した構造をしている。すなわち、放電電極26は、放電電極26を貫通する複数の貫通溝21と、放電電極26を貫通しない複数の非貫通溝23を含む構成となっている。図9Bは、図9A中のAから見た放電電極26の構造を示す概略図である。複数の貫通溝21と複数の非貫通溝23の幅は全て等しくてもよい。複数の貫通溝21と複数の非貫通溝23は互いに略平行であり、ほぼ等間隔をおいて放電電極26に形成されてもよい。図9bに示すように、複数の貫通溝21と複数の非貫通溝23は交互に形成されてもよい。放電電極26は高周波電源7に接続されている。ここで、高周波電源7から放電電極26への給電部は一箇所とは限らない。
上記の構造に加え、第四の実施の形態において、放電電極26は、ガス供給孔27を更に備える。そのガス供給孔27は、反応ガス10を非貫通溝23の領域に供給できるように設けられている。図9Aおよび図9Bにおいては、非貫通溝23の底部に複数のガス供給孔27が所定の間隔を隔てて設けられている。前述の第一から第三の実施の形態において、反応容器2の所定の位置に設けられたガス供給管8は、本実施の形態においては存在しない。
第一の実施の形態における場合と同じく、貫通溝21の幅pは、放電電極26と基板5との間のギャップd以下に設定されている。高速製膜や高品質製膜の目的のために、ギャップdは例えば5mmに設定される。この時、貫通溝21の幅pは5mm以下に設定される。また、第二の実施の形態における場合と同じく、非貫通溝23の幅wは、放電電極26近傍に発生するシース(図示せず)の厚みsの2倍以上である必要がある。非貫通溝23の幅wとして、2mm程度が例示される。よって、貫通溝21の幅pと非貫通溝23の幅wの範囲として、2mm以上5mm以下程度が例示される。貫通溝21の幅pと非貫通溝23の幅wは、同じであってもよいし異なっていてもよい。非貫通溝23の深さhは、非貫通溝23の幅wの2倍程度以上であればよい。
このような構成のプラズマCVD装置1を用いた製膜工程において、反応ガス10は、ガス供給孔27を通して、非貫通溝23内部へ供給される。その後、反応ガス10は、放電電極26と基板5の間の領域に流入する。放電電極26に、高周波電源7によって高周波電圧が印加されると、プラズマ11が放電電極26と基板5の間に発生する。本実施の形態において、ガス類は貫通溝21を通りぬけて、基板5から離れる方向へ流出することができる。そのガス類は、反応容器2の所定の位置に設けられたガス排気管9を通して外部に排気される。
基板に高速に半導体層を製膜するために、反応ガスの供給量を増加させることが考えられる。しかしながら、基板の面積が大きく(例えば1m角の基板)、且つ基板と放電電極とのギャップが小さい(例えば5mm)場合においては、放電電極周辺への反応ガスの供給が不均一になる傾向にある。本発明の第四の実施の形態によれば、反応ガス10が非貫通溝23に対して供給され、ガス類が隣接する貫通溝21より排気されることから、ガス類の流れの均一性が増す効果、および、ガス分解効率が向上する効果が得られる。
また、本実施の形態によれば、第三の実施の形態における効果と同様の効果が得られる。すなわち、貫通溝21の幅pがギャップd以下になるように形成されていることにより、プラズマ分布の局所的な不均一が緩和される。また、複数の貫通溝21および複数の非貫通溝23に対応する領域で高密度のプラズマが発生することでも、プラズマ分布の局所的な不均一が緩和される。よって、本実施の形態に係るプラズマCVD装置によって、高品質で均一な膜を基板上に高速に生成することができる。
また、第三の実施の形態の場合と同じく、低パワーにて高速で製膜できることから、過剰なエネルギーをもったイオンによる生成膜へのイオンダメージ、基板温度の上昇、電極の熱変形などの原因による膜質の劣化を防ぐことができる。更に、図9A及び9Bに示したように、複数の貫通溝21が、略平行にほぼ同じ間隔をおいて放電電極26に形成されている場合、図1Bに示したような従来のラダー電極の持つ高周波電圧に対する特性が保持される。
図1Aは、ラダー電極を備える従来のプラズマCVD装置の構成を示す概略図である。 図1Bは、図1Aにおけるラダー電極の構造を示す平面図である。 図2は、ラダー電極を備える従来のプラズマCVD装置の構成を示す概略図である。 図3Aは、本発明の第一の実施の形態に係るプラズマCVD装置の構成を示す概略図である。 図3Bは、本発明の第一の実施の形態に係るプラズマCVD装置の放電電極の構造を示す平面図である。 図4は、図3A中の破線円で指示された領域の拡大図である。 図5Aは、本発明の第一の実施の形態に係る放電電極の他の例を示す図である。 図5Bは、本発明の第一の実施の形態に係る放電電極の更に他の例を示す図である。 図6Aは、本発明の第ニの実施の形態に係るプラズマCVD装置の構成を示す概略図である。 図6Bは、本発明の第ニの実施の形態に係るプラズマCVD装置の放電電極の構造を示す平面図である。 図7は、図6A中の破線円で指示された領域の拡大図である。 図8Aは、本発明の第三の実施の形態に係るプラズマCVD装置の構成を示す概略図である。 図8Bは、本発明の第三の実施の形態に係るプラズマCVD装置の放電電極の構造を示す平面図である。 図9Aは、本発明の第三の実施の形態に係るプラズマCVD装置の構成を示す概略図である。 図9Bは、本発明の第三の実施の形態に係るプラズマCVD装置の放電電極の構造を示す平面図である。
符号の説明
1 プラズマCVD装置
2 反応容器
4 接地電極
5 基板
6 ヒータ
7 高周波電源
8 ガス供給管
9 ガス排気管
10 反応ガス
11 プラズマ
20、22、25、26 放電電極
21 貫通溝
23 非貫通溝
24 通気孔
27 ガス供給孔

Claims (16)

  1. 複数の溝を備える第一電極と、
    前記第一電極に対向するように配置された第二電極とを具備し、
    基板は前記第一電極に対向するように前記第二電極により保持され、
    前記複数の溝の各々の幅は、前記基板と前記第一電極の間の距離以下である
    プラズマCVD装置。
  2. 請求項1において、
    前記複数の溝は、前記第一電極を貫通する複数の貫通溝を含む
    プラズマCVD装置。
  3. 請求項1において、
    前記複数の溝は、前記第一電極を貫通しない複数の非貫通溝を含み、
    前記複数の非貫通溝は前記基板に対向する
    プラズマCVD装置。
  4. 請求項3において、
    通気孔が前記第一電極を貫通するように前記第一電極に形成された
    プラズマCVD装置。
  5. 請求項1において、
    前記複数の溝は、
    前記第一電極を貫通する複数の貫通溝と、
    前記第一電極を貫通しない複数の非貫通溝とを含み、
    前記複数の非貫通溝は前記基板に対向する
    プラズマCVD装置。
  6. 請求項5において、
    前記第一電極は、ガスを前記非貫通溝に供給するガス供給機構を具備する
    プラズマCVD装置。
  7. 請求項5及び6のいずれかにおいて、
    前記複数の貫通溝と前記複数の非貫通溝は交互に配置されている
    プラズマCVD装置。
  8. 請求項1乃至7のいずれかにおいて、
    前記複数の溝の各々の幅は、前記第一電極近傍に形成されるプラズマシースの厚みの2倍以上である
    プラズマCVD装置。
  9. 請求項1乃至8のいずれかにおいて、
    前記複数の溝の幅は略等しい
    プラズマCVD装置。
  10. 請求項1乃至9のいずれかにおいて、
    前記複数の溝はそれぞれ略平行に形成されている
    プラズマCVD装置。
  11. 反応容器と、前記反応容器に反応ガスを供給するガス供給機構とを備え、前期反応容器は第一電極と、前記第一電極に対向するように配置された第二電極とを備えるプラズマCVD装置を用いる光電変換装置の製造方法であって、
    前記第一電極は複数の溝を備え、
    (a)前記第一電極と前記第二電極の間に、前記第一電極への距離が前記複数の溝の各々の幅以上になるように、基板を配置するステップと、
    (b)前記ガス供給機構を用い、前記反応ガスを前記反応容器に供給するステップと、
    (c)前記反応ガスを用い、前記第一電極と前記基板の間の領域にプラズマを発生させるステップと、
    (d)前記プラズマを用い、前記基板に膜を生成するステップとを具備する
    光電変換装置の製造方法。
  12. 請求項11において、
    前記複数の溝は、前記第一電極を貫通する複数の貫通溝を含む
    光電変換装置の製造方法。
  13. 請求項11において、
    前記複数の溝は、前記第一電極を貫通しない複数の非貫通溝を含み、前記複数の非貫通溝は前記基板に対向しており、
    前記(c)発生させるステップにおいて、前記複数の溝の各々の幅が、前記第一電極近傍に形成されるプラズマシースの厚さの2倍以上になるように、前記プラズマが制御される
    光電変換装置の製造方法。
  14. 請求項11において、
    前記複数の溝は、前記第一電極を貫通する複数の貫通溝と、前記第一電極を貫通しない複数の非貫通溝を含み、前記複数の非貫通溝は前記基板に対向しており、
    前記(c)発生させるステップにおいて、前記複数の溝の各々の幅が、前記第一電極近傍に形成されるプラズマシースの厚さの2倍以上になるように、前記プラズマが制御される
    光電変換装置の製造方法。
  15. 請求項14において、
    前記ガス供給機構は前記第一電極に設けられ、
    前記(b)供給するステップにおいて、前記反応ガスは、前記ガス供給機構により前記複数の非貫通溝の内部に供給される
    光電変換装置の製造方法。
  16. 請求項15において、
    前記複数の貫通溝と前記複数の非貫通溝は交互に配置され、
    (e)ガスを前記複数の貫通溝を通して排気するステップを更に具備する
    光電変換装置の製造方法。
JP2003384524A 2003-11-14 2003-11-14 プラズマcvd装置および光電変換装置の製造方法 Expired - Fee Related JP4119820B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003384524A JP4119820B2 (ja) 2003-11-14 2003-11-14 プラズマcvd装置および光電変換装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003384524A JP4119820B2 (ja) 2003-11-14 2003-11-14 プラズマcvd装置および光電変換装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005150317A true JP2005150317A (ja) 2005-06-09
JP4119820B2 JP4119820B2 (ja) 2008-07-16

Family

ID=34692880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003384524A Expired - Fee Related JP4119820B2 (ja) 2003-11-14 2003-11-14 プラズマcvd装置および光電変換装置の製造方法

Country Status (1)

Country Link
JP (1) JP4119820B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115757A (ja) * 2005-10-18 2007-05-10 Mitsubishi Heavy Ind Ltd 放電電極、薄膜製造装置及び太陽電池の製造方法
JP2007150151A (ja) * 2005-11-30 2007-06-14 Mitsubishi Heavy Ind Ltd 光電変換装置の製造方法
JP2007214296A (ja) * 2006-02-08 2007-08-23 National Institute For Materials Science プラズマプロセス装置
WO2007111204A1 (ja) * 2006-03-24 2007-10-04 Mitsubishi Heavy Industries, Ltd. 電極および真空処理装置
JP2007266094A (ja) * 2006-03-27 2007-10-11 Mitsubishi Heavy Ind Ltd プラズマcvd装置及びプラズマcvdによる半導体薄膜の成膜方法
JP2007266093A (ja) * 2006-03-27 2007-10-11 Mitsubishi Heavy Ind Ltd 光電変換素子製造装置および光電変換素子製造方法
WO2008026491A1 (fr) 2006-08-28 2008-03-06 Mitsubishi Heavy Industries, Ltd. Appareil de fabrication de film mince utilisant une électrode émissive et procédé de fabrication de cellule solaire
WO2009069211A1 (ja) * 2007-11-29 2009-06-04 Shimadzu Corporation プラズマプロセス用電極及びプラズマプロセス装置
JP2009528155A (ja) * 2006-02-27 2009-08-06 カメレオン サイエンティフィック コーポレイション コロイド状材料の分子プラズマ蒸着
WO2010050034A1 (ja) * 2008-10-30 2010-05-06 三菱重工業株式会社 光電変換装置及び光電変換装置の製造方法
JP2011114168A (ja) * 2009-11-27 2011-06-09 Toray Eng Co Ltd Cvd装置
JP2012038682A (ja) * 2010-08-11 2012-02-23 Tokyo Electron Ltd プラズマ処理装置及びプラズマ制御方法
KR101738718B1 (ko) * 2013-05-20 2017-05-22 한국과학기술원 축전 결합 플라즈마용 전극 구조체 및 기판 처리 장치
US11017978B2 (en) 2018-11-13 2021-05-25 Sumitomo Heavy Industries Ion Technology Co., Ltd. Ion implanter and beam park device

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115757A (ja) * 2005-10-18 2007-05-10 Mitsubishi Heavy Ind Ltd 放電電極、薄膜製造装置及び太陽電池の製造方法
JP4625397B2 (ja) * 2005-10-18 2011-02-02 三菱重工業株式会社 放電電極、薄膜製造装置及び太陽電池の製造方法
JP2007150151A (ja) * 2005-11-30 2007-06-14 Mitsubishi Heavy Ind Ltd 光電変換装置の製造方法
JP2007214296A (ja) * 2006-02-08 2007-08-23 National Institute For Materials Science プラズマプロセス装置
JP2009528155A (ja) * 2006-02-27 2009-08-06 カメレオン サイエンティフィック コーポレイション コロイド状材料の分子プラズマ蒸着
US20090288602A1 (en) * 2006-03-24 2009-11-26 Mitsubishi Heavy Industries, Ltd Electrode and Vacuum Processing Apparatus
WO2007111204A1 (ja) * 2006-03-24 2007-10-04 Mitsubishi Heavy Industries, Ltd. 電極および真空処理装置
JP4918493B2 (ja) * 2006-03-24 2012-04-18 三菱重工業株式会社 電極装置および真空処理装置
AU2007230338B2 (en) * 2006-03-24 2011-04-07 Mitsubishi Heavy Industries, Ltd. Electrode and vacuum processing apparatus
JPWO2007111204A1 (ja) * 2006-03-24 2009-08-13 三菱重工業株式会社 電極および真空処理装置
JP2007266093A (ja) * 2006-03-27 2007-10-11 Mitsubishi Heavy Ind Ltd 光電変換素子製造装置および光電変換素子製造方法
JP2007266094A (ja) * 2006-03-27 2007-10-11 Mitsubishi Heavy Ind Ltd プラズマcvd装置及びプラズマcvdによる半導体薄膜の成膜方法
WO2008026491A1 (fr) 2006-08-28 2008-03-06 Mitsubishi Heavy Industries, Ltd. Appareil de fabrication de film mince utilisant une électrode émissive et procédé de fabrication de cellule solaire
WO2009069211A1 (ja) * 2007-11-29 2009-06-04 Shimadzu Corporation プラズマプロセス用電極及びプラズマプロセス装置
JP5035352B2 (ja) * 2007-11-29 2012-09-26 株式会社島津製作所 プラズマプロセス用電極及びプラズマプロセス装置
WO2010050034A1 (ja) * 2008-10-30 2010-05-06 三菱重工業株式会社 光電変換装置及び光電変換装置の製造方法
KR101165911B1 (ko) 2008-10-30 2012-07-19 미츠비시 쥬고교 가부시키가이샤 광전 변환 장치 및 광전 변환 장치의 제조 방법
JP5174179B2 (ja) * 2008-10-30 2013-04-03 三菱重工業株式会社 光電変換装置の製造方法
JP2011114168A (ja) * 2009-11-27 2011-06-09 Toray Eng Co Ltd Cvd装置
JP2012038682A (ja) * 2010-08-11 2012-02-23 Tokyo Electron Ltd プラズマ処理装置及びプラズマ制御方法
US8829387B2 (en) 2010-08-11 2014-09-09 Tokyo Electron Limited Plasma processing apparatus having hollow electrode on periphery and plasma control method
KR101738718B1 (ko) * 2013-05-20 2017-05-22 한국과학기술원 축전 결합 플라즈마용 전극 구조체 및 기판 처리 장치
US11017978B2 (en) 2018-11-13 2021-05-25 Sumitomo Heavy Industries Ion Technology Co., Ltd. Ion implanter and beam park device

Also Published As

Publication number Publication date
JP4119820B2 (ja) 2008-07-16

Similar Documents

Publication Publication Date Title
JP4859472B2 (ja) プラズマプロセス装置
JP4119820B2 (ja) プラズマcvd装置および光電変換装置の製造方法
US8142606B2 (en) Apparatus for depositing a uniform silicon film and methods for manufacturing the same
JP4212210B2 (ja) 表面処理装置
US7927455B2 (en) Plasma processing apparatus
US9243327B2 (en) Plasma CVD device and method of manufacturing silicon thin film
CN102356452B (zh) 真空处理装置
JP4625397B2 (ja) 放電電極、薄膜製造装置及び太陽電池の製造方法
KR101535582B1 (ko) 박막 형성 장치
WO2010079766A1 (ja) プラズマ処理装置
JP5377749B2 (ja) プラズマ生成装置
JP2007266094A (ja) プラズマcvd装置及びプラズマcvdによる半導体薄膜の成膜方法
JP2010212277A (ja) 成膜装置
JP2012054377A (ja) プラズマcvd装置
JP5488051B2 (ja) プラズマcvd装置及びシリコン系薄膜の製造方法
JP5862027B2 (ja) プラズマcvd装置及び薄膜基板の製造方法
JP2008004813A (ja) シリコン系薄膜光電変換素子の製造方法、製造装置およびシリコン系薄膜光電変換素子
JP2007165410A (ja) 放電電極、薄膜製造装置及び太陽電池の製造方法
JP3986483B2 (ja) プラズマcvd装置用電極及びプラズマcvd装置
JPH0546094B2 (ja)
JP5308733B2 (ja) 非一体型カソード電極及びプラズマcvd装置
JP2006086470A (ja) プラズマ発生装置
JP2005244098A (ja) プラズマプロセス装置
JP5892581B2 (ja) プラズマプロセス装置
TWI475708B (zh) 利用流量梯度設計以沉積均勻矽膜之方法與設備

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080415

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080425

R151 Written notification of patent or utility model registration

Ref document number: 4119820

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130502

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140502

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees