JP2005130227A

JP2005130227A - 検波回路

Info

Publication number: JP2005130227A
Application number: JP2003364029A
Authority: JP
Inventors: Takeshi Furubayashi; 武古林
Original assignee: NEC Engineering Ltd
Current assignee: NEC Engineering Ltd
Priority date: 2003-10-24
Filing date: 2003-10-24
Publication date: 2005-05-19
Anticipated expiration: 2023-10-24
Also published as: JP4387759B2

Abstract

【課題】検波効率が高く且つダイナミックレンジの広い高周波入力信号の検波回路を提供する。
【解決手段】高周波入力信号の伝送ラインに直列接続された検波ダイオード１３の前段にカプラ部１１およびマッチング回路部１２を設け、カプラ部１１の分配出力を検波部１６で検波し更に制御回路部１７で増幅して入力信号レベルに応じて変化するマッチング回路部１２の制御電圧を得て、伝送ラインのインピーダンスを入力信号レベルに応じて自動制御する。
【選択図】図１

Description

本発明は検波回路に関し、特に変調された高周波入力信号から信号成分を検出する高効率および広いダイナミックレンジの検波回路に関する。

無線通信では、送信側で送信したい信号で搬送波（キャリア）を変調してアンテナから送信する。受信側では、この被変調波信号を受信して、必要な周波数変換および増幅等を行った後に検波回路を使用して信号を検出する。

一般的な検波回路は、検波ダイオードおよびフィルタ回路により構成される（例えば、特許文献１参照。）。図４は、典型的な従来の検波回路２０の回路図を示す。入力電力Pinが印加される入力端子２１と接地間にキャパシタ（又はコンデンサ）２８およびインダクタ３０が直列接続され、これらキャパシタ２８およびインダクタ３０の接続点と出力端子２２間に検波ダイオード２９が接続されている。更に、出力端子２２と接地間にはキャパシタ３１および抵抗３２が並列接続されている。出力端子２２と接地間にはＤＣ出力電圧Voutが得られる。

図５は、図４に示す典型的な検波回路２０の入力端子２１における入力電力Pinと出力端子２２に得られる出力電圧Voutの関係を示す入出力特性曲線を示す。図５に示す如く、出力電圧Voutは、入力電力Pinの大きさに応じて非線形（略２乗特性）に変化する。即ち、入力電力Pinが低いと、出力電圧Voutは極めて小さく、入力電力Pinが中くらいになると、出力電圧Voutは急激に増加する（尚、入力電力Pinが高くなると、出力電圧Voutは実質的に飽和する）。
特開平３−１０４４０５号公報（第Ｘ頁、第Ｘ図）

上述の如き従来の検波回路では、検波ダイオード２９のインピーダンスと高周波入力信号の伝送ラインの特性インピーダンスが異なるために、ミスマッチング（不整合）による反射が生じ、検波効率が低下する。また、検波ダイオード２９が非線形素子であるために、高周波入力電力Pinに応じて検波ダイオード２９のインピーダンスが変化し、入力レベルにより検波効率のよい箇所および悪い箇所が存在するため、入力電力のダイナミックレンジが狭くなる。更にまた、検波ダイオード２９のインピーダンスが温度により変化するため、マッチングが変化し、検波電圧が変動する。

本発明は、従来の検波回路の上述の如き課題に鑑みなされたものであり、検波効率が高く且つ広いダイナミックレンジで安定的に動作する検波回路を提供することを目的とする。

前述の課題を解決するため、本発明による検波回路は、次のような特徴的な構成を採用している。

（１）高周波入力信号を検波ダイオードおよび平滑回路により検波して出力電圧を得る検波回路において、
前記検波ダイオードの前段にマッチング回路部を設け、該マッチング回路部のインピーダンスを前記高周波入力信号の信号レベルに応じて変化するように自動制御する検波回路。

（２）前記マッチング回路部の制御電圧は、前記入力信号レベルを分配するカプラ部、該カプラ部の出力信号を検波する検波部および該検波部のＤＣ出力を増幅する制御回路部により得る上記（１）に記載の検波回路。

（３）前記マッチング回路部は、可変容量リアクタンス素子を含む上記（１）又は（２）に記載の検波回路。

（４）前記制御回路部は、演算増幅器により構成され、該演算増幅器の出力を、出力抵抗を介して前記マッチング回路に制御電圧として入力する上記（１）、（２）又は（３）に記載の検波回路。

（５）前記制御回路部は、前記検波ダイオードの温度による特性変化に応じて出力電圧を変化する上記（１）乃至（４）の何れかに記載の検波回路。

（６）前記制御回路部の前記演算増幅器の基準入力電圧を温度により変化させるサーミスタを含む上記（４）又は（５）に記載の検波回路。

（７）高周波入力信号の伝送ラインに直列接続された検波ダイオードおよび該検波ダイオードの出力側に並列接続されたキャパシタおよび抵抗を含む検波回路において、
前記高周波入力信号が入力される入力端子と前記検波ダイオードの入力端間に接続され前記高周波入力信号を分配するカプラ部および前記伝送ラインのインピーダンスを制御するマッチング回路部を備え、前記カプラで分配された高周波入力信号を検波する検波部および該検波部の検波電圧を増幅して前記マッチング回路部の制御電圧を得る制御回路部を備える検波回路。

本発明の検波回路によると、次の如き実用上の顕著な効果が得られる。第１に、入力信号レベルに応じてマッチング回路部のインピーダンスを最適値に自動制御するので、高い検波効率が得られる。第２に、上述の理由により検波回路の入力電力ダイナミックレンジが広くなる。第３に、制御回路部にサーミスタ等の感温素子を使用することにより、検波ダイオードの温度補償を行うことが可能である。

以下、本発明による検波回路の好適実施例の構成および動作を、添付図面を参照して詳細に説明する。

先ず、図１は、本発明による検波回路の好適実施例の構成を示すブロック図である。本発明の検波回路１０は、カプラ１１、マッチング回路部１２、検波ダイオード１３、キャパシタ１４、抵抗１５、検波部１６および制御回路部１７により構成される。ここで、キャパシタ１４および抵抗１５は、検波ダイオード１３で検波されたＤＣ信号を平滑する平滑回路又はフィルタを形成する。

カプラ１１は、入力電力Pinが供給される入力端子１８に接続されると共に検波部１６が接続される。カプラ１１の出力は、マッチング回路部１２および検波ダイオード１３を介して出力端子１９に接続される。検波部１６の出力は、制御回路部１７に入力され、制御回路部１７の出力は、マッチング回路部１２に供給され、それを制御する。キャパシタ１４および抵抗１５は、出力端子１９および接地間に並列接続され、出力端子１９に出力電圧Voutが得られる。

次に、図１に示す検波回路１０の動作を説明する。入力端子１８に供給される入力電力Pinは、カプラ１１を介してマッチング回路部１２に入力され、検波ダイオード１３により検波され、出力端子１９から出力電圧Voutを出力する。ここで、マッチング回路部１２は、検波ダイオード１３のインピーダンスと高周波入力信号の伝送ラインの特性インピーダンスのマッチングを行う。

入力端子１８に供給される入力電力Pinの一部は、カプラ１１により分配され、検波部１６によりＤＣ電圧に変換される。このＤＣ電圧は、制御回路部１７に入力され、その入力レベルに応じて最適なインピーダンスとなるように、マッチング回路部１２に対して制御電圧を出力する。その結果、マッチング回路部１２は、入力端子１８の入力電力Pinの入力レベルに応じてインピーダンスを最適値に自動制御する。尚、マッチング回路部１２は、例えばバラクタダイオード等の可変容量リアクタンス素子を使用して構成される。

尚、制御回路部１７に温度補償回路（図１中には図示せず）を設けることにより、検波ダイオード１３の温度によるインピーダンス変動を補償することも可能である。

本発明の検波回路によると、入力端子１８に供給される入力電力レベルが変化しても、マッチング回路部１２のインピーダンスを、入力レベルに応じて最適値に調整される。従って、最小入力レベルにおいても高い効率で検波することが可能である。この状態を、図２を参照して説明する。図２は、入力端子１８における入力電力Pinと出力端子１９における出力電圧Voutの関係を示すグラフである。図２（Ａ）は従来技術の入出力特性、図２（Ｂ）は本発明の入出力特性を示す。図２（Ａ）において、２点鎖線は高入力レベルに対してマッチングした場合、１点鎖線は中入力レベルに対してマッチングした場合、点線は低入力レベルに対してマッチングした場合を示す。

図２（Ａ）から明らかな如く、それぞれマッチングをとっている入力レベル付近においては良好な入出力特性が得られるが、それ以外の入力レベルでは良好な入出力特性が得られない。しかし、図２（Ｂ）に示す本発明の検波回路にあっては、マッチング回路部１２により各入力レベルに応じて最適インピーダンスに調整されるので、入力電力ダイナミックレンジを広くすることが可能である。

次に、図３は、図１に示す本発明の第１実施例による検波回路１０の具体的な回路図を示す。カプラ部１１は、入力端子１８から出力端子１９へ至る高周波入力信号の伝送ラインに設けられたカプラ１１１を有する。マッチング回路１２は、上述した伝送ラインに直列接続されたキャパシタ１２１、このキャパシタ１２１の出力端、即ち検波ダイオード１３との接続点および接地間に接続された（又は信号路に並列接続された）インダクタ１２２、このインダクタ１２２に並列に接続されたキャパシタ１２３および可変容量リアクタンス素子１２４の直列回路により構成される。

検波部１６は、一端がカプラ１１１に接続されたキャパシタ１６１、このキャパシタ１６１の他端と接地間に接続されたインダクタ１６２、キャパシタ１６１およびインダクタ１６２の接続点にアノードが接続された検波ダイオード１６３および検波ダイオード１６３のカソードと接地間に接続されたキャパシタ１６４により構成される。

また、制御回路部１７は、抵抗１７１、１７２、１７３、１７５、１７６および１７７、演算増幅器１７４およびサーミスタ（温度検出素子）１７８により構成される。抵抗１７１は、演算増幅器１７４の入力抵抗であって、検波部１６の出力端である検波ダイオード１６３のカソードと演算増幅器１７４の第１入力端子間に接続されている。抵抗１７３は帰還抵抗であり、演算増幅器１７４の出力端子と第１入力端子間に接続されている。抵抗１７６および１７７は、基準電源と接地間に直列接続された抵抗分圧器を構成する。サーミスタ１７８は、抵抗１７７に並列接続されている。これら抵抗１７６、１７７およびサーミスタ１７８で構成された分圧器による分圧（基準）電圧は、抵抗１７２を介して演算増幅器１７４の第２入力端子に接続されている。また、演算増幅器１７４の出力端子は、出力抵抗１７５を介してマッチング回路部１２の制御端子、即ち、上述したキャパシタ１２３および可変容量リアクタンス素子１４の共通接続点に接続される。

図３に示す検波回路１０において、入力端子１８に入力又は供給される高周波信号（入力信号）は、キャパシタ１２１を介して検波ダイオード１３で検波され、出力端子１９に検波電圧Voutを出力する。マッチング回路部１２は、検波ダイオード１３のインピーダンスと高周波入力信号の伝送ラインの特性インピーダンスのマッチングを行っている。

また、カプラ部１１のカプラ１１１により、入力端子１８の入力信号電力Pinを分配する。そして、検波部１６の検波ダイオード１６３により検波してＤＣ電圧に変換し、制御回路部１７に入力される。検波部１６で検波されたＤＣ電圧は、制御回路部１７の演算増幅器１７４により、予め決められた増幅度で増幅される。そして、この増幅された電圧は、出力抵抗１７５を介してマッチング回路部１２の可変容量リアクタンス素子１２４に制御電圧として供給される。この制御電圧が、入力端子１８に入力される入力レベル応じて変化することにより、可変容量リアクタンス素子１２４の容量（キャパシタンス）が変化する。そこで、マッチング回路部１２のインピーダンスが入力レベルに応じて最適値になるように自動制御される。

制御回路部１７に感温素子であるサーミスタ１７８を使用することにより、マッチング回路部１２の制御電圧の温度補償が可能になる。その結果、検波ダイオード１３のインピーダンスが温度変化しても、演算増幅器１７４の出力電圧を変化することにより、検波ダイオード１３のインピーダンスにマッチングさせることが可能になる。

上述の如く、本発明の検波回路によると、入力端子１８に入力される高周波入力信号レベルが変化しても、検波ダイオード１３のインピーダンス変化に応じて、マッチング回路部１２のインピーダンスを最適インピーダンスに自動制御してマッチングする。そのため、最小入力レベルであっても高い効率で検波可能であり、入力電力ダイナミックレンジを広くすることが可能である。

以上、本発明による検波回路の好適実施例の構成および動作を詳述した。しかし、斯かる実施例は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であること、当業者には容易に理解できよう。

本発明による検波回路の好適実施例の構成を示すブロック図である。検波回路の入出力特性図を示し、（Ａ）は従来回路、（Ｂ）は本発明の特性図である。本発明による検波回路の好適実施例の具体例の回路図である。従来の検波回路の回路図である。図４に示す従来の検波回路の入出力特性図である。

符号の説明

１０検波回路
１１カプラ部
１２マッチング回路部
１２４可変容量リアクタンス素子
１３検波ダイオード
１４キャパシタ
１５抵抗
１６検波部
１７制御回路部
１７１入力抵抗
１７４演算増幅器
１７５出力抵抗
１７８サーミスタ（感温素子）

Claims

高周波入力信号を検波ダイオードおよび平滑回路により検波して出力電圧を得る検波回路において、
前記検波ダイオードの前段にマッチング回路部を設け、該マッチング回路部のインピーダンスを前記高周波入力信号の信号レベルに応じて変化するように自動制御することを特徴とする検波回路。
前記マッチング回路部の制御電圧は、前記入力信号レベルを分配するカプラ部、該カプラ部の出力信号を検波する検波部および該検波部のＤＣ出力を増幅する制御回路部により得ることを特徴とする請求項１に記載の検波回路。
前記マッチング回路部は、可変容量リアクタンス素子を含むことを特徴とする請求項１又は２に記載の検波回路。
前記制御回路部は、演算増幅器により構成され、該演算増幅器の出力を、出力抵抗を介して前記マッチング回路に制御電圧として入力することを特徴とする請求項１、２又は３に記載の検波回路。
前記制御回路部は、前記検波ダイオードの温度による特性変化に応じて出力電圧を変化することを特徴とする請求項１乃至４の何れかに記載の検波回路。
前記制御回路部の前記演算増幅器の基準入力電圧を温度により変化させるサーミスタを含むことを特徴とする請求項４又は５に記載の検波回路。
高周波入力信号の伝送ラインに直列接続された検波ダイオードおよび該検波ダイオードの出力側に並列接続されたキャパシタおよび抵抗を含む検波回路において、
前記高周波入力信号が入力される入力端子と前記検波ダイオードの入力端間に接続され前記高周波入力信号を分配するカプラ部および前記伝送ラインのインピーダンスを制御するマッチング回路部を備え、前記カプラで分配された高周波入力信号を検波する検波部および該検波部の検波電圧を増幅して前記マッチング回路部の制御電圧を得る制御回路部を備えることを特徴とする検波回路。