JP2005115117A - 光モジュールおよびその製造方法 - Google Patents

光モジュールおよびその製造方法 Download PDF

Info

Publication number
JP2005115117A
JP2005115117A JP2003350480A JP2003350480A JP2005115117A JP 2005115117 A JP2005115117 A JP 2005115117A JP 2003350480 A JP2003350480 A JP 2003350480A JP 2003350480 A JP2003350480 A JP 2003350480A JP 2005115117 A JP2005115117 A JP 2005115117A
Authority
JP
Japan
Prior art keywords
core
silicon
optical module
slab layer
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003350480A
Other languages
English (en)
Other versions
JP4377195B2 (ja
Inventor
Yasushi Tsuchizawa
泰 土澤
Toshibumi Watanabe
俊文 渡辺
Junichi Takahashi
淳一 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2003350480A priority Critical patent/JP4377195B2/ja
Publication of JP2005115117A publication Critical patent/JP2005115117A/ja
Application granted granted Critical
Publication of JP4377195B2 publication Critical patent/JP4377195B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)

Abstract

【課題】作製プロセスの余裕度を高め、低損失で特性が安定した光導波路を実現する。
【解決手段】光モジュールは、シリコン酸化膜からなるアンダークラッド12と、アンダークラッド12上に配置されたシリコンからなるコア13と、コア13と隣り合うコアとの間に配置されたシリコンからなるスラブ層18とを有し、アンダークラッド12とコア13とは光導波路1を構成し、スラブ層18は、所定幅の空隙17を挟んでコア13と隣り合うように配置される。
【選択図】 図1

Description

本発明は、光通信に用いられる導波路型光変調器や光スイッチ等の光制御デバイス、光集積回路を構成する光モジュールとその製造方法に関するものである。
光制御デバイスの配線部材である平面導波路は、従来、石英系の素材からなるものが用いられてきた。石英系導波路は、コアとクラッドの比屈折率差が小さいため、単一モード条件を満たすコアの断面寸法が5〜10μm角と大きく、曲げ半径は1〜25mm程度であるため、デバイスサイズが大きくなり、高集積化に適さなかった。
光デバイスを小型化、高集積化する目的から近年シリコンをコアに用いて比屈折率を高くしたシリコン細線導波路の研究が活発になってきている。シリコン細線導波路は、曲げ半径を小さくでき、微小デバイスが作製可能となる。
しかし、シリコン細線導波路を用いた光デバイスの実用化には、2つの問題があった。一つは、シリコン細線導波路の単一モード条件を満たすコアの断面寸法が0.3μm角程度と小さいため、シリコン細線導波路よりモードフィールドサイズが大きい光ファイバー、発光素子あるいは受光素子等の外部回路との高効率な結合が難しいという問題である。もう一つは、シリコン細線導波路が高屈折率差導波路であるため、導波路面の荒れによる散乱損失の影響を受けやすく、伝搬損失が大きいという問題である。
外部回路との結合が難しいという問題は、幅を細くしたシリコン細線導波路の終端に断面の大きい別の導波路を重ねてモードフィールド径を効率よく広げるモードフィールドサイズ変換構造を設けることで解決できる。一方、伝搬損失が大きいという問題は、リソグラフィーやエッチングなどの導波路パターン作製技術の向上によって側面荒れが低減され、ある程度は解決されてきている(例えば、特許文献1、非特許文献1参照)。
図8(a)はモードフィールドサイズ変換部を備えた従来の光モジュールの平面図、図8(b)は図8(a)の光モジュールのA−A線断面図、図8(c)は図8(a)の光モジュールのB−B線断面図である。図8において、1は第1の光導波路(シリコン細線導波路)、2はモードフィールドサイズ変換部、3は光導波路1と接続される第2の光導波路、11はシリコン基板、12はシリコン基板11上に形成されたアンダークラッド、13はアンダークラッド12上に選択的に形成されたシリコンからなる第1のコア、14はコア13から延在しているシリコンからなるテーパ部、15はテーパ部14を覆うように配置された第2のコアである。
図8に示した光モジュールは、以下の方法で作られる。まず、シリコン基板11とシリコン酸化膜からなるアンダークラッド12とアンダークラッド12上に形成されたシリコン層とからなるSOI(Silicon On Insulator)基板を用意し、シリコン層をリソグラフィーとエッチングにより加工して、第1のコア13およびテーパ部14を形成する。テーパ部14の終端の幅が細いため、リソグラフィーとしては主にEB(Electron Beam )リソグラフィーが用いられる。また、エッチングにおけるマスクとしては、リソグラフィーで形成されるレジストパターンが使用される。もしくは、エッチングの選択性を高めるため、シリコン層の上にSiO2 などのハードマスク層を形成し、このハードマスク層の上にレジストを形成して、レジストをマスクにしてハードマスク層をエッチングしてハードマスクを形成し、このハードマスクを用いてシリコン層をエッチングする。次に、シリコン酸化膜よりも屈折率の高いポリマー等の材料をアンダークラッド12上に堆積し、この材料をリソグラフィーとエッチングにより加工して、テーパ部14を覆う第2のコア15を形成する。こうして、モードフィールドサイズ変換部を備えた図8の光モジュールが完成する。
なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
特開2002−122750号公報 荘司他,「SOI基板上に形成したSi細線光導波路の外部結合構造」,春季講演会予稿集,社団法人応用物理学会,2001年,No.3,30a−YK−11
シリコン細線光導波路に基づく光モジュールは超小型、高集積化ができることが特徴であるから、実際に作製する場合には多くの素子をウエハ全面に配置し、同時に作製することになる。しかし、図8の構造では、第1のコア13およびテーパ部14となる領域のみをエッチングで残すことになり、エッチングすべき面積が大きくなるので、エッチング中に大量の反応生成物が発生し、この反応生成物が第1のコア13およびテーパ部14の側壁に付着してパターン幅が変化したり、側壁の荒れが大きくなったりするという問題があった。第1のコア13およびテーパ部14は幅がもともと小さいため、少しの幅の変化でもその損失やデバイス特性に影響がでる。また、エッチング中に発生する多量の反応生成物はエッチングマスク材料をエッチングする働きがあるため、エッチング選択比を低下させ、プロセスマージンを下げるという問題も生じた。さらに、第1のコア13およびテーパ部14を形成するためのレジストパターンをEBリソグラフィーで形成する場合、ポジレジストを用いると、導波路からかなり離れた場所からの基板反射電子のためパターンエッジ部分の露光コントラストが低下して、レジストパターンの側壁のラフネスが大きくなり、その結果、コア13およびテーパ部14の側壁のラフネスが大きくなって、導波路の損失が大きくなるという問題もあった。
本発明は、上記の状況に鑑みてなされたものであり、作製プロセスの余裕度を高めてシリコン細線導波路コアを高精度に加工することができ、低損失で特性が安定した光導波路を実現することができる光モジュールおよびその製造方法を提供することを目的とする。
本発明の光モジュールは、シリコン酸化膜からなるアンダークラッドと、このアンダークラッド上に配置された断面が四角形のシリコンからなる第1のコアと、この第1のコアと隣り合うコアとの間に配置されたシリコンからなるスラブ層とを有し、前記アンダークラッドと前記第1のコアとは、第1の光導波路を構成し、前記スラブ層は、所定幅の空隙を挟んで前記第1のコアと隣り合うように配置されるものである。
また、本発明の光モジュールの1構成例において、前記第1のコアと前記スラブ層との間隔は、2μm以上10μm以下である。
また、本発明の光モジュールの1構成例は、前記第1のコアの終端部を覆うように配置された第2のコアと、前記第1コアの終端部と前記第2のコアとを覆うように配置されたオーバークラッドとを備え、前記アンダークラッドと前記第1のコアの終端部と前記第2のコアと前記オーバークラッドとは、モードフィールドサイズ変換部を構成し、前記アンダークラッドと前記第2のコアと前記オーバークラッドとは、第2の光導波路を構成し、前記スラブ層は、前記オーバークラッドを挟んで前記第2のコアと隣り合うように配置されるものである。
また、本発明の光モジュールの製造方法は、シリコン酸化膜からなるアンダークラッドの上に断面が四角形のシリコンからなる第1のコアを選択的に形成する工程と、この第1のコアと隣り合うコアとの間にシリコンからなるスラブ層を選択的に形成する工程とを備え、前記アンダークラッドと前記第1のコアとは、第1の光導波路を構成し、前記スラブ層は、所定幅の空隙を挟んで前記第1のコアと隣り合うように形成されるものである。
また、本発明の光モジュールの製造方法の1構成例は、前記第1のコアと前記スラブ層との間隔を変えることで、シリコンをエッチングする面積を調整するようにしたものである。
また、本発明の光モジュールの製造方法の1構成例において、前記第1のコアと前記スラブ層との間隔は、2μm以上10μm以下である。
本発明によれば、所定幅の空隙を挟んで第1のコアと隣り合うようにシリコンからなるスラブ層を配置することにより、シリコンのエッチング面積を小さくすることができるので、エッチング時にマスクとの選択比が低下したり、エッチング中の反応生成物が第1のコアの側壁に付着して第1のコアの寸法が変化したりすることがなく、作製プロセスの余裕度と再現性とを高めることができ、特性の安定した光モジュールを作製することができる。また、スラブ層を設ける構造により描画面積も小さくすることができるので、側壁荒れの小さい導波路パターンが形成でき、伝搬損失の小さい光導波路を作製することができる。また、光導波路が密に配置されても疎に配置されても、第1のコアとスラブ層との間隔を変えることでエッチング面積、描画面積を調整することができるので、設計パターンに依存せずプロセスはほぼ同じ条件を使うことができ、光導波路を安定に再現性よく作製することができる。
[第1の実施の形態]
以下、本発明の実施の形態について図面を参照して詳細に説明する。図1(a)は本発明の第1の実施の形態となる光モジュールの平面図、図1(b)、図2(a)、図2(b)、図2(c)はそれぞれ図1(a)の光モジュールのA−A線断面図、B−B線断面図、C−C線断面図、D−D線断面図である。本実施の形態の光モジュールは、第1の光導波路(シリコン細線導波路)1と、モードフィールドサイズ変換部2と、光導波路1と接続される第2の光導波路(接続導波路)3とからなる。図2(a)、図2(b)、図2(c)はそれぞれ第1の光導波路1、モードフィールドサイズ変換部2、第2の光導波路3の断面図を示している。
図1、図2において、11はシリコン基板、12はシリコン基板11上に形成された厚さ3μmのシリコン酸化膜(屈折率1.45)からなるアンダークラッド、13は幅0.3μm〜0.6μm、厚さ0.15μm〜0.4μmの断面が四角形のシリコンからなる第1のコア、14は第1のコア13の端部に、コア13の厚さを維持した状態で幅寸法が先端(第2の光導波路側)に向かって漸次細くなるように形成されたシリコンからなるテーパ部、15はテーパ部14を覆うように配置された第2のコア、16は第1のコア13および第2のコア15を覆うように配置された、シリコン酸化膜と同程度の屈折率のポリマーからなるオーバークラッド、18は所定幅の空隙17を挟んで第1のコア13および第2のコア15と隣り合うように配置されたシリコンからなるスラブ層である。
アンダークラッド12と第1のコア13とオーバークラッド16とは第1の光導波路1を構成し、アンダークラッド12とテーパ部14と第2のコア15とオーバークラッド16とはモードフィールドサイズ変換部2を構成し、アンダークラッド12と第2のコア15とオーバークラッド16とは第2の光導波路3を構成している。
なお、本実施の形態では、第1のコア13および第2のコア15とスラブ層18との間にオーバークラッド16が形成されているが、第1の光導波路1についてはオーバークラッド16は必ず必要というわけではない。その理由は、シリコンをコアとする第1の光導波路1は光の閉じ込めが強く、オーバークラッドがない場合でも下の基板に光が漏れることはないからである。オーバークラッド16を形成しない場合、第1のコア13とスラブ層18との間は空気の層となる。本実施の形態では、オーバークラッド16を形成するか否かに関係なく、第1のコア13および第2のコア15とスラブ層18との間を空隙と呼ぶ。
次に、本実施の形態の光モジュールにおける光の伝搬状態を説明する。図1(a)に示した第1の光導波路1の第1のコア13の左端面から入射した光は、コア13を伝搬した後、モードフィールドサイズ変換部2のテーパ部14の左端位置に到達する。光がテーパ部14を図1(a)の右方向に伝搬するにつれて、コア幅が徐々に狭まって光の閉じこめが弱くなりモードフィールドが周囲に広がろうとする。ところが、このときアンダークラッド12より屈折率の高い第2のコア15が隣接して存在するため、光パワーの分布は第1の光導波路1の第1のコア13から第2の光導波路3の第2のコア15へ徐々に移っていく。
前記とは逆に図1(a)に示した第2の光導波路3の第2のコア15の右端部から光が入射した場合には、右から左へ光が進行するにつれて第2のコア15、テーパ部14を介して、第1の光導波路1の第1のコア13へ光の分布が移動する。このように、テーパ部14を介して第1の光導波路1の第1のコア13と第2の光導波路3の第2のコア15とを接続することで、効率の高いモードフィールドサイズ(径)変換を実現することができる。
次に、本実施の形態の光モジュールの製造方法を図3、図4を用いて説明する。まず、シリコン基板11と、シリコン基板11上に形成されたシリコン酸化膜からなるアンダークラッド12と、アンダークラッド12上に形成されたシリコン層101とからなるSOI基板を用意し、シリコン層101の上に、エッチング加工用マスクとなるシリコン酸化膜102をCVD法などを用いて形成する(図3(a))。アンダークラッド12の厚さは3.0μmである。
続いて、シリコン酸化膜102の上面に電子線用のレジストを塗布した後、このレジストを電子線露光法を利用して加工し、第1のコア13とテーパ部14とスラブ層18とを形成すべき領域にレジストパターン103を形成する(図3(b))。次に、レジストパターン103をマスクにしてシリコン酸化膜102をドライエッチングし、シリコン層101をエッチングするためのマスク104を形成する。この後、レジストパターン103をアッシングにより除去する(図3(c))。
レジストパターン103を除去した後、マスク104を用いてシリコン層101をエッチングして、図3(d)のように第1のコア13、テーパ部14、空隙17およびスラブ層18を形成し(図3(d)では空隙17およびスラブ層18は不図示)、次いでウエットエッチングによりマスク104を除去する(図3(e))。このとき、第1のコア13の終端部であるテーパ部14は、先端(第2の光導波路側)に向かって漸次断面積が小さくなるように形成される。テーパ部14の先端の幅は60〜100nmである。
次に、第1のコア13、テーパ部14、空隙17およびスラブ層18を形成したSOI基板上に、アンダークラッド12より屈折率が2〜3%程度高いポリマー系材料をスピンコート法で3μm程度堆積する。このポリマー系材料の上面に光露光用レジストを塗布した後、このレジストを光露光法により加工して、第2のコア15を形成すべき領域にレジストパターンを形成する。このレジストパターンをマスクにしてポリマー系材料をエッチングして、断面が3μm×3μmの第2のコア15を形成する(図4(a))。
最後に、第1コア13、テーパ部14、第2のコア15、空隙17およびスラブ層18を形成したSOI基板上に、屈折率がシリコン酸化膜(アンダークラッド12)と同程度でシリコン酸化膜と光学的に等価なポリマー系材料を6μm程度堆積して、オーバークラッド16を形成する(図4(b))。図2からも分かるように、空隙17にはオーバークラッド16が堆積することは言うまでもない。こうして、本実施の形態の光モジュールが完成する。
なお、本実施の形態では、第2のコア15およびオーバークラッド16の材料をポリマーとして説明したが、前述の屈折率の条件の満たすものであれば、エポキシやポリイミドなどのポリマーだけでなく、SiO2 、SiON、SiNなどの無機材料を用いてもかまわない。
次に、以上のような製造方法を用いて第1のコア13の両側の空隙17の幅(コア13とスラブ層18との間隔)が異なる複数の光モジュールを作製して、これら光モジュールの特性を評価した結果について説明する。図5に、レジストパターン103をマスクにしてシリコン酸化膜102をエッチングする工程におけるレジストパターン103およびシリコン酸化膜102のエッチングレートのエッチング面積依存性と、選択比(シリコン酸化膜/レジストパターン)のエッチング面積依存性を調べた結果を示す。
ここでは、4インチ基板を用い、第1のコア13の両側の空隙17の幅を変えることでエッチング面積を制御している。エッチング面積が45cm2 の場合の結果は、コア13と隣り合うコアとの間にスラブ層18がない従来構造の光モジュールにおける結果であり、エッチング面積が4cm2 の場合の結果は、コア13とスラブ層18との間隔を5μmとした光モジュールにおける結果である。
シリコン酸化膜102のエッチングレートはエッチング面積が増えてもほとんど変化しないが、レジストパターン103のエッチングレートはエッチング面積が増えると増加し、その結果、選択比はエッチング面積の増加とともに低下する。レジストパターン103のエッチングレートが増加する理由は、シリコン酸化膜102をエッチングすることで発生する反応生成物にレジストをエッチングする働きがあるためである。
選択比の低下は、エッチングマスクとなるレジストパターン103を厚くする必要性を生じさせるが、厚いレジストでは細いパターンが形成できないなどの問題があり、プロセスの余裕度を低下させる。つまり、図5の結果は、良好なパターンを安定に形成するにはエッチング面積をできる限り小さくすることが望ましいことを示している。本実施の形態のように、コア13,15と隣接する図示しないコアとの間にスラブ層18を設ける構造にすれば、コア13,15とスラブ層18との間隔を小さくすることで、エッチング面積を小さくすることができる。
図6に、ポジレジストを用いてEB露光法でレジストパターン103を形成したときのレジストパターン103の側壁荒れの大きさと空隙17の幅との関係を示す。空隙17の幅が20μm以上の場合、レジストパターン103の側壁の荒れは10nm程度と大きいが、空隙17の幅を小さくすると側壁の荒れも減少する。ただし、空隙17の幅が10μm以下では、側壁の荒れは3nm程度でほぼ一定となる。レジストパターン103の側壁の荒れが減少する理由は、空隙17の幅を小さくして描画面積を減らすと、基板から反射してくる電子の影響が小さくなるためと考えられる。シリコン細線導波路ではコアの側壁の荒れが小さいことが損失低減のために重要であるから、図6の結果は空隙17の幅を最大でも10μm以下に小さくした方がよいことを示している。
このように、作製プロセス上は空隙17の幅は小さいほど有利であるが、スラブ層18が第1のコア13に近づき過ぎると、コア13を伝搬する光が隣接するスラブ層18に漏れるという問題が起きる。計算からシリコンコアとシリコンスラブとは2μm以上離せば漏れの問題はないことが分かっている。したがって、空隙17の幅を2μm以上、10μm以下とすれば、作製プロセスの余裕度を高め、シリコンコアの側壁荒れを小さくして、低損失な光モジュールを実現することができる。
表1に、空隙17の幅が異なる2つの光モジュールの第1の光導波路1の伝搬損失を示す。
[表1]
第1の光導波路の伝搬損失
┌────┬───────┐
│空隙の幅│伝搬損失 │
├────┼───────┤
│50μm│60dB/cm│
├────┼───────┤
│5μm │13dB/cm│
└────┴───────┘
ここでは、光ファイバーから第2の光導波路3を介して波長1.55μmの光を導入し、第1の光導波路1の長さが異なる光モジュールの挿入損失の値から伝搬損失を算出している。表1によれば、空隙17の幅が50μmの場合に比べて空隙17の幅が5μmの場合の伝搬損失が小さい。つまり、第1のコア13の両側の空隙17の幅を小さくしてスラブ層18を大きくすれば、伝搬損失が大幅に低減することが分かる。
以上のように、第1のコア13および第2のコア15と他の光導波路のコアとの間にスラブ層18を設ける構造にすれば、シリコン層をエッチングする面積を小さくすることができるので、作製プロセスの余裕度を高めることができ、また第1のコア13およびテーパ部14の側壁の荒れを低減することができ、伝搬損失の小さい光モジュールを実現することができる。
なお、本実施の形態では、空隙17の幅を第1のコア13とスラブ層18との間隔として規定したが、第2のコア15とスラブ層18との間隔についても同様に、シリコンのエッチング面積ができる限り小さく、かつコア15を伝搬する光がスラブ層18に漏れることがない値を選択すればよい。具体的には、少なくともコア15の幅と同じ3μmにすれば、コア15を伝搬する光がスラブ層18に漏れることはない。
[第2の実施の形態]
次に、本発明の第2の実施の形態について説明する。図7は本発明の第2の実施の形態となる光モジュールの第1の光導波路の部分を示す平面図である。なお、図7では、オーバークラッドを省略して、第1のコア23、空隙27およびスラブ層28を表している。本実施の形態は、小さい領域に長い導波路を入れ込むため、第1の光導波路を折り畳んで配置した例である。第1のコア23の曲線部の半径は10μm、コア23の断面寸法は厚さが0.2μm、幅が0.4μmである。シリコン細線導波路では急峻な曲げが可能なため、このように小さな領域に導波路を密に配置できるのが特徴の一つとなっている。
第1のコア23の曲線部の半径が10μmの場合、隣り合うコア23の間隔Lは20μmとなる。第1のコア23の両側の空隙27の幅Gを5μmに設定すると、スラブ層28の幅Sは10μm程度となる。したがって、このような設定では、エッチングでシリコンを除く領域とシリコンをスラブ層28として残す領域とがほぼ同じ面積となるので、描画およびエッチングの面積が大きいことになる。このため、第1の実施の形態で述べたような選択比の低下やコア23の側壁荒れが起こる。
そこで、空隙27の幅Gを2μmとして光モジュールを作製すると、スラブ層28の幅Sは約16μmとなり、エッチング面積は全体の面積の4分の1に減らすことができる。描画およびエッチング面積を小さくすることで、エッチング時の選択比の低下を抑え、第1のコア23の側壁荒れを低減することができ、低損失の導波路を再現性よく作製することができる。
このように、導波路の構造や配置によってコアとスラブ層との間隔を変える方法は、描画面積およびエッチング面積を制御することができるので、作製プロセスの余裕度を高め、光導波路を高い安定性、再現性で作製するのに有効である。
本発明は、オプトエレクトロニクス分野、光通信分野に適用することができる。
本発明の第1の実施の形態となる光モジュールの平面図および断面図である。 本発明の第1の実施の形態となる光モジュールの断面図である。 本発明の第1の実施の形態の光モジュールの製造方法を示す工程断面図である。 本発明の第1の実施の形態の光モジュールの製造方法を示す工程断面図である。 レジストパターンおよびシリコン酸化膜のエッチングレートのエッチング面積依存性と選択比のエッチング面積依存性を示す図である。 レジストパターンをEB露光法で形成したときのレジストパターンの側壁荒れの大きさと空隙の幅との関係を示す図である。 本発明の第2の実施の形態となる光モジュールの第1の光導波路を示す平面図である。 モードフィールドサイズ変換部を備えた従来の光モジュールの平面図および断面図である。
符号の説明
1…第1の光導波路、2…モードフィールドサイズ変換部、3…第2の光導波路、11…シリコン基板、12…アンダークラッド、13、23…第1のコア、14…テーパ部、15…第2のコア、16…オーバークラッド、17、27…空隙、18、28…スラブ層。

Claims (6)

  1. シリコン酸化膜からなるアンダークラッドと、
    このアンダークラッド上に配置された断面が四角形のシリコンからなる第1のコアと、
    この第1のコアと隣り合うコアとの間に配置されたシリコンからなるスラブ層とを有し、
    前記アンダークラッドと前記第1のコアとは、第1の光導波路を構成し、
    前記スラブ層は、所定幅の空隙を挟んで前記第1のコアと隣り合うように配置されることを特徴とする光モジュール。
  2. 請求項1記載の光モジュールにおいて、
    前記第1のコアと前記スラブ層との間隔は、2μm以上10μm以下であることを特徴とする光モジュール。
  3. 請求項1または2記載の光モジュールにおいて、
    前記第1のコアの終端部を覆うように配置された第2のコアと、
    前記第1コアの終端部と前記第2のコアとを覆うように配置されたオーバークラッドとを備え、
    前記アンダークラッドと前記第1のコアの終端部と前記第2のコアと前記オーバークラッドとは、モードフィールドサイズ変換部を構成し、
    前記アンダークラッドと前記第2のコアと前記オーバークラッドとは、第2の光導波路を構成し、
    前記スラブ層は、前記オーバークラッドを挟んで前記第2のコアと隣り合うように配置されることを特徴とする光モジュール。
  4. シリコン酸化膜からなるアンダークラッドの上に断面が四角形のシリコンからなる第1のコアを選択的に形成する工程と、
    この第1のコアと隣り合うコアとの間にシリコンからなるスラブ層を選択的に形成する工程とを備え、
    前記アンダークラッドと前記第1のコアとは、第1の光導波路を構成し、
    前記スラブ層は、所定幅の空隙を挟んで前記第1のコアと隣り合うように形成されることを特徴とする光モジュールの製造方法。
  5. 請求項4記載の光モジュールの製造方法において、
    前記第1のコアと前記スラブ層との間隔を変えることで、シリコンをエッチングする面積を調整することを特徴とする光モジュールの製造方法。
  6. 請求項4記載の光モジュールの製造方法において、
    前記第1のコアと前記スラブ層との間隔は、2μm以上10μm以下であることを特徴とする光モジュールの製造方法。

JP2003350480A 2003-10-09 2003-10-09 光モジュールの製造方法 Expired - Lifetime JP4377195B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003350480A JP4377195B2 (ja) 2003-10-09 2003-10-09 光モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003350480A JP4377195B2 (ja) 2003-10-09 2003-10-09 光モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2005115117A true JP2005115117A (ja) 2005-04-28
JP4377195B2 JP4377195B2 (ja) 2009-12-02

Family

ID=34542012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003350480A Expired - Lifetime JP4377195B2 (ja) 2003-10-09 2003-10-09 光モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP4377195B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007047694A (ja) * 2005-08-12 2007-02-22 Bussan Nanotech Research Institute Inc 光伝送路及び光伝送路を有する光学素子
JP2009204736A (ja) * 2008-02-26 2009-09-10 Toshiba Corp 光導波回路及びそれを用いたマルチコア中央処理装置
JP2009251218A (ja) * 2008-04-04 2009-10-29 Nippon Telegr & Teleph Corp <Ntt> 光導波路の作製方法
JP2010015121A (ja) * 2008-06-30 2010-01-21 Internatl Business Mach Corp <Ibm> Cmos適合の集積型誘電体光導波路カプラ及び製造法
JP2010054943A (ja) * 2008-08-29 2010-03-11 Oki Electric Ind Co Ltd スポットサイズ変換器
JP2011123094A (ja) * 2009-12-08 2011-06-23 National Institute Of Advanced Industrial Science & Technology スポットサイズ変換器
JP2013222166A (ja) * 2012-04-19 2013-10-28 Nippon Telegr & Teleph Corp <Ntt> 光導波路およびその作製方法
JP2013250435A (ja) * 2012-05-31 2013-12-12 Fujitsu Ltd 光導波路素子
JPWO2014118836A1 (ja) * 2013-02-01 2017-01-26 日本電気株式会社 光機能集積ユニット及びその製造方法
JP2017534081A (ja) * 2014-11-11 2017-11-16 フィニサー コーポレイション 2段の断熱結合されたフォトニック・システム
US10663680B2 (en) 2016-12-06 2020-05-26 Ii-Vi Delaware Inc. Surface coupled laser and laser optical interposer
US10809456B2 (en) 2018-04-04 2020-10-20 Ii-Vi Delaware Inc. Adiabatically coupled photonic systems with fan-out interposer
US10826267B2 (en) 2015-12-17 2020-11-03 Ii-Vi Delaware Inc. Surface coupled systems
US10992104B2 (en) 2015-12-17 2021-04-27 Ii-Vi Delaware, Inc. Dual layer grating coupler
US11404850B2 (en) 2019-04-22 2022-08-02 Ii-Vi Delaware, Inc. Dual grating-coupled lasers
US11435522B2 (en) 2018-09-12 2022-09-06 Ii-Vi Delaware, Inc. Grating coupled laser for Si photonics

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002122750A (ja) * 2000-10-18 2002-04-26 Nippon Telegr & Teleph Corp <Ntt> 光導波路接続構造
JP2002228862A (ja) * 2001-01-31 2002-08-14 Furukawa Electric Co Ltd:The 平面光導波路型マッハツェンダー回路および該平面光導波路型マッハツェンダー回路を用いた平面光導波回路ならびに光合分波器
WO2002063347A2 (en) * 2000-10-20 2002-08-15 Phosistor Technologies, Incorporated Integrated planar composite coupling structures transform between a small mode size and a large mode size waveguide
JP2003222747A (ja) * 2002-01-30 2003-08-08 Kyocera Corp 光回路基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002122750A (ja) * 2000-10-18 2002-04-26 Nippon Telegr & Teleph Corp <Ntt> 光導波路接続構造
WO2002063347A2 (en) * 2000-10-20 2002-08-15 Phosistor Technologies, Incorporated Integrated planar composite coupling structures transform between a small mode size and a large mode size waveguide
JP2002228862A (ja) * 2001-01-31 2002-08-14 Furukawa Electric Co Ltd:The 平面光導波路型マッハツェンダー回路および該平面光導波路型マッハツェンダー回路を用いた平面光導波回路ならびに光合分波器
JP2003222747A (ja) * 2002-01-30 2003-08-08 Kyocera Corp 光回路基板

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007047694A (ja) * 2005-08-12 2007-02-22 Bussan Nanotech Research Institute Inc 光伝送路及び光伝送路を有する光学素子
JP4549949B2 (ja) * 2005-08-12 2010-09-22 株式会社フジクラ 光学素子
JP2009204736A (ja) * 2008-02-26 2009-09-10 Toshiba Corp 光導波回路及びそれを用いたマルチコア中央処理装置
JP2009251218A (ja) * 2008-04-04 2009-10-29 Nippon Telegr & Teleph Corp <Ntt> 光導波路の作製方法
JP2010015121A (ja) * 2008-06-30 2010-01-21 Internatl Business Mach Corp <Ibm> Cmos適合の集積型誘電体光導波路カプラ及び製造法
US7738753B2 (en) 2008-06-30 2010-06-15 International Business Machines Corporation CMOS compatible integrated dielectric optical waveguide coupler and fabrication
JP2011043852A (ja) * 2008-06-30 2011-03-03 Internatl Business Mach Corp <Ibm> Cmos適合の集積型誘電体光導波路カプラ及び製造装置
JP4702812B2 (ja) * 2008-06-30 2011-06-15 インターナショナル・ビジネス・マシーンズ・コーポレーション Cmos適合の集積型誘電体光導波路カプラ及び製造法
JP2010054943A (ja) * 2008-08-29 2010-03-11 Oki Electric Ind Co Ltd スポットサイズ変換器
JP2011123094A (ja) * 2009-12-08 2011-06-23 National Institute Of Advanced Industrial Science & Technology スポットサイズ変換器
JP2013222166A (ja) * 2012-04-19 2013-10-28 Nippon Telegr & Teleph Corp <Ntt> 光導波路およびその作製方法
JP2013250435A (ja) * 2012-05-31 2013-12-12 Fujitsu Ltd 光導波路素子
JPWO2014118836A1 (ja) * 2013-02-01 2017-01-26 日本電気株式会社 光機能集積ユニット及びその製造方法
JP2017534081A (ja) * 2014-11-11 2017-11-16 フィニサー コーポレイション 2段の断熱結合されたフォトニック・システム
US10001599B2 (en) 2014-11-11 2018-06-19 Finisar Corporation Two-stage adiabatically coupled photonic systems
US10261251B2 (en) 2014-11-11 2019-04-16 Finisar Corporation Two-stage adiabatically coupled photonic systems
US10656333B2 (en) 2014-11-11 2020-05-19 Ii-Vi Delaware Inc. Two-stage adiabatically coupled photonic systems
US10826267B2 (en) 2015-12-17 2020-11-03 Ii-Vi Delaware Inc. Surface coupled systems
US10992104B2 (en) 2015-12-17 2021-04-27 Ii-Vi Delaware, Inc. Dual layer grating coupler
US10663680B2 (en) 2016-12-06 2020-05-26 Ii-Vi Delaware Inc. Surface coupled laser and laser optical interposer
US10809456B2 (en) 2018-04-04 2020-10-20 Ii-Vi Delaware Inc. Adiabatically coupled photonic systems with fan-out interposer
US11435522B2 (en) 2018-09-12 2022-09-06 Ii-Vi Delaware, Inc. Grating coupled laser for Si photonics
US11404850B2 (en) 2019-04-22 2022-08-02 Ii-Vi Delaware, Inc. Dual grating-coupled lasers
US11749968B2 (en) 2019-04-22 2023-09-05 Ii-Vi Delaware, Inc. Dual grating-coupled lasers

Also Published As

Publication number Publication date
JP4377195B2 (ja) 2009-12-02

Similar Documents

Publication Publication Date Title
US8126301B2 (en) Optical waveguide and method for producing the same
US7088890B2 (en) Dual “cheese wedge” silicon taper waveguide
EP1400822B1 (en) Mode-field transforming planar optical waveguide device and manufacturing method
JP4377195B2 (ja) 光モジュールの製造方法
JP3581224B2 (ja) 平面型光学導波路素子
KR101121459B1 (ko) 광섬유 및 평면 광학 도파관을 치밀하게 결합하는 방법 및장치
US6571039B1 (en) Optical waveguide having a weakly-confining waveguide section and a strongly-confining waveguide section optically coupled by a tapered neck
JP3436691B2 (ja) テーパされた導波路の製造方法
JP2008509450A (ja) 光ファイバと一体型平面導波路との間の光結合効率を改善するためのシステム及びテーパ導波路並びにその製造方法
US8000565B2 (en) Buried dual taper waveguide for passive alignment and photonic integration
JP2004133446A (ja) 光モジュール及び製造方法
US20070230873A1 (en) Broadband optical via
US20020191916A1 (en) Vertical waveguide tapers for optical coupling between optical fibers and thin silicon waveguides
JP6394285B2 (ja) 光導波路、スポットサイズ変換器及び光装置
WO2008066160A1 (fr) Convertisseur optique et procédé de fabrication afférent
EP2634613B1 (en) Optical device, optical transmitter, optical receiver, optical transceiver, and method of manufacturing optical device
US20240345319A1 (en) Multi-layer silicon photonics apparatus
JP2004184986A (ja) 光学素子およびその製造方法
JP4914396B2 (ja) 光導波路の作製方法
US7805037B1 (en) Multiplexer having improved efficiency
JP5438080B2 (ja) スポットサイズ変換器
JP3890046B2 (ja) 平面回路型光学素子の製造方法
JP2013231753A (ja) スポットサイズ変換器およびその製造方法
JP7401823B2 (ja) 光導波路部品およびその製造方法
JP4313772B2 (ja) 光導波路の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090910

R151 Written notification of patent or utility model registration

Ref document number: 4377195

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term