JP2009251218A - 光導波路の作製方法 - Google Patents

光導波路の作製方法 Download PDF

Info

Publication number
JP2009251218A
JP2009251218A JP2008098053A JP2008098053A JP2009251218A JP 2009251218 A JP2009251218 A JP 2009251218A JP 2008098053 A JP2008098053 A JP 2008098053A JP 2008098053 A JP2008098053 A JP 2008098053A JP 2009251218 A JP2009251218 A JP 2009251218A
Authority
JP
Japan
Prior art keywords
pattern
layer
silicon
silicon oxide
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008098053A
Other languages
English (en)
Other versions
JP4914396B2 (ja
Inventor
Yasushi Tsuchizawa
泰 土澤
Toshibumi Watanabe
俊文 渡辺
Koji Yamada
浩治 山田
Seiichi Itabashi
聖一 板橋
Hidetaka Nishi
英隆 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2008098053A priority Critical patent/JP4914396B2/ja
Publication of JP2009251218A publication Critical patent/JP2009251218A/ja
Application granted granted Critical
Publication of JP4914396B2 publication Critical patent/JP4914396B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)

Abstract

【課題】シリコン細線よりなるリブ型導波路を、損失を抑制して高効率な状態で、光ファイバーと光結合できるようにする。
【解決手段】シリコン酸化層105の上に、所定の方向(導波方向)に延在するライン状のレジストパターン121およびレジストパターン122が形成された状態とする。レジストパターン121およびレジストパターン122は、連続して一体に形成され、先端部のレジストパターン122は、端部に向けて先細りのテーパ形状に形成された状態とする。次に、これらにより、酸化シリコンパターン141および酸化シリコンパターン142が形成された状態とする。この後、これらをマスクとしてシリコン層103をパターニングする。
【選択図】 図1

Description

本発明は、オプトエレクトロニクス分野および光通信などの分野において使用される光導波路型フィルターなどの平面光波回路において、例えば、SOI基板の上に構築されるシリコンを光の導波路とする平面光波回路を構成する光導波路の作製方法に関するものである。
小型化、高集積化を進めて光デバイスの高機能・低消費電力化を実現させる目的から、近年では、高い屈折率を有するシリコンをコアに用いたシリコン細線導波路に基づく導波路デバイスの開発が盛んになっている。シリコン細線導波路は、一般的にはシリコンからコアを構成し、酸化シリコンからクラッドを構成したチャネル型の導波路であり、シリコンと酸化シリコンとの大きい屈折率差を利用し、断面寸法が200nm〜500nm程度の小さいコア内に光を閉じ込めることで、半径数ミクロンの急峻な曲げを可能にする導波路である。
シリコン細線導波路を用いれば、微小な導波路型デバイスが作製できるため、様々な機能の高集積化が可能となる。さらにまた、シリコン細線導波路は、コアのシリコンが半導体であることを利用し、コア内の自由キャリア密度を制御することで、導波路を透過する光強度を変化させるという特徴も持つ。この特徴により、シリコン細線導波路で光減衰器,光変調器などのアクティブデバイス(能動素子)も実現できる。だたし、キャリア密度を制御する場合は、PIN構造を導波路に作り込むことになり、断面形状が四角形のコアの両脇にシリコンスラブ部を備えたリブ型導波路が使われる。
図5に、シリコン細線によるリブ型導波路から構成した光減衰器の構成例を示す(特許文献1参照)。図5の斜視図に示すように、この光減衰器は、シリコン基板501上に、層厚3μm程度の酸化シリコン層502を介して形成されている層厚0.25μm程度のシリコン層を有するSOI(Silicon on Insulator)基板を使用して形成されている。
SOI基板のBOX(埋め込み酸化層)層と呼ばれる酸化シリコン層502をアンダークラッド層として使用し、シリコン(SOI)層の上にリッジを形成してスラブ503,スラブ504より厚い部分とし、リッジをコア507としている。コア507をこの両脇のスラブ503,スラブ504より厚くすることで、コア507の有効屈折率が、スラブ503,スラブ504の有効屈折率と比較して相対的に大きくなり、コア507に光が閉じ込められるようにしたものである。
コア507は、例えば、幅600nm程度に形成され、厚さが200nm程度に形成されている。また、スラブ503,スラブ504は、厚さが50〜100nm程度に形成されている。従って、コア507は、スラブ503,スラブ504より100〜150nm高くなっている。このコア507よりなるリブ型導波路は、一般的なリソグラフィー技術およびエッチング技術で形成可能であり、コア507の両脇のシリコン層をすべてエッチングせずに途中で止めることで、スラブ503,スラブ504を形成すればよい。このように構成されたリブ型導波路では、導波する光は、コア507の部分に最大強度を持ち、スラブ503,スラブ504に広がっており、モードフィールドサイズは1μm程度である。
さらに図5に示す従来の光減衰器を形成するリブ型導波路では、一部のスラブ503,スラブ504に、p形不純物導入部505およびn形不純物導入部506を形成し、導波路を構成しているコア507を挟むようにPIN構造を形成し、さらにp形不純物導入部505およびn形不純物導入部506には、各々金属パッド(不図示)が接続されている。
このようなシリコン細線を用いたリブ型導波路構造の可変光減衰器では、金属パッドに電流が流れる方向に電圧を印加し、PIN構造を通じて導波路(コア507)に電子あるいは正孔からなるキャリアの注入を可能としている。このようにしてコア507にキャリアを注入することで、注入されたキャリアがコア507を伝搬する光を吸収し、P形不純物導入部505とn形不純物導入部506とに挟まれた領域を通過する光を減衰させるようにしている。
コア507に注入されるキャリアは、p形不純物導入部505とn形不純物導入部506との間に印加される電圧の大きさに応じた量となり、印加する電圧を可変することにより、減衰量を可変することができる。
シリコン細線リブ導波路に基づく光減衰器は、コアサイズが小さいためキャリア注入および除去に要する時間を非常に早くすることが可能となり、高速動作が可能なのが特徴である。
特開2004−258119号公報 T.Shoje, et al. , "Low loss mode size converter form 0.3 μm square Si wire waveguide to singlemode fibers", ELECTRONICS LETTERS, Vol.38, No.25, pp.1669-1670, 5th December 2002.
しかしながら、シリコン細線導波路によるリブ導波路の単一モード条件を満たすコア断面は600nm×200nmと、100nm厚のスラブからなる極微小リブ型構造をしている。このため、導波路端面と光ファイバーとを単純につき合わせただけでは、モードフィールドサイズが大きく違うため、高効率な光結合が実現できないという問題がある。
シリコン細線リブ導波路のモードフィールドサイズが1μm程度であるのに対し、一般的なシングルモード光ファイバーは9μm程度であり、細径の光ファイバーでも4μm程度である。このため、光ファイバーなどの外部回路とシリコン細線リブ導波路を高効率で光結合させるためには、リブ導波路のモードフィールドサイズを広げることが必要である。
チャンネル導波路型のシリコン細線導波路では、シリコンコア端部を細くして逆テーパ形状にし、このテーパ部の上にサイズの大きい第2のコアを形成してモードフィールドを広げるモードフィールド変換構造を形成することで、高効率な接続を実現している(非特許文献1参照)。このスポットサイズ変換構造では、導波路終端部のコアのテーパ部は、スラブ層のないチャネル型であり、スラブ部となるシリコン層を残さず加工している。
しかしリブ型導波路では、コアの両側にシリコンの層を残してスラブ部を形成することになるため、コアとなるシリコン層のエッチングを途中で停止している。このため、このように形成するリブ型導波路で、モードフィールド変換構造を形成するために、リブ型導波路の先端部にテーパ部を形成すれば、このテーパ部においても、両側にシリコンスラブ層が形成されることになる。このため、シリコン細線によるリブ導波路では、チャンネル型シリコン細線導波路と同様のモードフィールドサイズ変換構造は使えない。
このため、シリコン細線によるリブ型導波路を用いたデバイスでは、導波路の端部をそのまま壁開するか、シリコンコアの端部を順テーパ形状にし、断熱的に3μm程度にまで広げてから壁開し、光ファイバーと光結合させるようにしている。しかしながら、端部を3μm程度にまで広げた場合でも、結合損失は10dB程度と大きい。また、コアの幅のみを3μmに広げるためが幅の広いコア内に高次モードが励起され、結合損失が大きいだけでなくデバイスの光信号波形が乱れが生じるなど、ファイバーとの結合がシリコン細線を用いたリブ導波路では大きな問題となっていた。
本発明は、以上のような問題点を解消するためになされたものであり、シリコン細線よりなるリブ型導波路を、損失を抑制して高効率な状態で、光ファイバーと光結合できるようにすることを目的とする。
本発明に係る光導波路の作製方法は、表面にシリコン層を備えた基板を用意し、シリコン層の上に酸化シリコン層が形成された状態とする第1工程と、酸化シリコン層の上に導波方向に延在する第1レジストパターンおよびこの第1レジストパターンに連続するテーパ形状の第2レジストパターンが形成された状態とする第2工程と、第1レジストパターンおよび第2レジストパターンをマスクとして酸化シリコン層をエッチングし、第1レジストパターンの形状が転写された第1酸化シリコンパターン,および第2レジストパターンの形状が転写された第2酸化シリコンパターンが形成された状態とする第3工程と、第1レジストパターンおよび第2レジストパターンを除去した後、第1酸化シリコンパターンおよび第2酸化シリコンパターンをマスクとしてシリコン層を層厚方向の途中までエッチングし、第1酸化シリコンパターンの形状が転写されたリッジパターンおよび第2酸化シリコンパターンの形状が転写されたテーパリッジパターンとともに、スラブ層が形成された状態とする第4工程と、テーパリッジパターンが露出してリッジパターンを含む領域が覆われたマスクパターンが形成された状態とする第5工程と、マスクパターンおよび第2酸化シリコンパターンをマスクとしてスラブ層をエッチングし、テーパリッジパターンが形成されている領域のスラブ層が除去されてテーパコアが形成された状態とする第6工程と、マスクパターンを除去した後、テーパコアの上に、酸化シリコンよりも屈折率の大きい材料からなる中間コアが形成された状態とする第7工程と、コアおよび中間コアを覆う上部クラッド層が形成された状態とする第8工程とを少なくとも備えるようにしたものである。
上記光導波路の作製方法において、酸化シリコン層は、少なくともシリコン層を熱酸化することで形成した熱酸化層を含む。また、酸化シリコン層は、熱酸化層と、この熱酸化層の上に酸化シリコンを堆積することで形成した酸化シリコン層とから構成されている。またこの場合、第1工程では、熱酸化層を形成することで、シリコン層の層厚を所望の値に制御する。
上記光導波路の作製方法において、マスクパターンは、リッジパターンを中心とした導波方向の幅が所望の寸法とされている。
以上説明したように、本発明では、酸化シリコン層の上に導波方向に延在する第1レジストパターンおよびこの第1レジストパターンに連続するテーパ形状の第2レジストパターンをもとに、第1酸化シリコンパターンおよび第2酸化シリコンパターンを形成し、これらでシリコン層を層厚方向の途中までエッチングしてリッジパターンおよびテーパリッジパターンを形成し、またスラブ層を形成し、この後、テーパリッジパターンのスラブ層を選択的にエッチングするようにした。この結果、シリコン細線よりなるリブ型導波路と光ファイバーとを、損失を抑制して高効率な状態で光結合できるようになるという優れた効果が得られる。
以下、本発明の実施の形態における光導波路の作製方法について、図1〜図3を参照して説明する。なお、図1〜図3は、光導波路の作製方法を説明するための工程図であり、(a”)〜(j”)は、平面図、(a)〜(j)は各平面図のx1−x1’断面、(a’)〜(j’)は各平面図のx2−x2’断面を示している。これらの断面は、光導波路の導波高校に垂直な面を示しており、(a)〜(j)は、リブ型の光導波路となる領域を示し、(a’)〜(j’)は、モードフィールド変換部となる領域を示している。
まず、図1(a),(a’) ,(a”)に示すように、単結晶シリコンからなる基板部101と、この上に形成された例えば酸化シリコンからなる埋め込み酸化層102と、この上に形成された単結晶シリコンからなる層厚240nm程度のシリコン(SOI)層103とから構成されたSOI基板を用意する。次いで、例えば、よく知られた熱酸化炉に上記SOI基板を搬入し、SOI層103の表面に熱酸化による熱酸化層104が形成された状態とする。
ここで、後述するように、SOI層103をパターニングすることで光導波路のコアを形成するが、上述したように熱酸化層104を形成することで、コアの寸法(高さ)を所望の値としている。例えば、導波路デバイスおよびモードフィール変換構造の都合から、コアを形成するSOI層103の層厚を200nmに調整(制御)する場合、初期には層厚240nmのSOI層103の表面を40nm程度熱酸化して熱酸化層104を形成することで、SOI層103の層厚を200nmとする。なお、シリコンの厚みは、熱酸化によりほぼ2.2倍の膜厚の酸化膜に変化する。従って、シリコン層を40nm分熱酸化すると、層厚が約88nmの熱酸化層104が、層厚200nmのSOI層103の上に形成されることになる。このようにして形成した熱酸化層104は、後述するように、SOI層103をパターニングするために用いるマスク層の一部となる。
次に、図1(b),(b’) ,(b”)に示すように、上述したように形成した熱酸化層104の上に、ECRプラズマを用いたプラズマ促進CVD法(PECVD法)により酸化シリコンを堆積し、酸化シリコン層105が形成された状態とする。上述したように、SOI層103の膜厚(層厚)制御のために形成した熱酸化層104は、層厚88nm程度であり、SOI層103をパターニングするためのマスクとしては層厚が薄い。このため、酸化シリコン層105を追加で形成し、熱酸化層104と酸化シリコン層105とで、層厚150nm程度とし、マスクとして十分な層厚が得られる状態とする。なお、例えば、SOI層103をより薄く形成するために、熱酸化層104を厚く形成する場合は、熱酸化層104のみでマスクを形成してもよい。
次に、図1(c),(c’) ,(c”)に示すように、酸化シリコン層105の上に、所定の方向(導波方向)に延在するライン状のレジストパターン121およびレジストパターン122が形成された状態とする。レジストパターン121およびレジストパターン122は、連続して一体に形成され、先端部のレジストパターン122は、端部(図1(c”)の右側端部)に向けて先細りのテーパ形状に形成された状態とする。例えば、テーパ形状のレジストパターン122は、導波方向の長さが200〜500μm、先端の幅は80〜120nm程度とする。レジストパターン121およびレジストパターン122は、公知のリソグラフィー技術により形成すればよい。
次に、レジストパターン121およびレジストパターン122をマスクとして下層の酸化シリコン層105および熱酸化層104を選択的にエッチング除去し、また、レジストパターン121およびレジストパターン122を除去することで、図1(d),(d’) ,(d”)に示すように、酸化シリコンパターン141および酸化シリコンパターン142が形成された状態とする。これらは、レジストパターン121およびレジストパターン122の形状が転写され、連続して一体に形成され、先端部の酸化シリコンパターン142は、端部(図1(d”)の右側端部)に向けて先細りのテーパ形状に形成された状態となる。例えば、反応性イオンエッチングなどの垂直異方性を有するドライエッチング法を用いることで、酸化シリコンパターン141および酸化シリコンパターン142が形成された状態とすればよい。
次に、酸化シリコンパターン141および酸化シリコンパターン142をマスクとして下層のSOI層103を選択的にエッチングし、図2(e),(e’) ,(e”)に示すように、リッジパターン103a,テーパリッジパターン103c,およびスラブ層103bが形成された状態とする。
ここで、上記エッチングをSOI層103の層厚方向の途中で停止することで、スラブ層103bが形成された状態とする。例えば、層厚200nmのSOI層103を層厚方向に100nmよりある程度多めにエッチングしてこのエッチングを停止することで、層厚が100nmより薄いスラブ層103bが形成された状態とすればよい。このエッチングにおいても、例えば、反応性イオンエッチングなどの垂直異方性を有するドライエッチング法を用いればよい。このようなドライエッチングにより、リッジパターン103a,テーパリッジパターン103cの部分の断面形状を、ほぼ矩形の状態とすることができる。なお、このエッチング処理により、酸化シリコンパターン141および酸化シリコンパターン142もある程度エッチングされ、これらの上層の、堆積により形成された酸化シリコン層が薄くなる。
次に、図2(f),(f’) ,(f”)に示すように、リッジパターン103a(酸化シリコンパターン141)の部分を含むリブ型導波路領域を覆うマスクパターン201が形成された状態とする。マスクパターン201は、例えば、導波方向の幅が20μm程度とされている。マスクパターン201は、例えば、公知のポジ型レジストをフォトリソグラフィー技術によりパターニングすることで形成すればよい。
ここで、本例では、リッジパターン103aの全ての領域が、マスクパターン201で覆われるようにしたが、これに限るものではない。テーパリッジパターン103cとの境界よりある程度(例えば数μm)の領域のリッジパターン103aが、マスクパターン201で覆われずに露出した状態としてもよい。また、マスクパターン201の導波方向の幅は、コアとなるリッジパターン103aの幅の数倍から数十倍程度とする。
次に、マスクパターン201で覆われていないスラブ層103bを、前述したリッジパターン103aおよびテーパリッジパターン103cの形成と同様に、反応性イオンエッチングなどの公知のドライエッチング法でエッチング除去する。この選択的なエッチングにより、酸化シリコンパターン142(テーパリッジパターン103c)の領域のスラブ層103bが除去され、図2(g),(g’) ,(g”)に示すように、コア131とスラブ部131aおよびスラブ部131bとから構成されたリブ型導波路、および、テーパコア132より構成されたチャンネル型導波路が形成された状態が得られる。また、コア131とテーパコア132とは連続して一体に形成されており、モードフィールド変換部を構成するチャネル型導波路が、コア131よりなるリブ型導波路に連続して接続した状態となる。
ここで、上述したエッチングでは、マスクパターン201とともに、酸化シリコンパターン142がマスクとなり、スラブ層103bを選択的にエッチングしている。このため、酸化シリコンパターン142もある程度エッチングされ、膜厚が減少する。例えば、堆積により形成された上層の酸化シリコン層がなくなり、酸化シリコンパターン142が、熱酸化により形成された熱酸化層のみから構成されるようになる。
また、マスクパターン201は、リッジパターン103aを中心とした導波方向の幅を所望の寸法、例えば、導波路方向の幅をリッジパターン103aの幅の数倍から数十倍程度とし、面積があまり広くならないようにしている。このため、エッチングの工程で、樹脂より構成されるマスクパターン201から放出される炭素などのレジスト含有物の影響を小さくできる。従って、リッジパターン103aおよびテーパリッジパターン103cの形成のための酸化シリコンパターン141および酸化シリコンパターン142を用いたシリコンのエッチングと、ほぼ同条件で上記処理を行うことができる。この結果、マスクパターン201で覆われていない領域において、例えば、酸化シリコンパターン142をマスクとした垂直異方性を備えた状態のエッチングにより、テーパコア132の側壁が基板平面に対して垂直な状態に形成でき、テーパコア132の断面形状を矩形に形成できる。
次に、マスクパターン201を酸素プラズマやオゾンなどの活性酸素によるアッシングで除去し、図3(h),(h’) ,(h”)に示すように、酸化シリコンパターン141(コア131)の領域も露出した状態とする。
次に、コア131の領域およびテーパコア132の領域を含む埋め込み酸化層102の上(全域)に、酸化シリコンよりも屈折率の高い膜(中間屈折率膜)が形成された状態とする。例えば、プラズマCVDにより、屈折率が酸化シリコンより3%程度高いSiOxあるいはSiONからなる中間屈折率膜を膜厚3μm程度に形成する。当然ながら、これら材料は、コアとなるシリコンより屈折率が低い材料である。
次いで、公知のフォトリソグラフィー技術により、テーパコア132を含む一部領域が覆われるレジストパターンを形成し、このレジストパターンをマスクとし、反応性イオンエッチングなどにより中間屈折率膜を選択的にエッチング除去する。この後、レジストパターンを除去することで、図3(i),(i’) ,(i”)に示すように、中間屈折率膜よりなる中間コア106が、少なくともテーパコア132を覆うように形成された状態とする。中間コア106が形成されているテーパコア132の領域がモードフィールド変換部となるが、中間コア106が、コア131の領域にまで形成されているようにしてもよい。
次に、図3(j),(j’) ,(j”)に示すように、コア131の領域および中間コア106の領域を含む埋め込み酸化層102の上に、酸化シリコンからなる上部クラッド層107が形成された状態とする。コア131および中間コア106が、上部クラッド層107に埋め込まれた状態とする。
上述したことにより、図3(k)の断面図に示すように、コア131よりなるリブ型導波路に、テーパコア132および中間コア106よりなるチャネル型導波路のモードフィールド変換部が、連続して接続した光導波路が得られる。なお、図3(k)は、図3(j”)のy−y’断面を示しており、導波方向に平行な断面を示している。
この光導波路について説明すると、シリコン細線リブ導波路は、シリコンからなる基板部101上に3μm程度のBOX層と呼ばれる埋め込み酸化層102、この上に形成されたSOI層103を有するSOI基板を用い、埋め込み酸化層102をアンダークラッド層として使用し、SOI層103の上にリッジを形成してスラブ部131a,スラブ部131bより厚い部分とし、このリッジをコア131としている。コア131をこの両脇のスラブ部131a,スラブ部131bより厚くすることで、コア131の有効屈折率が、スラブ部131a,スラブ部131bの有効屈折率と比較して相対的に大きくなり、コア131に光が閉じ込められるようになる。
コア131は、例えば、幅600nm程度に形成され、厚さが200nm程度に形成されている。また、スラブ部131a,スラブ部131bは、厚さが50〜100nm程度に形成されている。従って、コア131は、スラブ部131a,スラブ部131bより100〜150nm高くなっている。このように構成されたリブ型導波路では、導波する光は、コア131の部分に最大強度を持ち、スラブ部131aおよびスラブ部131bに1μm程度広がっている。
また、本実施の形態における光導波路では、リブ型導波路の端部に、このリブ型導波路のモードフィールド径を広げるためのモードフィールド変換部が付加されている。このモードフィールド変換部は、長さ200〜500μmをかけてコア幅が600nmから80〜120nm程度へ細っている先細りのテーパ形状のテーパコア132と、これを覆うように形成された屈折率が酸化シリコンよりも高い膜からなる中間コア106と、これらを覆う上部クラッド層107から構成されている。なお、コア131およびコア132の上には、酸化シリコンパターン141および酸化シリコンパターン142が残るが、膜厚が薄く、何ら問題とはならない。
ところで、図示していないが、例えば、スラブ部131aにp形不純物導入部を形成し、スラブ部131bにn形不純物導入部を形成し、コア131を挟むようにPIN構造を形成するなど、リブ型導波路に光減衰器などの機能を持たす構造が備えられていてもよい。
次に、シリコン細線コアを形成するシリコン層の表面を熱酸化することで、シリコン層の層厚を制御することに関連し、熱酸化により減少するシリコン層の層厚と、熱酸化により形成される酸化シリコン層の層厚との関係について説明する。図4は、熱酸化により減少するシリコン層の層厚と、熱酸化により形成される酸化シリコン層の層厚との関係を示す相関図である。図4に示すように、測定した結果得られたプロット(白丸)をフィッティングした直線の傾きの値はほぼ2.2となる。このことは熱酸化でシリコン層厚の2.2倍の厚みを持ったシリコン酸化層が形成されることを示している。従ってこの2.2倍の関係を考慮すれば、前述したSOI層103の層厚と、エッチングマスクになる熱酸化層104の層厚とを同時に調整(制御)することができる。
上述したように、本実施の形態における光導波路の作製方法によれば、シリコン細線よりなるリブ型導波路の終端部に、テーパ構造を持つシリコン細線コアとこれを覆う中間コアからなるチャネル型導波路のモードフィールド変換部が連続して形成されるようになる。また、コアを形成(パターニング)するためのエッチングマスクになる層の形成は、熱酸化あるいは熱酸化に続いて酸化シリコンを堆積するようにした。この結果、熱酸化のときにシリコン層の層厚を調整する機能も持たせることが可能となり、リブ導波路とモードフィールド変換構造の様々な構造設計に対応できるようになる。このように、本実施の形態によれば、シリコン細線リブ導波路に基づいて作製される光デバイスが、光ファイバーや他の導波路などの外部光回路と高効率で結合できる状態が得られるようになる。
本発明の実施の形態における光導波路の作製方法について説明するための工程図である。 本発明の実施の形態における光導波路の作製方法について説明するための工程図である。 本発明の実施の形態における光導波路の作製方法について説明するための工程図である。 熱酸化により減少するシリコン層の層厚と、熱酸化により形成される酸化シリコン層の層厚との関係を示す相関図である。 シリコン細線によるリブ型導波路から構成した光減衰器の構成例を示す斜視図である。
符号の説明
101…基板部、102…埋め込み酸化層、103…シリコン(SOI)層、103a…リッジパターン、103b…スラブ層、103c…テーパリッジパターン、104…熱酸化層、105…酸化シリコン層、106…中間コア、107…上部クラッド層、121,122…レジストパターン、131…コア、132…テーパコア、131a,131b…スラブ部、141,142…酸化シリコンパターン、131a,131b…スラブ。

Claims (5)

  1. 表面にシリコン層を備えた基板を用意し、前記シリコン層の上に酸化シリコン層が形成された状態とする第1工程と、
    前記酸化シリコン層の上に導波方向に延在する第1レジストパターンおよびこの第1レジストパターンに連続するテーパ形状の第2レジストパターンが形成された状態とする第2工程と、
    前記第1レジストパターンおよび前記第2レジストパターンをマスクとして前記酸化シリコン層をエッチングし、前記第1レジストパターンの形状が転写された第1酸化シリコンパターン,および前記第2レジストパターンの形状が転写された第2酸化シリコンパターンが形成された状態とする第3工程と、
    前記第1レジストパターンおよび前記第2レジストパターンを除去した後、前記第1酸化シリコンパターンおよび前記第2酸化シリコンパターンをマスクとして前記シリコン層を層厚方向の途中までエッチングし、前記第1酸化シリコンパターンの形状が転写されたリッジパターン、および前記第2酸化シリコンパターンの形状が転写されたテーパリッジパターンとともに、スラブ層が形成された状態とする第4工程と、
    前記テーパリッジパターンが露出して前記リッジパターンを含む領域が覆われたマスクパターンが形成された状態とする第5工程と、
    前記マスクパターンおよび前記第2酸化シリコンパターンをマスクとして前記スラブ層をエッチングし、前記テーパリッジパターンが形成されている領域の前記スラブ層が除去されてテーパコアが形成された状態とする第6工程と、
    前記マスクパターンを除去した後、前記テーパコアの上に、酸化シリコンよりも屈折率の大きい材料からなる中間コアが形成された状態とする第7工程と、
    前記コアおよび前記中間コアを覆う上部クラッド層が形成された状態とする第8工程と
    を少なくとも備えることを特徴とする光導波路の作製方法。
  2. 請求項1記載の光導波路の作製方法において、
    前記酸化シリコン層は、少なくとも前記シリコン層を熱酸化することで形成した熱酸化層を含む
    ことを特徴とする光導波路の作製方法。
  3. 請求項2記載の光導波路の作製方法において、
    前記酸化シリコン層は、前記熱酸化層と、この熱酸化層の上に酸化シリコンを堆積することで形成した酸化シリコン層とから構成されている
    ことを特徴とする光導波路の作製方法。
  4. 請求項2または3記載の光導波路の作製方法において、
    前記第1工程では、前記熱酸化層を形成することで、前記シリコン層の層厚を所望の値に制御する
    ことを特徴とする光導波路の作製方法。
  5. 請求項1〜4のいずれか1項に記載の光導波路の作製方法において、
    前記マスクパターンは、前記リッジパターンを中心とした導波方向の幅が所望の寸法とされている
    ことを特徴とする光導波路の作製方法。
JP2008098053A 2008-04-04 2008-04-04 光導波路の作製方法 Expired - Fee Related JP4914396B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008098053A JP4914396B2 (ja) 2008-04-04 2008-04-04 光導波路の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008098053A JP4914396B2 (ja) 2008-04-04 2008-04-04 光導波路の作製方法

Publications (2)

Publication Number Publication Date
JP2009251218A true JP2009251218A (ja) 2009-10-29
JP4914396B2 JP4914396B2 (ja) 2012-04-11

Family

ID=41312016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008098053A Expired - Fee Related JP4914396B2 (ja) 2008-04-04 2008-04-04 光導波路の作製方法

Country Status (1)

Country Link
JP (1) JP4914396B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011123094A (ja) * 2009-12-08 2011-06-23 National Institute Of Advanced Industrial Science & Technology スポットサイズ変換器
JP2011242650A (ja) * 2010-05-19 2011-12-01 Fujikura Ltd 光導波路素子の製造方法
JP2011242651A (ja) * 2010-05-19 2011-12-01 Fujikura Ltd 光導波路素子
JP2012042849A (ja) * 2010-08-23 2012-03-01 Nippon Telegr & Teleph Corp <Ntt> 光導波路デバイス
JP2013205642A (ja) * 2012-03-28 2013-10-07 Fujitsu Ltd スポットサイズ変換素子の製造方法およびスポットサイズ変換素子付き光導波路
JP2013222166A (ja) * 2012-04-19 2013-10-28 Nippon Telegr & Teleph Corp <Ntt> 光導波路およびその作製方法
WO2023243014A1 (ja) * 2022-06-15 2023-12-21 日本電信電話株式会社 光導波路接続構造

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09304651A (ja) * 1996-05-10 1997-11-28 Nec Corp 光結合器及びその製造方法
JP2004151700A (ja) * 2002-10-07 2004-05-27 Nippon Telegr & Teleph Corp <Ntt> 平面回路型光学素子およびその製造方法
JP2005115117A (ja) * 2003-10-09 2005-04-28 Nippon Telegr & Teleph Corp <Ntt> 光モジュールおよびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09304651A (ja) * 1996-05-10 1997-11-28 Nec Corp 光結合器及びその製造方法
JP2004151700A (ja) * 2002-10-07 2004-05-27 Nippon Telegr & Teleph Corp <Ntt> 平面回路型光学素子およびその製造方法
JP2005115117A (ja) * 2003-10-09 2005-04-28 Nippon Telegr & Teleph Corp <Ntt> 光モジュールおよびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011123094A (ja) * 2009-12-08 2011-06-23 National Institute Of Advanced Industrial Science & Technology スポットサイズ変換器
JP2011242650A (ja) * 2010-05-19 2011-12-01 Fujikura Ltd 光導波路素子の製造方法
JP2011242651A (ja) * 2010-05-19 2011-12-01 Fujikura Ltd 光導波路素子
JP2012042849A (ja) * 2010-08-23 2012-03-01 Nippon Telegr & Teleph Corp <Ntt> 光導波路デバイス
JP2013205642A (ja) * 2012-03-28 2013-10-07 Fujitsu Ltd スポットサイズ変換素子の製造方法およびスポットサイズ変換素子付き光導波路
JP2013222166A (ja) * 2012-04-19 2013-10-28 Nippon Telegr & Teleph Corp <Ntt> 光導波路およびその作製方法
WO2023243014A1 (ja) * 2022-06-15 2023-12-21 日本電信電話株式会社 光導波路接続構造

Also Published As

Publication number Publication date
JP4914396B2 (ja) 2012-04-11

Similar Documents

Publication Publication Date Title
JP4914396B2 (ja) 光導波路の作製方法
EP1400822B1 (en) Mode-field transforming planar optical waveguide device and manufacturing method
JP5413810B2 (ja) 光導波路及びその製造方法
KR101435731B1 (ko) 도파관 격자 결합기를 포함하는 광자 집적 회로
JP2004133446A (ja) 光モジュール及び製造方法
JP2005538426A (ja) 埋め込みモードコンバータ
JP2007072433A (ja) 光集積素子及び光制御素子
JP2011022464A (ja) 光導波路
JP4377195B2 (ja) 光モジュールの製造方法
KR100326046B1 (ko) 열광학 스위치 및 그 제작방법
JP3890046B2 (ja) 平面回路型光学素子の製造方法
JP5161152B2 (ja) 可変光減衰器の作製方法
JP5065333B2 (ja) 可変光減衰器
JP2013231753A (ja) スポットサイズ変換器およびその製造方法
JP2012042849A (ja) 光導波路デバイス
JP5204059B2 (ja) 光検出器の製造方法
JP4212040B2 (ja) 複合光導波路
JP2004170627A (ja) 平面導波路及びアレイ導波路型回折格子
JP2013238708A (ja) スポットサイズ変換器およびその製造方法
JP2015087510A (ja) 光モジュールの作製方法
JP3795848B2 (ja) 光平面回路型光学素子の製造方法
WO2004008203A1 (en) Planar waveguide with tapered region
JP2013222166A (ja) 光導波路およびその作製方法
RU2712985C1 (ru) Устройство модового конвертера
JP4420264B2 (ja) 光導波路の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111122

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111121

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120120

R151 Written notification of patent or utility model registration

Ref document number: 4914396

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees