JP2005108341A5 - - Google Patents

Download PDF

Info

Publication number
JP2005108341A5
JP2005108341A5 JP2003341533A JP2003341533A JP2005108341A5 JP 2005108341 A5 JP2005108341 A5 JP 2005108341A5 JP 2003341533 A JP2003341533 A JP 2003341533A JP 2003341533 A JP2003341533 A JP 2003341533A JP 2005108341 A5 JP2005108341 A5 JP 2005108341A5
Authority
JP
Japan
Prior art keywords
data
fbc
cell
semiconductor layer
channel body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003341533A
Other languages
English (en)
Other versions
JP2005108341A (ja
JP4443886B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2003341533A priority Critical patent/JP4443886B2/ja
Priority claimed from JP2003341533A external-priority patent/JP4443886B2/ja
Priority to US10/756,513 priority patent/US7123509B2/en
Publication of JP2005108341A publication Critical patent/JP2005108341A/ja
Publication of JP2005108341A5 publication Critical patent/JP2005108341A5/ja
Application granted granted Critical
Publication of JP4443886B2 publication Critical patent/JP4443886B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Claims (5)

  1. 基板上に埋め込み絶縁膜を介して形成される半導体層と、
    前記半導体層に形成されるフローティングのチャネルボディに多数キャリアを蓄積してデータを記憶するFBC（Floating Body Cell）と、
    前記FBCとサイズ、形状および電気特性が同一で、基準ビット線に接続された基準セルと、
    前記基準セルのチャネルボディに、データ"１"未満でデータ"０"より大きい中間データを書き込む制御を行う中間セル書込制御回路と、
    前記基準セルから読み出した中間データに基づいて、前記FBCに記憶されたデータを読み出す制御を行うセンスアンプと、を備えることを特徴とする半導体集積回路装置。
  2. 前記中間セル書込制御回路は、前記基準セルのチャネルボディにデータ"１"を書き込んだ後に前記中間データを書き込むことを特徴とする請求項１に記載の半導体集積回路装置。
  3. 前記中間セル書込制御回路は、前記中間データを書き込む際には、データ"０"を書き込む場合よりもビット線電位の絶対値を低くすることを特徴とする請求項２に記載の半導体集積回路装置。
  4. 基板上に埋め込み絶縁膜を介して形成される半導体層と、
    前記半導体層に形成されるフローティングのチャネルボディに多数キャリアを蓄積してデータを記憶するFBC（Floating Body Cell）と、
    前記FBCに記憶されたデータを読み出す制御を行うセンスアンプと、を備え、
    前記センスアンプは、
    選択されたFBCに記憶されたデータを読み出して保持する保持回路と、
    前記選択されたFBCに記憶されたデータを読み出した後、該FBCにデータ"１"を書き込んだ後、データ"１"未満でデータ"０"より大きい中間データを書き込む制御を行う書込制御回路と、
    前記選択されたFBCに記憶された中間データを読み出して、前記保持回路で保持されたデータと比較する比較回路と、を有することを特徴とする半導体集積回路装置。
  5. 基板上に埋め込み絶縁膜を介して形成される半導体層と、
    前記半導体層に形成されるフローティングのチャネルボディに多数キャリアを蓄積してデータを記憶するFBC（Floating Body Cell）と、
    前記FBCのチャネルボディに、２n（ｎは２以上の整数）通りの電位を書き込む制御を行う書込制御回路と、を備えることを特徴とする半導体集積回路装置。
JP2003341533A 2003-09-30 2003-09-30 半導体記憶装置 Expired - Fee Related JP4443886B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003341533A JP4443886B2 (ja) 2003-09-30 2003-09-30 半導体記憶装置
US10/756,513 US7123509B2 (en) 2003-09-30 2004-01-14 Floating body cell memory and reading and writing circuit thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003341533A JP4443886B2 (ja) 2003-09-30 2003-09-30 半導体記憶装置

Publications (3)

Publication Number Publication Date
JP2005108341A JP2005108341A (ja) 2005-04-21
JP2005108341A5 true JP2005108341A5 (ja) 2006-02-02
JP4443886B2 JP4443886B2 (ja) 2010-03-31

Family

ID=34373462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003341533A Expired - Fee Related JP4443886B2 (ja) 2003-09-30 2003-09-30 半導体記憶装置

Country Status (2)

Country Link
US (1) US7123509B2 (ja)
JP (1) JP4443886B2 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006065698A2 (en) * 2004-12-13 2006-06-22 William Kenneth Waller Sense amplifier circuitry and architecture to write data into and/or read data from memory cells
US7606066B2 (en) * 2005-09-07 2009-10-20 Innovative Silicon Isi Sa Memory cell and memory cell array having an electrically floating body transistor, and methods of operating same
CN1937071B (zh) * 2005-09-22 2010-10-13 中芯国际集成电路制造(上海)有限公司 用于存储器系统的高性能读出放大器及相应的方法
JP4373972B2 (ja) * 2005-11-14 2009-11-25 東芝メモリシステムズ株式会社 半導体記憶装置
US7327621B2 (en) * 2005-11-24 2008-02-05 Ememory Technology Inc. Current sense amplifier with lower sensing error rate by using smaller sensing current difference
KR100663368B1 (ko) * 2005-12-07 2007-01-02 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 라이트 및 리드방법
KR100675299B1 (ko) * 2006-02-15 2007-01-29 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 라이트 및 리드방법
US7542345B2 (en) * 2006-02-16 2009-06-02 Innovative Silicon Isi Sa Multi-bit memory cell having electrically floating body transistor, and method of programming and reading same
KR100714309B1 (ko) * 2006-02-21 2007-05-02 삼성전자주식회사 캐패시터가 없는 메모리 셀을 구비한 반도체 메모리 장치
US7733707B2 (en) * 2006-07-21 2010-06-08 Hynix Semiconductor Inc. 1-transistor type DRAM cell, DRAM device and DRAM comprising thereof and driving method thereof and manufacturing method thereof
KR100870937B1 (ko) * 2006-10-27 2008-12-01 삼성전자주식회사 캐패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리장치 및 이 장치의 데이터 라이트 및 리드 방법
KR100819552B1 (ko) * 2006-10-30 2008-04-07 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 동작 방법
KR100843706B1 (ko) * 2006-11-17 2008-07-04 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 동작 방법
KR100885717B1 (ko) 2006-11-24 2009-02-27 삼성전자주식회사 커패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리장치 및 이 장치의 동작 방법
US7675771B2 (en) 2006-11-24 2010-03-09 Samsung Electronics Co., Ltd. Capacitor-less DRAM circuit and method of operating the same
US7675781B2 (en) * 2006-12-01 2010-03-09 Infineon Technologies Ag Memory device, method for operating a memory device, and apparatus for use with a memory device
KR20080058798A (ko) 2006-12-22 2008-06-26 삼성전자주식회사 커패시터리스 동적 반도체 메모리 장치 및 이 장치의 동작방법
JP2008293605A (ja) * 2007-05-25 2008-12-04 Elpida Memory Inc 半導体記憶装置
US7630262B2 (en) * 2007-07-04 2009-12-08 Hynix Semiconductor, Inc. One-transistor type dram
KR20090116088A (ko) * 2008-05-06 2009-11-11 삼성전자주식회사 정보 유지 능력과 동작 특성이 향상된 커패시터리스 1ｔ반도체 메모리 소자
US7969808B2 (en) * 2007-07-20 2011-06-28 Samsung Electronics Co., Ltd. Memory cell structures, memory arrays, memory devices, memory controllers, and memory systems, and methods of manufacturing and operating the same
KR101308048B1 (ko) * 2007-10-10 2013-09-12 삼성전자주식회사 반도체 메모리 장치
KR20090075063A (ko) 2008-01-03 2009-07-08 삼성전자주식회사 플로팅 바디 트랜지스터를 이용한 동적 메모리 셀을 가지는메모리 셀 어레이를 구비하는 반도체 메모리 장치 및 이장치의 동작 방법
US7848134B2 (en) * 2008-07-23 2010-12-07 Qimonda Ag FB DRAM memory with state memory
DE102008034327B4 (de) * 2008-07-23 2013-10-31 Qimonda Ag FB DRAM-Speicher mit Zustandsspeicher
KR101566404B1 (ko) * 2008-11-25 2015-11-05 삼성전자주식회사 반도체 소자의 동작 방법
KR20100070158A (ko) * 2008-12-17 2010-06-25 삼성전자주식회사 커패시터가 없는 동작 메모리 셀을 구비한 반도체 메모리 장치 및 이 장치의 동작 방법
KR101442177B1 (ko) * 2008-12-18 2014-09-18 삼성전자주식회사 커패시터 없는 1-트랜지스터 메모리 셀을 갖는 반도체소자의 제조방법들
JP2010157568A (ja) * 2008-12-26 2010-07-15 Funai Electric Advanced Applied Technology Research Institute Inc メモリセルアレイ
JP2010157569A (ja) * 2008-12-26 2010-07-15 Funai Electric Advanced Applied Technology Research Institute Inc メモリセルアレイ
KR101109555B1 (ko) * 2010-06-16 2012-01-31 이화여자대학교 산학협력단 불휘발성 메모리 장치 및 그것의 읽기 방법
CN102376353B (zh) * 2010-08-18 2013-09-18 格科微电子（上海）有限公司 随机存储器
US8698480B2 (en) * 2011-06-27 2014-04-15 Micron Technology, Inc. Reference current distribution

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3238574B2 (ja) * 1994-07-28 2001-12-17 株式会社東芝 不揮発性半導体記憶装置とその消去方法
DE69702256T2 (de) * 1996-06-24 2001-01-18 Advanced Micro Devices Inc Verfahren für einen merhfachen, bits pro zelle flash eeprom, speicher mit seitenprogrammierungsmodus und leseverfahren
JP4713783B2 (ja) 2000-08-17 2011-06-29 株式会社東芝 半導体メモリ装置
US6621725B2 (en) * 2000-08-17 2003-09-16 Kabushiki Kaisha Toshiba Semiconductor memory device with floating storage bulk region and method of manufacturing the same
JP4216483B2 (ja) 2001-02-15 2009-01-28 株式会社東芝 半導体メモリ装置
TWI230392B (en) * 2001-06-18 2005-04-01 Innovative Silicon Sa Semiconductor device
JP2003031693A (ja) * 2001-07-19 2003-01-31 Toshiba Corp 半導体メモリ装置
KR100463954B1 (ko) * 2002-05-17 2004-12-30 주식회사 하이닉스반도체 플래시 메모리 장치 및 그 소거 방법

Similar Documents

Publication Publication Date Title
JP2005108341A5 (ja)
JP6995824B2 (ja) 半導体装置の作製方法
KR102026027B1 (ko) 반도체 장치
KR101904445B1 (ko) 반도체 장치
EP1324343A3 (en) Non-volatile semiconductor memory device adapted to store a multi-valued data in a single memory cell
KR101718931B1 (ko) 반도체 장치
EP1475805A3 (en) Semiconductor memory device
EP1329895A3 (en) High-density magnetic random access memory device and method of operating the same
KR20120092002A (ko) 반도체 장치
KR20230130172A (ko) 반도체 장치
KR20110098678A (ko) 반도체 장치
TW201220436A (en) Semiconductor device
TW200516760A (en) Nonvolatile semiconductor memory device
EP1215678A3 (en) Semiconductor memory, and memory access method
CN107646143A (zh) 使用背侧金属层的高密度存储器架构
ATE430978T1 (de) Selbstumschaltende speichervorrichtung
WO2003063169A3 (en) Magnetoresistive memory devices and assemblies; and methods of storing and retrieving information
US20140308759A1 (en) Method of forming semiconductor device having magnetic tunnel junction and related device
EP1441362A3 (en) Magnetic random access memory devices
JP2004200641A (ja) Ｎａｎｄ型磁気抵抗ラム
EP1445774A3 (en) Magnetic random access memory device
JP2003197879A (ja) バイポーラ接合トランジスターを用いたマグネチックｒａｍの動作方法
CN105428364B (zh) 石墨烯和有机薄膜复合结构的光触发非易失性存储器及方法
US8248906B2 (en) Ferroelectric hard disk system
CN113744776A (zh) 存储器电路及其数据写入和读取方法、存储器、电子设备