JP2005093257A - 温度制御回路 - Google Patents

Abstract

【課題】ヒータ回路の電力用ＰＯＷＭＯＳＦＥＴの発熱部を金属放熱板に取り付ける場合は、前記発熱部と金属放熱板との間に電気的絶縁シートを介して取り付けねば成らないので、放熱効果が悪く、また、組立てが複雑になる。
【解決手段】電力用ＰＯＷＭＯＳＦＥＴをＪタイプとして、該電力用ＦＥＴＱ１とサーミスタＴＨ１と板状の発熱体（ヒーター）Ｈ１とを、フレキシブルプリント基板３に一体化して装着し、該フレキシブルプリント基板３の前記電力用ＦＥＴＱ１のドレイン部が金属製オーブン４の壁面に密着するよう固定する。該オーブン４内に水晶振動子５を前記電力用ＦＥＴＱ１とサーミスタＴＨ１と発熱体（ヒーター）Ｈ１に近接するように配置する。
【選択図】図２

Description

本発明は、温度制御回路に関し、特に恒温槽型圧電発振器に用いられる放熱効果の優れた温度制御回路に関する。

通信機器あるいは測定器等の基準信号源に用いられる水晶発振器は、温度変化に対して高い精度で出力周波数が安定していることが求められている。
一般に水晶発振器の中でも極めて高い周波数安定度が得られるものとしては、電気的特性が温度の影響を受け易い水晶振動子等の電子部品を一定温度に保たれた恒温槽内に収納した恒温槽型水晶発振器（ＯＣＸＯ）が知られており、これにより例えば1×10⁻⁷〜5×10^−１０ｐｐｍ／0〜＋60℃と極めて高い周波数安定度が得られている。

図８は、前記恒温槽の槽内温度を制御するための従来の温度制御回路の一例を示す電気回路図である。同図に示すように、本温度制御回路は、水晶振動子（図示しない）の温度を検知し、この情報に基づいた電流を出力する制御部２１と、該制御部２１からの電流値に基づいて水晶振動子を加熱するためのヒーター回路部２２とを備えている。
前記制御部２１は、電源Ｖｃｃに接続された抵抗Ｒ２１、Ｒ２２、Ｒ２３の直列回路の前記抵抗Ｒ１、Ｒ２の接続中点が抵抗Ｒ２４を介して差動増幅器ＩＣ１のプラス（＋）入力と接続される。また、電源Ｖｃｃに接続された抵抗Ｒ２５と温度センサとしてのサーミスタＴＨ２１との直列回路の接続中点が前記差動増幅器ＩＣ２１のマイナス（−）入力に接続されると共に、差動増幅器ＩＣ２１の出力が帰還抵抗２５を介して前記差動増幅器ＩＣ１のマイナス（−）入力に接続されるよう構成したものである。
前記抵抗Ｒ２２、Ｒ２３は温度設定を行うための調整用抵抗であり、抵抗Ｒ２１とＲ２２の接続中点に接続されたコンデンサＣ２１は交流ノイズ遮断用コンデンサである。

前記ヒーター回路部２２は、電源Ｖｃｃに接続されたＪタイプの電力用ＭＯＳ ＦＥＴ（以下、電力用ＦＥＴという）Ｑ２１とヒーターＨ２１とで構成され、ヒーターＨ２１は電源Ｖｃｃと電力用ＦＥＴＱ２１のソースＳとの間に接続される。
前記差動増幅器ＩＣ２１の出力は、抵抗Ｒ２７、Ｒ２８及びＣ２２で構成される高周波ノイズ遮断用のローパスフィルタを介して電力用ＦＥＴＱ２１のゲートＧに接続されると共に抵抗２９が電源Ｖｃｃと電力用ＦＥＴＱ２１のゲートＧとの間に接続される。

上記構成の温度制御回路は、前記サーミスタＴＨ２１の抵抗値が周囲温度に従って変化するために差動増幅器の（＋）側入力と（−）側入力との電位差が変化し、これに伴い前記電力用ＦＥＴＱ２１のゲートＧに流れる電流が制御されるため、ヒーターＨ２１の加熱温度が制御されて水晶振動子等の電子部品を所定の温度に加熱、及び、保温することを可能にしている。
例えば、温度が上昇した場合、前記サーミスタＴＨ２１の抵抗値が小さくなり、これに伴って差動増幅器ＩＣ２１の入力側端子間の電位差が小さくなって、該差動増幅器ＩＣ２１の出力電流が減少する。
そして、電力用ＦＥＴＱ２１のゲートＧに供給される電流（電圧）が減少するとヒーターＨ２１を流れる該電力用ＦＥＴＱ２１のドレイン電流が減少し、その結果、ヒーターＨ２１の発熱量が少なくなって温度が低下する。
一方、温度が低下するとサーミスタＴＨ２１の抵抗値が大きくなり上記の説明とは逆に前記ヒーターＨ２１の発熱量が増加して温度が上昇する。

本温度制御回路における前記制御部２１とヒーター回路部２１の電源は共通の電源Ｖｃｃより供給されているが、前記制御部２１用の電源には、大電流を消費するヒーター回路部２２と分離して、別途定電圧回路を設けて該定電圧回路より供給される場合もある。
なお、本例のヒーター回路部２２においては、電力力用ＦＥＴＱ２１の増幅率が大となり差動増幅器ＩＣ２１の利得との相乗により過剰利得となり、ハンチング等の不安定動作を起こす恐れがあるので、この場合は、前記電力用ＦＥＴＱ２１のドレインＤと接地間に第２のヒーターを挿入することにより利得を抑圧し安定動作が図られる。

上述のように、温度制御回路が動作するので、ヒーターＨ２１とサーミスタＴＨ２１と水晶振動子とを近接配置すれば、水晶振動子の周囲温度は、制御部２１のバイアス回路の設定条件に基づき加熱と放熱とが釣り合った温度点にて一定に保たれる。そして、このように制御された水晶振動子を用いて水晶発振器を構成すれば、水晶振動子が周囲の温度変化に係わらず一定温度に保たれることによって該水晶発振器の周波数温度特性は安定する。
特開２００１―１１７６４５号公報

しかしながら、パワートランジスタにおいて、電力用ＭＯＳ ＦＥＴではドレインより、また、バイポーラトランジスタではコレクタより発熱する。そして、一般にパワートランジスタには放熱板が付加され、該放熱板はドレインあるいはコレクタに直結している。そのため、放熱のためにパワートランジスタを金属板に取り付ける場合、放熱板と金属板の間に絶縁シートを装着して取り付け、回路のショートを避ける必要があった。
そのため、従来の温度制御回路では、パワートランジスタの放熱のための絶縁シートが必要なため、放熱が不十分になりやすく、また、安定動作させるために主ヒーター及びサブヒーターの２つを必要とする場合があり、さらに、組み立てが複雑になるという問題があった。
本発明は、上記課題を解決するためになされたものであって、パワートランジスタの放熱効果が高く、簡単な回路構成で優れた温度制御機能が得られる回路を提供することを目的とする。

上記課題を解決するため、請求項１の発明においては、被加熱物を加熱するためのヒータと該ヒータに電力を供給する電流制御用の第1のＦＥＴ回路を含むヒータ回路部と前記被加熱物の温度変化に基づいて前記ＦＥＴのゲート電圧を制御する差動増幅器と感熱素子とを含む制御部とで構成される温度制御回路であって、前記ＦＥＴ回路のソース出力電圧の一部を前記差動増幅器の入力に抵抗を介して負帰還するように構成したことを特徴とする。
請求項２の発明においては、請求項１の温度制御回路であって、前記負帰還用抵抗に並列にキャパシタを付加して形成した積分機能によって前記ＦＥＴ回路の電流ハンチング動作を抑えたことを特徴とする。
また、請求項３の発明においては、請求項１または請求項２に記載の温度制御回路であって、第２のＦＥＴ回路を前記第1のＦＥＴ回路のゲート入力回路に設け、該第1のＦＥＴ回路のソース出力電圧の一部を前記第２のＦＥＴ回路のゲート回路に加えて生じた該第２のＦＥＴ回路のドレインの電位を前記第1のＦＥＴ回路のゲート入力回路に帰還することによって、前記第1のＦＥＴの過電流を保護するよう構成したえたことを特徴とする。
さらに、請求項４の発明においては、請求項１乃至請求項３のいずれかに記載の温度制御回路であって、電気的に設置された金属製オーブンに前記第1のＦＥＴのドレインを密接装着して熱結合を強めたことを特徴とする。

本発明による温度制御回路においては、パワートランジスタをＪタイプのＰＯＷＭＯＳ ＦＥＴとすることにより、該ＦＥＴのドレインをネジ止め等によって、直接金属製オーブンに取り付けることができるので、同ＦＥＴの放熱効果が高められるとともに、前記オーブンの加熱効果を高めることができる。
また、前記ＦＥＴのソース電圧を差動増幅器の（一）入力に帰還し利得制御を行うことによって、利得の増加と、電源変動による電流変化を抑圧でき優れた特性を得ることができる。さらに、制御部とヒーター回路部を共通の電源としたので、回路の簡素化を図ることができた。
上述のように本発明によれば、制御効率の優れた温度制御回路を提供することができ、高安定発振器（ＯＣＸＯ）の性能向上に顕著な効果を発揮できる。

以下、本発明を図面に示した実施の形態に基づいて詳細に説明する。図１は、本発明に係わる温度制御回路の実施の一形態例を示す電気回路図である。同図に示すように、本温度制御回路は、水晶振動子（図示しない）の温度を検知し、この情報に基づいた電流を出力する制御部１と、該制御部１からの電流値に基づいて水晶振動子を加熱するためのヒーター回路部２とを備えている。
前記制御部１は、電源Ｖｃｃに接続された抵抗Ｒ１、Ｒ２、Ｒ３の直列回路の前記抵抗Ｒ１、Ｒ２の接続中点が抵抗Ｒ４を介して差動増幅器ＩＣ１のプラス（＋）入力と接続され、また、電源Ｖｃｃに接続された抵抗Ｒ５と後述のサーミスタＴＨ１との直列回路の接続中点が前記差動増幅器ＩＣ１のマイナス（−）入力に接続されるよう構成される。
抵抗Ｒ２、Ｒ３は温度設定を行うための調整用抵抗であり、抵抗Ｒ１とＲ２の接続中点に接続されたコンデンサＣ１は交流ノイズ遮断用コンデンサである。

前記ヒーター回路部２は、金属製オーブンに収容されたＪタイプの電力用ＭＯＳ ＦＥＴ（以下、Ｊ型ＦＥＴという）Ｑ１と、ヒーターＨ１と、サーミスタＴＨ１とで構成され、ヒーターＨ１は電源Ｖｃｃと前記ＪタイプＦＥＴＱ１のソースＳ間に接続される。

前記差動増幅器ＩＣ１の出力は、抵抗Ｒ７、Ｒ８を介してＪ型ＦＥＴＱ１のゲートＧに接続される。前記抵抗Ｒ７、Ｒ８の接続中点に接続されたコンデンサＣ３は交流ノイズ遮断用コンデンサである。
前記Ｊ型ＦＥＴＱ１のソースＳは高抵抗Ｒ６を介して差動増幅器ＩＣ１の（−）入力に接続され、該差動増幅器ＩＣ１と電力用ＦＥＴＱ１とを含む制御利得を決定する。コンデンサＣ２は積分回路を構成して、ヒーターＨ１の急激な電流変化を抑圧する。

前記差動増幅器ＩＣ１の（−）入力には電源Ｖｃｃに接続された抵抗Ｒ５とサーミスタＴＨ１とで分圧された電圧が入力される。サーミスタＴＨ１は低温で高い抵抗値を示し、高温になるに従い抵抗値は低下する。その温度特性は式（１）で示される。

本温度制御回路に電源が投入されたとき、ヒーターＨ１が装着されたオーブンの温度は低温であるためサーミスタＴＨ１の抵抗値は高く、そのため、前記差動増幅器ＩＣ１の（−）入力は高電位で該差動増幅器ＩＣ１の出力は０電位である。
このとき、電力用ＦＥＴＱ１のゲート・ソース間電位は最大電位となり、ソースＳよりドレインＧに向け大電流が流れ、ヒーターＨ１と該電力用ＦＥＴＱ１からの発熱によりオーブンは急激に加熱される。この加熱によってサーミスタＴＨ１の抵抗値が低下して差動増幅器ＩＣ１の（−）入力の電位が低下し、この電位が差動増幅器ＩＣ１の（＋）入力と（−）入力との電位差が大きくなるに従い、該差動増幅器ＩＣ１の出力は上昇する。
このため、電力用ＦＥＴＱ１のゲートＧの電位が上昇してゲート・ソース間電位差が低下し、ヒーターＨ１の電流が減少する。

その結果、電力用ＦＥＴＱ１のソースＳ１の電位が上昇する。そして、該ソースＳ１から抵抗Ｒ６を介して帰還される電位により、差動増幅器ＩＣ１の（−）入力の電位が上昇し、該差動増幅器ＩＣ１の（−）入力の入力抵抗と帰還抵抗Ｒ６の比によって決定される利得によってヒーターＨ１の電流が決定し、所定のサーミスタＴＨ１の感知温度（抵抗値）でバランスして安定する。

図２は、本発明による温度制御回路を用いた恒温槽型水晶発振器の構造の実施の一形態例を模式的に示した縦断面図である。
同図に示すように、恒温槽型水晶発振器の温度制御回路のヒータ回路部２の電力用ＦＥＴＱ１とサーミスタＴＨ１と板状の発熱体（ヒーター）Ｈ１とは、フレキシブルプリント基板３に一体化して装着され、該フレキシブルプリント基板３の前記電力用ＦＥＴＱ１のドレイン部が金属製オーブン４の壁面に密着するよう固定される。該オーブン４内に水晶振動子５を前記電力用ＦＥＴＱ１とサーミスタＴＨ１と発熱体（ヒーター）Ｈ１に近接するように配置する。
そして、本恒温槽型水晶発振器は、前記金属製オーブン４と接続されて前記温度制御回路の制御部１の部品及び他の発振回路部品を装着したプリント配線基板６が水晶発振器用ケース７に収容され、端子８によって発振出力が取り出される構造を有する。

図１の回路構成において、電気回路部品を下記のように定数設定してシミュレーションを行い性能確認を行った。
Ｃｌ、Ｃ２、Ｃ３：各 0.1μＦ、Ｃ４：10μＦ
Ｈ１：2.35Ω（２Ｗ）
ＩＣ１：TC75S51FU（OP AMP）
Ｑ１：2SＪ140（POWMOS FET）
Ｒ１、Ｒ２＋Ｒ３、Ｒ４、Ｒ５、Ｒ７、Ｒ８：各10ｋΩ、Ｒ６：210ｋΩ、Ｒ９：１ＭΩ
ＴＨ１：可変（Ｂ＝4400、Ｒ(25℃)＝200ｋΩ）

図３（ａ）は、サーミスタＴＨ１の抵抗値を変化させたときの電力用ＦＥＴＱ１、ヒーターＨ１及び全体の消費電力の変化を示す特性図であり、同図（ｂ）は、サーミスタＴＨ１の特性定数をＢ＝4400、Ｒ(25℃)＝200kΩとして、式（１）に従って図３（ａ）の抵抗値の変化を温度変化に変換して示した消費電力の特性図である。
同図（ｂ）に示されるように、76℃まで急激に加熱し、その後パワーが減少して、約78℃でパワーは０に近づく、即ち、76〜78℃が温度制御範囲となる。加熱時のトータル電力は５Ｗであり、電力用ＦＥＴＱ１とヒーターＨ１の消費電力は、ほぼ半々である。その後、電力用ＦＥＴＱ１の電力は徐々に減少し、高温側で急激に減少する。ヒーターＨ１は低温度で急激に減少し、高温側では緩やかに減少する。
図４は、電源電圧を５Ｖに設定し、電圧を4.5〜5.5Ｖの範囲で可変した場合の消費電力の変化を示す特性図である。同図に示されるように、電圧の上昇に従い電力用ＦＥＴＱ１及びヒーターＨ１の電力が緩やかに増加する。

次に、図１の本発明の回路と図８の従来の回路例との比較を行った。
図８の従来回路例の定数設定は下記のとおりである。
Ｃｌ、Ｃ３：各 0.1μＦ、Ｃ４：10μＦ
Ｈ１：2.35Ω（２Ｗ）
ＩＣ１：TC75S51FU（OP AMP）
Ｑ１：2SＪ140（POWMOS FET）
Ｒ１、Ｒ２＋Ｒ３、Ｒ４、Ｒ５、Ｒ７、Ｒ８：各10ｋΩ、Ｒ６：210ｋΩ、Ｒ９：１ＭΩ
ＴＨ１：可変（Ｂ＝4400、Ｒ(25℃)＝200ｋΩ）

図５は、本発明の回路と図８の従来の回路例の温度変化に対する消費電力の特性比較図である。
同図に示されるように、従来回路例は温度変化に対して制御利得が本発明の回路のほぼ半分になっている。これは、電力用ＦＥＴＱ２１に制御電流が流れたとき、ヒータＨ１の抵抗により該電力用ＦＥＴＱ２１のソース電位が下がり、そのため、ゲート・ソース間に逆バイアスが掛かることにより該電力用ＦＥＴＱ２１の利得が低下するためである。
図６（ａ）は、電源電圧変動に対する消費電力の特性比較図である。同図に示されるように、本発明の回路は、従来回路例より少ない変化量を示す。また、同図（ｂ）は、電源電圧変動に対する消費電力変動率の特性比較図である。同図（ｂ）に示されるように、本発明の回路は、従来回路例より電源電圧変動に対してきわめて安定していることがわかる。

図７は、本発明に係わる温度制御回路の他の変形実施例を示す電気回路図である。同図に示すように、本温度制御回路は、図１の回路にＪタイプのＦＥＴＱ２で構成される過電流保護回路を付加したことを特徴とする。したがって、主としてＦＥＴＱ２による過電流保護回路の動作を説明し、他の回路の動作説明は省略する。
同図に示すように、前記過電流保護回路は、ＪタイプのＦＥＴＱ２と抵抗Ｒ１０、Ｒ１１の直列回路で構成され、該抵抗Ｒ１０、Ｒ１１の直列回路は電源Ｖｃｃと前記電力用ＦＥＴＱ１のソースＳ１との間に接続される。そして、前記抵抗Ｒ９、Ｒ１０の接続中点がＦＥＴＱ２のゲートＧ２に接続される。
前記ＦＥＴＱ２のソースＳ２は電源Ｖｃｃに、ドレインＤ２は前記差動増幅器ＩＣ１の出力回路の抵抗Ｒ７とＲ８の接続中点に、それぞれ接続される。
該前記抵抗Ｒ１０、Ｒ１１の直列回路は、電力用ＦＥＴＱ１のソースＳ１の電位を検出してＦＥＴＱ２のゲートＧ２へ、その分圧電位を入力する。ＦＥＴＱ２には、ゲート・ソース間電圧のｇｍ（相互コンダクタンス）倍の電流がドレイン・ソース間に流れる。

ここで、電力用ＦＥＴＱ１に流れる電流が増加すると該電力用ＦＥＴＱ１のソースＳ２の電位が下がり、抵抗Ｒ９、Ｒ１０の接続中点の電位が下がるため、ＦＥＴＱ２のゲート・ソース間電位が増加し、ドレインＤ２の電位、即ち、Ｒ７・Ｒ８の接続点の電位が低下して、電力用ＦＥＴＱ１のゲート電位が低下する。その結果、電力用ＦＥＴＱ１のソース・ドレイン間の電流を抑圧する。

前述の図１、図７の温度制御回路においては、温度センサとしてサーミスタＴＨ１を使用したが、温度センサとしてポジスタを使用することも可能である。この場合、図１の電源Ｖｃｃと接地間ののＲ5及びＴＨ１の直列回路をポジスタ及び抵抗の直列回路とし、該ポジスタをヒーター回路の一部としてサーミスタＴＨ１の代わりに金属製オーブンに収容する。
また、電源Ｖｃｃと電力用ＦＥＴＱ１のソースＳ１間に挿入する発熱体に温度ヒューズを用いることも可能であり、この温度ヒューズは、通常は抵抗体として動作し、過電流が流れたときに溶断して回路を保護する。

本発明に係わる温度制御回路の実施の一形態例を示す電気回路図。 本発明の温度制御回路のヒーター回路部の構造の実施の一形態例を模式的に示した縦断面図。 図１の温度制御回路の性能確認結果を示す特性図で、（ａ）は、サーミスタＴＨ１の抵抗値を変化させたときのＪタイプＦＥＴＱ１、ヒーターＨ１及び全体の消費電力の変化を示す特性図、（ｂ）は、サーミスタＴＨ１の温度変化に対する消費電力の特性図。 図１の温度制御回路の電圧変動に対する消費電力特性図。 本発明の図１の温度制御回路と図７の従来の回路例との温度変化に対する消費電力の特性比較図、 （ａ）は、電源電圧変動に対する消費電力の特性比較図、（ｂ）は、電源電圧変動に対する消費電力変動率の特性比較図。 本発明に係わる温度制御回路の他の変形実施例を示す電気回路図。 従来の温度制御回路の一例を示す電気回路図。

符号の説明

１・・制御部、 ２・・ヒーター回路部、 ３・・フレキシブルプリント基板、
４・・オーブン、 ５・・水晶振動子、 ６・・プリント配線基板、
７・・水晶発振器用ケース、 ８・・端子、
２１・・制御部、 ２２・・ヒーター回路部、
Ｃ１〜Ｃ４、Ｃ２１〜Ｃ２３・・コンデンサ、 Ｈ１、Ｈ２１・・ヒータ、
ＩＣ１、ＩＣ２１・・差動増幅器、 Ｑ１、Ｑ２、Ｑ２１・・ＰＯＷＭＯＳ ＦＥＴ、
Ｒ１〜Ｒ１１、Ｒ２１〜Ｒ２９・・抵抗、 ＴＨ１、ＴＨ２１・・サーミスタ

Claims (4)

1. 被加熱物を加熱するためのヒータと該ヒータに電力を供給する電流制御用の第1のＦＥＴ回路を含むヒータ回路部と前記被加熱物の温度変化に基づいて前記ＦＥＴのゲート電圧を制御する差動増幅器と感熱素子とを含む制御部とで構成される温度制御回路であって、
   前記ＦＥＴ回路のソース出力電圧の一部を前記差動増幅器の入力に抵抗を介して負帰還するように構成したことを特徴とする温度制御回路。
2. 前記負帰還用抵抗に並列にキャパシタを付加して形成した積分機能によって前記ＦＥＴ回路の電流ハンチング動作を抑えたことを特徴とする請求項１に記載の温度制御回路。
3. 第２のＦＥＴ回路を前記第1のＦＥＴ回路のゲート入力回路に設け、該第1のＦＥＴ回路のソース出力電圧の一部を前記第２のＦＥＴ回路のゲート回路に加えて生じた該第２のＦＥＴ回路のドレインの電位を前記第1のＦＥＴ回路のゲート入力回路に帰還することによって、前記第1のFETの過電流を保護するよう構成したえたことを特徴とする請求項１または請求項２に記載の温度制御回路。
4. 電気的に設置された金属製オーブンに直接前記第1のＦＥＴのドレインを前記第1のＦＥＴのドレインを密接装着して熱結合を強めたことを特徴とする請求項１乃至請求項３のいずれかに記載の温度制御回路。
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   

Images