JP2005086998A - 動的多位相動作 - Google Patents

Abstract

【課題】出力レギュレータの動作特性を改善する。
【解決手段】
制御システムによって、調整済ＤＣ出力を有しスイッチング周波数において動作する多相出力レギュレータが制御される。多相出力レギュレータは、別個に制御可能な出力位相を入力源から生成する少なくとも２つのスイッチ・アレイを備える。出力位相は結合して調整済ＤＣ出力を形成する。制御システムは、調整済出力に対応する検出信号に応答して、サンプリング周波数において動作可能なデジタル・コントローラであって、生成すべき出力位相の数量を決定し、各スイッチ・アレイを制御して出力位相を生成するための駆動信号を生成するデジタル・コントローラを備える。デジタル・コントローラは、サンプリング周波数において駆動信号を制御して、各出力位相間の位相間隔を動的に設定する。
【選択図】図２

Description

本発明は、出力レギュレータに関する。

出力レギュレータは、実質的にすべての電子デバイスを含む多くの装置およびデバイスで使用されている。出力レギュレータは通常、装置またはデバイス内の回路に電力を供給するために、未調整入力電力を１つまたは複数の調整済出力に変換する。調整済出力は調整済電圧であるのが最も一般的だが、調整済電流および調整済電力が生成されることもある。出力レギュレータは、装置またはデバイスと一体化されることもあるし、出力レギュレータは、装置またはデバイスと組み合わせられる別個のアセンブリであることもある。出力レギュレータのいくつかの特性を用いて、電力密度、効率、出力調整、および過度応答などの動作特性を含む特定のデザインの品質を判定する事が出来る。

例えば小型化、消費電力の低下、精度および信頼性の向上、または過度条件の間の動作向上などによって出力レギュレータを用いる装置およびデバイスを改善することが可能となるように、出力レギュレータの動作特性を改善することが望まれている。

制御システムによって、調整済ＤＣ出力を有しスイッチング周波数において動作する多相出力レギュレータが制御される。多相出力レギュレータは、別個に制御可能な出力位相を入力源から生成する少なくとも２つのスイッチ・アレイを備える。出力位相は結合して調整済ＤＣ出力を形成する。制御システムは、調整済出力に対応する検出信号に応答して、サンプリング周波数において動作可能なデジタル・コントローラであって、生成すべき出力位相の数量を決定するとともに、各スイッチ・アレイを制御して出力位相を生成するための駆動信号を生成するデジタル・コントローラを備える。デジタル・コントローラは、サンプリング周波数において駆動信号を制御して、各出力位相間の位相間隔を動的に設定する。

他の特徴においては、デジタル・コントローラは、駆動信号の負荷サイクルを決定する負荷サイクル・コントローラを含む。スイッチ・コントローラが、負荷サイクルおよび位相間隔の関数として駆動信号を生成する。デジタル・コントローラは、レギュレータ基準に基づいて、イネーブルにすべきスイッチ・アレイの数量を制御する。レギュレータ基準は、出力電流、複数のスイッチ・アレイのうちの任意のスイッチ・アレイ用のパワー・スイッチ電流、出力インダクタ電流、出力電圧、出力リップル電圧、入力電圧、ノイズ発生、ディスクリート部品における電力消費、回路における電力消費、または多相出力レギュレータにおける電力消費からなる群から選択される。デジタル・コントローラは、イネーブルにすべきスイッチ・アレイの数量を決定する。多相出力レギュレータは、出力位相をフィルタするために各スイッチ・アレイに対応する出力フィルタを更に備える。デジタル・コントローラは、スイッチ・アレイをターン・オンの間に制御して、出力フィルタを流れる電流を初期化する。

他の特徴においては、サンプリング周波数はスイッチング周波数よりも大きい。駆動信号がパルス幅を有し、サンプリング周波数が、対応するクロック周期を有する。デジタル・コントローラは、駆動信号をディザリングしてパルス幅をクロック周期の何分の一かだけ延ばすように動作可能である。

調整済ＤＣ出力を生成するための多相出力レギュレータが、制御システムを備え、スイッチング周波数において動作して別個に制御可能な出力位相を入力源から生成する少なくとも２つのスイッチ・アレイを更に備える。出力位相は結合して調整済ＤＣ出力を形成する。出力フィルタが、出力位相をフィルタする。

更に他の特徴においては、調整済出力が、出力電圧、出力電流、および出力電力からなる群から選択される。デジタル・コントローラは、電圧モードおよび電流モードからなる群から選択される制御モードを含む。各スイッチ・アレイが、入力源からの電力を出力位相の１つに変換する少なくとも２つのパワー・スイッチを含む。各スイッチ・アレイが、スイッチ・アレイを流れる電流を検出する電流検出回路を含む。駆動信号は、スイッチ・アレイを流れる電流の関数として制御される。

制御システムが、調整済ＤＣ出力を有しスイッチング周波数において動作する多相出力レギュレータを制御する。多相出力レギュレータは、別個に制御可能な出力位相を入力源から生成する少なくとも２つのスイッチ・アレイを備える。出力位相は結合して調整済ＤＣ出力を形成する。制御システムは、調整済出力に対応する検出信号に応答するコントローラであって、生成すべき出力位相の数量を決定するとともに、各スイッチ・アレイを制御して出力位相を生成するための駆動信号を生成するコントローラを備える。駆動信号は、立ち上がりエッジおよび立ち下がりエッジを有するパルスを含む。コントローラは、駆動信号の立ち上がりエッジおよび立ち下がりエッジの一方を制御して、各出力位相間の位相間隔を動的に設定する。コントローラは、駆動信号の立ち上がりエッジおよび立ち下がりエッジの他方を制御して、調整済出力を調整する。

他の特徴においては、コントローラは、駆動信号の負荷サイクルを決定する負荷サイクル・コントローラを含む。スイッチ・コントローラが、負荷サイクルおよび位相間隔の関数として駆動信号を生成する。コントローラが、レギュレータ基準に基づいて、イネーブルにすべきスイッチ・アレイの数量を制御する。レギュレータ基準は、出力電流、複数のスイッチ・アレイのうちの任意のスイッチ・アレイ用のパワー・スイッチ電流、出力インダクタ電流、出力電圧、出力リップル電圧、入力電圧、ノイズ発生、ディスクリート部品における電力消費、回路における電力消費、または多相出力レギュレータにおける電力消費からなる群から選択される。コントローラは、イネーブルにすべきスイッチ・アレイの数量を決定する。多相出力レギュレータは更に、出力位相をフィルタするために各スイッチ・アレイに対応する出力フィルタを備える。コントローラは、スイッチ・アレイをターン・オンの間に制御して、出力フィルタを流れる電流を初期化する。

他の特徴においては、多相出力レギュレータが、調整済ＤＣ出力を生成し、制御システムを備え、更に、スイッチング周波数において動作して、別個に制御可能な出力位相を入力源から生成する少なくとも２つのスイッチ・アレイを備える。出力位相は結合して調整済ＤＣ出力を形成する。出力フィルタが出力位相をフィルタする。

本発明を適用出来る更なる領域は、以下に与える詳細な説明から明らかになる。詳細な説明および具体的な例は、本発明の好ましい実施形態を示してはいるが、例示のみを目的とすることが意図されており、本発明の範囲を限定することは意図されていない事を理解されたい。

種々の図面において、同様の参照符号は同様の要素を示す。

図１に、負荷１２に調整済電力を供給するための多相出力レギュレータ１０を示す。多相出力レギュレータ１０はバック・トポロジを有すると記載しているが、任意のタイプのトポロジを用いることができ、例えばブースト、フライバック（バック・ブースト）、クック、セピック、ゼータなどである。多相出力レギュレータ１０は、未調整ＤＣ電圧（Ｖｉｎなど）を、動的に制御された位相関係を有する多出力位相１８へ変換するための、パワー・アレイ２０を含んでいても良い。各出力位相１８は、位相間隔だけ他の出力位相電圧に対して時間的に傾いていても良い可変パルス幅の電力信号を含んでいても良い。加えて、アクティブな出力位相の数量を動的に制御しても良い。例えば、パワー・アレイ２０は、最大で「Ｎ」個の異なる出力位相（例えば８つの出力位相）１８を生成しても良い。ある動作条件の間、４つの出力位相がアクティブでかつ９０度の時間間隔を置いて配置されても良い。そして多相出力レギュレータ１０が動作する間に、出力位相１８をもう１つアクティブにして、５つのアクティブな出力位相を動的に制御して７２度の時間間隔を置いて配置しても良い。

パワー・アレイ２０は、各出力位相１８に対応する電流検出信号Ｉｓを生成しても良い。出力位相１８に対応する多相出力フィルタ２４によって、出力位相１８をフィルタして、フィルタされた出力２５を生成しても良い。出力２５を結合して調整済出力２６を形成しても良い。各出力フィルタ２４は、出力インダクタと出力コンデンサとを含んでいても良い。２つ以上の出力位相１８を傾けることによって、調整済出力のリップル電圧を減らすことができ、リップル周波数を増加させることによって、出力フィルタのサイズを小さくする事が出来る。調整済出力２６は好ましくはＤＣ電圧出力であり、電圧、電流、および電力を含む任意の出力特性であって良い。未調整電圧Ｖｉｎは、任意の形態の入力電力、例えば交流（ＡＣ）電圧およびＤＣ電圧であって良い。ＡＣ入力電圧の場合、ＡＣ電圧をＤＣ入力電圧Ｖｉｎへ変換するための整流段階（図示せず）が含まれていても良い。出力センサ２８は、調整済出力２６を検出して、フィードバック信号１６をデジタル・コントローラ１４へ送っても良い。出力を検出するために、任意のタイプの出力センサ２８を用いて良い。デジタル・コントローラ１４は、フィードバック信号１６などの入力信号を受けるとそれに応答して、パワー・アレイ２０を駆動するための１つまたは複数の制御信号を生成しても良い。他の入力信号には、図１における信号１７のような、パワー・アレイ２０からの電流検出信号Ｉｓが含まれていても良い。デジタル・コントローラ１４内の制御信号には、負荷サイクル信号、位相間隔信号、およびイナーシャライザ信号が含まれていても良い。負荷サイクル信号は、動作周波数、可変周波数対固定周波数動作、出力位相の生成数、アクティブな出力位相１８によって生成される負荷サイクルを制御しても良い。位相間隔信号は、各出力位相１８の位相角度を制御しても良い。イナーシャライザ信号は、パワー・アレイ２０のターン・オンを制御して、出力インダクタを流れる電流を定常状態レベルまで増加させてターン・オンの間の調整済出力における過度電流を減らしても良い。デジタル・コントローラ１４は、制御信号に基づいて駆動信号を生成してパワー・アレイ２０を駆動しても良い。デジタル・コントローラ１４は、多相出力レギュレータのスイッチング周波数よりも大きいサンプリング周波数で動作しても良い。デジタル・コントローラ１４は、例えばスイッチング周波数と比べて３２倍大きいサンプリング周波数で動作しても良いが、サンプリング周波数の周波数は限定されない。デジタル・コントローラ１４は、リアル・タイムのデジタル信号プロセッサなどの任意のプログラマブルのデジタル装置内に実装して良い。

図２に、電流を負荷６２へ供給するための多相出力レギュレータ５０の一態様を示す。多相出力レギュレータ５０は、ＤＣ入力電圧から位相出力を生成するための２〜「Ｎ」個のスイッチ・アレイ５４を有するパワー・アレイ５２を含んでいても良い。各スイッチ・アレイ５４は、１つまたは複数の制御信号を受けて、スイッチ・アレイ５４の動作特性、例えば負荷サイクル、動作周波数、イネーブル／ディセーブル、およびスタート・アップ動作、を制御しても良い。

図３に、スイッチ・アレイ８０の一態様を示す。スイッチ・アレイ８０は、１つまたは複数の駆動信号に応答して、パルス幅変調出力を生成しても良い。一対のパワー・スイッチ８２および８４を、２つの電圧源の間のハーフ・ブリッジ構成で結合しても良い。パワー・スイッチ８２および８４を駆動信号によって駆動してスイッチング・モードで動作させて、パルス幅変調出力を生成しても良い。任意のタイプのパワー・スイッチを用いて良く、例えばＭＯＳＦＥＴ、ＢＪＴ、ＭＣＴ，ＩＧＢＴ、およびＲＦＦＥＴなどであって良い。各パワー・スイッチ８２および８４は、１つまたは複数の並列パワー・スイッチを含んでいても良い。

ドライバ８８および８９は、デジタル・コントローラ１４からの駆動信号をパワー・スイッチ８２および８４へバッファしても良い。任意のタイプのドライバが用いられて良い。

電流検出回路８５は、出力へ流れる電流またはパワー・スイッチ８２および８４を流れる電流を検出しても良い。任意のタイプの電流検出回路８５が用られて良く、例えば抵抗、変圧器抵抗器、ホール効果、およびＦＥＴデバイスのチャネル両端の電圧検出などであって良い。

パワー・アレイ５２は、各スイッチ・アレイ５４に対応する出力フィルタ５６を含んでいても良い。出力フィルタ５６は、スイッチ・アレイの位相出力をフィルタして、調整済出力を生成する。各出力フィルタ５６は、出力インダクタ５８を含んでいても良い。単一の出力コンデンサ６０が好ましくは、出力フィルタ５６の結合出力に接続されている。しかし出力コンデンサ６０を、各出力フィルタ５６が出力コンデンサ６０を含むように、分配しても良い。

デジタル・コントローラ６４は、パワー・アレイ５２を通って負荷６２に至る電力の流れを制御するための制御信号を生成しても良い。デジタル・コントローラ６４は、調整済出力を調整状態に維持するために、負荷６２からのフィードバック信号の関数としてレギュレータ負荷サイクルを決定する負荷サイクル・コントローラ６６を含んでいても良い。フィードバック信号は、電圧、電流、および電力などの任意の出力特性がサンプリングされて良い。また負荷サイクル・コントローラ６６は、負荷サイクルを、出力インダクタ５８またはパワー・スイッチ８２および８４を流れる電流Ｉｓの関数として、制御しても良い。負荷サイクル・コントローラ６６は、電圧モード制御または電流モード制御の何れかを実行しても良い。また負荷サイクル・コントローラ６６は、固定周波数を用いてもよいし、可変周波数を用いても良い。負荷サイクル・コントローラ６６は、フィードバック信号およびＩｓを、多相出力レギュレータ５０のスイッチング周波数よりも大きいサンプリング周波数でサンプリングしても良い。

スイッチ・コントローラ６８は、パワー・アレイの動作特性、例えばアクティブにされた各スイッチ・アレイ５４に対する負荷サイクルを生成するための位相の数量、およびアクティブにされた各出力位相５４間の位相間隔、を決定および制御しても良い。なお位相間隔は、アクティブな各出力位相５４に対するパルスの立ち上がりエッジまたは立ち下がりエッジ間の時間オフセットである。定常状態の動作条件の下では、パルスの立ち上がりエッジ間で測定された位相間隔またはパルスの立ち下がりエッジ間で測定された位相間隔は、ほぼ等しい。スイッチ・コントローラ６８とスイッチ・アレイ５４との間に１対１対応が存在しても良い。しかし本発明の範囲には、スイッチ・アレイ５４の全部または部分集合を、単一のスイッチ・コントローラ６８を用いて制御することが含まれる。各スイッチ・アレイ５４に対する駆動信号を、負荷サイクル・コントローラ６６からの負荷サイクル信号の関数として設定しても良い。スイッチ・コントローラ６８が決定および制御する事が可能な他のパワー・アレイ動作特性の中には、イネーブルにすべきスイッチ・アレイ５４の数量、多相出力レギュレータ５０のスイッチング周波数が含まれる。なおスイッチング周波数は、個々の出力位相５４の周波数である。スイッチ・コントローラ６８は、パワー・アレイ動作特性の決定を、何らかのレギュレータ基準に基づいて、例えば出力電流、複数のスイッチ・アレイのうちの任意のスイッチ・アレイ用のパワー・スイッチ電流、出力インダクタ電流、出力電圧、出力リップル電圧、入力電圧、ノイズ発生、およびディスクリート部品における電力消費、回路における電力消費、または出力レギュレータ全体における電力消費に基づいて行っても良い。

図４Ａに、２位相動作から３位相動作に変化する態様に対する、Ｎ個のうちの３つの出力位相５４の波形を示す。残りの出力位相、φ４〜φＮは非アクティブな状態のままである。アレイ・コントローラ６８は、出力位相５４の位相φ１およびφ２を、それぞれ負荷サイクル３３．３％で位相間隔ｔ１にて動作するようにイネーブルにしても良い。多相出力レギュレータ５０は、常時位相φ１およびφ２のみがアクティブな状態で動作しても良い。そしてアレイ・コントローラ６８が、出力位相５４の位相φ３をイネーブルにして、各出力位相φ１、φ２、およびφ３を、負荷サイクル３３．３％で位相間隔ｔ２に設定しても良い。アレイ・コントローラ６８は、出力位相５４の位相間隔を動的に変化させて、アクティブな出力位相５４の数を２から３へ増加させるように調節する。

またアレイ・コントローラ６８は、個々の出力インダクタ５８を流れる電流を制御しても良い。一態様においては、１つまたは複数の更なる位相出力をイネーブルにするときに、アレイ・コントローラ６８は、対応するスイッチ・アレイ５４を制御して対応する出力インダクタ５８を流れる電流を増加させ、アクティブな出力フィルタ５６の出力インダクタ５８を流れる電流が定常状態レベルに落ち着く時の過度応答時間を最小限にするようにしても良い。

図４Ｂに、出力付加が変化する間の多相出力レギュレータ５０の一態様の動作波形を示す。出力負荷Ｉ_ｌｏａｄが増加する時間ｔａにおいて、アレイ・コントローラ６８は、出力位相の全部または部分集合を１００％負荷サイクルに設定して、出力電流を急速に増加させ、出力電圧の過度変化を小さくしても良い。しばらくした後に、アレイ・コントローラ６８は、各出力位相間の位相関係を動的に再導入しても良い。例えばアレイ・コントローラは、駆動信号の立ち上がりエッジを制御して、各出力位相間の位相間隔を動的に設定しても良い。それから駆動信号の立ち下がりエッジを制御して、調整済出力を調整済限界内に維持する。他の典型的なシステムでは、アレイ・コントローラ６８は、立ち下がりエッジを制御して位相間隔を設定し、立ち上がりエッジを制御して調整済出力を調整状態に維持しても良い。アレイ・コントローラ６８は、出力負荷Ｉ_ｌｏａｄが減少するときに（図示せず）、同じ様に動作しても良い。この場合、アレイ・コントローラは、出力位相の全部または部分集合を０％負荷サイクルに設定して、出力電流を急速に減少させ、出力電圧の過度変化を小さくしても良い。

図４Ｃに、４つの出力位相を有する従来の多相出力レギュレータの動作波形を示す。従来の多相出力レギュレータは一般に、駆動信号の立ち下がりエッジのみを制御する。立ち下がりエッジを制御して、調整済出力を調整済みの状態に維持する。各出力位相に対する駆動信号の立ち下がりエッジは一般に、互いに対して固定されている。出力位相の全体数量を変化させても、位相間の位相関係はほとんど変化しないままである。例えば、４つの出力位相を有する従来の多相出力レギュレータでは、出力位相が９０度の間隔を置いて配置されることがあり、そのため立ち上がりエッジが生じるのは０度、９０度、１８０度、および２７０度である。出力位相の１つがディセーブルされると、残りの出力位相は互いに対してシフトしないため、立ち上がりエッジが生じるのは０度、９０度、１８０度となり得る。加えて、負荷が変化する間に、各パルスに対する導通時間の長さが長くなる場合があるが、立ち上がりエッジ間の時間関係は通常はほとんど変化しないままであり、立ち下がりエッジ間の時間関係も通常はほとんど変化しないままである。

対照的に、多相出力レギュレータ５０の位相間隔は、駆動信号の立ち上がりエッジまたは立ち下がりエッジを制御することで動的に調節する事が出来る。例えば出力位相の数量を変化させたときに、各出力位相間の位相間隔を動的に変化させることが、例えば４つの出力位相のうちの１つがディセーブルされたときに立ち上がりエッジを０度、９０度、１８０度、２７０度から０度、１２０度、および２４０度へシフトさせることによって、可能である。

図４Ｄに、多相出力レギュレータ５０の他の態様を示す。アレイ・コントローラ６８は、複数のスイッチ・アレイを同じ位相に設定しても良く、例えば出力位相対φ１−φ４、φ２−φ５、およびφ３−φ６を、ほぼ同じ負荷サイクルに設定しても良い。またアレイ・コントローラ６８は、アクティブな位相出力にディザリングを適用しても良い。アレイ・コントローラ６８は、「×１」に等しい負荷サイクルの最小限の増分分解能を生成しても良く、またディザリングを出力位相または相補的な出力位相に適用することによって、生成パルスの平均を「×１」の何分の一かだけ延ばしても良い。あるディザリング方法では、出力位相内の選択された数のパルスを、整数「Ｎ」の数の増分だけ延ばしても良く、および出力位相内の残りのパルスを、整数「Ｎ−１」または「Ｎ＋１」の数の増分だけ延ばして、何分の一かだけ延ばされたパルスを生成しても良い。

図５に、多相出力レギュレータの動作の一態様を示す。ステップ１００において、多相出力レギュレータの調整済出力を検出する。ステップ１０２において、調整済出力の関数としてのデジタル・フィードバック信号を生成する。ステップ１０４において、入力源からの電力を調整済出力へ変換する負荷サイクルを決定する。ステップ１０６に進んで、生成すべき出力位相の数量を決定する。ステップ１０８において、イネーブルにすべきスイッチ・アレイの数量を決定する。１つまたは複数のスイッチ・アレイを用いて、各出力位相を生成しても良い。例えば２つのスイッチ・アレイを、４つの出力位相のそれぞれに対して用いて、全体として８つのスイッチ・アレイとしても良い。ステップ１１０に進んで、レギュレータ負荷サイクルに基づいて、各スイッチ・アレイに対してアレイ負荷サイクルを決定する。ステップ１１２において、各出力位相のパルスを分離する位相間隔を決定する。位相間隔は、出力位相波形の任意の部分に参照して良く、例えばパルスの立ち上がりエッジおよび立ち下がりエッジに参照しても良い。ステップ１１４において、アクティブから非アクティブへまたは非アクティブからアクティブへ動作状態を変えるスイッチ・アレイに対応する出力位相インダクタ電流の条件を予め整える。ステップ１１８において、アクティブな出力位相にディザリングを適用する。

図６に、デジタル・コントローラ２００の一態様を示す。デジタル・コントローラ２００は、スイッチ・アレイ５４を動作させるための負荷サイクルを決定する負荷サイクル・コントローラ２０２を含んでいても良い。負荷サイクル・コントローラ２０２は、公称の負荷サイクル信号を生成する負荷サイクル推定器９５２と、公称の負荷サイクル信号と結合する調節値ＡＤＪを決定する調節決定器９５４とを備えていても良い。

負荷サイクル推定器９５２は、スイッチング・レギュレータに対する電流負荷サイクルを生成する公称の定常状態値に対応する公称の負荷サイクル信号Ｕｐ^＊およびＤｏｗｎ^＊を生成しても良い。負荷サイクル推定器９５２を用いて、ＰＷＭ、可変周波数、擬似共鳴モード、および省エネルギー不連続モードなどの動作状態における公称の負荷信号を生成しても良い。しかしヒステリシス制御動作状態の間は、負荷サイクル推定器９５２を、公称の負荷サイクルの計算に用いないことが好ましい。その代わりにヒステリシス制御の間、負荷サイクルを誤差信号に直接関係させて、誤差信号がある状態のときに負荷サイクルをＯＮ状態（アップ）に設定し、誤差信号が他の状態のときに負荷サイクルをＯＦＦ状態（ダウン）に設定するようにしても良い。負荷サイクル推定器９５２は、公称の負荷サイクル信号を、誤差信号、ＵＤパルス、遅延制御などの入力信号の関数として生成しても良い。誤差信号は、調整済出力と基準との間の誤差を表しても良い。スイッチング・レギュレータにおけるパワー・スイッチを、電流負荷サイクルにおいて動作させて、入力源Ｖｉｎから負荷１２へのエネルギー変換を制御しても良い。例えばバック・トポロジと固定周波数動作とを有するスイッチング・レギュレータにおいて、公称の負荷サイクル信号Ｕｐ^＊が、出力電圧と入力電圧との比に対応する値にほぼ等しくても良い。他の態様においては、公称の負荷サイクルを、所定の数量のスイッチング・サイクルに渡って移動平均を計算することで決定しても良い。別の態様においては、公称の負荷サイクルを、誤差信号の振幅に基づいて以前の公称の負荷サイクルを増加または減少させることで決定しても良い。固定周波数動作の間、公称の定常状態値の組合せが、スイッチング・レギュレータの全体のスイッチング時間（例えば１ＭＨｚのスイッチング周波数に対して１μｓ）に対応しても良い。

調節決定器９５４は、調節値ＡＤＪを決定して公称の負荷サイクル信号と組み合わせて、調節済負荷サイクル信号ＵｐおよびＤｏｗｎを生成しても良い。調節決定器９５４は、誤差信号だけでなくスイッチング・レギュレータからの他の信号の関数として、調節値を生成しても良い。調節決定器９５４は一般に、ヒステリシス制御以外の如何なる動作状態に対して用いても良い。ヒステリシス制御動作状態では、負荷サイクルは１００％ＯＮか１００％ＯＦＦであるため、調節値は必要ではない。ある態様においては、ＰＷＭ状態および省エネルギー不連続モードに対する調節値は、以下のように計算しても良い。

ここで、ＦＡＣは、公称の負荷サイクルに基づいて決定されても良い。

ここで、Ｆ_{ｓｌｏｐｅ}は定数であり、数３は波形の傾きの平均であり、傾きは「ｎ」個前のサイクルとの誤差の違いであり、「ｎ」はスイッチング時間におけるサンプル数である。

図７において、Ａ１、Ａ２、およびＡ３が規定されている。図７は、誤差信号を生成するための電圧スライサの電圧レベルを示している。電圧レベルは、出力電圧用の公称の電圧レベルＶｏｕｔのまわりに概ね集中した電圧範囲を規定するように選択しても良い。

Δ_１およびΔ_２はループ・ゲインであり、ループ・ゲインは、サンプリング・レートで選択されても良く、誤差信号の振幅に基づく値を有していても良い。ループ・ゲインの値Δ_１およびΔ_２は、関連付けて選択されても良く、例えばΔ_２がΔ_１の２倍にほぼ等しいなどである。デジタル・コントローラのループ・ゲインは、最大でサンプリング・レートでかつサンプリング・レートを含む任意のレートで適応させて変えて良い。各ループ・ゲインは、出力レギュレータの何らかのパラメータの関数として、例えば誤差信号の電圧範囲、調整済出力の電圧範囲、および負荷サイクルの関数として、動的に変えても良い。

デジタル・コントローラのループ補償は、ｇ（ｅ_ｋ）とｈ（ｔｒｅｎｄ_ｋ）との比で記述することができ、これは一般に（Ａ^＊ｅ（ｋ）／Ｂ^＊ｅ’（ｋ））と表す事が出来る。ループ補償は、最大でサンプリング周波数でかつサンプリング周波数を含む任意のレートで制御して良い。ある態様においては、定数Ｆ_{ｓｌｏｐｅ}を、ループ補償を変えるように、適応させて変えても良い。ループ補償を、出力レギュレータの何らかのパラメータの関数として、例えば誤差信号の電圧範囲、調整済出力の電圧範囲、および負荷サイクルの関数として、動的に変えても良い。

結合器９５６によって、公称の負荷サイクル信号を調節値と組み合わせて、調節済負荷サイクル信号を生成しても良い。ある態様においては、調節済負荷サイクル信号を、ＵＤパルスを生成するためのカウンタ・リミットとして用いても良い。

１つまたは複数のスイッチ・コントローラ２０４は、調節済負荷サイクル信号を受け取って、パワー・アレイ５２の各スイッチ・アレイ５４を制御するための駆動信号を生成しても良い。各スイッチ・コントローラ２０４は、パワー・アレイ動作特性、例えば生成すべき出力位相の数量、各出力位相を生成するためのスイッチ・アレイ５４の数量、およびアクティブにされた各出力位相５４の間の位相間隔を制御しても良い。なお位相間隔は、アクティブな各出力位相５４に対するパルスの立ち上がりエッジ間の時間オフセットである。各スイッチ・コントローラ２０４は、電流検出信号ＣＬ＿Ｎを、対応するスイッチ・アレイ５４から受け取って、駆動信号を電流検出信号の関数として制御しても良い。

カウンタ９５８は、ＵＤ＿Ｄパルスを、クロック信号ＣＬＯＣＫおよび調節済負荷サイクル信号の関数として生成しても良い。ＵＤ＿Ｄパルスは好ましくは、スイッチング・レギュレータのパワー・スイッチを駆動するための可変のオン・タイムを表すバイナリ信号である。カウンタ９５８は、カウンタ・リミットによって設定されるクロック・サイクルの数量をカウントして、ＵＤ＿Ｄ信号の「オン・タイム」および「オフ・タイム」を生成しても良い。例えば、調節済負荷サイクル信号のＵｐ部分によって、オン・タイム用のカウンタ・リミットを設定しても良く、また調節済負荷サイクル信号のＤｏｗｎ部分によってオフ・タイム用のカウンタ・リミットを設定しても良い。好ましくは、単一のカウンタによって、ＵｐおよびＤｏｗｎ情報の両方を含む単一のカウンタ・リミット信号に応答して、ＵＤ＿Ｄ信号を生成する。ＵＤ＿Ｄパルスは、クロック信号の周波数によって限定されるパルス分解能に関連する量子化誤差を含んでいても良い。図８に、量子化誤差の例を示す。ここでは、クロック信号９７２および調節済負荷サイクル信号９７４から生成されるＵＤ＿Ｄパルス９７０が、クロック信号の周波数に関連する量子化誤差９７６を有することが考えられる。

遅延ライン９６０は、カウンタ９５８によって生成されたＵＤ＿Ｄパルスのパルス幅を微調整して量子化誤差を小さくする駆動信号ＵＤ＿Ａパルスを生成しても良い。ＵＤ＿Ａパルスは好ましくは、「オン」レベルと「オフ」レベルとを有し、スイッチ・アレイ５４のパワー・スイッチを駆動するためのオン・タイムを表す可変のパルス幅を有していても良い。遅延ライン９６０は、ＵＤ＿Ｄパルスおよび遅延制御信号を受けるとそれに応答して、調節済負荷サイクル信号に対応するパルス幅に近い負荷サイクルを有するＵＤ＿Ａパルスを生成しても良い。遅延ライン９６０は、ＵＤ＿Ｄパルスの何れかのエッジを遅らせてＵＤ＿Ａパルスを生成しても良い。例えばある態様においては、ＵＤ＿Ｄパルスとして、パルス幅が、対応する調節済負荷サイクルよりも短いものが生成され、従って遅延ライン９６０によって立ち下がりエッジを遅らせてＵＤ＿Ａパルスが生成されても良い。他の態様においては、ＵＤ＿Ｄパルスとして、パルス幅が、対応する調節済負荷サイクルよりも長いものが生成され、従って遅延ライン９６０によって立ち上がりエッジを遅らせてＵＤ＿Ａパルスが生成されても良い。

遅延制御９６２は、遅延制御信号を、ＵＤ＿Ｄパルスおよび調節済負荷サイクル信号の関数として生成しても良い。遅延制御信号は好ましくは、マルチ・ビット信号であっても良い。

位相コントローラ９６４は、ＵＤ＿Ａパルスをモニタして、応答してカウンタ９５８および遅延制御９６２を制御して、パワー・アレイ５２の位相特性を設定しても良い。位相特性には、出力位相の数量、出力位相ごとのアクティブなスイッチ・アレイ５４の数量、および出力位相間の位相間隔が含まれていても良い。

本発明の多くの実施形態を説明してきたが、本発明の趣旨および範囲から逸脱する事無く種々の変更が為され得る事が理解される。従って、他の実施形態は添付の特許請求の範囲の範囲内である。

多相出力レギュレータの一態様を示すブロック図である。 多相出力レギュレータの一態様を示すブロック図である。 スイッチ・アセンブリの一態様を示すブロック図である。 Ａ、Ｂ及びＤは、多相出力レギュレータの態様に対応する位相波形を示すグラフであり、Ｃは従来の多相出力レギュレータに対する位相波形を示すグラフである。 多相出力レギュレータを制御するための動作を示すフロー図である。 負荷サイクル信号を生成するためのデジタル・コントローラを示すブロック図である。 公称出力電圧Ｖｏｕｔの周りに間隔を置いて配置された電圧範囲を示す図である。 デジタル・コントローラの一態様に付随する量子化誤差を示す波形を示すタイミング図である。

符号の説明

５０ ...多相出力レギュレータ
６２ ...負荷
６４ ...デジタル・コントローラ
５２ ...パワー・アレイ
５６ ...出力フィルタ
５４ ...スイッチ・アレイ
６０ ...出力コンデンサ
６６ ...負荷サイクル・コントローラ
６８ ...スイッチ・コントローラ

Claims (20)

1. 調整済ＤＣ出力を有しスイッチング周波数において動作する多相出力レギュレータを制御するための制御システムであって、前記多相出力レギュレータは、別個に制御可能な出力位相を入力源から生成する少なくとも２つのスイッチ・アレイを備え、出力位相は結合して調整済ＤＣ出力を形成し、前記制御システムは、
   調整済出力に対応する検出信号に応答して、サンプリング周波数において動作可能なデジタル・コントローラを備え、
   前記デジタル・コントローラが、生成すべき出力位相の数量を決定するとともに、各スイッチ・アレイを制御して出力位相を生成するための駆動信号を生成し、サンプリング周波数において駆動信号を制御して、各出力位相間の位相間隔を動的に設定する
   制御システム。
2. 前記デジタル・コントローラが、
   駆動信号の負荷サイクルを決定する負荷サイクル・コントローラと、
   負荷サイクルおよび位相間隔の関数として駆動信号を生成するスイッチ・コントローラと
   を備える請求項１に記載の制御システム。
3. 前記デジタル・コントローラが、レギュレータ基準に基づいて、イネーブルにすべきスイッチ・アレイの数量を制御する請求項１に記載の制御システム。
4. レギュレータ基準が、出力電流、複数のスイッチ・アレイのうちの任意のスイッチ・アレイ用のパワー・スイッチ電流、出力インダクタ電流、出力電圧、出力リップル電圧、入力電圧、ノイズ発生、ディスクリート部品における電力消費、回路における電力消費、または多相出力レギュレータにおける電力消費からなる群から選択される請求項３に記載の制御システム。
5. 前記デジタル・コントローラが、イネーブルにすべきスイッチ・アレイの数量を決定する請求項１に記載の制御システム。
6. 多相出力レギュレータが、出力位相をフィルタするために各スイッチ・アレイに対応する出力フィルタを更に備え、
   前記デジタル・コントローラが、スイッチ・アレイをターン・オンの間に制御して、出力フィルタを流れる電流を初期化する
   請求項１に記載の制御システム。
7. サンプリング周波数がスイッチング周波数よりも大きい請求項１に記載の制御システム。
8. 駆動信号がパルス幅を有し、サンプリング周波数が対応するクロック周期を有し、
   前記デジタル・コントローラが、駆動信号をディザリングしてパルス幅をクロック周期の何分の一かだけ延ばすように動作可能である請求項１に記載の制御システム。
9. 調整済ＤＣ出力を生成するための多相出力レギュレータであって、請求項１に記載の制御システムを備え、前記多相出力レギュレータが、
   スイッチング周波数において動作して、別個に制御可能な出力位相を入力源から生成し、出力位相は結合して調整済ＤＣ出力を形成する、少なくとも２つのスイッチ・アレイと、
   出力位相をフィルタする出力フィルタと
   を更に備える、多相出力レギュレータ。
10. 調整済出力が、出力電圧、出力電流、および出力電力からなる群から選択される請求項９に記載の多相出力レギュレータ。
11. 前記デジタル・コントローラが、電圧モードおよび電流モードからなる群から選択される制御モードを含む請求項９に記載の多相出力レギュレータ。
12. 各スイッチ・アレイが、入力源からの電力を出力位相の１つに変換する少なくとも２つのパワー・スイッチを含む請求項９に記載の多相出力レギュレータ。
13. 各スイッチ・アレイが、スイッチ・アレイを流れる電流を検出する電流検出回路を備え、
    駆動信号が、スイッチ・アレイを流れる電流の関数として制御される
    請求項９に記載の多相出力レギュレータ。
14. 調整済ＤＣ出力を有しスイッチング周波数において動作する多相出力レギュレータを制御するための制御システムであって、多相出力レギュレータは、別個に制御可能な出力位相を入力源から生成する少なくとも２つのスイッチ・アレイを備え、出力位相は結合して調整済ＤＣ出力を形成し、前記制御システムは、
    調整済出力に対応する検出信号に応答するコントローラを備え、
    前記コントローラが、生成すべき出力位相の数量を決定するとともに、各スイッチ・アレイを制御して出力位相を生成するための駆動信号を生成し、
    駆動信号は、立ち上がりエッジおよび立ち下がりエッジを有するパルスを含み、
    前記コントローラが更に、駆動信号の立ち上がりエッジおよび立ち下がりエッジの一方を制御して各出力位相間の位相間隔を動的に設定し、駆動信号の立ち上がりエッジおよび立ち下がりエッジの他方を制御して調整済出力を調整する、
    制御システム。
15. 前記コントローラが、
    駆動信号の負荷サイクルを決定する負荷サイクル・コントローラと、
    負荷サイクルおよび位相間隔の関数として駆動信号を生成するスイッチ・コントローラと
    を備える請求項１４に記載の制御システム。
16. 前記コントローラが、レギュレータ基準に基づいて、イネーブルにすべきスイッチ・アレイの数量を制御する請求項１４に記載の制御システム。
17. レギュレータ基準が、出力電流、複数のスイッチ・アレイのうちの任意のスイッチ・アレイ用のパワー・スイッチ電流、出力インダクタ電流、出力電圧、出力リップル電圧、入力電圧、ノイズ発生、ディスクリート部品における電力消費、回路における電力消費、または多相出力レギュレータにおける電力消費からなる群から選択される請求項１６に記載の制御システム。
18. 前記コントローラが、イネーブルにすべきスイッチ・アレイの数量を決定する請求項１４に記載の制御システム。
19. 前記多相出力レギュレータが、出力位相をフィルタするために各スイッチ・アレイに対応する出力フィルタを更に備え、
    前記コントローラが、スイッチ・アレイをターン・オンの間に制御して、出力フィルタを流れる電流を初期化する
    請求項１４に記載の制御システム。
20. 調整済ＤＣ出力を生成するための多相出力レギュレータであって、請求項１４に記載の制御システムを備え、
    スイッチング周波数において動作して、別個に制御可能な出力位相を入力源から生成し、出力位相は結合して調整済ＤＣ出力を形成する、少なくとも２つのスイッチ・アレイと、
    出力位相をフィルタする出力フィルタと
    を更に備える、多相出力レギュレータ。

Images