JP2005086621A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2005086621A JP2005086621A JP2003317970A JP2003317970A JP2005086621A JP 2005086621 A JP2005086621 A JP 2005086621A JP 2003317970 A JP2003317970 A JP 2003317970A JP 2003317970 A JP2003317970 A JP 2003317970A JP 2005086621 A JP2005086621 A JP 2005086621A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- electrode
- mos transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
- H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/258—Indexing scheme relating to amplifiers the input of the amplifier has voltage limiting means
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
【解決手段】 バッファ3より出力される出力電圧が接地電圧に近づいたとき、MOSトランジスタTn2がOFFとなり、MOSトランジスタTnのゲートに対するクランプが解除される。
【選択図】 図2
Description
本発明の第1の実施形態について、以下に図面を参照して説明する。図1は、本実施形態及び他の実施形態で共通となるドライバのブロック構成を示すブロック図である。又、図2は、本実施形態のドライバにおけるバッファ及びクランプ回路の構成を示す回路図である。又、本実施形態のドライバは、1つの半導体集積回路装置に設けられる。
本発明の第1の実施形態について、以下に図面を参照して説明する。図4は、本実施形態のドライバにおけるバッファ及びクランプ回路の構成を示す回路図である。又、本実施形態のドライバは、第1の実施形態と同様、図1のようなブロック構成であるとともに、1つの半導体集積回路装置に設けられる。尚、図4の構成において、図2に示された素子と同一の素子については、同一の符号を付すとともにその詳細な説明については省略する。
本発明の第1の実施形態について、以下に図面を参照して説明する。図6は、本実施形態のドライバにおけるバッファ及びクランプ回路の構成を示す回路図である。又、本実施形態のドライバは、第1の実施形態と同様、図1のようなブロック構成であるとともに、1つの半導体集積回路装置に設けられる。尚、図6の構成において、図2又は図4に示された素子と同一の素子については、同一の符号を付すとともにその詳細な説明については省略する。
2 アンプ
3 バッファ
4,4a〜4c クランプ回路
Tp,Tn,Tp1,Tp2,Tn1,Tn2 MOSトランジスタ
Dp,Dn ダイオード
Ip,In 定電流源
Claims (8)
- トランジスタによって構成される出力段と、当該出力段のトランジスタの制御電極に入力する電圧を制限するクランプ回路と、を備える半導体集積回路装置において、
前記クランプ回路が、前記出力段からの出力電圧が所定の電圧範囲内であるときOFFとなるスイッチを備え、
該スイッチがONとなるとき、前記クランプ回路により前記トランジスタの制御電極への入力電圧が制限され、
該スイッチがOFFとなるとき、前記トランジスタの制御電極への入力電圧が前記クランプ回路により制限される範囲であるにもかかわらず制限されることなく、前記トランジスタの制御電極に入力されることを特徴とする半導体集積回路装置。 - 前記出力段が、
第1電極に第1直流電圧が印加され制御電極が前記出力段の入力とされるとともに第2電極が前記出力段の出力とされる第1トランジスタを備え、
前記クランプ回路が、
第1電極に前記第1直流電圧が印加されるとともに第2電極と制御電極とが接続された第2トランジスタと、
該第2トランジスタの第2電極に一端が接続されたスイッチと、
該スイッチの他端に一端が接続されるとともに他端に前記第1直流電圧と異なる第2直流電圧が印加される定電流源と、
前記第1トランジスタの制御電極と前記スイッチの他端との間に接続されるダイオードと、
を備え、
前記第1トランジスタの第2電極からの出力電圧が所定の電圧よりも前記第1直流電圧に近づいたとき、前記スイッチをOFFとすることを特徴とする請求項1に記載の半導体集積回路装置。 - 前記第1及び第2トランジスタがNチャネルのMOSトランジスタであることを特徴とする請求項2に記載の半導体集積回路装置。
- 前記第1及び第2トランジスタがPチャネルのMOSトランジスタであることを特徴とする請求項2に記載の半導体集積回路装置。
- 前記出力段が、
第1電極に第2直流電圧が印加され制御電極が前記出力段の入力とされるとともに前記第1トランジスタの第2電極に第2電極が接続されて前記出力段の出力とされる前記第1トランジスタと逆極性の第3トランジスタを、
備えることを特徴とする請求項2〜請求項4に記載の半導体集積回路装置。 - 前記出力段が、
第1電極に第1直流電圧が印加され制御電極が前記出力段の入力とされるとともに第2電極が前記出力段の出力とされる第1トランジスタと、
第1電極に前記第1直流電圧と異なる第2直流電圧が印加され制御電極が前記出力段の入力とされるとともに前記第1トランジスタの第2電極に第2電極が接続されて前記出力段の出力とされる前記第1トランジスタと逆極性の第2トランジスタと、
を備え、
前記クランプ回路が、
第1電極に前記第1直流電圧が印加されるとともに第2電極と制御電極とが接続された第3トランジスタと、
該第3トランジスタの第2電極に一端が接続された第1スイッチと、
該第1スイッチの他端に一端が接続されるとともに他端に前記第2直流電圧が印加される第1定電流源と、
前記第1トランジスタの制御電極と前記第1スイッチの他端との間に接続される第1ダイオードと、
第1電極に前記第2直流電圧が印加されるとともに第2電極と制御電極とが接続された第4トランジスタと、
該第4トランジスタの第2電極に一端が接続された第2スイッチと、
該第2スイッチの他端に一端が接続されるとともに他端に前記第1直流電圧が印加される第2定電流源と、
前記第2トランジスタの制御電極と前記第2スイッチの他端との間に接続される第2ダイオードと、
を備え、
前記第1トランジスタの第2電極からの出力電圧が第1の所定の電圧よりも前記第1直流電圧に近づいたとき、前記第1スイッチをOFFとするとともに、前記第2トランジスタの第2電極からの出力電圧が第2の所定の電圧よりも前記第2直流電圧に近づいたとき、前記第2スイッチをOFFとすることを特徴とする請求項1に記載の半導体集積回路装置。 - 前記第1及び第3トランジスタがNチャネルのMOSトランジスタであるとともに、前記第2及び第4トランジスタがPチャネルのMOSトランジスタであることを特徴とする請求項6に記載の半導体集積回路装置。
- 前記スイッチがトランジスタであることを特徴とする請求項1〜請求項7のいずれかに記載の半導体集積回路装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003317970A JP3850399B2 (ja) | 2003-09-10 | 2003-09-10 | 半導体集積回路装置 |
CNB200410076807XA CN100477501C (zh) | 2003-09-10 | 2004-09-07 | 半导体集成电路器件 |
TW093127127A TWI335723B (en) | 2003-09-10 | 2004-09-08 | Semiconductor integrated circuit device |
KR1020040071716A KR20050026870A (ko) | 2003-09-10 | 2004-09-08 | 반도체 집적 회로 장치 |
US10/936,802 US7123045B2 (en) | 2003-09-10 | 2004-09-09 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003317970A JP3850399B2 (ja) | 2003-09-10 | 2003-09-10 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005086621A true JP2005086621A (ja) | 2005-03-31 |
JP3850399B2 JP3850399B2 (ja) | 2006-11-29 |
Family
ID=34225305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003317970A Expired - Fee Related JP3850399B2 (ja) | 2003-09-10 | 2003-09-10 | 半導体集積回路装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7123045B2 (ja) |
JP (1) | JP3850399B2 (ja) |
KR (1) | KR20050026870A (ja) |
CN (1) | CN100477501C (ja) |
TW (1) | TWI335723B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008006435B4 (de) * | 2008-01-28 | 2015-08-06 | Texas Instruments Deutschland Gmbh | Vorrichtung und Verfahren für eine verbesserte Einschwingzeit in Systemen mit Multiplexeingang |
CN102339082B (zh) * | 2010-07-22 | 2015-03-11 | 日隆电子股份有限公司 | 功率级控制电路 |
JP5684697B2 (ja) * | 2011-12-16 | 2015-03-18 | 株式会社東芝 | クリッピング回路、差動増幅回路および増幅回路 |
CN108832900A (zh) * | 2018-05-31 | 2018-11-16 | 北京集创北方科技股份有限公司 | 运算放大电路及其过流保护方法 |
CN108880488A (zh) * | 2018-06-29 | 2018-11-23 | 思瑞浦微电子科技(苏州)股份有限公司 | 差分对管的保护电路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4918336A (en) * | 1987-05-19 | 1990-04-17 | Gazelle Microcircuits, Inc. | Capacitor coupled push pull logic circuit |
US4818901A (en) * | 1987-07-20 | 1989-04-04 | Harris Corporation | Controlled switching CMOS output buffer |
US5426376A (en) * | 1993-04-23 | 1995-06-20 | Vlsi Technology, Inc. | Noise isolated I/O buffer that uses two separate power supplies |
US5457411A (en) * | 1994-12-02 | 1995-10-10 | Texas Instruments Incorporated | Trinary logic input gate |
JPH1146120A (ja) | 1997-07-25 | 1999-02-16 | Mitsubishi Electric Corp | 差動増幅回路 |
JP2000134068A (ja) * | 1998-10-22 | 2000-05-12 | Nec Ic Microcomput Syst Ltd | 出力バッファ回路 |
JP2001053558A (ja) | 1999-08-09 | 2001-02-23 | Nippon Telegr & Teleph Corp <Ntt> | 演算増幅器 |
-
2003
- 2003-09-10 JP JP2003317970A patent/JP3850399B2/ja not_active Expired - Fee Related
-
2004
- 2004-09-07 CN CNB200410076807XA patent/CN100477501C/zh not_active Expired - Fee Related
- 2004-09-08 KR KR1020040071716A patent/KR20050026870A/ko not_active Application Discontinuation
- 2004-09-08 TW TW093127127A patent/TWI335723B/zh not_active IP Right Cessation
- 2004-09-09 US US10/936,802 patent/US7123045B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TWI335723B (en) | 2011-01-01 |
TW200511710A (en) | 2005-03-16 |
US7123045B2 (en) | 2006-10-17 |
CN1595795A (zh) | 2005-03-16 |
JP3850399B2 (ja) | 2006-11-29 |
CN100477501C (zh) | 2009-04-08 |
KR20050026870A (ko) | 2005-03-16 |
US20050052800A1 (en) | 2005-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4901445B2 (ja) | 駆動回路及びこれを用いた半導体装置 | |
US6509781B2 (en) | Circuit and method for controlling a dynamic, bi-directional high voltage analog switch | |
JP4618164B2 (ja) | スイッチ回路 | |
JP2007166444A (ja) | 過電流検出回路及びスイッチング回路 | |
JP7271933B2 (ja) | 絶縁ゲート型デバイス駆動装置 | |
JP4958434B2 (ja) | 電圧選択回路 | |
JP2018182953A (ja) | 電圧駆動型半導体素子の並列駆動回路 | |
JP2009044304A (ja) | 半導体素子制御装置 | |
JP5987619B2 (ja) | 出力回路 | |
US7301399B2 (en) | Class AB CMOS output circuit equipped with CMOS circuit operating by predetermined operating current | |
JP3850399B2 (ja) | 半導体集積回路装置 | |
JP4465283B2 (ja) | 差動増幅回路 | |
CN111211763B (zh) | 高电位侧驱动电路 | |
JP2005065068A (ja) | デジタル電力増幅器 | |
JP4449827B2 (ja) | 信号駆動回路 | |
JP5003105B2 (ja) | 電流制限回路 | |
JP2006025085A (ja) | Cmos駆動回路 | |
JP2010011012A (ja) | クランプ機能付コンパレータ | |
JP4424095B2 (ja) | レベルシフト回路 | |
KR100686457B1 (ko) | 스위칭 회로 | |
JP6610223B2 (ja) | 半導体集積回路 | |
JP3681731B2 (ja) | ドライブ回路 | |
JP4175193B2 (ja) | Mos型半導体集積回路 | |
JP4333557B2 (ja) | クランプ回路装置 | |
JP2014026390A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060829 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |