JP2005069945A - 半導体装置の検査方法 - Google Patents
半導体装置の検査方法 Download PDFInfo
- Publication number
- JP2005069945A JP2005069945A JP2003301961A JP2003301961A JP2005069945A JP 2005069945 A JP2005069945 A JP 2005069945A JP 2003301961 A JP2003301961 A JP 2003301961A JP 2003301961 A JP2003301961 A JP 2003301961A JP 2005069945 A JP2005069945 A JP 2005069945A
- Authority
- JP
- Japan
- Prior art keywords
- connection
- external
- wiring
- board
- terminal group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000007689 inspection Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title description 14
- 239000010409 thin film Substances 0.000 claims abstract description 27
- 229920003023 plastic Polymers 0.000 claims description 30
- 238000005259 measurement Methods 0.000 claims description 12
- 238000009826 distribution Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 55
- 238000001514 detection method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 238000012360 testing method Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229940079593 drug Drugs 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】 フレキシブル基板とフレキシブルプリント配線板との配線接続(実装)の際に配線接続の良否判断を行うための簡便な検査方法を提供する。
【解決手段】 薄膜回路が形成された可撓性回路基板(10)の外部接続端子群(11)と外部配線基板(20)の接続端子群(21)との電気的接続状態を検査する検査方法において、可撓性回路基板に外部接続端子群のうちの複数の外部接続端子に外部端子相互間を接続する端子間配線パターン(12)を形成する過程と、可撓性回路基板の外部接続端子群と外部配線基板の接続端子群とを電気的に接続する過程と、外部配線基板側から可撓性回路基板及び外部配線基板相互の当該接続部分(11,21)を介して端子間配線パターンで接続されたいずれか2つの外部接続端子(11L,11R)を経由する配線経路(12)の1又は複数についてそれぞれ抵抗値を測定する過程と、を含む。
【選択図】 図3
【解決手段】 薄膜回路が形成された可撓性回路基板(10)の外部接続端子群(11)と外部配線基板(20)の接続端子群(21)との電気的接続状態を検査する検査方法において、可撓性回路基板に外部接続端子群のうちの複数の外部接続端子に外部端子相互間を接続する端子間配線パターン(12)を形成する過程と、可撓性回路基板の外部接続端子群と外部配線基板の接続端子群とを電気的に接続する過程と、外部配線基板側から可撓性回路基板及び外部配線基板相互の当該接続部分(11,21)を介して端子間配線パターンで接続されたいずれか2つの外部接続端子(11L,11R)を経由する配線経路(12)の1又は複数についてそれぞれ抵抗値を測定する過程と、を含む。
【選択図】 図3
Description
本発明は、薄膜半導体回路などが形成された回路基板とフレキシブル(可撓性の)プリント配線板(FPC;Flexible Printed Circuit)との接続の良否を判断する接続検査方法に関する。
フレキシブル基板に液晶や有機EL等を用いた薄膜表示装置やICカード等に用いる薄膜半導体装置を形成する技術開発が行われている。フレキシブル基板は基板材料としてプラスチック等を使用するためシリコン基板を使用するLSI製造プロセスのような高温プロセスには耐えられない。このため、TFT(thin film transistor)回路形成等を含む製造プロセス全体を低温プロセスで行うことが必要となる。低温製造技術では一般的に性能の良いTFT等を得ることが難しい。そこで、特開平10−125930号等に示されるようにTFT回路形成を別途石英ガラスなどの耐熱基板上で行い、得られた薄膜回路層をフレキシブル基板に転写する薄膜半導体装置の製造方法等も提案されている。
このようにしてフレキシブル基板に形成された薄膜半導体装置と基板の外部回路との接続は、例えば、フレキシブルプリント配線板(FPC)によって接続される。
特開平10−125930号公報
S.Utsunomiya,et al.,864,Digest of SID'03
薄膜半導体装置とフレキシブルプリント配線板との接続もフレキシブル基板の耐熱性が低いために低温プロセスで行うことが必要である。例えば、フレキシブル基板の接続端子とフレキシブルプリント配線板の接続端子との間に異方性導電膜を介在してフレキシブルプリント配線板をフレキシブル基板に熱圧着することによって行われる。通常、熱圧着は仮圧着(仮止め)に50℃、本圧着に150℃程度を必要とする。熱圧着プロセスは150〜200℃で行われる。フレキシブル基板は耐熱性が低く、また、膨張率も大きいのでこの熱圧着工程の温度を100℃前後へと低減しなければならない。
このような低温によるFPC実装では相対的に接続端子部分での導通不良が発生し易いので組み立て検査が不可欠である。この組み立て検査では薄膜半導体装置内部のTFT回路等を実際に駆動しなければならない。駆動には複雑な信号波形の入力を必要とすることから検査装置は複雑となる。また検査に一定の時間を要するために製品の完成に至るまでに要する時間であるTAT(Turn Around Time)の短縮を妨げる要因ともなっている。
また、ICカードへの薄膜半導体装置の実装(例えば、指紋センサの組込み)においても同様のことが言える。
よって、本発明はフレキシブル基板とフレキシブルプリント配線板との相互接続のように、薄膜基板の配線接続(実装)の際に、配線接続の良否判断を行うための簡便な検査方法を提供することを目的とする。
上記目的を達成するため本発明の検査方法は、薄膜回路が形成された可撓性回路基板の外部接続端子群と外部配線基板の接続端子群との電気的接続状態を検査する検査方法において、上記可撓性回路基板に上記外部接続端子群のうちの複数の外部接続端子に外部端子相互間を接続する端子間配線パターンを形成する過程と、上記可撓性回路基板の外部接続端子群と上記外部配線基板の接続端子群とを電気的に接続する過程と、上記外部配線基板側から上記可撓性回路基板及び上記外部配線基板相互の当該接続部分を介して上記端子間配線パターンで接続されたいずれか2つの上記外部接続端子を経由する配線経路の1又は複数についてそれぞれ抵抗値を測定する過程と、を含む。
かかる構成とすることによって、可撓性回路基板と外部配線基板との電気的な接続不良が生じたかどうかを判別することが可能となる。
本発明は上記可撓性回路基板の外部接続端子群と上記外部配線基板の接続端子群との接続を加熱圧着によって行うものについて適用して具合がよい。加熱圧着に際しては外部接続端子群と上記外部配線基板の接続端子群との間に異方性導電膜を介在させることが出来る。
また、測定された各抵抗値と基準値との比較によって上記外部接続端子群と上記外部配線基板の接続端子群との電気的接続状態を判別する。それにより、加熱圧着によって物理的(あるいは機械的)には接続されていても電気的には接続(あるいは接触)抵抗値が大きく、接続不良となる場合をも判別することが可能となる。
また、測定された各抵抗値の場所的分布によって上記外部接続端子群と上記外部配線基板の接続端子群との電気的接続状態を判別する。それにより、例えば、加熱圧着における圧力や熱の分布の片寄りを判別することが可能となる。
また、上記抵抗値の測定は少なくとも上記外部配線基板の両端側にそれぞれ位置する接続端子について行われる。それにより、少ない測定回数で接続における溶融熱あるいは圧力などのアンバランスを判別することが可能となる。
また、上記外部配線基板が可撓性基板又はプラスチック基板であっても良い。それにより、有機EL表示装置、液晶表示装置、ICカードなどにおける実装(配線接続)のTATが短縮可能となる。
また、上記端子間配線パターンは配線又は受動素子のみを含む回路配線である。それにより、直流抵抗の測定が簡易に行える。
また、上記端子間配線パターンは上記薄膜回路の電源供給線又は信号線を兼ねる。それにより、試験用の配線を通常の回路配線の他に別途設ける必要を減らすことが可能となる。
また、上記端子間配線パターンは上記薄膜回路の外周を一巡して上記外部配線基板の両端側にそれぞれ位置する接続端子同士を接続する。例えば、共通の電位を確保する配線(接地線、給電線など)を活用することが可能である。
本発明によれば、TFT回路を形成した可撓性基板の実装における配線接続の良否を簡便に判断できるようになる。
以下、図面を参照して本発明の実施例について説明する。
本発明は少なくともいずれかが可撓性である第1及び第2の基板間の電気配線の接続を行う場合に適用することができる。通常、可撓性の基板としてプラスチック基板を使用するが、プラスチック基板は耐熱性や熱膨張性の点で高熱を加えることが出来ない。このため、プラスチック基板同士や、プラスチック基板と他の種の基板との接合を行う場合には可及的に低温で圧着を行うことになる。そこで、本発明の実施例では、熱圧着後の接続状態を接続部分の抵抗値を測定することによって判別する。また、予め接続状態の判別を行えるように、基板に測定用配線を形成しておく。好ましくは、この測定用の配線は回路の通常の配線としても使用されるようにして配線数の増加を防止する。
図1乃至図3は本発明の第1の実施例を示している。図1はフレキシブル基板であるプラスチック基板に表示画素として液晶素子や有機EL素子を形成してなる薄膜半導体装置の例(薄膜表示装置)を説明する説明図である。図2はフレキシブル基板にフレキシブルプリント配線板を接続した例を説明する説明図である。図3は接続部分の導通検査を説明する説明図である。図4は接続部分の導通検査の手順を説明するフローチャートである。
図1において、プラスチック基板10上には、表示装置の構成要素である画素領域15、走査ドライバ16、データドライバ17等がTFT回路等によって構成されている。画素領域15は、例えば、R、G、B各色の有機EL発光素子をマトリクス状に配列して構成される。有機EL素子の形成方法としてはインクジェット法による成膜技術が用いられている。R、G、Bの各色を発光する有機EL素子を適宜に打ち分けることによってフルカラー表示を可能としている。走査ドライバ16は動作させる有機EL素子を選択する。データドライバ17は動作させる有機EL素子の発光レベルを設定する。
また、プラスチック基板10上には、外部回路と薄膜半導体装置とを接続するためのパッド電極からなる接続端子群11L…11Rからなる接続端子部11もTFT回路形成と同時に形成されている。プラスチック基板10の最外周には画素領域15を一周するように電源配線(例えば、有機EL素子の陰極配線)12がアルミニウムなどの金属によって形成されている。至近の電源配線12から電源を供給することによって各有機EL素子の陰極電位を等電位とし、各有機EL素子に等しい電源供給を行わんとするものである。配線12の両端はそれぞれ接続端子部11の両端側の接続端子11L及び11Rに接続されている。ここで、配線12は端子間配線パターンに相当する。
これらのTFT回路あるいは薄膜半導体装置は予め石英ガラス基板上に作成されたものをプラスチック基板10に転写することによって形成されている。
このような薄膜回路の転写技術は、例えば、特開平10−125930号に詳細に記載されている。
このような薄膜回路の転写技術は、例えば、特開平10−125930号に詳細に記載されている。
図2は、このように形成された薄膜半導体装置のプラスチック基板10にFPC20を接続した状態を示している。プラスチック基板10の接続端子群11L…11RとFPC20の一方端側の接続端子部21の接続端子群21Li…21Riとは異方性導電膜を介した熱圧着によって接続されている。例えば、FPC20の仮止めを50℃の仮圧着にて行う。更に、150℃程度にて本圧着を行ってプラスチック基板10にFPC20を固定する。FPCの熱圧着プロセスは150〜200℃を必要とするが、より低温プロセスで形成する必要がある場合には100℃程度の温度によるFPC20の接続(固定)が試みられる。この場合には、熱圧着プロセスでの接続不良も発生し易くなるのでその検査を短時間で行い得るようにすることが重要である。
図3は、熱圧着プロセスによるFPC20の接続端子部を含む配線の導通検査の例を示している。上述したように、薄膜半導体装置のプラスチック基板10に接続されるFPC20の一端側(ILB(Inner Lead Bonding)側)の接続端子部21の両端の端子21Li及び21Riは、プラスチック基板10における陰極用電源配線用端子11L、11Rにそれぞれ接続されている。FPC20の他端側(OLB(Outer Lead Bonding)側)における両端の端子22Loと22Roに接続部30からプローブあるいは試験配線が接続される。制御部30は、例えば、製造プロセスに設けられたコンピュータシステムである。
図4を参照して制御部30の動作について説明する。接続検査モードが実行されると、制御部30はそのインタフェースからFPC20の他端側(OLB(Outer Lead Bonding)側)における両端の端子22Loと22Roに電位差Vを与える(S14)。このときの定常電流値Iをインタフェースで検出する(S16)。予めプラスチック基板10の配線12の抵抗値r1、FPC20の配線の抵抗値r2は判っているので、測定抵抗値R’(=V/I)から配線抵抗r1、r2を減ずることによって接続(あるいは接触)抵抗値Rを計算することが出来る(S18)。
検出抵抗値R’あるいは接続(接触)抵抗値RによってFPC20実装後の導通状態を検査することが出来る。例えば、抵抗値が基準値よりも十分低い場合には(S20;「良」)熱圧着による配線接続に問題ないとして、データベースに当該実装基板の合格を記録する(S22)。そして、次の基板の検査を行う。
抵抗値が基準値よりも高い場合や無限大(断線)である場合には(S20;「悪」)熱圧着による配線接続に問題があるとして、図示しない表示装置に警告を出力してプロセス管理者に注意を喚起したり、データベースに検査対象の実装基板の不合格を記録する(S24)。そして、次の基板の検査を行う。
このように、プラスチック基板上10内に予め内部で導通する外部端子11L、11Rを設けることにより、実装時の良否判断を簡便に行うことができる。
なお、外部端子11L、11Rに相当する検査用端子を接続端子部の適宜な場所に複数設けることとしても良い。それにより、該当部分の接続状態を判別することが可能となる。
また、実施例1では表示装置は有機EL表示装置であるが、これは液晶表示装置であっても良い。以下の実施例2でも同様である。
図5及び図6は本発明の第2の実施例を示している。図5は第2の実施例を説明するブロック図であり、同図において図3と対応する部分には同一符号を付し、かかる部分の説明は省略する。図6は第2の実施例における測定手順を説明するフローチャートである。
図5に示すように、この実施例ではプラスチック基板10の接続端子部11の左端側の接続端子11Lとその隣接端子とを接続する配線13aと、右端側接続端子11Rとその隣接端子とを接続する配線13bとが設けられている。制御部30はFPC20のアウターリード側(接続端子22Lo、22Ro側)からFPC20のインナーリードの左端側端子21Li部分の接続(接触)抵抗値RLと、右端側端子21Li部分の接続(接触)抵抗値RRとを測定する。他の構成は図3の場合と同様である。
図6を参照して制御部30の動作について説明する。接続検査モードが実行されると、制御部30はそのインタフェースからFPC20の他端側(OLB(Outer Lead Bonding)側)における接続端子22Loとこれに隣接する接続端子に電位差Vを与える(S44)。このときの定常電流値ILをインタフェースで検出する(S46)。予めプラスチック基板10の配線13aの抵抗値r1’、FPC20の配線の抵抗値r2’は判っているので、測定抵抗値RL’(=V/IL)から配線抵抗r1’、r2’を減ずることによって接続(あるいは接触)抵抗値RLを計算する(S48)。
次に、制御部30はそのインタフェースからFPC20の他端側(OLB(Outer Lead Bonding)側)における接続端子22Roとこれに隣接する接続端子に電位差Vを与える(S50)。このときの定常電流値ILをインタフェースで検出する(S52)。予めプラスチック基板10の配線13bの抵抗値r1’、FPC20の配線の抵抗値r2’は判っているので、測定抵抗値RR’(=V/IL)から配線抵抗r1’、r2’を減ずることによって接続(あるいは接触)抵抗値RRを計算する(S54)。
検出した接続抵抗値RL及び接続抵抗値RRのいずれかが許容接続抵抗の基準値Rrefを越えるかどうかを判別する(S56)。越えない場合には(S56;Yes)、接続抵抗値RL及び接続抵抗値RRの差がばらつきの基準値ΔをRrefを越えないかどうかを判別する(S58)。越えない場合には(S58;Yes)、熱圧着による配線接続に問題ないとして、データベースに当該実装基板の合格を記録する(S62)。そして、次の基板の検査を行う。
一方、接続抵抗値が基準値Rrefよりも高い場合や、無限大(断線)である場合には(S56;No)、熱圧着による配線接続に問題があるとして、図示しない表示装置に警告を出力してプロセス管理者に注意を喚起したり、データベースに検査対象の実装基板の不合格を記録する(S60)。そして、次の基板の検査を行う。
また、接続抵抗値が基準値Rref内であっても(S56;Yes)、接続端子部の左右の抵抗値に許容値を超える差がある場合には(S58;No)、熱圧着におけるツールの熱や圧力の左右バランスに問題があると判断する。例えば、図示しない表示装置に警告を出力してプロセス管理者に注意を喚起し、データベースに検査対象の実装基板における熱圧着の不均一の可能性を記録する(S64)。そして、次の基板の検査を行う。
このようにすることによって、該当接続端子の熱圧着の良・不良のみならず、接続端子部における熱圧着の片寄りを判別することが可能となる。
なお、第2の実施例では接続端子部の両端側で抵抗値の測定を行っているが接続端子部の中央部においても測定を行うようにしても良い。
また、端子間を接続する端子間配線パターンを電源の低電位線を活用しているが、専用の線を設けても良い。また、受動素子のみを含むものであって一定の直流抵抗を示す回路配線を端子間配線パターンとして使用することも可能である。
図7乃至図9は本発明の第3の実施例を示している。図7は薄膜半導体装置としての指紋検出装置(指紋センサ)の例を説明する説明図である。図8は指紋検出装置をICカードに実装した例を説明する説明図である。図9は指紋検出装置をICカードに実装した後の接続部分の導通検査を説明する説明図である。
図7に示されるように、指紋検出装置は可撓性プラスチック基板50上に形成されたアクティブマトリクス部55、走査ドライバ56、データドライバ57、増幅回路58がTFT回路等によって構成されている。アクティブマトリクス部55はプラスチック基板50に容量検出素子をマトリクス状に配列している。走査ドライバ56は動作させる容量検出素子を連続的に選択する。データドライバ41は選択された容量素子の検出容量を読み出す。増幅器58は差動増幅によって検出容量に応じて「0」又は「1」の信号を出力する。
プラスチック基板50には外部と接続する為のパッド電極(接続端子)群からなる接続端子部51もTFT回路形成と同時に作成されている。また、指紋情報に対応した電流を増幅回路58から流し込むために低電位電源線52も設けられている。指紋検出装置に設けられた低電位電源線52はアクティブマトリクス55の外周部に集約され、プラスチック基板50端部の接続端子部51の両端の接続端子51L、51Rに接続されている。
上述したように、これらのTFT回路は予めガラス基板上に作成されたものを実施例1に記載の薄膜回路の転写技術を用いてプラスチック基板に転写して形成することが出来る。
図8は、指紋検出装置をICカード60に実装した状態を示している。ICカード60には指紋判別を行うコントローラIC65、ICカード60の特定の機能(預貯金管理、クレジットカード機能、病歴記録、投薬記録等)を担うICチップ66が設けられている。上述した指紋検出装置の接続端子部51の端子51L…51RはICカード基板の配線用端子61L…61Rにそれぞれ接続されている。
図9は、指紋検出装置をICカード60に実装した後の導通検査を説明する説明図である。導通検査においてコントローラ65は上述した制御部30(図3、図5参照)として機能する。図示の状態でICカード60側における両端の端子61L及び61R間に電位差Vを与え、その時の定常電流値Iから抵抗値Rを測定する。それより、ICカード実装後の導通状態を検査することが出来る。更に、検査時の抵抗値から予め求められるプラスチック基板50の内部配線抵抗を差し引くことにより、プラスチック基板50とICカード60間の接続(接触)抵抗を概算することが可能である。この具体的な測定手順は既述した図4又は図6に示したフローチャートに従って同様に行うことが出来る。ICカード実装における接続端子の接続(接触)抵抗値、接続抵抗(熱圧着)のバランス等を判別する。
このように、プラスチック基板上1内に予め内部で導通する外部端子を複数設けることにより、ICカードへの実装時の良否判別を簡便に行うことが出来る。
なお、導通検査時にはICカード60側の内部配線によって指紋検出装置の接続部51の両端の端子51L及び51Rが直接接続されないようになされている。これは、例えばダイオードやスイッチ素子の挿入等によって可能となる。
また、上述した実施例では、陰極用電源配線、低電位電源配線といった既存の接続端子(パッド)を検査に活用したが、接続端子群の一部を検査用の接続端子として予め割り当てるようにしてもよい。また、新たに検査用の接続端子を設けても良い。
以上説明したように、可撓性基板に予めその内部で導通する外部接続端子を複数設けることによって、実装時における接続の良否判断を簡便に行うことが可能となる。
10,50 プラスチック基板、11,51 接続端子部、12,52 低電位配線、
20 FPC(可撓性印刷配線板)、30 制御部
20 FPC(可撓性印刷配線板)、30 制御部
Claims (9)
- 薄膜回路が形成された可撓性回路基板の外部接続端子群と外部配線基板の接続端子群との電気的接続状態を検査する検査方法であって、
前記可撓性回路基板に前記外部接続端子群のうちの複数の外部接続端子に外部端子相互間を接続する端子間配線パターンを形成する過程と、
前記可撓性回路基板の外部接続端子群と前記外部配線基板の接続端子群とを電気的に接続する過程と、
前記外部配線基板側から前記可撓性回路基板及び前記外部配線基板相互の当該接続部分を介して前記端子間配線パターンで接続されたいずれか2つの前記外部接続端子を経由する配線経路の1又は複数についてそれぞれ抵抗値を測定する過程と、
を含む接続検査方法。 - 前記可撓性回路基板の外部接続端子群と前記外部配線基板の接続端子群との接続は加熱圧着によってなされる請求項1に記載の接続検査方法。
- 測定された各抵抗値と基準値との比較によって前記外部接続端子群と前記外部配線基板の接続端子群との電気的接続状態を判別する請求項1又は2に記載の接続検査方法。
- 測定された各抵抗値の場所的分布によって前記外部接続端子群と前記外部配線基板の接続端子群との電気的接続状態を判別する請求項1又は2に記載の接続検査方法。
- 前記抵抗値の測定は少なくとも前記外部配線基板の両端側にそれぞれ位置する接続端子について行われる請求項1乃至4のいずれかに記載の接続検査方法。
- 外部配線基板が可撓性基板又はプラスチック基板である請求項1乃至5のいずれかに記載の接続検査方法。
- 前記端子間配線パターンは配線又は受動素子のみを含む回路配線である請求項1乃至6のいずれかに記載の接続検査方法。
- 前記端子間配線パターンは前記薄膜回路の電源供給線又は信号線を兼ねる請求項1乃至7のいずれかに記載の接続検査方法。
- 前記端子間配線パターンは前記薄膜回路の外周を一巡して前記外部配線基板の両端側にそれぞれ位置する接続端子同士を接続する請求項1乃至8のいずれかに記載の接続検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003301961A JP2005069945A (ja) | 2003-08-26 | 2003-08-26 | 半導体装置の検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003301961A JP2005069945A (ja) | 2003-08-26 | 2003-08-26 | 半導体装置の検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005069945A true JP2005069945A (ja) | 2005-03-17 |
Family
ID=34406436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003301961A Pending JP2005069945A (ja) | 2003-08-26 | 2003-08-26 | 半導体装置の検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005069945A (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006332612A (ja) * | 2005-04-28 | 2006-12-07 | Semiconductor Energy Lab Co Ltd | 検査方法、及び半導体装置 |
JP2007164087A (ja) * | 2005-12-16 | 2007-06-28 | Seiko Epson Corp | 半導体集積回路及びそれを用いた表示モジュール |
JP2007219329A (ja) * | 2006-02-18 | 2007-08-30 | Seiko Instruments Inc | 表示装置 |
JP2008122376A (ja) * | 2006-11-10 | 2008-05-29 | Innolux Display Corp | 集積回路システムにおける接触抵抗値の評価方法 |
JP2008180889A (ja) * | 2007-01-24 | 2008-08-07 | Sony Corp | 液晶表示装置及び映像表示装置 |
US7528327B2 (en) | 2005-04-28 | 2009-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Inspection method and semiconductor device |
JP2010205220A (ja) * | 2009-03-06 | 2010-09-16 | Epson Imaging Devices Corp | タッチパネル |
JP2011138101A (ja) * | 2009-12-03 | 2011-07-14 | Seiko Epson Corp | 電気光学装置、電気光学パネル、及び電子機器 |
KR101066791B1 (ko) | 2008-12-24 | 2011-09-23 | 주식회사 효성 | 인쇄회로기판 상호간의 결합상태 검출방법 및 장치 |
CN102269886A (zh) * | 2010-06-02 | 2011-12-07 | 株式会社日立显示器 | 显示装置 |
US8207930B2 (en) | 2007-01-25 | 2012-06-26 | Samsung Electronics Co., Ltd. | Display device including a test pad configuration for an improved inspection test |
CN104570421A (zh) * | 2014-12-31 | 2015-04-29 | 上海天马微电子有限公司 | 一种显示面板及显示装置 |
JP2016103283A (ja) * | 2015-12-28 | 2016-06-02 | 株式会社ジャパンディスプレイ | 座標入力装置 |
-
2003
- 2003-08-26 JP JP2003301961A patent/JP2005069945A/ja active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7528327B2 (en) | 2005-04-28 | 2009-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Inspection method and semiconductor device |
JP2006332612A (ja) * | 2005-04-28 | 2006-12-07 | Semiconductor Energy Lab Co Ltd | 検査方法、及び半導体装置 |
JP2007164087A (ja) * | 2005-12-16 | 2007-06-28 | Seiko Epson Corp | 半導体集積回路及びそれを用いた表示モジュール |
JP2007219329A (ja) * | 2006-02-18 | 2007-08-30 | Seiko Instruments Inc | 表示装置 |
TWI401453B (zh) * | 2006-02-18 | 2013-07-11 | Seiko Instr Inc | Display device |
JP2008122376A (ja) * | 2006-11-10 | 2008-05-29 | Innolux Display Corp | 集積回路システムにおける接触抵抗値の評価方法 |
JP2008180889A (ja) * | 2007-01-24 | 2008-08-07 | Sony Corp | 液晶表示装置及び映像表示装置 |
US8207930B2 (en) | 2007-01-25 | 2012-06-26 | Samsung Electronics Co., Ltd. | Display device including a test pad configuration for an improved inspection test |
KR101066791B1 (ko) | 2008-12-24 | 2011-09-23 | 주식회사 효성 | 인쇄회로기판 상호간의 결합상태 검출방법 및 장치 |
JP2010205220A (ja) * | 2009-03-06 | 2010-09-16 | Epson Imaging Devices Corp | タッチパネル |
JP2011138101A (ja) * | 2009-12-03 | 2011-07-14 | Seiko Epson Corp | 電気光学装置、電気光学パネル、及び電子機器 |
CN102269886A (zh) * | 2010-06-02 | 2011-12-07 | 株式会社日立显示器 | 显示装置 |
CN104570421A (zh) * | 2014-12-31 | 2015-04-29 | 上海天马微电子有限公司 | 一种显示面板及显示装置 |
CN104570421B (zh) * | 2014-12-31 | 2017-07-21 | 上海天马微电子有限公司 | 一种显示面板及显示装置 |
JP2016103283A (ja) * | 2015-12-28 | 2016-06-02 | 株式会社ジャパンディスプレイ | 座標入力装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9377635B2 (en) | Display device capable of detecting bonding defect | |
US20070064192A1 (en) | Liquid crystal display apparatus | |
JP2005069945A (ja) | 半導体装置の検査方法 | |
US7476553B2 (en) | Transfer base substrate and method of semiconductor device | |
KR100800330B1 (ko) | 라인 온 글래스형 신호라인 검사를 위한 액정표시패널 | |
KR20120071971A (ko) | 구동 집적회로 및 이를 포함하는 표시장치 | |
US20070165176A1 (en) | Display panel and testing method for the same | |
KR102581763B1 (ko) | 표시 모듈의 검사 장치, 그것을 포함하는 검사 시스템 및 그것의 검사 방법 | |
CN101059605B (zh) | 检查显示板的装置和方法 | |
JP2820233B2 (ja) | 表示装置の検査装置および検査方法 | |
JP2011197377A (ja) | 表示装置及び表示装置の接続状況検査方法 | |
JP2009047877A (ja) | チップオングラス型表示モジュールおよびその実装検査方法 | |
US20100097297A1 (en) | Flat Display Panel and Active Device Array Substrate and Light-on Testing Method thereof | |
JP2009223265A (ja) | 電気光学装置、電気光学装置の検査方法、及び、電子機器 | |
US20070235888A1 (en) | Film type package and display apparatus having the same | |
KR101587428B1 (ko) | 액정패널 검사장치 및 방법 | |
CN112382207B (zh) | 像素阵列基板 | |
JP2002350491A (ja) | 半導体回路の検査方法および検査装置 | |
US10854122B2 (en) | Semiconductor device, display driver and display device | |
JP2001024270A (ja) | バーンイン用基板及びそれを用いたバーンイン方法 | |
US6961081B2 (en) | Positioning and inspecting system and method using same | |
KR101471391B1 (ko) | 유기발광다이오드 표시장치 검사방법 및 검사장치 | |
KR100911467B1 (ko) | 액정표시장치의 검사 장치 | |
KR20060012164A (ko) | 표시장치 및 이의 검사 방법 | |
JP4255896B2 (ja) | コンタクトユニットおよび検査システム |