JP2005064454A - 半導体素子の製造方法及びその製造装置 - Google Patents

半導体素子の製造方法及びその製造装置 Download PDF

Info

Publication number
JP2005064454A
JP2005064454A JP2004084262A JP2004084262A JP2005064454A JP 2005064454 A JP2005064454 A JP 2005064454A JP 2004084262 A JP2004084262 A JP 2004084262A JP 2004084262 A JP2004084262 A JP 2004084262A JP 2005064454 A JP2005064454 A JP 2005064454A
Authority
JP
Japan
Prior art keywords
solution
semiconductor device
manufacturing
temperature
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004084262A
Other languages
English (en)
Inventor
Sang Woo Nam
ナム サン−ウー
Chea Gab Lee
リー チア−ガブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of JP2005064454A publication Critical patent/JP2005064454A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00—Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/02—Cleaning by the force of jets or sprays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】蝕刻副産物が除去された蝕刻対象物パターンの側面プロファイルを安全に確保することの出来る半導体素子の製造方法及び装置を提供する。
【解決手段】蝕刻対象物パターンが形成された半導体基板が装着されるチャックと、溶液が保存された溶液保存部と、前記溶液保存部に保存された溶液を前記チャックに装着された半導体基板へ供給する溶液供給部と、前記溶液を常温より低い温度に設定された低温で維持させる熱交換部と、前記半導体基板が装着されたチャックを決まった時間だけ回転させ、前記溶液供給部を介して前記熱交換部によって低温になった溶液を前記半導体基板へ供給されるようにする制御部を含む。
【選択図】図１

Description

本発明は半導体素子の製造技術に係り、特に、半導体素子の蝕刻対象物の蝕刻工程時に発生する蝕刻副産物(by-product)による欠陥を防止する事が出来る半導体素子の製造方法及びその製造装置に関する。
半導体素子の製造方法は、半導体基板上部に蝕刻対象物、例えばシリコン酸化膜(Si02)、シリコン窒化膜(SiN)または金属膜(例えば Al alloy,W,Cu)などを蒸着し、その上に写真工程でフォトレジストパターンを形成する。ついで、フォトレジストパターンを利用した乾式蝕刻工程で蝕刻対象物をパターニングして素子のパターンを形成し、フォトレジストパターンをとり除いた後に有機溶媒(solvent)または所定の溶液等で乾式蝕刻工程の時発生したポリマ (polymer)等の蝕刻副産物(by-product)をとり除く。
従来の蝕刻副産物除去方法では、プロセスチャンバ内で半導体基板を回転させながら、基板上部に蝕刻副産物の除去溶液を振り撤いてくれるスピンスプレ式(spin spray)、または半導体基板を除去溶液に漬けて処理するバス式(bath)が主に利用されている。現在は、バス式よりはスピンスプレ式が処理時間が速いという長所から、主として使用されている。
一方、最近は半導体素子の高集積化及び微細化技術と相俟って、素子パターンの線幅及びピッチが減少しており、このため配線も多層構造となっている。
ところが、このような高集積半導体素子(例えば配線)の製造工程時に、乾式蝕刻工程以後の配線側面にポリマ等の副産物が除去されないで残っていると配線欠陥の主要原因となる。したがって、乾式蝕刻工程後に配線に残っている副産物は必ず取り除かなければならない。この時、副産物の除去工程は主に常温(約25℃)で行なわれる。そこで、蝕刻副産物の除去工程時に副産物を完全に取り除くために工程時間を増加させると、半導体素子パターン、すなわち配線の側面が蝕刻副産物の除去溶液によって浸蝕(attack)され、正確な側面プロファイルを得る事が出来なくなるという問題があった。
本発明の目的は、上記のような従来技術の問題点を解決するために、蝕刻副産物の除去溶液を常温より低い低温で供給することで、蝕刻副産物の除去中の蝕刻対象物パターンの側面プロファイルを安全に確保する事が出来る半導体素子の製造方法を提供することにある。
本発明の他の目的は、蝕刻副産物の除去溶液を低温で維持させる熱交換部を具備することで、低温状態の除去溶液による副産物の除去中の蝕刻対象物パターンの側面浸蝕を減らす事が出来る半導体素子の製造装置を提供することにある。
上記目的を達成するために、本発明は、半導体素子の配線またはトレンチパターン形成時に発生する蝕刻副産物を取り除く半導体素子の製造方法において、副産物を取り除くための除去溶液を常温より低く設定された低温で形成する段階と、低温の除去溶液で副産物をとり除く段階とを含む。
また、上記目的を達成するために、本発明は、半導体素子の金属パターン形成時に発生する蝕刻副産物を取り除く半導体素子の製造方法において、副産物を取り除くための除去溶液を常温より低く設定された低温で形成する段階と、低温の除去溶液で副産物を取り除く段階とを含む。
上記他の目的を達成するために、本発明は、半導体素子の蝕刻対象物を蝕刻する際に発生する副産物を取り除く半導体素子の製造装置において、蝕刻工程が進行し、蝕刻対象物パターンが形成された半導体基板が装着されるチャックと、副産物を取り除くための溶液が保存された溶液保存部と、溶液保存部に保存された溶液をチャックに装着された半導体基板へ供給する溶液供給部と、溶液を常温より低い温度に設定された低温で維持させる熱交換部と、半導体基板が装着されたチャックを決まった時間だけ回転させ、溶液供給部を介して熱交換部によって低温になった溶液を半導体基板へ供給するよう制御する制御部とを含む。
本発明の上記目的と技術的構成及びそれによる作用效果に関する詳しい内容は、本発明の望ましい実施例を図示している図面を参照しながら、以下の詳細な説明を読むことにより明確に理解されよう。
本発明は、配線、コンタクト/ビア電極等の蝕刻対象物を蝕刻した後に行なわれる蝕刻副産物の除去工程時に、蝕刻副産物の除去溶液を常温より低い低温で供給することで蝕刻対象物パターンの蝕刻率を減らし、半導体素子パターンの側面プロファイルを安全に確保する事が出来る。
したがって、本発明は、半導体素子の蝕刻副産物及び/または素子パターンの側面プロファイルの過度の蝕刻による不良を大きく減らし、収率及び信頼性を向上させる事が出来る。
また、本発明は蝕刻、すなわち蝕刻副産物除去時間の誤差許容範囲を増加させることで、より経済的で適用が有利な公正マージン確保を可能にさせる。
なお、本発明は開示した実施例に限定されることはなく、特許請求の範囲に記載した本発明の技術的思想と範疇内で当業者によって種々の変形が可能である。
以下添付した図面を参照して本発明の望ましい実施例について説明する。
図1は本発明に係る半導体素子の製造装置を概略的に表わした構成図である。図1を参照すれば、本発明の製造装置はプロセスチャンバ(10)と、溶液保存部(30)と、溶液供給部(L1,L2)と、熱交換部(44)と、循環ライン(Lc1,Lc2)と、制御部(50)とで構成される。
プロセスチャンバ(10)は、蝕刻工程が進行し、半導体素子の蝕刻対象物パターンが形成された半導体基板(14)が装着されるスピンチャック(spin chuck)(12)と、スピンチャック(12)を所定の回転数（RPM）で回転させるモータ駆動部(16)とが含まれる。一般的に、半導体基板(14)は基板の表面上に蝕刻されたパターンを持つが、例えば、絶縁層中に金属配線またはトレンチパターンを含む場合や、これに加えてビアやコンタクトホールを有する場合をも含むことが出来る。スピンチャック(12)下部にはN2等の非活性ガスが供給され、半導体基板(14)をフローティングさせる役目をする。スピンチャック(12)の周囲には集水部(13a-13c)が配置され、蝕刻副産物の除去溶液が外部へ弾くことを防止する。集水部(13a-13c)の溶液は回収ライン(18)を介して溶液保存部(30)に回収されるか、排出ライン(18)を介して外部へ排出される。また、プロセスチャンバ(10)の半導体基板(14)の上部面には蝕刻対象物の蝕刻工程時に発生した副産物を取り除くための溶液を、スプレ式で振り撤くか、流すための吐出部(22)が配設される。また、プロセスチャンバ(10)には排気ガスとしてN2が供給され、排気口を介して排気される。
溶液保存部(30)は、プロセスチャンバ(10)に基板を洗浄するための、すなわち蝕刻対象物パターンの蝕刻工程時に発生した副産物を取り除くための溶液、例えば硫酸(H2SO4)、過酸化水素(H202)、フッ化水素(HF)が、超純水(DI water:deionized water)またはオゾン水(DI03)と一緒に混合された状態で保存された少なくとも1個以上の保存容器(32,34)を含む。溶液保存部(30)の各保存容器(32,34)は、プロセスチャンバ(10)に除去溶液を供給する少なくとも1個以上の溶液供給部である供給ライン(L1,L2)と接続され、さらに熱交換部(44)に除去溶液を供給する少なくとも1個以上の循環ライン(Lc1,Lc2)と接続される。そして溶液保存部(30)は決まった時間だけ、使用した蝕刻副産物の除去溶液を外部へ排出するための排出ライン(18)とも接続される。
各溶液供給部のライン(L1,L2)は、溶液保存部(30)に保存された溶液をプロセスチャンバ(10)内のスピンチャック(12)に装着された半導体基板(14)へ供給する。溶液供給部の供給ライン(L1,L2)には第1バルブ(24,26)が設置されている。蝕刻副産物の除去工程時にプロセスチャンバ(10)に溶液保存部(30)から蝕刻副産物の除去溶液を供給する際には、第1バルブ(24,26)が開放(ON)になるが、それ以外の工程時に第1バルブ(24,26)は遮断(OFF)になる。
循環ライン(Lc1,Lc2)は一側が溶液保存部(30)に接続され、他側が第1バルブ(24,26)と溶液保存部(30)との間の溶液供給部(L1,L2)に接続される。このような循環ライン(Lc1,Lc2)には、第2バルブ(40,42)が設置され、第2バルブの開放(ON)または遮断(OFF)によって、除去溶液が熱交換部(44)に循環され、溶液保存部(30)の保存容器(32,34)に入って行くかまたは、熱交換部(44)の循環が遮断される。
本発明の製造装置では、制御部(50)が第1バルブ(24,26)及び第2バルブ(40,42)の開放(ON)または遮断(OFF)を制御する。プロセスチャンバ(10)で蝕刻副産物を取り除かない時には、制御部(50)は第1バルブ(24,26)を遮断(OFF)、第2バルブ(40,42)を開放(ON)して溶液保存部(30)の除去溶液を熱交換部(44)へ循環させ、除去溶液の温度が常温より低く設定された低温(20℃以下)、望ましくは-20℃〜20℃の温度で維持するようにする。
一方、プロセスチャンバ(10)で蝕刻副産物を取り除く時には、制御部(50)は第1バルブ(24,26)を開放(ON)、第2バルブ(40,42)を遮断(OFF)するよう制御する。このような第1バルブ(24,26)の開放により、熱交換部(44)で20℃以下の低温に維持された溶液は、供給ライン(L1,L2)を介してプロセスチャンバ(10)に供給され、スピンチャック(12)に装着された半導体基板(14)へスプレ式で振り撤かれるように流れる。この時、プロセスチャンバ(10)で蝕刻副産物を取り除く時間は、数秒(例えば、3,5、または10秒)〜数分(例えば、2,3、または5分)に限定する。
本発明の制御部(50)は、プロセスチャンバ(10)の蝕刻副産物除去工程時に、スピンチャック(12)のモータ駆動部(16)を作動させ、スピンチャック(12)に装着された半導体基板(14)が所定の回転数（RPM）で回転されるようにする。
本発明の熱交換部(44)は、図面には詳細に図示されていないが、循環ライン(Lc1,Lc2)に設置され、循環ライン(Lc1,Lc2)を介して流れる除去溶液を降温あるいは昇温させる冷却部及びヒータで構成される温度制御部(48)をさらに含む。ここで、温度制御部(48)の冷却部は、冷媒によって循環ライン(Lc1,Lc2)を介して流れる除去溶液を降温させる冷却パイプと、冷却パイプを流れる冷媒を圧縮、膨脹、蒸発及び凝縮する冷却器とで構成される。
また、本発明の製造装置は、温度検出部(46)をさらに含み、温度検出部(46)を介して熱交換部(44)の冷却パイプ温度または冷媒温度を検出し、これを制御部(50)に送る。温度検出部(46)で検出された温度が設定された温度と異なっている場合、制御部(50)は温度制御部(48)の冷却部またはヒータが作動するように制御し、熱交換部(44)の冷媒温度を降温または昇温させて20℃以下の低温に一致させる。このような熱交換部(44)の温度調節はプロセスチャンバ(10)の未作動時に実行される。
また、本発明による半導体素子の製造装置は、それぞれスピンスプレが装着されたチャンバを多数個配置した装置にも適用が可能で、バス内で蝕刻副産物の除去溶液を漬け、この溶液内に基板を漬けるバス方式でも適用でき、また、バス方式を一部に含む場合にも変形して適用することが可能である。
図2は本発明による半導体素子の製造装置の制御方法を表わした流れ図である。図2を参照すると、図1に示された半導体素子の製造装置の制御方法は次の通りである。
制御部(50)は、プロセスチャンバ(10)または他のチャンバで半導体素子の蝕刻対象物を蝕刻する場合に発生した蝕刻副産物を取り除く工程なのか否かを判断する(Sl00)。
S100の判断結果、プロセスチャンバ(10)の蝕刻副産物除去工程である場合、制御部(50)は溶液供給部である供給ライン(L1,L2)に設置された第1バルブ(24,26)を開放するためのオン(ON)信号、循環ライン(Lc1,Lc2)に設置された第2バルブ(40,42)を遮断するためのオフ(OFF)信号を発生する。(S110)
すると、プロセスチャンバ(10)の吐出部(22)に、供給ライン(L1,L2)を介して溶液保存部(30)に保存された蝕刻副産物の除去溶液、例えば硫酸(H2SO4)、過酸化水素(H202)、フッ化水素(HF)と超純水またはオゾン水とが一緒に混合された希薄された溶液、が供給される。この時、除去溶液は熱交換部(44)によって20℃以下の低温、望ましくは-20℃〜20℃の温度で維持される(S120)。吐出部(22)に供給された除去溶液はモータ駆動部(16)によって所定の回転数（RPM）で回転するスピンチャック(12)の半導体基板(14)上部面にスプレ式で振り撤かれるように吐出される。このような蝕刻副産物の除去工程は数秒乃至数分の間実行される。
本発明では、20℃以下の低温の副産物除去溶液によって、回転する半導体基板の蝕刻副産物、例えばポリマ、非ポリマ粒子(例えば、金属、酸化物または窒化物粒子)、蝕刻残余物等が除去される際に、常温(約25℃)の除去溶液を使った時より-20℃〜20℃の低温状態の溶液を使った時の方が蝕刻対象物パターンの蝕刻反応速度を遅らせるので、パターンの蝕刻浸蝕(attack)を減少させる。
一方、S100の判断の結果、プロセスチャンバ(10)で蝕刻副産物除去工程を実行する以前、または完了以後は、制御部(50)は供給ライン(L1,L2)に設置された第1バルブ(24,26)を遮断するためのオフ(OFF)信号と循環ライン(Lc1,Lc2)に設置された第2バルブ(40,42)を開放するためのオン(ON)信号とを発生及び/または維持する(S130)。
ここで、プロセスチャンバ(10)で蝕刻副産物の除去工程が完了した以後の場合は、集水部(13a〜13c)の副産物除去溶液が回収ライン(18)を介して溶液保存部(30)に回収される。また、蝕刻副産物の除去工程以前の場合は、除去溶液は、プロセスチャンバ(10)から溶液保存部(30)へは回収されない。
第1バルブ(24,26)のオフ(OFF)信号と第2バルブ(40,42)のオン(ON)信号とによって溶液保存部(30)の蝕刻副産物の除去溶液がプロセスチャンバ(10)に供給されないで、循環ライン(Lc1,Lc2)を介して熱交換部(44)に循環される(S140)。熱交換部(44)の冷媒溶液は20℃以下の低温、望ましくは-20℃〜20℃の温度に維持されているので、除去溶液も熱交換部(44)の冷媒温度によって常温よりは低い20℃以下の低温に維持され、溶液保存部(30)の保存容器(32,34)に入って行く。したがって、プロセスチャンバ(10)へ除去溶液が供給されない間に、溶液保存部(30)の除去溶液は循環ライン(Lc1,Lc2)を介して熱交換部(44)に循環され、熱交換部(44)の冷媒温度によって20℃以下の低温状態に維持することが出来る。
S140段階以後、制御部(50)は、熱交換部(44)を介して溶液保存部(30)の蝕刻副産物の除去溶液温度を常温より低く設定された20℃以下の低温で常時維持するために、温度検出部(46)を介して熱交換部(44)の冷却パイプ温度または冷媒温度を検出する。制御部(50)は、検出された温度が設定された20℃以下の低温の温度か否かを比較する(S150)。
S150の比較結果、検出された温度が20℃以上の温度である場合には、制御部(50)は温度制御部(48)の冷却部を作動させ、熱交換部(44)の冷媒温度を降温して設定された20℃以下の低温の温度に合わせる。あるいはS150の比較結果、検出された温度が設定された温度、例えば-20℃以下よりもっと低い場合には、制御部(50)は温度制御部(48)のヒータを作動させ、熱交換部(44)の冷媒温度を昇温し、設定された-20℃〜20℃温度に合わせる(S160)。本発明の一つの実施例では、制御部(50)は測定された温度が設定された温度-20℃〜20℃であるか否かを検査する。
図3は本発明による半導体素子の製造過程を表わした流れ図である。図3を参照すれば、本発明に係る半導体素子の製造過程は、半導体素子の蝕刻対象物を蝕刻した後に蝕刻副産物を取り除くすべての工程に含まれる。
本発明を適用することが出来る半導体製造過程を説明する。まず半導体基板上部に蝕刻対象物を形成し、その上に写真工程でフォトレジストパターンを形成する。フォトレジストパターンを利用した乾式蝕刻工程で蝕刻対象物をパターニングし、半導体素子パターンである蝕刻対象物パターンを形成する(S10)。
フォトレジストパターンの除去後に、超純水またはオゾン水で希薄することの出来る蝕刻副産物の除去溶液が、本発明によって低温状態、例えば-20℃〜20℃に維持されたままプロセスチャンバに供給され、蝕刻対象物パターンの蝕刻工程時に発生したポリマ等の蝕刻副産物を除去する(S20-S30)。
ついで-20℃〜20℃の低温溶液によって蝕刻副産物が除去された半導体基板を、例えば、超純水でリンスした後に乾燥する(S40-S50)。
ここで、本発明の適用可能な蝕刻対象物としては、半導体基板、絶縁膜、誘電膜、導電膜、または金属膜等があり、これらの膜は単一膜または多層膜として形成される。この時、金属膜としてはアルミニウム、アルミニウム合金、あかがね及び/またはあかがね合金等の種々の金属またはその合金(alloy)が使用可能でTiSiまたはWSi等の金属シりサイド膜も使用することができる。また、Ti/TiNまたはTaN等のバリア(barrier)金属膜も使用することが出来る。
次に、図4及び図5を参照して、本発明の実施例による半導体素子の配線またはコンタクト電極製造工程の時蝕刻副産物を取り除く工程について説明する。
図4a乃至図4cは本発明の一つの実施例による半導体素子の配線製造工程を表わした工程手順図である。
図4aに示すように、半導体基板(100)上部にUSG,PSG,FSG及びBPSGような層間絶縁膜(102)を形成し、この絶縁膜上部に蝕刻対象物としてAl等の金属膜(104)を蒸着する。そして、その上に写真工程を施してフォトレジストを塗布し、これを露光及び現象してフォトレジストパターン(106)を形成する。
ついで図4bに示すように、フォトレジストパターン(106)によって現われた金属膜(104)をプラズマ等の乾式蝕刻工程で蝕刻する。この時、フォトレジストパターン(106)及び金属膜パターン(104a)の側面にポリマ等の蝕刻副産物(108)が発生する。
本発明の一つの実施例では、図4cに示すように、フォトレジストパターンを除去し、図1のプロセスチャンバ(10)内に基板をローディングした後、プロセスチャンバ(10)の吐出部(22)から供給ライン(L1,L2)を介して-20℃〜20℃の低温状態の除去溶液、例えば、硫酸(H2SO4)、過酸化水素(H202)、フッ化水素(HF)が超純水またはオゾン水(DIO3)と一緒に混合され希薄された溶液、が供給される。吐出部(22)に供給された蝕刻副産物の除去溶液は、モータ駆動部(16)によって所定の回転数（RPM）で回転するスピンチャック(12)の半導体基板(14)上部面に、数秒乃至数分の間スプレ式で振り撤かれる。これにより、金属膜パターン(104a)の蝕刻工程時に発生したポリマ等の蝕刻副産物は除去される。蝕刻副産物の除去溶液の温度が常温より低い-20℃〜20℃の低温、または、他の実施例で0℃〜20℃、10℃〜20℃または12℃〜18℃に維持されるので金属膜パターン(104a)に対する除去溶液の蝕刻影響が縮んでパターン側面プロファイルの浸蝕が縮むようになる。
図5a乃至図5fは本発明の他の実施例による半導体素子のコンタクト電極製造工程を表わした工程手順図である。
図5aに示すように、半導体基板(200)上部にUSG,PSG,FSG及び/またはBPSG等の層間絶縁膜(202)を形成し、引き続きこの絶縁膜上部に写真工程を施してフォトレジストを塗布し、これを露光及び現像してフォトレジストパターン(204)を形成する。
その後、図5bに示すように、フォトレジストパターン(204)によって現われた層間絶縁膜(202)を所定の深さに蝕刻し、基板の活性領域が現われるようにコンタクトホール(206)を形成する。本発明の一つの実施例で、バリア金属膜(208)をチタン窒化膜(TiN)/チタン(Ti)層にすることも出来る。その後、図5cに示すように、層間絶縁膜(202)全面にバリア金属膜(barrier metal)(208)としてチタン(Ti)またはチタン窒化膜(TiN)を蒸着する。そして、図5dに示すように、蝕刻対象物(210)としてタングステン(W)を層間絶縁膜(202)のコンタクトホールに充填する。
ついで、図5eに示すように、タングステン膜(210)上部に写真工程を施してフォトレジストパターン(212)を形成し、このフォトレジストパターン(212)によって現われたタングステン膜(210)及びバリア金属膜(208)を乾式蝕刻してコンタクト電極(21Oa)を形成する。このような蝕刻工程時に、フォトレジストパターン(212)及びコンタクト電極(21Oa)の側面に蝕刻副産物(214)が発生する。
本発明の他の実施例では、図5fに示すように、フォトレジストパターンを除去する。そして、図1のプロセスチャンバ(10)内に上記工程が終了した半導体基板をローディングし、プロセスチャンバへ-20℃〜20℃の低温状態に維持された蝕刻副産物の除去溶液を供給して半導体基板上部面にスプレーで振り撤くように吐出する。数秒〜数分の間、回転する半導体基板上部に供給される低温の蝕刻副産物の除去溶液によってコンタクト電極(210a)が形成された基板に残っている蝕刻副産物が除去される。この時、コンタクト電極(210a)が、常温の除去溶液より低温溶液によって蝕刻反応の影響が減るので、側面プロファイルの浸蝕が縮むようになる。
なお、本発明は上述した配線、コンタクト電極だけでなく多層配線構造のビア電極製造工程時に発生した蝕刻副産物除去にも適用が可能である。
図6a及び図6bは、本発明によるそれぞれ異なる温度条件で半導体素子の蝕刻副産物を取り除いた時、浸蝕が発生した配線及び正常的な配線をそれぞれ表わしたSEM図面である。
図6aを参照すれば、23℃で30秒、配線の蝕刻副産物を取り除いた時より、12℃〜18℃でそれぞれ90秒、80秒、35秒で配線の蝕刻副産物を取り除いた時の方が、配線の浸蝕をより一層減らすことが出来ることがわかる。
図6bは図6aと同じ温度条件で、工程時間だけを10秒程度縮めて蝕刻副産物を取り除いた時のSEM図面を表わしたものである。このように、本発明によって、20℃以下の低温状態を持つ蝕刻副産物の除去溶液で配線の蝕刻副産物を取り除くと、20℃以上の常温で配線の蝕刻副産物を取り除いた時より、良好な配線の側面プロファイルを確保する事が出来る。これは20℃以上の常温状態の溶液で蝕刻副産物を取り除いた時は配線の蝕刻反応が早いのに比べて20℃以下低温状態の溶液で蝕刻副産物を取り除いた時は配線の蝕刻反応が遅くなるからである。
本発明による半導体素子の製造装置を概略的に表わした構成図。 本発明による半導体素子製造装置の制御方法を表わした流れ図。 本発明による半導体素子の製造過程を表わした流れ図。 本発明の一つの実施例による半導体素子の配線製造工程を表わした工程手順図（その１）。 本発明の一つの実施例による半導体素子の配線製造工程を表わした工程手順図（その２）。 本発明の一つの実施例による半導体素子の配線製造工程を表わした工程手順図（その３）。 本発明の他の実施例による半導体素子のコンタクト電極製造工程を表わした工程手順図（その１）。 本発明の他の実施例による半導体素子のコンタクト電極製造工程を表わした工程手順図（その２）。 本発明の他の実施例による半導体素子のコンタクト電極製造工程を表わした工程手順図（その３）。 本発明の他の実施例による半導体素子のコンタクト電極製造工程を表わした工程手順図（その４）。 本発明の他の実施例による半導体素子のコンタクト電極製造工程を表わした工程手順図（その５）。 本発明の他の実施例による半導体素子のコンタクト電極製造工程を表わした工程手順図（その６）。 本発明によるそれぞれ異なる温度条件で半導体素子の蝕刻副産物を取り除いた時、浸蝕が発生した配線及び正常な配線をそれぞれ表わしたSEM図面（その１）。 本発明によるそれぞれ異なる温度条件で半導体素子の蝕刻副産物を取り除いた時、浸蝕が発生した配線及び正常な配線をそれぞれ表わしたSEM図面（その２）。

Claims (25)

  1. 半導体素子の配線またはトレンチパターン形成時に発生する蝕刻副産物を取り除く半導体素子の製造方法において、
    前記副産物を取り除くための除去溶液を常温より低く設定された低温で形成する段階と、
    前記低温の除去溶液で前記副産物を取り除く段階と、
    を含むことを特徴とする半導体素子の製造方法。
  2. 請求項１において、
    前記除去溶液はフッ化水素を含むことを特徴とする半導体素子の製造方法。
  3. 請求項１において、
    前記除去溶液は硫酸、過酸化水素、フッ化水素及び超純水の混合溶液であることを特徴とする半導体素子の製造方法。
  4. 請求項１において、
    前記設定された低温は20℃以下の温度であることを特徴とする半導体素子の製造方法。
  5. 請求項４において、
    前記設定された低温は0℃〜20℃であることを特徴とする半導体素子の製造方法。
  6. 請求項５において、
    前記設定された低温は10℃〜20℃であることを特徴とする半導体素子の製造方法。
  7. 請求項１において、
    前記副産物を取り除く段階は、前記副産物が残存する蝕刻対象物パターンが形成された半導体基板を数秒乃至数分間回転する段階と、
    前記低温の除去溶液を前記回転する半導体基板へ供給する段階とをさらに含むことを特徴とする半導体素子の製造方法。
  8. 請求項１において、
    前記パターンは半導体基板、絶縁膜、誘電膜、導電膜、または金属膜から形成されることを特徴とする半導体素子の製造方法。
  9. 請求項８において、
    前記パターンは単一膜構造で形成されることを特徴とする半導体素子の製造方法。
  10. 請求項８において、
    前記パターンは多層膜構造で形成されることを特徴とする半導体素子の製造方法。
  11. 請求項８において、
    前記金属膜はアルミニウム、アルミニウム合金、あかがね、あかがね合金、金属シリサイド膜、またはバリア金属膜であることを特徴とする半導体素子の製造方法。
  12. 半導体素子の金属パターン形成時に発生する蝕刻副産物を取り除く半導体素子の製造方法において、
    前記副産物を取り除くための除去溶液を常温より低く設定された低温で形成する段階と、
    前記低温の除去溶液で前記副産物を取り除く段階と、
    を含むことを特徴とする半導体素子の製造方法。
  13. 請求項１２において、
    前記除去溶液は硫酸、過酸化水素、フッ化水素及び超純水の混合溶液であることを特徴とする半導体素子の製造方法。
  14. 請求項１３において、
    前記設定された低温は0℃〜20℃であることを特徴とする半導体素子の製造方法。
  15. 請求項１４において、
    前記設定された低温は10℃〜20℃であることを特徴とする半導体素子の製造方法。
  16. 請求項１２において、
    前記パターンは単一膜構造で形成されることを特徴とする半導体素子の製造方法。
  17. 請求項１２において、
    前記パターンは多層膜構造で形成されることを特徴とする半導体素子の製造方法。
  18. 請求項１２において、
    前記パターンはアルミニウム、アルミニウム合金、あかがね、あかがね合金、タングステン、金属シリサイド膜、またはバリア金属膜であることを特徴とする半導体素子の製造方法。
  19. 半導体素子の蝕刻対象物を蝕刻する際に発生する副産物を取り除く半導体素子の製造装置において、
    蝕刻工程が進行し、蝕刻対象物パターンが形成された半導体基板が装着されるチャックと、
    前記副産物を取り除くための溶液が保存された溶液保存部と、
    上記溶液保存部に保存された溶液を前記チャックに装着された半導体基板へ供給する溶液供給部と、
    前記溶液を常温より低い温度に設定された低温で維持させる熱交換部と、
    前記半導体基板が装着されたチャックを決まった時間だけ回転させ、前記溶液供給部を介して前記熱交換部によって低温になった溶液を前記半導体基板へ供給するよう制御する制御部と、
    を含むことを特徴とする半導体素子の製造装置。
  20. 請求１９項において、
    前記熱交換部は、前記溶液供給部に設置された第1バルブと、
    一側が前記溶液保存部に接続され、他側が前記第1バルブと溶液保存部との間の溶液供給部に接続された循環ラインと、
    前記循環ラインに設置された第2バルブと、
    前記循環ラインに設置され、前記循環ラインの溶液を低温化させる冷却部とをさらに含むことを特徴とする半導体素子の製造装置。
  21. 請求項２０において、
    前記冷却部は、前記循環ラインに設置され、冷媒によって前記循環ラインの溶液を減温させる冷却パイプと、
    前記冷却パイプを流れる冷媒を圧縮、膨脹、蒸発、及び凝縮する冷却器とをさらに含むことを特徴とする半導体素子の製造装置。
  22. 請求項２１において、
    前記熱交換部は、前記循環ラインの溶液を昇温させるヒータと、
    前記循環ラインの溶液温度を検出する温度検出部とをさらに含むことを特徴とする半導体素子の製造装置。
  23. 請求項１９において、
    前記制御部は、前記第1バルブを遮断して前記第2バルブを開放した状態で前記熱交換部によって前記溶液保存部の温度を低温で維持させ、前記半導体基板の副産物を取り除くために、前記チャックを決まった時間だけ回転させ、前記第1バルブを開放して前記第2バルブを遮断した状態で前記溶液供給部を介して前記低温の溶液を前記回転する半導体基板へ供給するように制御することを特徴とする半導体素子の製造装置。
  24. 請求項２２において、
    前記制御部は、前記温度検出部で検出される前記溶液の温度によって前記ヒータまたは冷却部を作動させ、前記溶液が設定された低温を維持するように制御することを特徴とする半導体素子の製造装置。
  25. 請求項１９において、
    前記設定された低温は20℃以下の温度であることを特徴とする半導体素子の製造装置。
JP2004084262A 2003-08-08 2004-03-23 半導体素子の製造方法及びその製造装置 Pending JP2005064454A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030055012A KR100734669B1 (ko) 2003-08-08 2003-08-08 반도체 소자의 제조 방법 및 그 장치

Publications (1)

Publication Number Publication Date
JP2005064454A true JP2005064454A (ja) 2005-03-10

Family

ID=36320048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004084262A Pending JP2005064454A (ja) 2003-08-08 2004-03-23 半導体素子の製造方法及びその製造装置

Country Status (6)

Country Link
US (1) US20050028837A1 (ja)
EP (1) EP1505642A3 (ja)
JP (1) JP2005064454A (ja)
KR (1) KR100734669B1 (ja)
CN (1) CN100392823C (ja)
TW (1) TWI232514B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288103A (ja) * 2006-04-20 2007-11-01 Renesas Technology Corp エッチング処理装置およびエッチング処理方法
JP2013243331A (ja) * 2012-04-26 2013-12-05 Tokyo Electron Ltd 基板処理装置および基板処理方法
JP2014027245A (ja) * 2012-06-22 2014-02-06 Tokyo Electron Ltd 基板処理装置及び基板処理方法
JP2017183307A (ja) * 2016-03-28 2017-10-05 大日本印刷株式会社 エッチング方法およびエッチング装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100727851B1 (ko) * 2006-07-14 2007-06-14 세메스 주식회사 약액 혼합 장치 및 방법
KR100758125B1 (ko) * 2006-12-27 2007-09-13 동부일렉트로닉스 주식회사 반도체 제조 공정시 발생하는 메탈 폴리머 제거 방법
JP4863897B2 (ja) 2007-01-31 2012-01-25 東京エレクトロン株式会社 基板洗浄装置、基板洗浄方法及び基板洗浄プログラム
KR101424622B1 (ko) 2007-07-05 2014-08-01 에이씨엠 리서치 (상하이) 인코포레이티드 반도체 웨이퍼의 세정 장치 및 세정 방법
US8084406B2 (en) * 2007-12-14 2011-12-27 Lam Research Corporation Apparatus for particle removal by single-phase and two-phase media
KR20100042723A (ko) * 2008-10-17 2010-04-27 주식회사 동부하이텍 반도체 소자의 세정방법 및 이를 이용한 반도체 소자의 제조방법
US8877640B2 (en) * 2010-07-06 2014-11-04 United Microelectronics Corporation Cleaning solution and damascene process using the same
US20130068248A1 (en) * 2011-09-15 2013-03-21 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Semiconductor device cleaning method
CN104078352B (zh) * 2013-03-27 2017-06-27 中芯国际集成电路制造(上海)有限公司 晶圆清洗方法及晶圆清洗装置
US9385003B1 (en) * 2015-02-16 2016-07-05 Lam Research Corporation Residue free systems and methods for isotropically etching silicon in tight spaces
WO2018051825A1 (ja) 2016-09-13 2018-03-22 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
JP7023065B2 (ja) * 2016-09-13 2022-02-21 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
TWI733060B (zh) * 2018-10-12 2021-07-11 智優科技股份有限公司 濕式處理設備及其濕式處理方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8701759D0 (en) * 1987-01-27 1987-03-04 Laporte Industries Ltd Processing of semi-conductor materials
US5185058A (en) * 1991-01-29 1993-02-09 Micron Technology, Inc. Process for etching semiconductor devices
JPH08162425A (ja) * 1994-12-06 1996-06-21 Mitsubishi Electric Corp 半導体集積回路装置の製造方法および製造装置
CN1299333C (zh) * 1996-08-20 2007-02-07 奥加诺株式会社 清洗电子元件或其制造设备的元件的方法和装置
JPH10144650A (ja) * 1996-11-11 1998-05-29 Mitsubishi Electric Corp 半導体材料の洗浄装置
ATE522926T1 (de) * 1997-02-14 2011-09-15 Imec Verfahren zur entfernung organischer kontamination von einer halbleiteroberfläche
US20030209514A1 (en) * 1997-04-04 2003-11-13 Infineon Technologies North America Corp. Etching composition and use thereof with feedback control of HF in BEOL clean
KR100255168B1 (ko) * 1997-06-20 2000-05-01 김영환 반도체소자의콘택홀세정방법
US6220935B1 (en) * 1997-08-11 2001-04-24 Sprout Co., Ltd. Apparatus and method for cleaning substrate
KR100253087B1 (ko) * 1997-08-19 2000-04-15 윤종용 반도체장치의제조방법
KR100265286B1 (ko) * 1998-04-20 2000-10-02 윤종용 반도체장치 제조용 케미컬 순환공급장치 및 이의 구동방법
ES2328309T3 (es) * 1998-05-18 2009-11-11 Mallinckrodt Baker, Inc. Composiciones alcalinas que contienen silicato para limpiar sustratos microelectronicos.
JP3111979B2 (ja) * 1998-05-20 2000-11-27 日本電気株式会社 ウエハの洗浄方法
JP4367587B2 (ja) * 1998-12-01 2009-11-18 財団法人国際科学振興財団 洗浄方法
US6419757B2 (en) * 1998-12-08 2002-07-16 Bridgestone, Corporation Method for cleaning sintered silicon carbide in wet condition
KR100626346B1 (ko) * 1999-03-25 2006-09-20 삼성전자주식회사 반도체 장치의 세정 방법
KR20000074480A (ko) * 1999-05-21 2000-12-15 윤종용 반도체 소자의 게이트 전극 형성방법
US6453914B2 (en) * 1999-06-29 2002-09-24 Micron Technology, Inc. Acid blend for removing etch residue
JP2001038614A (ja) * 1999-07-26 2001-02-13 Ebara Corp 研磨装置
US6194326B1 (en) 2000-04-06 2001-02-27 Micron Technology, In. Low temperature rinse of etching agents
WO2002004887A1 (en) * 2000-07-08 2002-01-17 Semitool, Inc. Methods and apparatus for processing microelectronic workpieces using metrology
JP2002043267A (ja) * 2000-07-21 2002-02-08 Ebara Corp 基板洗浄装置、基板洗浄方法及び基板処理装置
TW464966B (en) * 2000-08-17 2001-11-21 Macronix Int Co Ltd Semiconductor wafer clean method to prevent corrosion of metal silicide layer
EP1335039A1 (en) * 2000-10-26 2003-08-13 Ebara Corporation Device and method for plating
US6391794B1 (en) * 2000-12-07 2002-05-21 Micron Technology, Inc. Composition and method for cleaning residual debris from semiconductor surfaces
JP3889271B2 (ja) * 2000-12-15 2007-03-07 株式会社東芝 半導体装置の製造方法
KR100437455B1 (ko) * 2001-12-10 2004-06-23 삼성전자주식회사 반도체 장치 형성 방법
KR100805693B1 (ko) * 2001-12-14 2008-02-21 주식회사 하이닉스반도체 세정액 및 그를 이용한 금속막 세정 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288103A (ja) * 2006-04-20 2007-11-01 Renesas Technology Corp エッチング処理装置およびエッチング処理方法
JP2013243331A (ja) * 2012-04-26 2013-12-05 Tokyo Electron Ltd 基板処理装置および基板処理方法
JP2014027245A (ja) * 2012-06-22 2014-02-06 Tokyo Electron Ltd 基板処理装置及び基板処理方法
JP2017183307A (ja) * 2016-03-28 2017-10-05 大日本印刷株式会社 エッチング方法およびエッチング装置

Also Published As

Publication number Publication date
TW200507101A (en) 2005-02-16
US20050028837A1 (en) 2005-02-10
CN1581444A (zh) 2005-02-16
EP1505642A2 (en) 2005-02-09
TWI232514B (en) 2005-05-11
CN100392823C (zh) 2008-06-04
EP1505642A3 (en) 2006-08-23
KR20050017753A (ko) 2005-02-23
KR100734669B1 (ko) 2007-07-02

Similar Documents

Publication Publication Date Title
JP2005064454A (ja) 半導体素子の製造方法及びその製造装置
JP4563340B2 (ja) 半導体デバイスの製造方法
US6277733B1 (en) Oxygen-free, dry plasma process for polymer removal
KR100584485B1 (ko) 반도체 소자의 금속 부식 방지 방법
US6803323B2 (en) Method of forming a component overlying a semiconductor substrate
US6309977B1 (en) Method for the etchback of a conductive material
JP2000200779A (ja) エッチング方法，化学気相成長装置，化学気相成長装置のクリ―ニング方法，及び化学気相成長装置用の石英部材
JP4800235B2 (ja) 処理方法
US8310054B2 (en) Semiconductor device manufacturing method and target substrate processing system
JP2010027786A (ja) 基板処理方法、基板処理装置および記憶媒体
US5950107A (en) In-situ pre-ILD deposition treatment to improve ILD to metal adhesion
WO2006112202A1 (ja) 半導体装置及びその製造方法
US8399360B1 (en) Process for post contact-etch clean
US6458703B2 (en) Method for manufacturing semiconductor devices with allevration of thermal stress generation in conductive coating
JP2001060672A (ja) エッチング方法およびエッチングマスク
US20100029086A1 (en) Method for manufacturing semiconductor device and storage medium
KR100567379B1 (ko) 반도체 소자의 세정방법 및 세정장치
US20010007791A1 (en) Method of reducing stress corrosion induced voiding of patterned metal layers
JP3670552B2 (ja) 半導体装置及びその製造方法
JPH09213703A (ja) 半導体装置の製造方法
US6251776B1 (en) Plasma treatment to reduce stress corrosion induced voiding of patterned metal layers
KR0168890B1 (ko) 알루미늄배선의 반도체장치의 제조방법
US20050176237A1 (en) In-situ liner formation during reactive ion etch
JP2000183287A (ja) 誘電体薄膜のエッチング方法及び半導体装置
US6440874B1 (en) High throughput plasma resist strip process for temperature sensitive applications

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070416

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070522