JP2005057262A - 超格子構造の半導体層を有する半導体素子及びその製造方法 - Google Patents
超格子構造の半導体層を有する半導体素子及びその製造方法 Download PDFInfo
- Publication number
- JP2005057262A JP2005057262A JP2004216548A JP2004216548A JP2005057262A JP 2005057262 A JP2005057262 A JP 2005057262A JP 2004216548 A JP2004216548 A JP 2004216548A JP 2004216548 A JP2004216548 A JP 2004216548A JP 2005057262 A JP2005057262 A JP 2005057262A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- superlattice
- semiconductor layer
- semiconductor
- superlattice structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000463 material Substances 0.000 claims abstract description 85
- 229910002704 AlGaN Inorganic materials 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 34
- 238000005253 cladding Methods 0.000 claims description 18
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 230000003287 optical effect Effects 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 209
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 14
- 150000001875 compounds Chemical class 0.000 description 14
- 239000007789 gas Substances 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 12
- 239000000758 substrate Substances 0.000 description 8
- 229910021529 ammonia Inorganic materials 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000000670 limiting effect Effects 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 229910002601 GaN Inorganic materials 0.000 description 4
- 238000003917 TEM image Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- -1 nitride compound Chemical class 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000004047 hole gas Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002090 nanochannel Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
- H01S3/09—Processes or apparatus for excitation, e.g. pumping
- H01S3/091—Processes or apparatus for excitation, e.g. pumping using optical pumping
- H01S3/094—Processes or apparatus for excitation, e.g. pumping using optical pumping by coherent light
- H01S3/0941—Processes or apparatus for excitation, e.g. pumping using optical pumping by coherent light of a laser diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/151—Compositional structures
- H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
- H01L29/155—Comprising only semiconductor materials
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2301/00—Functional characteristics
- H01S2301/17—Semiconductor lasers comprising special layers
- H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
Abstract
【課題】 超格子構造の半導体層を有する半導体素子及びその製造方法を提供する。
【解決手段】 異種の第１及び第２物質層が交互的に多重積層されている超格子構造の半導体層を含み、超格子構造を形成する前記第１物質層と第２物質層それぞれに多数のホールが形成され、当該物質層の各ホールに隣接した他の物質層の物質が充填されている半導体素子である。本発明による超格子構造で与えられた光制限特性を維持しつつも電荷の効率的な移動をナノホールを通じて許容することによって、動作電圧を低くできる。
【選択図】 図１
【解決手段】 異種の第１及び第２物質層が交互的に多重積層されている超格子構造の半導体層を含み、超格子構造を形成する前記第１物質層と第２物質層それぞれに多数のホールが形成され、当該物質層の各ホールに隣接した他の物質層の物質が充填されている半導体素子である。本発明による超格子構造で与えられた光制限特性を維持しつつも電荷の効率的な移動をナノホールを通じて許容することによって、動作電圧を低くできる。
【選択図】 図１
Description
本発明は超格子構造の半導体層を有する半導体素子及びその製造方法に係り、詳細にはシリーズ抵抗の減少によって動作電圧が低められたＧａＮ超格子構造の半導体層を有する半導体素子及びその製造方法に関する。
レーザダイオード（Ｌａｓｅｒ Ｄｉｏｄｅ、以下ＬＤという）は、異種物質が多重積層された超格子構造を有する。例えば、ＧａＮ系のＬＤは、図１ないし図３に示されたように、ＡｌＧａＮとＧａＮとがサンドイッチ型に多重積層された超格子構造を有する。このようなＬＤは光制限を向上させるために、例えば、ＧａＮ系のＬＤにおいて、Ａｌ組成比が大きいＡｌＧａＮが必須的である。しかし、このような物質は、ＬＤのシリーズ抵抗を増加させ、結局、ＬＤの駆動電圧の上昇要因となる。ＬＤの駆動電圧の上昇は、寿命の短縮をもたらす。したがって、これを改善することが課題である。
ＧａＮ系物質は、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）及びＬＤのような光素子分野への応用研究が活発な物質である。発振電流と駆動電圧とを低めることは、ＬＤに対する入力パワーを低め、したがって、耐久性を向上させる。駆動電圧の上昇はｐ積層で主に誘発されるが、これはｐタイプのドーパントであるＭｇが低いドーピング効率を有するためである。ＧａＮ ＬＤにおいて、ｐ積層は、ｐ−ＧａＮ光導波層、ｐ−ＡｌＧａＮ／ＧａＮ光制限層、そしてｐ−ＧａＮコンタクト層を含む。（特許文献１、２参照）
光制限層は、ＡｌＧａＮ層の間にＧａＮ層が介在される超格子構造を有する。光制限層において、ＡｌＧａＮ層の間に介在されたＧａＮは、高いＡｌ組成を有するＡｌＧａＮ層のクラックを防止する。また、ＧａＮはＡｌＧａＮと共に超格子構造を形成することによって、バルクＡｌＧａＮ層に比べて高いドーピング効率を表し、特に、２次元的なホールガスの形成による深いアクセプタのドーピング効率が上昇し、このようなドーピング効率の上昇によるホール濃度が増加する。
光制限層は、ＡｌＧａＮ層の間にＧａＮ層が介在される超格子構造を有する。光制限層において、ＡｌＧａＮ層の間に介在されたＧａＮは、高いＡｌ組成を有するＡｌＧａＮ層のクラックを防止する。また、ＧａＮはＡｌＧａＮと共に超格子構造を形成することによって、バルクＡｌＧａＮ層に比べて高いドーピング効率を表し、特に、２次元的なホールガスの形成による深いアクセプタのドーピング効率が上昇し、このようなドーピング効率の上昇によるホール濃度が増加する。
このようなＧａＮ系ＬＤの駆動電圧の上昇を抑制するために、実験変数の変化による改良、例えば、超格子の厚さ及びドーパントの流動の変化を通じてｐ積層を最適化しようとする研究が進められているが、光制限のために超格子に必須的な高いＡｌ組成のＡｌＧａＮが使用されなければならないため、前記のような試行錯誤的な方法による超格子の最適化には限界がある。
したがって、ＬＤの寿命を延長させるためには、シリーズ抵抗を低めなければならず、したがって、高い抵抗を表す超格子構造での抵抗を低めるためにＡｌ組成を減少させなければならない。しかし、Ａｌ組成の減少は、超格子の光制限を低下させるため、Ａｌ組成の減少には限界がある。
特開平１３−３０８４５８号公報
特開平１４−１１１１３１号公報
本発明が解決しようとする技術的課題は、光制限を低下させずにシリーズ抵抗を低下させうる超格子構造の半導体層を有する半導体素子及びその製造方法を提供することであり、従って、本発明が解決しようとする他の技術的課題は、シリーズ抵抗の減少によって入力パワーが減少され、耐久性は向上した超格子構造の半導体層を有する半導体素子及びその製造方法を提供することである。
前記課題を達成するために本発明の半導体素子は、異種の第１及び第２物質層が交互的に多重積層されている超格子構造の半導体層を含む半導体素子において、超格子構造を形成する前記第１物質層と第２物質層それぞれに多数のホールが形成され、当該物質層の各ホールに隣接した他の物質層の物質が充填されていることを特徴とする。
また、前記課題を達成するために本発明のＬＤは、レーザ共振層と、前記レーザ共振層の一側に形成される第１半導体層と、前記レーザ共振層の他側に形成される第２半導体層と、を備え、前記第２半導体層は、異種の第１物質による第１層と第２物質による第２層とが多重積層された超格子構造を含み、前記超格子構造を形成する第１層と第２層それぞれに多数のホールが形成されて、それぞれのホールに異種の第２物質と第１物質とが充填されていることを特徴とする。
前記課題を達成するために本発明の製造方法は、半導体素子で異種の第１及び第２物質層が交互的に多重積層されている超格子構造の半導体層を形成する方法において、前記第１及び第２物質層を成長させる時に圧力の正常的な調節によって当該物質層に多数のナノホールを形成することを特徴とする。
また、前記課題を達成するために本発明の他の製造方法は、半導体素子で異種の第１及び第２物質層が交互的に多重積層されている超格子構造の半導体層を形成するにおいて、前記第１及び第２物質層を成長させる時に一時的に成長物質の供給を中断して、当該物質層に多数のナノホールを形成することを特徴とする。
前記課題を達成するために本発明のさらに他の製造方法は、半導体素子で異種の第１及び第２物質層が交互的に多重積層されている超格子構造の半導体層を形成するにおいて、前記第１及び第２物質層を成長速度を調節して、当該物質層に多数のナノホールを形成することを特徴とする。
本発明は超格子構造で与えられた光制限特性を維持しつつも電荷の効率的な移動をナノホールを通じて許容することによって、光制限特性が良好でありつつも動作電圧が低い素子を得ることができる。
以下、本発明の実施の形態による半導体ＬＤ及びその製造方法を図面を参照して詳細に説明する。図面で半導体ＬＤを構成する各層の幅と高さとは、説明のために誇張して示した。
図１は、本発明の実施の形態による半導体ＬＤを示す図面である。図１を参照すれば、本発明の実施の形態による半導体ＬＤは、基板５０と、基板の上面に順次に積層される第１半導体層６１、レーザ共振層６３及び第２半導体層６５を備える。
下部物質層である第１半導体層６１は、基板５０の上面に積層されるものであって、バッファ層５２とバッファ層５２の上面に積層される下部クラッド層５４とを含む。
前記基板５０は、サファイア基板またはフリスタンディングＧａＮ基板が主に利用され、バッファ層５２は、ｎ−ＧａＮ系列のIII−Ｖ族窒化物化合物半導体層より形成するが、特にｎ−ＧａＮより形成される。しかし、これに限定されず、レーザ発振（レージング）が可能なIII−Ｖ族の他の化合物半導体層でありうる。下部クラッド層５４は、所定の屈折率を有するｎ−ＧａＮ／ＡｌＧａＮ超格子構造層であることが望ましいが、レージング可能な他の化合物半導体層でありうる。
前記共振層６３は、下部クラッド層５４の上面に順次に下部導波層５３、活性層５６及び上部導波層５５が積層された構造を有する。上下部導波層５５，５３は、活性層５６より屈折率が小さな物質より形成するが、ＧａＮ系列のIII−Ｖ族化合物半導体層より形成することが望ましい。下部導波層５３は、ｎ−ＧａＮ層であって、上部導波層５５はｐ−ＧａＮ層より形成する。活性層５６は、レージングが起きる物質層であれば、いかなる物質層でも使用でき、望ましくは臨界電流値が小さく、横モード特性が安定したレーザ光を発振できる物質層を使用する。ここで、前記活性層は、多重量子ウェルまたは単一量子ウェルのうち何れか一つの構造を有し、このような活性層の構造は本発明の技術的範囲を制限しない。
上部物質層としての第２半導体層６５は、上部導波層５５の上面に積層される。一般的に、上部物質層にはリッジ導波路を形成するためにリッジ５８ａが形成される。このようなリッジ構造は、文献を通じて公知のものであるので、これ以上説明しない。
第２半導体層６５は、上部導波層５５より屈折率が小さな上部クラッド層５８と、その上面のオームコンタクト層６４とを含む。上部クラッド層５８は、下部クラッド層５４がｎ型化合物半導体層であれば、ｐ型化合物半導体層より形成し、下部クラッド層５４がｐ型化合物半導体層であれば、ｎ型化合物半導体層より形成する。すなわち、下部クラッド層５４がｎ−ＧａＮ／ＡｌＧａＮ層であれば、上部クラッド層５８はｐ−ＧａＮ／ＡｌＧａＮより形成する。第２化合物半導体層６４も同様に第１化合物半導体層５２がｎ型化合物半導体層であれば、ｐ型化合物半導体層より形成し、その逆も可能である。したがって、第１化合物半導体層５２がｎ−ＧａＮより形成されれば、第２化合物半導体層６４はｐ−ＧａＮより形成する。
前記上部クラッド層５８の両側の肩部分の上面とその中央に突出したリッジ５８ａの側面とを覆うパシベーション層としての埋込層６８と埋込層６８上に埋込層の保護のために形成される保護層６９とを備える。前記埋込層６８は、一般的なパシベーション物質、例えば、Ｓｉ、Ａｌ、Ｚｒ、Ｔａなどから選択された少なくとも１種の元素を含む酸化物より形成できる。一方、保護層６９は、前記パシベーション物質に対する良好なエッチング選択性と接着性とを有する物質、例えば、ＣｒまたはＴｉＯ２より形成され、これは埋込層６８を局部的にエッチングする時に保護マスクとしても作用する。ここで、前記保護層６９が熱伝導性が良好な金属物質より形成される場合、レーザ素子動作時に発生する熱をさらに効果的に放出できるようになる。前記のような埋込層６８及び保護層６９が形成されたリッジ導波路構造上にｐ型上部電極５７が形成されている。上部電極５７の中間部分は、リッジ５８ａの上端の第２化合物半導体６４に接触され、その両側部分は上部クラッド層５８の両側の肩部分に延びている。
本発明は、前記のような構造のＬＤでシリーズ抵抗を増加させる要因であるｐ−ＧａＮ／ＡｌＧａＮクラッド層の構造を改善する。図２は、本発明を特徴づけるものであって、前記ｐクラッド層の積層構造を概念的に説明するための立体図面であり、図３は、本発明による超格子層に対応する従来ＬＤでの超格子層の積層構造を示す。
平坦なＧａＮ／ＡｌＧａＮが多重積層された図３に示されたような従来の超格子構造とは異なり、本発明によれば、図２に示されたように、超格子層を形成する第１層５８１と第２層５８２とが交互的に反復積層されており、各層に多数のホール５８１ａ，５８２ａが形成されている。例えば、ＡｌＧａＮよりなる第１層５８１とｐドーピングされたＧａＮ第２層５８２それぞれに多数のホール５８１ａ，５８２ａが形成されている。各層のホール５８１ａ，５８２ａには当該層に接している他の層の物質で充填されている。すなわち、第１層５８１のホール５８１ａには第２層５８２の物質で充填されており、第２層５８２のホール５８２ａには第１層５８１の物質で充填されている。このような構造によれば、異種物質が反復的に積層された構造によって相互離隔されている上下同種物質層がその間に設けられた異種物質層のホールを通じて相互連結されている。したがって、ドーピングされたＧａＮ第２層５８２に比べて、低い抵抗を有する上下のＡｌＧａＮ層などが何れも連結されており、したがって、超格子構造が全体的に連結されているＡｌＧａＮに比べて電気的な抵抗が低くなる。
前記構造で前記ホール５８１ａ，５８２ａは、各層に無数に存在し、そのサイズは数ミクロンから数ｎｍの範囲である。本発明は、前述したようにｐクラッド層のような超格子構造での抵抗を低くできる技術を提供する。これは、前述したように、各物質層に数ｎｍサイズないしミクロンサイズのホールの形成によって可能になる。このようなホール（以下、ナノ−ホール）は、上下分離されている同種の物質層が相互連結され、したがって、ＬＤ素子の駆動電圧を低める。
超格子内に形成されたこのようなナノホールを通じて移動する正孔は、高いＡｌ組成のＧａＮとＡｌＧａＮ間の境界または障壁を通じて移動する確率が低下し、したがって、ＬＤ素子のシリーズ抵抗を顕著に低める。実際に、ナノホールを備えた超格子をＬＤに適用した実験を通じて従来のＬＤに比べて約１Ｖほどの駆動電圧の減少を確認できた。したがって、駆動電圧の減少による入力パワーの減少とこれによる素子の劣化減少とによって、さらに長い寿命のＬＤが得られるようになった。
本発明によって、ナノ−ホールを有する超格子を適用した試片と従来の方法によって製造された試片とに対する特性テストを実施した。
図３に示されたように、前記のようなホールのない一般的なサンドイッチ構造のＡｌＧａＮ／ＧａＮ超格子をＤＸＲＤ ２θ−ωスキャンを通じてＡｌＧａＮ−１ｓｔピークを説明すれば、ＦＷＨＭ値が約１００〜２５０ａｒｃｓｅｃにかなり鋭い状態を表す（図４Ａを参照）。このような界面は、正孔が活性層側に移動するのに大きな障壁の役割を行って素子の抵抗を増加させ、それにより、駆動電圧が高められて入力パワーを高め、したがって、素子の寿命を短縮させる。
図４Ａ及び図４Ｂは、従来の超格子構造（図３）及び本発明による超格子（図２）が適用されたＬＤ試片に対する（０００２）２θ−ωスキャン結果を示す。全体的に類似な結果を表し、特に、ＡｌＧａＮ−０次ピークの位置が２つの試片で同じに現れることが分かる。これは、２つの試片に含まれたＡｌ組成が同じであることを表し、したがって、量子の光制限は差がないということを予測できる。しかし、２つの試片間のＡｌＧａＮ−１次ピークの強度とＦＷＨＭとがほぼ２倍の差が出ることが分かる。これは、超格子でＡｌＧａＮとＧａＮ層間の界面での非常な不均一さを表す。
図５は、実際に製作された従来の超格子構造を有する試片のＴＥＭイメージである。そして、図６Ａは本発明によってナノホールが設けられた超格子構造を有する試片のＴＥＭイメージであり、図６Ｂは図６Ａの小さな四角部分を拡大して示す写真である。
図５ないし図６Ｂで、明るい部分はＡｌＧａＮ領域であり、暗い部分はＧａＮ領域である。図５に示されたように、従来の構造の超格子のイメージは明確に区画されたＡｌＧａＮとＧａＮとの界面を示す。しかし、図６Ａ及び図６Ｂに示されたように、本発明による超格子は界面の区別が難しい。界面状態をさらに明確に確認するために拡大された図６Ｂを参照すれば、界面の不均一性と共にナノホールがＡｌＧａＮとＡｌＧａＮまたはＧａＮとＧａＮとの中間層に形成されて同種の物質層を相互垂直方向に連結させることが分かる。図６Ｂで、暗い領域の矢印はドーピングされたＧａＮ領域が垂直方向に連結されたナノホールに沿って進むことを表示したものである。超格子イメージを排除し、ＡｌＧａＮとＧａＮとの領域を区分して示す図６Ｂで、右側上部の明るい四角形領域（ｂ−３）は、ＡｌＧａＮとＧａＮの垂直方向のナノホールがとても広い領域にわたって形成されていることを示す。
したがって、正孔が活性層に移動する時、障壁を越えるより、このナノホールに沿って移動する確率が非常に高まり、さらに多くの垂直方向のナノホールを形成するほどＬＤのシリーズ抵抗をさらに低めうると期待される。
図７Ａと図７Ｂとは、１００ Ｔｏｒｒ圧力下で得られた従来の超格子と２００ Ｔｏｒｒ圧力下で成長されたナノホール超格子とを適用した２つの試片に対するシリーズ抵抗と５０ｍＡでの電圧ｂとの比較を示す。ここで、前記のような圧力以外の他の成長条件は同一に与えた。本発明によるナノホール超格子を有する試片は、従来の試片に比べて約２倍ほど低いシリーズ抵抗を有することが分かる。その結果、図７Ｂに示されたように、５０ｍＡでの電圧は約１Ｖほど減少し、それぞれの空洞部の長さに対して同じ様相が得られた。前記結果は、超格子を成長する時に適切な圧力の調節によって超格子にナノホールを形成できることを示す。
下記の表は、前述した実施の形態の結果を従来の技術と比較して整理したものである。予想の通りに、臨界電圧は光制限の変化がないため、２つの試片がほぼ類似に現れ、結局、電圧の減少によって約２０％ほどの入力パワーの減少が得られた。これは、ＬＤ素子の寿命向上と直結される。
第一に、結晶成長のうち成長圧力を増加させることがその一実施の形態である。成長圧力を増加させれば、成長層での脱着が増加し、ＡｌとＧａとの結合が減少し、したがって、界面のＡｌＧａＮあるいはＧａＮｌａｙｅｒが成長が不均一になる。このような不均一性をある以上増加すれば、ＡｌＧａＮ及びＧａＮ層の積層中に側面方向に微細に空いている空間が形成され、その上に連続的にＡｌＧａＮ及びＧａＮ層が積層されれば、結局、このような領域を通じてＡｌＧａＮ及びＡｌＧａＮ、ＧａＮ及びＧａＮ層が連結されるナノホール（または、ナノチャンネル）が形成される。適当な反応器の圧力は、１５０ Ｔｏｒｒから常圧間であり、さらに望ましくは、１５０〜４００ Ｔｏｒｒで行うことが良い。
第二に、ＡｌＧａＮ及びＧａＮ成長時、任意に成長中断時間をおく方法である。超格子を成長させる時に、反応器の雰囲気はＮＨ３とＨ２とが供給されている状態となる。この時、Ｇａ、Ａｌの供給を中断すれば、Ｈ２によるインサイチュエッチングが進められて、かえって成長された結晶層を局部的にエッチングすることによってナノホールを形成できるようになる。成長中断時間の範囲はほぼ３〜５０秒にするが、望ましくは３〜１５秒ほどである。
第三に、それぞれの層が均一に形成されないように成長速度を向上させる。これはアイランド成長モードを得るために必要な拡散時間と関連があると予測される。ナノホールを形成させうる一般的な成長速度の範囲は１〜１０Å／ｓであるが、望ましくは２〜６Å／ｓを使用する。
前記のような方法によってナノホールが形成しつつ超格子層を形成する過程は、次の通りである。
図８Ａに示されたように、下部物質層、例えば、ＬＤのｐ型導波路層（ＷＧＬ：Ｗａｖｅ Ｇｕｉｄｅ Ｌａｙｅｒ）上に多数のナノホールを有する第１物質層ＡｌＧａＮを形成する。ナノホールを有する層の形成方法は、前述した３つの方法のうち何れか一つが選択されうる。
図８Ｂに示されたように、第１物質層上にホールを有する第２物質層ＧａＮを形成する。この時、第２物質層ＧａＮの一部物質は、第１層のホールの内部を充填する。
図８Ｃに示されたように、第２物質層ＧａＮ上に同じ方法で再び第１物質層ＡｌＧａＮを形成する。この段階で形成される第１物質層ＡｌＧａＮの一部がやはりその下部の第２層のホールの内部を充填する。
図８Ｄに示されたように、前記第１物質層ＡｌＧａＮ上に再び第２物質層ＧａＮを形成する。やはり、この段階で形成される第２物質層ＧａＮの一部物質がその下部の第１物質層ＡｌＧａＮのホールを充填する。
前記のような過程を所望の回数だけ反復すれば、第１物質層を介在したその上下の第２物質層が第１物質層に形成されたホールを通じて相互連結され、結果的に全体積層において、同種物質が一体に連結される。
前記のような本発明の超格子は、ＬＤのクラッド層に適用され、それ以外に光制限及び低いシリーズ抵抗が要求されるいかなる超格子構造にも適用されうる。しかし、ＬＤの場合は、ｐ型層でシリーズ抵抗が上昇するので、ｐ層構造に適用されることが望ましく、ある場合にはｎ型層にも適用可能である。ｎ型層の場合は、電子が流れる領域であるので、前記ナノホールを通じて電子が抵抗の高い界面間の障壁を通じずにやはり共振層に誘導されうる。本発明で応用される物質は、一般的なＡｌＧａＮ／ＧａＮ超格子に限定されず、相異なる窒化物系物質何れもに適用されうる。
これは、エネルギーバンドギャップの差による生じた障壁による抵抗の減少に何れも効果があるためである。また、ドーパントがＳｉのようなｎタイプでもＭｇのようなｐタイプでも関係ない。ドーピングが実施される層もＡｌｘＩｎｙＧａ１−ｘ−ｙＮ／Ａｌｘ´Ｉｎｙ´Ｇａ１−ｘ´−ｙ´Ｎ双方に行っても良く、一方、何れか一方の層にだけ行っても良い。
ＬＤの具体的な製造方法の一実施の形態
以下の実施の形態では、図９に示された構造のＬＤを製造する方法を説明する。以下の説明で参照される図９は、リッジ導波路がまだ形成されていない結果物を概略的に示す。下記工程の説明で、基板に対する単純な結晶層の成長が反復され、積層数の増加以外に他のプロファイルの変化がないので、各工程に対応する図面なしに図９に依存して説明される。
以下の実施の形態では、図９に示された構造のＬＤを製造する方法を説明する。以下の説明で参照される図９は、リッジ導波路がまだ形成されていない結果物を概略的に示す。下記工程の説明で、基板に対する単純な結晶層の成長が反復され、積層数の増加以外に他のプロファイルの変化がないので、各工程に対応する図面なしに図９に依存して説明される。
１．まず、ＭＯＣＶＤ装置でＥＬＯＧ、ＧａＮまたはサファイア基板５０の表面にｎ−ＧａＮコンタクト層５２を成長させる。ここで、ソースとしてＴＭＧ、アンモニア、ドーパントガスとしてＳｉＨ４ガスを使用して１０３０℃で０.５μｍの厚さにｎ−ＧａＮコンタクト層５２を成長させる。
２．同じ温度でｎクラッド層５４を従来の方法によって超格子構造を形成するか、または前述した本発明の方法によってナノホールが形成された超格子構造を形成する。
３．コンタクト層の成長時と同じ温度で原料ガスとしてＴＭＧ、アンモニア、ＳｉＨ４ガスを利用して０.１μｍの厚さにｎ−ＧａＮウェーブガイド層５３を成長させる。
４．次いで、温度を８７０℃に低くし、原料ガスとしてＴＭＩ、ＴＭＧ及びアンモニアを利用し、ドーパントガスとしてＳｉＨ４ガスを利用してｎ−Ｉｎ０.０２Ｇａ０.９８Ｎよりなる相整合層を２８０Åに成長した後、ｎ−Ｉｎ０.０２Ｇａ０.９８Ｎよりなる障壁層を１００Åの厚さに成長させる。したがって、前記相整合層は、障壁層と同じ物質であって障壁層の一部となる。
５．ＳｉＨ４ガスの供給なしに原料ガスとしてＴＭＩ、ＴＭＧ及びアンモニアを利用してｎ−Ｉｎ０.０８Ｇａ０.９２Ｎよりなるウェル層を４０Åの膜厚さに成長する。これを３回反復し、最後の層は障壁層として終了することによって、前記障壁層及びウェル層によって多重量子ウェル５６を得る。
６．前記ＭＱＷ（Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）上に拡散防止層としてＩｎ０.０２Ｇａ０.９８Ｎを２８０Å厚さに成長する。
７．次いで、温度を１０３０℃に高め、原料ガスとしてＴＭＡ、ＴＭＧ及びアンモニアを使用し、ドーパントガスとしてＣｐ２Ｍｇを利用してＡｌＧａＮ／ｐ−ＧａＮ層を交互に積層して層厚２００ÅのＭＱＢ（Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｂａｒｒｉｅｒ）５５ａを成長させる。
８．次いで、原料ガスとしてＴＭＧ及びアンモニアを利用し、ドーパントガスとしてＣｐ２Ｍｇを利用してｐ−ＧａＮ導波層５５を０,１μｍ厚さに成長させる。
９．ナノホールを有するＡｌＧａＮ／ｐ−ＧａＮ超格子構造のｐクラッド層５８を成長させる。
１０．ｐクラッド層上にＴＭＧ、アンモニア、Ｃｐ２Ｍｇを利用して３００Åのｐコンタクト層６４を成長させる。
反応終了後、一般的に公知されたようにレーザの共振器側に結晶面をエッチングした後、パシベーション層に電流通路を定めてリッジ構造を形成する。そして、ｎ−ＧａＮ層の上部にはｎ型電極を形成し、リッジ上にはｐ型電極を形成してＬＤを製作する。製作後にＧａＮ半導体ＬＤで素子動作時に発生する熱を容易に放出するための方法であるフリップチップボンディング方法を実施して熱放出を容易にする。
本発明は、図面に示された実施の形態を参考として説明されたが、これは例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施の形態が可能であることが分かる。したがって、本発明の真の技術的保護範囲は、特許請求の範囲によって決定されなければならない。
このような本発明は、ＡｌＧａＮ／ＧａＮ超格子の成長時、相互矛盾した条件の駆動電圧及び光制限特性の問題を同時に解決できる。したがって、本発明はＬＥＤ、ＬＤなどに適用され、このような超格子を使用する素子の駆動において、入力パワーを減少し、結局、素子の寿命が増加しうる。
５０ 基板、
５２ バッファ層、
５３ 下部導波層、
５４ 下部クラッド層、
５５ 上部導波層、
５６ 活性層、
５７ 上部電極、
５８ 上部クラッド層、
５８ａ リッジ、
６１ 第１半導体層、
６３ レーザ共振層、
６４ オームコンタクト層、
６５ 第２半導体層、
６８ 埋込層、
６９ 保護層。
５２ バッファ層、
５３ 下部導波層、
５４ 下部クラッド層、
５５ 上部導波層、
５６ 活性層、
５７ 上部電極、
５８ 上部クラッド層、
５８ａ リッジ、
６１ 第１半導体層、
６３ レーザ共振層、
６４ オームコンタクト層、
６５ 第２半導体層、
６８ 埋込層、
６９ 保護層。
Claims (13)
- 異種の第１及び第２物質層が交互的に多重積層されている超格子構造の半導体層を含む半導体素子において、
超格子構造を形成する前記第１物質層と第２物質層それぞれに多数のホールが形成され、当該物質層の各ホールに隣接した他の物質層の物質が充填されていることを特徴とする半導体素子。 - 前記超格子構造は、ｐ型半導体層であることを特徴とする請求項１に記載の半導体素子。
- 前記超格子構造は、ＧａＮ／ＡｌＧａＮの構造を有することを特徴とする請求項１または２に記載の半導体素子。
- レーザ共振層と、
前記レーザ共振層の一側に形成される第１半導体層と、
前記レーザ共振層の他側に形成される第２半導体層と、を備え、
前記第２半導体層は、異種の第１物質による第１層と第２物質による第２層とが多重積層された超格子構造を含み、
前記超格子構造を形成する第１層と第２層それぞれに多数のホールが形成されて、それぞれのホールに異種の第２物質と第１物質とが充填されていることを特徴とするレーザダイオード。 - 前記第１半導体層は、ｎ−ＧａＮ系列のIII−Ｖ族窒化物半導体層であることを特徴とする請求項４に記載のレーザダイオード。
- 前記共振層は、
前記第１半導体層上に積層され、前記下部クラッド層より屈折率が大きい下部導波路層と、前記下部導波路層の上面に積層され、レーザ光が生成される活性層と、前記活性層上に積層される上部導波路層と、をさらに含むことを特徴とする請求項４に記載のレーザダイオード。 - 前記第２半導体層は、ｐ−ＧａＮ／ＡｌＧａＮより形成することを特徴とする請求項４に記載のレーザダイオード。
- 半導体素子で異種の第１及び第２物質層が交互的に多重積層されている超格子構造の半導体層を形成する方法において、
前記第１及び第２物質層を成長させる時に１５０ｔｏｒｒ以上に圧力調節して、当該物質層に多数のナノホールを形成することを特徴とする超格子半導体層の形成方法。 - 前記圧力は、１５０〜４００Ｔｏｒｒ間であることを特徴とする請求項８に記載の超格子半導体層の形成方法。
- 超格子半導体層を有する半導体素子で異種の第１及び第２物質層が交互的に多重積層されている超格子構造の半導体層を形成する方法において、
前記第１及び第２物質層を成長させる時に３〜５０秒間に一時的に成長物質の供給を中断して、当該物質層に多数のナノホールを形成することを特徴とする超格子半導体層を有する半導体素子の製造方法。 - 前記成長物質供給の中断時間は３〜１５秒であることを特徴とする請求項１０に記載の超格子半導体層を有する半導体素子の製造方法。
- 超格子半導体層を有する半導体素子で異種の第１及び第２物質層が交互的に多重積層されている超格子構造の半導体層を形成する方法において、
前記第１及び第２物質層を成長速度を１〜１０Å／ｓに調節して、当該物質層に多数のナノホールを形成することを特徴とする超格子半導体層を有する半導体素子の製造方法。 - 前記成長速度は、２〜６Å／ｓであることを特徴とする請求項１２に記載の超格子半導体層を有する半導体素子の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030053889A KR100580623B1 (ko) | 2003-08-04 | 2003-08-04 | 초격자 구조의 반도체층을 갖는 반도체 소자 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005057262A true JP2005057262A (ja) | 2005-03-03 |
Family
ID=33550313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004216548A Pending JP2005057262A (ja) | 2003-08-04 | 2004-07-23 | 超格子構造の半導体層を有する半導体素子及びその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6992318B2 (ja) |
| EP (1) | EP1505698B1 (ja) |
| JP (1) | JP2005057262A (ja) |
| KR (1) | KR100580623B1 (ja) |
| CN (1) | CN100391014C (ja) |
| AT (1) | ATE442669T1 (ja) |
| DE (1) | DE602004023038D1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070228385A1 (en) * | 2006-04-03 | 2007-10-04 | General Electric Company | Edge-emitting light emitting diodes and methods of making the same |
| EP1883140B1 (de) * | 2006-07-27 | 2013-02-27 | OSRAM Opto Semiconductors GmbH | LD oder LED mit Übergitter-Mantelschicht und Dotierungsgradienten |
| EP1883141B1 (de) * | 2006-07-27 | 2017-05-24 | OSRAM Opto Semiconductors GmbH | LD oder LED mit Übergitter-Mantelschicht |
| EP1883119B1 (de) * | 2006-07-27 | 2015-11-04 | OSRAM Opto Semiconductors GmbH | Halbleiter-Schichtstruktur mit Übergitter |
| JP4105216B2 (ja) * | 2006-08-04 | 2008-06-25 | 三菱電機株式会社 | 半導体光素子の製造方法 |
| KR20110006652A (ko) * | 2008-03-25 | 2011-01-20 | 라티스 파워(지앙시) 코포레이션 | 양면 패시베이션을 갖는 반도체 발광 소자 |
| JP2011077351A (ja) * | 2009-09-30 | 2011-04-14 | Sumitomo Electric Ind Ltd | 発光素子 |
| DE102009060749B4 (de) * | 2009-12-30 | 2021-12-30 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterchip |
| US8624222B2 (en) * | 2011-10-21 | 2014-01-07 | University Of Utah Research Foundation | Homogeneous multiple band gap devices |
| EP2595193A1 (en) | 2011-11-16 | 2013-05-22 | Hitachi, Ltd. | Multiple quantum well structure |
| TWI536605B (zh) * | 2013-08-20 | 2016-06-01 | 隆達電子股份有限公司 | 發光二極體 |
| CN103594552B (zh) * | 2013-10-22 | 2015-09-23 | 溧阳市东大技术转移中心有限公司 | 一种光伏电池的制造方法 |
| JP6986349B2 (ja) | 2014-05-27 | 2021-12-22 | シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドSilanna Uv Technologies Pte Ltd | ｎ型超格子及びｐ型超格子を備える電子デバイス |
| US11322643B2 (en) | 2014-05-27 | 2022-05-03 | Silanna UV Technologies Pte Ltd | Optoelectronic device |
| CN106663718B (zh) * | 2014-05-27 | 2019-10-01 | 斯兰纳Uv科技有限公司 | 光电装置 |
| JP6636459B2 (ja) | 2014-05-27 | 2020-01-29 | シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ | 半導体構造と超格子とを用いた高度電子デバイス |
| CN104269740B (zh) * | 2014-09-23 | 2018-01-30 | 中国科学院半导体研究所 | 一种激光器及其制作方法 |
| US11355667B2 (en) * | 2018-04-12 | 2022-06-07 | Atomera Incorporated | Method for making semiconductor device including vertically integrated optical and electronic devices and comprising a superlattice |
| CN116130555B (zh) * | 2023-01-17 | 2024-02-09 | 苏州苏纳光电有限公司 | 在半导体脊型结构上制作电极的方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60728A (ja) * | 1983-06-16 | 1985-01-05 | Sanyo Electric Co Ltd | 分子線エピタキシヤル成長法 |
| JPS6174327A (ja) * | 1984-09-14 | 1986-04-16 | エイ・ティ・アンド・ティ・コーポレーション | 超格子デバイス |
| JPS641227A (en) * | 1987-03-23 | 1989-01-05 | Xerox Corp | Epitaxial formation of group (iv)x(iii-v)1-x alloy, method for transforming group iii-v semiconductor structure into disordered alloy, and hetero-structure and semiconductor device manufactured by them |
| JPH02156628A (ja) * | 1988-12-09 | 1990-06-15 | Sony Corp | 超格子の形成方法 |
| JPH05326922A (ja) * | 1992-05-18 | 1993-12-10 | Nippon Telegr & Teleph Corp <Ntt> | 半導体結晶成長方法 |
| JPH06244113A (ja) * | 1993-02-16 | 1994-09-02 | Nippon Telegr & Teleph Corp <Ntt> | 半導体量子細線の製造方法 |
| JPH10107376A (ja) * | 1996-09-26 | 1998-04-24 | Nec Corp | Ｉｉ−ｖｉ族化合物半導体発光素子およびその製造方法 |
| JP2000244070A (ja) * | 1999-02-19 | 2000-09-08 | Sony Corp | 半導体装置および半導体発光素子 |
| JP2002033513A (ja) * | 2000-07-13 | 2002-01-31 | Shiro Sakai | 発光素子 |
| JP2003218469A (ja) * | 2002-01-22 | 2003-07-31 | Toshiba Corp | 窒化物系半導体レーザ装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4205329A (en) * | 1976-03-29 | 1980-05-27 | Bell Telephone Laboratories, Incorporated | Periodic monolayer semiconductor structures grown by molecular beam epitaxy |
| US4594603A (en) * | 1982-04-22 | 1986-06-10 | Board Of Trustees Of The University Of Illinois | Semiconductor device with disordered active region |
| JPS6098615A (ja) * | 1983-11-02 | 1985-06-01 | Nippon Telegr & Teleph Corp <Ntt> | 多層膜の製造方法 |
| JPH0779158B2 (ja) * | 1988-11-19 | 1995-08-23 | 新技術事業団 | 結合量子箱列構造半導体 |
| JP3672678B2 (ja) * | 1996-04-05 | 2005-07-20 | 富士通株式会社 | 量子半導体装置およびその製造方法 |
| JP3679914B2 (ja) * | 1997-02-12 | 2005-08-03 | 株式会社東芝 | 半導体発光装置及びその製造方法 |
| KR100425341B1 (ko) * | 2000-02-08 | 2004-03-31 | 삼성전기주식회사 | 질화물 반도체 발광 소자 |
| JP4608731B2 (ja) | 2000-04-27 | 2011-01-12 | ソニー株式会社 | 半導体レーザの製造方法 |
| US6853663B2 (en) * | 2000-06-02 | 2005-02-08 | Agilent Technologies, Inc. | Efficiency GaN-based light emitting devices |
| JP2002111131A (ja) | 2000-09-28 | 2002-04-12 | Sony Corp | 半導体発光素子およびその製造方法 |
-
2003
- 2003-08-04 KR KR1020030053889A patent/KR100580623B1/ko active IP Right Grant
-
2004
- 2004-06-29 US US10/877,982 patent/US6992318B2/en active Active
- 2004-06-30 AT AT04253951T patent/ATE442669T1/de active
- 2004-06-30 EP EP04253951A patent/EP1505698B1/en active Active
- 2004-06-30 DE DE602004023038T patent/DE602004023038D1/de active Active
- 2004-07-02 CN CNB2004100621431A patent/CN100391014C/zh active Active
- 2004-07-23 JP JP2004216548A patent/JP2005057262A/ja active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60728A (ja) * | 1983-06-16 | 1985-01-05 | Sanyo Electric Co Ltd | 分子線エピタキシヤル成長法 |
| JPS6174327A (ja) * | 1984-09-14 | 1986-04-16 | エイ・ティ・アンド・ティ・コーポレーション | 超格子デバイス |
| JPS641227A (en) * | 1987-03-23 | 1989-01-05 | Xerox Corp | Epitaxial formation of group (iv)x(iii-v)1-x alloy, method for transforming group iii-v semiconductor structure into disordered alloy, and hetero-structure and semiconductor device manufactured by them |
| JPH02156628A (ja) * | 1988-12-09 | 1990-06-15 | Sony Corp | 超格子の形成方法 |
| JPH05326922A (ja) * | 1992-05-18 | 1993-12-10 | Nippon Telegr & Teleph Corp <Ntt> | 半導体結晶成長方法 |
| JPH06244113A (ja) * | 1993-02-16 | 1994-09-02 | Nippon Telegr & Teleph Corp <Ntt> | 半導体量子細線の製造方法 |
| JPH10107376A (ja) * | 1996-09-26 | 1998-04-24 | Nec Corp | Ｉｉ−ｖｉ族化合物半導体発光素子およびその製造方法 |
| JP2000244070A (ja) * | 1999-02-19 | 2000-09-08 | Sony Corp | 半導体装置および半導体発光素子 |
| JP2002033513A (ja) * | 2000-07-13 | 2002-01-31 | Shiro Sakai | 発光素子 |
| JP2003218469A (ja) * | 2002-01-22 | 2003-07-31 | Toshiba Corp | 窒化物系半導体レーザ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6992318B2 (en) | 2006-01-31 |
| CN1581528A (zh) | 2005-02-16 |
| KR100580623B1 (ko) | 2006-05-16 |
| CN100391014C (zh) | 2008-05-28 |
| EP1505698B1 (en) | 2009-09-09 |
| ATE442669T1 (de) | 2009-09-15 |
| KR20050017685A (ko) | 2005-02-23 |
| EP1505698A2 (en) | 2005-02-09 |
| DE602004023038D1 (de) | 2009-10-22 |
| US20050029506A1 (en) | 2005-02-10 |
| EP1505698A3 (en) | 2006-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3374737B2 (ja) | 窒化物半導体素子 | |
| KR100527349B1 (ko) | 질화물반도체소자 | |
| US6998284B2 (en) | Semiconductor device having quantum well structure, and method of forming the same | |
| JP2005057262A (ja) | 超格子構造の半導体層を有する半導体素子及びその製造方法 | |
| JP5507792B2 (ja) | Ｉｉｉ族窒化物半導体光素子 | |
| KR100538313B1 (ko) | 질화물반도체소자 | |
| JP3678399B2 (ja) | 窒化物系半導体レーザ装置 | |
| JP3951973B2 (ja) | 窒化物半導体素子 | |
| JP4639571B2 (ja) | 窒化物半導体レーザ素子およびその製造方法 | |
| JP4442093B2 (ja) | 窒化物半導体積層用基板の製造方法 | |
| JP5023567B2 (ja) | 窒化物半導体レーザ素子 | |
| JP4955195B2 (ja) | 窒化物半導体素子 | |
| JP3857417B2 (ja) | 窒化物半導体素子 | |
| JP2001102690A (ja) | 窒化物系半導体レーザ装置 | |
| JP5532082B2 (ja) | 窒化物半導体レーザ素子 | |
| JP3800146B2 (ja) | 窒化物半導体素子の製造方法 | |
| JP2006041490A (ja) | 半導体レーザ素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070412 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110331 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120112 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120117 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120316 |