JPS6098615A - 多層膜の製造方法 - Google Patents

多層膜の製造方法

Info

Publication number
JPS6098615A
JPS6098615A JP20490483A JP20490483A JPS6098615A JP S6098615 A JPS6098615 A JP S6098615A JP 20490483 A JP20490483 A JP 20490483A JP 20490483 A JP20490483 A JP 20490483A JP S6098615 A JPS6098615 A JP S6098615A
Authority
JP
Japan
Prior art keywords
layer
gaas
superlattice
semiconductor layer
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20490483A
Other languages
English (en)
Other versions
JPH0473286B2 (ja
Inventor
Shunji Nojima
野島　俊司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP20490483A priority Critical patent/JPS6098615A/ja
Publication of JPS6098615A publication Critical patent/JPS6098615A/ja
Publication of JPH0473286B2 publication Critical patent/JPH0473286B2/ja
Granted legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、微細構造素子および多次冗超格子雪を製作す
る上で基礎となる多層膜の製造方法に関するものである
。
近年、半導体を用いた超格子が注目さｆ７でおり、その
際立った物性が議論を呼んでいる。現在製作されている
すべての超格子は、分子線エビタキ／法秀を用いて製作
さｉする異なるＮ勝結晶を交〃に周期的に重ね合せた構
造の】次元超格子である（卯、１図（ａ）にＧａＡｓ基
板３−Ａｓ系を用いた場合を示す）。
この１次元超格子は異なるバンドギャップ、異なる電子
親和力を有する異種半導体薄膜を」二連のように周期的
に重ねることにより、第１し１（ｂ）に示１ような周期
的に変化するバンド構造を形成するため、半導体薄膜１
　（ＧａＡｓ層）中にキャリアの束縛状態（部子準位）
を生起せしめるものである。ここで、黒丸印は電子を、
白丸印は正孔を示している。この重子準位の位置は半導
体薄膜ＪのＪｌさによって変るため、ここに束縛された
キャリア（Ｗ。
了とｉ「孔）の７１＋結合に伴う発光の波長を超格子の
周期を変メることによりかなり自由に変えることができ
るという特徴を有している（　Ｎ、　Ｈｏ１ｏｎｙａｋ
ｅｔａ１．　、”Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅ
ｄ　Ｐｈｙｓｉｃｓ”、　５２　（１９８１）７２０１
参照）。この１次元超格子の他に、異なる棒状結晶を交
互に周期的に束ノっだ形の２次元超格子（第２Ｍ参照）
、異なる角状結晶を交互に周期的に積み１ねた形の３次
元超格子（８ｒＬ３図参照）も原丹的には存在する。一
般に、ｎ次ｙＱ超格了（ｎ＝１．２，３．）におけるキ
ャリアの自由度（ま３−夏１次元の空ｍ」となる。従っ
て、例えば１１次元超格了を用いたレーザでは、そのし
きい値η１、流の温、　ＩＪＣ依存性がｎの増大と共に
少なくなるという（Ｙ、　Ａｒａｋａｗａ　ａｎｄ　Ｈ
，５ａｋａｋｉ、　”Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ
　Ｌｅｔｔｅｒｓ　′′。
４０　（１９８２）　９３９　参照）　ギヤ’）　７（
Ｄ束Ｐｉ　（７）　８度を反映した現象が期待さｈる。
才だ、ｎの増大と共１ｔＣキャリアの存在する空間の次
元（３−ｎ）が減少するため、空間内に存在する不純物
等によるギヤリアの散乱方向の自由度が減少して結果的
にｙＨＪｌ乱頻度が減少し、高速輸送状態が実現される
ものと期ｆ′！ｉされている（　Ｉｌ、　Ｓａｄ＜ａｋ
ｉ、”　Ｊａｐａｎｅｓｅ　Ｊｏｕｒｎａｌ　ｏｆＡｐ
ｐｌｉｅｄ　Ｐｂｙｓｉｃｓ　”、　１９　（１９８０
）Ｌ　７３５参１６）。このように、多次元超格子は１
次元超格子以上に興味深い物性を示すと予想されるため
、光デバイス。
高速電子デバイスへの応用が期１６されている。従って
、これらの多次元超格子が実際に製作さｉｌてその際立
った物性が明らかになれば、新しい学問分野を形成する
ことは必至であると考えられる。
しかし、これら多次元超格子を製作する方法の発表は現
在のところ未だない。近年の高度に発達したりノグラフ
ィ技術を用いて周期的なパターンケ形成した基板上に１
次元超格子の成長を行なう方法は多次元超格子製作に対
する１つの解答であるが、この場合の超格子の周期はリ
ングラフィ技術〉 により制限される（現状では２０．１μｍ）。従って、
△ 現状のリングラフィ技術に依存する限り超格子本来の特
性を発揮する１０−１００λ周期の多次元超格子を製作
することは不可能といえる。
本発明は、以上に述べたリングラフィ技術の限界を認識
した上で全く新だな発想により超微細な構造素子および
多次元超格子等を製作し得る多層膜の製造方法を提供す
るものである。
ＪＪＪ木発明の詳細な説明する。
本発明の多層膜製造方法を、ヘテロ接合における格子整
合性が良く現在１次元超格子の製作が最もノイ（んでい
るＧａＡｓ／ＡＡＡｓ系を用いた２次元超格子の製作に
適用した例について述べる。製作すべき２次元超格子は
断面が１００λ×１００λのＧａＡｓおよびＡｔＡ　ｓ
の棒状結晶を交互如各５層並べて束ね全体が断面１ｏｏ
ｏ　Ｘ　ｘ　１ｏｏｏλの棒状をなす（１＾、りｆであ
る（第８図番１ｉ（０゜以下に記す（１）〜（５）は、
この２次元超格子の製作工程である。
（１）第４図は薄膜成長層の断面図である。分イ糾エビ
タキン法を用いてＧａＡｓ基板３の上１（ｉｔ！さ１０
０ＡのＡｔＡｓ１ｍ　２　、　ＧａＡｓ層１を交互に成
長し、厚さ１ｏｏｏＸの１次元超格子を製作判る。
（２）成長面に交叉する而（例えば垂直な而）でへき開
し、結晶を４が転する（第５図）。
（３）へき開面にり・）Ｌプラズマエノヂングを行ない
ＧａＡｓ　Ｒ１の部分のみをｔｏｏ　Ｘ選択エノチノグ
する（第６図）。
（４）選択エツチングＬ７’Ｃ面に再び（１）と同４５
ｐな各層厚さｘｏｏＸの１次兄的な超格子成長な分子糾
エビタキ７法を用いて行なう（第７図）。
（５）　ＧａＡｓ層慴、　Ａ／、Ａｓ層を各５層ノＪｋ
長することニ」。
り断面が１ｏｏｏ　入ｘ　１ｏｏｏλの２次元超格子を
イ（Ｉる。第８図は、紙面Ｋ（ｒｒ直な方向ＫＨ）０λ
×１００Ｘ断面の棒状結晶が多数束になっｔ（構造の断
面を示している。
以上の工程によりＧａＡｓ／ＡｔＡｓ　２次元超格子を
製作することができる。さらに、第８図の構造に上記（
２）以降の工性を施すことにより３次元超格子を製作す
ることもできる。この２次元超格イを製イ乍する」二で
重安な工程は（３）と（４）である。
まず、工程（３）Ｋついて述べろ。このような徽却１構
造の選択エツチング面グいては原子的な尺度での薄膜除
去をＴｉＪ能にする１′ライエノチノグ装置が存在しで
おり（Ｊ、　Ｊ、Ａ、Ｐ、２０　（１９８１）Ｌ　８４
７．　ＫＨｉｋｏｓａｋａ　ｅｔ　ａｌ　参照）、これ
を用いることにより達成される。この時、切れの良い選
択エツチングを行なうためＩ／Ｃは、イオンビームエツ
チングのような指向性のあるエツチングは不適当であり
プラズマエツチングのような化学反応に基づく指向性の
少ないエツチングが適している。
次ｔｉｃ、ＴＯ（イ）に関連６て以下の２点に菖及する
。
第１に、第８図に示すような規則正しい周期構造を製作
した場合、次に述べるような問題が発生する。第８１２
１に示すように、２次元超格子の場合ＧａＡｓのΦ位格
子（１００Ａ　Ｘ　１００人断大の棒状結晶）相〃が紙
面に垂直な方向の紳を境界として隣接しているため、Ｇ
ａＡｓ単位格了間の障壁が極めて薄く市、子がトンネル
効果により往来し、ＧａＡｓ中位格子中に電子を閉じ込
めるという超格子の機能を失ってし４つ。この問題は、
第８図の」、うな規則１１：しい周期構造でなく第９図
に示すように、ＡｔＡ　ｓ層２をＧａＡｓ　Ｍ　１より
厚くした成長を行なうこと釦よりＮ決できる。歩も２に
工程（イ）にネ・いて第１０１シｊ（ａ）に示すような
側壁への成長（厚さｄｌ）が起き多次元超格子の形成を
妨げるｉｉＪ能性がある点である。
この問題は指向性の良い分子線エビタギ／技雨と指向性
のないドライエツチング技術により解決されろ。即ち、
指向性の良い分子線エビタキ・／技術を用いれば側壁へ
の成長は第】（）図（ｂ）のように抑制することが５Ｆ
能である＜　ｄ、＜　ｄ、　）。次に、成１発後、成長
面を指向＋２１：のないエツチング法によりＪ７さｄｌ
のエツチングを行なえば、第１０図（ｃ）に示すよう（
Ｃ側壁成長層は除去され、厚さｄ２−ｄ、の成長層を得
る。
以」二、本発明の典型的な実施例を述べた。その基本的
手法は結晶のみならず非晶質にも、寸だ、半導体のみ々
らず金属、絶縁体にも適用しうる。
その最大の％徴はリングラフィを用いろことなくＸ　ｔ
ｒｒ位の微細構造を形成できる点にある。従って、半導
体、金属および絶縁体を含む構造への適用により超短チ
ャンネル（〜ｌ０Ｘ）ＦＥＴを実現することイ）１υ１
待できよう。
なお、−次元の格子構造を製造する場合は、第７図に示
すように、ＡｔＡｓ　ｊ腎２とＧａＡｓ層１を少なくと
も１層設けたものでもよい。
−まだ、第６図のようにＧａＡｓ層１を選択性エツチン
グも・した後にＡＡＡｓ層２を先に積層してもよい。
」ソ、ＪＩ　ＲＩ２明したように、本発明は成長薄膜の
Ｉ’ｒさを横方向のパターンとして再び薄ＩＩφ成長を
行なうものであるから従来のリングラフィでは実現でき
ない微細なＲ？膜構造を形成できろという利点かあイ）
。
【図面の簡単な説明】
第１図（ａ）はＧＲＡ　ｓ／　ＡｔＡ　ｓ系（でよる１
次元超格子を示す斜視図、第１図（ｂ）は第１１閾（ａ
）に示しだ１次元超格子に対応するエネルギーバンド図
、第２図はＧａＡｓ／ＡｔＪｓ系にＪ：る２次元超格子
を示す斜視図、第３図けＧａＡｓ／ＡｔＪｓ系による３
次元超格子を示す斜視図、第４図はＧａＡｓ層１／：Ａ
ｓ系によるｊ次元超格子成長層の断面図、第５図は第４
図の１次元超格子成長層をへき開しｔＣ後結晶を横転し
た状態を示す正面図、第６図は第５図のへき開面に対し
ＧａＡｓの選択エンチングを施した状態を示す正面図、
第７図は第６図の選択エツチング面ＫＦｉび第４図と同
様の１次元的な超格子を成長した状態を示す正面図、第
８図は製作さねた２次元超格子を紙面に垂直な方向に棒
状結晶が多数束になつ７ｃ構造の断面を示す断面図、第
９図は第７し＋ＶＣおいてＧａＡｓ層よりＪ９いＡｔＪ
ｓ層を成長した」μ４合を示す正ｍ１図、第１０図（ａ
）は第７図におけるＧａＡｓ層の成長において側壁に成
長が起る様イを示す断面図、第１０図（ｂ）は第７図に
おけるＧａＡｓ層の成長しくおいて指向性の良い分７−
＃エピクキ７法により側壁への成長（厚さｄ、）が平面
への成長（１７さａｔ）妬比べて少ない（ｄ、＜ｄ２）
様子を示１゛断面図、第１０図（ｃ）は第１０図（１）
）の成長後指向性のないエツチング法によりＧａＡｓ層
を厚さ６１分除去することにより側壁成長層を取除いた
様子を示す断面図である。 １−　ＧａＡｓ　Ｉｔ、２−　Ａ／Ｊｓ層、３・ＱａＡ
ｓ基板。 重訂出願人　日本電信電話公社 代　理　人　白　水　常　ｊ４１ 外１名 粥１閃 ｍ璽＝ｎ＝ｆ−□−４１（４＄ （ｂ） イβ〕電キ千 ｔＱＩ沿 扇３図 扇４図 矛６図 ヤ７凶 ￥！７８（２） ？７９図 筋１０口

Claims (4)

    【特許請求の範囲】
  1. （１）基板主面上に第１の半導体薄膜と第２の半導体薄
    膜とを交互に積層し前記主面に垂直な方向に一次元超格
    子を形成する第１の工程と、前８己−次元超格子を前記
    基板に交叉する面に沿って切断する第２の工程と、該切
    断により生じた前記第１の半導体薄膜と前記第２の半導
    体薄膜とのｆｋ　ｒ＠多層膜の断面が露出したる切断面
    の該第１の半導体層又は該第２の半導体層のみを選択的
    にエツチングする第３の工程と、該エツチングの行なわ
    れ／こ前記切断面１ｃ該第１の半導体層と該第２の半導
    体層を交互に少くとも一回積層する第４の１−程とを含
    む多層膜の製造方法。
  2. （２）前記第４の工程において積層される前記第１の半
    導体層と前記第２の半導体層との各膜厚に差をもたせた
    ことを特徴とする特許請求のゎ囲第１項記載の多層膜の
    製造方法。
  3. （３）前記第４の］：稈における前記第１の半導体層又
    は前記第２の半導体層は指向性の良い分子線エピタキ／
    技術による成長と該成長面に対する指向性のないエツチ
    ングによりｆＦｉ層さノすることを特徴とする特許請求
    の範囲第１項又は第２頂に記載の多層ＩＩＰ製造方法。
  4. （４）前記第１の半導体層がＡＬＡｓ層であり前記第２
    の半導体層がＧａＡｓ層であることを特徴とする債°約
    請求の範囲第１項、第２項又Ｇ］、第３項に記載の多層
    膜の製造方法。
JP20490483A 1983-11-02 1983-11-02 多層膜の製造方法 Granted JPS6098615A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20490483A JPS6098615A (ja) 1983-11-02 1983-11-02 多層膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20490483A JPS6098615A (ja) 1983-11-02 1983-11-02 多層膜の製造方法

Publications (2)

Publication Number Publication Date
JPS6098615A true JPS6098615A (ja) 1985-06-01
JPH0473286B2 JPH0473286B2 (ja) 1992-11-20

Family

ID=16498310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20490483A Granted JPS6098615A (ja) 1983-11-02 1983-11-02 多層膜の製造方法

Country Status (1)

Country Link
JP (1) JPS6098615A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60113488A (ja) * 1983-11-24 1985-06-19 Nec Corp １次元量子サイズ効果を有する素子の作製方法
EP1505698A2 (en) * 2003-08-04 2005-02-09 Samsung Electronics Co., Ltd. Semiconductor device having superlattice semiconductor layer and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60113488A (ja) * 1983-11-24 1985-06-19 Nec Corp １次元量子サイズ効果を有する素子の作製方法
EP1505698A2 (en) * 2003-08-04 2005-02-09 Samsung Electronics Co., Ltd. Semiconductor device having superlattice semiconductor layer and method of manufacturing the same
EP1505698A3 (en) * 2003-08-04 2006-04-26 Samsung Electronics Co., Ltd. Semiconductor device having superlattice semiconductor layer and method of manufacturing the same

Also Published As

Publication number Publication date
JPH0473286B2 (ja) 1992-11-20

Similar Documents

Publication Publication Date Title
US5313484A (en) Quantum box or quantum wire semiconductor structure and methods of producing same
US4748132A (en) Micro fabrication process for semiconductor structure using coherent electron beams
US6852203B1 (en) Three-dimensional periodical structure, its manufacturing method, and method of manufacturing film
EP1052529A1 (fr) Structure dielectrique périodique du type à bande interdite photonique tridimensionnelle et son procédé de fabrication
JPH04299880A (ja) 量子細線構造及びその作製方法
JPH0738194A (ja) 半導体レーザ及びその製造方法
JP2001074954A (ja) ３次元フォトニック結晶構造体の作製方法
JP3423690B2 (ja) オープンフォームの製造方法
JPS61222216A (ja) 超格子半導体の作製方法
JPS6098615A (ja) 多層膜の製造方法
JP2000232258A (ja) ２次元半導体光結晶素子およびその製造方法
JP3449698B2 (ja) フォトニック結晶構造及び作製法
Kawashima et al. Tailoring of the unit cell structure of autocloned photonic crystals
JPS60113488A (ja) １次元量子サイズ効果を有する素子の作製方法
JP3369399B2 (ja) 屈折率多次元周期構造の作製方法
JPH07231084A (ja) 半導体構造およびその製造方法
JPH02101784A (ja) 量子井戸細線の製造方法と量子井戸箱の製造方法および量子井戸細線レーザ
JP2004134501A (ja) 発光素子及びその作製方法
US5883911A (en) Surface-emitting laser device
JPS60250684A (ja) ３次元量子井戸半導体レ−ザの作製方法
JPS6114788A (ja) ２次元量子井戸構造の作製方法
JPS62273791A (ja) 半導体量子井戸レ−ザの作製方法
JPH0488628A (ja) 半導体装置の作製方法
Henini Land of ancient myths, super-microchips & quantum devices part II
JPH057053A (ja) 歪量子井戸レーザの製造方法