JP2005051036A - 積層セラミック部品のキャスタレーション構造及び多数個取り多層セラミック基板並びにその製造方法 - Google Patents

積層セラミック部品のキャスタレーション構造及び多数個取り多層セラミック基板並びにその製造方法 Download PDF

Info

Publication number
JP2005051036A
JP2005051036A JP2003281372A JP2003281372A JP2005051036A JP 2005051036 A JP2005051036 A JP 2005051036A JP 2003281372 A JP2003281372 A JP 2003281372A JP 2003281372 A JP2003281372 A JP 2003281372A JP 2005051036 A JP2005051036 A JP 2005051036A
Authority
JP
Japan
Prior art keywords
castellation
multilayer ceramic
substrate
layer
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003281372A
Other languages
English (en)
Inventor
Hideaki Itakura
秀明 板倉
Shinji Imazu
信二 今津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2003281372A priority Critical patent/JP2005051036A/ja
Publication of JP2005051036A publication Critical patent/JP2005051036A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】 多数個取り多層セラミック基板の状態で個々の積層セラミック部品の電気検査や回路特性の測定・調整を行うことができると共に、キャスタレーションの導体と半田との接合面積ひいては接合強度を向上させることができるようにする。
【解決手段】 多数個取り多層セラミック基板11には、個々の積層セラミック部品に分割するための分割ラインに沿ってキャスタレーション形成穴13が形成されている。各キャスタレーション形成穴13は、基板裏面側のみに貫通する上端閉鎖型の形状となっている。このキャスタレーション形成穴13には、その上端閉鎖面を含む全面に半田付け用の導体膜14が形成されている。多数個取り多層セラミック基板11には、絶縁溝16が分割ラインに沿って基板裏面側からキャスタレーション形成穴13よりも深く形成され、該絶縁溝16によってキャスタレーション形成穴13内の半田付け用の導体膜14が二分割されている。
【選択図】 図1

Description

本発明は、1枚の多数個取り多層セラミック基板に形成した複数の積層セラミック部品の電気検査や回路特性の測定・調整を行いやすくした積層セラミック部品のキャスタレーション構造及び多数個取り多層セラミック基板並びにその製造方法に関するものである。
従来より、積層セラミック部品を製造する場合は、グリーンシート積層法等により、多数の積層セラミック部品を一体に形成した多数個取り基板を作り、基板焼成後に、多数個取り基板を個々の積層セラミック部品の境界線(分割ライン)に形成されたブレーク溝(スクライブライン、スナップライン)に沿って分割することで、個々の積層セラミック部品に分断するようにしている。
このような製造方法で、各積層セラミック部品の外縁部に半田付け用のキャスタレーション(窪み)を形成する場合には、図4に示すように、多数個取り基板1の分割ライン2(ブレーク溝)に沿ってスルーホール3を形成すると共に、このスルーホール3の内周面全面に導体ペーストを吸引法で印刷してキャスタレーション導体4(図5参照)を印刷すると共に、スルーホール3の周辺部に入出力ランド5を印刷するようにしている。
そして、印刷、焼成工程を終えた多数個取り基板1は、分割ライン2に沿って分割され、個々の積層セラミック部品A11,A12,…に分割される。これにより、各スルーホール3の内周面のキャスタレーション導体4は分割ライン2に沿って2分割され、隣接する2つの積層セラミック部品のキャスタレーション導体4に分割される。
このようなキャスタレーション導体4付きの積層セラミック部品は、外部基板上に面実装され、キャスタレーション導体4が外部基板のランドに半田付けされる。このような面実装用の積層セラミック部品では、キャスタレーション導体4は、半田付け信頼性向上、半田付け確認のために必要不可欠なものとなっている。
ところで、品質管理上、各積層セラミック部品11,A12,…の印刷抵抗値等の回路特性の測定・調整(トリミング等)やショート・オープン検査等の電気検査を行う必要があるが、この検査・調整工程は、多数個取り基板1を個々の積層セラミック部品A11,A12,…に分割した後に実施されていた。これは、分割前の多数個取り基板1は、スルーホール3の内周面全面に、隣接する2つの積層セラミック部品のキャスタレーション導体4が連続して印刷されているため、隣接する2つの積層セラミック部品の回路がキャスタレーション導体4でショートした状態になっているためである。しかし、多数個取り基板1を個々の積層セラミック部品A11,A12,…に分割した後に検査・調整工程を実施すると、積層セラミック部品A11,A12,…を1個ずつ検査治具にセットして検査しなければならず、検査能率・調整能率が非常に悪いという欠点がある。
この欠点を解消するために、図6に示すように、各積層セラミック部品A11,A12,…間に帯状の捨てミミ6(最終的に廃棄する部分)を形成し、隣接する2つの積層セラミック部品のキャスタレーション導体(スルーホール3)を捨てミミ6で完全に分離して絶縁するようにしたものがある。しかし、この構成では、各積層セラミック部品間に帯状の捨てミミ6を形成するため、1枚の多数個取り基板から取れる積層セラミック部品の個数が減少してしまい、その分、積層セラミック部品の生産コストが高くなる欠点がある。
そこで、下記の特許文献1(図7及び図8参照)に示すように、多数個取り基板7の各積層セラミック部品A間の分割ラインに沿って、基板片面側のみに貫通するキャスタレーション形成穴8を形成すると共に、このキャスタレーション形成穴8に導体9を充填し、多数個取り基板7の分割ラインに沿って絶縁溝10をキャスタレーション形成穴8よりも深く形成することで、キャスタレーション形成穴8内の導体(以下「キャスタレーション導体」という)9を二分割して、多数個取り基板7の各積層セラミック部品A間を電気的に絶縁するようにしたものがある。これにより、多数個取り基板7を個々の積層セラミック部品Aに分割しなくても、多数個取り基板7の状態で個々の積層セラミック部品Aの電気検査や回路特性の測定・調整を行うことができるようになっている。
特開平6−96992号公報(第5頁等)
上記特許文献1(図7及び図8参照)のように、キャスタレーション形成穴8を基板片面側のみに貫通させる構成とすると、多数個取り基板7を個々の積層セラミック部品Aに分割して、キャスタレーション導体9を外部基板に半田付けする際に、キャスタレーション導体9の基板厚み方向の寸法が短くなる分だけキャスタレーション導体9と半田との接合面積が減少して、接合強度が低下し、接合信頼性が低下するという欠点がある。
本発明はこのような事情を考慮してなされたものであり、従ってその目的は、多数個取り基板を分割しない状態で個々の積層セラミック部品の電気検査や回路特性の測定・調整を行うことができると共に、キャスタレーション導体と半田との接合面積ひいては接合強度を向上させることができるようにすることである。
上記目的を達成するために、請求項1に係る発明は、積層セラミック部品の外縁部に形成された凹溝状のキャスタレーション構造において、キャスタレーション形成穴は、部品表面側が閉鎖され、部品裏面側のみに貫通する上端閉鎖型のキャスタレーション形成穴であり、この上端閉鎖型のキャスタレーション形成穴には、その上端閉鎖面を含む全面に半田付け用の導体膜を形成するようにしたものである。
この場合、請求項2のように、1枚の多数個取り多層セラミック基板を個々の積層セラミック部品に分割するための分割ラインに沿って、基板裏面側のみに貫通する上端閉鎖型のキャスタレーション形成穴を形成し、この上端閉鎖型のキャスタレーション形成穴に、その上端閉鎖面を含む全面に半田付け用の導体膜を形成し、且つ、前記分割ラインに沿って絶縁溝を基板裏面側から前記キャスタレーション形成穴よりも深く形成することで、該絶縁溝によって前記キャスタレーション形成穴内の半田付け用の導体膜を二分割するようにすると良い。
更に、請求項3のように、多数個取り多層セラミック基板の焼成後に、前記絶縁溝を形成して前記キャスタレーション形成穴内の半田付け用の導体膜を二分割した後、当該多数個取り多層セラミック基板を分割しない状態で個々の積層セラミック部品に対して電気検査又は回路特性の測定・調整を行うようにすると良い。
本発明は、基板裏面側のみに貫通する上端閉鎖型のキャスタレーション形成穴を採用し、且つ、この上端閉鎖型のキャスタレーション形成穴に、その上端閉鎖面を含む全面に半田付け用の導体膜を形成したので、次のような優れた効果を得ることができる。
(1)基板裏面側のみに貫通する上端閉鎖型のキャスタレーション形成穴を採用したので、多数個取り多層セラミック基板の分割ラインに沿って絶縁溝を基板裏面側からキャスタレーション形成穴よりも深く形成することで、該絶縁溝によってキャスタレーション形成穴内の半田付け用の導体膜を二分割して、多数個取り多層セラミック基板の各積層セラミック部品間を電気的に絶縁することができる。これにより、多数個取り多層セラミック基板を個々の積層セラミック部品に分割しなくても、多数個取り多層セラミック基板の状態で個々の積層セラミック部品の電気検査や回路特性の測定・調整を行うことができ、検査能率・調整能率を向上できる。
(2)上端閉鎖型のキャスタレーション形成穴には、その上端閉鎖面を含む全面に半田付け用の導体膜を形成するようにしたので、半田付け用の導体膜の面積を上端閉鎖面の分だけ拡大することができて、半田付け用の導体膜と半田との接合面積ひいては接合強度をを増大させることができ、接合信頼性を向上させることができる。
以下、本発明の一実施例を図1乃至図3に基づいて説明する。まず、図1及び図2に基づいて多数個取り多層セラミック基板11の構成を説明する。多数個取り多層セラミック基板11は、グリーンシート積層法により形成され、多数の積層セラミック部品Aが碁盤目状に形成されている。この多数個取り多層セラミック基板11には、個々の積層セラミック部品Aに分割するための分割ライン12(部品間の境界線)に沿って複数のキャスタレーション形成穴13が形成されている。各キャスタレーション形成穴13は、基板表面側(図1では下面側)が閉鎖され、基板裏面側(図1では上面側)のみに貫通する上端閉鎖型のキャスタレーション形成穴となっている。キャスタレーション形成穴13の断面形状は、半田付け面積確保、ショート対策、治具作成等の観点から適宜決定すれば良く、例えば、円形、小判形、楕円形、四角形等、いずれの形状であっても良い。
このキャスタレーション形成穴13には、その上端閉鎖面(図1では下端閉鎖面)を含む全面に半田付け用の導体膜14が印刷、塗布等のメタライズ技術により形成されている。多数個取り多層セラミック基板11の裏面(図1では上面)には、キャスタレーション形成穴13の周辺部に入出力ランド15が印刷され、この入出力ランド15がキャスタレーション形成穴13内の半田付け用の導体膜14と電気的に接続されている。尚、多数個取り多層セラミック基板11の内層には、入出力ランド15と電気的に接続された内層配線パターン(図示せず)やビア導体(図示せず)が形成されている。
更に、多数個取り多層セラミック基板11には、ダイサー、レーザ加工機等によって絶縁溝16が分割ライン12に沿って基板裏面側(図1では上面側)からキャスタレーション形成穴13よりも深く形成され、該絶縁溝16によってキャスタレーション形成穴13内の半田付け用の導体膜14と入出力ランド15が二分割され、多数個取り多層セラミック基板11の各積層セラミック部品A間が電気的に絶縁されている。
多数個取り多層セラミック基板11の絶縁溝16と反対側の面には、個々の積層セラミック部品Aに分割するためのブレーク溝(スクライブライン、スナップライン)が積層セラミック部品A間の境界線(分割ライン12)に沿って形成されている。この場合、多数個取り多層セラミック基板11をブレーク溝に沿って個々の積層セラミック部品Aに分割したときに、キャスタレーション分割端付近にブレークバリが発生することが絶縁溝16によって防止される。つまり、キャスタレーション分割端付近は、メタライズ層(入出力ランド15と導体膜14)で覆われているため、絶縁溝16が無いと、メタライズ層のブレーク性が悪く、ブレークバリが発生しやすいが、本実施例では、予めメタライズ層が絶縁溝16によって二分割されているため、キャスタレーション分割端付近にブレークバリが発生することがなく、分割後の積層セラミック部品Aの寸法ばらつきが小さくなる利点がある。
以上のように構成したキャスタレーション付きの多数個取り多層セラミック基板11を製造する場合には、多数個取り多層セラミック基板11の各層を形成するセラミックグリーンシートに、層間接続用のビアホール(図示せず)をパンチングマシン等で打ち抜き形成する共に、キャスタレーション形成穴13を形成する層に積層するセラミックグリーンシートには、キャスタレーション形成穴13をパンチングマシン等で打ち抜き形成する。この後、導体ペーストを用いて各層のセラミックグリーンシートにビア導体や内層配線パターンを印刷した後、各層のセラミックグリーンシートを積層して、キャスタレーション形成穴13を有する多数個取り多層セラミック基板11の生基板(焼成前の基板)を作製する。尚、積層後の生基板に後加工でキャスタレーション形成穴13を形成しても良く、要は、分割ライン12に沿ってキャスタレーション形成穴13を何等かの方法で形成すれば良い。
この後、印刷、塗布等のメタライズ技術により、キャスタレーション形成穴13に、その上端閉鎖面(図1では下端閉鎖面)を含む全面に半田付け用の導体膜14を形成すると共に、キャスタレーション形成穴13の周辺部に入出力ランド15を形成する。
尚、セラミックグリーンシートを積層する前の印刷工程で、個々のセラミックグリーンシートのキャスタレーション形成穴13の内周縁に導体ペーストを印刷するようにしたり、或は、キャスタレーション形成穴13を形成したセラミックグリーンシートのみを積層して、この積層シートのキャスタレーション形成穴13の内周面全面に導体ペーストを吸引法で印刷した後、この積層シートを他のセラミックグリーンシートと積層するようにしても良い。この場合、キャスタレーション形成穴13の上端閉鎖面(図1では下端閉鎖面)を形成する1枚のセラミックグリーンシートには、積層前に、キャスタレーション形成穴13内に露出する部分に導体膜を印刷しておけば良い。
この後、焼成工程に進み、多数個取り多層セラミック基板11を、キャスタレーション形成穴13内の半田付け用の導体膜14、入出力ランド15、内層配線パターン等と一緒に同時焼成する。尚、キャスタレーション形成穴13内の半田付け用の導体膜14と入出力ランド15は、多数個取り多層セラミック基板11の焼成後に印刷・焼成(後付け焼成)しても良い。
焼成工程終了後、ダイサー、レーザ加工機等を用いて、多数個取り多層セラミック基板11に、分割ライン12に沿って絶縁溝16を基板裏面側(図1では上面側)からキャスタレーション形成穴13よりも深く形成する。これにより、キャスタレーション形成穴13内の半田付け用の導体膜14と入出力ランド15を絶縁溝16によって二分割して、多数個取り多層セラミック基板11の各積層セラミック部品A間を電気的に分離する。
この後、電気検査・調整工程に進み、多数個取り多層セラミック基板11を分割しない状態で個々の積層セラミック部品Aに対して電気検査や回路特性の測定・調整(例えば印刷抵抗のトリミング等)を行う。この場合、絶縁溝16によってキャスタレーション形成穴13内の半田付け用の導体膜14と入出力ランド15が二分割され、多数個取り多層セラミック基板11の各積層セラミック部品A間が電気的に分離されているため、多数個取り多層セラミック基板11を個々の積層セラミック部品Aに分割しなくても、多数個取り多層セラミック基板11を分割しない状態で個々の積層セラミック部品Aの電気検査や回路特性の測定・調整を行うことができ、検査能率・調整能率を向上できる。しかも、各積層セラミック部品A間に帯状の捨てミミを形成する必要がないため、1枚の多数個取り多層セラミック基板11から取れる積層セラミック部品Aの個数を減らさずに済み、1枚の多数個取り多層セラミック基板11から多数の積層セラミック部品Aを効率良く生産することができる。
その後、多数個取り多層セラミック基板11を個々の積層セラミック部品Aに分割する場合は、絶縁溝16とは反対側の面に形成したブレーク溝(スクライブライン、スナップライン)に沿って個々の積層セラミック部品Aに分割すれば良い。この場合、キャスタレーション分割端付近は、メタライズ層(入出力ランド15と導体膜14)で覆われているため、絶縁溝16が無いと、メタライズ層のブレーク性が悪く、ブレークバリが発生しやすいが、本実施例では、予めメタライズ層が絶縁溝16によって二分割されているため、キャスタレーション分割端付近にブレークバリが発生することがなく、分割後の積層セラミック部品Aの寸法ばらつきが小さくなる利点がある。
図3に示すように、分割した積層セラミック部品Aを外部基板17上に実装する場合には、積層セラミック部品Aのキャスタレーション形成穴13内の半田付け用の導体膜14と入出力ランド15を外部基板17のランド18に位置合わせして、両者を半田19で接続する。
この場合、キャスタレーション形成穴13には、その上端閉鎖面を含む全面に半田付け用の導体膜14が形成されているため、半田付け用の導体膜14の面積を上端閉鎖面の分だけ拡大することができて、半田付け用の導体膜14と半田19との接合面積ひいては接合強度をを増大させることができ、接合信頼性を向上させることができる。
尚、本実施例では、絶縁溝16を複数のキャスタレーション形成穴13に跨がって連続させるように形成したが、キャスタレーション形成穴13とその周辺部のみに限定して絶縁溝16を形成するようにしても良い。
また、図2の例では、キャスタレーション形成穴13を積層セラミック部品Aの角部に形成したが、これを積層セラミック部品Aの辺部に形成しても良く、また、キャスタレーション形成穴13の個数も適宜変更しても良いことは言うまでもない。
その他、本発明は、入出力ランド15を省略しても良い等、種々変更して実施できることは言うまでもない。
本発明の一実施例を示すもので、(a)は絶縁溝を形成する前のキャスタレーション形成穴周辺部の拡大縦断面図、(b)は絶縁溝を形成した後のキャスタレーション形成穴周辺部の拡大縦断面図である。 (a)は絶縁溝を形成する前の多数個取り多層セラミック基板の裏面を部分的に示す図、(b)は絶縁溝を形成した後の多数個取り多層セラミック基板の裏面を部分的に示す図である。 積層セラミック部品を外部基板上に半田付けした状態を示す拡大縦断面図である。 従来の多数個取り多層セラミック基板の裏面を示す図である。 従来の多数個取り多層セラミック基板のキャスタレーション構造を示す拡大縦断面図である。 従来の改良された多数個取り多層セラミック基板の裏面を示す図である。 特許文献1の多数個取り多層セラミック基板を部分的に示す拡大斜視図である。 特許文献1の多数個取り多層セラミック基板から分割した積層セラミック部品の拡大斜視図である。
符号の説明
11…多数個取り多層セラミック基板、12…分割ライン、13…キャスタレーション形成穴、14…半田付け用の導体膜、15…入出力ランド、16…絶縁溝、17…外部基板、18…ランド、19…半田。

Claims (3)

  1. 積層セラミック部品の外縁部に形成された凹溝状のキャスタレーション構造において、 キャスタレーション形成穴は、部品表面側が閉鎖され、部品裏面側のみに貫通する上端閉鎖型のキャスタレーション形成穴であり、
    前記上端閉鎖型のキャスタレーション形成穴には、その上端閉鎖面を含む全面に半田付け用の導体膜が形成されていることを特徴とする積層セラミック部品のキャスタレーション構造。
  2. 1枚の基板内に形成した複数の積層セラミック部品を個々の積層セラミック部品に分割するための分割ラインに沿って複数のキャスタレーション形成穴を形成した多数個取り多層セラミック基板において、
    前記キャスタレーション形成穴は、基板表面側が閉鎖され、基板裏面側のみに貫通する上端閉鎖型のキャスタレーション形成穴であり、
    前記上端閉鎖型のキャスタレーション形成穴には、その上端閉鎖面を含む全面に半田付け用の導体膜が形成され、
    前記分割ラインに沿って絶縁溝が基板裏面側から前記キャスタレーション形成穴よりも深く形成され、該絶縁溝によって前記キャスタレーション形成穴内の半田付け用の導体膜が二分割されていることを特徴とする多数個取り多層セラミック基板。
  3. 請求項2に記載の多数個取り多層セラミック基板を製造する方法において、
    前記多数個取り多層セラミック基板の焼成後に前記絶縁溝を形成して前記キャスタレーション形成穴内の半田付け用の導体膜を二分割した後、当該多数個取り多層セラミック基板の状態で前記個々の積層セラミック部品に対して電気検査又は回路特性の測定・調整を行うことを特徴とする多数個取り多層セラミック基板の製造方法。
JP2003281372A 2003-07-28 2003-07-28 積層セラミック部品のキャスタレーション構造及び多数個取り多層セラミック基板並びにその製造方法 Withdrawn JP2005051036A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003281372A JP2005051036A (ja) 2003-07-28 2003-07-28 積層セラミック部品のキャスタレーション構造及び多数個取り多層セラミック基板並びにその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003281372A JP2005051036A (ja) 2003-07-28 2003-07-28 積層セラミック部品のキャスタレーション構造及び多数個取り多層セラミック基板並びにその製造方法

Publications (1)

Publication Number Publication Date
JP2005051036A true JP2005051036A (ja) 2005-02-24

Family

ID=34266899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003281372A Withdrawn JP2005051036A (ja) 2003-07-28 2003-07-28 積層セラミック部品のキャスタレーション構造及び多数個取り多層セラミック基板並びにその製造方法

Country Status (1)

Country Link
JP (1) JP2005051036A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012243942A (ja) * 2011-05-19 2012-12-10 Ngk Spark Plug Co Ltd 配線基板、多数個取り配線基板、およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012243942A (ja) * 2011-05-19 2012-12-10 Ngk Spark Plug Co Ltd 配線基板、多数個取り配線基板、およびその製造方法
US8952269B2 (en) 2011-05-19 2015-02-10 Ngk Spark Plug Co., Ltd. Wiring substrate, multi-piece wiring substrate array, and manufacturing method therefor

Similar Documents

Publication Publication Date Title
JP2976049B2 (ja) 積層電子部品
KR101550125B1 (ko) 세라믹 배선기판, 다수개 취득 세라믹 배선기판, 및 그 제조방법
JP2005072095A (ja) 電子回路ユニットおよびその製造方法
JP2007095927A (ja) 配線基板およびその製造方法
JP2002141248A (ja) セラミック電子部品およびその製造方法
KR100489820B1 (ko) 세라믹 다층기판 및 그 제조방법
JP4965237B2 (ja) 配線基板内蔵用コンデンサ及び配線基板
JP2008153441A (ja) 配線基板およびその製造方法
US10903577B2 (en) Printed wiring board
JP4704866B2 (ja) 配線基板内蔵用コンデンサ及び配線基板
JP3855798B2 (ja) 積層セラミック電子部品およびその製造方法
US6151775A (en) Multilayer circuit board and method of producing the same
JP2005051036A (ja) 積層セラミック部品のキャスタレーション構造及び多数個取り多層セラミック基板並びにその製造方法
JP2007173627A (ja) 配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ
JP2670700B2 (ja) プリント基板、及びプリント基板製造方法
JP2012089818A (ja) 積層型セラミック電子部品の製造方法
JP2000068149A (ja) 積層電子部品及びその製造方法
JP3257531B2 (ja) 積層電子部品
JP2001068823A (ja) 多数個取り基板及び回路基板
JP3951648B2 (ja) 積層型電子部品およびその製造方法
JP5831984B2 (ja) 配線基板の製造方法
JP2003234579A (ja) チップ型抵抗体を内蔵した多層プリント配線板の製造方法。
JP4677383B2 (ja) セラミック基板の製造方法
JP4341576B2 (ja) セラミック電子部品およびその製造方法
JP2006294944A (ja) 回路基板

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061003