JP2005038651A - 電気光学装置、電気光学装置の製造方法及び電子機器 - Google Patents
電気光学装置、電気光学装置の製造方法及び電子機器 Download PDFInfo
- Publication number
- JP2005038651A JP2005038651A JP2003198128A JP2003198128A JP2005038651A JP 2005038651 A JP2005038651 A JP 2005038651A JP 2003198128 A JP2003198128 A JP 2003198128A JP 2003198128 A JP2003198128 A JP 2003198128A JP 2005038651 A JP2005038651 A JP 2005038651A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- layer
- electro
- optical device
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000010410 layer Substances 0.000 claims description 447
- 239000000758 substrate Substances 0.000 claims description 51
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 38
- 239000010936 titanium Substances 0.000 claims description 36
- 239000010949 copper Substances 0.000 claims description 28
- 239000011241 protective layer Substances 0.000 claims description 22
- 235000012239 silicon dioxide Nutrition 0.000 claims description 19
- 239000000377 silicon dioxide Substances 0.000 claims description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 18
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 18
- 229910052719 titanium Inorganic materials 0.000 claims description 18
- 229910045601 alloy Inorganic materials 0.000 claims description 17
- 239000000956 alloy Substances 0.000 claims description 17
- 229910021332 silicide Inorganic materials 0.000 claims description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 12
- 229910052750 molybdenum Inorganic materials 0.000 claims description 12
- 239000011733 molybdenum Substances 0.000 claims description 12
- 229910052715 tantalum Inorganic materials 0.000 claims description 12
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 12
- 229910052721 tungsten Inorganic materials 0.000 claims description 12
- 239000010937 tungsten Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000004544 sputter deposition Methods 0.000 claims description 11
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 3
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 claims description 3
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims description 3
- 230000000452 restraining effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 130
- 239000011229 interlayer Substances 0.000 description 42
- 238000000034 method Methods 0.000 description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 35
- 229910052710 silicon Inorganic materials 0.000 description 35
- 239000010703 silicon Substances 0.000 description 35
- 239000010409 thin film Substances 0.000 description 30
- 238000002347 injection Methods 0.000 description 29
- 239000007924 injection Substances 0.000 description 29
- 238000007789 sealing Methods 0.000 description 19
- 239000011521 glass Substances 0.000 description 17
- 229910004298 SiO 2 Inorganic materials 0.000 description 14
- 239000004020 conductor Substances 0.000 description 13
- 239000012780 transparent material Substances 0.000 description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 10
- 229910003437 indium oxide Inorganic materials 0.000 description 9
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 238000009832 plasma treatment Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000001035 drying Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- -1 phosphorus ions Chemical class 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】表示ムラの発生を抑制することで表示品位を向上するようにした電気光学装置、電気光学装置の製造方法及び電子機器を提供する。
【解決手段】各画素２０に形成される透明導電層４７を、全てコンタクトホールＨを介して導電層ＭＬに電気的に接続されるようにした。
【選択図】 図４
【解決手段】各画素２０に形成される透明導電層４７を、全てコンタクトホールＨを介して導電層ＭＬに電気的に接続されるようにした。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、電気光学装置及び電気光学装置の製造方法に関するものである。
【０００２】
【従来の技術】
液晶素子、有機ＥＬ素子、電気泳動素子、電子放出素子等といった電気光学素子を複数備えた表示ディスプレイの駆動方式の一つにアクティブマトリクス駆動方式がある。アクティブマトリクス駆動方式の表示ディスプレイには、例えば、各電気光学素子の陰極が透明電極で形成され、その陰極側から有機ＥＬ素子にて発せられた光が出射されるトップエミッションタイプの表示ディスプレイがある。
【０００３】
この種の表示ディスプレイにおいては、透明電極はスズドープ酸化インジウム（ＩＴＯ）で構成された透明導電性薄膜であって表示パネル部の全面に渡って形成されている。一般に、透明導電性薄膜は金属と比較してその抵抗率が高いことが知られている。従って、表示パネル上に形成される位置によって電気光学素子の陰極の電位に差が生じる。その結果、例えば、全ての画素に同じ電圧レベルのデータ信号を供給したとき、画素が形成される位置によって輝度に差が生じてしまう。この結果、表示パネル部に、所謂、表示ムラが生じる。特に表示パネル部が大型化されるのに伴ってこの表示ムラが顕著に現れてしまう。
【０００４】
例えば、表示パネル部の中央部に形成される画素の有機ＥＬ素子ＯＬＥＤの陰極の電位が外周部に形成される画素の有機ＥＬ素子ＯＬＥＤの陰極の電位に比べて高くなってしまう場合がある。この結果、表示パネル部の中央部と外周部とで表示ムラが生じる。
【０００５】
そこで、表示パネル部の陽極側である基板上に導電性の突起部を設け、その突起部を有機ＥＬ素子の陰極に接続された透明導電性薄膜に接続するようにした構造を備えた表示ディスプレイが知られている（例えば、特許文献１参照）。このようにすることで、有機ＥＬ素子ＯＬＥＤの陰極の電位が、各画素を形成される位置によって差が生じるのを抑制することができる。
【０００６】
【特許文献１】
特開２０００−３６３９１号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、前記したような導電性の突起部を形成することは技術的に困難である。本発明は上記問題点を解消するためになされたものであって、表示ムラの発生を抑制することで表示品位を向上するようにした電気光学装置、電気光学装置の製造方法及び電子機器を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の電気光学装置は、基板上に、陽極と、該陽極に対向する位置に形成された陰極と、前記陽極と前記陰極との間に設けられた発光性材料とを備え、前記陽極は前記発光性材料が設けられる画素毎に形成された電気光学装置において、前記基板と前記陽極との間に形成された導電層と、前記陰極と前記導電層とを電気的に接続するための接続部とを備えている。
【０００９】
これによれば、接続部を介して前記陰極と前記導電層と電気的に接続した。従って、前記陰極が、例えば、スズドープ酸化インジウム（ＩＴＯ）といった比較的抵抗率が高い透明導電性薄膜であっても前記陰極の電位が画素毎で異なることはない。この結果、画素が形成される位置によって表示ムラが発生するのを抑制することができる。このことから、表示品位が優れた電気光学装置を提供することができる。
【００１０】
この電気光学装置において、前記接続部は前記画素毎に備えられていてもよい。
これによれば、形成される位置によって表示ムラが発生するのを画素毎に確実に抑制することができる。
【００１１】
この電気光学装置において、前記接続部はコンタクトホールで構成されていてもよい。
これによれば、前記接続部を容易に形成することができる。
【００１２】
この電気光学装置において、前記基板上には前記発光性材料に供給される電流を制御するための能動素子が形成される素子形成層を備え、前記素子形成層と前記導電層との間には前記素子形成層と前記導電層とを電気的に切断するための絶縁層が形成されていてもよい。
【００１３】
これによれば、前記導電層の上方に前記能動素子を形成した電気光学装置において、画素が形成される位置によって表示ムラが発生するのを抑制することができる。
【００１４】
この電気光学装置において、前記絶縁層は、その誘電率をεとしたとき、膜厚が２ε／３．５μｍ以上であってもよい。
これによれば、絶縁層を、その膜厚が２ε／３．５μｍ以上になるように形成した。従って、絶縁層上に形成される前記能動素子に前記導電層を構成する材料が拡散するのを確実に防止することができる。また、前記導電層と前記能動素子の間に形成される寄生容量を低減し、駆動回路を安定動作させることができ、それによって電気光学装置の表示品質を向上させることができる。
【００１５】
この電気光学装置において、前記導電層はチタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、バナジウム（Ｖ）、ジルコニウム（Ｚｒ）、及びこれらの合金またはシリサイドのうちの一つで構成されていてもよい。
これによれば、導電層を容易に形成することができる。
【００１６】
この電気光学装置において、前記導電層は少なくとも一層の金属層を含む複数の導電層から構成されていてもよい。
【００１７】
これによれば、例えば、導電層のうち他の層に接して形成される導電層を、該導電層が構成される材料が拡散されにくいもので構成することで前記他の層の物性を変化させないようにすることができる。
【００１８】
この電気光学装置において、前記基板上に該基板を保護する下地保護層を備え、その下地保護層は二酸化珪素で構成され、前記複数の導電層は前記下地保護層上から順に第１導電層、第２導電層から構成される導電層であって、前記第１導電層はチタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、及びこれらの合金またはシリサイドのいずれか一つで構成され、前記第２導電層はアルミニウム（Ａ１）、ニッケル（Ｎｉ）及び白金（Ｐｔ）、及びこれらの合金またはシリサイドのいずれか一つで構成されていてもよい。
これによれば、前記保護層との密着性に優れ且つ導電率の低い導電層を備えた電気光学装置を提供することができる。
【００１９】
この電気光学装置において、前記基板上に該基板を保護する下地保護層を備え、その保護層は二酸化珪素で構成され、前記複数の導電層は前記下地保護層上から順に第１導電層、第２導電層、第３導電層から構成され、前記第１導電層はチタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、及びこれらの合金またはシリサイドのいずれか一つで構成され、前記第２導電層は銅（Ｃｕ）、アルミニウム（Ａ１）、ニッケル（Ｎｉ）及び白金（Ｐｔ）、及びこれらの合金またはシリサイドのいずれか一つで構成され、前記第３導電層は窒化チタン（ＴｉＮ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、及びこれらの合金またはシリサイドのいずれか一つで構成されていてもよい。
【００２０】
これによれば、チタン（Ｔｉ）で第１導電層を構成した。従って、第１導電層を下地保護層に密着して形成することができる。また、銅（Ｃｕ）で第２導電層を構成した。従って、導電層の導電率を高くすることができる。さらに、窒化チタン（ＴｉＮ）で第３導電層を構成した。従って、第２導電層を構成する銅（Ｃｕ）と第３導電層上に形成される層を構成する材料とが反応して、その結果、第２導電層の導電率が低下するのを防止することができる。
【００２１】
この電気光学装置において、前記導電層は前記基板から突出して形成された突出部を備えていてもよい。
これによれば、突出された導電層を各種外部装置と直接接続することで特別なインターフェースといった接続手段を設けることなく前記各陰極の電位を直接制御することができる。
【００２２】
本発明の電気光学装置の製造方法は、基板上に、陽極と、該陽極に対向する位置に形成された陰極と、前記陽極と前記陰極との間に設けられた発光性材料とを備えるとともに、前記発光性材料を画素毎に区分けするためのバンク層と、前記基板と前記陽極との間に形成された導電層と、前記陰極と前記導電層とを電気的に接続するための接続部と、前記基板上には前記発光性材料に供給される電流を制御するための能動素子が形成される素子形成層と、前記素子形成層と前記導電層との間には前記素子形成層と前記導電層とを電気的に切断するための絶縁層とを備えた電気光学装置の製造方法において、前記基板の上方に前記導電層を形成する工程と、前記導電層の上方に前記絶縁層、前記素子形成層、前記陽極及びバンク層を形成する工程と、前記絶縁層に開口パターンを形成するのと同時に前記陰極と前記導電層とを電気的に接続するための接続部開口パターンを形成する工程と、前記発光性材料を形成する工程と、前記接続部を含む前記発光性材料を形成した領域の全面に透明性導電膜を形成する工程とを備えた。
【００２３】
これによれば、前記陰極が、例えば、スズドープ酸化インジウム（ＩＴＯ）といった比較的抵抗率が高い透明導電性薄膜であっても画素が形成される位置によって表示ムラが発生するのを抑制することができる電気光学装置を製造することができる。また、４層から６層ある絶縁層に開口部（コンタクトホール、画素発光領域など）を形成するのと同時に、前記陰極と前記導電層とを電気的に接続する接続部（コンタクトホール）を形成できるので、工程を変更せずに高品質な電気光学装置を製造することができる。
【００２４】
この電気光学装置の製造方法において、前記導電層は第１導電層、第２導電層及び第３導電層から構成される導電層を備え、前記素子形成層は前記能動素子に信号を供給するための第１の信号線と第２の信号線とを備え、前記第１導電層は前記第１の信号線を形成すると同時に形成され、前記第２導電層は前記第２の信号線を形成すると同時に形成されていてもよい。
これによれば、前記接続部を容易に形成することができる。
【００２５】
この電気光学装置の製造方法において、前記導電層はスパッタ法で形成するようにしてもよい。
【００２６】
これによれば、蒸着法といった他の方法で形成する場合と比較して前記導電層の成膜温度を低くすることができる。この結果、基板等に欠陥等が生じるのを防止することができる。
【００２７】
本発明の電子機器は、上記電気光学装置を備えている。
これによれば、陰極が、例えば、スズドープ酸化インジウム（ＩＴＯ）といった比較的抵抗率が高い透明導電性薄膜であっても表示品位が優れた電子機器を提供することができる。
【００２８】
【発明の実施の形態】
以下、本発明を液晶表示装置に適用した各実施形態を図面に基づいて説明する。また、各実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術思想の範囲内で任意に変更可能である。さらに、以下に示す各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を異ならせてある。
（第１実施形態）
本発明を具体化した第１実施形態を図１〜図１０に従って説明する。図１は、有機ＥＬディスプレイの電気的構成を説明するためのブロック図である。図２は、表示パネル部及びデータ線駆動回路の電気的構成を示す回路図である。図３は、本実施形態における画素の回路図である。また、図４は本実施形態における表示パネル部の一部断面図である。
【００２９】
図１に示すように、有機ＥＬディスプレイ１０は、信号生成回路１１、表示パネル部１２、走査線駆動回路１３及びデータ線駆動回路１４を備えている。有機ＥＬディスプレイ１０の信号生成回路１１、走査線駆動回路１３及びデータ線駆動回路１４は、それぞれが独立した電子部品によって構成されていてもよい。例えば、信号生成回路１１、走査線駆動回路１３及びデータ線駆動回路１４が、各々１チップの半導体集積回路装置によって構成されていてもよい。また、信号生成回路１１、走査線駆動回路１３及びデータ線駆動回路１４の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００３０】
信号生成回路１１は、図示しない外部装置から供給されるクロックパルスＣＰ及び画像デジタルデータＤを入力する。信号生成回路１１は、クロックパルスＣＰに基づいて水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣを作成する。また、信号生成回路１１は、その作成した水平同期信号ＨＳＹＮＣを走査線駆動回路１３に出力するとともに、前記垂直同期信号ＶＳＹＮＣをデータ線駆動回路１４に出力する。さらに、信号生成回路１１は、画像デジタルデータＤをデータ線駆動回路１４に出力する。
【００３１】
表示パネル部１２は、図２に示すように、行方向に沿って延設されるｎ本の走査線Ｙ１，Ｙ２，…，Ｙｎを備えている。また、表示パネル部１２は、列方向に沿って延設されるｍ本のデータ線Ｘ１，Ｘ２，…，Ｘｍを備えている。走査線Ｙ１，Ｙ２，…，Ｙｎは同表示パネル部１２の図中上部側から下部側に向かって第１の走査線Ｙ１、第２の走査線Ｙ２、・・・、第ｎの走査線Ｙｎの順に備えられている。そして、前記各走査線Ｙ１，Ｙ２，…，Ｙｎと前記各データ線Ｘ１，Ｘ２，…，Ｘｍとの交差部に対応した各位置には画素２０が形成されている。
【００３２】
さらに、表示パネル部１２は、前記各データ線Ｘ１，Ｘ２，…，Ｘｍに並行して延設されるｍ本の電源線Ｌｏを備えている。全ての電源線Ｌｏには電源電圧Ｖｏが供給されている。
【００３３】
各画素２０は、対応する走査線Ｙ１，Ｙ２，…，Ｙｎを介して走査線駆動回路１３に接続されている。また、各画素２０は、対応するデータ線Ｘ１，Ｘ２，…，Ｘｍを介してデータ線駆動回路１４に接続されている。さらに、各画素２０は、電源線Ｌｏに接続されている。
【００３４】
画素２０は、その各々が図３に示すように、駆動トランジスタＱｄ、スイッチングトランジスタＱｓｗ、保持キャパシタＣｏ及び有機ＥＬ素子ＯＬＥＤを備えている。尚、図３は、ｎ番目の走査線Ｙｎとｍ番目のデータ線Ｘｍとの交差部に対応する位置に形成された画素２０の等価回路図である。各画素２０の電気的構成は全て同じであるので、説明の便宜上、以下、ｎ番目の走査線Ｙｎとｍ番目のデータ線Ｘｍとの交差部に対応する位置に形成された画素２０についてのみについて説明し、他の画素２０についてはその説明を省略する。
【００３５】
駆動トランジスタＱｄは、通常はＴＦＴ（薄膜トランジスタ）で構成されている。また、駆動トランジスタＱｄは本実施形態ではその導電型がＰ型である。スイッチングトランジスタＱｓｗは本実施形態ではその導電型がＮ型である。
【００３６】
スイッチングトランジスタＱｓｗは、そのソースがデータ線Ｘｍに接続されている。スイッチングトランジスタＱｓｗのゲートは走査線Ｙｎに接続されている。スイッチングトランジスタＱｓｗのドレインは、駆動トランジスタＱｄのゲートに接続されている。駆動トランジスタＱｄのゲート／ソース間には保持キャパシタＣｏが接続されている。また、駆動トランジスタＱｄのソースは電源線Ｌｏに接続されている。駆動トランジスタＱｄのドレインは有機ＥＬ素子ＯＬＥＤの陽極Ｅ１に接続されている。
【００３７】
上記のように構成された画素２０は、その有機ＥＬ素子ＯＬＥＤの陰極Ｅ２がコンタクトホールＨを介して他の有機ＥＬ素子と共通の陰極に電気的に接続されている。また、前記陰極Ｅ２は図示しない外部装置に接続するための接続ポートＰｏに接続されている。
【００３８】
走査線駆動回路１３は、走査信号ＳＣ１，ＳＣ２，…，ＳＣｎを作成する。各走査信号ＳＣ１，ＳＣ２，…，ＳＣｎはＬレベル及びＨレベルを有する電圧信号である。また、走査線駆動回路１３は前記水平同期信号ＨＳＹＮＣに従って、Ｈレベルの走査信号を各走査線Ｙ１，Ｙ２，…，Ｙｎに出力することで順次走査線Ｙ１，Ｙ２，…，Ｙｎを選択駆動する。
【００３９】
データ線駆動回路１４は、図２に示すように複数の単一ラインドライバ１４ａを備えている。複数の単一ラインドライバ１４ａの各々は対応するデータ線Ｘ１，Ｘ２，…，Ｘｍに接続されている。また、各単一ラインドライバ１４ａは、前記信号生成回路１１から出力された画像デジタルデータＤを入力する。そして、各単一ラインドライバ１４ａは、入力された画像デジタルデータＤの大きさに対応したレベルのアナログ電圧信号であるデータ信号Ｄ１，Ｄ２，…，Ｄｍを作成する。そして、単一ラインドライバ１４ａは、前記信号生成回路１１から出力された垂直同期信号ＶＳＹＮＣに従って前記データ信号Ｄ１，Ｄ２，…，Ｄｍを対応するデータ線Ｘ１，Ｘ２，…，Ｘｍを介して各画素２０に一斉に出力する。
【００４０】
そして、前記走査線駆動回路１３が水平同期信号ＨＳＹＮＣに従って走査線Ｙ１，Ｙ２，…，Ｙｎのうちの一本の走査線にＨレベルの走査信号を出力すると、その走査線に接続された一行分の全ての画素２０の各スイッチングトランジスタＱｓｗがオンになる。このとき、前記データ線駆動回路１４の各単一ラインドライバ１４ａから対応するデータ線Ｘ１，Ｘ２，…，Ｘｍを介してデータ信号Ｄ１，Ｄ２，…，Ｄｍが一斉に出力される。すると、前記スイッチングトランジスタＱｓｗがオンになった前記一行分の全ての画素２０の各保持キャパシタＣｏにデータ信号が供給される。この結果、前記各画素２０は、このデータ信号に応じて同画素２０の内部状態（保持キャパシタＣｏの電荷量）が設定され、これに応じて駆動トランジスタＱｄの導電率が制御される。この結果、その導電率に応じたレベルの駆動電流Ｉｅｌが有機ＥＬ素子ＯＬＥＤに供給され、有機ＥＬ素子ＯＬＥＤが同駆動電流Ｉｅｌの電流レベルに応じた輝度で発光する。
【００４１】
以降、各走査線Ｙ１，Ｙ２，…，Ｙｎが順次選択されることで各画素２０にデータ信号Ｄ１，Ｄ２，…，Ｄｍが供給され、各有機ＥＬ素子ＯＬＥＤが駆動電流Ｉｅｌの電流レベルに応じた輝度で発光する。このようにすることで表示パネル部１２上にデータ信号Ｄ１，Ｄ２，…，Ｄｍに応じた画像が表示される。
【００４２】
次に、表示パネル部１２の構造について図４に従って説明する。図４は駆動トランジスタＱｄと有機ＥＬ素子ＯＬＥＤとを含む表示パネル部１２の一部断面図である。図４に示す断面図は、図３中のＡ−Ａ線に沿う断面に対応している。
【００４３】
図４に示すように、ガラス基板３０上には二酸化珪素（ＳｉＯ２）で構成された下地保護層３１が形成されている。下地保護層３１上には第１導電層Ｍ１が前記ガラス基板３０のほぼ全面に形成されている。第１導電層Ｍ１は導電率が高く且つ下地保護層３１との密着性に優れた材料で構成されている。本実施形態の第１導電層Ｍ１は、二酸化珪素（ＳｉＯ２）との密着性に優れた金属であるチタン（Ｔｉ）で構成されている。また、第１導電層Ｍ１上には第２導電層Ｍ２が形成されている。
【００４４】
第２導電層Ｍ２は、導電率が高い材料で構成されている。本実施形態の第２導電層Ｍ２は銅（Ｃｕ）で構成されている。また、第２導電層Ｍ２上には第３導電層Ｍ３が形成されている。
【００４５】
第３導電層Ｍ３は、導電率が高く且つ前記第２導電層Ｍ２を構成する材料が第３導電層Ｍ３上に形成される下地絶縁膜３２に拡散するのを抑制する材料で構成されている。第３導電層Ｍ３を第２導電層Ｍ２と下地絶縁膜３２との間に形成することで、第２導電層Ｍ２を構成する材料と下地絶縁膜３２を構成する材料とが反応して、その結果、第２導電層Ｍ２の物性が変化してその導電率が低下する若しくは下地絶縁膜３２の絶縁性が低下するのを防止することができる。本実施形態の第３導電層Ｍ３は、二酸化珪素（ＳｉＯ２）に拡散しにくい金属である窒化チタン（ＴｉＮ）で構成されている。そして、本実施形態では前記第１〜第３導電層Ｍ１，Ｍ２，Ｍ３で導電層ＭＬが構成されている。
【００４６】
また、この導電層ＭＬは、その一端（図中右側）が外方に突出されている。この突出した部分の導電層ＭＬが前記接続ポートＰｏに対応している。
前記第３導電層Ｍ３上にはコンタクトホールＨが形成される位置を除いて第３導電層Ｍ３と該第３導電層Ｍ３上に形成される駆動トランジスタＱｄを構成する後記するシリコン層３３、データ線Ｘ１，Ｘ２，…，Ｘｍ及び走査線Ｙ１，Ｙ２，…，Ｙｎ等とを電気的に絶縁するための下地絶縁膜３２が形成されている。この下地絶縁膜３２は、その膜厚が２ε／３．５μｍ以上になるように形成されている。ここで、εは下地絶縁膜３２を構成する材料の誘電率である。このように膜厚を２ε／３．５μｍ以上にすることで、下地絶縁膜３２上に形成されるシリコン層３３、データ線Ｘ１，Ｘ２，…，Ｘｍ及び走査線Ｙ１，Ｙ２，…，Ｙｎ等に導電層ＭＬを構成する材料が拡散するのを確実に防止することができる。また、導電層ＭＬと、シリコン層３３、データ線Ｘ１、Ｘ２、・・・、Ｘｍ及び走査線Ｙ１，Ｙ２，…，Ｙｎの間に生じる寄生容量を低減し、駆動回路を安定して動作させ、表示品質を向上させることができる。尚、本実施形態においては下地絶縁膜３２は二酸化珪素（ＳｉＯ２）で構成されているが、窒化珪素や酸化窒化珪素やその他の材料でも良い。
【００４７】
下地絶縁膜３２上にはその所定の位置に多結晶シリコンで構成された島状のシリコン層３３が形成されている。シリコン層３３及び下地絶縁膜３２上には、二酸化珪素（ＳｉＯ２）または窒化珪素（ＳｉＮ）で構成されたゲート絶縁膜３４が形成されている。また、シリコン層３３上には、前記ゲート絶縁膜３４を介してゲート電極３５が形成されている。
【００４８】
ゲート絶縁膜３４を介してゲート電極３５と対向するシリコン層３３の領域がチャネル領域３３Ｃである。シリコン層３３のうち、チャネル領域３３Ｃの図中左側には低濃度ドレイン領域３３ＬＤ及び高濃度ドレイン領域３３ＨＤが形成されている。一方、シリコン層３３のうち、チャネル領域３３Ｃの図中右側には低濃度ソース領域３３ＬＳ及び高濃度ソース領域３３ＨＳが形成されている。
【００４９】
また、前記ゲート電極３５及びゲート絶縁膜３４上には二酸化珪素（ＳｉＯ２）で構成された第１層間絶縁膜ＩＤ１が形成されている。この第１層間絶縁膜ＩＤ１上には前記シリコン層３３の高濃度ソース領域３３ＨＳ及び高濃度ドレイン領域３３ＨＤに対向する位置にそれぞれソース電極３６及びドレイン電極３７が形成されている。ゲート絶縁膜３４及び第１層間絶縁膜ＩＤ１には、双方を貫通して開孔された第１及び第２電極用コンタクトホールＣ１，Ｃ２が形成されている。そして、この第１及び第２電極用コンタクトホールＣ１，Ｃ２に銅（Ｃｕ）やアルミニウム（Ａｌ）といった導電性材料が埋め込まれている。従って、ソース電極３６は第１電極用コンタクトホールＣ１を介して前記シリコン層３３の高濃度ソース領域３３ＨＳに電気的に接続されている。また、ドレイン電極３７は第２電極用コンタクトホールＣ２を介して前記シリコン層３３の高濃度ドレイン領域３３ＨＤに電気的に接続されている。
【００５０】
そして、シリコン層３３、ゲート電極３５、ソース電極３６及びドレイン電極３７で駆動トランジスタＱｄが構成されている。
前記第１層間絶縁膜ＩＤ１上には、二酸化珪素（ＳｉＯ２）で形成された第２層間絶縁膜ＩＤ２が形成されている。第２層間絶縁膜ＩＤ２上には平坦化絶縁膜４０が形成されている。
【００５１】
平坦化絶縁膜４０は、有機材料で構成された絶縁性材料で構成されている。平坦化絶縁膜４０は、本実施形態では感光性ポリイミドで形成されている。また、この平坦化絶縁膜４０は、本実施形態ではその膜厚が２０００ｎｍになるように形成されている。この平坦化絶縁膜４０を形成することで、同平坦化絶縁膜４０上に形成される発光層４４を平坦化することができる。また、平坦化絶縁膜４０上には導電性材料で構成された第１の電極層４１ａと無機材料で構成された第１バンク層４２ａとが形成されている。
【００５２】
第１の電極層４１ａは前記有機ＥＬ素子ＯＬＥＤの陽極Ｅ１に対応する電極層である。尚、本実施形態では第１の電極層４１ａはクロム（Ｃｒ）で構成されている。また、この第１の電極層４１ａは前記ドレイン電極３７に対向する位置に前記平坦化絶縁膜４０及び第２層間絶縁膜ＩＤ２をそれぞれ開孔して形成された陽極用コンタクトホールＣａを介して、前記ドレイン電極３７と電気的に接続されている。この陽極用コンタクトホールＣａには前記第１の電極層４１ａを構成する導電性材料と同じ材料が埋め込まれている。従って、ドレイン電極３７は陽極用コンタクトホールＣａを介して前記第１の電極層４１ａに電気的に接続される。また、第１の電極層４１ａ上には正孔注入層４３と光を放射する有機材料で構成された発光層４４とが積層して形成されている。
【００５３】
第１バンク層４２ａは正孔注入層４３及び発光層４４と該正孔注入層４３及び発光層４４に隣接して形成される正孔注入層及び発光層の間とを区画する。第１バンク層４２ａは親水性であって且つ絶縁性の材料で構成されている。第１バンク層４２ａはＳｉＯ２、ＴｉＯ２、ＳｉＮ等の無機材料で構成される。また、この第１バンク層４２ａは、第１の電極層４１ａの周縁部上に乗上げて形成されている。第１バンク層４２ａ上には、第２バンク層４２ｂが形成されている。
【００５４】
第２バンク層４２ｂは、前記第１バンク層４２ａと同様に、正孔注入層４３及び発光層４４と該正孔注入層４３及び発光層４４に隣接して形成される正孔注入層及び発光層の間とを区画する。そして、この第１及び第２バンク層４２ａ，４２ｂで区画された領域が１つの画素２０に対応する。また、第２バンク層４２ｂにはコンタクトホールＨが設けられている。このコンタクトホールＨは、第１及び第２バンク層４２ａ，４２ｂ、平坦化絶縁膜４０、第１及び第２層間絶縁膜ＩＤ１，ＩＤ２、ゲート絶縁膜３４及び下地絶縁膜３２をそれぞれ貫通して形成されている。従って、本実施形態のコンタクトホールＨは前記導電層ＭＬを構成する第３導電層Ｍ３に至るまで連続して開孔されている。
【００５５】
発光層４４、第１バンク層４２ａ及び第２バンク層４２ｂ、及び、コンタクトホールＨの全面に渡って電子注入層４６が形成されている。この電子注入層４６は透明な材料で形成されている。電子注入層４６上には透明な材料で構成された透明導電層４７が形成されている。透明導電層４７は前記した有機ＥＬ素子ＯＬＥＤの陰極Ｅ２に対応する電極層である。従って、前記透明導電層４７（有機ＥＬ素子ＯＬＥＤの陰極Ｅ２）は、電子注入層４６を介して前記導電層ＭＬを構成する第３導電層Ｍ３に電気的に接続されている。
【００５６】
尚、この透明導電層４７は、本実施形態においては、スズドープ酸化インジウム（ＩＴＯ）で構成されている。そして、第１の電極層４１ａと、透明導電層４７と、該第１の電極層４１ａと透明導電層４７とに挟まれた位置に形成された前記正孔注入層４３、発光層４４、及び電子注入層４６とで前記有機ＥＬ素子ＯＬＥＤを構成している。
【００５７】
透明導電層４７上には透明な材料で構成された薄膜封止層４１ｂが形成されている。この薄膜封止層４１ｂは酸化珪素、窒化珪素、酸化窒化珪素などの透明な無機材料から形成されていて、空気中の水分や酸素の影響を遮断し、有機ＥＬ素子ＯＬＥＤの特性が劣化するのを防止する。また、前記薄膜封止層４１ｂ上には、透明な接着剤４９を介して透明なガラスで構成された封止基板５０が形成されている。
【００５８】
そして、表示パネル部１２は前記ガラス基板３０に対向した封止基板５０から前記発光層４４にて発せられた光が出射される、所謂、トップエミッションタイプの有機ＥＬディスプレイである。
【００５９】
このように構成された表示パネル部１２は、各画素２０に形成される有機ＥＬ素子ＯＬＥＤの陰極Ｅ２が全てコンタクトホールＨを介して導電層ＭＬに電気的に接続されている。この導電層ＭＬは、前記したように導電率が高い第１、第２及び第３導電層Ｍ１，Ｍ２，Ｍ３が積層されることで構成されている。従って、各画素２０に形成される有機ＥＬ素子ＯＬＥＤの陰極Ｅ２の電位は全て前記導電層ＭＬの電位と等しい値になる。この結果、表示パネル部１２上に形成される位置によって有機ＥＬ素子ＯＬＥＤの陰極Ｅ２の電位に差が生じることはない。つまり、例えば、全ての画素２０に同じ電圧レベルのデータ信号Ｄ１，Ｄ２，…，Ｄｍを供給したとき、画素２０が形成される位置によって有機ＥＬ素子ＯＬＥＤの輝度に差が生じることはないので、その分、表示ムラを低減させることができる。
【００６０】
従って、たとえば、陰極Ｅ２をスズドープ酸化インジウム（ＩＴＯ）といった比較的導電率が低い（抵抗率が比較的高い）透明材料で構成されたトップエミッションタイプの有機ＥＬディスプレイであっても、データ信号Ｄ１，Ｄ２，…，Ｄｍに応じた画像を精度良く表示させることができる。
【００６１】
また、従来は表示領域の外辺部・外周部に形成していた陰極Ｅ２との接続エリアを省略することができ、表示装置の狭額縁化を実現できる。
また、前記導電層ＭＬはその一端が表示パネル部１２から直接外方に突出されている。そして、その突出された導電層ＭＬを接続ポートＰｏとして使用するようにした。従って、前記接続ポートＰｏに各種外部装置を接続することで特別なインターフェースといった接続手段を設けることなく有機ＥＬ素子ＯＬＥＤの各陰極Ｅ２の電位を直接制御することができる。
【００６２】
次に、本実施形態の有機ＥＬディスプレイ１０の製造方法を図５〜図１０に従って説明する。図５〜図１０は、図３に示した画素２０を含む表示パネル部１２の断面図である。
【００６３】
図５（ａ）に示すように、まず、ガラス基板３０上に、プラズマＣＶＤ法を用いて二酸化珪素（ＳｉＯ２）で構成された下地保護層３１を形成する。その後、スパッタ法を用いて前記ガラス基板３０の図中左端部を除いたほぼ全面に渡ってチタン（Ｔｉ）／銅（Ｃｕ）／窒化チタン（ＴｉＮ）の薄膜を順次形成する（図５（ｂ）参照）。本実施形態では、チタン（Ｔｉ）で構成された薄膜の膜厚が１００ｎｍ、銅（Ｃｕ）で構成された薄膜の膜厚が５００ｎｍ、窒化チタン（ＴｉＮ）で構成された薄膜の膜厚が１００ｎｍである。そして、チタン（Ｔｉ）で構成された前記薄膜が前記第１導電層Ｍ１に対応し、銅（Ｃｕ）で構成された前記薄膜が前記第２導電層Ｍ２に対応し、窒化チタン（ＴｉＮ）で構成された前記薄膜が前記第３導電層Ｍ３に対応する。そして、このように第１〜第３導電層Ｍ１，Ｍ２，Ｍ３をそれぞれスパッタ法を用いて形成することで蒸着法といった他の方法で形成する場合と比較してその成膜温度を低くすることができる。この結果、ガラス基板３０や下地保護層３１に加熱による欠陥等が生じるのを防止することができる。
【００６４】
続いて、図５（ｃ）に示すように、前記第３導電層Ｍ３上にＣＶＤ法等を用いて二酸化珪素（ＳｉＯ２）を積層することで下地絶縁膜３２を形成する。このとき、下地絶縁膜３２の膜厚が２ε／３．５μｍ以上になるように形成する。その後、プラズマＣＶＤ法等を用いて前記アモルファスシリコン層ＡＳを形成した後、レーザアニール法又は急速加熱法により結晶粒を成長させて多結晶シリコンを形成する。そして、図６（ａ）に示すように、その多結晶シリコンをフォトリソグラフィ法によりパターニングして島状のシリコン層３３を形成する。続いて、シリコン層３３及び下地絶縁膜３２上に二酸化珪素（ＳｉＯ２）で構成された膜厚約３０ｎｍ〜２００ｎｍのゲート絶縁膜３４を形成する。このゲート絶縁膜３４の形成は、プラズマＣＶＤ法、熱酸化法等により行う。
【００６５】
次に、図６（ｂ）に示すように、ゲート絶縁膜３４上にイオン注入選択マスクＭＳ１を形成し、この状態でリンイオン（Ｐ）を約１×１０１５ｃｍ−２のドーズ量でイオン注入する。その結果、シリコン層３３中に高濃度ソース領域３３ＨＳ及び高濃度ドレイン領域３３ＨＤがそれぞれ形成される。
【００６６】
次に、前記イオン注入選択マスクＭＳ１をアッシングして除去した後に、ゲート絶縁膜３４上に膜厚約５００ｎｍ程度のアルミニウム（Ａｌ）膜を形成する。その後、前記アルミニウム（Ａｌ）膜をパターニングすることにより、図６（ｃ）に示すゲート電極３５を形成する。このゲート電極３５は、前記駆動トランジスタＱｄのゲートに対応する。
【００６７】
続いて、前記ゲート電極３５をマスクとし、前記シリコン層３３に対してリンイオン（Ｐ）を約４×１０１３ｃｍ−２のドーズ量でイオン注入する。その結果、図７（ａ）に示すように、シリコン層３３中に低濃度ソース領域３３ＬＳ及び低濃度ドレイン領域３３ＬＤが形成される。
【００６８】
次に、ゲート絶縁膜３４及びゲート電極３５上の全面に渡って二酸化珪素（ＳｉＯ２）で構成された第１層間絶縁膜ＩＤ１を形成する。続いて、フォトリソグラフィ法及びエッチングによって、図７（ａ）に示すように、駆動トランジスタＱｄのソース電極３６に対応する位置に第１電極用コンタクトホールＣ１を、ドレイン電極３７に対応する位置に第２電極用コンタクトホールＣ２を、それぞれ形成する。そして、前記第１層間絶縁膜ＩＤ１上に、銅（Ｃｕ）やアルミニウム（Ａｌ）といった導電性材料からなる導電層を成膜およびパターン形成することにより、先に形成した第１及び第２電極用コンタクトホールＣ１，Ｃ２に導電性材料を埋め込むとともに、高濃度ソース領域３３ＨＳに対応した位置にソース電極３６を、高濃度ドレイン領域３３ＨＤに対応した位置にドレイン電極３７を、それぞれ形成する。ソース電極３６及びドレイン電極３７はそれぞれその膜厚が約２００ｎｍないし８００ｎｍ程度となるように形成する。また、ドライエッチング処理を施すことで、第１層間絶縁膜ＩＤ１、ゲート絶縁膜３４、下地絶縁膜３２を貫通して開孔したコンタクトホールＨを形成する。つまり、このコンタクトホールＨは、前記導電層ＭＬを構成する第３導電層Ｍ３に至るように形成されている。
【００６９】
さらに、第１層間絶縁膜ＩＤ１、ソース電極３６、ドレイン電極３７、導電層Ｍ（図中右端側）上、及び、コンタクトホールＨ内にそれぞれ二酸化珪素（ＳｉＯ２）で構成された第２層間絶縁膜ＩＤ２を形成する。この第２層間絶縁膜ＩＤ２は、その膜厚が約１００ｎｍ〜２μｍ程度となるように形成されることが望ましい。その後、第２層間絶縁膜ＩＤ２上に感光性ポリイミドを塗布、乾燥、露光、現像、焼成する平坦化絶縁膜４０を形成する。
【００７０】
その後、平坦化絶縁膜４０をマスクとしてドライエッチングすることで、ドレイン電極３７に対応する位置に前記平坦化絶縁膜４０及び第１及び第２層間絶縁膜ＩＤ１，ＩＤ２をそれぞれ開孔した陽極用コンタクトホールＣａを形成する。また、スパッタ法等を用いて前記陽極用コンタクトホールＣａにクロム（Ｃｒ）を埋め込む。
【００７１】
その後、図７（ｂ）に示すように、第１層間絶縁膜ＩＤ１及び前記陽極用コンタクトホールＣａに埋め込まれたクロム（Ｃｒ）上の所定の位置にパターニングしてクロム（Ｃｒ）で構成された第１の電極層４１ａを形成する。この結果、第１の電極層４１ａは前記ドレイン電極３７と陽極用コンタクトホールＣａを介して電気的に接続される。また、ドライエッチング等を施すことで前記コンタクトホールＨ内及び前記導電層Ｍ（図中右端側）上に形成された第２層間絶縁膜ＩＤ２を削除する。
【００７２】
次に、図８に示すように、平坦化絶縁膜４０及び第１の電極層４１ａ上に、ＣＶＤ法、スパッタ法、蒸着法等を用いてＳｉＯ２、ＴｉＯ２、ＳｉＮ等の無機質膜を形成する。そして、第１の電極層４１ａの一部が露出する態様にて形成されるように、同無機質膜に開口部をパターニングして第１バンク層４２ａを形成する。第１バンク層４２ａは、その膜厚が約５０ｎｍとなるように形成されている。
【００７３】
続いて、その端部を除いた前記第１バンク層４２ａ上に第２バンク層４２ｂが形成される。第２バンク層４２ｂは、アクリル樹脂、ポリイミド樹脂等の通常の感光性樹脂をスピンコーターやスリットコーターなどで基板全面に塗布し、ホットプレートやオーブンなどで乾燥させた後、所定パターンのフォトマスクを通して露光し、現像液で不要部分の樹脂を除去し、２００〜４００℃で焼成する方法で形成される。ここでは、画素が形成される領域と、導電層ＭＬに達するコンタクトホールＨが形成される領域に開口部を形成している。第２バンク層４２ｂはその膜厚が０．１〜３．５μｍの範囲が好ましく、特に２μｍ程度がよい。第２バンク層４２ｂはその厚さが０．１μｍ未満では、正孔注入層４３及び発光層４４の合計膜厚より第２バンク層４２ｂが薄くなり、発光層４４が上部開口部から溢れるおそれがあるので好ましくない。また、膜厚が３．５μｍを越えると、上部開口部による段差が大きくなり、第２バンク層４２ｂ上に形成される透明導電層４７が断線する恐れがある。
【００７４】
また、図８に示すように、前記導電層ＭＬが外方に突出された領域が形成される。この外方に突出された部分の導電層ＭＬが接続ポートＰｏになる。このようにして接続ポートＰｏが形成される。
【００７５】
その後、第１及び第２バンク層４２ａ，４２ｂの表面に、親液性を示す領域と、撥液性を示す領域を形成する。本実施例においてはプラズマ処理工程により、各領域を形成するものとしている。具体的には、前記プラズマ処理工程は、第１の電極層４１ａ及び第１バンク層４２ａを親液性にする親液化工程と、第２バンク層４２ｂを撥液性にする撥液化工程とを少なくとも具備している。
【００７６】
詳しくは、第１及び第２バンク層４２ａ，４２ｂを形成したガラス基板３０を所定温度（例えば７０〜８０℃程度）に加熱し、次いで親液化工程として大気圧下で酸素を反応ガスとするプラズマ処理（Ｏ２プラズマ処理）を行う。続いて、撥液化工程として大気圧下で４フッ化メタンを反応ガスとするプラズマ処理（ＣＦ４プラズマ処理）を行い、プラズマ処理のために加熱されたガラス基板３０を室温まで冷却することで、第１バンク層４２ａの表面を親液性に、第２バンク層４２ｂの表面を撥液性にする。
【００７７】
その後、第１の電極層４１ａ上に正孔注入層４３及び発光層４４をインクジェット法により形成する（図９（ａ）参照）。詳しくは、発光層４４は、正孔注入層４３を形成する所定の材料を含む組成物インクを吐出・乾燥した後に、発光層４４を形成する所定の材料を含む組成物インクを吐出・乾燥することにより形成される。前記組成物インクは、前記撥液性及び撥液性化によって前記第１及び第２バンク層４２ａ，４２ｂによって構成される画素２０に確実に塗布される。尚、この発光層４４の形成工程以降は、正孔注入層４３及び発光層４４の酸化・吸湿を防止するため、窒素雰囲気又はアルゴン雰囲気といった不活性ガス雰囲気で行うことが好ましい。
【００７８】
続いて、図９（ｂ）に示すように接続ポートＰｏを除いた発光層４４、第１バンク層４２ａ及び第２バンク層４２ｂ、及び、コンタクトホールＨの全面に渡って電子注入層４６を形成する。この電子注入層４６は透明な材料であり、加熱蒸着法によって形成する。その後、図１０（ａ）に示すように、電子注入層４６上には透明な材料で構成された透明導電層４７を、スパッタ法、真空蒸着法、ＣＶＤ法などの方法によって形成する。この透明導電層４７は前記した有機ＥＬ素子ＯＬＥＤの陰極Ｅ２を構成する電極層である。従って、透明導電層４７（有機ＥＬ素子ＯＬＥＤの陰極Ｅ２）は、電子注入層４８を介して前記導電層ＭＬを構成する第３導電層Ｍ３に電気的に接続されている。
【００７９】
尚、この透明導電層４７は、本実施形態においては、スズドープ酸化インジウム（ＩＴＯ）で構成されている。
透明導電層４７上には、透明な材料で構成された薄膜封止層４１ｂを形成する。本実施形態においては、薄膜封止層４１ｂは酸化窒化珪素（ＳｉＯｘＮｙ）からなり、スパッタ法、ＣＶＤ法などの既知の適切な方法で形成される。ただし、前記接続ポートＰｏに薄膜封止層が形成されると導通できなくなるので、薄膜封止層４１ｂ形成時には、前記接続ポートＰｏをメタルマスクでカバーするなどの手段をとると良い。また、この薄膜封止層４１ｂは、接続ポートＰｏを構成する図中右端側の導電層ＭＬ上にも形成されている。
【００８０】
最後に、図１０（ｂ）に示すように、基板外周や実装端子接続部（図示せず）、前記接続ポートＰｏを除いたガラス基板３０のほぼ全面にエポキシ樹脂などからなる透明な接着剤を塗布し、封止基板５０を接合する。このようにして、表示パネル部１２が製造される。
【００８１】
尚、特許請求の範囲に記載の基板、電気光学装置、接続部及び能動素子は、それぞれ、本実施形態におけるガラス基板３０、有機ＥＬディスプレイ１０、コンタクトホールＨ及び駆動トランジスタＱｄに対応している。また、特許請求の範囲に記載の素子形成層は、本実施形態における第１層間絶縁膜ＩＤ１またはゲート絶縁膜３４に対応している。また、特許請求の範囲に記載の絶縁層は、本実施形態における下地絶縁膜３２に対応している。さらに、特許請求の範囲に記載の突出部及び透明性導電膜は、それぞれ、本実施形態における接続ポートＰｏ及び透明導電層４７に対応している。さらに、特許請求の範囲に記載のバンク層は、本実施形態における第１バンク層４２ａまたは第２バンク層４２ｂに対応している。また、特許請求の範囲に記載の金属層は本実施形態における第２導電層Ｍ２に対応している。
【００８２】
前記実施形態によれば、以下のような特徴を得ることができる。
（１）前記実施形態では、各画素２０に形成される有機ＥＬ素子ＯＬＥＤの陰極Ｅ２を全てコンタクトホールＨを介して導電層ＭＬに電気的に接続されるようにした。この結果、表示パネル部１２上に形成される位置によって有機ＥＬ素子ＯＬＥＤの陰極Ｅ２の電位に差が生じることはない。つまり、例えば、全ての画素２０に同じ電圧レベルのデータ信号Ｄ１，Ｄ２，…，Ｄｍを供給したとき、画素２０が形成される位置によって有機ＥＬ素子ＯＬＥＤの輝度に差が生じることはないので、その分、表示ムラを低減させることができる。
【００８３】
従って、たとえば、陰極Ｅ２をスズドープ酸化インジウム（ＩＴＯ）といった比較的導電率が低い（抵抗率が比較的高い）透明材料で構成されたトップエミッションタイプの有機ＥＬディスプレイであっても、データ信号Ｄ１，Ｄ２，…，Ｄｍに応じた画像を精度良く表示させることができる。
【００８４】
（２）前記実施形態では、前記導電層ＭＬはその一端が表示パネル部１２から直接外方に突出されている。そして、その突出された導電層ＭＬを接続ポートＰｏとして使用するようにした。従って、前記接続ポートＰｏに各種外部装置を接続することで特別なインターフェースといった接続手段を設けることなく有機ＥＬ素子ＯＬＥＤの各陰極Ｅ２の電位を直接制御することができる。
【００８５】
（３）前記実施形態では、チタン（Ｔｉ）で第１導電層Ｍ１を構成した。従って、第１導電層Ｍ１を下地保護層３１に密着良く形成することができる。また、銅（Ｃｕ）で第２導電層Ｍ２を構成した。従って、導電層ＭＬの導電率を高くすることができるので、その分、陰極Ｅ２が表示パネル部１２上に形成される位置によって、電位差が生じることを抑制することができる。
【００８６】
さらに、窒化チタン（ＴｉＮ）で第３導電層Ｍ３を構成した。第２導電層Ｍ２を構成する銅（Ｃｕ）と下地絶縁膜３２を構成する（ＳｉＯ２）とが反応して、その結果、第２導電層Ｍ２の導電率が低下する若しくは下地絶縁膜３２の絶縁性が低下するのを防止することができる。
【００８７】
（４）前記実施形態では、ガラス基板３０上に下地保護層３１、導電層ＭＬ、下地絶縁膜３２、ゲート絶縁膜３４、第１及び第２層間絶縁膜ＩＤ１，ＩＤ２、平坦化絶縁膜４０を形成した。そして、平坦化絶縁膜４０を形成した後、第１及び第２バンク層４２ａ，４２ｂを形成し、ドライエッチング処理を施すことで、先に形成された下地絶縁膜３２、ゲート絶縁膜３４、第１及び第２層間絶縁膜ＩＤ１，ＩＤ２、第１バンク層４２ａの各々を除去してコンタクトホールＨを形成した。その後、このコンタクトホールＨ上に順次、電子注入層４６、透明導電層４７を形成した。
【００８８】
このようにすることで、透明導電層４７と導電層ＭＬとを電気的に接続することができる。この結果、表示ムラを低減させた有機ＥＬディスプレイ１０を製造することができる。
【００８９】
（５）前記実施形態では、第１〜第３導電層Ｍ１，Ｍ２，Ｍ３をそれぞれスパッタ法を用いて形成した。従って、蒸着法といった他の方法で形成する場合と比較してその成膜温度を低くすることができる。この結果、ガラス基板３０や下地保護層３１に欠陥等が生じるのを防止することができる。
【００９０】
（６）前記実施形態では、下地絶縁膜３２を、その膜厚が２ε／３．５μｍ以上になるように形成した。従って、下地絶縁膜３２上に形成されるシリコン層３３、データ線Ｘ１，Ｘ２，…，Ｘｍ及び走査線Ｙ１，Ｙ２，…，Ｙｎ等に導電層ＭＬを構成する材料が拡散するのを確実に防止することができる。また、導電層ＭＬと、シリコン層３３、データ線Ｘ１、Ｘ２、・・・、Ｘｍ及び走査線Ｙ１，Ｙ２，…，Ｙｎの間に生じる寄生容量を低減し、駆動回路を安定して動作させ、表示品質を向上させることができる。
（第２実施形態）
次に、本発明を具体化した第２実施形態を図１１〜図１３に従って説明する。まず、本発明の第２実施形態に係る表示パネル部の構造について図１１に従って説明する。尚、図１１は、第１の実施形態の図３中のＡ−Ａ線に沿う断面に対応している。
【００９１】
本実施形態に係る表示パネル部１２ａは、そのコンタクトホールＨｒと第３導電層Ｍ３との電気的接続するための構造及びその製造方法が異なっていること以外は前記第１実施形態と同じである。従って、コンタクトホールＨｒと第３導電層Ｍ３とを電気的に接続するための構造及びその製造方法以外は、その詳細な説明は省略する。
【００９２】
図１１に示すように、表示パネル部１２ａは、その下地絶縁膜３２及びゲート絶縁膜３４を連通して開孔した第３のコンタクトホールＣ３が形成されている。また、この第３のコンタクトホールＣ３には、駆動トランジスタＱｄを構成するゲート電極３５を構成する導電性材料と同じ材料が埋め込まれている。また、この第３のコンタクトホールＣ３に埋め込まれた導電性材料はゲート絶縁膜３４上の一部に乗り上げて形成されている。そして、このゲート絶縁膜３４上の一部に乗り上げて形成された導電性材料は第１コンタクト部ＣＯＮ１になる。そして、第１コンタクト部ＣＯＮ１に対応する位置に、前記ゲート絶縁膜３４上に形成された第１層間絶縁膜ＩＤ１を開孔する第４のコンタクトホールＣ４が形成されている。
【００９３】
前記第４のコンタクトホールＣ４には、駆動トランジスタＱｄを構成するソース電極３６またはドレイン電極３７を構成する導電性材料と同じ材料が埋め込まれている。また、この第４のコンタクトホールＣ４に埋め込まれた導電性材料は第１層間絶縁膜ＩＤ１上の一部に乗り上げて形成されている。そして、この第１層間絶縁膜ＩＤ１上の一部に乗り上げて形成された導電性材料は第２コンタクト部ＣＯＮ２になる。そして、第２コンタクト部ＣＯＮ２に対応する位置に、第１及び第２バンク層４２ａ，４２ｂ、平坦化絶縁膜４０及び第２層間絶縁膜ＩＤ２をそれぞれ貫通して形成されるコンタクトホールＨｒが設けられている。そして、このコンタクトホールＨｒには、上記第１実施形態に記載されたように、電子注入層４６、透明導電層４７及び薄膜封止層４１ｂが順次形成されている。従って、透明導電層４７は前記第２コンタクト部ＣＯＮ２及び第１コンタクト部ＣＯＮ１を介して前記導電層ＭＬと電気的に接続された状態になる。この結果、前記第１実施形態と同様な効果を得ることができる。
【００９４】
次に、本実施形態の有機ＥＬディスプレイ１０の製造方法を図１２〜図１４に従って説明する。尚、コンタクトホールＨと導電層ＭＬとの電気的接続をする部分の製造方法についてのみ説明し、他の前記第１実施形態と同じ構造については符号を付しその製造方法の詳細は省略する。
【００９５】
まず、ガラス基板３０上に下地保護層３１、第１、第２及び第３導電層Ｍ１，Ｍ２，Ｍ３、下地絶縁膜３２、シリコン層３３及びゲート絶縁膜３４を順次形成した後、図１２（ａ）に示すように、前記シリコン層３３と隣接して形成されるシリコン層３３ａ（図中左側に形成されたシリコン層）との間に開孔部Ｑｒ１を備えたマスクＭｒ１を設ける。続いて、ドライエッチング処理を施すことによって図１２（ｂ）に示すように、開孔部Ｑｒ１に対応する前記ゲート絶縁膜３４及び下地絶縁膜３２を除去して第３のコンタクトホールＣ３を形成する。同時に、後述する接続ポートＰｏに対向する位置（図中右側端）の前記ゲート絶縁膜３４及び下地絶縁膜３２も除去しておく。
【００９６】
その後、シリコン層３３のチャネル領域３３Ｃ及び第３のコンタクトホールＣ３に対応した領域に開孔部Ｑｒ２，Ｑｒ３を備えたマスクＭｒ２を設ける。続いて、スパッタ法等を用いてアルミニウム（Ａｌ）膜を形成する。その後、前記マスクＭｒ２を除去することで、アルミニウム（Ａｌ）で構成された膜厚約５００ｎｍ程度のゲート電極３５及び第１コンタクト部ＣＯＮ１がそれぞれ形成される（図１２（ｃ）参照）。従って、第１コンタクト部ＣＯＮ１はゲート電極３５と同時に形成される。続いて、前記ゲート電極３５をマスクとし、前記シリコン層３３に対してリンイオン（Ｐ）を約４×１０１３ｃｍ−２のドーズ量でイオン注入してシリコン層３３中に低濃度ソース領域３３ＬＳ及び低濃度ドレイン領域３３ＬＤを形成する。
【００９７】
次に、ゲート絶縁膜３４、ゲート電極３５及び第１コンタクト部ＣＯＮ１上に第１層間絶縁膜ＩＤ１を形成し（図１３（ａ）参照）、その形成した第１層間絶縁膜ＩＤ１をＣＭＰ（化学的機械的研磨）等を用いて平坦化処理する。その後、図１３（ｂ）に示すように、前記第１層間絶縁膜ＩＤ１上に第１コンタクト部ＣＯＮ１に対向する位置に開孔部Ｑｒ４が、また、シリコン層３３に形成された高濃度ソース領域３３ＨＳ及び高濃度ドレイン領域３３ＨＤに対向する位置に開孔部Ｑｒ５ａ，Ｑｒ５ｂがそれぞれ形成されたマスクＭｒ３を設ける。そして、エッチング処理を施すことによって、図１３（ｃ）に示すように、第１コンタクト部ＣＯＮ１に対応する位置に第４のコンタクトホールＣ４が形成される。また、駆動トランジスタＱｄのソース電極３６に対応する位置に第１電極用コンタクトホールＣ１が、ドレイン電極３７に対応する位置に第２電極用コンタクトホールＣ２が、それぞれ形成される。また同時に、後述する接続ポートＰｏに対応する位置の第１層間絶縁膜ＩＤ１も除去しておく。
【００９８】
そして、前記第１層間絶縁膜ＩＤ１上に、銅（Ｃｕ）やアルミニウム（Ａｌ）といった導電性材料からなる導電層を形成することにより、先に形成した第４のコンタクトホールＣ４、第１及び第２電極用コンタクトホールＣ１，Ｃ２に導電性材料を埋め込む。その結果、第１コンタクト部ＣＯＮ１と電気的に接続し第１層間絶縁膜ＩＤ１上の一部に乗り上げた位置に形成される第２コンタクト部ＣＯＮ２が形成される。また、高濃度ソース領域３３ＨＳに対応した位置にソース電極３６が、高濃度ドレイン領域３３ＨＤに対応した位置にドレイン電極３７が、それぞれ形成される。従って、第２コンタクト部ＣＯＮ２はソース電極３６及びドレイン電極３７と同時に形成される。
【００９９】
続いて、図１４（ａ）に示すように、第１層間絶縁膜ＩＤ１、第２コンタクト部ＣＯＮ２、ソース電極３６及びドレイン電極３７上に二酸化珪素（ＳｉＯ２）からなる第２層間絶縁膜ＩＤ２を形成する。その後、第２層間絶縁膜ＩＤ２上に二酸化珪素（ＳｉＯ２）で構成された平坦化絶縁膜４０を形成する。形成された平坦化絶縁膜４０をＣＭＰ（化学的機械的研磨）等を用いて平坦化処理する。その後、第２層間絶縁膜ＩＤ２および平坦化絶縁膜４０のドレイン電極３７に対向する位置にコンタクトホールを形成する。同時に第２コンタクト部ＣＯＮ２に対向する位置にもコンタクトホールを形成する。また同時に、後述する接続ポートＰｏに対向する位置の第２層間絶縁膜ＩＤ２および平坦化絶縁膜４０も除去しておく。
【０１００】
その後、図１４（ｂ）に示すように、平坦化絶縁膜４０上に第１の電極層４１ａ、第１バンク層４２ａ及び第２バンク層４２ｂを順次形成する。第１バンク層４２ａ成膜後に発光領域に開口部を形成するが、それと同時にドレイン電極３７に対応する位置にもコンタクトホールを形成する。第２バンク層４２ｂは、感光性のアクリル樹脂やポリイミド樹脂を塗布・乾燥後、露光・現像・焼成することで画素の開口部を形成するが、それと同時に、ドレイン電極３７に対応する位置にも開口部を形成する。また、それぞれの開口部を形成するのと同時に、後述する接続ポートＰｏに対応する位置の第１バンク層４２ａ及び第２バンク層４２ｂも除去しておく。
【０１０１】
この状態で、図１４（ｂ）に示すような開口部Ｑｏに対応した位置が開孔したコンタクトホールＨｒが形成される。
また、ガラス基板３０の端部（図中右端側）に示すような前記導電層ＭＬが外方に突出された領域が形成される。この外方に突出された部分の導電層ＭＬが接続ポートＰｏになる。このようにして接続ポートＰｏが形成される。
【０１０２】
そして、プラズマ処理によって第１及び第２バンク層４２ａ、４２ｂ表面に親液性と撥液性の領域を形成し、第１の電極層４１ａ上に正孔注入層４３及び発光層４４をインクジェット法により形成する。
【０１０３】
その後、発光層４４、第１バンク層４２ａ及び第２バンク層４２ｂ、及び、コンタクトホールＨの全面に渡って電子注入層４６が形成されている。この電子注入層４６は透明な材料で形成されている。電子注入層４６上には透明な材料で構成された透明導電層４７が形成されている。透明導電層４７は前記した有機ＥＬ素子ＯＬＥＤの陰極Ｅ２を構成する電極層である。従って、透明導電層４７（有機ＥＬ素子ＯＬＥＤの陰極Ｅ２）は、電子注入層４６を介して前記導電層ＭＬを構成する第３導電層Ｍ３に電気的に接続されている。
【０１０４】
透明導電層４７上には、透明な材料で構成された薄膜封止層４１ｂを形成する。本実施形態においては、薄膜封止層４１ｂは酸化窒化珪素（ＳｉＯｘＮｙ）からなり、スパッタ法、ＣＶＤ法などの既知の適切な方法で形成される。ただし、前記接続ポートＰｏに薄膜封止層が形成されると導通できなくなるので、薄膜封止層４１ｂ形成時には、前記接続ポートＰｏをメタルマスクでカバーするなどの手段をとると良い。
【０１０５】
最後に、基板外周や実装端子接続部（図示せず）、前記接続ポートＰｏを除いたガラス基板３０のほぼ全面にエポキシ樹脂などからなる透明な接着剤を塗布し、封止基板５０を接合することで図１１に示す表示パネル部１２が製造される。
【０１０６】
このように有機ＥＬディスプレイ１０を製造することで、コンタクトホールＨは前記導電層ＭＬに至るまで形成される必要はなく、前記したように、第１層間絶縁膜ＩＤ１上に渡って先に形成された前記第２コンタクト部ＣＯＮ２に至るまで形成すればよい。この結果、第１実施形態の有機ＥＬディスプレイに比べてコンタクトホールＨを容易に形成することができる。この結果、第１実施形態の有機ＥＬディスプレイに比べてその歩留まりを向上させることができる。
【０１０７】
前記実施形態によれば、以下のような特徴を得ることができる。
（１）前記実施形態では、ゲート絶縁膜３４上に導電層ＭＬに電気的に接続された第１コンタクト部ＣＯＮ１を形成した。そして、第１コンタクト部ＣＯＮ１はゲート電極３５と同時に形成した。第１層間絶縁膜ＩＤ１上に第１コンタクト部ＣＯＮ１に電気的に接続された第２コンタクト部ＣＯＮ２を形成した。そして、第２コンタクト部ＣＯＮ２はソース電極３６及びドレイン電極３７と同時に形成した。そして、第１層間絶縁膜ＩＤ１上に第２層間絶縁膜ＩＤ２、平坦化絶縁膜４０、第１及び第２バンク層４２ａ，４２ｂの各層を形成して開口部（コンタクトホールなど）を形成するのと同時に、コンタクトホールＨｒに対応する部分にも開口部を形成することによって、前記第２コンタクト部ＣＯＮ２に至るコンタクトホールＨｒを形成した。その後、このコンタクトホールＨｒ上に順次、電子注入層４６、透明導電層４７及び薄膜封止層４１ｂを形成した。
【０１０８】
従って、導電層ＭＬまでドライエッチング処理を施すことなく透明導電層４７と導電層ＭＬとを電気的に接続することができる。この結果、コンタクトホールＨを容易に形成することができるので、その歩留まりを向上させることができる。
（第３実施形態）
次に、第１又は第２実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１０の電子機器の適用について図１５に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【０１０９】
図１５は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図１５において、パーソナルコンピュータ７０は、キーボード７１を備えた本体部７２と、前記有機ＥＬディスプレイ１０を用いた表示ユニット７３とを備えている。この場合においても、有機ＥＬディスプレイ１０を用いた表示ユニット７３は前記第１及び第２実施形態と同様な効果を発揮する。
【０１１０】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
○上記各実施形態では、第１導電層Ｍ１と第２導電層Ｍ２と第３導電層Ｍ３とで１つの導電層ＭＬを構成した。これを、導電層ＭＬを一つの材料で構成された単一の層で構成するようにしてもよい。この場合、導電層ＭＬは、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、バナジウム（Ｖ）、ジルコニウム（Ｚｒ）、及びこれらの合金またはシリサイドで構成されることが好ましい。
【０１１１】
○上記各実施形態では、第１導電層Ｍ１と第２導電層Ｍ２と第３導電層Ｍ３とで１つの導電層ＭＬを構成した。これを、導電層ＭＬを第１導電層Ｍ１と第２導電層Ｍ２のみから成る２層で構成するようにしてもよい。この場合、第１導電層Ｍ１は、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、及びこれらの合金またはシリサイドで構成されることが好ましい。また、第２導電層Ｍ２は、アルミニウム（Ａ１）、ニッケル（Ｎｉ）及び白金（Ｐｔ）で構成されることが好ましい。
【０１１２】
○上記各実施形態では、第１導電層Ｍ１をチタン（Ｔｉ）で構成した。また、第２導電層Ｍ２を銅（Ｃｕ）で構成した。さらに、第３導電層Ｍ３を窒化チタン（ＴｉＮ）で構成した。
【０１１３】
これを、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、及びこれらの合金またはシリサイドで第１導電層Ｍ１を構成してもよい。また、アルミニウム（Ａ１）、ニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、及びこれらの合金またはシリサイドで第２導電層Ｍ２を構成してもよい。さらに、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、及びこれらの合金またはシリサイドで第３導電層Ｍ３を構成してもよい。このようにすることで上記実施形態と同じ効果を奏することができる。
【０１１４】
○上記各実施形態では、電気光学装置として、その発光層が有機ＥＬ素子で構成された有機ＥＬディスプレイ１０に具体化したが、これに限定されるものではなく、トップエミッションタイプの電気光学装置ならどのような電気光学装置に適応してもよい。
【０１１５】
○上記各実施形態では、各画素２０に形成される有機ＥＬ素子ＯＬＥＤの陰極Ｅ２を全てコンタクトホールＨ，Ｈｒを介して導電層ＭＬに電気的に接続されるようにした。これをコンタクトホールＨ，Ｈｒではなく、他の形状を成したもので有機ＥＬ素子ＯＬＥＤの陰極Ｅ２と導電層ＭＬとを電気的に接続するようにしてもよい。
【０１１６】
○上記各実施形態では、有機ＥＬ素子ＯＬＥＤの陰極Ｅ２をスズドープ酸化インジウム（ＩＴＯ）で構成された陰極を使用したが、これに限定されるものではなく、例えば、陰極Ｅ２が酸化亜鉛（ＺｎＯ）といった透明導電性薄膜で構成された有機ＥＬディスプレイに適応してもよい。つまり、有機ＥＬ素子ＯＬＥＤの陰極Ｅ２を構成する材料には限定されるものではない。
【０１１７】
○上記各実施形態では、各層の成膜方法は上記実施形態に記載された方法に限定されるものではなく、他の方法を用いて形成されるようにしてもよい。
○上記各実施形態では、ポリシリコンで構成されたシリコン層３３をチャネル領域３３Ｃとした駆動トランジスタＱｄで画素２０を構成した有機ＥＬディスプレイ１０に対して適応した。これを、単結晶で構成されたシリコン層をチャネル領域とした駆動トランジスタで画素２０を構成した有機ＥＬディスプレイに対して適応してもよい。
【図面の簡単な説明】
【図１】有機ＥＬディスプレイの電気的構成を説明するためのブロック図である。
【図２】表示パネル部及びデータ線駆動回路の電気的構成を示す回路図である。
【図３】画素の回路図である。
【図４】第１実施形態における表示パネル部の一部断面図である。
【図５】（ａ），（ｂ），（ｃ）は、第１実施形態の表示パネル部の製造方法を説明するための図である。
【図６】（ａ），（ｂ），（ｃ）は、第１実施形態の表示パネル部の製造方法を説明するための図である。
【図７】（ａ），（ｂ）は、第１実施形態の表示パネル部の製造方法を説明するための図である。
【図８】第１実施形態の表示パネル部の製造方法を説明するための図である。
【図９】（ａ），（ｂ）は、第１実施形態の表示パネル部の製造方法を説明するための図である。
【図１０】（ａ），（ｂ）は、第１実施形態の表示パネル部の製造方法を説明するための図である。
【図１１】第２実施形態における表示パネル部の一部断面図である。
【図１２】（ａ），（ｂ），（ｃ）は、第２実施形態の表示パネル部の製造方法を説明するための図である。
【図１３】（ａ），（ｂ），（ｃ）は、第２実施形態の表示パネル部の製造方法を説明するための図である。
【図１４】（ａ），（ｂ）は、第２実施形態の表示パネル部の製造方法を説明するための図である。
【図１５】第３の実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。
【符号の説明】
３０…基板としてのガラス基板、Ｅ１…陽極、Ｅ２…陰極、発光性材料としての発光層、２０…画素、１０…電気光学装置としての有機ＥＬディスプレイ、ＭＬ…導電層、Ｈ，Ｈｒ…接続部としてのコンタクトホール、Ｑｄ…能動素子としての駆動トランジスタ、ＩＤ１，３４…素子形成層としての第１層間絶縁膜及びゲート絶縁膜、３１…下地保護層、３２…絶縁層としての下地絶縁膜、ＭＬ…導電層、Ｍ１…第１導電層、Ｍ２…金属層としての第２導電層、Ｍ３…第３導電層、Ｐｏ…突出部としての接続ポート、４２ａ，４２ｂ…バンク層として第１及び第２バンク層、４１ｂ…透明性導電膜としての薄膜封止層、７０…電子機器としてのモバイル型のパーソナルコンピュータ。
【発明の属する技術分野】
本発明は、電気光学装置及び電気光学装置の製造方法に関するものである。
【０００２】
【従来の技術】
液晶素子、有機ＥＬ素子、電気泳動素子、電子放出素子等といった電気光学素子を複数備えた表示ディスプレイの駆動方式の一つにアクティブマトリクス駆動方式がある。アクティブマトリクス駆動方式の表示ディスプレイには、例えば、各電気光学素子の陰極が透明電極で形成され、その陰極側から有機ＥＬ素子にて発せられた光が出射されるトップエミッションタイプの表示ディスプレイがある。
【０００３】
この種の表示ディスプレイにおいては、透明電極はスズドープ酸化インジウム（ＩＴＯ）で構成された透明導電性薄膜であって表示パネル部の全面に渡って形成されている。一般に、透明導電性薄膜は金属と比較してその抵抗率が高いことが知られている。従って、表示パネル上に形成される位置によって電気光学素子の陰極の電位に差が生じる。その結果、例えば、全ての画素に同じ電圧レベルのデータ信号を供給したとき、画素が形成される位置によって輝度に差が生じてしまう。この結果、表示パネル部に、所謂、表示ムラが生じる。特に表示パネル部が大型化されるのに伴ってこの表示ムラが顕著に現れてしまう。
【０００４】
例えば、表示パネル部の中央部に形成される画素の有機ＥＬ素子ＯＬＥＤの陰極の電位が外周部に形成される画素の有機ＥＬ素子ＯＬＥＤの陰極の電位に比べて高くなってしまう場合がある。この結果、表示パネル部の中央部と外周部とで表示ムラが生じる。
【０００５】
そこで、表示パネル部の陽極側である基板上に導電性の突起部を設け、その突起部を有機ＥＬ素子の陰極に接続された透明導電性薄膜に接続するようにした構造を備えた表示ディスプレイが知られている（例えば、特許文献１参照）。このようにすることで、有機ＥＬ素子ＯＬＥＤの陰極の電位が、各画素を形成される位置によって差が生じるのを抑制することができる。
【０００６】
【特許文献１】
特開２０００−３６３９１号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、前記したような導電性の突起部を形成することは技術的に困難である。本発明は上記問題点を解消するためになされたものであって、表示ムラの発生を抑制することで表示品位を向上するようにした電気光学装置、電気光学装置の製造方法及び電子機器を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の電気光学装置は、基板上に、陽極と、該陽極に対向する位置に形成された陰極と、前記陽極と前記陰極との間に設けられた発光性材料とを備え、前記陽極は前記発光性材料が設けられる画素毎に形成された電気光学装置において、前記基板と前記陽極との間に形成された導電層と、前記陰極と前記導電層とを電気的に接続するための接続部とを備えている。
【０００９】
これによれば、接続部を介して前記陰極と前記導電層と電気的に接続した。従って、前記陰極が、例えば、スズドープ酸化インジウム（ＩＴＯ）といった比較的抵抗率が高い透明導電性薄膜であっても前記陰極の電位が画素毎で異なることはない。この結果、画素が形成される位置によって表示ムラが発生するのを抑制することができる。このことから、表示品位が優れた電気光学装置を提供することができる。
【００１０】
この電気光学装置において、前記接続部は前記画素毎に備えられていてもよい。
これによれば、形成される位置によって表示ムラが発生するのを画素毎に確実に抑制することができる。
【００１１】
この電気光学装置において、前記接続部はコンタクトホールで構成されていてもよい。
これによれば、前記接続部を容易に形成することができる。
【００１２】
この電気光学装置において、前記基板上には前記発光性材料に供給される電流を制御するための能動素子が形成される素子形成層を備え、前記素子形成層と前記導電層との間には前記素子形成層と前記導電層とを電気的に切断するための絶縁層が形成されていてもよい。
【００１３】
これによれば、前記導電層の上方に前記能動素子を形成した電気光学装置において、画素が形成される位置によって表示ムラが発生するのを抑制することができる。
【００１４】
この電気光学装置において、前記絶縁層は、その誘電率をεとしたとき、膜厚が２ε／３．５μｍ以上であってもよい。
これによれば、絶縁層を、その膜厚が２ε／３．５μｍ以上になるように形成した。従って、絶縁層上に形成される前記能動素子に前記導電層を構成する材料が拡散するのを確実に防止することができる。また、前記導電層と前記能動素子の間に形成される寄生容量を低減し、駆動回路を安定動作させることができ、それによって電気光学装置の表示品質を向上させることができる。
【００１５】
この電気光学装置において、前記導電層はチタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、バナジウム（Ｖ）、ジルコニウム（Ｚｒ）、及びこれらの合金またはシリサイドのうちの一つで構成されていてもよい。
これによれば、導電層を容易に形成することができる。
【００１６】
この電気光学装置において、前記導電層は少なくとも一層の金属層を含む複数の導電層から構成されていてもよい。
【００１７】
これによれば、例えば、導電層のうち他の層に接して形成される導電層を、該導電層が構成される材料が拡散されにくいもので構成することで前記他の層の物性を変化させないようにすることができる。
【００１８】
この電気光学装置において、前記基板上に該基板を保護する下地保護層を備え、その下地保護層は二酸化珪素で構成され、前記複数の導電層は前記下地保護層上から順に第１導電層、第２導電層から構成される導電層であって、前記第１導電層はチタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、及びこれらの合金またはシリサイドのいずれか一つで構成され、前記第２導電層はアルミニウム（Ａ１）、ニッケル（Ｎｉ）及び白金（Ｐｔ）、及びこれらの合金またはシリサイドのいずれか一つで構成されていてもよい。
これによれば、前記保護層との密着性に優れ且つ導電率の低い導電層を備えた電気光学装置を提供することができる。
【００１９】
この電気光学装置において、前記基板上に該基板を保護する下地保護層を備え、その保護層は二酸化珪素で構成され、前記複数の導電層は前記下地保護層上から順に第１導電層、第２導電層、第３導電層から構成され、前記第１導電層はチタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、及びこれらの合金またはシリサイドのいずれか一つで構成され、前記第２導電層は銅（Ｃｕ）、アルミニウム（Ａ１）、ニッケル（Ｎｉ）及び白金（Ｐｔ）、及びこれらの合金またはシリサイドのいずれか一つで構成され、前記第３導電層は窒化チタン（ＴｉＮ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、及びこれらの合金またはシリサイドのいずれか一つで構成されていてもよい。
【００２０】
これによれば、チタン（Ｔｉ）で第１導電層を構成した。従って、第１導電層を下地保護層に密着して形成することができる。また、銅（Ｃｕ）で第２導電層を構成した。従って、導電層の導電率を高くすることができる。さらに、窒化チタン（ＴｉＮ）で第３導電層を構成した。従って、第２導電層を構成する銅（Ｃｕ）と第３導電層上に形成される層を構成する材料とが反応して、その結果、第２導電層の導電率が低下するのを防止することができる。
【００２１】
この電気光学装置において、前記導電層は前記基板から突出して形成された突出部を備えていてもよい。
これによれば、突出された導電層を各種外部装置と直接接続することで特別なインターフェースといった接続手段を設けることなく前記各陰極の電位を直接制御することができる。
【００２２】
本発明の電気光学装置の製造方法は、基板上に、陽極と、該陽極に対向する位置に形成された陰極と、前記陽極と前記陰極との間に設けられた発光性材料とを備えるとともに、前記発光性材料を画素毎に区分けするためのバンク層と、前記基板と前記陽極との間に形成された導電層と、前記陰極と前記導電層とを電気的に接続するための接続部と、前記基板上には前記発光性材料に供給される電流を制御するための能動素子が形成される素子形成層と、前記素子形成層と前記導電層との間には前記素子形成層と前記導電層とを電気的に切断するための絶縁層とを備えた電気光学装置の製造方法において、前記基板の上方に前記導電層を形成する工程と、前記導電層の上方に前記絶縁層、前記素子形成層、前記陽極及びバンク層を形成する工程と、前記絶縁層に開口パターンを形成するのと同時に前記陰極と前記導電層とを電気的に接続するための接続部開口パターンを形成する工程と、前記発光性材料を形成する工程と、前記接続部を含む前記発光性材料を形成した領域の全面に透明性導電膜を形成する工程とを備えた。
【００２３】
これによれば、前記陰極が、例えば、スズドープ酸化インジウム（ＩＴＯ）といった比較的抵抗率が高い透明導電性薄膜であっても画素が形成される位置によって表示ムラが発生するのを抑制することができる電気光学装置を製造することができる。また、４層から６層ある絶縁層に開口部（コンタクトホール、画素発光領域など）を形成するのと同時に、前記陰極と前記導電層とを電気的に接続する接続部（コンタクトホール）を形成できるので、工程を変更せずに高品質な電気光学装置を製造することができる。
【００２４】
この電気光学装置の製造方法において、前記導電層は第１導電層、第２導電層及び第３導電層から構成される導電層を備え、前記素子形成層は前記能動素子に信号を供給するための第１の信号線と第２の信号線とを備え、前記第１導電層は前記第１の信号線を形成すると同時に形成され、前記第２導電層は前記第２の信号線を形成すると同時に形成されていてもよい。
これによれば、前記接続部を容易に形成することができる。
【００２５】
この電気光学装置の製造方法において、前記導電層はスパッタ法で形成するようにしてもよい。
【００２６】
これによれば、蒸着法といった他の方法で形成する場合と比較して前記導電層の成膜温度を低くすることができる。この結果、基板等に欠陥等が生じるのを防止することができる。
【００２７】
本発明の電子機器は、上記電気光学装置を備えている。
これによれば、陰極が、例えば、スズドープ酸化インジウム（ＩＴＯ）といった比較的抵抗率が高い透明導電性薄膜であっても表示品位が優れた電子機器を提供することができる。
【００２８】
【発明の実施の形態】
以下、本発明を液晶表示装置に適用した各実施形態を図面に基づいて説明する。また、各実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術思想の範囲内で任意に変更可能である。さらに、以下に示す各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を異ならせてある。
（第１実施形態）
本発明を具体化した第１実施形態を図１〜図１０に従って説明する。図１は、有機ＥＬディスプレイの電気的構成を説明するためのブロック図である。図２は、表示パネル部及びデータ線駆動回路の電気的構成を示す回路図である。図３は、本実施形態における画素の回路図である。また、図４は本実施形態における表示パネル部の一部断面図である。
【００２９】
図１に示すように、有機ＥＬディスプレイ１０は、信号生成回路１１、表示パネル部１２、走査線駆動回路１３及びデータ線駆動回路１４を備えている。有機ＥＬディスプレイ１０の信号生成回路１１、走査線駆動回路１３及びデータ線駆動回路１４は、それぞれが独立した電子部品によって構成されていてもよい。例えば、信号生成回路１１、走査線駆動回路１３及びデータ線駆動回路１４が、各々１チップの半導体集積回路装置によって構成されていてもよい。また、信号生成回路１１、走査線駆動回路１３及びデータ線駆動回路１４の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００３０】
信号生成回路１１は、図示しない外部装置から供給されるクロックパルスＣＰ及び画像デジタルデータＤを入力する。信号生成回路１１は、クロックパルスＣＰに基づいて水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣを作成する。また、信号生成回路１１は、その作成した水平同期信号ＨＳＹＮＣを走査線駆動回路１３に出力するとともに、前記垂直同期信号ＶＳＹＮＣをデータ線駆動回路１４に出力する。さらに、信号生成回路１１は、画像デジタルデータＤをデータ線駆動回路１４に出力する。
【００３１】
表示パネル部１２は、図２に示すように、行方向に沿って延設されるｎ本の走査線Ｙ１，Ｙ２，…，Ｙｎを備えている。また、表示パネル部１２は、列方向に沿って延設されるｍ本のデータ線Ｘ１，Ｘ２，…，Ｘｍを備えている。走査線Ｙ１，Ｙ２，…，Ｙｎは同表示パネル部１２の図中上部側から下部側に向かって第１の走査線Ｙ１、第２の走査線Ｙ２、・・・、第ｎの走査線Ｙｎの順に備えられている。そして、前記各走査線Ｙ１，Ｙ２，…，Ｙｎと前記各データ線Ｘ１，Ｘ２，…，Ｘｍとの交差部に対応した各位置には画素２０が形成されている。
【００３２】
さらに、表示パネル部１２は、前記各データ線Ｘ１，Ｘ２，…，Ｘｍに並行して延設されるｍ本の電源線Ｌｏを備えている。全ての電源線Ｌｏには電源電圧Ｖｏが供給されている。
【００３３】
各画素２０は、対応する走査線Ｙ１，Ｙ２，…，Ｙｎを介して走査線駆動回路１３に接続されている。また、各画素２０は、対応するデータ線Ｘ１，Ｘ２，…，Ｘｍを介してデータ線駆動回路１４に接続されている。さらに、各画素２０は、電源線Ｌｏに接続されている。
【００３４】
画素２０は、その各々が図３に示すように、駆動トランジスタＱｄ、スイッチングトランジスタＱｓｗ、保持キャパシタＣｏ及び有機ＥＬ素子ＯＬＥＤを備えている。尚、図３は、ｎ番目の走査線Ｙｎとｍ番目のデータ線Ｘｍとの交差部に対応する位置に形成された画素２０の等価回路図である。各画素２０の電気的構成は全て同じであるので、説明の便宜上、以下、ｎ番目の走査線Ｙｎとｍ番目のデータ線Ｘｍとの交差部に対応する位置に形成された画素２０についてのみについて説明し、他の画素２０についてはその説明を省略する。
【００３５】
駆動トランジスタＱｄは、通常はＴＦＴ（薄膜トランジスタ）で構成されている。また、駆動トランジスタＱｄは本実施形態ではその導電型がＰ型である。スイッチングトランジスタＱｓｗは本実施形態ではその導電型がＮ型である。
【００３６】
スイッチングトランジスタＱｓｗは、そのソースがデータ線Ｘｍに接続されている。スイッチングトランジスタＱｓｗのゲートは走査線Ｙｎに接続されている。スイッチングトランジスタＱｓｗのドレインは、駆動トランジスタＱｄのゲートに接続されている。駆動トランジスタＱｄのゲート／ソース間には保持キャパシタＣｏが接続されている。また、駆動トランジスタＱｄのソースは電源線Ｌｏに接続されている。駆動トランジスタＱｄのドレインは有機ＥＬ素子ＯＬＥＤの陽極Ｅ１に接続されている。
【００３７】
上記のように構成された画素２０は、その有機ＥＬ素子ＯＬＥＤの陰極Ｅ２がコンタクトホールＨを介して他の有機ＥＬ素子と共通の陰極に電気的に接続されている。また、前記陰極Ｅ２は図示しない外部装置に接続するための接続ポートＰｏに接続されている。
【００３８】
走査線駆動回路１３は、走査信号ＳＣ１，ＳＣ２，…，ＳＣｎを作成する。各走査信号ＳＣ１，ＳＣ２，…，ＳＣｎはＬレベル及びＨレベルを有する電圧信号である。また、走査線駆動回路１３は前記水平同期信号ＨＳＹＮＣに従って、Ｈレベルの走査信号を各走査線Ｙ１，Ｙ２，…，Ｙｎに出力することで順次走査線Ｙ１，Ｙ２，…，Ｙｎを選択駆動する。
【００３９】
データ線駆動回路１４は、図２に示すように複数の単一ラインドライバ１４ａを備えている。複数の単一ラインドライバ１４ａの各々は対応するデータ線Ｘ１，Ｘ２，…，Ｘｍに接続されている。また、各単一ラインドライバ１４ａは、前記信号生成回路１１から出力された画像デジタルデータＤを入力する。そして、各単一ラインドライバ１４ａは、入力された画像デジタルデータＤの大きさに対応したレベルのアナログ電圧信号であるデータ信号Ｄ１，Ｄ２，…，Ｄｍを作成する。そして、単一ラインドライバ１４ａは、前記信号生成回路１１から出力された垂直同期信号ＶＳＹＮＣに従って前記データ信号Ｄ１，Ｄ２，…，Ｄｍを対応するデータ線Ｘ１，Ｘ２，…，Ｘｍを介して各画素２０に一斉に出力する。
【００４０】
そして、前記走査線駆動回路１３が水平同期信号ＨＳＹＮＣに従って走査線Ｙ１，Ｙ２，…，Ｙｎのうちの一本の走査線にＨレベルの走査信号を出力すると、その走査線に接続された一行分の全ての画素２０の各スイッチングトランジスタＱｓｗがオンになる。このとき、前記データ線駆動回路１４の各単一ラインドライバ１４ａから対応するデータ線Ｘ１，Ｘ２，…，Ｘｍを介してデータ信号Ｄ１，Ｄ２，…，Ｄｍが一斉に出力される。すると、前記スイッチングトランジスタＱｓｗがオンになった前記一行分の全ての画素２０の各保持キャパシタＣｏにデータ信号が供給される。この結果、前記各画素２０は、このデータ信号に応じて同画素２０の内部状態（保持キャパシタＣｏの電荷量）が設定され、これに応じて駆動トランジスタＱｄの導電率が制御される。この結果、その導電率に応じたレベルの駆動電流Ｉｅｌが有機ＥＬ素子ＯＬＥＤに供給され、有機ＥＬ素子ＯＬＥＤが同駆動電流Ｉｅｌの電流レベルに応じた輝度で発光する。
【００４１】
以降、各走査線Ｙ１，Ｙ２，…，Ｙｎが順次選択されることで各画素２０にデータ信号Ｄ１，Ｄ２，…，Ｄｍが供給され、各有機ＥＬ素子ＯＬＥＤが駆動電流Ｉｅｌの電流レベルに応じた輝度で発光する。このようにすることで表示パネル部１２上にデータ信号Ｄ１，Ｄ２，…，Ｄｍに応じた画像が表示される。
【００４２】
次に、表示パネル部１２の構造について図４に従って説明する。図４は駆動トランジスタＱｄと有機ＥＬ素子ＯＬＥＤとを含む表示パネル部１２の一部断面図である。図４に示す断面図は、図３中のＡ−Ａ線に沿う断面に対応している。
【００４３】
図４に示すように、ガラス基板３０上には二酸化珪素（ＳｉＯ２）で構成された下地保護層３１が形成されている。下地保護層３１上には第１導電層Ｍ１が前記ガラス基板３０のほぼ全面に形成されている。第１導電層Ｍ１は導電率が高く且つ下地保護層３１との密着性に優れた材料で構成されている。本実施形態の第１導電層Ｍ１は、二酸化珪素（ＳｉＯ２）との密着性に優れた金属であるチタン（Ｔｉ）で構成されている。また、第１導電層Ｍ１上には第２導電層Ｍ２が形成されている。
【００４４】
第２導電層Ｍ２は、導電率が高い材料で構成されている。本実施形態の第２導電層Ｍ２は銅（Ｃｕ）で構成されている。また、第２導電層Ｍ２上には第３導電層Ｍ３が形成されている。
【００４５】
第３導電層Ｍ３は、導電率が高く且つ前記第２導電層Ｍ２を構成する材料が第３導電層Ｍ３上に形成される下地絶縁膜３２に拡散するのを抑制する材料で構成されている。第３導電層Ｍ３を第２導電層Ｍ２と下地絶縁膜３２との間に形成することで、第２導電層Ｍ２を構成する材料と下地絶縁膜３２を構成する材料とが反応して、その結果、第２導電層Ｍ２の物性が変化してその導電率が低下する若しくは下地絶縁膜３２の絶縁性が低下するのを防止することができる。本実施形態の第３導電層Ｍ３は、二酸化珪素（ＳｉＯ２）に拡散しにくい金属である窒化チタン（ＴｉＮ）で構成されている。そして、本実施形態では前記第１〜第３導電層Ｍ１，Ｍ２，Ｍ３で導電層ＭＬが構成されている。
【００４６】
また、この導電層ＭＬは、その一端（図中右側）が外方に突出されている。この突出した部分の導電層ＭＬが前記接続ポートＰｏに対応している。
前記第３導電層Ｍ３上にはコンタクトホールＨが形成される位置を除いて第３導電層Ｍ３と該第３導電層Ｍ３上に形成される駆動トランジスタＱｄを構成する後記するシリコン層３３、データ線Ｘ１，Ｘ２，…，Ｘｍ及び走査線Ｙ１，Ｙ２，…，Ｙｎ等とを電気的に絶縁するための下地絶縁膜３２が形成されている。この下地絶縁膜３２は、その膜厚が２ε／３．５μｍ以上になるように形成されている。ここで、εは下地絶縁膜３２を構成する材料の誘電率である。このように膜厚を２ε／３．５μｍ以上にすることで、下地絶縁膜３２上に形成されるシリコン層３３、データ線Ｘ１，Ｘ２，…，Ｘｍ及び走査線Ｙ１，Ｙ２，…，Ｙｎ等に導電層ＭＬを構成する材料が拡散するのを確実に防止することができる。また、導電層ＭＬと、シリコン層３３、データ線Ｘ１、Ｘ２、・・・、Ｘｍ及び走査線Ｙ１，Ｙ２，…，Ｙｎの間に生じる寄生容量を低減し、駆動回路を安定して動作させ、表示品質を向上させることができる。尚、本実施形態においては下地絶縁膜３２は二酸化珪素（ＳｉＯ２）で構成されているが、窒化珪素や酸化窒化珪素やその他の材料でも良い。
【００４７】
下地絶縁膜３２上にはその所定の位置に多結晶シリコンで構成された島状のシリコン層３３が形成されている。シリコン層３３及び下地絶縁膜３２上には、二酸化珪素（ＳｉＯ２）または窒化珪素（ＳｉＮ）で構成されたゲート絶縁膜３４が形成されている。また、シリコン層３３上には、前記ゲート絶縁膜３４を介してゲート電極３５が形成されている。
【００４８】
ゲート絶縁膜３４を介してゲート電極３５と対向するシリコン層３３の領域がチャネル領域３３Ｃである。シリコン層３３のうち、チャネル領域３３Ｃの図中左側には低濃度ドレイン領域３３ＬＤ及び高濃度ドレイン領域３３ＨＤが形成されている。一方、シリコン層３３のうち、チャネル領域３３Ｃの図中右側には低濃度ソース領域３３ＬＳ及び高濃度ソース領域３３ＨＳが形成されている。
【００４９】
また、前記ゲート電極３５及びゲート絶縁膜３４上には二酸化珪素（ＳｉＯ２）で構成された第１層間絶縁膜ＩＤ１が形成されている。この第１層間絶縁膜ＩＤ１上には前記シリコン層３３の高濃度ソース領域３３ＨＳ及び高濃度ドレイン領域３３ＨＤに対向する位置にそれぞれソース電極３６及びドレイン電極３７が形成されている。ゲート絶縁膜３４及び第１層間絶縁膜ＩＤ１には、双方を貫通して開孔された第１及び第２電極用コンタクトホールＣ１，Ｃ２が形成されている。そして、この第１及び第２電極用コンタクトホールＣ１，Ｃ２に銅（Ｃｕ）やアルミニウム（Ａｌ）といった導電性材料が埋め込まれている。従って、ソース電極３６は第１電極用コンタクトホールＣ１を介して前記シリコン層３３の高濃度ソース領域３３ＨＳに電気的に接続されている。また、ドレイン電極３７は第２電極用コンタクトホールＣ２を介して前記シリコン層３３の高濃度ドレイン領域３３ＨＤに電気的に接続されている。
【００５０】
そして、シリコン層３３、ゲート電極３５、ソース電極３６及びドレイン電極３７で駆動トランジスタＱｄが構成されている。
前記第１層間絶縁膜ＩＤ１上には、二酸化珪素（ＳｉＯ２）で形成された第２層間絶縁膜ＩＤ２が形成されている。第２層間絶縁膜ＩＤ２上には平坦化絶縁膜４０が形成されている。
【００５１】
平坦化絶縁膜４０は、有機材料で構成された絶縁性材料で構成されている。平坦化絶縁膜４０は、本実施形態では感光性ポリイミドで形成されている。また、この平坦化絶縁膜４０は、本実施形態ではその膜厚が２０００ｎｍになるように形成されている。この平坦化絶縁膜４０を形成することで、同平坦化絶縁膜４０上に形成される発光層４４を平坦化することができる。また、平坦化絶縁膜４０上には導電性材料で構成された第１の電極層４１ａと無機材料で構成された第１バンク層４２ａとが形成されている。
【００５２】
第１の電極層４１ａは前記有機ＥＬ素子ＯＬＥＤの陽極Ｅ１に対応する電極層である。尚、本実施形態では第１の電極層４１ａはクロム（Ｃｒ）で構成されている。また、この第１の電極層４１ａは前記ドレイン電極３７に対向する位置に前記平坦化絶縁膜４０及び第２層間絶縁膜ＩＤ２をそれぞれ開孔して形成された陽極用コンタクトホールＣａを介して、前記ドレイン電極３７と電気的に接続されている。この陽極用コンタクトホールＣａには前記第１の電極層４１ａを構成する導電性材料と同じ材料が埋め込まれている。従って、ドレイン電極３７は陽極用コンタクトホールＣａを介して前記第１の電極層４１ａに電気的に接続される。また、第１の電極層４１ａ上には正孔注入層４３と光を放射する有機材料で構成された発光層４４とが積層して形成されている。
【００５３】
第１バンク層４２ａは正孔注入層４３及び発光層４４と該正孔注入層４３及び発光層４４に隣接して形成される正孔注入層及び発光層の間とを区画する。第１バンク層４２ａは親水性であって且つ絶縁性の材料で構成されている。第１バンク層４２ａはＳｉＯ２、ＴｉＯ２、ＳｉＮ等の無機材料で構成される。また、この第１バンク層４２ａは、第１の電極層４１ａの周縁部上に乗上げて形成されている。第１バンク層４２ａ上には、第２バンク層４２ｂが形成されている。
【００５４】
第２バンク層４２ｂは、前記第１バンク層４２ａと同様に、正孔注入層４３及び発光層４４と該正孔注入層４３及び発光層４４に隣接して形成される正孔注入層及び発光層の間とを区画する。そして、この第１及び第２バンク層４２ａ，４２ｂで区画された領域が１つの画素２０に対応する。また、第２バンク層４２ｂにはコンタクトホールＨが設けられている。このコンタクトホールＨは、第１及び第２バンク層４２ａ，４２ｂ、平坦化絶縁膜４０、第１及び第２層間絶縁膜ＩＤ１，ＩＤ２、ゲート絶縁膜３４及び下地絶縁膜３２をそれぞれ貫通して形成されている。従って、本実施形態のコンタクトホールＨは前記導電層ＭＬを構成する第３導電層Ｍ３に至るまで連続して開孔されている。
【００５５】
発光層４４、第１バンク層４２ａ及び第２バンク層４２ｂ、及び、コンタクトホールＨの全面に渡って電子注入層４６が形成されている。この電子注入層４６は透明な材料で形成されている。電子注入層４６上には透明な材料で構成された透明導電層４７が形成されている。透明導電層４７は前記した有機ＥＬ素子ＯＬＥＤの陰極Ｅ２に対応する電極層である。従って、前記透明導電層４７（有機ＥＬ素子ＯＬＥＤの陰極Ｅ２）は、電子注入層４６を介して前記導電層ＭＬを構成する第３導電層Ｍ３に電気的に接続されている。
【００５６】
尚、この透明導電層４７は、本実施形態においては、スズドープ酸化インジウム（ＩＴＯ）で構成されている。そして、第１の電極層４１ａと、透明導電層４７と、該第１の電極層４１ａと透明導電層４７とに挟まれた位置に形成された前記正孔注入層４３、発光層４４、及び電子注入層４６とで前記有機ＥＬ素子ＯＬＥＤを構成している。
【００５７】
透明導電層４７上には透明な材料で構成された薄膜封止層４１ｂが形成されている。この薄膜封止層４１ｂは酸化珪素、窒化珪素、酸化窒化珪素などの透明な無機材料から形成されていて、空気中の水分や酸素の影響を遮断し、有機ＥＬ素子ＯＬＥＤの特性が劣化するのを防止する。また、前記薄膜封止層４１ｂ上には、透明な接着剤４９を介して透明なガラスで構成された封止基板５０が形成されている。
【００５８】
そして、表示パネル部１２は前記ガラス基板３０に対向した封止基板５０から前記発光層４４にて発せられた光が出射される、所謂、トップエミッションタイプの有機ＥＬディスプレイである。
【００５９】
このように構成された表示パネル部１２は、各画素２０に形成される有機ＥＬ素子ＯＬＥＤの陰極Ｅ２が全てコンタクトホールＨを介して導電層ＭＬに電気的に接続されている。この導電層ＭＬは、前記したように導電率が高い第１、第２及び第３導電層Ｍ１，Ｍ２，Ｍ３が積層されることで構成されている。従って、各画素２０に形成される有機ＥＬ素子ＯＬＥＤの陰極Ｅ２の電位は全て前記導電層ＭＬの電位と等しい値になる。この結果、表示パネル部１２上に形成される位置によって有機ＥＬ素子ＯＬＥＤの陰極Ｅ２の電位に差が生じることはない。つまり、例えば、全ての画素２０に同じ電圧レベルのデータ信号Ｄ１，Ｄ２，…，Ｄｍを供給したとき、画素２０が形成される位置によって有機ＥＬ素子ＯＬＥＤの輝度に差が生じることはないので、その分、表示ムラを低減させることができる。
【００６０】
従って、たとえば、陰極Ｅ２をスズドープ酸化インジウム（ＩＴＯ）といった比較的導電率が低い（抵抗率が比較的高い）透明材料で構成されたトップエミッションタイプの有機ＥＬディスプレイであっても、データ信号Ｄ１，Ｄ２，…，Ｄｍに応じた画像を精度良く表示させることができる。
【００６１】
また、従来は表示領域の外辺部・外周部に形成していた陰極Ｅ２との接続エリアを省略することができ、表示装置の狭額縁化を実現できる。
また、前記導電層ＭＬはその一端が表示パネル部１２から直接外方に突出されている。そして、その突出された導電層ＭＬを接続ポートＰｏとして使用するようにした。従って、前記接続ポートＰｏに各種外部装置を接続することで特別なインターフェースといった接続手段を設けることなく有機ＥＬ素子ＯＬＥＤの各陰極Ｅ２の電位を直接制御することができる。
【００６２】
次に、本実施形態の有機ＥＬディスプレイ１０の製造方法を図５〜図１０に従って説明する。図５〜図１０は、図３に示した画素２０を含む表示パネル部１２の断面図である。
【００６３】
図５（ａ）に示すように、まず、ガラス基板３０上に、プラズマＣＶＤ法を用いて二酸化珪素（ＳｉＯ２）で構成された下地保護層３１を形成する。その後、スパッタ法を用いて前記ガラス基板３０の図中左端部を除いたほぼ全面に渡ってチタン（Ｔｉ）／銅（Ｃｕ）／窒化チタン（ＴｉＮ）の薄膜を順次形成する（図５（ｂ）参照）。本実施形態では、チタン（Ｔｉ）で構成された薄膜の膜厚が１００ｎｍ、銅（Ｃｕ）で構成された薄膜の膜厚が５００ｎｍ、窒化チタン（ＴｉＮ）で構成された薄膜の膜厚が１００ｎｍである。そして、チタン（Ｔｉ）で構成された前記薄膜が前記第１導電層Ｍ１に対応し、銅（Ｃｕ）で構成された前記薄膜が前記第２導電層Ｍ２に対応し、窒化チタン（ＴｉＮ）で構成された前記薄膜が前記第３導電層Ｍ３に対応する。そして、このように第１〜第３導電層Ｍ１，Ｍ２，Ｍ３をそれぞれスパッタ法を用いて形成することで蒸着法といった他の方法で形成する場合と比較してその成膜温度を低くすることができる。この結果、ガラス基板３０や下地保護層３１に加熱による欠陥等が生じるのを防止することができる。
【００６４】
続いて、図５（ｃ）に示すように、前記第３導電層Ｍ３上にＣＶＤ法等を用いて二酸化珪素（ＳｉＯ２）を積層することで下地絶縁膜３２を形成する。このとき、下地絶縁膜３２の膜厚が２ε／３．５μｍ以上になるように形成する。その後、プラズマＣＶＤ法等を用いて前記アモルファスシリコン層ＡＳを形成した後、レーザアニール法又は急速加熱法により結晶粒を成長させて多結晶シリコンを形成する。そして、図６（ａ）に示すように、その多結晶シリコンをフォトリソグラフィ法によりパターニングして島状のシリコン層３３を形成する。続いて、シリコン層３３及び下地絶縁膜３２上に二酸化珪素（ＳｉＯ２）で構成された膜厚約３０ｎｍ〜２００ｎｍのゲート絶縁膜３４を形成する。このゲート絶縁膜３４の形成は、プラズマＣＶＤ法、熱酸化法等により行う。
【００６５】
次に、図６（ｂ）に示すように、ゲート絶縁膜３４上にイオン注入選択マスクＭＳ１を形成し、この状態でリンイオン（Ｐ）を約１×１０１５ｃｍ−２のドーズ量でイオン注入する。その結果、シリコン層３３中に高濃度ソース領域３３ＨＳ及び高濃度ドレイン領域３３ＨＤがそれぞれ形成される。
【００６６】
次に、前記イオン注入選択マスクＭＳ１をアッシングして除去した後に、ゲート絶縁膜３４上に膜厚約５００ｎｍ程度のアルミニウム（Ａｌ）膜を形成する。その後、前記アルミニウム（Ａｌ）膜をパターニングすることにより、図６（ｃ）に示すゲート電極３５を形成する。このゲート電極３５は、前記駆動トランジスタＱｄのゲートに対応する。
【００６７】
続いて、前記ゲート電極３５をマスクとし、前記シリコン層３３に対してリンイオン（Ｐ）を約４×１０１３ｃｍ−２のドーズ量でイオン注入する。その結果、図７（ａ）に示すように、シリコン層３３中に低濃度ソース領域３３ＬＳ及び低濃度ドレイン領域３３ＬＤが形成される。
【００６８】
次に、ゲート絶縁膜３４及びゲート電極３５上の全面に渡って二酸化珪素（ＳｉＯ２）で構成された第１層間絶縁膜ＩＤ１を形成する。続いて、フォトリソグラフィ法及びエッチングによって、図７（ａ）に示すように、駆動トランジスタＱｄのソース電極３６に対応する位置に第１電極用コンタクトホールＣ１を、ドレイン電極３７に対応する位置に第２電極用コンタクトホールＣ２を、それぞれ形成する。そして、前記第１層間絶縁膜ＩＤ１上に、銅（Ｃｕ）やアルミニウム（Ａｌ）といった導電性材料からなる導電層を成膜およびパターン形成することにより、先に形成した第１及び第２電極用コンタクトホールＣ１，Ｃ２に導電性材料を埋め込むとともに、高濃度ソース領域３３ＨＳに対応した位置にソース電極３６を、高濃度ドレイン領域３３ＨＤに対応した位置にドレイン電極３７を、それぞれ形成する。ソース電極３６及びドレイン電極３７はそれぞれその膜厚が約２００ｎｍないし８００ｎｍ程度となるように形成する。また、ドライエッチング処理を施すことで、第１層間絶縁膜ＩＤ１、ゲート絶縁膜３４、下地絶縁膜３２を貫通して開孔したコンタクトホールＨを形成する。つまり、このコンタクトホールＨは、前記導電層ＭＬを構成する第３導電層Ｍ３に至るように形成されている。
【００６９】
さらに、第１層間絶縁膜ＩＤ１、ソース電極３６、ドレイン電極３７、導電層Ｍ（図中右端側）上、及び、コンタクトホールＨ内にそれぞれ二酸化珪素（ＳｉＯ２）で構成された第２層間絶縁膜ＩＤ２を形成する。この第２層間絶縁膜ＩＤ２は、その膜厚が約１００ｎｍ〜２μｍ程度となるように形成されることが望ましい。その後、第２層間絶縁膜ＩＤ２上に感光性ポリイミドを塗布、乾燥、露光、現像、焼成する平坦化絶縁膜４０を形成する。
【００７０】
その後、平坦化絶縁膜４０をマスクとしてドライエッチングすることで、ドレイン電極３７に対応する位置に前記平坦化絶縁膜４０及び第１及び第２層間絶縁膜ＩＤ１，ＩＤ２をそれぞれ開孔した陽極用コンタクトホールＣａを形成する。また、スパッタ法等を用いて前記陽極用コンタクトホールＣａにクロム（Ｃｒ）を埋め込む。
【００７１】
その後、図７（ｂ）に示すように、第１層間絶縁膜ＩＤ１及び前記陽極用コンタクトホールＣａに埋め込まれたクロム（Ｃｒ）上の所定の位置にパターニングしてクロム（Ｃｒ）で構成された第１の電極層４１ａを形成する。この結果、第１の電極層４１ａは前記ドレイン電極３７と陽極用コンタクトホールＣａを介して電気的に接続される。また、ドライエッチング等を施すことで前記コンタクトホールＨ内及び前記導電層Ｍ（図中右端側）上に形成された第２層間絶縁膜ＩＤ２を削除する。
【００７２】
次に、図８に示すように、平坦化絶縁膜４０及び第１の電極層４１ａ上に、ＣＶＤ法、スパッタ法、蒸着法等を用いてＳｉＯ２、ＴｉＯ２、ＳｉＮ等の無機質膜を形成する。そして、第１の電極層４１ａの一部が露出する態様にて形成されるように、同無機質膜に開口部をパターニングして第１バンク層４２ａを形成する。第１バンク層４２ａは、その膜厚が約５０ｎｍとなるように形成されている。
【００７３】
続いて、その端部を除いた前記第１バンク層４２ａ上に第２バンク層４２ｂが形成される。第２バンク層４２ｂは、アクリル樹脂、ポリイミド樹脂等の通常の感光性樹脂をスピンコーターやスリットコーターなどで基板全面に塗布し、ホットプレートやオーブンなどで乾燥させた後、所定パターンのフォトマスクを通して露光し、現像液で不要部分の樹脂を除去し、２００〜４００℃で焼成する方法で形成される。ここでは、画素が形成される領域と、導電層ＭＬに達するコンタクトホールＨが形成される領域に開口部を形成している。第２バンク層４２ｂはその膜厚が０．１〜３．５μｍの範囲が好ましく、特に２μｍ程度がよい。第２バンク層４２ｂはその厚さが０．１μｍ未満では、正孔注入層４３及び発光層４４の合計膜厚より第２バンク層４２ｂが薄くなり、発光層４４が上部開口部から溢れるおそれがあるので好ましくない。また、膜厚が３．５μｍを越えると、上部開口部による段差が大きくなり、第２バンク層４２ｂ上に形成される透明導電層４７が断線する恐れがある。
【００７４】
また、図８に示すように、前記導電層ＭＬが外方に突出された領域が形成される。この外方に突出された部分の導電層ＭＬが接続ポートＰｏになる。このようにして接続ポートＰｏが形成される。
【００７５】
その後、第１及び第２バンク層４２ａ，４２ｂの表面に、親液性を示す領域と、撥液性を示す領域を形成する。本実施例においてはプラズマ処理工程により、各領域を形成するものとしている。具体的には、前記プラズマ処理工程は、第１の電極層４１ａ及び第１バンク層４２ａを親液性にする親液化工程と、第２バンク層４２ｂを撥液性にする撥液化工程とを少なくとも具備している。
【００７６】
詳しくは、第１及び第２バンク層４２ａ，４２ｂを形成したガラス基板３０を所定温度（例えば７０〜８０℃程度）に加熱し、次いで親液化工程として大気圧下で酸素を反応ガスとするプラズマ処理（Ｏ２プラズマ処理）を行う。続いて、撥液化工程として大気圧下で４フッ化メタンを反応ガスとするプラズマ処理（ＣＦ４プラズマ処理）を行い、プラズマ処理のために加熱されたガラス基板３０を室温まで冷却することで、第１バンク層４２ａの表面を親液性に、第２バンク層４２ｂの表面を撥液性にする。
【００７７】
その後、第１の電極層４１ａ上に正孔注入層４３及び発光層４４をインクジェット法により形成する（図９（ａ）参照）。詳しくは、発光層４４は、正孔注入層４３を形成する所定の材料を含む組成物インクを吐出・乾燥した後に、発光層４４を形成する所定の材料を含む組成物インクを吐出・乾燥することにより形成される。前記組成物インクは、前記撥液性及び撥液性化によって前記第１及び第２バンク層４２ａ，４２ｂによって構成される画素２０に確実に塗布される。尚、この発光層４４の形成工程以降は、正孔注入層４３及び発光層４４の酸化・吸湿を防止するため、窒素雰囲気又はアルゴン雰囲気といった不活性ガス雰囲気で行うことが好ましい。
【００７８】
続いて、図９（ｂ）に示すように接続ポートＰｏを除いた発光層４４、第１バンク層４２ａ及び第２バンク層４２ｂ、及び、コンタクトホールＨの全面に渡って電子注入層４６を形成する。この電子注入層４６は透明な材料であり、加熱蒸着法によって形成する。その後、図１０（ａ）に示すように、電子注入層４６上には透明な材料で構成された透明導電層４７を、スパッタ法、真空蒸着法、ＣＶＤ法などの方法によって形成する。この透明導電層４７は前記した有機ＥＬ素子ＯＬＥＤの陰極Ｅ２を構成する電極層である。従って、透明導電層４７（有機ＥＬ素子ＯＬＥＤの陰極Ｅ２）は、電子注入層４８を介して前記導電層ＭＬを構成する第３導電層Ｍ３に電気的に接続されている。
【００７９】
尚、この透明導電層４７は、本実施形態においては、スズドープ酸化インジウム（ＩＴＯ）で構成されている。
透明導電層４７上には、透明な材料で構成された薄膜封止層４１ｂを形成する。本実施形態においては、薄膜封止層４１ｂは酸化窒化珪素（ＳｉＯｘＮｙ）からなり、スパッタ法、ＣＶＤ法などの既知の適切な方法で形成される。ただし、前記接続ポートＰｏに薄膜封止層が形成されると導通できなくなるので、薄膜封止層４１ｂ形成時には、前記接続ポートＰｏをメタルマスクでカバーするなどの手段をとると良い。また、この薄膜封止層４１ｂは、接続ポートＰｏを構成する図中右端側の導電層ＭＬ上にも形成されている。
【００８０】
最後に、図１０（ｂ）に示すように、基板外周や実装端子接続部（図示せず）、前記接続ポートＰｏを除いたガラス基板３０のほぼ全面にエポキシ樹脂などからなる透明な接着剤を塗布し、封止基板５０を接合する。このようにして、表示パネル部１２が製造される。
【００８１】
尚、特許請求の範囲に記載の基板、電気光学装置、接続部及び能動素子は、それぞれ、本実施形態におけるガラス基板３０、有機ＥＬディスプレイ１０、コンタクトホールＨ及び駆動トランジスタＱｄに対応している。また、特許請求の範囲に記載の素子形成層は、本実施形態における第１層間絶縁膜ＩＤ１またはゲート絶縁膜３４に対応している。また、特許請求の範囲に記載の絶縁層は、本実施形態における下地絶縁膜３２に対応している。さらに、特許請求の範囲に記載の突出部及び透明性導電膜は、それぞれ、本実施形態における接続ポートＰｏ及び透明導電層４７に対応している。さらに、特許請求の範囲に記載のバンク層は、本実施形態における第１バンク層４２ａまたは第２バンク層４２ｂに対応している。また、特許請求の範囲に記載の金属層は本実施形態における第２導電層Ｍ２に対応している。
【００８２】
前記実施形態によれば、以下のような特徴を得ることができる。
（１）前記実施形態では、各画素２０に形成される有機ＥＬ素子ＯＬＥＤの陰極Ｅ２を全てコンタクトホールＨを介して導電層ＭＬに電気的に接続されるようにした。この結果、表示パネル部１２上に形成される位置によって有機ＥＬ素子ＯＬＥＤの陰極Ｅ２の電位に差が生じることはない。つまり、例えば、全ての画素２０に同じ電圧レベルのデータ信号Ｄ１，Ｄ２，…，Ｄｍを供給したとき、画素２０が形成される位置によって有機ＥＬ素子ＯＬＥＤの輝度に差が生じることはないので、その分、表示ムラを低減させることができる。
【００８３】
従って、たとえば、陰極Ｅ２をスズドープ酸化インジウム（ＩＴＯ）といった比較的導電率が低い（抵抗率が比較的高い）透明材料で構成されたトップエミッションタイプの有機ＥＬディスプレイであっても、データ信号Ｄ１，Ｄ２，…，Ｄｍに応じた画像を精度良く表示させることができる。
【００８４】
（２）前記実施形態では、前記導電層ＭＬはその一端が表示パネル部１２から直接外方に突出されている。そして、その突出された導電層ＭＬを接続ポートＰｏとして使用するようにした。従って、前記接続ポートＰｏに各種外部装置を接続することで特別なインターフェースといった接続手段を設けることなく有機ＥＬ素子ＯＬＥＤの各陰極Ｅ２の電位を直接制御することができる。
【００８５】
（３）前記実施形態では、チタン（Ｔｉ）で第１導電層Ｍ１を構成した。従って、第１導電層Ｍ１を下地保護層３１に密着良く形成することができる。また、銅（Ｃｕ）で第２導電層Ｍ２を構成した。従って、導電層ＭＬの導電率を高くすることができるので、その分、陰極Ｅ２が表示パネル部１２上に形成される位置によって、電位差が生じることを抑制することができる。
【００８６】
さらに、窒化チタン（ＴｉＮ）で第３導電層Ｍ３を構成した。第２導電層Ｍ２を構成する銅（Ｃｕ）と下地絶縁膜３２を構成する（ＳｉＯ２）とが反応して、その結果、第２導電層Ｍ２の導電率が低下する若しくは下地絶縁膜３２の絶縁性が低下するのを防止することができる。
【００８７】
（４）前記実施形態では、ガラス基板３０上に下地保護層３１、導電層ＭＬ、下地絶縁膜３２、ゲート絶縁膜３４、第１及び第２層間絶縁膜ＩＤ１，ＩＤ２、平坦化絶縁膜４０を形成した。そして、平坦化絶縁膜４０を形成した後、第１及び第２バンク層４２ａ，４２ｂを形成し、ドライエッチング処理を施すことで、先に形成された下地絶縁膜３２、ゲート絶縁膜３４、第１及び第２層間絶縁膜ＩＤ１，ＩＤ２、第１バンク層４２ａの各々を除去してコンタクトホールＨを形成した。その後、このコンタクトホールＨ上に順次、電子注入層４６、透明導電層４７を形成した。
【００８８】
このようにすることで、透明導電層４７と導電層ＭＬとを電気的に接続することができる。この結果、表示ムラを低減させた有機ＥＬディスプレイ１０を製造することができる。
【００８９】
（５）前記実施形態では、第１〜第３導電層Ｍ１，Ｍ２，Ｍ３をそれぞれスパッタ法を用いて形成した。従って、蒸着法といった他の方法で形成する場合と比較してその成膜温度を低くすることができる。この結果、ガラス基板３０や下地保護層３１に欠陥等が生じるのを防止することができる。
【００９０】
（６）前記実施形態では、下地絶縁膜３２を、その膜厚が２ε／３．５μｍ以上になるように形成した。従って、下地絶縁膜３２上に形成されるシリコン層３３、データ線Ｘ１，Ｘ２，…，Ｘｍ及び走査線Ｙ１，Ｙ２，…，Ｙｎ等に導電層ＭＬを構成する材料が拡散するのを確実に防止することができる。また、導電層ＭＬと、シリコン層３３、データ線Ｘ１、Ｘ２、・・・、Ｘｍ及び走査線Ｙ１，Ｙ２，…，Ｙｎの間に生じる寄生容量を低減し、駆動回路を安定して動作させ、表示品質を向上させることができる。
（第２実施形態）
次に、本発明を具体化した第２実施形態を図１１〜図１３に従って説明する。まず、本発明の第２実施形態に係る表示パネル部の構造について図１１に従って説明する。尚、図１１は、第１の実施形態の図３中のＡ−Ａ線に沿う断面に対応している。
【００９１】
本実施形態に係る表示パネル部１２ａは、そのコンタクトホールＨｒと第３導電層Ｍ３との電気的接続するための構造及びその製造方法が異なっていること以外は前記第１実施形態と同じである。従って、コンタクトホールＨｒと第３導電層Ｍ３とを電気的に接続するための構造及びその製造方法以外は、その詳細な説明は省略する。
【００９２】
図１１に示すように、表示パネル部１２ａは、その下地絶縁膜３２及びゲート絶縁膜３４を連通して開孔した第３のコンタクトホールＣ３が形成されている。また、この第３のコンタクトホールＣ３には、駆動トランジスタＱｄを構成するゲート電極３５を構成する導電性材料と同じ材料が埋め込まれている。また、この第３のコンタクトホールＣ３に埋め込まれた導電性材料はゲート絶縁膜３４上の一部に乗り上げて形成されている。そして、このゲート絶縁膜３４上の一部に乗り上げて形成された導電性材料は第１コンタクト部ＣＯＮ１になる。そして、第１コンタクト部ＣＯＮ１に対応する位置に、前記ゲート絶縁膜３４上に形成された第１層間絶縁膜ＩＤ１を開孔する第４のコンタクトホールＣ４が形成されている。
【００９３】
前記第４のコンタクトホールＣ４には、駆動トランジスタＱｄを構成するソース電極３６またはドレイン電極３７を構成する導電性材料と同じ材料が埋め込まれている。また、この第４のコンタクトホールＣ４に埋め込まれた導電性材料は第１層間絶縁膜ＩＤ１上の一部に乗り上げて形成されている。そして、この第１層間絶縁膜ＩＤ１上の一部に乗り上げて形成された導電性材料は第２コンタクト部ＣＯＮ２になる。そして、第２コンタクト部ＣＯＮ２に対応する位置に、第１及び第２バンク層４２ａ，４２ｂ、平坦化絶縁膜４０及び第２層間絶縁膜ＩＤ２をそれぞれ貫通して形成されるコンタクトホールＨｒが設けられている。そして、このコンタクトホールＨｒには、上記第１実施形態に記載されたように、電子注入層４６、透明導電層４７及び薄膜封止層４１ｂが順次形成されている。従って、透明導電層４７は前記第２コンタクト部ＣＯＮ２及び第１コンタクト部ＣＯＮ１を介して前記導電層ＭＬと電気的に接続された状態になる。この結果、前記第１実施形態と同様な効果を得ることができる。
【００９４】
次に、本実施形態の有機ＥＬディスプレイ１０の製造方法を図１２〜図１４に従って説明する。尚、コンタクトホールＨと導電層ＭＬとの電気的接続をする部分の製造方法についてのみ説明し、他の前記第１実施形態と同じ構造については符号を付しその製造方法の詳細は省略する。
【００９５】
まず、ガラス基板３０上に下地保護層３１、第１、第２及び第３導電層Ｍ１，Ｍ２，Ｍ３、下地絶縁膜３２、シリコン層３３及びゲート絶縁膜３４を順次形成した後、図１２（ａ）に示すように、前記シリコン層３３と隣接して形成されるシリコン層３３ａ（図中左側に形成されたシリコン層）との間に開孔部Ｑｒ１を備えたマスクＭｒ１を設ける。続いて、ドライエッチング処理を施すことによって図１２（ｂ）に示すように、開孔部Ｑｒ１に対応する前記ゲート絶縁膜３４及び下地絶縁膜３２を除去して第３のコンタクトホールＣ３を形成する。同時に、後述する接続ポートＰｏに対向する位置（図中右側端）の前記ゲート絶縁膜３４及び下地絶縁膜３２も除去しておく。
【００９６】
その後、シリコン層３３のチャネル領域３３Ｃ及び第３のコンタクトホールＣ３に対応した領域に開孔部Ｑｒ２，Ｑｒ３を備えたマスクＭｒ２を設ける。続いて、スパッタ法等を用いてアルミニウム（Ａｌ）膜を形成する。その後、前記マスクＭｒ２を除去することで、アルミニウム（Ａｌ）で構成された膜厚約５００ｎｍ程度のゲート電極３５及び第１コンタクト部ＣＯＮ１がそれぞれ形成される（図１２（ｃ）参照）。従って、第１コンタクト部ＣＯＮ１はゲート電極３５と同時に形成される。続いて、前記ゲート電極３５をマスクとし、前記シリコン層３３に対してリンイオン（Ｐ）を約４×１０１３ｃｍ−２のドーズ量でイオン注入してシリコン層３３中に低濃度ソース領域３３ＬＳ及び低濃度ドレイン領域３３ＬＤを形成する。
【００９７】
次に、ゲート絶縁膜３４、ゲート電極３５及び第１コンタクト部ＣＯＮ１上に第１層間絶縁膜ＩＤ１を形成し（図１３（ａ）参照）、その形成した第１層間絶縁膜ＩＤ１をＣＭＰ（化学的機械的研磨）等を用いて平坦化処理する。その後、図１３（ｂ）に示すように、前記第１層間絶縁膜ＩＤ１上に第１コンタクト部ＣＯＮ１に対向する位置に開孔部Ｑｒ４が、また、シリコン層３３に形成された高濃度ソース領域３３ＨＳ及び高濃度ドレイン領域３３ＨＤに対向する位置に開孔部Ｑｒ５ａ，Ｑｒ５ｂがそれぞれ形成されたマスクＭｒ３を設ける。そして、エッチング処理を施すことによって、図１３（ｃ）に示すように、第１コンタクト部ＣＯＮ１に対応する位置に第４のコンタクトホールＣ４が形成される。また、駆動トランジスタＱｄのソース電極３６に対応する位置に第１電極用コンタクトホールＣ１が、ドレイン電極３７に対応する位置に第２電極用コンタクトホールＣ２が、それぞれ形成される。また同時に、後述する接続ポートＰｏに対応する位置の第１層間絶縁膜ＩＤ１も除去しておく。
【００９８】
そして、前記第１層間絶縁膜ＩＤ１上に、銅（Ｃｕ）やアルミニウム（Ａｌ）といった導電性材料からなる導電層を形成することにより、先に形成した第４のコンタクトホールＣ４、第１及び第２電極用コンタクトホールＣ１，Ｃ２に導電性材料を埋め込む。その結果、第１コンタクト部ＣＯＮ１と電気的に接続し第１層間絶縁膜ＩＤ１上の一部に乗り上げた位置に形成される第２コンタクト部ＣＯＮ２が形成される。また、高濃度ソース領域３３ＨＳに対応した位置にソース電極３６が、高濃度ドレイン領域３３ＨＤに対応した位置にドレイン電極３７が、それぞれ形成される。従って、第２コンタクト部ＣＯＮ２はソース電極３６及びドレイン電極３７と同時に形成される。
【００９９】
続いて、図１４（ａ）に示すように、第１層間絶縁膜ＩＤ１、第２コンタクト部ＣＯＮ２、ソース電極３６及びドレイン電極３７上に二酸化珪素（ＳｉＯ２）からなる第２層間絶縁膜ＩＤ２を形成する。その後、第２層間絶縁膜ＩＤ２上に二酸化珪素（ＳｉＯ２）で構成された平坦化絶縁膜４０を形成する。形成された平坦化絶縁膜４０をＣＭＰ（化学的機械的研磨）等を用いて平坦化処理する。その後、第２層間絶縁膜ＩＤ２および平坦化絶縁膜４０のドレイン電極３７に対向する位置にコンタクトホールを形成する。同時に第２コンタクト部ＣＯＮ２に対向する位置にもコンタクトホールを形成する。また同時に、後述する接続ポートＰｏに対向する位置の第２層間絶縁膜ＩＤ２および平坦化絶縁膜４０も除去しておく。
【０１００】
その後、図１４（ｂ）に示すように、平坦化絶縁膜４０上に第１の電極層４１ａ、第１バンク層４２ａ及び第２バンク層４２ｂを順次形成する。第１バンク層４２ａ成膜後に発光領域に開口部を形成するが、それと同時にドレイン電極３７に対応する位置にもコンタクトホールを形成する。第２バンク層４２ｂは、感光性のアクリル樹脂やポリイミド樹脂を塗布・乾燥後、露光・現像・焼成することで画素の開口部を形成するが、それと同時に、ドレイン電極３７に対応する位置にも開口部を形成する。また、それぞれの開口部を形成するのと同時に、後述する接続ポートＰｏに対応する位置の第１バンク層４２ａ及び第２バンク層４２ｂも除去しておく。
【０１０１】
この状態で、図１４（ｂ）に示すような開口部Ｑｏに対応した位置が開孔したコンタクトホールＨｒが形成される。
また、ガラス基板３０の端部（図中右端側）に示すような前記導電層ＭＬが外方に突出された領域が形成される。この外方に突出された部分の導電層ＭＬが接続ポートＰｏになる。このようにして接続ポートＰｏが形成される。
【０１０２】
そして、プラズマ処理によって第１及び第２バンク層４２ａ、４２ｂ表面に親液性と撥液性の領域を形成し、第１の電極層４１ａ上に正孔注入層４３及び発光層４４をインクジェット法により形成する。
【０１０３】
その後、発光層４４、第１バンク層４２ａ及び第２バンク層４２ｂ、及び、コンタクトホールＨの全面に渡って電子注入層４６が形成されている。この電子注入層４６は透明な材料で形成されている。電子注入層４６上には透明な材料で構成された透明導電層４７が形成されている。透明導電層４７は前記した有機ＥＬ素子ＯＬＥＤの陰極Ｅ２を構成する電極層である。従って、透明導電層４７（有機ＥＬ素子ＯＬＥＤの陰極Ｅ２）は、電子注入層４６を介して前記導電層ＭＬを構成する第３導電層Ｍ３に電気的に接続されている。
【０１０４】
透明導電層４７上には、透明な材料で構成された薄膜封止層４１ｂを形成する。本実施形態においては、薄膜封止層４１ｂは酸化窒化珪素（ＳｉＯｘＮｙ）からなり、スパッタ法、ＣＶＤ法などの既知の適切な方法で形成される。ただし、前記接続ポートＰｏに薄膜封止層が形成されると導通できなくなるので、薄膜封止層４１ｂ形成時には、前記接続ポートＰｏをメタルマスクでカバーするなどの手段をとると良い。
【０１０５】
最後に、基板外周や実装端子接続部（図示せず）、前記接続ポートＰｏを除いたガラス基板３０のほぼ全面にエポキシ樹脂などからなる透明な接着剤を塗布し、封止基板５０を接合することで図１１に示す表示パネル部１２が製造される。
【０１０６】
このように有機ＥＬディスプレイ１０を製造することで、コンタクトホールＨは前記導電層ＭＬに至るまで形成される必要はなく、前記したように、第１層間絶縁膜ＩＤ１上に渡って先に形成された前記第２コンタクト部ＣＯＮ２に至るまで形成すればよい。この結果、第１実施形態の有機ＥＬディスプレイに比べてコンタクトホールＨを容易に形成することができる。この結果、第１実施形態の有機ＥＬディスプレイに比べてその歩留まりを向上させることができる。
【０１０７】
前記実施形態によれば、以下のような特徴を得ることができる。
（１）前記実施形態では、ゲート絶縁膜３４上に導電層ＭＬに電気的に接続された第１コンタクト部ＣＯＮ１を形成した。そして、第１コンタクト部ＣＯＮ１はゲート電極３５と同時に形成した。第１層間絶縁膜ＩＤ１上に第１コンタクト部ＣＯＮ１に電気的に接続された第２コンタクト部ＣＯＮ２を形成した。そして、第２コンタクト部ＣＯＮ２はソース電極３６及びドレイン電極３７と同時に形成した。そして、第１層間絶縁膜ＩＤ１上に第２層間絶縁膜ＩＤ２、平坦化絶縁膜４０、第１及び第２バンク層４２ａ，４２ｂの各層を形成して開口部（コンタクトホールなど）を形成するのと同時に、コンタクトホールＨｒに対応する部分にも開口部を形成することによって、前記第２コンタクト部ＣＯＮ２に至るコンタクトホールＨｒを形成した。その後、このコンタクトホールＨｒ上に順次、電子注入層４６、透明導電層４７及び薄膜封止層４１ｂを形成した。
【０１０８】
従って、導電層ＭＬまでドライエッチング処理を施すことなく透明導電層４７と導電層ＭＬとを電気的に接続することができる。この結果、コンタクトホールＨを容易に形成することができるので、その歩留まりを向上させることができる。
（第３実施形態）
次に、第１又は第２実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１０の電子機器の適用について図１５に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【０１０９】
図１５は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図１５において、パーソナルコンピュータ７０は、キーボード７１を備えた本体部７２と、前記有機ＥＬディスプレイ１０を用いた表示ユニット７３とを備えている。この場合においても、有機ＥＬディスプレイ１０を用いた表示ユニット７３は前記第１及び第２実施形態と同様な効果を発揮する。
【０１１０】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
○上記各実施形態では、第１導電層Ｍ１と第２導電層Ｍ２と第３導電層Ｍ３とで１つの導電層ＭＬを構成した。これを、導電層ＭＬを一つの材料で構成された単一の層で構成するようにしてもよい。この場合、導電層ＭＬは、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、バナジウム（Ｖ）、ジルコニウム（Ｚｒ）、及びこれらの合金またはシリサイドで構成されることが好ましい。
【０１１１】
○上記各実施形態では、第１導電層Ｍ１と第２導電層Ｍ２と第３導電層Ｍ３とで１つの導電層ＭＬを構成した。これを、導電層ＭＬを第１導電層Ｍ１と第２導電層Ｍ２のみから成る２層で構成するようにしてもよい。この場合、第１導電層Ｍ１は、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、及びこれらの合金またはシリサイドで構成されることが好ましい。また、第２導電層Ｍ２は、アルミニウム（Ａ１）、ニッケル（Ｎｉ）及び白金（Ｐｔ）で構成されることが好ましい。
【０１１２】
○上記各実施形態では、第１導電層Ｍ１をチタン（Ｔｉ）で構成した。また、第２導電層Ｍ２を銅（Ｃｕ）で構成した。さらに、第３導電層Ｍ３を窒化チタン（ＴｉＮ）で構成した。
【０１１３】
これを、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、及びこれらの合金またはシリサイドで第１導電層Ｍ１を構成してもよい。また、アルミニウム（Ａ１）、ニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、及びこれらの合金またはシリサイドで第２導電層Ｍ２を構成してもよい。さらに、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、及びこれらの合金またはシリサイドで第３導電層Ｍ３を構成してもよい。このようにすることで上記実施形態と同じ効果を奏することができる。
【０１１４】
○上記各実施形態では、電気光学装置として、その発光層が有機ＥＬ素子で構成された有機ＥＬディスプレイ１０に具体化したが、これに限定されるものではなく、トップエミッションタイプの電気光学装置ならどのような電気光学装置に適応してもよい。
【０１１５】
○上記各実施形態では、各画素２０に形成される有機ＥＬ素子ＯＬＥＤの陰極Ｅ２を全てコンタクトホールＨ，Ｈｒを介して導電層ＭＬに電気的に接続されるようにした。これをコンタクトホールＨ，Ｈｒではなく、他の形状を成したもので有機ＥＬ素子ＯＬＥＤの陰極Ｅ２と導電層ＭＬとを電気的に接続するようにしてもよい。
【０１１６】
○上記各実施形態では、有機ＥＬ素子ＯＬＥＤの陰極Ｅ２をスズドープ酸化インジウム（ＩＴＯ）で構成された陰極を使用したが、これに限定されるものではなく、例えば、陰極Ｅ２が酸化亜鉛（ＺｎＯ）といった透明導電性薄膜で構成された有機ＥＬディスプレイに適応してもよい。つまり、有機ＥＬ素子ＯＬＥＤの陰極Ｅ２を構成する材料には限定されるものではない。
【０１１７】
○上記各実施形態では、各層の成膜方法は上記実施形態に記載された方法に限定されるものではなく、他の方法を用いて形成されるようにしてもよい。
○上記各実施形態では、ポリシリコンで構成されたシリコン層３３をチャネル領域３３Ｃとした駆動トランジスタＱｄで画素２０を構成した有機ＥＬディスプレイ１０に対して適応した。これを、単結晶で構成されたシリコン層をチャネル領域とした駆動トランジスタで画素２０を構成した有機ＥＬディスプレイに対して適応してもよい。
【図面の簡単な説明】
【図１】有機ＥＬディスプレイの電気的構成を説明するためのブロック図である。
【図２】表示パネル部及びデータ線駆動回路の電気的構成を示す回路図である。
【図３】画素の回路図である。
【図４】第１実施形態における表示パネル部の一部断面図である。
【図５】（ａ），（ｂ），（ｃ）は、第１実施形態の表示パネル部の製造方法を説明するための図である。
【図６】（ａ），（ｂ），（ｃ）は、第１実施形態の表示パネル部の製造方法を説明するための図である。
【図７】（ａ），（ｂ）は、第１実施形態の表示パネル部の製造方法を説明するための図である。
【図８】第１実施形態の表示パネル部の製造方法を説明するための図である。
【図９】（ａ），（ｂ）は、第１実施形態の表示パネル部の製造方法を説明するための図である。
【図１０】（ａ），（ｂ）は、第１実施形態の表示パネル部の製造方法を説明するための図である。
【図１１】第２実施形態における表示パネル部の一部断面図である。
【図１２】（ａ），（ｂ），（ｃ）は、第２実施形態の表示パネル部の製造方法を説明するための図である。
【図１３】（ａ），（ｂ），（ｃ）は、第２実施形態の表示パネル部の製造方法を説明するための図である。
【図１４】（ａ），（ｂ）は、第２実施形態の表示パネル部の製造方法を説明するための図である。
【図１５】第３の実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。
【符号の説明】
３０…基板としてのガラス基板、Ｅ１…陽極、Ｅ２…陰極、発光性材料としての発光層、２０…画素、１０…電気光学装置としての有機ＥＬディスプレイ、ＭＬ…導電層、Ｈ，Ｈｒ…接続部としてのコンタクトホール、Ｑｄ…能動素子としての駆動トランジスタ、ＩＤ１，３４…素子形成層としての第１層間絶縁膜及びゲート絶縁膜、３１…下地保護層、３２…絶縁層としての下地絶縁膜、ＭＬ…導電層、Ｍ１…第１導電層、Ｍ２…金属層としての第２導電層、Ｍ３…第３導電層、Ｐｏ…突出部としての接続ポート、４２ａ，４２ｂ…バンク層として第１及び第２バンク層、４１ｂ…透明性導電膜としての薄膜封止層、７０…電子機器としてのモバイル型のパーソナルコンピュータ。
Claims (14)
- 基板上に、陽極と、該陽極に対向する位置に形成された陰極と、前記陽極と前記陰極との間に設けられた発光性材料とを備え、前記陽極は前記発光性材料が設けられる画素毎に形成された電気光学装置において、
前記基板と前記陽極との間に形成された導電層と、
前記陰極と前記導電層とを電気的に接続するための接続部と
を備えていることを特徴とする電気光学装置。 - 請求項１に記載の電気光学装置において、
前記接続部は前記画素毎に備えられていることを特徴とする電気光学装置。 - 請求項１または２に記載の電気光学装置において、
前記接続部はコンタクトホールで構成されていることを特徴とする電気光学装置。 - 請求項１乃至３のいずれか一つに記載の電気光学装置において、
前記基板上には前記発光性材料に供給される電流を制御するための能動素子が形成される素子形成層を備え、
前記素子形成層と前記導電層との間には前記素子形成層と前記導電層とを電気的に切断するための絶縁層が形成されていることを特徴とする電気光学装置。 - 請求項４に記載の電気光学装置において、
前記絶縁層は、その誘電率をεとしたとき、膜厚が２ε／３．５μｍ以上であることを特徴とする電気光学装置。 - 請求項１乃至５のいずれか一つに記載の電気光学装置において、
前記導電層はチタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、バナジウム（Ｖ）、ジルコニウム（Ｚｒ）、及びこれらの合金またはシリサイドのうちの一つで構成されることを特徴とする電気光学装置。 - 請求項１乃至５のいずれか一つに記載の電気光学装置において、
前記導電層は少なくとも一層の金属層を含む複数の導電層から構成されていることを特徴とする電気光学装置。 - 請求項７に記載の電気光学装置において、
前記基板上に該基板を保護する下地保護層を備え、その下地保護層は二酸化珪素で構成され、
前記複数の導電層は前記下地保護層上から順に第１導電層、第２導電層から構成される導電層であって、
前記第１導電層はチタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、及びこれらの合金またはシリサイドのいずれか一つで構成され、
前記第２導電層はアルミニウム（Ａ１）、ニッケル（Ｎｉ）及び白金（Ｐｔ）、及びこれらの合金またはシリサイドのいずれか一つで構成されていることを特徴とする電気光学装置。 - 請求項７に記載の電気光学装置において、
前記基板上に該基板を保護する下地保護層を備え、その保護層は二酸化珪素で構成され、
前記複数の導電層は前記下地保護層上から順に第１導電層、第２導電層、第３導電層から構成され、
前記第１導電層はチタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、及びこれらの合金またはシリサイドのいずれか一つで構成され、
前記第２導電層は銅（Ｃｕ）、アルミニウム（Ａ１）、ニッケル（Ｎｉ）及び白金（Ｐｔ）、及びこれらの合金またはシリサイドのいずれか一つで構成され、
前記第３導電層は窒化チタン（ＴｉＮ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、及びこれらの合金またはシリサイドのいずれか一つで構成されていることを特徴とする電気光学装置。 - 請求項１乃至９のいずれか一つに記載の電気光学装置において、
前記導電層は前記基板から突出して形成された突出部を備えていることを特徴とする電気光学装置。 - 基板上に、陽極と、該陽極に対向する位置に形成された陰極と、前記陽極と前記陰極との間に設けられた発光性材料とを備えるとともに、前記発光性材料を画素毎に区分けするためのバンク層と、前記基板と前記陽極との間に形成された導電層と、前記陰極と前記導電層とを電気的に接続するための接続部と、前記基板上には前記発光性材料に供給される電流を制御するための能動素子が形成される素子形成層と、前記素子形成層と前記導電層との間には前記素子形成層と前記導電層とを電気的に切断するための絶縁層と
を備えた電気光学装置の製造方法において、
前記基板の上方に前記導電層を形成する工程と、
前記導電層の上方に前記絶縁層、前記素子形成層、前記陽極及びバンク層を形成する工程と、
前記絶縁層に開口パターンを形成するのと同時に前記陰極と前記導電層とを電気的に接続するための接続部開口パターンを形成する工程と、
前記発光性材料を形成する工程と、
前記接続部を含む前記発光性材料を形成した領域の全面に透明性導電膜を形成する工程と
を備えたことを特徴とする電気光学装置の製造方法。 - 請求項１１に記載の電気光学装置の製造方法において、
前記導電層は第１導電層、第２導電層及び第３導電層から構成される導電層を備え
前記素子形成層は前記能動素子に信号を供給するための第１の信号線と第２の信号線とを備え、
前記第１導電層は前記第１の信号線を形成すると同時に形成され、
前記第２導電層は前記第２の信号線を形成すると同時に形成されるようにしたことを特徴とする電気光学装置の製造方法。 - 請求項１１または１２に記載の電気光学装置の製造方法において、
前記導電層はスパッタ法で形成するようにしたことを備えたことを特徴とする電気光学装置の製造方法。 - 請求項１乃至１０のいずれか一つに記載の電気光学装置を備えていることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003198128A JP4380242B2 (ja) | 2003-07-16 | 2003-07-16 | 電気光学装置、電気光学装置の製造方法及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003198128A JP4380242B2 (ja) | 2003-07-16 | 2003-07-16 | 電気光学装置、電気光学装置の製造方法及び電子機器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009027076A Division JP2009105068A (ja) | 2009-02-09 | 2009-02-09 | 電気光学装置、電気光学装置の製造方法及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005038651A true JP2005038651A (ja) | 2005-02-10 |
| JP4380242B2 JP4380242B2 (ja) | 2009-12-09 |
Family
ID=34208006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003198128A Expired - Fee Related JP4380242B2 (ja) | 2003-07-16 | 2003-07-16 | 電気光学装置、電気光学装置の製造方法及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4380242B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007035348A (ja) * | 2005-07-25 | 2007-02-08 | Sharp Corp | エレクトロルミネッセンス表示装置及びその製造方法 |
| JP2007188751A (ja) * | 2006-01-13 | 2007-07-26 | Seiko Epson Corp | 発光装置および電子機器 |
| JP2009199868A (ja) * | 2008-02-21 | 2009-09-03 | Seiko Epson Corp | 有機エレクトロルミネッセンス装置およびその製造方法 |
| WO2009154168A1 (ja) * | 2008-06-17 | 2009-12-23 | 株式会社日立製作所 | 有機発光素子、その作製方法、その作製装置及びそれを用いた有機発光装置 |
| JP2009301965A (ja) * | 2008-06-17 | 2009-12-24 | Hitachi Ltd | 有機発光装置 |
| JP2010055070A (ja) * | 2008-07-30 | 2010-03-11 | Sumitomo Chemical Co Ltd | 表示装置および表示装置の製造方法 |
| JP2011513901A (ja) * | 2008-02-29 | 2011-04-28 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 有機発光ダイオード、コンタクト装置および有機発光ダイオードの製造方法 |
| JP2011221203A (ja) * | 2010-04-08 | 2011-11-04 | Sony Corp | 表示装置、電子機器、表示装置の駆動方法 |
| JP2011232482A (ja) * | 2010-04-27 | 2011-11-17 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法、電子機器 |
| EP2469986A1 (en) * | 2009-11-26 | 2012-06-27 | Sharp Kabushiki Kaisha | Organic el device |
| CN107958916A (zh) * | 2016-10-14 | 2018-04-24 | 三星显示有限公司 | 显示装置 |
| WO2019026511A1 (ja) * | 2017-08-02 | 2019-02-07 | ソニー株式会社 | 表示装置、表示装置の製造方法、及び、電子機器 |
| WO2019156024A1 (ja) * | 2018-02-06 | 2019-08-15 | 株式会社ジャパンディスプレイ | 表示装置 |
| US20230112449A1 (en) * | 2020-04-27 | 2023-04-13 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display panel and display device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000060907A1 (fr) * | 1999-04-02 | 2000-10-12 | Idemitsu Kosan Co., Ltd. | Ecran electroluminescent organique et son procede de fabrication |
| JP2002318556A (ja) * | 2001-04-20 | 2002-10-31 | Toshiba Corp | アクティブマトリクス型平面表示装置およびその製造方法 |
| JP2005031645A (ja) * | 2003-06-16 | 2005-02-03 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
-
2003
- 2003-07-16 JP JP2003198128A patent/JP4380242B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000060907A1 (fr) * | 1999-04-02 | 2000-10-12 | Idemitsu Kosan Co., Ltd. | Ecran electroluminescent organique et son procede de fabrication |
| JP2002318556A (ja) * | 2001-04-20 | 2002-10-31 | Toshiba Corp | アクティブマトリクス型平面表示装置およびその製造方法 |
| JP2005031645A (ja) * | 2003-06-16 | 2005-02-03 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007035348A (ja) * | 2005-07-25 | 2007-02-08 | Sharp Corp | エレクトロルミネッセンス表示装置及びその製造方法 |
| JP2007188751A (ja) * | 2006-01-13 | 2007-07-26 | Seiko Epson Corp | 発光装置および電子機器 |
| US7638939B2 (en) | 2006-01-13 | 2009-12-29 | Seiko Epson Corporation | Light-emitting device and electronic apparatus |
| JP4582004B2 (ja) * | 2006-01-13 | 2010-11-17 | セイコーエプソン株式会社 | 発光装置および電子機器 |
| JP2009199868A (ja) * | 2008-02-21 | 2009-09-03 | Seiko Epson Corp | 有機エレクトロルミネッセンス装置およびその製造方法 |
| KR101548400B1 (ko) * | 2008-02-29 | 2015-09-04 | 오스람 오엘이디 게엠베하 | 유기 발광 다이오드，접촉 장치 및 유기 발광 다이오드의 제조 방법 |
| US8791490B2 (en) | 2008-02-29 | 2014-07-29 | Osram Opto Semiconductors Gmbh | Organic light-emitting diode, contact arrangement and method for producing an organic light-emitting diode |
| JP2011513901A (ja) * | 2008-02-29 | 2011-04-28 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 有機発光ダイオード、コンタクト装置および有機発光ダイオードの製造方法 |
| EP2302981A1 (en) * | 2008-06-17 | 2011-03-30 | Hitachi Ltd. | Organic light-emitting element, method for manufacturing the organic light-emitting element, apparatus for manufacturing the organic light-emitting element, and organic light-emitting device using the organic light-emitting element |
| US8536611B2 (en) | 2008-06-17 | 2013-09-17 | Hitachi, Ltd. | Organic light-emitting element, method for manufacturing the organic light-emitting element, apparatus for manufacturing the organic light-emitting element, and organic light-emitting device using the organic light-emitting element |
| WO2009154168A1 (ja) * | 2008-06-17 | 2009-12-23 | 株式会社日立製作所 | 有機発光素子、その作製方法、その作製装置及びそれを用いた有機発光装置 |
| EP2302981A4 (en) * | 2008-06-17 | 2012-01-18 | Hitachi Ltd | LIGHT EMITTING ORGANIC ELEMENT, METHOD FOR MANUFACTURING THE LIGHT EMITTING ORGANIC ELEMENT, APPARATUS FOR MANUFACTURING THE LIGHT EMITTING ORGANIC ELEMENT, AND LIGHT EMITTING ORGANIC DEVICE USING THE LIGHT EMITTING ORGANIC ELEMENT |
| JP2009301965A (ja) * | 2008-06-17 | 2009-12-24 | Hitachi Ltd | 有機発光装置 |
| EP2629590A1 (en) * | 2008-06-17 | 2013-08-21 | Hitachi Ltd. | An organic light-emitting device |
| JP2010055070A (ja) * | 2008-07-30 | 2010-03-11 | Sumitomo Chemical Co Ltd | 表示装置および表示装置の製造方法 |
| EP2469986A1 (en) * | 2009-11-26 | 2012-06-27 | Sharp Kabushiki Kaisha | Organic el device |
| EP2469986A4 (en) * | 2009-11-26 | 2015-04-15 | Sharp Kk | ORGANIC ELECTROLUMINESCENCE DEVICE |
| JP2011221203A (ja) * | 2010-04-08 | 2011-11-04 | Sony Corp | 表示装置、電子機器、表示装置の駆動方法 |
| JP2011232482A (ja) * | 2010-04-27 | 2011-11-17 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法、電子機器 |
| CN107958916A (zh) * | 2016-10-14 | 2018-04-24 | 三星显示有限公司 | 显示装置 |
| CN107958916B (zh) * | 2016-10-14 | 2023-08-22 | 三星显示有限公司 | 显示装置 |
| CN110959308B (zh) * | 2017-08-02 | 2023-04-18 | 索尼公司 | 显示装置、制造显示装置的方法和电子设备 |
| WO2019026511A1 (ja) * | 2017-08-02 | 2019-02-07 | ソニー株式会社 | 表示装置、表示装置の製造方法、及び、電子機器 |
| US11889722B2 (en) | 2017-08-02 | 2024-01-30 | Sony Group Corporation | Display device and electronic apparatus with contact electrode |
| CN110959308A (zh) * | 2017-08-02 | 2020-04-03 | 索尼公司 | 显示装置、制造显示装置的方法和电子设备 |
| JPWO2019026511A1 (ja) * | 2017-08-02 | 2020-08-06 | ソニー株式会社 | 表示装置、表示装置の製造方法、及び、電子機器 |
| US11211440B2 (en) | 2017-08-02 | 2021-12-28 | Sony Group Corporation | Display device, method of manufacturing display device, and electronic apparatus with contact electrode |
| JP7276131B2 (ja) | 2017-08-02 | 2023-05-18 | ソニーグループ株式会社 | 表示装置、表示装置の製造方法、及び、電子機器 |
| WO2019156024A1 (ja) * | 2018-02-06 | 2019-08-15 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP7046627B2 (ja) | 2018-02-06 | 2022-04-04 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP2019138938A (ja) * | 2018-02-06 | 2019-08-22 | 株式会社ジャパンディスプレイ | 表示装置 |
| US20230112449A1 (en) * | 2020-04-27 | 2023-04-13 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display panel and display device |
| US11832481B2 (en) * | 2020-04-27 | 2023-11-28 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display panel and display device including adhesive through hole connecting cathode and pixel defining block |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4380242B2 (ja) | 2009-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6691190B2 (ja) | 発光装置 | |
| US7692186B2 (en) | Light emitting device and method of manufacturing the same | |
| JP4074099B2 (ja) | 平面表示装置およびその製造方法 | |
| CN100364105C (zh) | 简化制造工艺的有源矩阵有机电致发光器件及其制造方法 | |
| US7489072B2 (en) | Organic electroluminescence display device and method for fabricating the same | |
| US7208873B2 (en) | Organic electroluminescence display device and method for fabricating the same | |
| JP5909746B2 (ja) | 半導体装置及び表示装置 | |
| JP2009105068A (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP4953166B2 (ja) | 表示パネルの製造方法 | |
| KR20160130042A (ko) | 투명 유기 발광 표시 장치 및 이의 제조방법 | |
| JP4380242B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| US20040183083A1 (en) | Flat panel display with anode electrode layer as power supply layer and fabrication method thereof | |
| EP1944803B1 (en) | Organic light emitting diode display and fabricating method thereof | |
| KR20070017073A (ko) | 발광 장치 및 발광 장치 제조 방법 | |
| KR20070074594A (ko) | 유기 발광 다이오드들과 함께 집적된 산화 아연 로우 및컬럼 드라이버들을 이용하는 방법 및 디스플레이 | |
| WO2014147964A1 (ja) | 薄膜半導体基板、発光パネル及び薄膜半導体基板の製造方法 | |
| US9773823B2 (en) | Display device and method of manufacturing the same | |
| JP2006146205A (ja) | 平板表示装置及びその製造方法 | |
| CN103155019A (zh) | 薄膜晶体管阵列装置、el显示面板、el显示装置、薄膜晶体管阵列装置的制造方法以及el显示面板的制造方法 | |
| JP2011075756A (ja) | 薄膜トランジスタアレイ基板、発光パネル及びその製造方法並びに電子機器 | |
| CN101414610B (zh) | 显示单元以及该显示单元的制造方法 | |
| JP4651922B2 (ja) | Ｅｌ表示装置 | |
| KR100684835B1 (ko) | 평판 표시 패널, 평판 표시 패널의 형성방법 및 이를이용한 평판 표시 장치 | |
| KR100728129B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| JP2008066323A (ja) | 表示装置、及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060329 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090617 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090914 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |