JP2005025724A - メモリアービタ、メモリ制御装置および画像形成装置 - Google Patents

Abstract

【課題】セルフリフレッシュ解除後の一定期間リードアクセスが不能になるメモリを用いる場合でも、ＤＭＡ転送を迅速に行うことができるようにする。
【解決手段】１以上のリードＤＭＡＣ１１１〜１１３からの要求を受け付けてこれらの要求に係る動作を実行させ、また、ＤＤＲ ＳＤＲＡＭに対するセルフリフレッシュ要求及び解除要求を受け付けてこれらの要求に係る動作をメモリ制御部１３０に実行させるメモリアービタ１２０において、起動中のリードＤＭＡＣから次回にアクセス要求を行う予定のアドレスと所定時間内に行うアクセス要求の予測回数を受信し、受信した前記アドレスと前記予測回数を参照してメモリシステムのうち所定時間内にアクセス対象となりうるメモリ領域を予測するアクセス対象メモリ領域認識部１２２，１２２，１２３と、リードＤＭＡＣごとに所定時間内の予定アクセス対象メモリ領域のデータを一時的にコピーできるアドレスを設定するコピー先アドレス指定（機能）部２５とを備えた。
【選択図】図１

Description

この発明は、セルフリフレッシュ解除後の一定期間リードアクセスが不能になるメモリを記憶手段とするメモリシステムの動作を制御するメモリ制御部に対し、リードＤＭＡＣからの要求を受け付けてこれらの要求に係る動作を実行させ、また、メモリに対するセルフリフレッシュ要求及び解除要求を受け付けてこれらの要求に係る動作をメモリ制御部に実行させるメモリアービタ、このメモリアービタを備えたメモリ制御装置、およびこのメモリ制御装置を備えた画像形成装置に関する。

従来から、各種電子機器における記憶手段として、様々なメモリが用いられている。そして、メモリに対するアクセス速度は電子機器の動作速度に大きな影響を及ぼすことから、高速にアクセス可能なメモリの開発が精力的に行われてきた。その結果、現在では例えばＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ ＲＡＭ）や、さらに高速にアクセスが可能なＤＤＲ ＳＤＲＡＭ（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ ＳＤＲＡＭ）が開発され、広く用いられるようになっている。

一方、アクセスの高速化のためには、アクセスする側のメモリ制御装置の改良も重要である。このような改良の試みとしては、例えば特許文献１に記載のＳＤＲＡＭの制御装置が知られている。この装置においては、ＳＤＲＡＭで構成されるメモリシステムに対してセルフリフレッシュをＣＰＵを介することなく設定／解除できるようにすることにより、ＳＤＲＡＭに対する迅速なＤＭＡ（ダイレクト・メモリ・アクセス）転送を可能としている。
特開２００１−２０２７７７号公報

ところで、上述したＤＤＲ ＳＤＲＡＭは、高速にアクセス可能ではあるが、セルフリフレッシュの解除後２００クロックの間はリード不可であるという特性がある。従って、セルフリフレッシュ直後にリードアクセス要求があった場合には、その要求はリードが可能になるまで待たされることになり、この場合には高速なアクセスが行えないという問題があった。

本発明は、セルフリフレッシュの解除後、所定クロック間（この例では２００クロック間）リード不可であるＤＤＲ ＳＤＲＡＭで構成されるメモリシステムを対象としており、その目的は、このようなメモリシステムにおいて、省エネモード復帰時のＤＭＡ転送が迅速に行われるようにすることにある。

前記目的を達成するため、第１の手段は、セルフリフレッシュ解除後の一定期間リードアクセスが不能になるメモリを記憶手段とするメモリシステムの動作を制御するメモリ制御部に対し、１以上のリードＤＭＡＣからの要求を受け付けてこれらの要求に係る動作を実行させ、また、前記メモリに対するセルフリフレッシュ要求及び解除要求を受け付けてこれらの要求に係る動作を前記メモリ制御手段に実行させるメモリアービタにおいて、前記記憶手段がＤＤＲ ＳＤＲＡＭからなるとともに、起動中のリードＤＭＡＣから次回にアクセス要求を行う予定のアドレスと所定時間内に行うアクセス要求の予測回数を受信し、受信した前記アドレスと前記予測回数を参照してメモリシステムのうち所定時間内にアクセス対象となりうるメモリ領域を予測する手段と、リードＤＭＡＣごとに所定時間内の予定アクセス対象メモリ領域のデータを一時的にコピーできるアドレスを指定する手段とを備えていることを特徴とする。

第２の手段は、第１の手段において、前記アドレスを設定する手段は、セルフリフレッシュ要求時、前記メモリシステムとは別の外部メモリのアドレスを指定し、所定時間内の予定アクセス対象メモリ領域のデータを前記外部メモリにコピーさせることを特徴とする。

第３の手段は、第１の手段において、前記アドレスを設定する手段は、セルフリフレッシュ要求時、内部メモリのアドレスを指定し、所定時間内の予定アクセス対象メモリ領域のデータを前記内部メモリにコピーさせることを特徴とする。

第４の手段は、第１または第２の手段において、セルフリフレッシュ解除中、リードＤＭＡＣからのアクセス要求に対し、コピー先のアドレスに変換し、前記外部メモリ制御部に対し変換したアドレスにリードアクセスを要求する手段を備えていることを特徴とする。

第５の手段は、第４の手段において、特定のリードＤＭＡＣに対し、セルフリフレッシュ要求時は前記外部メモリにコピー動作をせず、セルフリフレッシュ解除中はリード要求に応答しないようにする手段を備えていることを特徴とする。

第６の手段は、第４の手段において、セルフリフレッシュ要求時は前記外部メモリにコピー動作を行い、セルフリフレッシュ解除中はリード要求に応答するリードＤＭＡＣをあらかじめ選定できるようにする手段を備えていることを特徴とする。

第７の手段は、第１または第３の手段において、セルフリフレッシュ解除中、リードＤＭＡＣからのアクセス要求に対し、コピー先のアドレスに変換し、内部メモリ制御部に対し変換したアドレスにリードアクセスを要求する手段を備えていることを特徴とする。

第８の手段は、第７の手段において、特定のリードＤＭＡＣに対し、セルフリフレッシュ要求時は前記内部メモリにコピー動作をせず、セルフリフレッシュ解除中はリード要求に応答しないようにする手段を備えていることを特徴とする。

第９の手段は、第７の手段において、セルフリフレッシュ要求時は前記内部メモリにコピー動作を行い、セルフリフレッシュ解除中はリード要求に応答するリードＤＭＡＣをあらかじめ選定できるようにする手段を備えていることを特徴とする。

第１０の手段は、所定時間内の予定アクセス対象メモリ領域のデータを記憶する内部メモリと、前記内部メモリを制御する内部メモリ制御部と、所定時間内の予定アクセス対象メモリ領域のデータを記憶する外部メモリを制御する外部メモリ制御部と、第１ないし第９の手段に係るメモリアービタとによってメモリ制御装置を構成したことを特徴とする。

第１１の手段は、第１０の手段に係るメモリ制御装置を備えた画像形成装置を特徴とする。

なお、以下の実施形態において、メモリ制御部はメモリ制御部（半導体集積回路）１００に、リードＤＭＡＣはリードＤＭＡＣ１１１〜１１３に、メモリアービタはメモリアービタ１２０に、メモリ領域を予測する手段はアクセス対象メモリ領域認識部１２１〜１２３に、アドレスを指定する手段はコピー先アドレス指定（機能）部１２５にそれぞれ対応する。

以上のように、本発明によれば、省エネモード復帰時のＤＭＡ転送を迅速に行うことができる。

以下、図面を参照し、この発明の実施形態について説明する。

＜第１の実施形態＞
図１は、本発明の第１の実施形態に係るメモリアービタ、メモリ制御部、メモリシステム、外部ＳＲＡＭ制御部及び内部ＳＲＡＭ制御部の接続状態を示す図である。

このメモリ制御装置１００は、メモリシステム２４０の動作を制御する装置であり、メモリシステム２４０及び外部ＳＲＡＭ２６０とが続される半導体集積回路として形成されている。また、メモリシステム１４０は記憶手段として第１ないし第５のＤＤＲＳＤＲＡＭからなるメモリユニットを備えている。そして、メモリ制御装置１００は、セルフリフレッシュの解除後一定期間（ここでは２００クロックとする）はリードアクセス不可であるという特性を持つＤＤＲ ＳＤＲＡＭ等のメモリに対するセルフリフレッシュ要求を適切に行うことにより、セルフリフレッシュの解除後リード要求に即応できるようにしている。

このようなメモリ制御装置１００は、図１に示すように、リード・ダイレクト・メモリ・アクセス・コントローラ（リードＤＭＡＣ）１１１，１１２，１１３、セルフリフレッシュ設定／解除部１１４、メモリアービタ１２０、及びメモリ制御部１３０、内部ＳＲＡＭ１５０、内部ＳＲＡＭ制御部１５１、外部ＳＲＡＭ制御部１５２を備えている。

リードＤＭＡＣ１１１〜１１３は、図示を省略した通信コントローラやデータ処理ユニット等に接続され、これらのユニットからの要求に応じてメモリシステム１４０を構成する各メモリユニットＤＤＲＳＤＲＡＭに記憶されているデータの読み出し要求であるリードアクセス要求を行うユニットである。この要求は、ＲＥＱ信号によってメモリアービタ１２０に送信される。

また、セルフリフレッシュ設定部／解除部１１４は、メモリシステム１４０にセルフリフレッシュを行わせるか否かを設定する手段であり、メモリアービタ１２０に対してセルフリフレッシュの実行あるいは解除を要求する信号（ＲＥＱ）を送信する。すなわち、各ＤＭＡＣ１１１〜１１３（ＤＭＡＣ１，ＤＭＡＣ２，ＤＭＡＣ３）よりＲＥＱ信号により要求を受け、応答するものに対してはＡＣＫ信号で答える。なお、起動中の各リードＤＭＡＣ１１１〜１１３からＮｅｘｔ ＡＤＤＲ（次回予定アクセスのアドレス）とＥｓｔｉｍａｔｅｄ Ｃｙｃｌｅ（所定時間内にアクセスがありうる予測回数）を発行している。また、セルフリフレッシュ制御設定／解除部１１４より、設定及び解除の要求を受け、メモリ制御部１３０へ要求を発行する。

メモリアービタ１２０は、アクセス対象メモリ領域認識部１２１，１２２，１２３、コピー先アドレス指定（機能）部１２５、コピー先アドレス変換（機能）部１２６及びデータコピー（機能）部１２７を有する。アクセス対象メモリ領域認識部１２１〜１２３は、各リードＤＭＡＣ１１１〜１１３に対しての次回アドレスと予測回数より所定時間内にアクセスがありうるメモリ領域を認識する機能を有する。コピー先アドレス指定部１２５は、一時的にデータをコピーできるアドレスを指定できる機能を有し、リードＤＭＡＣ１１１〜１１３の個数分設けられ（ここでは１つで代表する）、ＣＰＵからの要求により、一時的にデータをコピーできるアドレスが指定（設定）できる。

データコピー部１２７は、アクセス対象メモリ領域の前記指定されたアドレスへデータをコピーする機能を有し、セルフリフレッシュ要求時、起動中のリードＤＭＡＣ１１１〜１１３に対し、設定されたコピー先アドレスへ所定時間アクセスがありうるメモリ領域分のデータをコピーする。コピー先アドレス変換部１２６は、リフレッシュ解除中、リードＤＭＡＣ１１１〜１１３からアクセス要求があった場合、要求アドレスからコピー先アドレスへ変換し、メモリ制御部１３０へ要求を発行する。

メモリ制御部１３０は、メモリアービタ１２０からの指示に従ってメモリシステム１４０の動作を制御し、データの入出力やセルフリフレッシュ動作等を行わせるユニットである。なお、セルフリフレッシュ動作については、メモリシステム１４０全体での一括実行だけでなく、メモリシステム１４０のうち一部のメモリあるいはメモリ領域のみについての実行も指示することができる。例えばメモリアービタ１２０よりＤＤＲ ＳＲＡＭの１つは非実行、それ以外のＤＤＲ ＳＲＡＭは実行の要求を受け付けた場合、その実行要求を受け付けたＤＤＲ ＳＲＡＭのみセルフリフレッシュを実行する。ここでは、メモリシステム１４０を構成するメモリユニットＤＤＲ ＳＲＡＭの単位でセルフリフレッシュが可能であるとするが、さらに細かい単位で可能な構成にしてもよい。

メモリアービタ１２０は、各リードＤＭＡＣ１１１〜１１３に対しての次回アドレスと予測回数より所定時間内にアクセスがありうるメモリ領域を認識する。次に、一時的にデータをコピーする外部のＳＲＡＭ１６０もしくは内部のＳＲＡＭ１５０へのアドレスを指定できる機能をリードＤＭＡＣ１１１〜１１３の個数分持ち、図示しないＣＰＵからの要求により、一時的にデータをコピーできるアドレスが設定できる。

さらに、上記アドレスへのコピー機能を持ち、セルフリフレッシュ要求時、起動中のリードＤＭＡＣ１１１〜１１３に対し、外部のＳＲＡＭ１６０もしくは内部のＳＲＡＭ１５０への設定されたコピー先アドレスへ所定時間アクセスがありうるメモリ領域分のデータをコピーする。また、コピー先アドレス変換機能を持ち、リフレッシュ解除中、リードＤＭＡＣ１１１〜１１３からアクセス要求があった場合、要求アドレスから外部のＳＲＡＭ１６０もしくは内部のＳＲＡＭ１５０へのコピー先アドレスへ変換し、外部ＳＲＡＭ制御部１５２もしくは、内部ＳＲＡＭ制御部１５１へ要求を発行する。

図２は本実施形態に係るメモリアービタの制御手順を示すフローチャートである。この実施形態では、メモリアービタ１２０は、下記のように動作する。

ステップＳ１：あらかじめＣＰＵから一時的にコピーするアドレスを各リードＤＭＡＣ１１１〜１１３ごとに設定しておく。なお、前記アドレスは外部ＳＲＡＭ１６０内のアドレスに設定する。

ステップＳ２：セルフリフレッシュ要求を受け付ける。

ステップＳ３：起動中であるＲｅａｄ ＤＡＭＣの次回アクセス予定アドレスと所定時間内にアクセスがあり得ると予測される回数を読む。

ステップＳ４：次回アドレスと予測回数より所定時間内にアクセスがありうるメモリ領域を認識する。

ステップＳ５：起動中のリードＤＭＡＣごとに所定時間内にアクセスがありうるメモリ領域のデータ全てをステップＳ１で設定したアドレスへコピーするようにメモリ制御装置１３０にリード要求し、読み込んだデータを外部ＳＲＡＭ制御部１５２へライトすることによりコピー動作を行う。

ステップＳ６：コピーが完了するとメモリシステム１４０に対するセルフリフレッシュ要求をメモリ制御部１３０へ発行する。

ステップＳ７：メモリシステム１４０に対し、セルフリフレッシュを実行する。

ステップＳ８：セルフリフレッシュモードへ移行する。

ステップＳ９：セルフリフレッシュ解除要求を受付、メモリ制御部１３０へ解除要求を発行する。

ステップＳ１０：セルフリフレッシュ中にリードＤＭＡＣ１１１〜１１３からアクセス要求を受け付ける。

ステップＳ１１：要求アドレスに対し、ステップＳ１で設定したコピー先アドレスに変換し、外部ＳＲＡＭ制御装置１５２へリード要求を発行する。

ステップＳ１２：セルフリフレッシュ解除から２００クロック経過まで、リード要求に外部ＳＲＡＭ制御装置１５２が応える。

このようにしてセルフリフレッシュ要求時、所定時間内の予定アクセス対象メモリ領域のデータをメモリシステム１４０とは別の外部メモリ（ＳＲＡＭ１６０）にコピーしておくことができる。

このようにして、セルフリフレッシュ要求時、所定時間内の予定アクセス対象メモリ領域のデータを内部メモリにコピーしておくことができる。

このようなメモリ制御装置１００は、例えばＭＦＰ（Multi Function Pefipheral)とも称されるデジタル複合機のデータ転送に使用される。図３は図１に示すメモリ制御装置を備えた画像形成装置の概略構成を示す図、図４は図３に示した画像形成装置の制御回路の概略構成を示すブロック図である。

以下、本実施形態に係る画像形成装置について説明する。
自動原稿送り装置（以後ＡＤＦ）１にある原稿台２に原稿の画像面を上にして置かれた原稿束は、操作部３０上のスタートキーが押下されると、一番下の原稿から給送ローラ３、給送ベルト４によってコンタクトガラス６上の所定の位置に給送される。読み取りユニット５０によってコンタクトガラス６上の原稿の画像データを読み取り後、読み取りが終了した原稿は、給送ベルト４及び排送ローラ５によって排出される。さらに、原稿セット検知センサ７によって原稿台２に次の原稿があることを検知した場合、前原稿と同様にコンタクトガラス６上に給送される。給送ローラ３、給送ベルト４、排送ローラ５は搬送モータ２６によって駆動される。

第１トレイ８、第２トレイ９、第３トレイ１０に積載された転写紙は、各々第１給紙装置１１、第２給紙装置１２、第３給紙装置１３によって給紙され、縦搬送ユニット１４によって感光体１５に当接する位置まで搬送される。読み取りユニット５０によって読み込まれた画像データは、書き込みユニット５７からのレーザによって感光体１５に書き込まれ、現像ユニット２７を通過することによってトナー像が形成される。そして、転写紙は感光体１５の回転と等速で搬送ベルト１６によって搬送されながら、感光体１５上のトナー像が転写される。その後、定着ユニット１７にて画像を定着させ、排紙ユニット１８によって後処理装置のフィニシャ６０に排出される。

後処理装置のフィニシャ６０は、本体の排紙ローラ１９によって搬送された転写紙を、通常排紙ローラ６２方向と、ステープル処理部方向へに導くことができる。切り替え板６１を上に切り替えると、搬送ローラ６３を経由して通常排紙トレイ６４側に排紙し、切り替え板６１を下方向に切り替えると、搬送ローラ６５，６７を経由して、ステープル台６８に搬送することができる。

ステープル台６８に積載された転写紙は、一枚排紙されるごとに紙揃え用のジョガー６９によって、紙端面が揃えられ、一部のコピー完了と共にステープラ６６によって綴じられる。ステープラ６６で綴じられた転写紙群は自重によって、ステープル完了排紙トレイ７０に収納される。

一方、通常の排紙トレイ６４は前後に移動可能な排紙トレイである。前後に移動可能な排紙トレイ部６４は、原稿毎、あるいは、画像メモリによってソーティングされたコピー部毎に、前後に移動し、簡易的に排出されてくるコピー紙を仕分ける機能を有する。

転写紙の両面に画像を作像する場合は、各給紙トレイ８〜１０から給紙され作像された転写紙を排紙トレイ６４側に導かないで、経路切り替えの為の分岐爪４１を上側にセットすることにより、一旦両面給紙ユニット８０にストックする。その後、両面給紙ユニット８０にストックされた転写紙は再び感光体１５に作像されたトナー画像を転写するために、両面給紙ユニット８０から再給紙され、経路切り替えの為の分岐爪４１を下側にセットし、排紙トレイ６４に導く。この様に転写紙の両面に画像を作成する場合に両面給紙ユニット８０は使用される。

感光体１５、搬送ベルト１６、定着ユニット１７、排紙ユニット１８、現像ユニット２７はメインモータ２５によって駆動され、各給紙装置１１〜１３はメインモータ２５の駆動を各々給紙クラッチ２２〜２４によって伝達駆動される。縦搬送ユニット１４はメインモータ２５の駆動を中間クラッチ２１によって伝達駆動される。

図４はメインコントローラを中心に、制御装置を図示したものである。メインコントローラ２０は画像形成装置全体を制御する。メインコントローラ２０には、紙搬送等に必要なメインモータ２５、各種クラッチ２１〜２４が接続されている。また、オペレータに対する表示、オペレータからの機能設定入力制御を行う操作部３０、スキャナの制御、原稿画像を画像メモリに書き込む制御、画像メモリからの作像を行う制御等を行う画像処理ユニット（ＩＰＵ）４９、原稿自動送り装置（ＡＤＦ）１、等の分散制御装置が接続されている。前記表示は液晶ディスプレイ３１を介して行われ、オペレータからの機能設定入力はキー入力手段３２によって行われる。各分散制御装置とメインコントローラ２０は必要に応じて機械の状態、動作司令のやりとりを行っている。各分散制御装置が実行する制御プログラムは各分散制御装置内部のＲＯＭに格納されている。メインコントローラ２０にはＩＣカードスロット２７が接続されており、ＩＣカードスロット２７を介して、画像形成装置外部のＩＣカードに格納されている制御プログラムデータを分散制御装置内部のＲＯＭにダウンロードし、制御プログラムを変更することが可能である。なお、図１のバス転送装置は、ＩＰＵ４９に備えられる。

再び図３を用いて画像形成装置における画像読み取りから画像の書き込みまでの動作を説明する。

読み取りユニット５０は、原稿を載置するコンタクトガラス６と光学走査系で構成されており、光学走査系には、露光ランプ５１、第１ミラー５２、レンズ５３、ＣＣＤイメージセンサ５１４等々で構成されている。露光ランプ５１及び第１ミラー５２は図示しない第１キャリッジ上に固定され、第２ミラー５５及び第３ミラー５６は図示しない第２キャリッジ上に固定されている。原稿像を読み取るときには、光路長が変わらないように、第１キャリッジと第２キャリッジとが２対１の相対速度で前述のように機械的に走査される。

この光学走査系は、図示しないスキャナ駆動モータにて駆動される。原稿画像は、ＣＣＤイメージセンサ５４によって読み取られ、電気信号に変換されて処理される。レンズ５３及びＣＣＤイメージセンサ５４を図７において左右方向に移動させることにより、画像倍率が変わる。すなわち、指定された倍率に対応してレンズ５３及びＣＣＤイメージセンサ５４の左右方向に位置が設定される。

書き込みユニット５７はレーザ出力ユニット５８、結像レンズ５９、ミラーで構成され、レーザ出力ユニット５８の内部には、レーザ光源であるレーザダイオード及びモータによって高速で定速回転する回転多面鏡（ポリゴンミラー）が備わっている。

レーザ出力ユニット５８より照射されるレーザ光は、定速回転するポリゴンミラーで偏向され、結像レンズ５９を通り、ミラーで折り返され、感光体１５面上に集光結像する。

偏向されたレーザ光は感光体１５が回転する方向と直行する方向（主走査方向）に露光走査され、後述する画像処理部のセレクタより出力された画像信号のライン単位の記録を行う。感光体１５の回転速度と記録密度に対応した所定の周期で主走査を繰り返すことによって、感光体面上に画像（静電潜像）が形成される。

上述のように、書き込みユニット５８から出力されるレーザ光が、画像作像系の感光体１５に照射される。図示しないが感光体１５の一端近傍のレーザビームを照射される位置に、主走査同期信号を発生するビームセンサが配置されている。

＜第２の実施形態＞
図５は第２の実施形態に係るメモリアービタの制御手順を示すフローチャートである。この実施形態では、図２に示したフローチャートに対してステップＳ１、ステップＳ１１及びＳ１２の処理が異なる。すなわち、この実施形態では、前記実施形態において、ステップＳ１で、あらかじめＣＰＵから一時的にコピーするアドレスを各リードＤＭＡＣ１１１〜１１３ごとに設定し、その際、前記アドレスは外部ＳＲＡＭ１６０内のアドレスに設定しておき、ステップＳ１１で要求アドレスに対し、ステップＳ１で設定したコピー先アドレスに変換し、外部ＳＲＡＭ制御装置１５２へリード要求を発行し、ステップＳ１２でセルフリフレッシュ解除から２００クロック経過まで、リード要求に外部ＳＲＡＭ制御装置１５２が応えるようにしたのに対し、ステップＳ１’で、あらかじめＣＰＵから一時的にコピーするアドレスを各リードＤＭＡＣ１１１〜１１３ごとに設定するが、その際、前記アドレスは内部ＳＲＡＭ１５０内のアドレスに設定し、ステップＳ１１’で要求アドレスに対し、ステップＳ１’で設定したコピー先アドレスに変換し、内部ＳＲＡＭ制御装置１５１へリード要求を発行し、ステップＳ１２’でセルフリフレッシュ解除から２００クロック経過まで、リード要求に内部ＳＲＡＭ制御装置１５１が応えるようにしたものである。その他の各処理は図２のフローチャートに示したものと同等なので、重複する説明は省略する。

その他、特に説明しない各部は前記第１の実施形態と同等に構成され、同等に機能する。

＜第３の実施形態＞
図６は第３の実施形態に係るメモリアービタの制御手順を示すフローチャートである。この制御は、各リードＤＭＡＣ１１１，１１２，１１３に対しての次回アドレスと予測回数より所定時間内にアクセスがありうるメモリ領域を認識する。次に、一時的にデータをコピーする外部もしくは内部のＳＲＡＭ１６０，５０へのアドレスを指定できる機能（コピー先アドレス指定機能１２５）をリードＤＭＡＣ１１１，１１２，１１３の個数分持ち、ＣＰＵからの要求により、一時的にデータをコピーできるアドレスが設定できる。

また、上記アドレスへのコピー機能（データコピー機能１２７）を持ち、セルフリフレッシュ要求時、起動中のリードＤＭＡＣ１１１，１１２，１１３に対し、外部もしくは内部のＳＲＡＭ５０，１６０への設定されたコピー先アドレスへ所定時間アクセスがありうるメモリ領域分のデータをコピーする。

さらにコピー先アドレス変換機能１２６を持ち、リフレッシュ解除中、リードＤＭＡＣ１１１，１１２，１１３からアクセス要求があった場合、要求アドレスから外部もしくは内部のＳＲＡＭ１６０，５０へのコピー先アドレスへ変換し、外部ＳＲＡＭ制御部１５２もしくは内部ＳＲＡＭ制御部１５１へ要求を発行する。

このようなメモリアービタの制御の具体的な手順を示したのが図６である。

ステップＳ０ ：ＣＰＵから一時的にコピーを実施し、あるいは実施しないリードＤＭＡＣ１１１，１１２，１１３を選定しておく。

ステップＳ１”：あらかじめＣＰＵから一時的にコピーするアドレスをステップＳ０で実施として選定した各リードＤＭＡＣ１１１，１１２，１１３ごとに設定しておく。なお、前記アドレスは外部もしくは内部ＳＲＡＭ１６０，５０内のアドレスに設定する。

ステップＳ２ ：セルフリフレッシュ要求を受け付ける。

ステップＳ３’ ：起動中であるリードＤＡＭＣの次回アクセス予定アドレスと所定時間内にアクセスがあり得ると予測される回数を読む。

ステップＳ４’ ：次回アドレスと予測回数より所定時間内にアクセスがあり得るメモリ領域を認識する。

ステップＳ５ ：起動中のリードＤＭＡＣごとに所定時間内にアクセスがありうるメモリ領域のデータ全てをステップＳ１”で設定したアドレスへコピーするようにメモリ制御部１３０にリード要求し、読み込んだデータを外部もしくは内部ＳＲＡＭ制御部１５２，１５１へライトすることによりコピー動作を行う。

ステップＳ６ ：コピーが完了するとメモリシステム１４０に対するセルフリフレッシュ要求をメモリ制御部１３０へ発行する。

ステップＳ７ ：メモリシステム１４０に対し、セルフリフレッシュを実行する。

ステップＳ８ ：セルフリフレッシュモードへ移行する。

ステップＳ９ ：セルフリフレッシュ解除要求を受付、メモリ制御部１３０へ解除要求を発行する。

ステップＳ１０ ：セルフリフレッシュ中にリードＤＭＡＣ１１１，１１２，１１３からアクセス要求を受け付ける。

ステップＳ１０ａ：要求を受けたリードＤＭＡＣはステップＳ０で一時コピーを実施しないと設定されたものであるかどうかをチェックする。

ステップＳ１０ｂ：ステップＳ０で設定した一時コピーを実施しないリードＤＭＡＣであれば応答しない。

ステップＳ１１”：ステップＳ１０ａで一時コピーを許可しているリードＤＭＡＣあれば、要求アドレスに対し、ステップＳ１”で設定したコピー先アドレスに変換し、外部もしくは内部ＳＲＡＭ制御部１５２，１５１へリード要求を発行する。

ステップＳ１２ ：セルフリフレッシュ解除から２００クロック経過まで、リード要求に外部もしくは内部ＳＲＡＭ制御部１５２，１５１が応える。

このようにしてメモリシステム１４０のＤＤＲ ＳＤＲＡＭはセルフリフレッシュ解除後２００クロック間リードアクセス不可であろうともパフォーマンス向上に影響のない特定のリードＤＭＡＣ１１１，１１２，１１３に対しては、外部もしくは内部ＳＲＡＭ１６０，５０へのコピーを行わない。これにより外部もしくは内部ＳＲＡＭ（メモリ）の必要容量を小さくすることが可能となり、コストダウン及び省エネルギ性を向上させることができる。

以上のように、本実施形態によれば、次に述べるような効果を奏する。

ＤＤＲ ＳＤＲＡＭはセルフリフレッシュ解除後２００クロック間リードアクセス不可である。そこで、省エネ時、セルフリフレッシュの要求があった場合、認識しておいた各リードＤＭＡＣ１１１〜１１３における２００クロック間アクセスがありうるメモリ領域のデータをメモリシステム１４０とは別の外部ＳＲＡＭ１６０へコピーすることにより、セルフリフレッシュ解除後、リード要求にコピー先の外部ＳＲＡＭ１６０によって即応答することができる。それゆえ省エネモード復帰時、即座にＤＭＡ転送が可能となる。

また、省エネ時、セルフリフレッシュの要求があった場合、認識しておいた各リードＤＭＡＣ１１１〜１１３における２００クロック間アクセスがありうるメモリ領域のデータを内部ＳＲＡＭ１５０へコピーすることにより、セルフリフレッシュ解除後、リード要求にコピー先の内部ＳＲＡＭ１５０によって即応答することができるため、省エネモード復帰時、即座にＤＭＡ転送が可能となる。

また、ＤＤＲ ＳＤＲＡＭで構成されたメモリシステム１４０に対するメモリアクセスアービタ１２０が各リード専用ＤＭＡＣ１１１〜１１３より次回のアクセス予定アドレスと例えば２００クロック間という所定時間内にアクセスがありうると予測される回数情報を入手しておき、２００クロック間アクセスがありうるメモリ領域を認識しておく。そして、省エネ時、セルフリフレッシュの要求があった場合、所定時間アクセスがありうるメモリのデータをメモリシステム１４０とは別のＳＲＡＭ等の外部メモリ（外部ＳＲＡＭ１６０）にコピーしておく。これにより、セルフリフレッシュ解除中、リードＤＭＡＣ１１１〜１１３からのアクセス要求があっても外部のメモリ（外部ＳＲＡＭ１６０）にデータをコピーしているため、リード要求に対し、アドレスを変換してメモリシステム１４０とは別の外部メモリ（外部ＳＲＡＭ１６０）が即応答することができ、省エネモード復帰時におけるＤＭＡ転送速度が向上する。

同様に、省エネ時、セルフリフレッシュの要求があった場合、所定時間アクセスがありうるメモリのデータをＳＲＡＭ等の内部メモリ（内部ＳＲＡＭ１５０）にコピーしておく。これにより、セルフリフレッシュ解除中、リードＤＭＡＣ１１１〜１１３からのアクセス要求があっても内部のメモリ（内部ＳＲＡＭ１５０）にデータをコピーしているため、リード要求に対し、アドレスを変換して内部メモリ（内部ＳＲＡＭ１５０）が即応答することができ、省エネモード復帰時におけるＤＭＡ転送速度が向上する。

さらに、セルフリフレッシュの解除後２００クロック間リード不可であるＤＤＲ ＳＤＲＡＭで構成されるメモリシステム１４０に対し、リードが実行されると予測されるメモリに対してセルフリフレッシュを実行せず、それ以外のメモリにのみセルフリフレッシュを実行し、セルフリフレッシュ解除後であっても即リード要求を受け付け、即アクセス可能であることにより、省エネモード復帰時のＤＭＡ転送を迅速に行うことができる。

加えて、このようなメモリ制御装置を画像形成装置に適用することにより、前記各効果を奏する画像形成装置を構築することが可能となる。

本発明の実施形態に係るメモリ制御装置の構成を示すブロック図である。 本発明の実施形態に係るメモリ制御装置がメモリシステムにセルフリフレッシュの実行を要求する際のメモリアービタにおける処理手順を示すフローチャートである。 図１に示したメモリ制御装置を備えた画像形成装置の機械的構成の概略を示す図である。 図４の画像形成装置の電気的構成の概略を示すブロック図である。 本発明の第２の実施形態に係るメモリアービタの制御手順を示すフローチャートである。 本発明の第３の実施形態に係るメモリアービタの制御手順を示すフローチャートである。

符号の説明

５０ ＳＲＡＭ
１００ メモリ制御装置
１１１，１１２，１１３ リードＤＭＡＣ
１１４ セルフリフレッシュ設定部
１２０ メモリアービタ
１２１，１２２，１２３ アクセス対象メモリ領域認識部
１２５ コピー先アドレス指定部
１２６ コピー先アドレス変換部
１２７ データコピー部
１３０ メモリ制御部
１４０ メモリシステム
１５０ ＳＲＡＭ
１５１ 内部ＳＲＡＭ制御部
１５２ 外部ＳＲＡＭ制御部
１６０ ＳＲＡＭ

Claims (11)

1. セルフリフレッシュ解除後の一定期間リードアクセスが不能になるメモリを記憶手段とするメモリシステムの動作を制御制御するメモリ制御部に対し、１以上のリードＤＭＡＣからの要求を受け付けてこれらの要求に係る動作を実行させ、また、前記メモリに対するセルフリフレッシュ要求及び解除要求を受け付けてこれらの要求に係る動作を前記メモリ制御手段に実行させるメモリアービタにおいて、
   前記記憶手段がＤＤＲ ＳＤＲＡＭからなるとともに、
   起動中のリードＤＭＡＣから次回にアクセス要求を行う予定のアドレスと所定時間内に行うアクセス要求の予測回数を受信し、受信した前記アドレスと前記予測回数を参照してメモリシステムのうち所定時間内にアクセス対象となりうるメモリ領域を予測する手段と、
   リードＤＭＡＣごとに所定時間内の予定アクセス対象メモリ領域のデータを一時的にコピーできるアドレスを指定する手段と、
   を備えていることを特徴とするメモリアービタ。
2. 前記アドレスを設定する手段は、セルフリフレッシュ要求時、前記メモリシステムとは別の外部メモリのアドレスを指定し、所定時間内の予定アクセス対象メモリ領域のデータを前記外部メモリにコピーさせることを特徴とする請求項１記載のメモリアービタ。
3. 前記アドレスを設定する手段は、セルフリフレッシュ要求時、内部メモリのアドレスを指定し、所定時間内の予定アクセス対象メモリ領域のデータを前記内部メモリにコピーさせることを特徴とする請求項１記載のメモリアービタ。
4. セルフリフレッシュ解除中、リードＤＭＡＣからのアクセス要求に対し、コピー先のアドレスに変換し、前記外部メモリ制御部に対し変換したアドレスにリードアクセスを要求する手段を備えていることを特徴とする請求項１または２記載のメモリアービタ。
5. 特定のリードＤＭＡＣに対し、セルフリフレッシュ要求時は前記外部メモリにコピー動作をせず、セルフリフレッシュ解除中はリード要求に応答しないことを特徴とする請求項４記載のメモリアービタ。
6. セルフリフレッシュ要求時は前記外部メモリにコピー動作を行い、セルフリフレッシュ解除中はリード要求に応答するリードＤＭＡＣをあらかじめ選定することを特徴とする請求項４記載のメモリアービタ。
7. セルフリフレッシュ解除中、リードＤＭＡＣからのアクセス要求に対し、コピー先のアドレスに変換し、内部メモリ制御部に対し変換したアドレスにリードアクセスを要求する手段を備えていることを特徴とする請求項１または３記載のメモリアービタ。
8. 特定のリードＤＭＡＣに対し、セルフリフレッシュ要求時は前記内部メモリにコピー動作をせず、セルフリフレッシュ解除中はリード要求に応答しないことを特徴とする請求項７記載のメモリアービタ。
9. セルフリフレッシュ要求時は前記内部メモリにコピー動作を行い、セルフリフレッシュ解除中はリード要求に応答するリードＤＭＡＣをあらかじめ選定することを特徴とする請求項７記載のメモリアービタ。
10. 所定時間内の予定アクセス対象メモリ領域のデータを記憶する内部メモリと、
    前記内部メモリを制御する内部メモリ制御部と、
    所定時間内の予定アクセス対象メモリ領域のデータを記憶する外部メモリを制御する外部メモリ制御部と、
    請求項１ないし９のいずれか１項に記載のメモリアービタと、
    を備えていることを特徴とするメモリ制御装置。
11. 請求項１０記載のメモリ制御装置を備えていることを特徴とする画像形成装置。

Images