JP2004524761A - トグルモジュールへのフィードバックを備えるパルス幅変調 - Google Patents
トグルモジュールへのフィードバックを備えるパルス幅変調 Download PDFInfo
- Publication number
- JP2004524761A JP2004524761A JP2002576300A JP2002576300A JP2004524761A JP 2004524761 A JP2004524761 A JP 2004524761A JP 2002576300 A JP2002576300 A JP 2002576300A JP 2002576300 A JP2002576300 A JP 2002576300A JP 2004524761 A JP2004524761 A JP 2004524761A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- load value
- pulse width
- logic circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000295 complement effect Effects 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 25
- 230000004044 response Effects 0.000 claims abstract description 17
- 230000008859 change Effects 0.000 claims description 2
- 238000013459 approach Methods 0.000 abstract description 7
- 238000013461 design Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/025—Digital function generators for functions having two-valued amplitude, e.g. Walsh functions
Abstract
Description
【発明の属する技術分野】
本発明は、デジタル信号生成、より特定的にはパルス幅変調システム及び方法に関する。
【0002】
【従来の技術】
パルス幅変調(PWM)は、一般に、多種多様のアプリケーションのためにデジタル信号処理装置において用いられる。幾つかのアプリケーションにおいては、入力刺激(input stimulus)が、各パルスの幅が入力刺激の値に比例する一定振幅のパルスを持つ信号を生成するために用いられる。入力信号のサンプリングレートは、適用できるサンプリング定理を満たし、それによって十分に正確なPWM出力信号を供給するのに十分速い。PWM回路に対する需要は非常に多いので、(マイクロプロセッサとしても知られている)マイクロコントローラのチップを含む今日のプログラマブルICの多くは、1つ以上の専用の入力/出力チップピンを備える組み込みのPWM回路を持つ。
【0003】
より高機能の(例えば、プログラマブルな)ICの一部として、又は別個の論理回路を用いて、PWM出力信号は、典型的には、タイマ/カウンタ(「カウンタ」)、比較値保持レジスタ(compare−value−holding register)及び比較器を含む様々なモジュールを用いて生成される。PWM出力信号がマイクロプロセッサで用いられる場合には、マイクロプロセッサは、時として、PWM出力信号の作成において他のモジュールと直接的にかかわる。しかしながら、プロセッサ命令のために必要とされるサイクルタイムに対して、PWM出力信号の生成は長い時間をとり得る。マイクロプロセッサのタスクの1つがPWM出力信号の生成において手助けするものである場合、マイクロプロセッサ上で走るソフトウェアは、典型的には、カウンタ、比較値保持レジスタ及び比較器の処理と関連する様々な義務を果たすためにリアルタイムに割込みをかけられる。これらの割込みが、頻繁に生じ、典型的にはマイクロプロセッサの処理時間のうちの相対的にかなり多くの時間帯(relatively significant windows)を占めることから、チップのマイクロプロセッサのPWMモジュールとのかかわり (involvement)は、マイクロプロセッサの能力において、他の(PWM関連ではない)タスクに遅れずについていくのに著しい負担となり得る。
【0004】
マイクロプロセッサがPWM関連ではないタスクに遅れずにより良くついていくことが出来るようにマイクロプロセッサをサポートするための努力がなされている。或るアプローチは、専らこれらのPWM関連のタスクのうちの幾つかを行なう付加的な論理回路をチップの設計に盛り込み、それによって、直接的にこの負担を幾らか相殺するものである。このようなアプリケーションにおいては、カウンタの出力は、時として、PWM出力信号によって表わされる入力パルスの所望のパラメータを計算するためにマイクロプロセッサのソフトウェアによって用いられる。別のアプローチは、マイクロプロセッサのクロックスピードは絶えず増大しているので、単に、この増大したクロックスピードを用いて、他のタスクがより素早く完了されるようにし、それによって、マイクロプロセッサが、負担となっているPWM関連のタスクをサポートするのに利用可能な時間をより多くするものである。残念なことに、多くのチップ及びアプリケーションの場合、チップ面積(chip real estate)及び利用可能な処理時間は、あまり融通の利くものではない。
【0005】
他のアプリケーションは、典型的には、専用の機能に対して利用可能なチップピンがより少ないチップ内のより汎用性のある機能(又はプログラマブルな柔軟性)、及びより速いデータ処理速度を必要とする。典型的に、専用の機能のために利用可能なチップピンがより少ないコンパクトなチップ設計の場合は、専用回路のために残されているスペースは、たとえあるとしても、ほとんどない。これらの例において、各チップピンに対して多数の機能を供給し、機能が、現場(field)でプログラマブルに、又は製造のより遅い段階において規定されることは有利である。
【0006】
【発明が解決しようとする課題】
本発明は、上記の課題に対処するパルス幅変調(PWM)回路、及び必要とされてはいないが、PWM機能専用である比較値保持レジスタ及び比較器などの回路なしに実施され得るPWM技法を目的としている。本発明は、多数の実施例及びアプリケーションにおいて例示され、その幾つかが以下に要約されている。
【0007】
【課題を解決するための手段】
或る実施例によれば、本発明は、PWM信号がカウンタロード値及びクロック信号に応じて生成される技法及び回路装置を目的としている。前記技法は、前記カウンタロード値を記憶する入力レジスタを持つ回路装置の使用を伴う。第1論理回路は、前記ロード値又は該ロード値の補数(complement)のいずれかである論理回路出力を供給するために記憶された該ロード値及び制御信号に応答する。更に、PWM回路は、前記論理回路出力に対してカウントをし、前記制御信号に応じて前記論理回路出力に対してカウントを再開するカウンタ回路を持つ。第2論理回路は、前記カウンタがオーバフローしきい値に達するのに応じて前記制御信号を作成し、前記PWM出力信号は、前記制御信号から又は該制御信号と関連して供給され得る。これらの実施例は、相対的に少量の付加的な回路で既存のタイマ/カウンタにPWM機能が付加されることを可能にし、上記の背景に記載されている問題を含む問題に対処する。
【0008】
他の特徴は、上記の制御信号の付加的な使用を目的としている。例えば、或るより特定的な実施例においては、前記制御信号が、ロード値又は該ロード値の補数のいずれかとして論理回路出力を供給するのと関連して第1論理回路にタイミングを供給するのに用いられる。別の特定の実施例においては、前記制御信号は、前記ロード値の補数として前記論理回路出力を供給するのと関連して用いられる1の補数の実施の原因となるために補正がなされるべきか否かを示すために用いられる。
【0009】
有利なことには、上記の技法(及びその変形例)は、現在多くの市販のチップ中に存在するカウンタによって供給される機能をはずすことなしに実施され得る。少数の付加的な論理ゲートを設けるだけで、現在のカウンタ設計は、該設計の既存の機能又はPWM機能のいずれかを選択的に(プログラマブルに)供給するよう適合され得る。回路スペース及び/又は利用可能なチップピンに関して関心を持つチップ設計に対して、本発明の実施は極めて有益であり得る。上記の本発明の要約は、本発明の例示される実施例の各々又は全ての実施例を説明することを意図するものではない。以下の図及び詳細な説明は、より特定的にこれらの実施例を例示する。
【0010】
本発明は、添付図面と関連して後述する本発明の様々な実施例の詳細な説明を考慮してより完全に理解され得る。
【0011】
本発明は、様々な変形例及び別の形態に適用可能であるが、それらのうちの特定のものを、図面において一例として図示しており、以下に詳細に記載している。しかしながら、本発明を記載されている特定の実施例に限定することを意図したものではないことを理解されたい。逆に、添付されている特許請求の範囲によって規定されているような本発明の趣旨及び範囲内に入る全ての変形例、均等物及び代替例を対象として含めることを意図している。
【0012】
【発明の実施の形態】
本発明は、パルス幅変調(PWM)機能を必要とする又はPWM機能によって恩恵を受ける様々な異なるタイプのアプリケーションに適用可能であると考えられ、別のカウンタ関連の機能を供給するために容易に再構成され得るPWM回路アーキテクチャ、又は挑戦的な回路スペースであり、比較値保持レジスタ及び比較器の回路などの従来のPWM回路を収容することが出来ないPWM回路アーキテクチャによって恩恵を受けるチップアプリケーションに対してとりわけ有用であることが分かった。必ずしもこのようなアプリケーションに限定されないが、本発明の様々な特徴は、このことに関連する様々な例の記載を介して認識され得る。
【0013】
或る実施例によれば、本発明は、選択可能な動作モードを持つ再構成可能なPWM回路アーキテクチャを供給する。このアーキテクチャは、PWM出力信号を生成するパルス幅変調回路を含み、このPWM出力信号は主として自動リロードカウンタのための被制御フィードバック(controlled feedback)を用いて生成される。多くの従来の自動リロードカウンタは、カウンタのオーバフロー条件(overflow condition)の発生を示す出力トグル機能を持つ。或る特定の実施例は、出力トグル機能(即ち「トグル信号」)を用いて、自動リロードタイマ/カウンタ(「カウンタ」)にフィードバックを供給して、タイマカウントを変える。特定的には、タイマカウントは、(例えば、計数機(counting machine)をロードするために用いられる)入力保持レジスタと、(例えば、逐次カウントを行なうために計数機によって用いられる)カウントレジスタとの間のリロード・パスにおいて補数にされる。カウンタがオーバフローする場合、入力保持レジスタのコンテンツがカウントレジスタに転送され、カウントはカウントレジスタ中の値から行なわれる。
【0014】
本発明によれば、PWM信号の周期が一定であれば、PWM信号は、バイナリ・タイムライン(binary timeline)に沿ったハイマーク(high mark)及びローマークの合計から成っていると見なされ得る。例えば、全周期が256タイマカウントである場合には、全周期を規定するタイムラインに沿ったハイの時間(high times)及びローの時間(low times)は互いの負の値、即ち、ハイ = −ロー、ロー = −ハイである。これに関連して、PWM信号は、トグル信号の一方のフェーズにおいてカウントレジスタに二進数「X」をロードし、他方のフェーズにおいて二進数「−X」をロードすることにより達成される。この方法において、一方のフェーズの場合は、計数機は、二進数「X」から、オーバフロー条件が発生するまでカウントし、オーバフロー条件が発生する時には、トグル信号の他方のフェーズが、カウントのために二進数「−X」をロードし、それにより、前記一方のフェーズが計数機に再び二進数「X」からカウントさせるまでカウンタにカウントさせる。
【0015】
計数機及び該計数機の関連するレジスタの各々が「N」ビット幅であり、Nが3と等しい特定の例を考える。この例は、PWM信号を表わすための2N(又は8)個のバイナリカウント状態(binary counting states)を可能にする。カウンタは、カウントアップ(逆にダウン)をし、入力保持レジスタは、最初に、PWMサイクルが5−ハイ/3−ローのデューティサイクル比を作成すべきことを示すために二進数「101」をロードされると仮定すると、計数機はカウントレジスタから「101」を受け取り、カウントはカウントレジスタ中のこのバイナリ値から行なわれる。このカウント中、トグル信号は3サイクルの間同じ状態のままである。カウントがオーバフロー条件に達すると、二進数「−X」、即ちこの例においては「011」をロードするトグル信号の他方のフェーズに遷移する。カウントレジスタに「011」をロードすることにより、計数機は、オーバフロー条件への到達に対応する5サイクルの間トグル信号が逆の状態のままであるようにカウントする。計数機が再びオーバフロー条件に達する場合、トグル信号から供給されるフィードバックにより、「101」がもう一度カウントレジスタにロードされ、カウントが上記のように行なわれ、それによって、所望の5−ハイ/3−ローのデューティサイクルを確立する。このようなアプローチは、1の補数(one’s complement)が正確には所望のデューティサイクルを作成しない或る状況の場合には近似である。しかしながら、正確なデューティサイクルの達成が重要ではない、及び/又は「N」が相対的に大きいことが不正確さを相対的に取るに足らなくする多くのアプリケーションとってこれは許容可能であり得る。
【0016】
本発明の他の実施例は、事実上又は実際に、入力保持レジスタとカウントレジスタとの間のリロード・パスにおいてバイナリ値の(1の補数ではなく)「2の補数」をもたらすロジックを用いて、この近似を克服し、所望のデューティサイクルを正確に供給する。斯くして、二進数「−X」は、単に二進数「X」のビットの各々を反転させる代わりに、真の「2の補数」を達成するロジックを用いて作成され、所望のデューティサイクル比は、計数機が入力保持レジスタ中の真の補数にされたバイナリ値(true complemented binary value)からサイクルの全数をカウントすることを可能にすることによって達成される。
【0017】
当業者には、「補数」が、例えば、入力保持レジスタとカウンタレジスタとの間でNビットの各々に対して2入力XORゲート(又は「XNOR」ゲート、XOR関数となるいずれか一方)を用いることを含む様々な方法で達成され得ることが分かる。例えば、80C51タイプのマイクロコントローラチップにおいては、8ビットの各々に対してTHxレジスタとTLxレジスタとの間に2入力XORゲートが付加される。XORへの一方の入力はTHxレジスタの出力であり、他方の入力はトグルピン(toggledpin)、Txである。XORゲートの出力は、TLxレジスタに供給される。斯くして、TLxレジスタには、トグル出力(toggled output) 、Txの状態に依存して、プログラムされた値「X」又は「X」の補数のいずれかがロードされる。
【0018】
上記に関連して真の「2の補数」を達成するための様々な方法もある。或る方法は、「2の補数」の計算を用いる他のアプリケーションにおいては普通なことであるが、XOR関数を供給する回路に加えて又は該回路の代わりにより高度な論理回路を用いるものである。他の例においては、「2の補数」は、入力保持レジスタとカウンタレジスタとの間でNビットの各々に対して上記のXOR関数のロジックを使用し、且つカウンタのオーバフロー条件の1サイクル/カウント前にトグル機能をトリガするロジックも使用することにより、達成され得る。これは、例えば、カウンタのパラレル出力の最下位ビット(LSB)のパス中にORゲート(又はNORゲート、各々がOR関数を供給する)を配置して、ORゲートの出力がカウンタのオーバフロー条件(典型的には、Nビットの各々が論理の「1」である場合)を検出するために用いられるロジック(即ちANDゲート)のLSBを駆動する(drive)ようにすることにより達成され得る。ORゲートは、(典型的にはラッチされる)トグル信号が逆の状態(即ち「−X」フェーズ)のために作成されている場合にしか用いられない。斯くして、単一のORゲートへの2入力の一方は、カウンタのパラレル出力のLSBであり、他方の入力は、ラッチされたトグル信号であり、ORゲートの出力は、カウンタのオーバフロー条件を検出するのに用いられるANDゲートのLSB入力を駆動する。このように、カウンタがオーバフローしきい値に達するのを検出するために単一のORゲートが用いられる。多数の例に照らして、この2の補数のロジックが用いられていない場合、オーバフローしきい値はカウンタのオーバフロー条件と同じであることは分かるであろう。
【0019】
このようにカウンタのオーバフロー条件を予測することは、少なくとも2つの理由で有利である。第1に、このアプローチは、ほとんど付加的なロジックを必要とせず、例えば、ORゲートがEXORロジックに対する著しい付加である。第2に、このアプローチは、Nが小さいアプリケーションに対してさえ、極めて正確な2の補数を供給する。
【0020】
図1は、本発明の上記の特徴のためのアーキテクチャを供給するために用いられ得る様々な例の回路を示している。図1においては、パルス幅変調回路100は、最初に、入力(リロード)レジスタ110に対してロードし、ポート112におけるパルス幅変調出力信号のためのデューティサイクルを規定するマイクロプロセッサ(即ち、「MPU」で示されているマイクロコントローラ)104などのツールを含む。入力レジスタ110は、変更されていない形態又は補数にされた形態のいずれかでカウンタ116のためにパラレルにロードされた値を記憶し、出力するよう設計される。図1において示されている例においては、トグル・フリップ/フロップロジック124が、「−X」条件/フェーズがあることを示す場合にのみ、ロードされた値は、ロード値の1の補数を作成する補数論理回路(complement logic circuit)120を介して与えられる。上記のように、この1の補数の関数は、EXORゲートを介して達成され得る。「X」条件/フェーズの間、補数論理回路120は、単にロード値をカウンタ116へ通過させる。
【0021】
カウンタ116は、クロック信号によって規定される速度で、ロードされた値(即ち論理回路出力)に対して、例えば、該ロードされた値から始めて、カウントし、カウンタがしきいカウントに達すると、このリロードを命じるカウンタのオーバフローロジック128に応じて論理回路出力に対してカウントを再開するよう適合されるアップカウンタである。
【0022】
カウンタのオーバフローロジック128は、上記のORゲート機能を用いて、「−X」条件/フェーズのための真の「2の補数」の達成と関連して上記の補正を供給するよう実施され得る。このように、カウンタのオーバフローロジック128は、「X」条件/フェーズの間に実際のオーバフロー条件がある場合、及び「−X」条件/フェーズの間に実際のオーバフロー条件が予測(anticipate)される場合にカウンタ116にリロードするよう命じる。
【0023】
また、本発明によれば、上記の技法の変形例は、ロード機能、補数機能及びカウント機能の各々を実施するのにソフトウェアを用いるマイクロプロセッサにおいて行なわれ得る。或るこのような特定の実施例においては、タイマフラグ割込みが、オーバフロー条件の発生に応じて用いられ、これに応じて、2つのあり得る値(変更されていない値又は補数にされた値)のうちのどちらが次のカウントサイクルに対してロードされる必要があるかを決定するために出力ピンの状態がチェックされる。
【0024】
本発明のより特定的な実施例においては、カウントが0000 0000又は1111 1111のいずれかである場合に適切な出力状態を強制し、事実上、零のカウントに対してはPWM出力をハイにさせ、最大のカウントに対してはPWM出力をローにさせる1つ以上の論理回路が付加される。これは、回路(例えばトグルフリップフロップ)へのプリセット入力又はクリア入力のいずれかを駆動する、又は適切な出力をもたらすために直接的にポートピンロジックを駆動するための単純なゲートを用いて実施され得る。これは、一般に、零のカウントにおいてはPWM出力をハイにさせ、最大のカウントにおいてはPWM出力をローにさせることにより対処されている、あり得る最小カウント及びあり得る最大カウント(例えば、8ビットカウンタの場合は0000 0000及び1111 1111)と関連する問題に対処するのにとりわけ有用である。この点について、図1は1つの実施例を示しており、この実施例においては、最小(例えば全零の)検出器130は、PWM出力をハイにさせるためにトグル・フリップ/フロップロジック124にプリセット信号132を送るよう適合され、最大(例えば全1の)検出器140は、PWM出力をローにさせるためにトグル・フリップ/フロップロジック124にクリア信号142を送るよう適合される。
【0025】
上記の様々な実施例は、一例として記載されているに過ぎず、本発明を限定するよう解釈されるべきではない。上記の記載及び図表に基づいて、当業者は、本明細書に図示され、記載されている典型的な実施例及びアプリケーションに厳密には従わない本発明に対する様々な修正及び変形がなされ得ることを容易に認識するであろう。このような修正例及び変形例は、特許請求の範囲に記載の本発明の本当の趣旨及び範囲から外れない。
【図面の簡単な説明】
【図1】本発明の様々な特徴を実施し、実行するのに用いられ得る様々な例示回路を図示するブロック図である。
Claims (28)
- カウンタロード値及びクロック信号に応じてパルス幅変調出力信号を生成するパルス幅変調回路であって、
− 前記カウンタロード値を記憶するよう適合される入力レジスタ、並びに記憶された前記ロード値及び制御信号に応答する第1論理回路を含み、前記第1論理回路が、前記ロード値又は該ロード値の補数のいずれかである論理回路出力を供給するよう適合されているカウンタ装置であって、前記クロック信号に基づいて前記論理回路出力に対してカウントし、前記制御信号に応じて前記論理回路出力に対してカウントを再開するよう適合されるカウンタ回路を更に含む当該カウンタ装置と、
− 前記カウンタがオーバフローしきい値に達するのに応じて前記制御信号を作成するよう適合される第2論理回路とを有するパルス幅変調回路。 - 前記オーバフローしきい値が、前記カウンタのオーバフロー条件であることを特徴とする請求項1に記載のパルス幅変調回路。
- 前記オーバフローしきい値が、前記カウンタのオーバフロー条件と異なる或るカウントに対応することを特徴とする請求項1に記載のパルス幅変調回路。
- 前記第1論理回路が、ビットごとに前記記憶されたロード値及び前記制御信号に応答するEXOR関数を含むことを特徴とする請求項1に記載のパルス幅変調回路。
- 前記第1論理回路が、ビットごとに前記記憶されたロード値及び前記制御信号に応答するEXOR関数を含み、前記ロード値の前記補数は1の補数値であることを特徴とする請求項1に記載のパルス幅変調回路。
- 前記ロード値の前記補数は1の補数値であることを特徴とする請求項1に記載のパルス幅変調回路。
- 前記ロード値の前記補数は2の補数値であることを特徴とする請求項1に記載のパルス幅変調回路。
- 前記第2論理回路が、前記カウンタがオーバフロー条件に達することを予測するよう更に適合されることを特徴とする請求項1に記載のパルス幅変調回路。
- 前記オーバフローしきい値が、前記カウンタのオーバフロー条件であることを特徴とする請求項1に記載のパルス幅変調回路。
- 前記ロード値又は該ロード値の補数のいずれかの選択された一方である前記論理回路出力からカウントする場合に、前記カウンタがオーバフローしきい値に達することを前記第2論理回路が予測するのに応じて、前記制御信号が作成されることを特徴とする請求項1に記載のパルス幅変調回路。
- 前記カウンタロード値の関数として前記パルス幅変調出力信号のデューティサイクルを規定するよう適合されるマイクロプロセッサ回路を更に含むことを特徴とする請求項1に記載のパルス幅変調回路。
- 前記パルス幅変調出力信号が、前記制御信号の関数に対応するデューティサイクルを持ち、前記カウンタロード値を制御することによって前記デューティサイクルを変えるよう適合されるマイクロプロセッサ回路を更に含むことを特徴とする請求項1に記載のパルス幅変調回路。
- カウンタに対応する最小カウント及び最大カウントにおいて適切な出力状態を強制するよう適合される論理回路を更に有し、前記論理回路は、最小のカウントにおいて前記PWM出力をハイにさせ、最大のカウントにおいて該PWM出力をローにさせるよう適合されていることを特徴とする請求項1に記載のパルス幅変調回路。
- 前記論理回路が、当該回路中のトグルフリップフロップへの選択された入力を駆動して、前記PWM出力を強制するよう適合される少なくとも1つのゲートを含むことを特徴とする請求項13に記載のパルス幅変調回路。
- 前記論理回路が、直接的にポートピンロジックを駆動して、前記PWM出力を強制するよう適合されることを特徴とする請求項13に記載のパルス幅変調回路。
- クロック信号を持つデジタル回路において使用するために、カウンタロード値に応じてパルス幅変調信号を生成する方法であって、
− 前記カウンタロード値を記憶するステップと、
− 記憶された前記ロード値及び制御信号に応答し、該ロード値又は該ロード値の補数のいずれかである論理回路出力を作成するステップと、
− 前記論理回路出力に応じて、デジタルカウンタを用いて、前記クロック信号に基づいて該論理回路出力に対してカウントをし、前記制御信号に応じて該論理回路出力に対して前記カウントを再開するステップと、
− 前記カウントがオーバフローしきい値に達するのに応じて前記制御信号を作成するステップとを有する方法。 - 前記オーバフローしきい値が、前記カウンタのオーバフロー条件であることを特徴とする請求項16に記載の方法。
- 前記オーバフローしきい値が、前記カウンタのオーバフロー条件と異なる或るカウントに対応することを特徴とする請求項16に記載の方法。
- 前記ロード値の補数である論理回路出力を作成するステップが、ビットごとに前記記憶されたロード値及び前記制御信号に応答するEXOR関数を行なうステップを含むことを特徴とする請求項16に記載の方法。
- 前記ロード値の補数である論理回路出力を作成するステップが、ビットごとに前記記憶されたロード値及び前記制御信号に応答するEXOR関数を行なうステップを含み、前記ロード値の前記補数は1の補数値であることを特徴とする請求項16に記載の方法。
- 前記ロード値の前記補数が1の補数値であることを特徴とする請求項16に記載の方法。
- 前記ロード値の前記補数が2の補数値であることを特徴とする請求項16に記載の方法。
- 前記オーバフローしきい値が、前記カウンタのオーバフロー条件であることを特徴とする請求項16に記載の方法。
- 前記オーバフローしきい値が、前記カウンタのオーバフロー条件を予測させるものであることを特徴とする請求項16に記載の方法。
- 前記ロード値又は該ロード値の補数のいずれかの選択された一方である前記論理回路出力からカウントする場合に、前記カウンタが前記オーバフローしきい値に達することを前記第2論理回路が予測するのに応じて、前記制御信号が作成されることを特徴とする請求項16に記載の方法。
- 前記カウンタロード値の関数として前記パルス幅変調出力信号のデューティサイクルを規定するステップを更に含むことを特徴とする請求項16に記載の方法。
- 前記パルス幅変調出力信号が、前記制御信号の関数に対応するデューティサイクルを持ち、前記カウンタロード値を制御することによって前記デューティサイクルを変えるステップを更に含むことを特徴とする請求項16に記載の方法。
- カウンタロード値及びクロック信号に応じてパルス幅変調出力信号を生成するパルス幅変調回路であって、
− 前記カウンタロード値を記憶する手段と、
− 記憶された前記ロード値及び制御信号に応答し、該ロード値又は該ロード値の補数のいずれかである論理回路出力を作成する手段と、
− デジタルカウンタを含み、前記論理回路出力に応答し、前記クロック信号に基づいて該論理回路出力に対してカウントをし、前記制御信号に応じて該論理回路出力に対して前記カウントを再開する手段と、
− 前記カウントがオーバフローしきい値に達するのに応じて前記制御信号を作成する手段とを有するパルス幅変調回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/815,145 US20020136290A1 (en) | 2001-03-22 | 2001-03-22 | Pulse-width modulation with feedback to toggle module |
PCT/IB2002/000829 WO2002078184A2 (en) | 2001-03-22 | 2002-03-21 | Pulse-width modulation with feedback to toggle module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004524761A true JP2004524761A (ja) | 2004-08-12 |
JP4098091B2 JP4098091B2 (ja) | 2008-06-11 |
Family
ID=25216993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002576300A Expired - Fee Related JP4098091B2 (ja) | 2001-03-22 | 2002-03-21 | トグルモジュールへのフィードバックを備えるパルス幅変調 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20020136290A1 (ja) |
EP (1) | EP1419578B1 (ja) |
JP (1) | JP4098091B2 (ja) |
AT (1) | ATE385070T1 (ja) |
DE (1) | DE60224809T2 (ja) |
WO (1) | WO2002078184A2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1573914A1 (en) * | 2002-12-10 | 2005-09-14 | Koninklijke Philips Electronics N.V. | Hardware/software implementation of a pwm with enhanced features using a standard microprocessor |
US7376182B2 (en) * | 2004-08-23 | 2008-05-20 | Microchip Technology Incorporated | Digital processor with pulse width modulation module having dynamically adjustable phase offset capability, high speed operation and simultaneous update of multiple pulse width modulation duty cycle registers |
KR100802656B1 (ko) * | 2006-06-22 | 2008-02-14 | 주식회사 애트랩 | 접촉 감지 센서 및 이의 동작 방법 |
DE102014202077A1 (de) * | 2014-02-05 | 2015-08-06 | Robert Bosch Gmbh | Digitale Schaltung zur Erzeugung eines pulsweitenmodulierten Signals, insbesondere zur Regelung einer analogen Größe |
US11595027B2 (en) | 2021-03-01 | 2023-02-28 | Nxp Usa, Inc. | High frequency pulse width modulation shaping |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR930003255B1 (ko) * | 1989-08-31 | 1993-04-24 | 금성일렉트론 주식회사 | 프로그래머블 서브프레임 방식의 pwm 회로 |
US5485487A (en) * | 1994-02-25 | 1996-01-16 | Motorola, Inc. | Reconfigurable counter and pulse width modulator (PWM) using same |
US5675297A (en) * | 1996-04-29 | 1997-10-07 | Delco Electronics Corporation | Integrated pulse-width modulation circuit with thermal shutdown circuit |
JP2912290B2 (ja) * | 1997-03-25 | 1999-06-28 | 日本電気アイシーマイコンシステム株式会社 | Pwm制御回路 |
JP3039781B1 (ja) * | 1998-11-04 | 2000-05-08 | 日本電気株式会社 | タイマ回路 |
JP3559726B2 (ja) * | 1999-06-29 | 2004-09-02 | Necエレクトロニクス株式会社 | パルス幅変調信号生成装置 |
-
2001
- 2001-03-22 US US09/815,145 patent/US20020136290A1/en not_active Abandoned
-
2002
- 2002-03-21 AT AT02713089T patent/ATE385070T1/de not_active IP Right Cessation
- 2002-03-21 JP JP2002576300A patent/JP4098091B2/ja not_active Expired - Fee Related
- 2002-03-21 WO PCT/IB2002/000829 patent/WO2002078184A2/en active IP Right Grant
- 2002-03-21 DE DE60224809T patent/DE60224809T2/de not_active Expired - Lifetime
- 2002-03-21 EP EP02713089A patent/EP1419578B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE60224809T2 (de) | 2009-01-22 |
WO2002078184A2 (en) | 2002-10-03 |
JP4098091B2 (ja) | 2008-06-11 |
WO2002078184A3 (en) | 2004-02-05 |
ATE385070T1 (de) | 2008-02-15 |
EP1419578B1 (en) | 2008-01-23 |
EP1419578A2 (en) | 2004-05-19 |
US20020136290A1 (en) | 2002-09-26 |
DE60224809D1 (de) | 2008-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2885256B2 (ja) | マイクロコンピュータ | |
US9438248B2 (en) | Low power digital self-gated binary counter | |
JP4699927B2 (ja) | 入出力共用端子制御回路 | |
JP4129345B2 (ja) | 電力削減のための複数の等価機能ユニットの制御 | |
US20120268163A1 (en) | Configurable logic cells | |
US9035710B2 (en) | PWM signal generating circuit, printer, and PWM signal generating method | |
JP4098091B2 (ja) | トグルモジュールへのフィードバックを備えるパルス幅変調 | |
JP3506917B2 (ja) | 位相比較器 | |
JP3696077B2 (ja) | 電圧変換回路及びこれを備えた半導体集積回路装置 | |
US6404839B1 (en) | Selectable clock divider circuit with a 50% duty cycle clock | |
JP2001184234A (ja) | ウォッチドッグタイマ | |
TW437169B (en) | Reset circuit for flip-flop | |
JP4089445B2 (ja) | 半導体集積回路装置 | |
TWI599178B (zh) | 高解析度之脈衝寬度調變器 | |
JP3312648B2 (ja) | パルス信号発生装置及びパルス信号発生方法 | |
US6839783B2 (en) | Programmable state machine interface | |
US6556057B2 (en) | Noise suppression circuitry and method | |
US5199052A (en) | Reload timer circuit | |
JP2009038128A (ja) | 半導体集積回路装置 | |
JP2013211682A (ja) | パルス信号生成回路、パルス信号生成方法 | |
US8559246B2 (en) | Digital retention voltage generation | |
US6212594B1 (en) | Timer with fixed and programmable interrupt periods | |
JP3905022B2 (ja) | クロック切替え装置 | |
JP2001264345A (ja) | 回転センサ信号処理ic | |
JP3215583B2 (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041221 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070626 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070724 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070816 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070921 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071219 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080312 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |