JP3215583B2 - 半導体集積回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、低消費電力化を行う
半導体集積回路（以下、ＬＳＩという）に関するもので
ある。

【０００２】

【従来の技術】一般に、ＬＳＩ内部の回路は、状態を保
持するレジスタと、入力に対して一位に決定される信号
を出力する組合せ回路とに大別できる。従来のＬＳＩで
は、例え、組合せ回路の入力が比較的最近入力された値
と同一であっても、再度、組合せ回路を動作させて、出
力値を発生させていた。したがって、同じ値を得るため
に、組合せ回路を無駄に動作させなければならず、消費
電力を増大させていた。

【０００３】図６は、従来のＬＳＩの一般的な構成を示
す図である。図６において、１は入力データ５をクロッ
ク信号線８のクロックＡにより保持するラッチ２の出力
線１０の出力とクロックＡによりコントロール信号線６
のコントロール信号を保持するラッチ３の出力とを入力
としてこれらの入力パターンを処理し入力により一位な
データを出力する機能ブロック（組合せ回路）である。

【０００４】この組合せ回路１の出力線１１の出力は、
クロック信号線９のクロックＢのタイミングでラッチ４
に保持される。ラッチ４は、保持した結果を出力線７に
出力する。

【０００５】このような従来のＬＳＩでは、ある機能ブ
ロックは、入力信号に対して一位な処理結果を出力線に
出力するという動作を繰り返していた。

【０００６】しかしながら、このような従来のＬＳＩの
機能ブロックは、機能ブロックの入力が同じならば同じ
出力結果が発生されるにもかかわらず、連続または比較
的近い時間内に同じ入力値が入力されても繰り返し入力
値に基づいて再度機能ブロックが処理を行うものであっ
て、入力値が同じならば出力値も等しい。したがって、
処理結果が予めわかっているにもかかわらず、同じ処理
を繰り返していたために、使わなくてもよい無駄な消費
電力を浪費していた。

【０００７】図６は、従来の半導体集積回路ＬＳＩの構
成を示す図である。図６において、１は、入力線１０の
データ入力をコントロール信号線１２のコントロール信
号に従って処理し、処理結果を出力線１１に出力する機
能ブロック（組合せ回路）である。２は、クロック信号
線８のクロック信号Ａによって入力線５のデータ入力を
保持すると同時に保持した値を信号線１０に出力するラ
ッチを示す。３は、コントロール信号線６のコントロー
ル信号をクロック信号線８のクロックＡにより保持し、
保持した値を信号線１２に出力するラッチを示す。４
は、組合せ回路１の出力線１１の処理結果出力をクロッ
ク信号線９のクロックＢで保持し、保持したデータを信
号線７へ出力するラッチを示す。

【０００８】次に、この回路の動作を図６を用いて説明
する。初めに、入力線５の入力データ、コントロール信
号線６のコントロール信号は、クロック信号線８のクロ
ックＡによって、それぞれラッチ２、ラッチ３に保持さ
れると同時に、ラッチ出力線１０および出力線１２に出
力される。

【０００９】機能ブロック１は、コントロール信号線１
２のコントロール信号値に従って出力線１０のデータを
処理して、結果を出力信号線１１に出力する。この機能
ブロック１は、組合せ回路であるので、コントロール信
号線１２のコントロール信号および入力線１０のデータ
入力が決まれば一位な処理結果を出力線１１に出力す
る。この処理結果は、クロックＢによってラッチ４に保
持されると同時に、出力線７へ出力する。つまり、この
回路の動作は、入力データをコントロール信号に従い、
機能ブロックが処理して、結果を信号線７に出力する。

【００１０】次のマシンサイクルでは、データ入力線５
には、次に処理すべきデータが入力され、一方、コント
ロール信号線６には、入力データに対して、それをどの
ように処理するかを指示する制御信号が入力され、同様
の処理がなされる。

【００１１】このように、各マシンサイクル毎にデータ
およびコントロール信号が入力し、機能ブロックは、コ
ントロール信号に従いデータを処理し、処理された結果
は、クロック信号線９のクロックＢによって、ラッチ４
に保持され処理結果として信号線７へ出力されるという
動作を繰り返す。

【００１２】

【発明が解決しようとする課題】この発明は、以上のよ
うな課題を解決するためになされたものであり、従来結
果のわかっている同じ処理を繰り返して無駄な消費電力
を浪費していたのを、処理をする前に事前に検出し、再
度入力データに対して処理を行う代わりに、以前計算し
た結果を演算処理結果として使用することによって、機
能ブロックを動作させる必要がなくなり、消費電力を低
減することが可能である。

【００１３】つまり、この発明は、機能ブロックへの入
力およびその入力を機能ブロックが処理した結果を、あ
る程度の時間保持する手段と、この保持している入力パ
ターンと次に入力されるパターンを比較し一致・不一致
を検出する比較手段を備え、一致した場合は、機能ブロ
ックの動作を止めその代わりに一致した入力パターンに
対応する出力パターンを処理結果として出力する手段
と、一致しなかった場合には、従来例同様機能ブロック
が現入力を用いて処理を行うことを特徴とする消費電力
低減手段を備える。

【００１４】また、更に改良された構成においては、入
力パターンの出現頻度の高いものを、より長い期間保持
するような機構を具備し、消費電力を一層低減させるよ
うな機能を備える。

【００１５】そして、以上の発明の手段は、ハードウエ
アによるロジックで行うのではなく、ＬＳＩ上のソフト
ウエア（ファームウエア）によって実現しても、同様ま
たは相当の消費電力低減効果を得ることが可能である。

【００１６】第１の発明は、無用な繰り返し処理をより
適切に回避し消費電力を低減することができる半導体集
積回路を得ることを目的とする。

【００１７】第２の発明は、無用な繰り返し処理を適切
に回避し消費電力を一層低減することができる半導体集
積回路を得ることを目的とする。

【００１８】第３の発明は、消費電力をより一層低減す
ることができる半導体集積回路を得ることを目的とす
る。

【００１９】第４の発明は、消費電力をさらに的確に低
減することができる半導体集積回路を得ることを目的と
する。

【００２０】第５の発明は、消費電力を低減することが
できる半導体集積回路を迅速な作業で適切に得ることを
目的とする。

【００２１】

【課題を解決するための手段】第１の発明では、以前の
マシンサイクルの複数サイクルにおける入力パターンと
出力パターンとを保持する保持手段、現入力パターンと
保持している以前のマシンサイクルのいずれかにおける
入力パターンとを比較する比較手段を備え、現入力パタ
ーンと保持している以前のマシンサイクルのいずれの入
力パターンとも一致しなかった場合は、入力値に所定の
処理を施してそれを出力し、少なくとも１マシンサイク
ルにおける入力パターンが一致した場合は、所定の処理
の代わりに以前の該当するマシンサイクルの出力パター
ンを出力する。

【００２２】第２の発明では、１マシンサイクル前の入
力パターンと出力パターンとを保持する手段と、現入力
パターンと保持している１マシンサイクル前の入力パタ
ーンを比較する手段とを備え、現入力パターンと保持し
ている１マシンサイクル前の入力パターンとが一致しな
かった場合は、入力値に所定の処理を施してそれを出力
し、一致した場合は、所定の処理の代わりに１マシンサ
イクル前の出力パターンを出力することによって、同じ
処理を繰り返すことを回避して消費電力を低減する。

【００２３】第３の発明では、１マシンサイクル前およ
び複数マシンサイクル前の入力パターンと出力パターン
とを保持する手段と、現入力パターンと保持している入
力パターンを比較する手段とを備え、現入力パターンと
保持している入力パターンとが一致しなかった場合は、
入力値に所定の処理を施してそれを出力し、一致した場
合は、所定の処理の代わりに保持している出力パターン
を出力することによって、同じ処理を繰り返すことを回
避して消費電力を低減する。

【００２４】第４の発明では、出現頻度の高いパターン
をより長く保持して比較を行う。

【００２５】第５の発明では、半導体集積回路上のソフ
トウエアによって前記保持手段および比較手段による低
消費電力化処理を行う。

【００２６】

【作用】第１の発明においては、以前の複数マシンサイ
クルのいずれかと同じ入力パターンの場合に処理を繰り
返すことを回避する。

【００２７】第２の発明においては、直前のマシンサイ
クルと同じ入力パターンの場合に処理を繰り返すことを
回避する。

【００２８】第３の発明においては、１マシンサイクル
前または複数マシンサイクル前と同じ入力パターンの場
合に処理を繰り返すことを回避する。

【００２９】第４の発明においては、保持手段は出現頻
度の高いパターンをより長く保持する。

【００３０】第５の発明においては、半導体集積回路上
のソフトウエアによって同じ入力パターンの場合に処理
を繰り返すことが回避される。

【００３１】

【実施例】実施例１ 図１は、この発明の一実施例を示すブロック図である。
図１において、従来例を示す図６と同一符号は同様また
は相当部分を示す。１は、データ入力線１０のデータ入
力をコントロール信号線１２のコントロール信号に従っ
て処理し、処理結果を出力線１１に出力する機能ブロッ
ク（組合せ回路）である。２は、クロック信号線８のク
ロック信号Ａによって入力線５のデータ入力を保持する
と同時に保持した値を信号線１０に出力するラッチを示
す。３は、コントロール信号線６のコントロール信号を
クロック信号線８のクロックＡにより保持し、保持した
値を信号線１２に出力するラッチを示す。４は、組合せ
回路１の出力線１１の処理結果出力をクロック信号線９
のクロック信号Ｂで保持し、保持したデータを信号線７
へ出力するラッチを示す。前記機能ブロック１は組合せ
回路であって、本来的には、信号線１２のコントロール
信号および入力線１０のデータ入力が決まれば一位な処
理結果を信号線１１に出力する。すなわち、これらの入
力が決まれば一義的に決定される処理結果出力を導出す
るものである。ここで、この機能ブロック１は、信号線
１４のクロックＡイネーブル信号が入力されイネーブル
信号がハイレベルのときのみ動作し、それ以外のときは
動作しないので、イネーブル信号がロウレベルのとき
は、機能ブロックの電力消費量は非常に少なくなる。１
５は、過去に入力されたデータとコントロール信号を保
持して、現入力値と比較し、その一致・不一致を信号線
１４のクロックＡイネーブル信号および信号線１３のク
ロックＢイネーブル信号として１３に出力する比較回路
を示す。１６はクロックＡと信号線１４のクロックＡイ
ネーブル信号を入力し比較回路器が一致を示した場合の
みクロックＡを信号線１９に出力するＡＮＤゲートを示
す。１７はクロックＢと信号線１３のクロックＢイネー
ブル信号１３を入力し比較回路が一致を示した場合のみ
クロックＢを信号線１８に出力するＡＮＤゲートを示
す。

【００３２】次に、この実施例の動作を図１を用いて説
明する。初期状態として、この図の比較回路内の入力デ
ータおよびコントロール信号を保持する記憶手段および
演算処理結果を保持するラッチ４は、それぞれある入力
データとコントロール信号およびそれが機能ブロック１
に入力されたときの出力値１１の値にセットされる。

【００３３】次に、１マシンサイクル目には、まず、デ
ータ入力線５のデータ、コントロール信号線６コントロ
ール信号が入力される。次に、比較回路１５は、比較回
路内の１サイクル前のデータおよびコントロール信号値
を保持するレジスタの内容と現在のデータ入力およびコ
ントロール信号値を比較して、一致（ロウレベル）・不
一致（ハイレベル）の比較結果をクロックイネーブル信
号線１３、１４に出力する。このとき、比較器が一致を
示す信号を出力すれば、クロックＡおよびクロックＢ
は、それぞれ信号線１９および１８に伝達される。つま
り、比較回路は、はじめに入力データおよびコントロー
ル信号を比較回路内の比較値と比べて、一致した場合
は、ラッチ２、ラッチ３、は何の変化も起こらない。一
致しなかった場合は、入力線５のデータ入力およびコン
トロール信号はクロックＡのタイミングでラッチ２、ラ
ッチ３に保持される。

【００３４】一方、ラッチ４は、機能ブロック１の出力
線１１の出力の値を、比較回路が不一致と判定した場合
は、クロックＢのタイミングで保持し、一致と判断した
場合は、以前の状態を保持する。このとき、機能ブロッ
ク１は、比較回路が一致を示した場合は動作せず、不一
致であった場合のみ動作するようにする。

【００３５】このように、機能ブロックへの入力が直前
の値と異なる場合のみ、機能ブロックが動作するので、
同じ処理を連続して繰り返すことがなくなり、この機構
を設けない回路構成に比べて消費電力が少ない半導体集
積回路が得られる。

【００３６】実施例２ 図２は、この発明の他の実施例を示すブロック図であ
る。図２において、１〜１９は、図１の実施例と同様ま
たは相当部分を示す。２０は、比較器の複数ある比較パ
ターンの内のどのパターンに一致したかを示す信号線
（パス）を示し、２１は、信号線２０に従って一致した
パターンに対応する出力値を出力する信号線（パス）を
示す。

【００３７】次に、この実施例の動作を図２を用いて説
明する。初期状態として、この図の比較回路１５の比較
器１５１〜１５ｎは、ある初期値にセットされ、同時に
それに対応する出力値がラッチ４１〜４ｎにセットされ
る。

【００３８】次に、１マシンサイクル目には、まず、入
力線５の入力データ、信号線６のコントロール信号が入
力される。次に、比較回路１５は、比較器１５１〜１５
ｎの全てと現在入力しているデータおよびコントロール
信号を比較する。

【００３９】各比較器の内のどれか一つのパターンと一
致した場合は、比較器１５１〜１５ｎの内容およびラッ
チ４１〜４ｎの内容は、そのまま保持される。また、比
較回路１５は、信号線１３および信号線１４にパターン
が一致したことを示す信号（ロウレベル）を出力する。

【００４０】この信号線１４のロウレベルの信号によっ
て、クロックＡはマスクされるので、データ入力線５の
データおよび信号線６のコントロール信号は、それぞれ
ラッチ２およびラッチ３にはラッチされない。また、機
能ブロック１は、イネーブル信号１４がディセーブルで
あることを示しているので動作せず、従って、機能ブロ
ックが動作することによって消費する電力をなくすこと
ができ、何度も同じ演算処理を行い無駄な電力を消費す
ることを避けることが可能である。

【００４１】この回路は、機能ブロックによる演算を行
う代わりに、どの比較器が一致したかを示す信号戦２０
の信号により一致した入力パターンに対応する処理結果
であるラッチ４１〜４ｎの内の１パターンを信号線（パ
ス）２１に出力する。マルチプレクサ２２は、比較器の
一致・不一致の信号１３により、一致の場合は、信号線
２１の信号を出力線７に出力して、不一致の場合は、機
能ブロック１の処理結果出力である信号線１１の出力信
号を信号線７に出力するので、この場合（一致の場合）
は、比較器の一致したパターンの対応する出力期待値を
保持するラッチの値を出力線７に出力する。

【００４２】次に、各比較器の内のどのパターンとも一
致しなかった場合は、比較器１５１〜１５ｎはシフト動
作を行い、比較器１５２の内容は、比較器１５１へ、比
較器１５３の内容は、比較器１５２へ、比較器１５ｉ−
１の内容は、比較器１５ｉへと、それぞれシフトされ
る。比較器の最上位の比較器１５ｎは、現入力データお
よびコントロール信号値に置き換えられる。

【００４３】こうして一致しなかった場合に、比較器の
内容を一致しなかった入力パターンで更新していくこと
によって、比較器の内容は、最近に出現したｎ種類の入
力パターンが保持されることになる。また同時に、出力
ラッチ４１〜４ｎには、同様のシフト動作によって、比
較器１５１〜１５ｎに対応する出力値が保持されること
になる。

【００４４】また、一致しなかった場合は、比較回路１
５の出力線１３および１４の各出力はハイレベルである
ので、クロックＡおよびクロックＢは、それぞれ信号線
１８、１９に伝達され、入力線５のデータ、信号線６の
コントロール信号６は、ラッチ２、ラッチ３に保持され
る。機能ブロックは、イネーブル信号がハイレベルであ
るので、入力線５の入力データを信号線１２のコントロ
ール信号に従って処理して出力信号線１１に出力する。
また、このとき、マルチプレクサ２２は、信号線１３に
より信号線１１の内容を出力信号線７に伝達する。

【００４５】以上のように一致した場合は、機能ブロッ
ク１の動作は止められ、あらかじめ保持している演算処
理結果を出力し、一致しなかった場合は、機能ブロック
１は動作し、現在の入力値およびコントロール信号の内
容によって処理し、出力信号線７へこの処理結果を出力
する。このような回路においては、比較的最近の入力に
全く同じパターンが多く出現するような場合において同
じ処理を繰り返して行う必要がなく、その代わりにあら
かじめ保持しておいた出力パターンをマルチプレクサに
より選択して出力線７に出力するだけでよいので、従来
の回路に比べて消費電力を低減することが可能である。

【００４６】実施例３ 図３は、この発明の更に他の実施例を示す図である。こ
の実施例の比較器は、図２に示す実施例２の比較器１５
の代わりに使用され、更に効率よく消費電力を低減する
手段を提供するものである。つまり、この比較器を用い
た半導体集積回路においては、出現頻度の高い入力パタ
ーンおよびそれに対応する出力パターンをより長い期間
保持することによって、比較器の保持するパターンと機
能ブロックへの入力データおよびコントロール信号が一
致する確率を実施例２に示した装置よりも大きくするこ
とによって、より良い効率で半導体集積回路の消費電力
を低減することを可能にするものである。

【００４７】次に、この実施例の動作を図３を用いて説
明する。図３に示すこの実施例の比較回路は、比較回路
１５ａおよび１５ｂの主に２種類の機能ブロックからな
り、比較回路１５ａおよび１５ｂにおいて入力パターン
と比較器１５ｂ１〜１５ｂｍおよび比較器１５ａ１〜１
５ａｎを比較し、その比較結果を信号線２５、２４に出
力する。信号線１３、１４は、比較回路１５ａおよび１
５ｂのいずれかのパターンと入力パターンが一致したこ
とを示す信号線である。比較回路１５ａおよび１５ｂ
は、比較動作においては同様の動作を行うが、比較パタ
ーン保持においてそれぞれ独自の動作を行い、なおか
つ、連係して比較回路の入力に対する一致率を高める。

【００４８】比較回路１５ａにおいては、入力線５およ
び信号線６の入力が比較回路１５ａ、１５ｂのいずれと
も一致しなかった場合は、入力は比較回路１５ａの比較
器１５ａｎに入力されると同時に、比較器ｉは比較器ｉ
−１にシフトされる。比較器１に保持されていたデータ
は破棄される（ｉは自然数）。比較回路１５ａの一つの
パターンと一致した場合は、一致したという意味の信号
を信号線２５に出力し、どの比較器が一致したかを示す
信号を信号線２０に出力する。

【００４９】比較回路１５ｂの比較器の一つと入力パタ
ーンが一致した場合は、比較回路１５ａは一致／不一致
を示す信号線２５に不一致を示す信号（ロウレベル）を
出力し、どの比較器と一致したかを示す信号線２０にど
の比較器も一致しなかったことを表す信号（全てロウ）
を出力する。また、比較回路１５ａは、比較器の内容を
保持する。

【００５０】このように、比較回路１５ａは、比較回路
１５ａの比較器１５ａｎへ、どの比較器とも一致しなか
った入力値を取り込み、なおかつ、比較器１５ａ１〜１
５ａｎをシフトさせるので、最新の入力パターンｎ種類
が古い順に保持されることになる。つまり、最新のｎ種
類のパターンを用いて比較動作を行うことになる。

【００５１】次に、比較回路１５ｂの動作について説明
する。比較回路１５ｂは入力パターン５、６がそれ自身
の比較器１５ｂ１〜１５ｂｍのうちどれか一つと一致し
た場合は、まず、信号線２４に比較器の保持するパター
ンと一致したことを示す信号（ハイレベル）を出力し、
同時に、どの比較器と入力パターンが一致したかを示す
信号を信号２０に出力する。

【００５２】比較回路１５ｂの比較器１５ｂ２〜１５ｂ
ｍは、入力パターンと一致した場合、例えば比較器ｊが
一致した場合は、比較器ｊの内容は、比較器ｊ−１の内
容と交換される。比較器１５ｂ１のみは、入力パターン
と一致しても、変化せずに、そのまま保持される（ｊは
自然数）。

【００５３】比較器１５ａの入力のどれかと入力パター
ンが一致した（信号線２５がハイレベル）ときは、比較
器１５ｂｍの内容は破棄され、その代わりに、入力パタ
ーンが比較器１５ｂｍに保持される。比較回路１５ａ、
１５ｂのいずれとも一致しなかった場合は、比較回路１
５ｂの比較器１５ｂ１〜１５ｂｍの保持する値は、その
まま保持される。従って、比較回路１５ｂの比較器１５
ｂ１〜１５ｂｍの内容は、最新のｎ種類の入力パターン
の内もっとも多く出現した順番に並べられる。また、比
較器１５ｂｍだけが廃棄されるので、もっとも出現頻度
の低いパターンが廃棄され、出現頻度が高いものほど長
時間比較器に保持される。

【００５４】以上の動作が各マシンサイクル毎に繰り返
されることによって、入力パターンのうち出現頻度の高
いものほどより長い時間比較器に保持されるので、入力
パターンが比較器のパターンと一致する確率が高くな
り、それだけ効率よく消費電力を低減することが可能と
なる。

【００５５】実施例４ 図１、図２に示した実施例は、ＬＳＩを低消費電力化す
るために特別のハードウエアを付加した構成としたが、
マイクロプロセッサのようにプログラム（ファームウエ
アとしてＲＯＭに実装しても良い）によって動作するＬ
ＳＩについても、ソフトウエアの構成を工夫することに
よって、同様の低消費電力化が図れる。ソフトウエアで
実現したあるモジュールは、一般に入力と出力を持ち、
モジュールの機能としては、入力にある処理を施して出
力値を生成することである。従って、あるモジュールが
入力に対して出力が一位に決定されるのであれば、同じ
入力値に対して同じ演算を繰り返す必要はなく、その代
わりに以前に行った演算結果をある程度の数保存してお
き、それを出力値として使用すれば、実効のプログラム
ステップ数を削減することが可能である。

【００５６】この方式のソフトウエアにより低消費電力
化したＬＳＩの動作のフローチャートを図４に示す。は
じめに、プログラムはスタートから始まり、入力値の比
較を行う。ここで、図５に示すテーブルを参照し、テー
ブルに値が設定されているときは、現在の入力パターン
とテーブルの入力パターンを比較する。比較の結果、一
致するパターンがなければ、テーブルの最も出現回数の
少ないパターンの一つを現入力値と処理後の結果で置き
換え出現回数を１に設定する。一方、現入力がテーブル
の入力値と一致した場合は、処理はスキップされ、出力
はテーブルの出力が処理結果の代わりに使用される。こ
の時一致したテーブルのパターンの出現回数は１インク
リメントされる。以上の処理を繰り返すことにより、テ
ーブルに一致したパターンがあれば、処理をスキップす
ることができ、低消費電力化が可能である。

【００５７】このとき、出現回数は、そのパターンが現
れた回数インクリメントされ、最終的には、出現回数を
保持するレジスタの長さを超えオーバーフローすること
になる。このような場合は、オーバーフローする直前
に、参照テーブルに保持されている出現回数を０にリセ
ット、または小さい順に０、１、２…という値を代入し
て、オーバーフローを回避することが可能である。

【００５８】また、参照テーブルの容量には限界がある
ので、実施例３の比較器と同様に、最も出現回数の少な
い保持値を新たに発生した入力パターンと置き換えるこ
とによって、出現回数の高いパターンをより長時間保持
し、低消費電力化の効果を高めることが可能である。

【００５９】上述のような処理を行うことにより、同じ
動作を繰り返すことによる電力消費を少なくすることが
できるので、低消費電力の半導体集積回路を得ることが
可能である。

【００６０】

【発明の効果】第１の発明によれば、無用な繰り返し処
理をより適切に回避し消費電力を低減することができる
半導体集積回路を得ることができる。

【００６１】第２の発明によれば、無用な繰り返し処理
を適切に回避し消費電力を一層低減することができる半
導体集積回路を得ることを目的とする。

【００６２】第３の発明によれば、消費電力をより一層
低減することができる半導体集積回路を得ることができ
る。

【００６３】第４の発明によれば、消費電力をさらに的
確に低減することができる半導体集積回路を得ることが
できる。

【００６４】第５の発明によれば、消費電力を低減する
ことができる半導体集積回路を迅速な作業で適切に得る
ことができる。

【図面の簡単な説明】

【図１】 この発明の一実施例の半導体集積回路を示
す。

【図２】 この発明の他の実施例の半導体集積回路を示
す。

【図３】 この発明の低消費電力化手法に用いるもう一
つの比較器の構成を示す。

【図４】 この発明の一実施例のソフトウエアによる構
成のフローチャートである。

【図５】 この発明のソフトウエアによる構成の参照テ
ーブルを示す図である。

【図６】 従来の半導体集積回路の構成を示すブロック
図である。

【符号の説明】

１ 機能ブロック（組合せ回路）、２〜４ ラッチ、５
入力データの入力線、６ コントロール信号線、７
出力信号線、８ クロック信号Ａのクロック信号線、９
クロック信号Ｂのクロック信号線、１０ ラッチ出力
線すなわちデータ入力線、１１ 出力信号線、１２ コ
ントロール信号線、１３ クロックＢイネーブル信号の
信号線、１４ クロックＡイネーブル信号の信号線、１
５ 比較回路、１５ａ 比較回路、１５ｂ 比較回路、
１６〜１７ ＡＮＤゲート、１８〜２１ 信号線（パ
ス）、２２ マルチプレクサ、２４〜２５ 信号線。

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 入力を所定のマシンサイクルで処理し入
   力に応じた出力を導出する半導体集積回路において、以
   前のマシンサイクルの複数サイクルにおける入力パター
   ンと出力パターンとを保持する保持手段、現入力パター
   ンと保持している以前のマシンサイクルのいずれかにお
   ける入力パターンとを比較する比較手段を備え、現入力
   パターンと保持している以前のマシンサイクルのいずれ
   の入力パターンとも一致しなかった場合は、入力値に所
   定の処理を施してそれを出力し、少なくとも１マシンサ
   イクルにおける入力パターンが一致した場合は、所定の
   処理の代わりに以前の該当するマシンサイクルの出力パ
   ターンを出力することを特徴とする半導体集積回路。
2. 【請求項２】 入力を所定のマシンサイクルで処理し入
   力に応じた出力を導出する半導体集積回路において、１
   マシンサイクル前の入力パターンと出力パターンとを保
   持する手段と、現入力パターンと保持している１マシン
   サイクル前の入力パターンを比較する手段とを備え、現
   入力パターンと保持している１マシンサイクル前の入力
   パターンとが一致しなかった場合は、入力値に所定の処
   理を施してそれを出力し、一致した場合は、所定の処理
   の代わりに１マシンサイクル前の出力パターンを出力す
   ることによって、同じ処理を繰り返すことを回避して消
   費電力を低減することを特徴とする半導体集積回路。
3. 【請求項３】 入力を所定のマシンサイクルで処理し入
   力に応じた出力を導出する半導体集積回路において、１
   マシンサイクル前および複数マシンサイクル前の入力パ
   ターンと出力パターンとを保持する手段と、現入力パタ
   ーンと保持している入力パターンを比較する手段とを備
   え、現入力パターンと保持している入力パターンとが一
   致しなかった場合は、入力値に所定の処理を施してそれ
   を出力し、一致した場合は、所定の処理の代わりに保持
   している出力パターンを出力することによって、同じ処
   理を繰り返すことを回避して消費電力を低減することを
   特徴とする半導体集積回路。
4. 【請求項４】 出現頻度の高いパターンをより長く保持
   して比較を行うこと を特徴とする請求項１または請求項
   ３に記載の半導体集積回路。
5. 【請求項５】 半導体集積回路上のソフトウエアによっ
   て前記保持手段および比較手段による低消費電力化処理
   を行うことを特徴とする請求項１ないし請求項４のいず
   れかに記載の半導体集積回路。