JP2004518334A - ダブルデータレートフリップフロップ - Google Patents
ダブルデータレートフリップフロップ Download PDFInfo
- Publication number
- JP2004518334A JP2004518334A JP2002557053A JP2002557053A JP2004518334A JP 2004518334 A JP2004518334 A JP 2004518334A JP 2002557053 A JP2002557053 A JP 2002557053A JP 2002557053 A JP2002557053 A JP 2002557053A JP 2004518334 A JP2004518334 A JP 2004518334A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- data
- clock
- latch
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 30
- 230000003068 static effect Effects 0.000 claims description 10
- 230000003111 delayed effect Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 abstract description 5
- 230000007704 transition Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 9
- 238000013461 design Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 7
- 238000013459 approach Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
論理経路上のデータ伝送のスループットレートを倍にするための方法および装置は、伝送されるべきデータストリームの連続ビットを交互に受取る２つのラッチと、実質的に１８０度位相がずれた２つの別個のクロックによって交互にクロックされるデータ伝送経路を有するマルチプレクサとを設けることを含む。
Description
【０００１】
【発明の分野】
この発明は、集積回路の入力／出力回路に関し、より具体的には、レジスタデータが集積回路装置に対して入出力され得るレートを倍にするための方法および装置に関する。
【０００２】
【背景】
多くのデジタル論理応用では、ＩＣ装置が許容し得る限りできるだけ高いデータレートを用いて集積回路装置（ＩＣ）の入力／出力ポートにデータを与えることが望ましい。この高いデータスループットレートは、ネットワーク通信および携帯電話基地局等の応用において重要である。
【０００３】
データ入力および出力レートを最大にするための様々なアプローチが、過去に用いられてきた。これらの原理は、装置が動作し得るクロックレートを高速化することであった。これらのアプローチは、ＩＣ装置を製造するために用いられる材料およびツールのプロセスまたは製造許容誤差を改善することに焦点を当ててきた。しかし、プロセスまたは装置に対していかなる改良が行なわれても、既存のいかなる技術でも、データレートを設定する最大のクロックレートが存在する。
【０００４】
書替え可能ゲートアレイ（「ＦＰＧＡ」）等のリプログラマブル論理装置が、すべての種類のデジタル論理応用において一般的に用いられている。したがって、ＦＰＧＡは、高いデータスループットを必要とする多くの応用で用いられている。ＦＰＧＡのデータスループットレートも、他のＩＣのように、その最大のクロックレートによって制限される。ＦＰＧＡは通例、論理関数発生器または構成可能な論理素子のアレイ、入力／出力ポート、および行列状の配線を含む。行列状の配線は一般に、構成可能な論理素子を囲み、構成可能な論理素子間および構成可能な論理素子と入力／出力ポートとの間で論理データ信号を接続する。ＦＰＧＡは、装置の構成を制御する、スタティックＲＡＭセル、アンチヒューズ、ＥＰＲＯＭセル、およびＥＥＰＲＯＭセル等のプログラム用メモリ素子によって構成される。メモリ素子のプログラミングに応じて、構成可能な論理素子は、異なった論理機能を実行し、さまざまな様態で互いに、および入力／出力ポートに接続される。一般に、ＦＰＧＡはまた、ＩＣ上で他の機能を構成するためのプログラマブルメモリセルを提供する。たとえば、クロック信号のルーティングおよびＦＰＧＡ上での多数のクロックネットの使用は、多くの場合、ユーザによってプログラマブルに選択可能である。
【０００５】
集積回路装置を製造するために用いられるプロセスの限界にかかわらず、いかなる既知の製造プロセスにおいても装置の出力部でのデータスループットレートを上げることのできる論理回路設計を実現することが望ましい。さらに、このような論理回路設計をＦＰＧＡに組込んで論理回路のスループット能力を活用し、また構成可能ではない装置内では実現され得ない論理回路設計にプログラマブル機能を提供することが望ましい。
【０００６】
【発明の概要】
この発明に従うと、いかなる既存のクロック信号レートに対しても集積回路装置の入力／出力ポートのデータスループットレートを倍にすることのできる論理回路設計が開示される。この回路は、デバイス内通信に対して有用であり得る。ＦＰＧＡに組込まれると、論理回路とともに用いられるクロックおよびデータソースは、プログラマブルに選択可能となり得る。
【０００７】
この発明の第１の局面では、２つのマスタラッチと、スレーブラッチを含むマルチプレクサとから構成されるダブルデータレートフリップフロップが開示される。各マスタラッチは、別々のデータ信号と、他方のマスタラッチが受けるクロック信号から実質的に１８０度位相がずれたクロック信号とを受ける。
【０００８】
各マスタラッチの出力信号は、マルチプレクサの入力部に送られる。マルチプレクサはまた、互いに１８０度位相がずれた２つのクロック信号を受け、これらは、マルチプレクサにその入力をその出力部とスレーブラッチとにクロック信号に同期して交互に与えさせる。
【０００９】
この発明の第２の別の局面では、ダブルデータレートフリップフロップ回路は、入力経路、出力経路、および装置の入力／出力ポートでのトライステートイネーブル経路に任意に設けられ得る。
【００１０】
この発明の第３の別の局面では、ダブルデータレートフリップフロップ回路は、ダブルデータレートフリップフロップ、通常のフリップフロップ、ラッチ、または非レジスタ化経路として動作するようにプログラマブルに選択され得る。
【００１１】
この発明の第４の別の局面では、ＦＰＧＡに組込まれると、ダブルデータレートフリップフロップのためのクロックソースは、単一のクロックとその反転との間で、または互いに１８０度位相がずれて動作するように同期された２つの別個のクロックとの間で、プログラマブルに選択され得、また、ダブルデータレートフリップフロップに対するデータソースは、プログラマブルに選択され得る。
【００１２】
［詳細な説明］
図１は、この発明の１つの実施例に従ったダブルデータレートフリップフロップ１０を示すブロック図である。構造１０は、書替え可能ゲートアレイ等のより大きな集積回路装置の一部である。この回路は現在、ザイリンクス社（Ｘｉｌｉｎｘ， Ｉｎｃ．）から間もなくリリースされる予定のバーテックス（Ｖｉｒｔｅｘ）ＩＩ ＦＰＧＡ内に組込まれる。しかし、ダブルデータレートフリップフロップは、高速データスループット応用で採用されるどのような集積回路装置の種類に対しても有用である。
【００１３】
伝統的には、フリップフロップは、単一のマスタラッチとスレーブラッチとで構成され、ダブルデータレートフリップフロップ１０を生成するための制御回路系は、２つのマスタラッチ１２および１４と、スレーブラッチをその出力部に含むダブルデータレートマルチプレクサ１６とを含む。各レジスタ１２および１４は、データ入力ピン１８および２０と、クロックピン２２および２４と、出力ピン２６および２８とを含む。データ入力ピン１８および２０は、集積回路装置の残りの部分から来るデータの異なるソースに接続されると仮定される。
【００１４】
通例、２つのマスタラッチは、集積回路装置上または集積回路装置外のどこかに送られるデータストリームからの連続ビットを交互に受ける。この回路を組込んだＦＰＧＡの場合、データをマスタラッチ入力部に与えることは、データをマスタラッチ入力ピンに送るように適切に配線をプログラムすることによって達成される。
【００１５】
通例、入力部は、関連のデータストリームを搬送する別個の配線にプログラマブルに接続される。プログラマブル接続は、プログラマブル論理技術の当業者には周知であるいくつかの手段のうちのいずれかを用いて行なわれ得る。たとえば、このようなプログラマブル接続は、スタティックラッチメモリセルが制御するｎチャネルパストランジスタを用いて行なわれ得る。マスタラッチは、クロック制御されたアクセスゲートまたはいずれかの他の好適なクロックトリガ型メモリ回路を備えたクロスカップルされたインバータであり得る。
【００１６】
マスタラッチのクロックピン２２および２４は、互いに実質的に１８０度位相がずれたクロック信号３０および３２をクロックソース３４から受ける。しかし、２つのクロックピンが必要でないことも理解されるべきである。１８０度位相がシフトしたクロック信号を生成する働きをするフリップフロップ内部のインバータに結合される単一のクロックピンが代わりに用いられてもよい。
【００１７】
この発明の好ましいＦＰＧＡ、バーテックスＩＩは、クロックソースを制御する能力をダブルデータレートフリップフロップに提供する。
【００１８】
具体的には、クロックソースは、単一のクロックおよびその反転信号であってもよく、またはそれらの間の位相のずれが１８０度で、かつ同じ周波数で動作するように同期された２つの別個のクロックであってもよい。後者のアプローチが、以下の点で有利である。すなわち、単一のクロックは一様でない立上がりエッジおよび立下がりエッジを有するおそれがあり、このことは、クロックスキューを引き起こし、ダブルデータレート動作に悪影響を及ぼすおそれがある点で、後者のアプローチが有利である。互いに１８０度位相がずれるように同期された２つの別個のクロックを用いることによって、この問題が回避される。なぜならば、立上がりエッジのみが問題となり、立上がりエッジと立下がりエッジとの間のいかなる差も無関係となるためである。ユーザが異なるオプションの間で選択することを可能にするユーザプログラマブル接続は、「デジタル移相器」（“Ｄｉｇｉｔａｌ Ｐｈａｓｅ Ｓｈｉｆｔｅｒ”）と題された米国特許出願第０９／６８４，５４０号においてヤング他（Ｙｏｕｎｇ ｅｔ． ａｌ．）によって説明されている。したがって、クロック信号３０および３２は、互いに実質的に１８０度位相がずれている。
【００１９】
第１のマスタラッチ１２の出力ピン２６が、ダブルデータレートマルチプレクサ１６の論理データ入力ピン３６に接続される。第２のマスタラッチ１４の出力ピン２８が、ダブルデータレートマルチプレクサ１６の論理データ入力ピン３８に接続される。クロック信号３０および３２は、ダブルデータレートマルチプレクサにも送られ、ここで、これらは、制御入力ピン４２および４４に接続し、それがダブルデータレートモードで動作しているときダブルデータレートマルチプレクサを介しての論理データの伝送を制御する。ダブルデータレートマルチプレクサの出力ピン４０の信号は、装置の出力段または適当ないずれの部分にも送られ得る。
【００２０】
動作において、データストリーム内の連続ビットが、２つのマスタラッチの入力部１８および２０に与えられる。ＦＰＧＡ内では、これは、入力部を２つの異なる配線にプログラマブルに接続することによって達成され得る。これらのビットは、各関連のクロック信号の立上がりエッジでマスタラッチへとクロック同期して入れられる（これは、プログラマブルに変更可能なエッジトリガを用いるラッチが採用される場合にはプログラミングまたはラッチ設計に応じて、立下がりエッジ上で起こってもよい）。第１のクロック信号３０の立上がりエッジ上では、第１のマスタラッチの出力値２６が、ダブルデータレートマルチプレクサ１６を通過する。第２のクロック信号３２の立上がりエッジ上では、第２のマスタラッチの出力２８が、ダブルデータレートマルチプレクサ１６を通過する。２つのクロック信号は１８０度位相がずれているため、単一のクロックトレジスタを用いた場合に比べて２倍のデータスループットレートが達成されることが当業者によって理解されるであろう。
【００２１】
図２は、この発明のマスタラッチ２００の好ましい実施例の詳細な実現例を示す。マスタラッチ２００は、（これが第１のマスタラッチまたは第２のマスタラッチであるかに応じてクロック信号３０および３２のうちのいずれか、または単一のクロック信号の真または補信号を受け得る）クロック入力ピン２０２、データ入力ピン２０４、クロックイネーブルピン２０６、グローバルセットおよびリセットピン２０８、セットピン２１０、およびリセットピン２１２の信号を有する。
【００２２】
ラッチはさらに、クロスカップルされたインバータ２１４および２１６と、ｎチャネルパストランジスタで構成されるアクセスゲート２１８とを含む。通常の動作中、アクセスゲートは、その入力をクロックピン２０２から受けるインバータ２２０によって制御される。
【００２３】
データは、入力ピン２０４上に与えられ、通常の動作中、ラッチのアクセスゲート２１８に与えられる。クロック信号がローになると、インバータ２２０は、その信号を反転させて、アクセスゲート２１８に入力ピン２０４からラッチへとデータを転送させる。ラッチの第１のインバータ２１４が、データを反転させ、それを第２のインバータ２２２に送り、これは、ラッチ出力部２２４でデータの真の値を利用可能にする。
【００２４】
同時に、第１のインバータ２１４は、データをフィードバックインバータ２１６に送る。フィードバックインバータ２１６の出力部と第１のインバータ２１４の入力部との間には、クロックが制御するｎチャネルパストランジスタ２２６がある。クロック信号がハイに遷移すると、パストランジスタ２２６は、フィードバックインバータ２１６からの出力を第１のインバータ２１４の入力部へと返し始め、したがって、データ値がラッチによって維持されることを確実にする。標準的なグローバルセット／リセットおよび個別のセットおよびリセット回路が、当業者には周知のように、またブロック２２８として示されるように、設けられ得る。
【００２５】
図３は、この発明のダブルデータレートマルチプレクサ２５０の好ましい実施例を開示する。図３のマルチプレクサ２５０内では、４つのデータ伝送経路２５２、２５４、２５６、および２５８が存在する。これらの経路の各々が、入力ピンを有し、共通の出力ノード２５９で終端する。このノードは、クロスカップルされたインバータで構成されるスレーブラッチ２６１に結合する。図３に示されるように、スレーブラッチ２６１は、インバータ２６５とクロスカップルされたＮＯＲゲート２６３を含む。インバータ２６５は弱くされており（弱い保持回路）、これにより、マルチプレクサ出力部２５９上の信号は、インバータ２６５の出力を容易に打ち負かすことができ、また、出力部２５９上の信号が与えられない場合は、ラッチ２６１はその値を保持する。スレーブラッチ２６１はまた、パワーオンリセット信号ＰＯＲによってイネーブルにされるパワーオンリセット機能を含む。ハイのＰＯＲ信号は、装置に電源が投入され、ＰＯＲがローにされるまで、ダブルデータレート出力信号ＯＵＴをハイに保持する。
【００２６】
図示されない別の実施例では、トランジスタ２６８、２７０、２６０、または２６４のうちのいずれかがオンの場合、インバータ２６５の出力部のパストランジスタは、衝突が起こらないように、インバータ２６５の出力部を線２５９から切離する。
【００２７】
マルチプレクサ内でスレーブラッチを含むことは決定されたが、ある特定の応用のタイミングシーケンスおよびデータスループットレートは、スレーブラッチが不要であり、除去され得るようなものであってもよい。
【００２８】
第３のデータ伝送経路２５６は、一個のｎチャネルパストランジスタ２６０を含む。パストランジスタ２６０のゲートは、パストランジスタの導通状態を決定する信号２６６によって制御される。第４のデータ伝送経路２５８も、一個のｎチャネルパストランジスタ２６４を含み、そのゲートは、パストランジスタの導通状態を決定する制御信号２６２によって制御される。マルチプレクサが非レジスタフィードスルーモードで動作することを可能にするように、第３の経路および第４の経路が設けられる。ＦＰＧＡでは、制御信号２６２および２６６は、構成メモリセルによって与えられ、したがって、ダブルデータレートフリップフロップを非レジスタフィードスルーモードにされてもよい。
【００２９】
第１のデータ伝送経路２５２および第２のデータ伝送経路２５４は、各々、単一のｎチャネルパストランジスタ２６８、２７０によって制御され、その伝送は、１８０度位相がずれた２つのクロック信号２７２および２７４のうちの１つによって制御される。これらのトランジスタの各々は、同様の様態で制御されるため、これらのトランジスタのうちの１つの制御のみを詳細に説明する。第１のデータ経路のｎチャネルパストランジスタ２６８は、２入力ＮＡＮＤゲート２７６の出力部に接続される。ＮＡＮＤゲート２７６の一方入力部２８２は、入力信号を生成する経路２８０により論理的に合成される信号２７８によって制御される。ＮＡＮＤゲート２７６への他方入力部２８４は、根本的には、第１のクロック信号２７２によって制御される。ＮＡＮＤゲート入力部２８４に到達する前に、クロック信号は２つの並列な経路を通過する。各経路は、第２のＮＡＮＤゲート２８６への入力部で終端する。第２のＮＡＮＤゲート２８６の出力部は、第１のＮＡＮＤゲートの第２の入力部２８４に結合される。第２のＮＡＮＤゲート２８６への一方入力は、第１のクロック信号２７２から直接得られる。第２のＮＡＮＤゲートへの第２の入力は、第１のクロック信号の遅延信号である。この第１のクロック信号の遅延信号は、４つの遅延インバータ２８８および２入力ＮＯＲゲート２９０を通過する。追加の遅延インバータ２９２が、所望であれば選択的にこの経路に加えられてもよい。
【００３０】
マルチプレクサがダブルデータレートモードで用いられる場合、伝送用のデータの連続ビットは、マスタラッチから２つの入力ピン２５２および２５４上に交互に与えられる。データは、関連のパストランジスタが導通している場合にのみ、第１のデータ経路または第２のデータ経路を通過する。共通ノードでのいかなる競合も防ぐために、第３の経路２５６および第４の経路２５８に対する制御信号は、他の経路が導通しないように設定される。
【００３１】
ここで、図３のダブルデータレート動作を表すタイミング図である図４を参照する。動作において、２入力ＮＯＲゲート２９０は、その入力部のうちの１つ２９４上で論理ローを受け、したがって、それがその他方入力部上で受けるクロック信号の遅延信号のインバータとして働く。
【００３２】
第１のクロック信号２７２は、時間ｔ０の間ローであり、これは、ロー信号が遅延インバータ２８８およびＮＯＲゲート２９０を伝搬するのに十分なほど長く、第２のＮＡＮＤゲート２８６への２つの入力がロー信号およびハイ信号となる。これによって、第２のＮＡＮＤゲート２８６の出力がハイとなる。第１のＮＡＮＤゲート２７６が２つのハイの入力を受け、その出力がローとなり、第１のデータ経路２５２内のパストランジスタ２６８がオフとなるように、制御信号２７８も適切に設定される。（時間ｔ１の始めに）第１のクロック信号２７２がハイに遷移すると、第２のＮＡＮＤゲート２８６の出力はローとなる。なぜならば、１つの入力はハイであり、第２の入力へのクロック遷移が遅延され、第２の入力信号は一時的にハイにされるためである。第２のＮＡＮＤゲート２８６の出力は、ハイへのクロック遷移が遅延インバータ２８８およびＮＯＲゲート２９０を伝わる時間ｔ１の間、ローのままである。第１のＮＡＮＤゲート２７６の一方入力部２８４上のローによって、第１のＮＡＮＤゲートの出力がハイとなり、パストランジスタ２６８および第１のデータ経路がオンとなり、入力ピン２５２上のデータ信号が、共通の出力ノード２５９へと伝送され、スレーブラッチ２６１に書込まれる。第１のクロック信号のハイへの遷移が４つの遅延インバータ２８８およびＮＯＲゲート２９０を伝搬し（ｔ２の始め）、信号の５回の反転が引起こされた後、第２のＮＡＮＤゲート２８６への第２の入力は、ロー入力に遷移する。これによって再び、第２のＮＡＮＤゲート２８６の出力がハイになる。第２のＮＡＮＤゲートの出力がハイとなると、これによって、第１のＮＡＮＤゲート２７６の出力がローとなり、第１のデータ経路内のパストランジスタ２６８が再びオフとなる。
【００３３】
第１のクロック信号と実質的に１８０度位相がずれた第２のクロック信号２７４によってこの第２の経路が制御されること以外は、第２のデータ経路２５４内のパストランジスタ２７０は、第１のデータ経路に関して説明されたものと本質的に同一である第２の組の回路によって制御される。したがって、動作において、第２のデータ経路２５４内のパストランジスタ２７０は、第１の経路から１８０度遅延した時間枠ｔ３の間導通する。クロック信号によって制御される経路に関連した制御回路および遅延インバータは、あるデータ経路上でデータが伝送される時間枠を作り、データがラッチへと書込まれる共通出力ノードでの衝突を防止することが、当業者によって理解されるであろう。
【００３４】
ダブルデータレートモードに加えて、マルチプレクサ２５０は、２つの他の動作モードを有する。上述のように、それは、非レジスタ信号コネクタとして動作し得る。同様に、マルチプレクサ２５０は、２つのマスタラッチのうちの１つからのデータが非同期的に通過してマルチプレクサスレーブラッチに到達するラッチモードにプログラムされ得る。マルチプレクサは、以下のようにラッチモードでは動作する。第３のデータ伝送経路２５６および第４のデータ伝送経路２５８がオフにされる。最初の２つのデータ伝送経路２５２および２５４のうちの１つもオフにされる。第２のデータ経路２５４がオフにされると仮定すると、第１のデータ経路２５２は、制御信号２７９をハイに設定することによってオンにされる。このハイの信号は、インバータ２８１、ＮＡＮＤゲート２８３、インバータ２８５、およびＮＡＮＤゲート２７６によって４回反転させられる。信号が４回反転させられるため、パストランジスタ２６８は、その制御ゲート上でハイの信号を受け、経路２５２をオンにし、これによって、マルチプレクサは、マスタラッチからのデータをスレーブラッチ２６１へと非同期的に渡す。
【００３５】
図５は、この発明のダブルデータレートマルチプレクサ１６の別の好ましい実施例の詳細な実現例を示す。このマルチプレクサは、４つの論理データ入力ピン５０、５２、５４、および５６を有する。各入力ピンは、少なくとも１つの論理データ伝送経路に接続される。第１のデータ経路５８は、その経路上のデータの伝送を制御する直列の２つのｎチャネルパストランジスタ６０および６２を有する。同様に、第２のデータ経路６４も、その経路上のデータの伝送を制御する２つのｎチャネルパストランジスタ６６および６８を有する。第３のデータ経路７０および第４のデータ経路７２は、各々、データの伝送を制御するための一個のｎチャネルパストランジスタ７４、７６を有する。加えて、一番上のデータ入力ピン５０は、一個のｎチャネルパストランジスタ８０が制御する第５の論理データ経路７８に接続される。第２のデータ入力ピン５２はまた、１つのパストランジスタ８４が制御する第６の論理データ経路８２に接続される。パストランジスタはまた、ｐチャネルデバイスを用いて実現され得る。論理データ経路の各々は、共通の出力ノード８６において終端する。
【００３６】
第１のデータ経路５８の第１のパストランジスタ６０の制御ゲートは、３入力ＮＯＲゲート８８の出力部に接続される。ＮＯＲゲート８８の１つの入力は、制御信号９０から来る。第２の入力は、アクティブロークロックイネーブル信号９２から来る。第３の入力は、ＮＯＲゲートへのクロック信号の伝搬を遅延する４つのインバータ９３を通過した後の第１のクロック信号３０（図１参照）から来る。第１の論理データ経路５８内の第２のパストランジスタ６２の制御ゲートは、第１のクロック信号３０に直接接続される。第２の論理データ経路６４内の第１のパストランジスタ６６の制御ゲートは、３入力ＮＯＲゲート９４の出力部に接続される。３入力ＮＯＲゲート９４は、その２入力として、制御信号９６およびクロックイネーブル信号９２を受ける。３入力ＮＯＲゲート９４の第３の入力は、ＮＯＲゲートへのクロック信号の伝搬を遅延する４つのインバータ９６を通過した後の第２のクロック信号３２から来る。第２のデータ経路６４内の第２のパストランジスタ６８は、第２のクロック信号３２に直接接続される。第３のデータ経路７０は、一個のパストランジスタ７４を有し、その制御ゲートは選択信号９８に接続される。第４のデータ経路７２は、一個のパストランジスタ７６を有し、その制御ゲートは第２の選択信号１００に接続される。第１の論理データ経路５８と並列である第５の論理データ経路７８は、一個のパストランジスタ８０を有し、その制御ゲートは第３の選択信号１０２に接続される。第２の論理データ経路６４と並列である第６のデータ経路８２は、パストランジスタ８４を有し、その制御ゲートは第４の選択信号１０４に接続される。共通の出力ノード８６が、クロスカップルされたインバータで構成されるスタティックラッチ１０６の入力部に接続される。スタティックラッチ１０６の第１のインバータの出力は、ダブルデータレートマルチプレクサの出力である。
【００３７】
マルチプレクサがダブルデータレートモードで用いられるべき場合、伝送用のデータの連続ビットは、２つの入力ピン５０と５２との上に交互に与えられる。データは、第１のデータ経路５８または第２のデータ経路６４を、その経路に関連した両方のパストランジスタが導通している場合にのみ、通過する。残りの経路に対する制御信号は、共通のノードでのいずれの競合も防ぐために、他の経路が導通しないように設定される。加えて、ＮＯＲゲート制御信号９０および９６とクロックイネーブル信号９２とがローとなり、各ＮＯＲゲート８８、９４は、自身に入力される関連のクロック信号のインバータとして作用する。
【００３８】
ここで、図５と図６との両方が参照される。図６は、ダブルデータレートモードで動作しているときの図５の回路のタイミング図である。以下の信号シーケンスによってダブルデータレートが生成される。第１の時間ｔ０では、第１のクロック信号３０はローである。このローの信号は、４つの遅延インバータ９３を通って３入力ＮＯＲゲート８８へと伝わり、その出力が、論理ハイとなり、第１のパストランジスタ６０が導通させられる。（時間ｔ１の始めに）第１のクロック信号３０がハイの値に遷移すると、そのハイの値はすぐに第２のパストランジスタ６２の制御ゲートに伝わり、これが次に導通する。両方のパストランジスタ６０および６２が導通すると、経路５８は、入力ピン５０からスタティックラッチ１０６が導通し、入力ピン５０上の論理データ値がスタティックラッチ１０６に書込まれる。（時間ｔ１の終りに）第１のクロック信号３０の立上がりエッジが４つの遅延インバータ９３を伝搬した後、それはＮＯＲゲート８８によって反転させられ、論理ロー値が第１のパストランジスタ６０の制御ゲート上に置かれる。これによって、パスデバイスが導通を停止し、第１の論理データ経路５８は、入力ピン５０からスタティックラッチ１０６の導通を停止する。第１のクロック信号は、時間ｔ１＋ｔ２の間、ハイのままである。
【００３９】
第２のクロック信号３２は、第１のクロック信号と実質的に１８０度位相がずれているため、（時間ｔ１の始めに）第１のクロック信号がハイに遷移するとき、第２のクロック信号はローに遷移する。このローへの遷移によって、第２のデータ経路６４の第２のパストランジスタ６８がオフとなる。クロック信号３２のローへの遷移が、４つの遅延インバータ９６を通ってＮＯＲゲート９４へと伝搬した後、ＮＯＲゲート９４は、ローの信号をハイへと反転し、これによって、第２の論理データ伝送経路６４の第１のパストランジスタ６６が導通させられる。（時間ｔ３の始めに）第２のクロック信号３２がハイの値へと遷移すると、第２の論理データ経路６４の第２のパストランジスタ６８も導通し始め、第２の入力ピン５２上の論理データ値は、共通の出力ノード８６に送られ、スタティックラッチ１０６に書込まれる。
【００４０】
当業者によって理解されるように、遅延インバータ９３および９６とＮＯＲゲート８８および９４とが生成するこのタイミングシーケンスの目的は、第１の論理データ伝送経路と第２の論理データ伝送経路との間での衝突が共通の出力ノードに存在しないことを確実にすることである。データ経路が導通する時間枠は、値をスタティックラッチ１０６に書込むのに十分なほど長くなるように、注意が払われなければならない。図１および図２を再び参照して、クロック信号が遷移するとき、第１のマスタラッチからの出力信号が、マルチプレクサ１６の第１の入力ピンでラッチされ、利用可能となることが理解されるだろう。図４および図６のタイミング図からわかるように、このデータ信号は、第１のクロック信号がハイに遷移するとき、マルチプレクサ１６のスレーブラッチに書込まれる。
【００４１】
一つの制御信号が制御する一つのスイッチを有する４つの論理データ経路７０、７２、７８、および８２が設けられてダブルデータレートマルチプレクサが伝統的な４対１のマルチプレクサとして働くことが可能になることも理解されるべきである。マルチプレクサの所望の機能に応じて、一つのスイッチ制御を備えた経路は、いくつ設けられてもよい。加えて、制御信号の適切な設定によって、図３のマルチプレクサに関して上で説明されたものと同様の様態でマルチプレクサ１６がラッチモードで動作することが可能となる。
【００４２】
図７は、ダブルデータレート能力が、入力部、出力部、および入力／出力ブロックのトライステート制御部に提供される、この発明の好ましい実施例を例示する。図７は、書き替え可能ゲートアレイ（図示せず）の入力／出力ブロック１１０を示す。このブロックは、ＩＣ装置の外部に接続されるパッド１１２を含む。１対の入力ラッチ１１４および１１６が、パッド１１２から論理データを受けるように接続される。入力ラッチ１１４および１１６は、１８０度位相がずれた２つの別個のクロック（図示せず）によってクロックされる。ＦＰＧＡ論理からパッドへの出力経路は、トライステートバッファ１１８によって制御される。トライステートバッファ１１８のデータ入力は、ダブルデータレートフリップフロップ１２０の出力から来る。トライステートバッファのための制御信号は、第２のダブルデータレートフリップフロップ１２２から来る。
【００４３】
ダブルデータレートフリップフロップ１２０および１２２の各々は、一般に、図１に関連して上で説明されたように動作する。つまり、これらは、これらが含まれているＦＰＧＡ装置の標準のクロックレートの２倍で、これらの出力ピン上にデータを出力することができる。したがって、ＦＰＧＡ装置のユーザは、装置をプログラムして、論理データの出力に対してダブルデータレートを用い得る。ダブルデータレートフリップフロップはまた、制御信号をトライステートバッファに供給する。これは、出力ポートがダブルデータレートモードで用いられている時にトライステートバッファが適宜、活性または非活性であることを確実にするために、必要である。クロックレートで動作させられるソースからトライステート制御信号が来る場合、データが損失し得るか、または衝突が結果として生じ得る。たとえば、トライステートが装置外部の共通のバス信号線に接続されると仮定する。バス信号線は、ダブルデータレートフリップフロップに接続されるトライステートバッファからそれが受取るダブルデータレートで動作する。他の出力が共通のバス信号線を駆動する時間が存在する。したがって、トライステートバッファは、他の時間ではなく、ある時間だけ活性であるべきである。有効なデータがトライステート入力においてはハーフクロック周期で変化している一方、トライステート制御がフルクロック周期でのみ変化している場合、競合が起こるおそれがあり、さらにはデータが損失するおそれもある。
【００４４】
クロックフォワードまたはミラーリング機能でＩ／Ｏポート回路を用いることもできる。この動作モードでは、マスタラッチのうちの１つへの１つの入力は、プログラマブルにハイに固定される。残りのマスタラッチへの入力は、プログラマブルにローに固定される。ダブルデータレート動作中、ダブルデータレートフリップフロップは、ダブルデータレートで、ハイとローとの間でトグルする。この信号は、チップ外部に送られ得、ＦＰＧＡクロックをミラーリングするスキューの小さなクロックである。ＦＰＧＡ上の多数の出力がこの態様でプログラムされて任意の設計に対して多数のクロックソースが生成され得る。
【００４５】
最終的に、二重の入力ラッチ１１４および１１６は、ダブルデータレート入力信号を装置外部から受けることができる。パッド１１２から入力ラッチ１１４および１１６への入力経路上には、マルチプレクサは設けられない。なぜならば、ユーザの設計によってデータが所望のデータレートでパッドに与えられると仮定されるためである。
【００４６】
この発明の上の説明は、限定的ではなく、例示的であることが意図される。この発明の他の実施例は、上の開示を参照することによって、当業者には明らかとなるであろう。
【図面の簡単な説明】
【図１】この発明の１つの実施例のダブルデータレートフリップフロップを示すブロック図である。
【図２】この発明のマスタラッチの１つの実施例の詳細な実現例を示す概略図である。
【図３】この発明のダブルデータレートマルチプレクサの１つの実施例の詳細な実現例を示す概略図である。
【図４】図３で示される回路の動作を示すタイミング図である。
【図５】この発明のダブルデータレートマルチプレクサの１つの実施例の詳細な実現例を示す概略図である。
【図６】図５で示される回路の動作を示すタイミング図である。
【図７】多数のダブルデータレートフリップフロップが集積回路装置の入力／出力ポートに設けられる、この発明の１つの実施例を表わすブロック図である。
【発明の分野】
この発明は、集積回路の入力／出力回路に関し、より具体的には、レジスタデータが集積回路装置に対して入出力され得るレートを倍にするための方法および装置に関する。
【０００２】
【背景】
多くのデジタル論理応用では、ＩＣ装置が許容し得る限りできるだけ高いデータレートを用いて集積回路装置（ＩＣ）の入力／出力ポートにデータを与えることが望ましい。この高いデータスループットレートは、ネットワーク通信および携帯電話基地局等の応用において重要である。
【０００３】
データ入力および出力レートを最大にするための様々なアプローチが、過去に用いられてきた。これらの原理は、装置が動作し得るクロックレートを高速化することであった。これらのアプローチは、ＩＣ装置を製造するために用いられる材料およびツールのプロセスまたは製造許容誤差を改善することに焦点を当ててきた。しかし、プロセスまたは装置に対していかなる改良が行なわれても、既存のいかなる技術でも、データレートを設定する最大のクロックレートが存在する。
【０００４】
書替え可能ゲートアレイ（「ＦＰＧＡ」）等のリプログラマブル論理装置が、すべての種類のデジタル論理応用において一般的に用いられている。したがって、ＦＰＧＡは、高いデータスループットを必要とする多くの応用で用いられている。ＦＰＧＡのデータスループットレートも、他のＩＣのように、その最大のクロックレートによって制限される。ＦＰＧＡは通例、論理関数発生器または構成可能な論理素子のアレイ、入力／出力ポート、および行列状の配線を含む。行列状の配線は一般に、構成可能な論理素子を囲み、構成可能な論理素子間および構成可能な論理素子と入力／出力ポートとの間で論理データ信号を接続する。ＦＰＧＡは、装置の構成を制御する、スタティックＲＡＭセル、アンチヒューズ、ＥＰＲＯＭセル、およびＥＥＰＲＯＭセル等のプログラム用メモリ素子によって構成される。メモリ素子のプログラミングに応じて、構成可能な論理素子は、異なった論理機能を実行し、さまざまな様態で互いに、および入力／出力ポートに接続される。一般に、ＦＰＧＡはまた、ＩＣ上で他の機能を構成するためのプログラマブルメモリセルを提供する。たとえば、クロック信号のルーティングおよびＦＰＧＡ上での多数のクロックネットの使用は、多くの場合、ユーザによってプログラマブルに選択可能である。
【０００５】
集積回路装置を製造するために用いられるプロセスの限界にかかわらず、いかなる既知の製造プロセスにおいても装置の出力部でのデータスループットレートを上げることのできる論理回路設計を実現することが望ましい。さらに、このような論理回路設計をＦＰＧＡに組込んで論理回路のスループット能力を活用し、また構成可能ではない装置内では実現され得ない論理回路設計にプログラマブル機能を提供することが望ましい。
【０００６】
【発明の概要】
この発明に従うと、いかなる既存のクロック信号レートに対しても集積回路装置の入力／出力ポートのデータスループットレートを倍にすることのできる論理回路設計が開示される。この回路は、デバイス内通信に対して有用であり得る。ＦＰＧＡに組込まれると、論理回路とともに用いられるクロックおよびデータソースは、プログラマブルに選択可能となり得る。
【０００７】
この発明の第１の局面では、２つのマスタラッチと、スレーブラッチを含むマルチプレクサとから構成されるダブルデータレートフリップフロップが開示される。各マスタラッチは、別々のデータ信号と、他方のマスタラッチが受けるクロック信号から実質的に１８０度位相がずれたクロック信号とを受ける。
【０００８】
各マスタラッチの出力信号は、マルチプレクサの入力部に送られる。マルチプレクサはまた、互いに１８０度位相がずれた２つのクロック信号を受け、これらは、マルチプレクサにその入力をその出力部とスレーブラッチとにクロック信号に同期して交互に与えさせる。
【０００９】
この発明の第２の別の局面では、ダブルデータレートフリップフロップ回路は、入力経路、出力経路、および装置の入力／出力ポートでのトライステートイネーブル経路に任意に設けられ得る。
【００１０】
この発明の第３の別の局面では、ダブルデータレートフリップフロップ回路は、ダブルデータレートフリップフロップ、通常のフリップフロップ、ラッチ、または非レジスタ化経路として動作するようにプログラマブルに選択され得る。
【００１１】
この発明の第４の別の局面では、ＦＰＧＡに組込まれると、ダブルデータレートフリップフロップのためのクロックソースは、単一のクロックとその反転との間で、または互いに１８０度位相がずれて動作するように同期された２つの別個のクロックとの間で、プログラマブルに選択され得、また、ダブルデータレートフリップフロップに対するデータソースは、プログラマブルに選択され得る。
【００１２】
［詳細な説明］
図１は、この発明の１つの実施例に従ったダブルデータレートフリップフロップ１０を示すブロック図である。構造１０は、書替え可能ゲートアレイ等のより大きな集積回路装置の一部である。この回路は現在、ザイリンクス社（Ｘｉｌｉｎｘ， Ｉｎｃ．）から間もなくリリースされる予定のバーテックス（Ｖｉｒｔｅｘ）ＩＩ ＦＰＧＡ内に組込まれる。しかし、ダブルデータレートフリップフロップは、高速データスループット応用で採用されるどのような集積回路装置の種類に対しても有用である。
【００１３】
伝統的には、フリップフロップは、単一のマスタラッチとスレーブラッチとで構成され、ダブルデータレートフリップフロップ１０を生成するための制御回路系は、２つのマスタラッチ１２および１４と、スレーブラッチをその出力部に含むダブルデータレートマルチプレクサ１６とを含む。各レジスタ１２および１４は、データ入力ピン１８および２０と、クロックピン２２および２４と、出力ピン２６および２８とを含む。データ入力ピン１８および２０は、集積回路装置の残りの部分から来るデータの異なるソースに接続されると仮定される。
【００１４】
通例、２つのマスタラッチは、集積回路装置上または集積回路装置外のどこかに送られるデータストリームからの連続ビットを交互に受ける。この回路を組込んだＦＰＧＡの場合、データをマスタラッチ入力部に与えることは、データをマスタラッチ入力ピンに送るように適切に配線をプログラムすることによって達成される。
【００１５】
通例、入力部は、関連のデータストリームを搬送する別個の配線にプログラマブルに接続される。プログラマブル接続は、プログラマブル論理技術の当業者には周知であるいくつかの手段のうちのいずれかを用いて行なわれ得る。たとえば、このようなプログラマブル接続は、スタティックラッチメモリセルが制御するｎチャネルパストランジスタを用いて行なわれ得る。マスタラッチは、クロック制御されたアクセスゲートまたはいずれかの他の好適なクロックトリガ型メモリ回路を備えたクロスカップルされたインバータであり得る。
【００１６】
マスタラッチのクロックピン２２および２４は、互いに実質的に１８０度位相がずれたクロック信号３０および３２をクロックソース３４から受ける。しかし、２つのクロックピンが必要でないことも理解されるべきである。１８０度位相がシフトしたクロック信号を生成する働きをするフリップフロップ内部のインバータに結合される単一のクロックピンが代わりに用いられてもよい。
【００１７】
この発明の好ましいＦＰＧＡ、バーテックスＩＩは、クロックソースを制御する能力をダブルデータレートフリップフロップに提供する。
【００１８】
具体的には、クロックソースは、単一のクロックおよびその反転信号であってもよく、またはそれらの間の位相のずれが１８０度で、かつ同じ周波数で動作するように同期された２つの別個のクロックであってもよい。後者のアプローチが、以下の点で有利である。すなわち、単一のクロックは一様でない立上がりエッジおよび立下がりエッジを有するおそれがあり、このことは、クロックスキューを引き起こし、ダブルデータレート動作に悪影響を及ぼすおそれがある点で、後者のアプローチが有利である。互いに１８０度位相がずれるように同期された２つの別個のクロックを用いることによって、この問題が回避される。なぜならば、立上がりエッジのみが問題となり、立上がりエッジと立下がりエッジとの間のいかなる差も無関係となるためである。ユーザが異なるオプションの間で選択することを可能にするユーザプログラマブル接続は、「デジタル移相器」（“Ｄｉｇｉｔａｌ Ｐｈａｓｅ Ｓｈｉｆｔｅｒ”）と題された米国特許出願第０９／６８４，５４０号においてヤング他（Ｙｏｕｎｇ ｅｔ． ａｌ．）によって説明されている。したがって、クロック信号３０および３２は、互いに実質的に１８０度位相がずれている。
【００１９】
第１のマスタラッチ１２の出力ピン２６が、ダブルデータレートマルチプレクサ１６の論理データ入力ピン３６に接続される。第２のマスタラッチ１４の出力ピン２８が、ダブルデータレートマルチプレクサ１６の論理データ入力ピン３８に接続される。クロック信号３０および３２は、ダブルデータレートマルチプレクサにも送られ、ここで、これらは、制御入力ピン４２および４４に接続し、それがダブルデータレートモードで動作しているときダブルデータレートマルチプレクサを介しての論理データの伝送を制御する。ダブルデータレートマルチプレクサの出力ピン４０の信号は、装置の出力段または適当ないずれの部分にも送られ得る。
【００２０】
動作において、データストリーム内の連続ビットが、２つのマスタラッチの入力部１８および２０に与えられる。ＦＰＧＡ内では、これは、入力部を２つの異なる配線にプログラマブルに接続することによって達成され得る。これらのビットは、各関連のクロック信号の立上がりエッジでマスタラッチへとクロック同期して入れられる（これは、プログラマブルに変更可能なエッジトリガを用いるラッチが採用される場合にはプログラミングまたはラッチ設計に応じて、立下がりエッジ上で起こってもよい）。第１のクロック信号３０の立上がりエッジ上では、第１のマスタラッチの出力値２６が、ダブルデータレートマルチプレクサ１６を通過する。第２のクロック信号３２の立上がりエッジ上では、第２のマスタラッチの出力２８が、ダブルデータレートマルチプレクサ１６を通過する。２つのクロック信号は１８０度位相がずれているため、単一のクロックトレジスタを用いた場合に比べて２倍のデータスループットレートが達成されることが当業者によって理解されるであろう。
【００２１】
図２は、この発明のマスタラッチ２００の好ましい実施例の詳細な実現例を示す。マスタラッチ２００は、（これが第１のマスタラッチまたは第２のマスタラッチであるかに応じてクロック信号３０および３２のうちのいずれか、または単一のクロック信号の真または補信号を受け得る）クロック入力ピン２０２、データ入力ピン２０４、クロックイネーブルピン２０６、グローバルセットおよびリセットピン２０８、セットピン２１０、およびリセットピン２１２の信号を有する。
【００２２】
ラッチはさらに、クロスカップルされたインバータ２１４および２１６と、ｎチャネルパストランジスタで構成されるアクセスゲート２１８とを含む。通常の動作中、アクセスゲートは、その入力をクロックピン２０２から受けるインバータ２２０によって制御される。
【００２３】
データは、入力ピン２０４上に与えられ、通常の動作中、ラッチのアクセスゲート２１８に与えられる。クロック信号がローになると、インバータ２２０は、その信号を反転させて、アクセスゲート２１８に入力ピン２０４からラッチへとデータを転送させる。ラッチの第１のインバータ２１４が、データを反転させ、それを第２のインバータ２２２に送り、これは、ラッチ出力部２２４でデータの真の値を利用可能にする。
【００２４】
同時に、第１のインバータ２１４は、データをフィードバックインバータ２１６に送る。フィードバックインバータ２１６の出力部と第１のインバータ２１４の入力部との間には、クロックが制御するｎチャネルパストランジスタ２２６がある。クロック信号がハイに遷移すると、パストランジスタ２２６は、フィードバックインバータ２１６からの出力を第１のインバータ２１４の入力部へと返し始め、したがって、データ値がラッチによって維持されることを確実にする。標準的なグローバルセット／リセットおよび個別のセットおよびリセット回路が、当業者には周知のように、またブロック２２８として示されるように、設けられ得る。
【００２５】
図３は、この発明のダブルデータレートマルチプレクサ２５０の好ましい実施例を開示する。図３のマルチプレクサ２５０内では、４つのデータ伝送経路２５２、２５４、２５６、および２５８が存在する。これらの経路の各々が、入力ピンを有し、共通の出力ノード２５９で終端する。このノードは、クロスカップルされたインバータで構成されるスレーブラッチ２６１に結合する。図３に示されるように、スレーブラッチ２６１は、インバータ２６５とクロスカップルされたＮＯＲゲート２６３を含む。インバータ２６５は弱くされており（弱い保持回路）、これにより、マルチプレクサ出力部２５９上の信号は、インバータ２６５の出力を容易に打ち負かすことができ、また、出力部２５９上の信号が与えられない場合は、ラッチ２６１はその値を保持する。スレーブラッチ２６１はまた、パワーオンリセット信号ＰＯＲによってイネーブルにされるパワーオンリセット機能を含む。ハイのＰＯＲ信号は、装置に電源が投入され、ＰＯＲがローにされるまで、ダブルデータレート出力信号ＯＵＴをハイに保持する。
【００２６】
図示されない別の実施例では、トランジスタ２６８、２７０、２６０、または２６４のうちのいずれかがオンの場合、インバータ２６５の出力部のパストランジスタは、衝突が起こらないように、インバータ２６５の出力部を線２５９から切離する。
【００２７】
マルチプレクサ内でスレーブラッチを含むことは決定されたが、ある特定の応用のタイミングシーケンスおよびデータスループットレートは、スレーブラッチが不要であり、除去され得るようなものであってもよい。
【００２８】
第３のデータ伝送経路２５６は、一個のｎチャネルパストランジスタ２６０を含む。パストランジスタ２６０のゲートは、パストランジスタの導通状態を決定する信号２６６によって制御される。第４のデータ伝送経路２５８も、一個のｎチャネルパストランジスタ２６４を含み、そのゲートは、パストランジスタの導通状態を決定する制御信号２６２によって制御される。マルチプレクサが非レジスタフィードスルーモードで動作することを可能にするように、第３の経路および第４の経路が設けられる。ＦＰＧＡでは、制御信号２６２および２６６は、構成メモリセルによって与えられ、したがって、ダブルデータレートフリップフロップを非レジスタフィードスルーモードにされてもよい。
【００２９】
第１のデータ伝送経路２５２および第２のデータ伝送経路２５４は、各々、単一のｎチャネルパストランジスタ２６８、２７０によって制御され、その伝送は、１８０度位相がずれた２つのクロック信号２７２および２７４のうちの１つによって制御される。これらのトランジスタの各々は、同様の様態で制御されるため、これらのトランジスタのうちの１つの制御のみを詳細に説明する。第１のデータ経路のｎチャネルパストランジスタ２６８は、２入力ＮＡＮＤゲート２７６の出力部に接続される。ＮＡＮＤゲート２７６の一方入力部２８２は、入力信号を生成する経路２８０により論理的に合成される信号２７８によって制御される。ＮＡＮＤゲート２７６への他方入力部２８４は、根本的には、第１のクロック信号２７２によって制御される。ＮＡＮＤゲート入力部２８４に到達する前に、クロック信号は２つの並列な経路を通過する。各経路は、第２のＮＡＮＤゲート２８６への入力部で終端する。第２のＮＡＮＤゲート２８６の出力部は、第１のＮＡＮＤゲートの第２の入力部２８４に結合される。第２のＮＡＮＤゲート２８６への一方入力は、第１のクロック信号２７２から直接得られる。第２のＮＡＮＤゲートへの第２の入力は、第１のクロック信号の遅延信号である。この第１のクロック信号の遅延信号は、４つの遅延インバータ２８８および２入力ＮＯＲゲート２９０を通過する。追加の遅延インバータ２９２が、所望であれば選択的にこの経路に加えられてもよい。
【００３０】
マルチプレクサがダブルデータレートモードで用いられる場合、伝送用のデータの連続ビットは、マスタラッチから２つの入力ピン２５２および２５４上に交互に与えられる。データは、関連のパストランジスタが導通している場合にのみ、第１のデータ経路または第２のデータ経路を通過する。共通ノードでのいかなる競合も防ぐために、第３の経路２５６および第４の経路２５８に対する制御信号は、他の経路が導通しないように設定される。
【００３１】
ここで、図３のダブルデータレート動作を表すタイミング図である図４を参照する。動作において、２入力ＮＯＲゲート２９０は、その入力部のうちの１つ２９４上で論理ローを受け、したがって、それがその他方入力部上で受けるクロック信号の遅延信号のインバータとして働く。
【００３２】
第１のクロック信号２７２は、時間ｔ０の間ローであり、これは、ロー信号が遅延インバータ２８８およびＮＯＲゲート２９０を伝搬するのに十分なほど長く、第２のＮＡＮＤゲート２８６への２つの入力がロー信号およびハイ信号となる。これによって、第２のＮＡＮＤゲート２８６の出力がハイとなる。第１のＮＡＮＤゲート２７６が２つのハイの入力を受け、その出力がローとなり、第１のデータ経路２５２内のパストランジスタ２６８がオフとなるように、制御信号２７８も適切に設定される。（時間ｔ１の始めに）第１のクロック信号２７２がハイに遷移すると、第２のＮＡＮＤゲート２８６の出力はローとなる。なぜならば、１つの入力はハイであり、第２の入力へのクロック遷移が遅延され、第２の入力信号は一時的にハイにされるためである。第２のＮＡＮＤゲート２８６の出力は、ハイへのクロック遷移が遅延インバータ２８８およびＮＯＲゲート２９０を伝わる時間ｔ１の間、ローのままである。第１のＮＡＮＤゲート２７６の一方入力部２８４上のローによって、第１のＮＡＮＤゲートの出力がハイとなり、パストランジスタ２６８および第１のデータ経路がオンとなり、入力ピン２５２上のデータ信号が、共通の出力ノード２５９へと伝送され、スレーブラッチ２６１に書込まれる。第１のクロック信号のハイへの遷移が４つの遅延インバータ２８８およびＮＯＲゲート２９０を伝搬し（ｔ２の始め）、信号の５回の反転が引起こされた後、第２のＮＡＮＤゲート２８６への第２の入力は、ロー入力に遷移する。これによって再び、第２のＮＡＮＤゲート２８６の出力がハイになる。第２のＮＡＮＤゲートの出力がハイとなると、これによって、第１のＮＡＮＤゲート２７６の出力がローとなり、第１のデータ経路内のパストランジスタ２６８が再びオフとなる。
【００３３】
第１のクロック信号と実質的に１８０度位相がずれた第２のクロック信号２７４によってこの第２の経路が制御されること以外は、第２のデータ経路２５４内のパストランジスタ２７０は、第１のデータ経路に関して説明されたものと本質的に同一である第２の組の回路によって制御される。したがって、動作において、第２のデータ経路２５４内のパストランジスタ２７０は、第１の経路から１８０度遅延した時間枠ｔ３の間導通する。クロック信号によって制御される経路に関連した制御回路および遅延インバータは、あるデータ経路上でデータが伝送される時間枠を作り、データがラッチへと書込まれる共通出力ノードでの衝突を防止することが、当業者によって理解されるであろう。
【００３４】
ダブルデータレートモードに加えて、マルチプレクサ２５０は、２つの他の動作モードを有する。上述のように、それは、非レジスタ信号コネクタとして動作し得る。同様に、マルチプレクサ２５０は、２つのマスタラッチのうちの１つからのデータが非同期的に通過してマルチプレクサスレーブラッチに到達するラッチモードにプログラムされ得る。マルチプレクサは、以下のようにラッチモードでは動作する。第３のデータ伝送経路２５６および第４のデータ伝送経路２５８がオフにされる。最初の２つのデータ伝送経路２５２および２５４のうちの１つもオフにされる。第２のデータ経路２５４がオフにされると仮定すると、第１のデータ経路２５２は、制御信号２７９をハイに設定することによってオンにされる。このハイの信号は、インバータ２８１、ＮＡＮＤゲート２８３、インバータ２８５、およびＮＡＮＤゲート２７６によって４回反転させられる。信号が４回反転させられるため、パストランジスタ２６８は、その制御ゲート上でハイの信号を受け、経路２５２をオンにし、これによって、マルチプレクサは、マスタラッチからのデータをスレーブラッチ２６１へと非同期的に渡す。
【００３５】
図５は、この発明のダブルデータレートマルチプレクサ１６の別の好ましい実施例の詳細な実現例を示す。このマルチプレクサは、４つの論理データ入力ピン５０、５２、５４、および５６を有する。各入力ピンは、少なくとも１つの論理データ伝送経路に接続される。第１のデータ経路５８は、その経路上のデータの伝送を制御する直列の２つのｎチャネルパストランジスタ６０および６２を有する。同様に、第２のデータ経路６４も、その経路上のデータの伝送を制御する２つのｎチャネルパストランジスタ６６および６８を有する。第３のデータ経路７０および第４のデータ経路７２は、各々、データの伝送を制御するための一個のｎチャネルパストランジスタ７４、７６を有する。加えて、一番上のデータ入力ピン５０は、一個のｎチャネルパストランジスタ８０が制御する第５の論理データ経路７８に接続される。第２のデータ入力ピン５２はまた、１つのパストランジスタ８４が制御する第６の論理データ経路８２に接続される。パストランジスタはまた、ｐチャネルデバイスを用いて実現され得る。論理データ経路の各々は、共通の出力ノード８６において終端する。
【００３６】
第１のデータ経路５８の第１のパストランジスタ６０の制御ゲートは、３入力ＮＯＲゲート８８の出力部に接続される。ＮＯＲゲート８８の１つの入力は、制御信号９０から来る。第２の入力は、アクティブロークロックイネーブル信号９２から来る。第３の入力は、ＮＯＲゲートへのクロック信号の伝搬を遅延する４つのインバータ９３を通過した後の第１のクロック信号３０（図１参照）から来る。第１の論理データ経路５８内の第２のパストランジスタ６２の制御ゲートは、第１のクロック信号３０に直接接続される。第２の論理データ経路６４内の第１のパストランジスタ６６の制御ゲートは、３入力ＮＯＲゲート９４の出力部に接続される。３入力ＮＯＲゲート９４は、その２入力として、制御信号９６およびクロックイネーブル信号９２を受ける。３入力ＮＯＲゲート９４の第３の入力は、ＮＯＲゲートへのクロック信号の伝搬を遅延する４つのインバータ９６を通過した後の第２のクロック信号３２から来る。第２のデータ経路６４内の第２のパストランジスタ６８は、第２のクロック信号３２に直接接続される。第３のデータ経路７０は、一個のパストランジスタ７４を有し、その制御ゲートは選択信号９８に接続される。第４のデータ経路７２は、一個のパストランジスタ７６を有し、その制御ゲートは第２の選択信号１００に接続される。第１の論理データ経路５８と並列である第５の論理データ経路７８は、一個のパストランジスタ８０を有し、その制御ゲートは第３の選択信号１０２に接続される。第２の論理データ経路６４と並列である第６のデータ経路８２は、パストランジスタ８４を有し、その制御ゲートは第４の選択信号１０４に接続される。共通の出力ノード８６が、クロスカップルされたインバータで構成されるスタティックラッチ１０６の入力部に接続される。スタティックラッチ１０６の第１のインバータの出力は、ダブルデータレートマルチプレクサの出力である。
【００３７】
マルチプレクサがダブルデータレートモードで用いられるべき場合、伝送用のデータの連続ビットは、２つの入力ピン５０と５２との上に交互に与えられる。データは、第１のデータ経路５８または第２のデータ経路６４を、その経路に関連した両方のパストランジスタが導通している場合にのみ、通過する。残りの経路に対する制御信号は、共通のノードでのいずれの競合も防ぐために、他の経路が導通しないように設定される。加えて、ＮＯＲゲート制御信号９０および９６とクロックイネーブル信号９２とがローとなり、各ＮＯＲゲート８８、９４は、自身に入力される関連のクロック信号のインバータとして作用する。
【００３８】
ここで、図５と図６との両方が参照される。図６は、ダブルデータレートモードで動作しているときの図５の回路のタイミング図である。以下の信号シーケンスによってダブルデータレートが生成される。第１の時間ｔ０では、第１のクロック信号３０はローである。このローの信号は、４つの遅延インバータ９３を通って３入力ＮＯＲゲート８８へと伝わり、その出力が、論理ハイとなり、第１のパストランジスタ６０が導通させられる。（時間ｔ１の始めに）第１のクロック信号３０がハイの値に遷移すると、そのハイの値はすぐに第２のパストランジスタ６２の制御ゲートに伝わり、これが次に導通する。両方のパストランジスタ６０および６２が導通すると、経路５８は、入力ピン５０からスタティックラッチ１０６が導通し、入力ピン５０上の論理データ値がスタティックラッチ１０６に書込まれる。（時間ｔ１の終りに）第１のクロック信号３０の立上がりエッジが４つの遅延インバータ９３を伝搬した後、それはＮＯＲゲート８８によって反転させられ、論理ロー値が第１のパストランジスタ６０の制御ゲート上に置かれる。これによって、パスデバイスが導通を停止し、第１の論理データ経路５８は、入力ピン５０からスタティックラッチ１０６の導通を停止する。第１のクロック信号は、時間ｔ１＋ｔ２の間、ハイのままである。
【００３９】
第２のクロック信号３２は、第１のクロック信号と実質的に１８０度位相がずれているため、（時間ｔ１の始めに）第１のクロック信号がハイに遷移するとき、第２のクロック信号はローに遷移する。このローへの遷移によって、第２のデータ経路６４の第２のパストランジスタ６８がオフとなる。クロック信号３２のローへの遷移が、４つの遅延インバータ９６を通ってＮＯＲゲート９４へと伝搬した後、ＮＯＲゲート９４は、ローの信号をハイへと反転し、これによって、第２の論理データ伝送経路６４の第１のパストランジスタ６６が導通させられる。（時間ｔ３の始めに）第２のクロック信号３２がハイの値へと遷移すると、第２の論理データ経路６４の第２のパストランジスタ６８も導通し始め、第２の入力ピン５２上の論理データ値は、共通の出力ノード８６に送られ、スタティックラッチ１０６に書込まれる。
【００４０】
当業者によって理解されるように、遅延インバータ９３および９６とＮＯＲゲート８８および９４とが生成するこのタイミングシーケンスの目的は、第１の論理データ伝送経路と第２の論理データ伝送経路との間での衝突が共通の出力ノードに存在しないことを確実にすることである。データ経路が導通する時間枠は、値をスタティックラッチ１０６に書込むのに十分なほど長くなるように、注意が払われなければならない。図１および図２を再び参照して、クロック信号が遷移するとき、第１のマスタラッチからの出力信号が、マルチプレクサ１６の第１の入力ピンでラッチされ、利用可能となることが理解されるだろう。図４および図６のタイミング図からわかるように、このデータ信号は、第１のクロック信号がハイに遷移するとき、マルチプレクサ１６のスレーブラッチに書込まれる。
【００４１】
一つの制御信号が制御する一つのスイッチを有する４つの論理データ経路７０、７２、７８、および８２が設けられてダブルデータレートマルチプレクサが伝統的な４対１のマルチプレクサとして働くことが可能になることも理解されるべきである。マルチプレクサの所望の機能に応じて、一つのスイッチ制御を備えた経路は、いくつ設けられてもよい。加えて、制御信号の適切な設定によって、図３のマルチプレクサに関して上で説明されたものと同様の様態でマルチプレクサ１６がラッチモードで動作することが可能となる。
【００４２】
図７は、ダブルデータレート能力が、入力部、出力部、および入力／出力ブロックのトライステート制御部に提供される、この発明の好ましい実施例を例示する。図７は、書き替え可能ゲートアレイ（図示せず）の入力／出力ブロック１１０を示す。このブロックは、ＩＣ装置の外部に接続されるパッド１１２を含む。１対の入力ラッチ１１４および１１６が、パッド１１２から論理データを受けるように接続される。入力ラッチ１１４および１１６は、１８０度位相がずれた２つの別個のクロック（図示せず）によってクロックされる。ＦＰＧＡ論理からパッドへの出力経路は、トライステートバッファ１１８によって制御される。トライステートバッファ１１８のデータ入力は、ダブルデータレートフリップフロップ１２０の出力から来る。トライステートバッファのための制御信号は、第２のダブルデータレートフリップフロップ１２２から来る。
【００４３】
ダブルデータレートフリップフロップ１２０および１２２の各々は、一般に、図１に関連して上で説明されたように動作する。つまり、これらは、これらが含まれているＦＰＧＡ装置の標準のクロックレートの２倍で、これらの出力ピン上にデータを出力することができる。したがって、ＦＰＧＡ装置のユーザは、装置をプログラムして、論理データの出力に対してダブルデータレートを用い得る。ダブルデータレートフリップフロップはまた、制御信号をトライステートバッファに供給する。これは、出力ポートがダブルデータレートモードで用いられている時にトライステートバッファが適宜、活性または非活性であることを確実にするために、必要である。クロックレートで動作させられるソースからトライステート制御信号が来る場合、データが損失し得るか、または衝突が結果として生じ得る。たとえば、トライステートが装置外部の共通のバス信号線に接続されると仮定する。バス信号線は、ダブルデータレートフリップフロップに接続されるトライステートバッファからそれが受取るダブルデータレートで動作する。他の出力が共通のバス信号線を駆動する時間が存在する。したがって、トライステートバッファは、他の時間ではなく、ある時間だけ活性であるべきである。有効なデータがトライステート入力においてはハーフクロック周期で変化している一方、トライステート制御がフルクロック周期でのみ変化している場合、競合が起こるおそれがあり、さらにはデータが損失するおそれもある。
【００４４】
クロックフォワードまたはミラーリング機能でＩ／Ｏポート回路を用いることもできる。この動作モードでは、マスタラッチのうちの１つへの１つの入力は、プログラマブルにハイに固定される。残りのマスタラッチへの入力は、プログラマブルにローに固定される。ダブルデータレート動作中、ダブルデータレートフリップフロップは、ダブルデータレートで、ハイとローとの間でトグルする。この信号は、チップ外部に送られ得、ＦＰＧＡクロックをミラーリングするスキューの小さなクロックである。ＦＰＧＡ上の多数の出力がこの態様でプログラムされて任意の設計に対して多数のクロックソースが生成され得る。
【００４５】
最終的に、二重の入力ラッチ１１４および１１６は、ダブルデータレート入力信号を装置外部から受けることができる。パッド１１２から入力ラッチ１１４および１１６への入力経路上には、マルチプレクサは設けられない。なぜならば、ユーザの設計によってデータが所望のデータレートでパッドに与えられると仮定されるためである。
【００４６】
この発明の上の説明は、限定的ではなく、例示的であることが意図される。この発明の他の実施例は、上の開示を参照することによって、当業者には明らかとなるであろう。
【図面の簡単な説明】
【図１】この発明の１つの実施例のダブルデータレートフリップフロップを示すブロック図である。
【図２】この発明のマスタラッチの１つの実施例の詳細な実現例を示す概略図である。
【図３】この発明のダブルデータレートマルチプレクサの１つの実施例の詳細な実現例を示す概略図である。
【図４】図３で示される回路の動作を示すタイミング図である。
【図５】この発明のダブルデータレートマルチプレクサの１つの実施例の詳細な実現例を示す概略図である。
【図６】図５で示される回路の動作を示すタイミング図である。
【図７】多数のダブルデータレートフリップフロップが集積回路装置の入力／出力ポートに設けられる、この発明の１つの実施例を表わすブロック図である。
Claims (8)
- マルチプレクサであって、
第１のデータ伝送経路および第２のデータ伝送経路と、
第１のクロック入力部および第２のクロック入力部とを含み、第１のクロック入力部は、第１のクロック信号を受け、第２のクロック入力部は、第１のクロック信号と実質的に１８０度位相がずれたクロック信号を受け、
前記第１のデータ伝送経路は、第１のクロック信号によって制御される第１のクロックスイッチを有し、
前記第２のデータ伝送経路は、第１のクロック信号と実質的に１８０度位相がずれたクロック信号によって制御される第２のクロックスイッチを有し、前記マルチプレクサはさらに、
前記第１のデータ伝送経路および第２のデータ伝送経路に接続される共通の出力ノードを含む、マルチプレクサ。 - 第１のデータ伝送経路内の第１の選択スイッチと、第２のデータ伝送経路内の第２の選択スイッチとをさらに含み、第１の選択スイッチは、第１のクロック信号の遅延コピーによって制御され、第２の選択スイッチは、第１のクロック信号と実質的に１８０度位相がずれたクロック信号の遅延コピーによって制御され、これにより前記共通の出力ノードで衝突が存在しないようにされる、請求項１に記載のマルチプレクサ。
- 前記共通の出力ノードに接続されて、データ伝送経路のうちの１つを通過したデータ値を記憶するスタティックラッチをさらに含む、請求項１に記載のマルチプレクサ。
- ダブルデータレートフリップフロップであって、
第１のラッチおよび第２のラッチを含み、第１のラッチおよび第２のラッチは、データ入力部およびデータ出力部を有し、前記ダブルデータレートフリップフロップはさらに、
マルチプレクサを含み、前記マルチプレクサは、
第１の端部上で前記第１のラッチのデータ出力部に結合され、第２の端部上で共通の出力ノードに結合され、かつ、さらに第１のクロック信号によって制御される第１のデータ伝送経路と、第１の端部上で第２のラッチのデータ出力部に結合され、第２の端部上で共通の出力ノードに結合され、かつ、さらに前記第１のクロック信号と実質的に１８０度位相がずれたクロック信号によって制御される第２のデータ伝送経路とを含む、ダブルデータレートフリップフロップ。 - 前記第１のクロック信号は第１のラッチへの書込を制御し、前記第１のクロック信号と実質的に１８０度位相がずれたクロック信号は、第２のラッチへの書込を制御する、請求項４に記載のダブルデータレートフリップフロップ。
- 前記共通の出力ノードに結合されるラッチをさらに含む、請求項４に記載のダブルデータレートフリップフロップ。
- 前記第１のクロック信号と実質的に１８０度位相がずれたクロック信号は、第１のクロック信号の反転である、請求項４に記載のダブルデータレートフリップフロップ。
- 前記第１のクロック信号と実質的に１８０度位相がずれたクロック信号は、第２のクロック信号である、請求項４に記載のダブルデータレートフリップフロップ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/759,432 US6525565B2 (en) | 2001-01-12 | 2001-01-12 | Double data rate flip-flop |
| PCT/US2001/049807 WO2002056515A2 (en) | 2001-01-12 | 2001-12-20 | Double data rate flip-flop |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004518334A true JP2004518334A (ja) | 2004-06-17 |
Family
ID=25055624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002557053A Withdrawn JP2004518334A (ja) | 2001-01-12 | 2001-12-20 | ダブルデータレートフリップフロップ |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US6525565B2 (ja) |
| EP (1) | EP1356616A2 (ja) |
| JP (1) | JP2004518334A (ja) |
| CA (1) | CA2432308A1 (ja) |
| WO (1) | WO2002056515A2 (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6825698B2 (en) | 2001-08-29 | 2004-11-30 | Altera Corporation | Programmable high speed I/O interface |
| US6525565B2 (en) * | 2001-01-12 | 2003-02-25 | Xilinx, Inc. | Double data rate flip-flop |
| US6678811B2 (en) * | 2001-04-07 | 2004-01-13 | Hewlett-Packard Development Company, L.P. | Memory controller with 1X/MX write capability |
| US6633965B2 (en) * | 2001-04-07 | 2003-10-14 | Eric M. Rentschler | Memory controller with 1×/M× read capability |
| JPWO2003012612A1 (ja) * | 2001-07-27 | 2004-11-25 | 鈴木 隆 | 電気電子機器 |
| US7167023B1 (en) | 2001-08-29 | 2007-01-23 | Altera Corporation | Multiple data rate interface architecture |
| US6806733B1 (en) * | 2001-08-29 | 2004-10-19 | Altera Corporation | Multiple data rate interface architecture |
| US7200769B1 (en) | 2001-08-29 | 2007-04-03 | Altera Corporation | Self-compensating delay chain for multiple-date-rate interfaces |
| US6686769B1 (en) * | 2001-12-14 | 2004-02-03 | Altera Corporation | Programmable I/O element circuit for high speed logic devices |
| US6611218B1 (en) * | 2002-01-09 | 2003-08-26 | Xilinx, Inc. | Transmitter with multiphase data combiner for parallel to serial data conversion |
| US6933782B1 (en) | 2002-01-09 | 2005-08-23 | Xilinx, Inc. | Degenerative inductor-based gain equalization |
| EP1404019A1 (en) | 2002-09-30 | 2004-03-31 | STMicroelectronics Limited | Programmable input/output block |
| FR2846765B1 (fr) * | 2002-11-04 | 2005-01-14 | St Microelectronics Sa | Registre tampon de sortie, circuit electronique et procede de delivrance de signaux l'utilisant |
| US7310728B2 (en) * | 2003-11-24 | 2007-12-18 | Itt Manufacturing Enterprises, Inc. | Method of implementing a high-speed header bypass function |
| US7042263B1 (en) * | 2003-12-18 | 2006-05-09 | Nvidia Corporation | Memory clock slowdown synthesis circuit |
| US7187220B1 (en) | 2003-12-18 | 2007-03-06 | Nvidia Corporation | Memory clock slowdown |
| US7234069B1 (en) | 2004-03-12 | 2007-06-19 | Altera Corporation | Precise phase shifting using a DLL controlled, multi-stage delay chain |
| US7778814B2 (en) * | 2004-03-30 | 2010-08-17 | Siemens Aktiengesellschaft | Method and device for simulating an automation system |
| JP2005303464A (ja) * | 2004-04-07 | 2005-10-27 | Toshiba Corp | フリップフロップ |
| US7126399B1 (en) | 2004-05-27 | 2006-10-24 | Altera Corporation | Memory interface phase-shift circuitry to support multiple frequency ranges |
| US7176714B1 (en) | 2004-05-27 | 2007-02-13 | Altera Corporation | Multiple data rate memory interface architecture |
| US7675927B2 (en) * | 2004-06-17 | 2010-03-09 | International Business Machines Corporation | Trace information queueing system |
| US7123051B1 (en) | 2004-06-21 | 2006-10-17 | Altera Corporation | Soft core control of dedicated memory interface hardware in a programmable logic device |
| US7466783B2 (en) * | 2004-12-13 | 2008-12-16 | Lexmark International, Inc. | Method and system to implement a double data rate (DDR) interface |
| US7401179B2 (en) * | 2005-01-21 | 2008-07-15 | Infineon Technologies Ag | Integrated circuit including a memory having low initial latency |
| US7031222B1 (en) * | 2005-01-28 | 2006-04-18 | Altera Corporation | DQS postamble filtering |
| US7489173B1 (en) | 2005-02-18 | 2009-02-10 | Xilinx, Inc. | Signal adjustment for duty cycle control |
| US8462858B2 (en) * | 2005-02-18 | 2013-06-11 | Texas Instruments Incorporated | Wireless communications with transceiver-integrated frequency shift control and power control |
| US20070013424A1 (en) * | 2005-07-18 | 2007-01-18 | Padaparambil Muralikumar A | Differential dual-edge triggered multiplexer flip-flop and method |
| US7292500B2 (en) * | 2005-07-29 | 2007-11-06 | Agere Systems Inc. | Reducing read data strobe latency in a memory system |
| US7389457B2 (en) * | 2005-10-28 | 2008-06-17 | Sony Corporation | Shift registers free of timing race boundary scan registers with two-phase clock control |
| US8542050B2 (en) * | 2005-10-28 | 2013-09-24 | Sony Corporation | Minimized line skew generator |
| US7362134B2 (en) * | 2006-03-24 | 2008-04-22 | Freescale Semiconductor, Inc. | Circuit and method for latch bypass |
| JP4811086B2 (ja) * | 2006-03-31 | 2011-11-09 | ヤマハ株式会社 | 半導体記憶装置 |
| US7516385B2 (en) * | 2006-04-28 | 2009-04-07 | Sony Corporation | Test semiconductor device in full frequency with half frequency tester |
| US7661010B2 (en) * | 2006-05-31 | 2010-02-09 | Mosaid Technologies Incorporated | Apparatus and method for interfacing to a memory |
| US8127049B1 (en) * | 2008-03-12 | 2012-02-28 | Matrox Graphics Inc. | Input/output pin allocation for data streams of variable widths |
| US8058900B1 (en) | 2008-04-14 | 2011-11-15 | Marvell Israel (M.I.S.L) Ltd. | Method and apparatus for clocking |
| US20120198179A1 (en) | 2011-02-02 | 2012-08-02 | Ware Frederick A | Area-efficient, width-adjustable signaling interface |
| US8975933B1 (en) * | 2012-07-02 | 2015-03-10 | Marvell Israel (M.I.S.L.) Ltd. | Systems and methods for a bypass flip flop with transparency |
| US9692418B1 (en) | 2014-08-20 | 2017-06-27 | Altera Corporation | Pipelined interconnect circuitry with double data rate interconnections |
| US9355696B1 (en) * | 2014-11-06 | 2016-05-31 | Xilinx, Inc. | Calibration in a control device receiving from a source synchronous interface |
| US10110232B2 (en) * | 2015-06-30 | 2018-10-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiplexer and latch system |
| EP3217548B1 (en) * | 2016-03-11 | 2021-05-05 | Socionext Inc. | Multiplexers |
| US10340898B1 (en) | 2017-06-23 | 2019-07-02 | Xilinx, Inc. | Configurable latch circuit |
| JP2019057336A (ja) * | 2017-09-19 | 2019-04-11 | 株式会社東芝 | 半導体集積回路 |
| US20190317742A1 (en) * | 2017-11-03 | 2019-10-17 | Jeffrey Gregg Schoen | Java Verilog Cross Compiler |
| US11240079B1 (en) * | 2021-02-24 | 2022-02-01 | Mellanox Technologies Tlv Ltd. | Systems, methods, and devices for high-speed data modulation |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01130240A (ja) * | 1987-11-16 | 1989-05-23 | Yokogawa Hewlett Packard Ltd | データ列発生装置 |
| US4789984A (en) * | 1987-10-16 | 1988-12-06 | American Telephone And Telegraph Company, At&T Bell Laboratories | High-speed multiplexer circuit |
| US6104726A (en) * | 1997-03-31 | 2000-08-15 | Motorola, Inc. | Simultaneous transfer of voice and data information using multi-rate vocoder and bit control protocol |
| US5844844A (en) * | 1997-07-09 | 1998-12-01 | Xilinx, Inc. | FPGA memory element programmably triggered on both clock edges |
| US6020760A (en) * | 1997-07-16 | 2000-02-01 | Altera Corporation | I/O buffer circuit with pin multiplexing |
| KR100263484B1 (ko) * | 1998-04-25 | 2000-08-01 | 김영환 | 클럭신호 지연 장치 |
| KR100272167B1 (ko) * | 1998-07-13 | 2000-11-15 | 윤종용 | 동기식 반도체 메모리 장치의 기준 신호 발생 회로 |
| US6535043B2 (en) * | 2000-05-26 | 2003-03-18 | Lattice Semiconductor Corp | Clock signal selection system, method of generating a clock signal and programmable clock manager including same |
| US7061941B1 (en) * | 2000-11-28 | 2006-06-13 | Winbond Electronics Corporation America | Data input and output circuits for multi-data rate operation |
| US6525565B2 (en) * | 2001-01-12 | 2003-02-25 | Xilinx, Inc. | Double data rate flip-flop |
| KR100382736B1 (ko) * | 2001-03-09 | 2003-05-09 | 삼성전자주식회사 | 독출동작과 기입동작시 서로 다른 데이터율을 갖는 반도체메모리장치 및 이를 채용하는 시스템 |
| US6686769B1 (en) * | 2001-12-14 | 2004-02-03 | Altera Corporation | Programmable I/O element circuit for high speed logic devices |
-
2001
- 2001-01-12 US US09/759,432 patent/US6525565B2/en not_active Expired - Lifetime
- 2001-12-20 WO PCT/US2001/049807 patent/WO2002056515A2/en not_active Application Discontinuation
- 2001-12-20 JP JP2002557053A patent/JP2004518334A/ja not_active Withdrawn
- 2001-12-20 EP EP01991488A patent/EP1356616A2/en not_active Withdrawn
- 2001-12-20 CA CA002432308A patent/CA2432308A1/en not_active Abandoned
-
2003
- 2003-01-15 US US10/342,574 patent/US6777980B2/en not_active Expired - Lifetime
-
2004
- 2004-07-09 US US10/888,203 patent/US7317773B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002056515A2 (en) | 2002-07-18 |
| US6525565B2 (en) | 2003-02-25 |
| US20020175704A1 (en) | 2002-11-28 |
| US7317773B2 (en) | 2008-01-08 |
| EP1356616A2 (en) | 2003-10-29 |
| WO2002056515A3 (en) | 2003-08-21 |
| US6777980B2 (en) | 2004-08-17 |
| US20040239365A1 (en) | 2004-12-02 |
| CA2432308A1 (en) | 2002-07-18 |
| US20030112032A1 (en) | 2003-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004518334A (ja) | ダブルデータレートフリップフロップ | |
| US5500608A (en) | Logic cell for field programmable gate array having optional internal feedback and optional cascade | |
| US5646547A (en) | Logic cell which can be configured as a latch without static one's problem | |
| EP0340891B1 (en) | Programmable logic device with programmable word line connections | |
| US6744289B2 (en) | Clock divider circuit with duty cycle correction and minimal additional delay | |
| US6466049B1 (en) | Clock enable control circuit for flip flops | |
| US5319254A (en) | Logic cell which can be configured as a latch without static one's problem | |
| EP0624950B1 (en) | Delay matching circuit | |
| US5331226A (en) | Logic cell for field programmable gate array having optional input inverters | |
| US5621338A (en) | High speed configuration independent programmable macrocell | |
| JP2001504657A (ja) | シフトレジスタとして倍加するルックアップテーブル | |
| JP2005328547A (ja) | 制御信号発生器、スキャニング機能を行うラッチ回路、フリップフロップ及び前記フリップフロップの動作の制御方法 | |
| WO1996038915A1 (en) | Macrocell and clock signal allocation circuit for a programmable logic device (pld) enabling pld resources to provide multiple functions | |
| US7233184B1 (en) | Method and apparatus for a configurable latch | |
| KR100612417B1 (ko) | 펄스-기반 고속 저전력 게이티드 플롭플롭 회로 | |
| US7477071B2 (en) | Three input field programmable gate array logic circuit configurable as a three input look up table, a D-latch or a D flip-flop | |
| US5349255A (en) | Programmable tco circuit | |
| US6242941B1 (en) | Reducing I/O noise when leaving programming mode | |
| US5635856A (en) | High speed programmable macrocell with combined path for storage and combinatorial modes | |
| US5341048A (en) | Clock invert and select circuit | |
| KR101629231B1 (ko) | 데이터 홀드 기능을 갖는 도미노 로직 블록 및 그것을 구비한 도미노 로직 | |
| JPH03285419A (ja) | 論理信号のための出力制御回路 | |
| JP3842571B2 (ja) | フリップフロップ回路 | |
| US6864727B2 (en) | Pulse generator with polarity control | |
| JPH09214454A (ja) | マルチプレクサ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050301 |