JP2004510228A - I2c環境に於いてプログラミング可能なアドレスを有する集積回路 - Google Patents
I2c環境に於いてプログラミング可能なアドレスを有する集積回路 Download PDFInfo
- Publication number
- JP2004510228A JP2004510228A JP2002529383A JP2002529383A JP2004510228A JP 2004510228 A JP2004510228 A JP 2004510228A JP 2002529383 A JP2002529383 A JP 2002529383A JP 2002529383 A JP2002529383 A JP 2002529383A JP 2004510228 A JP2004510228 A JP 2004510228A
- Authority
- JP
- Japan
- Prior art keywords
- address
- integrated circuit
- bus
- interface
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0052—Assignment of addresses or identifiers to the modules of a bus system
Abstract
I2C装置のアドレスを変更可能にする、即ち、プログラミング可能にする装置、システム、および、方法。このアドレスの変更、即ち、プログラミングによるアドレスの変更は、装置のI/O端子が受信する入力信号によって実現できる。別の形態では、本発明は、第1と第2のI2C装置の第1と第2のアドレスを実質的に同時に変更する。このアドレスの変更、即ち、プログラミングによるアドレスの変更は、第1と第2のI2C装置の両方に結合される1つのI/O端子が受信する入力信号により実現できる。本発明は、I2Cアドレスの変更、即ち、プログラミングによりアドレスの変更を可能にすることにより、ICアドレスの競合に起因するI2Cバス/プロトコル・システムに於けるバス・コンテンション問題を未然に防止する。このアドレスの変更、即ち、プログラミングによるアドレスの変更は、設計段階で、或いは、その後ソフトウェアにより、実現できる。
Description
【0001】
(発明の分野)
この発明は、I2Cバス/プロトコルを利用する集積回路に関し、詳しくは、I2Cバス/プロトコルを利用する集積回路システムに於ける同一アドレス・バス問題に関する。
【0002】
(発明の背景)
集積回路、即ち、IC(Integrated Circuit)は、今日のあらゆるタイプの電子機器に広範囲に使用されている。各ICは、一般的に、個々の態様で動作して、個々の機能を実行するように設計されている。このため、一般的に、近年開発された1つの電子機器が動作するには、多くの相異なるICが必要になる。また、近年開発された1つの電子機器に使用されるこれらのICは、互いに協調動作して、互いに指令通りに連絡を取り合う、即ち、互いに指令通りに通信を行う(データ/情報を受信する、および/または、送信する)ことができなければならない。
【0003】
1つのIC環境に於ける協調動作および通信には、一般に、他のICからの問合せ信号(query signal)に応答して別のICにデータ/情報を送るIC機能、および/または、別のICからデータ/情報を受け取るIC機能が含まれている。これらの機能が実行されるためには、一般に、各ICが互いに通信を行えるように各IC相互間に通信リンク、即ち、通信チャンネルを設ける必要がある。通信リンクを効果的に設ける方法の1つとして、バス構成を使用する方法がある。バス構成は、基本的に、電子機器に於ける複数のICに対する1つの共通通信チャンネルである。
【0004】
そのようなバス・システム/構成の1つは、I2Cバス(Inter Integrated Circuit bus)(I2Cバスとも表記される)として知られている。このI2Cバス・システム/構成は、I2Cプロトコルで動作する。即ち、このI2Cプロトコルによって、複数のICが、バス構成を介して、相互接続され、相互間で通信を行うことができる。I2Cは、フィリップス・セミコンダクター社によって、テレビジョン環境内で中央処理装置(CPU)と関連周辺ICとを接続する、即ち、CPUと関連周辺ICとの間で通信を可能にする手段として開発された。
【0005】
詳しくは、I2Cは、電子機器内の種々のICが相互間で通信を行うことを可能にするシリアル・バス・システム/プロトコルである。I2Cを使用する際、各IC(即ち、各種の装置、ドライバ、メモリ、複合機能を有するIC/チップ)等には、固有のアドレスが割り当てられている。I2Cシステムは、個々のICに対して、そのアドレスを使用して、データの送受信を行うことができる。新しいICを開発した場合、I2Cの保全性(integrity)を維持するために、そのICの設計者は、I2Cの許認可を与える法人(即ち、上記フィリップス・セミコンダクター社)に申請して、固有のICアドレスを得る必要がある。これによって、多種多様なアドレス可能な装置/ICが個々に登録されるに従って、I2Cシステムは拡大して行くことができる。固有のICアドレスは、IC内部にハードワイヤ(hardwire)される、即ち、IC内部のハードウェアに組み込まれる。上記フィリップス・セミコンダクター社は、これらのアドレス(「スレーブ・アドレス(slave address)」とも呼ばれる)を登録簿(registry)等に記録することによって、割り当てたアドレスの保全性を保証している。しかしながら、様々な理由で、複数のICが同一のアドレスを持つことがある。また、特定の装置、即ち、特定のICが同じアドレスを使用することがある。これが生じた場合、バス・コンテンション(contention:競合状態)問題が起こることがある。以下、この問題について、更に詳しく述べる。
【0006】
従って、1つのI2C環境に於いて複数の装置、即ち、複数のICが共通に割り当てられたアドレスを有することに起因するバス・コンテンション問題を未然に防止するシステムおよび方法が必要である。
【0007】
(発明の概要)
本発明は、I2C装置のアドレスを変更可能にする、即ち、プログラミング可能にする装置、システム、および、方法である。この変更すること、即ち、プログラミングによるアドレスの変更は、装置のI/O端子が受信する入力信号により実現することができる。別の形態では、本発明は、第1と第2のI2C装置の第1と第2のアドレスを実質的に同時に変更する。この変更すること、即ち、プログラミングは、第1と第2のI2C装置の両方に結合される1つのI/O端子が受信する入力信号により実現することができる。
【0008】
本発明は、I2Cアドレスの変更を可能にすること、即ち、プログラミングによりアドレスの変更を可能にすることによって、ICアドレスの競合に起因するI2Cバス/プロトコル・システムに於けるバス・コンテンション問題を未然に防止する。この変更、即ち、プログラミングは、設計段階で、或いは、その後ソフトウェアにより実現することができる。
【0009】
ICのアドレスのプログラミングを可能にすることにより、アドレスの競合を未然に防止するための別のアドレスを選択することができる。ICのアドレス、或いは、その構成要素のアドレスは、そのICのI/Oピンに供給される信号により決定される。
【0010】
一形態として、本発明は、複数のI/O端子と、この複数のI/O端子の内の選択端子に対して通信可能に接続される回路と、この回路に対して通信可能に接続されており、変更可能なアドレスを有するI2Cインタフェースと、を含む集積回路である。
【0011】
別の一形態として、本発明は、集積回路システムである。この集積回路システムは、第1の設定済みアドレスを有する第1のI2Cインタフェースを備えた第1の装置と、第2の設定済みアドレスを有する第2のI2Cインタフェースを備えた第2の装置と、第1と第2の設定済みアドレスを実質的に同時に変更する手段と、を含んでいる。
【0012】
更に別の一形態として、本発明は、第1の設定済みアドレスを有する第1のI2Cインタフェースを備えた第1の装置と、第2の設定済みアドレスを有する第2のI2Cインタフェースを備えた第2の装置とを含む集積回路システムに於いて、第1と第2の設定済みアドレスを変更する方法である。この方法は、a)第1のI2Cインタフェースの第1のアドレス入力に制御信号を供給し、b)第2のI2Cインタフェースの第2のアドレス入力に上記制御信号を供給し、c)この制御信号に応答して、第1の設定済みアドレスと第2の設定済みアドレスを実質的に同時に変更する。
【0013】
この発明の記載事項は、添付図と共に参照されたい。
尚、各図に於いて、対応する部分には、対応する参照符号を付している。
【0014】
(発明の詳細な説明)
図1は、全体のシステムを表しているが、ここでは特に、電気的なシステム10を表している。このシステム10内では、複数の装置が、共通のネットワークを介して、ここでは特に、バス構成を介して、互いに通信可能に接続されている。尚、図1に示すシステム10は、電気的なシステムであり、更に詳しくは、システム・バスとバス管理システムとを介して全てが互いに通信可能に接続される1つのコントローラICと複数のスレーブICとを有する集積回路システムであるが、本発明の原理は、他の類似した、電気的な性質、および/または、非電気的な性質のシステムにも適用することができる。
【0015】
図1に示すシステム10は、ここでは特に、I2Cバス/プロトコル・システム(I2Cシステム)である。このI2Cシステム10には、I2Cバス18に対して通信可能に接続された、コマンドを出すIC12が含まれている。このコマンドを出すIC12は、例えば、バス18を介してデータ転送の開始を行うように動作可能な、CPUのようなメイン(main:基幹)ICである。更に、I2Cシステム10には、I2Cバス18に対して通信可能に接続された複数のスレーブ(slave)IC20が含まれている。
【0016】
I2Cバス18は、シリアル・クロック・ライン(Serial CLock line:SCL)14とシリアル・データ・ライン(Serial DAta line:SDA)16とから構成されている。SCL14は、コマンドを出すIC12の1つのI/Oピンと、スレーブIC20の各々の1つのI/Oピンとに結合されており、シリアル・クロック信号を各スレーブIC20に供給する。SDA16は、メイン・ユニットである、コマンドを出すIC12のもう1つのI/Oピンと、スレーブIC20の各々のもう1つのI/Oピンとに結合されており、データ転送と一般的な通信とを行う。SCL14は、双方向ではあるが、コマンドを出すIC12がシステム・クロックを制御/生成するので、クロック信号ラインの性質を示す一方向だけの矢印で示されている。SDA16は、双方向であり、シリアル・データ・ラインの性質を示す両方向の矢印で示されている。スレーブIC20の各々は、コマンドを出すIC12からプロトコル・コマンドを受信して適切に応答する動作を行うことができる。
【0017】
尚、システム10には、コマンドを出すIC、即ち、マスタ(master)ICが複数含まれていてもよい。その場合、システム10のようなICシステムでは、各コマンドを出すICと各スレーブICの間には、様々な組み合わせが存在する。
【0018】
スレーブIC20の各々には、他の1つ或いは複数のスレーブIC20と通信を行うために、固有のアドレスが割り当てられている。この固有アドレスは、各スレーブIC20内にハードワイヤ(hardwire)されており、一般的に、そのI2Cバス・インタフェースのセクション/回路/ブロック内にハードワイヤされている。各スレーブIC20の内部アドレスは、このように固定されている。各スレーブIC20の中には、固定アドレスを1つだけ持つものと複数持つものとがある。固定アドレスを複数持つ場合、その一般的な理由は、少なくとも部分的な理由として、そのスレーブICの各々が複数の内部I2Cバス・インタフェース・セクション、即ち、集積回路セクションを有し、その集積回路セクションの各々が、既に、割り当てられたI2Cアドレスを持っているためである。本発明の原理を、以下、固定アドレスを二重に、或いは、それ以上(多重)に有するICについて説明する。
【0019】
尚、図1のシステム10は、本発明を利用することができる具体的な環境/適用例の一例にすぎない。好ましくは、本発明は、I2Cプロトコル/バス構成/システムを利用したICの如何なるシステムにも適用でき、使用される。勿論、本発明は、その他の類似したプロトコル/バス構成/システムにも使用できる。本発明が利用されるICおよびICシステムのタイプは、多くの形態を取ることができ、および/または、多くの機能を実行することができる。図1のシステム例10は、テレビジョン信号処理装置の処理回路と見做すこともできる。図1の参照符号20ULは、テレビジョン信号処理動作を行うことができる多重アドレスICを示している。このIC20ULの具体例は、ここでは特に、様々な供給源から得られる様々なフォーマットのテレビジョン信号に対してテレビジョン信号処理を行うユニバーサル・リンクIC(Universal Link IC:ULIC)である。このULIC20ULは、衛星テレビジョン(デジタル)信号処理、地上波(ケーブル配信含む)デジタル・テレビジョン信号処理、地上波(ケーブル配信含む)アナログ・テレビジョン信号処理、および、その他の関連テレビジョン信号処理を行うことができる(即ち、それらの処理に必要な適切な回路(circuitry)/ロジック(logic)を有している)。これらのアナログ信号およびデジタル信号は、種々のフォーマットおよび種々の変調方式で供給される。勿論、I2Cプロトコル/バスを利用する、その他の機能を実行するように構成されたICも、ここに開示する原理を利用することができる。
【0020】
図1の参照符号20a、20b、20c・・・20N−1、20Nは、その他のIC/スレーブ装置の例を示している。これらは、I2Cバス18に対して通信可能に接続された全てのIC、即ち、その他のアドレス可能な装置、および/または、構成要素を表している。これらのIC/スレーブ装置20a、20b、20c・・・20N−1、20Nの各々は、少なくとも1つのアドレス(I2Cアドレス)を有すると仮定できる。一方、如何なるICシステムでも、例えば図1に示すICシステムでも、2つ(或いは、それ以上)のICが同一の固定/割り当てアドレスを共通に有する、というアドレス問題が存在する可能性がある。即ち、既に割り当てられたアドレスをそれぞれ有する、少なくとも2つのブロックの集積回路/ロジック(logic)を利用した1つのICを設計する際に、この問題が生じることがある。本発明に従えば、この同一割り当てアドレスの問題を、そのアドレスの少なくとも1つをハードワイヤ・プログラミングすることによって、即ち、ハードワイヤ変更することによって、設計段階で未然に解決することができる。また、この同一割り当てアドレスの問題は、ICシステムの動作時に、或る装置またはソフトウェアの構成要素がそのICシステムに加えられる状況下で起きることがある。この場合、同一割り当てアドレスは、それらをソフトウェア変更、即ち、ソフトウェア・プログラミングすることによって、未然に回避することができる。
【0021】
本発明は、この問題を未然に回避、或いは、緩和することができる。詳しくは、本発明は、1つのICに、1つのプログラミング可能なI2Cアドレスを与える。たとえ固定アドレスが既に集積回路のブロックに割り当てられているとしても、アドレスがプログラミング可能であるため、ICシステムの設計者は、そのICの「固定」アドレスを、そのシステム内で使用されていない別のアドレスに変更することができる。
【0022】
図2は、本発明の原理に従って部分変更されたユニバーサル・リンクIC(ULIC)20ULのトップレベル(最上位階層)のブロック図である。ULIC20ULは、混在信号(mixed signal)設計の集積回路チップであり、即ち、アナログ信号処理回路/ロジック(logic)とデジタル信号処理回路/ロジック(logic)とが含まれる集積回路チップであり、テレビジョン用、セット・トップ・ボックス用、および、アナログおよび/またはデジタル・テレビジョン信号を利用/処理するその他の類似した装置用として使用される。また、ULIC20ULは、以前に個別のICによって実行されていた様々なアナログ信号処理機能およびデジタル信号処理機能が単一のICに組み込まれた、即ち、単一のICに集積されたものである。個別のIC或いはそのインタフェース・セクションから成る集積回路、即ち、各ブロックは、I2Cプロトコル/システムの下に、アドレスが割り当てられている。これらのブロック、即ち、これらのセクションは、集積された後も、以前に割り当てられた固定アドレスを保持している。その理由は、これらのブロックの設計を採用する際、以前の個別のICの設計を変更せず、また、各ブロックのI2Cインタフェース・セクションの設計も変更していないためである。従って、ULIC20ULは、本質的に、2つのアドレスを有する。
【0023】
しかし、本発明に従うと、ULIC20ULの各セクションのアドレスは、変更可能である。詳しくは、装置が応答するアドレスを指定する、即ち、変更するために、チップ・アドレスの1ビットを制御信号により制御する。
【0024】
尚、ULIC20ULは、I2Cプロトコル/バスを利用する集積回路/回路チップを表しているだけであって、ここに開示する本発明の原理は、I2Cプロトコル/バスを利用するあらゆるタイプの集積回路、および/または、集積回路システムに適用することができる。
【0025】
図2を参照すると、ULIC20ULには、3つのメイン・セクション、即ち、衛星送信のテレビジョン信号を復調するための「サトリンク(Satlink)」セクション30と、地上波送信の一般的なデジタル信号および/またはデジタル高品位(HDTV)信号(このHDTV信号は、あらゆるタイプのデジタル変調方式を介して変調される)を復調するための「VSB(Vestigal SideBand)リンク」セクション32と、NTSC(アナログ)信号の切換え処理、クロマ復調処理、および、その他の信号処理を行う「DCD」セクション34とが含まれている。
【0026】
これらのセクションは、互いに独立して、並行して動作するが、共通のクロック発生器50によってサポートされている。即ち、このクロック発生器50は、複数のクロック信号80をULIC20ULの種々のセクションに供給する。クロック発生器50は、位相固定ループ(Phase Locked Loop:PLL)クロック合成器48からクロック信号を受信する。また、このPLLクロック合成器48は、SCL14からクロック信号を受信する。複数のICクロック80で、ULIC20ULのセクション30、32、および34の種々の集積回路/ロジック(logic)がクロック制御される。ULIC20ULには、また、複数のI/O(入力/出力)ピンが含まれており、その幾つかは、図2中で、文字表記で示されている。これらのI/Oピンは、ICパッケージ、即ち、ICチップの外部に延びている。
【0027】
更に図2を参照すると、ULIC20ULには、I2Cバス18と内部バス44とに対して通信可能に接続された第1のI2Cバス/マイクロ・インタフェース・セクション40が含まれている。この第1のI2Cバス/マイクロ・インタフェース40は、本質的にスレーブ装置(ICブロック、即ち、ICセクション)であり、I2Cバス18に対して通信可能に接続された他の各スレーブIC20およびコマンドを出すIC12と「サトリンク(Satlink)」セクション/回路/ロジック(logic)30の種々の部分との間で通信を行うための適切な回路/ロジックを有している。また、第1のI2Cバス/マイクロ・インタフェース40は、その内部に固定された、既に割り当てられたI2Cアドレスを持っている。サトリンク(Satlink)セクション30の種々のブロック、或いは、種々の部分は、内部バス44を介して、I2Cバス/マイクロ・インタフェース40と通信を行う。I2Cバス/マイクロ・インタフェース40(或いは、その他のアドレスを受けるセクション/ブロック)のアドレス・ビット入力は、ライン52を介して、ULIC20ULのI/Oピン60に結合されている。
【0028】
ULIC20ULには、更に、I2Cバス18と内部バス46とに対して通信可能に接続された第2のI2Cバス/マイクロ・インタフェース・セクション42が含まれている。この第2のI2Cバス/マイクロ・インタフェース42は、本質的にスレーブ装置(ICブロック、即ち、ICセクション)であり、I2Cバス18に対して通信可能に接続された他の各スレーブIC20およびコマンドを出すIC12とVSB/DCDセクション/回路/ロジック32および34の種々の部分との間で通信を行うための適切な回路/ロジックを有している。また、第2のI2Cバス/マイクロ・インタフェース42は、その内部に固定された、既に割り当てられたI2Cアドレスを持っている。VSBセクション32およびDCDセクション34の種々のブロック、或いは、種々の部分は、内部バス46を介してI2Cバス/マイクロ・インタフェース42と通信を行う。I2Cバス/マイクロ・インタフェース42(或いは、その他のアドレスを受けるセクション/ブロック)のアドレス・ビット入力は、ライン54を介して、ULIC20ULのI/Oピン60に結合されている。
【0029】
I2Cバス/マイクロ・インタフェース40および42は、「I2Cバス18へ」と記された矢印によって表されるように、周知の態様で、I2Cバス18に対して通信可能に接続されている。本発明の一形態によると、I2Cバス/マイクロ・インタフェース40のアドレスは、変更可能であり、即ち、プログラミング可能である。同様に、I2Cバス/マイクロ・インタフェース42のアドレスも、変更可能であり、即ち、プログラミング可能である。I2Cバス/マイクロ・インタフェース40には、そのアドレス入力とI/Oピン、即ち、I/O端子60とに対して通信可能に接続された制御ライン52が含まれている。I/Oピン60は、I2Cバス18に対して通信可能に接続されている。I2Cバス/マイクロ・インタフェース42には、そのアドレス入力とI/Oピン60とに対して通信可能に接続された制御ライン54が含まれている。1つの形態として、I2Cバス/マイクロ・インタフェース40および42のそれぞれのアドレスの変更、即ち、プログラミングは、I/Oピン60を介して制御信号を供給することにより実現することができる。I2Cバス/マイクロ・インタフェース40および42は、この制御信号に応答して、それぞれのアドレスは、実質的に同時に、変更され、即ち、プログラミングにより変更される。
【0030】
一形態として、このアドレスの変更、即ち、プログラミングによるアドレスの変更は、制御ライン52をI/Oピン60からI2Cバス/マイクロ・インタフェース40のアドレス入力に結合することによって、および、制御ライン54をI/Oピン60からI2Cバス/マイクロ・インタフェース42のアドレス入力に結合することによって、実現することができる。このように、I/Oピン60に供給された制御信号は、制御ライン52および54を介して、I2Cバス/マイクロ・インタフェース40および42のそれぞれのアドレスを変更、即ち、プログラミングによりアドレスの変更をする。更に詳しくは、制御ライン52がI2Cバス/マイクロ・インタフェース40に結合されることによって、そのアドレスの1ビットが制御信号により変更され、即ち、プログラミングによりアドレスの変更が行われる。同様に、制御ライン54がI2Cバス/マイクロ・インタフェース42に結合されることにより、そのアドレスの1ビットが制御信号により変更され、即ち、プログラミングによりアドレスの変更が行われる。制御ライン52および54が同一のI/Oピン60に結合されているため、I2Cバス/マイクロ・インタフェース40および42のそれぞれのアドレスは、共に、変更され、即ち、プログラミングにより変更される。
【0031】
図4の表90は、上述の各原理を説明するためのものであり、次に、この表90を参照して説明する。尚、この表90は、図2および図3のULIC20ULに関するものであるが、本原理は、I2Cシステムを利用したあらゆるタイプの装置、或いは、集積回路に適用できるものである。表90に於いて、「セクション」と記された欄92は、ULIC20ULのサトリンク(Satlink)セクション30、詳しくは、そのI2Cバス/マイクロ・インタフェース40について示しているが、このサトリンク(Satlink)セクション30は、I2Cシステムに於いてアドレス可能なあらゆる装置の代表例である。更に、表90に於いて「セクション」と記された欄92は、ULIC20ULのVSB/DCDセクション32/34、詳しくは、そのI2Cバス/マイクロ・インタフェース42についても示しているが、このVSB/DCDセクション32/34も、I2Cシステムに於いてアドレス可能なあらゆる装置の代表例である。それ故、以下の説明は、ULIC20ULのみに当てはまるものではなく、あらゆるタイプのI2C装置に当てはまるものである。尚、表90は、行93、95、97、および99に、2つのI2C装置、即ち、2つのI2Cスレーブに対する4つの可能なアドレスを示している。具体的には、1つはサトリンク(Satlink)書き込み用(即ち、I2Cバスを介するサトリンク(Satlink)セクション30へのデータの書き込み用)アドレス、もう1つはサトリンク(Satlink)読み出し用(即ち、I2Cバスを介するサトリンク(Satlink)セクション30からのデータの読み出し用)アドレス、更にもう1つはVSB/DCD書き込み用(即ち、I2Cバスを介するVSB/DCDセクション32/34へのデータの書き込み用)アドレス、更にもう1つはVSB/DCD読み出し用(即ち、I2Cバスを介するVSB/DCDセクション32/34からのデータの読み出し用)アドレスである。欄98は、「P」ビット(プログラミング可能なビット)が「0」、即ち、ロー(low:低)である時の個々のセクションに対するフル・アドレス(最初のフル・アドレス)と、「P」ビットが「1」、即ち、ハイ(high:高)である時の個々のセクションに対するフル・アドレス(括弧内のフル・アドレス)とを示している。
【0032】
サトリンク(Satlink)セクション30用とVSB/DCDセクション32/34用の各アドレスは、7ビット(最上位ビットから始まり、最下位から数えて2番目のビットまでであり、B7、B6、B5、B4、B3、B2、および、B1で表すことができる)と、読み出し(R)条件、或いは、書き込み(W)条件を示すために確保された8番目のビット(B0で表す)とにより構成されている。これら8ビット、即ち、B7、B6、B5、B4、B3、B2、B1、および、B0が組み合わされて、16進数でフル8ビットアドレス(欄98)が形成される。表90内に示すように、アドレスの最下位ビット(lsb)、即ち、B0(欄96)は、R/W表示のために確保されている。アドレスのlsbが「0」の時、書き込み(W)が要求されている。アドレスのlsbが「1」の時、読み出し(R)が要求されている。
【0033】
この発明の一形態によると、8ビット・アドレスの内(lsb、即ち、B0(欄96)は、R/W表示用に確保されているため)、7ビット(B7、B6、B5、B4、B3、B2、および、B1)の1つが、変更され、即ち、プログラミングにより変更される。これは、表90のI2Cチップ・アドレスの欄94中で、「P」の表示によって示されている。この「P」のビットは、どのフル・アドレスが特定の装置のアドレスに利用されるかに依存して、「0」/ロー(low:低)、或いは、「1」/ハイ(high:高)になる。仮に、「P」のビットがロー(low:低)である場合、その特定のI2C装置に対して、第1のアドレスが設定される。また、「P」のビットがハイ(high:高)である場合、その特定のI2C装置に対して、第2のアドレスが設定される。どのアドレスを利用するかについての選択は、例えば、I/Oピン60をハイ(high:高)かロー(low:低)にすることにより、システム内にハードワイヤしてもよいし、或いは、例えば、そのICの「P」のビットのピンを、マイクロコンピュータのような制御装置のソフトウェア制御可能なポートに結合することにより、ソフトウェアを介して可変にしてもよい。上述のように、プログラミング可能なビット、即ち、変更可能なビットは、サトリンク(Satlink)セクション30とVSB/DCDセクション32/34とに対して、同じであるため、2つのアドレスは、実質的に同時に変更、即ち、プログラミング、即ち、変更される。このように、2つ或いはそれ以上のI2C装置の如何なるI2Cシステムに於いても、同じ(1つ或いは複数の)「プログラミング可能な」ビットが選択された場合、2つのI2C装置は、その各アドレスが実質的に同時に変更されることになる。尚、ビットB2を「P」のビットとしたが、7つのビットB7、B6、B5、B4、B3、B2、および、B1の内どれでも、或いは、他の目的のために確保されたものではないビットの内どれでも、「P」のビットとしてよい。
【0034】
本発明の一形態によると、例えばI2Cバス/マイクロ・インタフェース40および42(図3のI2Cスレーブ#1および#2)のような2つのI2C装置は、相互接続されているため、共通の制御信号を受信して、その各アドレスが実質的に同時に変更される。具体的には、I2Cアドレスのプログラミング可能、即ち、変更可能なビット「P」が、I2Cバス/マイクロ・インタフェース40を介するサトリンク(Satlink)セクション30とI2Cバス/マイクロ・インタフェース42を介するVSB/DCDセクション32/34の両方について、同じであるため、その2つのアドレスは、実質的に同時に変更、即ち、プログラミング、即ち、変更される。
【0035】
サトリンク(Satlink)書き込みチップ・アドレス(行93)は、サトリンク(Satlink)セクション30のI2Cバス/マイクロ・インタフェース40に書き込みデータ/情報を示すのに使用されるアドレスを示している。サトリンク(Satlink)書き込みチップ・アドレスに対するビットB7、B6、B5、B4、B3は、「01010」であり、ビットB1は「0」であり、R/Wのビット、即ち、ビットB0は、書き込み(W)を表す「0」である。「P」のビット(B2)がゼロ(「0」)の時、16進数(「01010000」、欄94および欄96)は、「50」(欄98)になる。「P」のビットがハイ(high:高)、即ち、「1」の時、16進数(「01010100」、欄94および欄96)は、「54」(欄98、括弧内)になる。サトリンク(Satlink)読み出しチップ・アドレス(行95)は、サトリンク(Satlink)セクション30のI2Cバス/マイクロ・インタフェース40に読み出しデータ/情報を示すのに使用されるアドレスを示している。サトリンク(Satlink)読み出しチップ・アドレスに対するビットB7、B6、B5、B4、B3は、「01010」であり、ビットB1は「0」であり、R/Wのビット、即ち、ビットB0は、読み出し(R)を表す「1」である。「P」のビット(B2)がゼロ(「0」)の時、16進数(「01010001」、欄94および欄96)は、「51」(欄98)になる。「P」のビットがハイ(high:高)、即ち、「1」の時、16進数(「01010101」、欄94および欄96)は、「55」(欄98、括弧内)になる。
【0036】
同様に、VSB/DCD書き込みチップ・アドレス(行97)は、VSB/DCDセクション32/34のI2Cバス/マイクロ・インタフェース42に書き込みデータ/情報を示すのに使用されるアドレスを示している。VSB/DCD書き込みチップ・アドレスに対するビットB7、B6、B5、B4、B3は、「01010」であり、ビットB1は「1」であり、R/Wのビット、即ち、ビットB0は、書き込み(W)を表す「0」である。「P」のビット(B2)がゼロ(「0」)の時、16進数(「01010010」、欄94および欄96)は、「52」のフル・アドレス(欄98)になる。「P」のビットがハイ(high:高)、即ち、「1」の時、16進数(「01010110」、欄94および欄96)は、「56」のフル・アドレス(欄98、括弧内)になる。VSB/DCD読み出しチップ・アドレス(行99)は、VSB/DCDセクション32/34のI2Cバス/マイクロ・インタフェース42に読み出しデータ/情報を示すのに使用されるアドレスを示している。VSB/DCD読み出しチップ・アドレスに対するビットB7、B6、B5、B4、B3は、「01010」であり、ビットB1は「1」であり、R/Wのビット、即ち、B0は、読み出し(R)を表す「1」である。「P」のビット(B2)がゼロ(「0」)の時、16進数(「01010011」、欄94および欄96)は、「53」のフル・アドレス(欄98)になる。「P」のビットがハイ(high:高)、即ち、「1」の時、16進数(「01010111」、欄94および欄96)は、「57」(欄98、括弧内)になる。
【0037】
図3を参照すると、種々のセクションの集積回路が、集積回路のブロックの観点で考えられる。例えば、これらのブロックを同一のIC基板上にマージして(併合して)、単一のICを製造する。ULIC20ULは、任意のタイプのI2C集積回路を表す第1と第2のスレーブ装置(即ち、I2Cバス/マイクロ・インタフェース)40および42を集積したものである。この場合、例えば、第1と第2の装置は、それぞれ、単一のICの第1と第2のセクションから成る。また、各I2C装置が互いに分離していてもよい。
【0038】
図3で、I/Oピン60は、ライン72を介してその他の回路/ロジック(logic)70に接続されている。この回路/ロジック70は、I2Cスレーブ#1および#2のアドレスが上述の各原理に従って変更されるように、ソフトウェア或いはその他のロジック(logic)により制御信号を生成する。この制御信号の生成は、様々な形態を取る。
【0039】
この発明を推奨設計および/または推奨構成を用いて説明したが、ここに開示した発明の精神および範囲内で、この発明を更に変更することができる。従って、この出願は、この発明の一般原理を使用した、この発明の変形、用途、適用の如何なるものをも包含するものである。更に、この出願は、この発明が属する技術分野に於ける周知事項、或いは、慣用事項の範囲内にあり、本願特許請求の範囲内にある、ここに開示した事項の発展形態をも含むものである。
【図面の簡単な説明】
【図1】
本発明が利用される、I2Cバス/プロトコル・システムを介して互いに通信可能に接続された集積回路システムの一例を示す図である。
【図2】
図1の集積回路システム内の1つの集積回路のアッパー・レベル(上位階層)のブロック図である。(選択された集積回路は2つの内部ブロックの回路/ロジックを有し、その各々はI2Cバス/プロトコル・システム内で特定のアドレスが割り当てられて構成されており、また、ここに開示した本発明の原理に従って、変更されている。)
【図3】
本発明の原理による、図2のICのようなアドレス可能なICの別の実施例を簡略的に示すブロック図である。
【図4】
各I2Cアドレスを変更可能にする態様、即ち、プログラミング可能にする態様を説明するための表である。
(発明の分野)
この発明は、I2Cバス/プロトコルを利用する集積回路に関し、詳しくは、I2Cバス/プロトコルを利用する集積回路システムに於ける同一アドレス・バス問題に関する。
【0002】
(発明の背景)
集積回路、即ち、IC(Integrated Circuit)は、今日のあらゆるタイプの電子機器に広範囲に使用されている。各ICは、一般的に、個々の態様で動作して、個々の機能を実行するように設計されている。このため、一般的に、近年開発された1つの電子機器が動作するには、多くの相異なるICが必要になる。また、近年開発された1つの電子機器に使用されるこれらのICは、互いに協調動作して、互いに指令通りに連絡を取り合う、即ち、互いに指令通りに通信を行う(データ/情報を受信する、および/または、送信する)ことができなければならない。
【0003】
1つのIC環境に於ける協調動作および通信には、一般に、他のICからの問合せ信号(query signal)に応答して別のICにデータ/情報を送るIC機能、および/または、別のICからデータ/情報を受け取るIC機能が含まれている。これらの機能が実行されるためには、一般に、各ICが互いに通信を行えるように各IC相互間に通信リンク、即ち、通信チャンネルを設ける必要がある。通信リンクを効果的に設ける方法の1つとして、バス構成を使用する方法がある。バス構成は、基本的に、電子機器に於ける複数のICに対する1つの共通通信チャンネルである。
【0004】
そのようなバス・システム/構成の1つは、I2Cバス(Inter Integrated Circuit bus)(I2Cバスとも表記される)として知られている。このI2Cバス・システム/構成は、I2Cプロトコルで動作する。即ち、このI2Cプロトコルによって、複数のICが、バス構成を介して、相互接続され、相互間で通信を行うことができる。I2Cは、フィリップス・セミコンダクター社によって、テレビジョン環境内で中央処理装置(CPU)と関連周辺ICとを接続する、即ち、CPUと関連周辺ICとの間で通信を可能にする手段として開発された。
【0005】
詳しくは、I2Cは、電子機器内の種々のICが相互間で通信を行うことを可能にするシリアル・バス・システム/プロトコルである。I2Cを使用する際、各IC(即ち、各種の装置、ドライバ、メモリ、複合機能を有するIC/チップ)等には、固有のアドレスが割り当てられている。I2Cシステムは、個々のICに対して、そのアドレスを使用して、データの送受信を行うことができる。新しいICを開発した場合、I2Cの保全性(integrity)を維持するために、そのICの設計者は、I2Cの許認可を与える法人(即ち、上記フィリップス・セミコンダクター社)に申請して、固有のICアドレスを得る必要がある。これによって、多種多様なアドレス可能な装置/ICが個々に登録されるに従って、I2Cシステムは拡大して行くことができる。固有のICアドレスは、IC内部にハードワイヤ(hardwire)される、即ち、IC内部のハードウェアに組み込まれる。上記フィリップス・セミコンダクター社は、これらのアドレス(「スレーブ・アドレス(slave address)」とも呼ばれる)を登録簿(registry)等に記録することによって、割り当てたアドレスの保全性を保証している。しかしながら、様々な理由で、複数のICが同一のアドレスを持つことがある。また、特定の装置、即ち、特定のICが同じアドレスを使用することがある。これが生じた場合、バス・コンテンション(contention:競合状態)問題が起こることがある。以下、この問題について、更に詳しく述べる。
【0006】
従って、1つのI2C環境に於いて複数の装置、即ち、複数のICが共通に割り当てられたアドレスを有することに起因するバス・コンテンション問題を未然に防止するシステムおよび方法が必要である。
【0007】
(発明の概要)
本発明は、I2C装置のアドレスを変更可能にする、即ち、プログラミング可能にする装置、システム、および、方法である。この変更すること、即ち、プログラミングによるアドレスの変更は、装置のI/O端子が受信する入力信号により実現することができる。別の形態では、本発明は、第1と第2のI2C装置の第1と第2のアドレスを実質的に同時に変更する。この変更すること、即ち、プログラミングは、第1と第2のI2C装置の両方に結合される1つのI/O端子が受信する入力信号により実現することができる。
【0008】
本発明は、I2Cアドレスの変更を可能にすること、即ち、プログラミングによりアドレスの変更を可能にすることによって、ICアドレスの競合に起因するI2Cバス/プロトコル・システムに於けるバス・コンテンション問題を未然に防止する。この変更、即ち、プログラミングは、設計段階で、或いは、その後ソフトウェアにより実現することができる。
【0009】
ICのアドレスのプログラミングを可能にすることにより、アドレスの競合を未然に防止するための別のアドレスを選択することができる。ICのアドレス、或いは、その構成要素のアドレスは、そのICのI/Oピンに供給される信号により決定される。
【0010】
一形態として、本発明は、複数のI/O端子と、この複数のI/O端子の内の選択端子に対して通信可能に接続される回路と、この回路に対して通信可能に接続されており、変更可能なアドレスを有するI2Cインタフェースと、を含む集積回路である。
【0011】
別の一形態として、本発明は、集積回路システムである。この集積回路システムは、第1の設定済みアドレスを有する第1のI2Cインタフェースを備えた第1の装置と、第2の設定済みアドレスを有する第2のI2Cインタフェースを備えた第2の装置と、第1と第2の設定済みアドレスを実質的に同時に変更する手段と、を含んでいる。
【0012】
更に別の一形態として、本発明は、第1の設定済みアドレスを有する第1のI2Cインタフェースを備えた第1の装置と、第2の設定済みアドレスを有する第2のI2Cインタフェースを備えた第2の装置とを含む集積回路システムに於いて、第1と第2の設定済みアドレスを変更する方法である。この方法は、a)第1のI2Cインタフェースの第1のアドレス入力に制御信号を供給し、b)第2のI2Cインタフェースの第2のアドレス入力に上記制御信号を供給し、c)この制御信号に応答して、第1の設定済みアドレスと第2の設定済みアドレスを実質的に同時に変更する。
【0013】
この発明の記載事項は、添付図と共に参照されたい。
尚、各図に於いて、対応する部分には、対応する参照符号を付している。
【0014】
(発明の詳細な説明)
図1は、全体のシステムを表しているが、ここでは特に、電気的なシステム10を表している。このシステム10内では、複数の装置が、共通のネットワークを介して、ここでは特に、バス構成を介して、互いに通信可能に接続されている。尚、図1に示すシステム10は、電気的なシステムであり、更に詳しくは、システム・バスとバス管理システムとを介して全てが互いに通信可能に接続される1つのコントローラICと複数のスレーブICとを有する集積回路システムであるが、本発明の原理は、他の類似した、電気的な性質、および/または、非電気的な性質のシステムにも適用することができる。
【0015】
図1に示すシステム10は、ここでは特に、I2Cバス/プロトコル・システム(I2Cシステム)である。このI2Cシステム10には、I2Cバス18に対して通信可能に接続された、コマンドを出すIC12が含まれている。このコマンドを出すIC12は、例えば、バス18を介してデータ転送の開始を行うように動作可能な、CPUのようなメイン(main:基幹)ICである。更に、I2Cシステム10には、I2Cバス18に対して通信可能に接続された複数のスレーブ(slave)IC20が含まれている。
【0016】
I2Cバス18は、シリアル・クロック・ライン(Serial CLock line:SCL)14とシリアル・データ・ライン(Serial DAta line:SDA)16とから構成されている。SCL14は、コマンドを出すIC12の1つのI/Oピンと、スレーブIC20の各々の1つのI/Oピンとに結合されており、シリアル・クロック信号を各スレーブIC20に供給する。SDA16は、メイン・ユニットである、コマンドを出すIC12のもう1つのI/Oピンと、スレーブIC20の各々のもう1つのI/Oピンとに結合されており、データ転送と一般的な通信とを行う。SCL14は、双方向ではあるが、コマンドを出すIC12がシステム・クロックを制御/生成するので、クロック信号ラインの性質を示す一方向だけの矢印で示されている。SDA16は、双方向であり、シリアル・データ・ラインの性質を示す両方向の矢印で示されている。スレーブIC20の各々は、コマンドを出すIC12からプロトコル・コマンドを受信して適切に応答する動作を行うことができる。
【0017】
尚、システム10には、コマンドを出すIC、即ち、マスタ(master)ICが複数含まれていてもよい。その場合、システム10のようなICシステムでは、各コマンドを出すICと各スレーブICの間には、様々な組み合わせが存在する。
【0018】
スレーブIC20の各々には、他の1つ或いは複数のスレーブIC20と通信を行うために、固有のアドレスが割り当てられている。この固有アドレスは、各スレーブIC20内にハードワイヤ(hardwire)されており、一般的に、そのI2Cバス・インタフェースのセクション/回路/ブロック内にハードワイヤされている。各スレーブIC20の内部アドレスは、このように固定されている。各スレーブIC20の中には、固定アドレスを1つだけ持つものと複数持つものとがある。固定アドレスを複数持つ場合、その一般的な理由は、少なくとも部分的な理由として、そのスレーブICの各々が複数の内部I2Cバス・インタフェース・セクション、即ち、集積回路セクションを有し、その集積回路セクションの各々が、既に、割り当てられたI2Cアドレスを持っているためである。本発明の原理を、以下、固定アドレスを二重に、或いは、それ以上(多重)に有するICについて説明する。
【0019】
尚、図1のシステム10は、本発明を利用することができる具体的な環境/適用例の一例にすぎない。好ましくは、本発明は、I2Cプロトコル/バス構成/システムを利用したICの如何なるシステムにも適用でき、使用される。勿論、本発明は、その他の類似したプロトコル/バス構成/システムにも使用できる。本発明が利用されるICおよびICシステムのタイプは、多くの形態を取ることができ、および/または、多くの機能を実行することができる。図1のシステム例10は、テレビジョン信号処理装置の処理回路と見做すこともできる。図1の参照符号20ULは、テレビジョン信号処理動作を行うことができる多重アドレスICを示している。このIC20ULの具体例は、ここでは特に、様々な供給源から得られる様々なフォーマットのテレビジョン信号に対してテレビジョン信号処理を行うユニバーサル・リンクIC(Universal Link IC:ULIC)である。このULIC20ULは、衛星テレビジョン(デジタル)信号処理、地上波(ケーブル配信含む)デジタル・テレビジョン信号処理、地上波(ケーブル配信含む)アナログ・テレビジョン信号処理、および、その他の関連テレビジョン信号処理を行うことができる(即ち、それらの処理に必要な適切な回路(circuitry)/ロジック(logic)を有している)。これらのアナログ信号およびデジタル信号は、種々のフォーマットおよび種々の変調方式で供給される。勿論、I2Cプロトコル/バスを利用する、その他の機能を実行するように構成されたICも、ここに開示する原理を利用することができる。
【0020】
図1の参照符号20a、20b、20c・・・20N−1、20Nは、その他のIC/スレーブ装置の例を示している。これらは、I2Cバス18に対して通信可能に接続された全てのIC、即ち、その他のアドレス可能な装置、および/または、構成要素を表している。これらのIC/スレーブ装置20a、20b、20c・・・20N−1、20Nの各々は、少なくとも1つのアドレス(I2Cアドレス)を有すると仮定できる。一方、如何なるICシステムでも、例えば図1に示すICシステムでも、2つ(或いは、それ以上)のICが同一の固定/割り当てアドレスを共通に有する、というアドレス問題が存在する可能性がある。即ち、既に割り当てられたアドレスをそれぞれ有する、少なくとも2つのブロックの集積回路/ロジック(logic)を利用した1つのICを設計する際に、この問題が生じることがある。本発明に従えば、この同一割り当てアドレスの問題を、そのアドレスの少なくとも1つをハードワイヤ・プログラミングすることによって、即ち、ハードワイヤ変更することによって、設計段階で未然に解決することができる。また、この同一割り当てアドレスの問題は、ICシステムの動作時に、或る装置またはソフトウェアの構成要素がそのICシステムに加えられる状況下で起きることがある。この場合、同一割り当てアドレスは、それらをソフトウェア変更、即ち、ソフトウェア・プログラミングすることによって、未然に回避することができる。
【0021】
本発明は、この問題を未然に回避、或いは、緩和することができる。詳しくは、本発明は、1つのICに、1つのプログラミング可能なI2Cアドレスを与える。たとえ固定アドレスが既に集積回路のブロックに割り当てられているとしても、アドレスがプログラミング可能であるため、ICシステムの設計者は、そのICの「固定」アドレスを、そのシステム内で使用されていない別のアドレスに変更することができる。
【0022】
図2は、本発明の原理に従って部分変更されたユニバーサル・リンクIC(ULIC)20ULのトップレベル(最上位階層)のブロック図である。ULIC20ULは、混在信号(mixed signal)設計の集積回路チップであり、即ち、アナログ信号処理回路/ロジック(logic)とデジタル信号処理回路/ロジック(logic)とが含まれる集積回路チップであり、テレビジョン用、セット・トップ・ボックス用、および、アナログおよび/またはデジタル・テレビジョン信号を利用/処理するその他の類似した装置用として使用される。また、ULIC20ULは、以前に個別のICによって実行されていた様々なアナログ信号処理機能およびデジタル信号処理機能が単一のICに組み込まれた、即ち、単一のICに集積されたものである。個別のIC或いはそのインタフェース・セクションから成る集積回路、即ち、各ブロックは、I2Cプロトコル/システムの下に、アドレスが割り当てられている。これらのブロック、即ち、これらのセクションは、集積された後も、以前に割り当てられた固定アドレスを保持している。その理由は、これらのブロックの設計を採用する際、以前の個別のICの設計を変更せず、また、各ブロックのI2Cインタフェース・セクションの設計も変更していないためである。従って、ULIC20ULは、本質的に、2つのアドレスを有する。
【0023】
しかし、本発明に従うと、ULIC20ULの各セクションのアドレスは、変更可能である。詳しくは、装置が応答するアドレスを指定する、即ち、変更するために、チップ・アドレスの1ビットを制御信号により制御する。
【0024】
尚、ULIC20ULは、I2Cプロトコル/バスを利用する集積回路/回路チップを表しているだけであって、ここに開示する本発明の原理は、I2Cプロトコル/バスを利用するあらゆるタイプの集積回路、および/または、集積回路システムに適用することができる。
【0025】
図2を参照すると、ULIC20ULには、3つのメイン・セクション、即ち、衛星送信のテレビジョン信号を復調するための「サトリンク(Satlink)」セクション30と、地上波送信の一般的なデジタル信号および/またはデジタル高品位(HDTV)信号(このHDTV信号は、あらゆるタイプのデジタル変調方式を介して変調される)を復調するための「VSB(Vestigal SideBand)リンク」セクション32と、NTSC(アナログ)信号の切換え処理、クロマ復調処理、および、その他の信号処理を行う「DCD」セクション34とが含まれている。
【0026】
これらのセクションは、互いに独立して、並行して動作するが、共通のクロック発生器50によってサポートされている。即ち、このクロック発生器50は、複数のクロック信号80をULIC20ULの種々のセクションに供給する。クロック発生器50は、位相固定ループ(Phase Locked Loop:PLL)クロック合成器48からクロック信号を受信する。また、このPLLクロック合成器48は、SCL14からクロック信号を受信する。複数のICクロック80で、ULIC20ULのセクション30、32、および34の種々の集積回路/ロジック(logic)がクロック制御される。ULIC20ULには、また、複数のI/O(入力/出力)ピンが含まれており、その幾つかは、図2中で、文字表記で示されている。これらのI/Oピンは、ICパッケージ、即ち、ICチップの外部に延びている。
【0027】
更に図2を参照すると、ULIC20ULには、I2Cバス18と内部バス44とに対して通信可能に接続された第1のI2Cバス/マイクロ・インタフェース・セクション40が含まれている。この第1のI2Cバス/マイクロ・インタフェース40は、本質的にスレーブ装置(ICブロック、即ち、ICセクション)であり、I2Cバス18に対して通信可能に接続された他の各スレーブIC20およびコマンドを出すIC12と「サトリンク(Satlink)」セクション/回路/ロジック(logic)30の種々の部分との間で通信を行うための適切な回路/ロジックを有している。また、第1のI2Cバス/マイクロ・インタフェース40は、その内部に固定された、既に割り当てられたI2Cアドレスを持っている。サトリンク(Satlink)セクション30の種々のブロック、或いは、種々の部分は、内部バス44を介して、I2Cバス/マイクロ・インタフェース40と通信を行う。I2Cバス/マイクロ・インタフェース40(或いは、その他のアドレスを受けるセクション/ブロック)のアドレス・ビット入力は、ライン52を介して、ULIC20ULのI/Oピン60に結合されている。
【0028】
ULIC20ULには、更に、I2Cバス18と内部バス46とに対して通信可能に接続された第2のI2Cバス/マイクロ・インタフェース・セクション42が含まれている。この第2のI2Cバス/マイクロ・インタフェース42は、本質的にスレーブ装置(ICブロック、即ち、ICセクション)であり、I2Cバス18に対して通信可能に接続された他の各スレーブIC20およびコマンドを出すIC12とVSB/DCDセクション/回路/ロジック32および34の種々の部分との間で通信を行うための適切な回路/ロジックを有している。また、第2のI2Cバス/マイクロ・インタフェース42は、その内部に固定された、既に割り当てられたI2Cアドレスを持っている。VSBセクション32およびDCDセクション34の種々のブロック、或いは、種々の部分は、内部バス46を介してI2Cバス/マイクロ・インタフェース42と通信を行う。I2Cバス/マイクロ・インタフェース42(或いは、その他のアドレスを受けるセクション/ブロック)のアドレス・ビット入力は、ライン54を介して、ULIC20ULのI/Oピン60に結合されている。
【0029】
I2Cバス/マイクロ・インタフェース40および42は、「I2Cバス18へ」と記された矢印によって表されるように、周知の態様で、I2Cバス18に対して通信可能に接続されている。本発明の一形態によると、I2Cバス/マイクロ・インタフェース40のアドレスは、変更可能であり、即ち、プログラミング可能である。同様に、I2Cバス/マイクロ・インタフェース42のアドレスも、変更可能であり、即ち、プログラミング可能である。I2Cバス/マイクロ・インタフェース40には、そのアドレス入力とI/Oピン、即ち、I/O端子60とに対して通信可能に接続された制御ライン52が含まれている。I/Oピン60は、I2Cバス18に対して通信可能に接続されている。I2Cバス/マイクロ・インタフェース42には、そのアドレス入力とI/Oピン60とに対して通信可能に接続された制御ライン54が含まれている。1つの形態として、I2Cバス/マイクロ・インタフェース40および42のそれぞれのアドレスの変更、即ち、プログラミングは、I/Oピン60を介して制御信号を供給することにより実現することができる。I2Cバス/マイクロ・インタフェース40および42は、この制御信号に応答して、それぞれのアドレスは、実質的に同時に、変更され、即ち、プログラミングにより変更される。
【0030】
一形態として、このアドレスの変更、即ち、プログラミングによるアドレスの変更は、制御ライン52をI/Oピン60からI2Cバス/マイクロ・インタフェース40のアドレス入力に結合することによって、および、制御ライン54をI/Oピン60からI2Cバス/マイクロ・インタフェース42のアドレス入力に結合することによって、実現することができる。このように、I/Oピン60に供給された制御信号は、制御ライン52および54を介して、I2Cバス/マイクロ・インタフェース40および42のそれぞれのアドレスを変更、即ち、プログラミングによりアドレスの変更をする。更に詳しくは、制御ライン52がI2Cバス/マイクロ・インタフェース40に結合されることによって、そのアドレスの1ビットが制御信号により変更され、即ち、プログラミングによりアドレスの変更が行われる。同様に、制御ライン54がI2Cバス/マイクロ・インタフェース42に結合されることにより、そのアドレスの1ビットが制御信号により変更され、即ち、プログラミングによりアドレスの変更が行われる。制御ライン52および54が同一のI/Oピン60に結合されているため、I2Cバス/マイクロ・インタフェース40および42のそれぞれのアドレスは、共に、変更され、即ち、プログラミングにより変更される。
【0031】
図4の表90は、上述の各原理を説明するためのものであり、次に、この表90を参照して説明する。尚、この表90は、図2および図3のULIC20ULに関するものであるが、本原理は、I2Cシステムを利用したあらゆるタイプの装置、或いは、集積回路に適用できるものである。表90に於いて、「セクション」と記された欄92は、ULIC20ULのサトリンク(Satlink)セクション30、詳しくは、そのI2Cバス/マイクロ・インタフェース40について示しているが、このサトリンク(Satlink)セクション30は、I2Cシステムに於いてアドレス可能なあらゆる装置の代表例である。更に、表90に於いて「セクション」と記された欄92は、ULIC20ULのVSB/DCDセクション32/34、詳しくは、そのI2Cバス/マイクロ・インタフェース42についても示しているが、このVSB/DCDセクション32/34も、I2Cシステムに於いてアドレス可能なあらゆる装置の代表例である。それ故、以下の説明は、ULIC20ULのみに当てはまるものではなく、あらゆるタイプのI2C装置に当てはまるものである。尚、表90は、行93、95、97、および99に、2つのI2C装置、即ち、2つのI2Cスレーブに対する4つの可能なアドレスを示している。具体的には、1つはサトリンク(Satlink)書き込み用(即ち、I2Cバスを介するサトリンク(Satlink)セクション30へのデータの書き込み用)アドレス、もう1つはサトリンク(Satlink)読み出し用(即ち、I2Cバスを介するサトリンク(Satlink)セクション30からのデータの読み出し用)アドレス、更にもう1つはVSB/DCD書き込み用(即ち、I2Cバスを介するVSB/DCDセクション32/34へのデータの書き込み用)アドレス、更にもう1つはVSB/DCD読み出し用(即ち、I2Cバスを介するVSB/DCDセクション32/34からのデータの読み出し用)アドレスである。欄98は、「P」ビット(プログラミング可能なビット)が「0」、即ち、ロー(low:低)である時の個々のセクションに対するフル・アドレス(最初のフル・アドレス)と、「P」ビットが「1」、即ち、ハイ(high:高)である時の個々のセクションに対するフル・アドレス(括弧内のフル・アドレス)とを示している。
【0032】
サトリンク(Satlink)セクション30用とVSB/DCDセクション32/34用の各アドレスは、7ビット(最上位ビットから始まり、最下位から数えて2番目のビットまでであり、B7、B6、B5、B4、B3、B2、および、B1で表すことができる)と、読み出し(R)条件、或いは、書き込み(W)条件を示すために確保された8番目のビット(B0で表す)とにより構成されている。これら8ビット、即ち、B7、B6、B5、B4、B3、B2、B1、および、B0が組み合わされて、16進数でフル8ビットアドレス(欄98)が形成される。表90内に示すように、アドレスの最下位ビット(lsb)、即ち、B0(欄96)は、R/W表示のために確保されている。アドレスのlsbが「0」の時、書き込み(W)が要求されている。アドレスのlsbが「1」の時、読み出し(R)が要求されている。
【0033】
この発明の一形態によると、8ビット・アドレスの内(lsb、即ち、B0(欄96)は、R/W表示用に確保されているため)、7ビット(B7、B6、B5、B4、B3、B2、および、B1)の1つが、変更され、即ち、プログラミングにより変更される。これは、表90のI2Cチップ・アドレスの欄94中で、「P」の表示によって示されている。この「P」のビットは、どのフル・アドレスが特定の装置のアドレスに利用されるかに依存して、「0」/ロー(low:低)、或いは、「1」/ハイ(high:高)になる。仮に、「P」のビットがロー(low:低)である場合、その特定のI2C装置に対して、第1のアドレスが設定される。また、「P」のビットがハイ(high:高)である場合、その特定のI2C装置に対して、第2のアドレスが設定される。どのアドレスを利用するかについての選択は、例えば、I/Oピン60をハイ(high:高)かロー(low:低)にすることにより、システム内にハードワイヤしてもよいし、或いは、例えば、そのICの「P」のビットのピンを、マイクロコンピュータのような制御装置のソフトウェア制御可能なポートに結合することにより、ソフトウェアを介して可変にしてもよい。上述のように、プログラミング可能なビット、即ち、変更可能なビットは、サトリンク(Satlink)セクション30とVSB/DCDセクション32/34とに対して、同じであるため、2つのアドレスは、実質的に同時に変更、即ち、プログラミング、即ち、変更される。このように、2つ或いはそれ以上のI2C装置の如何なるI2Cシステムに於いても、同じ(1つ或いは複数の)「プログラミング可能な」ビットが選択された場合、2つのI2C装置は、その各アドレスが実質的に同時に変更されることになる。尚、ビットB2を「P」のビットとしたが、7つのビットB7、B6、B5、B4、B3、B2、および、B1の内どれでも、或いは、他の目的のために確保されたものではないビットの内どれでも、「P」のビットとしてよい。
【0034】
本発明の一形態によると、例えばI2Cバス/マイクロ・インタフェース40および42(図3のI2Cスレーブ#1および#2)のような2つのI2C装置は、相互接続されているため、共通の制御信号を受信して、その各アドレスが実質的に同時に変更される。具体的には、I2Cアドレスのプログラミング可能、即ち、変更可能なビット「P」が、I2Cバス/マイクロ・インタフェース40を介するサトリンク(Satlink)セクション30とI2Cバス/マイクロ・インタフェース42を介するVSB/DCDセクション32/34の両方について、同じであるため、その2つのアドレスは、実質的に同時に変更、即ち、プログラミング、即ち、変更される。
【0035】
サトリンク(Satlink)書き込みチップ・アドレス(行93)は、サトリンク(Satlink)セクション30のI2Cバス/マイクロ・インタフェース40に書き込みデータ/情報を示すのに使用されるアドレスを示している。サトリンク(Satlink)書き込みチップ・アドレスに対するビットB7、B6、B5、B4、B3は、「01010」であり、ビットB1は「0」であり、R/Wのビット、即ち、ビットB0は、書き込み(W)を表す「0」である。「P」のビット(B2)がゼロ(「0」)の時、16進数(「01010000」、欄94および欄96)は、「50」(欄98)になる。「P」のビットがハイ(high:高)、即ち、「1」の時、16進数(「01010100」、欄94および欄96)は、「54」(欄98、括弧内)になる。サトリンク(Satlink)読み出しチップ・アドレス(行95)は、サトリンク(Satlink)セクション30のI2Cバス/マイクロ・インタフェース40に読み出しデータ/情報を示すのに使用されるアドレスを示している。サトリンク(Satlink)読み出しチップ・アドレスに対するビットB7、B6、B5、B4、B3は、「01010」であり、ビットB1は「0」であり、R/Wのビット、即ち、ビットB0は、読み出し(R)を表す「1」である。「P」のビット(B2)がゼロ(「0」)の時、16進数(「01010001」、欄94および欄96)は、「51」(欄98)になる。「P」のビットがハイ(high:高)、即ち、「1」の時、16進数(「01010101」、欄94および欄96)は、「55」(欄98、括弧内)になる。
【0036】
同様に、VSB/DCD書き込みチップ・アドレス(行97)は、VSB/DCDセクション32/34のI2Cバス/マイクロ・インタフェース42に書き込みデータ/情報を示すのに使用されるアドレスを示している。VSB/DCD書き込みチップ・アドレスに対するビットB7、B6、B5、B4、B3は、「01010」であり、ビットB1は「1」であり、R/Wのビット、即ち、ビットB0は、書き込み(W)を表す「0」である。「P」のビット(B2)がゼロ(「0」)の時、16進数(「01010010」、欄94および欄96)は、「52」のフル・アドレス(欄98)になる。「P」のビットがハイ(high:高)、即ち、「1」の時、16進数(「01010110」、欄94および欄96)は、「56」のフル・アドレス(欄98、括弧内)になる。VSB/DCD読み出しチップ・アドレス(行99)は、VSB/DCDセクション32/34のI2Cバス/マイクロ・インタフェース42に読み出しデータ/情報を示すのに使用されるアドレスを示している。VSB/DCD読み出しチップ・アドレスに対するビットB7、B6、B5、B4、B3は、「01010」であり、ビットB1は「1」であり、R/Wのビット、即ち、B0は、読み出し(R)を表す「1」である。「P」のビット(B2)がゼロ(「0」)の時、16進数(「01010011」、欄94および欄96)は、「53」のフル・アドレス(欄98)になる。「P」のビットがハイ(high:高)、即ち、「1」の時、16進数(「01010111」、欄94および欄96)は、「57」(欄98、括弧内)になる。
【0037】
図3を参照すると、種々のセクションの集積回路が、集積回路のブロックの観点で考えられる。例えば、これらのブロックを同一のIC基板上にマージして(併合して)、単一のICを製造する。ULIC20ULは、任意のタイプのI2C集積回路を表す第1と第2のスレーブ装置(即ち、I2Cバス/マイクロ・インタフェース)40および42を集積したものである。この場合、例えば、第1と第2の装置は、それぞれ、単一のICの第1と第2のセクションから成る。また、各I2C装置が互いに分離していてもよい。
【0038】
図3で、I/Oピン60は、ライン72を介してその他の回路/ロジック(logic)70に接続されている。この回路/ロジック70は、I2Cスレーブ#1および#2のアドレスが上述の各原理に従って変更されるように、ソフトウェア或いはその他のロジック(logic)により制御信号を生成する。この制御信号の生成は、様々な形態を取る。
【0039】
この発明を推奨設計および/または推奨構成を用いて説明したが、ここに開示した発明の精神および範囲内で、この発明を更に変更することができる。従って、この出願は、この発明の一般原理を使用した、この発明の変形、用途、適用の如何なるものをも包含するものである。更に、この出願は、この発明が属する技術分野に於ける周知事項、或いは、慣用事項の範囲内にあり、本願特許請求の範囲内にある、ここに開示した事項の発展形態をも含むものである。
【図面の簡単な説明】
【図1】
本発明が利用される、I2Cバス/プロトコル・システムを介して互いに通信可能に接続された集積回路システムの一例を示す図である。
【図2】
図1の集積回路システム内の1つの集積回路のアッパー・レベル(上位階層)のブロック図である。(選択された集積回路は2つの内部ブロックの回路/ロジックを有し、その各々はI2Cバス/プロトコル・システム内で特定のアドレスが割り当てられて構成されており、また、ここに開示した本発明の原理に従って、変更されている。)
【図3】
本発明の原理による、図2のICのようなアドレス可能なICの別の実施例を簡略的に示すブロック図である。
【図4】
各I2Cアドレスを変更可能にする態様、即ち、プログラミング可能にする態様を説明するための表である。
Claims (17)
- 集積回路であって、
複数のI/O端子と、
前記複数のI/O端子の内の選択端子に対して通信可能に接続された回路と、
前記回路に対して通信可能に接続されており、変更可能なアドレスを有するI2Cインタフェースと、を含む集積回路。 - 請求項1記載の集積回路であって、前記変更可能なアドレスは、ユーザによって変更可能である、集積回路。
- 請求項1記載の集積回路であって、前記変更可能なアドレスは、ソフトウェアによって変更可能である、集積回路。
- 請求項1記載の集積回路であって、前記I2Cインタフェースは、前記複数のI/O端子の少なくとも1つに対して通信可能に接続されており、且つ、前記複数のI/O端子の前記少なくとも1つを介して変更可能である、集積回路。
- 請求項4記載の集積回路であって、前記I2Cインタフェースは、前記複数のI/O端子の前記少なくとも1つを介して制御信号を受信し、そのアドレスが変更される、集積回路。
- 請求項5記載の集積回路であって、前記制御信号は、ハードワイヤード接続によって供給される、集積回路。
- 請求項5記載の集積回路であって、前記制御信号は、ソフトウェア制御の下に供給される、集積回路。
- 集積回路システムであって、
第1の設定済みアドレスを有する第1のI2Cインタフェースを備えた第1の装置と、
第2の設定済みアドレスを有する第2のI2Cインタフェースを備えた第2の装置と、
前記第1と第2の設定済みアドレスを実質的に同時に変更する手段と、を含む集積回路システム。 - 請求項8記載の集積回路システムであって、
前記第1と第2の設定済みアドレスを実質的に同時に変更する前記手段は、プログラミング可能な制御信号を受信する、集積回路システム。 - 請求項9記載の集積回路システムであって、
前記第1の装置は、単一のICの第1のセクションから成り、
前記第2の装置は、前記単一のICの第2のセクションから成る、集積回路システム。 - 請求項10記載の集積回路システムであって、
前記プログラミング可能な制御信号は、前記ICの単一のI/O端子を介して、前記第1と第2の設定済みアドレスを実質的に同時に変更する前記手段に供給される、集積回路システム。 - 請求項11記載の集積回路システムであって、
前記プログラミング可能な制御信号は、ソフトウェア制御の下に、供給される、集積回路システム。 - 請求項11記載の集積回路システムであって、
前記プログラミング可能な制御信号は、ハードワイヤード接続によって供給される、集積回路システム。 - 第1の設定済みアドレスを有する第1のI2Cインタフェースを備えた第1の装置と、第2の設定済みアドレスを有する第2のI2Cインタフェースを備えた第2の装置とを含む集積回路システムに於いて、前記第1と第2の設定済みアドレスを変更する方法であって、
前記第1のI2Cインタフェースの第1のアドレス入力に制御信号を供給し、
前記第2のI2Cインタフェースの第2のアドレス入力に前記制御信号を供給し、
前記制御信号に応答して、前記第1の設定済みアドレスと前記第2の設定済みアドレスを実質的に同時に変更する、方法。 - 請求項14記載の方法であって、
前記制御信号は、ソフトウェア制御の下に、前記第1と第2のI2Cインタフェースの前記第1と第2のアドレス入力に供給される、方法。 - 請求項15記載の方法であって、
前記制御信号は、ソフトウェア制御の下に、ICの単一のI/O端子を介して供給される、方法。 - 請求項16記載の方法であって、
前記第1と第2のアドレス入力は、互いに結合されている、方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US66469700A | 2000-09-19 | 2000-09-19 | |
PCT/US2001/028585 WO2002025449A2 (en) | 2000-09-19 | 2001-09-13 | Integrated circuit having a programmable address in an i2c environment |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004510228A true JP2004510228A (ja) | 2004-04-02 |
Family
ID=24667065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002529383A Withdrawn JP2004510228A (ja) | 2000-09-19 | 2001-09-13 | I2c環境に於いてプログラミング可能なアドレスを有する集積回路 |
Country Status (7)
Country | Link |
---|---|
EP (1) | EP1323048A2 (ja) |
JP (1) | JP2004510228A (ja) |
KR (1) | KR20030033063A (ja) |
CN (1) | CN1461440A (ja) |
AU (1) | AU2001289054A1 (ja) |
MX (1) | MXPA03002282A (ja) |
WO (1) | WO2002025449A2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007072123A (ja) * | 2005-09-06 | 2007-03-22 | Ricoh Co Ltd | 画像形成装置 |
JP2011090489A (ja) * | 2009-10-22 | 2011-05-06 | Asahi Kasei Electronics Co Ltd | 装置間通信システムおよび通信装置 |
US11106618B2 (en) * | 2019-06-26 | 2021-08-31 | STMicroelectronics (Alps) SAS | Method for addressing an integrated circuit on a bus and corresponding device |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2002356371A1 (en) * | 2001-12-28 | 2003-07-30 | Koninklijke Philips Electronics N.V. | Communication system |
US20080270654A1 (en) * | 2004-04-29 | 2008-10-30 | Koninklijke Philips Electronics N.V. | Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore |
US9710422B2 (en) | 2014-12-15 | 2017-07-18 | Intel Corporation | Low cost low overhead serial interface for power management and other ICs |
JP6254517B2 (ja) * | 2014-12-22 | 2017-12-27 | 富士通フロンテック株式会社 | 媒体取扱装置 |
US10268614B2 (en) | 2016-04-19 | 2019-04-23 | Nokia Of America Corporation | Method and apparatus for a segmented on-chip digital interface block |
CN108681517B (zh) * | 2018-05-09 | 2020-09-01 | 广州计量检测技术研究院 | 变换i2c器件地址的方法及系统 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5636342A (en) * | 1995-02-17 | 1997-06-03 | Dell Usa, L.P. | Systems and method for assigning unique addresses to agents on a system management bus |
-
2001
- 2001-09-13 WO PCT/US2001/028585 patent/WO2002025449A2/en not_active Application Discontinuation
- 2001-09-13 AU AU2001289054A patent/AU2001289054A1/en not_active Abandoned
- 2001-09-13 EP EP01968840A patent/EP1323048A2/en not_active Withdrawn
- 2001-09-13 JP JP2002529383A patent/JP2004510228A/ja not_active Withdrawn
- 2001-09-13 KR KR10-2003-7003778A patent/KR20030033063A/ko not_active Application Discontinuation
- 2001-09-13 MX MXPA03002282A patent/MXPA03002282A/es unknown
- 2001-09-13 CN CN01815924A patent/CN1461440A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007072123A (ja) * | 2005-09-06 | 2007-03-22 | Ricoh Co Ltd | 画像形成装置 |
JP4679310B2 (ja) * | 2005-09-06 | 2011-04-27 | 株式会社リコー | 画像形成装置 |
JP2011090489A (ja) * | 2009-10-22 | 2011-05-06 | Asahi Kasei Electronics Co Ltd | 装置間通信システムおよび通信装置 |
US11106618B2 (en) * | 2019-06-26 | 2021-08-31 | STMicroelectronics (Alps) SAS | Method for addressing an integrated circuit on a bus and corresponding device |
Also Published As
Publication number | Publication date |
---|---|
EP1323048A2 (en) | 2003-07-02 |
MXPA03002282A (es) | 2003-06-24 |
WO2002025449A3 (en) | 2003-02-20 |
AU2001289054A1 (en) | 2002-04-02 |
CN1461440A (zh) | 2003-12-10 |
KR20030033063A (ko) | 2003-04-26 |
WO2002025449A2 (en) | 2002-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6629172B1 (en) | Multi-chip addressing for the I2C bus | |
EP1344140B1 (en) | I?2 c bus control for isolating selected ic's for fast i?2 bus communication | |
KR100224965B1 (ko) | 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템 | |
US5928345A (en) | Field instrument with data bus communications protocol | |
US8266360B2 (en) | I2C-bus interface with parallel operational mode | |
US20080270654A1 (en) | Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore | |
EP0693729A1 (en) | Multi-protocol data bus system | |
CN109359073B (zh) | 一种基于spi总线的设备间通信方法及装置 | |
US5852406A (en) | Multi-protocol data bus system | |
US5262991A (en) | Device with multiplexed and non-multiplexed address and data I/O capability | |
JP3133732B2 (ja) | マルチスレーブバスラインシステム及びシリアル転送方法 | |
JP2004510228A (ja) | I2c環境に於いてプログラミング可能なアドレスを有する集積回路 | |
CN114564428A (zh) | 机载电子设备i/o端口扩展系统 | |
CN1378719A (zh) | 具有时钟发生器和双向时钟引脚装置的多时钟集成电路 | |
KR100787054B1 (ko) | I2c 통신을 이용한 공통 어드레스를 가지는 부품의 제어장치 | |
JPS63104443A (ja) | 大規模集積回路 | |
US6477177B1 (en) | Multiple device access to serial data stream | |
US6314485B1 (en) | Automatic status register | |
JPH05265948A (ja) | 4線式同期シリアル通信方式 | |
CN115658584A (zh) | 一种基于令牌环的spi背板总线通信方法 | |
JPS61184655A (ja) | デ−タ転送方式 | |
JPH08162536A (ja) | 回路設定変更方法 | |
JPH10289202A (ja) | マイコン回路 | |
KR19980017636A (ko) | Iic 버스의 클럭동기화방법 | |
KR19980033805A (ko) | 반도체 메모리장치의 데이타 버스 선택 제어회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081202 |