CN1461440A - 在集成电路间的环境中具有可编程地址的集成电路 - Google Patents

在集成电路间的环境中具有可编程地址的集成电路 Download PDF

Info

Publication number
CN1461440A
CN1461440A CN01815924A CN01815924A CN1461440A CN 1461440 A CN1461440 A CN 1461440A CN 01815924 A CN01815924 A CN 01815924A CN 01815924 A CN01815924 A CN 01815924A CN 1461440 A CN1461440 A CN 1461440A
Authority
CN
China
Prior art keywords
address
integrated circuit
interface
bus
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01815924A
Other languages
English (en)
Inventor
戴维·L·阿尔比恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of CN1461440A publication Critical patent/CN1461440A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0052—Assignment of addresses or identifiers to the modules of a bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Abstract

一种装置、系统和方法提供一个I2C器件的地址的修改或编程能力。所述修改或编程能力可以经由通过所述器件的一个I/O端子接收的输入信号来完成。在另一种形式中，本发明也提供对各个第一和第二I2C器件的第一和第二地址的基本同时的修改。所述修改或编程可以经由通过连接到第一和第二I2C器件的一个I/O端子接收的输入信号来完成。本发明通过修改(改变)或编程I2C地址的能力消除了由于IC地址冲突而导致的在I2C总线/协议系统中的总线争用问题。可以经由软件在设计阶段或其后完成修改或编程。

Description

在集成电路间的环境中具有可编程地址的集成电路
技术领域
本发明涉及利用I2C总线/协议的集成电路，具体涉及在利用I2C总线/协议的集成电路系统中的相同地址总线问题。
背景技术
集成电路或IC被广泛用于所有种类的当今的电子器件中。IC一般被设计使得以特定的方式运行来执行特定的功能。因此，现代电子器件要运行一般需要许多不同的IC。现代电子器件的IC必须能够彼此协作以便有序地彼此通信(接收和/或发送数据/信息)。
在IC环境中的协作和通信包括一个IC如下的能力，即响应于来自另一个IC的查询信号而向其他的IC发送数据/信息和/或从其他IC接收数据/信息。其实现一般通过在IC之间提供通信链路或信道以便IC彼此通信。一种有效提供通信链路的方式是经由一个总线结构。总线结构实质上是用于在电子器件中的多个IC的公共通信信道。
一种这样的总线系统/结构被公知为集成电路间总线或I2C总线(可交换地，I2C总线)。I2C总线系统/结构按照I2C协议来工作，I2C协议允许多个IC经由一个总线结构彼此连接和通信。I2C由飞利浦半导体公司开发，用于提供在电视环境中连接(即提供其间的通信)中央处理单元(CPU)和相关的外围IC的途径。
I2C具体是一种串行总线系统/协议，它允许在一个器件中的各种IC彼此通信。在I2C的实现方式中，每个IC(即器件、驱动器、存储器或复杂功能IC/芯片)等被分配了一个唯一的地址。I2C系统可以随后利用它的地址向一个特定IC发送数据和从其接收数据。在对I2C的完整性的维护中，当一个新的IC被开发的时候，设计者必须向I2C授权/颁发实体(即菲利浦半导体公司)申请和从其获得一个唯一的IC地址。这允许I2C系统随着更多类型的可寻址器件/IC的唯一注册而增长。所述唯一的IC地址随后被硬连线到IC内部。菲利浦半导体公司在一个登记处等保留这些地址(另外被公知为“从属地址”)以保证所分配的地址的完整性。但是，IC可以因为各种原因而具有同样的地址。而且，一个特定的器件或IC可以使用相同的地址。如果发生这种情况，可能发生总线争用的问题。下面更详细地讨论所述的问题。
因此所需要的是一种用于消除在一个I2C环境中从具有公共分配的地址的器件或IC产生的总线争用的系统和方法。
发明内容
本发明是一种提供I2C器件地址的修改或可编程性的装置、系统和方法。所述修改或编程可以通过由I/O端子或器件接收的输入信号来完成。在另一种形式中，本发明也提供对各个第一和第二I2C器件的第一和第二地址的基本同时的修改。所述修改或编程可以通过连接到第一和第二I2C器件的I/O端子接收的输入信号来完成。
本发明通过修改(改变)或编程I2C地址的能力而消除了由于IC地址冲突而导致的在I2C总线/协议系统中的总线争用问题。可以在设计阶段或其后通过软件来实现所述修改或编程。
通过允许对IC地址编程，可以选择消除了地址争用的地址。通过向IC的I/O插脚施加的信号来确定IC或其组件的地址。
在一种形式中，本发明是一种集成电路，包括多个I/O端子、与所述多个I/O端子中的选择的一些通信的线路和与所述线路通信的I2C接口，所述I2C接口具有一个可修改的地址。
在另一种形式中，本发明是一种集成电路系统。所述集成电路系统包括：一个具有第一I2C接口的第一装置，所述第一I2C接口具有一个第一定义地址；一个具有第二I2C接口的第二装置，所述第二I2C接口具有一个第二定义地址；用于基本同时改变第一和第二定义地址的装置。
在另一种形式中，本发明是一种修改在集成电路系统中的第一和第二定义地址的方法，其中，所述集成电路系统包括：一个具有一个第一I2C接口的第一装置，所述第一I2C接口具有一个第一定义地址；一个具有第二I2C接口的第二装置，所述第二I2C接口具有一个第二定义地址。所述方法包括：a)向第一I2C接口的第一地址输入提供一个控制信号，b)向第二I2C接口的第二地址输入提供控制信号，c)响应于控制信号而基本同时地改变第一定义地址和第二定义地址。
附图说明
本发明的下述说明将参照附图而进行，其中：
图1是其中可以利用本发明的、经由I2C总线/协议系统彼此通信的一个示例集成电路系统；
图2是图1的示例集成电路系统的集成电路之一的上层方框图，所选择的集成电路具有两个内部电路/逻辑电路块，每个已经被分配和配置了在I2C总线/协议系统中的一个特定地址，并且每个已经按照在此公开的本发明的原理被修改；
图3是按照本发明的原理的、诸如图2的IC的可寻址IC的一个替代实施例的简化方框图；
图4是图解使得I2C可修改或可编程的方式。
对应的参考标号表示全部几个视图的对应部分。
具体实施方式
参见图1，在此说明了一个表示任何系统的一个指定为10的系统，但是具体是一个电子系统，其中多个装置经由一个公共网络彼此通信，所述公共网络具体是一个总线结构。应当理解，在图1所述的系统是一个电子系统，具体是一个具有一个控制器IC和多个从属IC的集成电路系统，控制器IC和多个从属IC都通过系统总线和总线管理系统彼此通信，本发明的原理可以应用到其他类似的电子和/或非电子的系统。
图1中所述的系统10具体是一个I2C总线/协议系统(I2C系统)。所述I2C系统10包括与一个I2C总线通信的命令发出IC12，总体上表示为18。命令发出IC 12可以被公知为在总线18上可操作来启动数据传送的主IC，如CPU。I2C系统10还包括一般指定为20的多个从属IC，它们与I2C总线18通信。
I2C总线包括一个串行时钟线(SCL)14和一个串行DAta线(SDA)16。SCL14连接到命令发出IC12的I/O插脚和每个从属IC20的I/O插脚，用于向每个从属IC20提供串行时钟信号。SDA16连接到主单元的另一个I/O插脚和每个从属IC20的另一个I/O插脚，用于数据传送和一般通信。虽然SCL14是双向的，但命令发出IC12控制/产生系统时钟，因此SCK14有一个单向箭头来指定时钟信号线的特征。SDA也是双向的，因此具有一个双向箭头来指定串行数据线的特性。每个从属IC20可以操作来从命令发出IC12接收协议命令和适当地响应。
应当理解，可能有多个命令发出、或主IC在系统10中。因此诸如系统10的IC系统可以具有命令发出IC和从属IC的各种组合。
为了与多个从属IC20通信和在多个从属IC20之间通信，每个从属IC20被分配了一个唯一的地址。所述唯一地址被硬连线到一般在I2C总线接口部分/电路/块中的各个从属IC20中。每个从属IC20的内部地址因此被固定。一些从属IC20仅仅具有一个固定的地址。一些从属IC具有多个固定地址，这一般是因为——至少部分因为——具有多个内部I2C总线接口或集成电路部分，其中每个具有提前分配的I2C地址。将参照两个或更多(多个)固定地址的IC来说明和描述本发明的原理。
应当理解，图1的系统10仅仅是可以利用本发明的一个环境/应用的示例。优选的是，本发明可以应用到和用于利用I2C协议/总线结构/系统的IC的任何系统中。当然，本发明可以用于其他类似的协议/总线结构/系统中。利用本发明的IC和IC系统的类型可以采取许多形式和/或执行许多功能。图1的示例系统10可以被看作电视信号处理装置的操作电路。在图1中对可以用于处理电视信号的多个地址IC指定20UL。具体而言，示例IC20UL对来自多个源的多种格式的电视信号提供电视信号处理，并被公知为通用链路IC(ULIC)。UL IC 20UL，被适配/操作(即包括适当的电路/逻辑电路)来提供除了其他相关的电视信号处理之外的卫星电视(数字)信号处理、地面(包括电缆分布)数字电视信号处理和地面(包括电缆分布)模拟电视信号处理。这些模拟和数字信号可以以各种格式和调制方案被提供。当然，被适配来执行其他功能的利用I2C协议/总线的IC可以利用在此提出的原理。
在图1中，其他IC/从属器件的示例被指定20a、20b、20c…20N-1、20N。它们表示与总线18通信的所有的IC或其他的可寻址器件和/或组件。可以假定每个IC/从属器件20a、20b、20c…20N-1、20N具有至少一个地址(I2C地址)。但是，在诸如图1所示的任何IC系统中，可能有地址问题，其中两个(或更多)IC共享同一固定/分配的地址。这可能出现在对利用至少两块具有先前分配的地址的集成电路/逻辑电路的IC的设计中。在通过至少一个地址的硬连线编程或修改的设计阶段中利用本发明消除了相同分配地址的问题。相同分配地址也可能出现在在IC系统的运行中加到IC系统的器件或软件成分的环境中。在这种情况下，可以通过具有地址的修改或可编程性来消除相同分配地址。
这个问题通过本发明被消除或减轻。具体上，本发明提供了IC中的一个可编程I2C地址。即使固定地址已经被提前分配到集成电路块，地址的可编程特性允许IC系统的设计者将IC的“固定”地址改变为在系统中未使用的另一个地址。
参见图2，示出了按照本发明原理修改的通用链路(UL)IC 20UL的上层方框图。UL IC 20UL是混合信号设计的集成电路芯片，即它包括模拟信号处理电路/逻辑电路和数字信号处理电路/逻辑电路，用于电视、机顶盒和其他利用/处理模拟和/或数字电视信号的类似器件。UL IC20UL也将以往由分离的IC完成的、各种模拟和数字信号处理功能并入或集成到一个单个的IC中。因此，包括分离的IC或其接口部分的集成电路或块被分配有在I2C协议/系统中的地址。在合并后，所述块或部分保留它们的以往分配的固定地址，因为这些块的设计被采用而不从现有的分离IC的设计进行改变，包括不改变每个块的I2C接口部分的设计。因此，UL IC 20UL固有地具有两个地址。
但是，按照本发明，能够改变UL IC20UL的多个部分的地址。具体上，通过控制信号来控制一比特的芯片地址以便指定或改变所述器件将响应的地址。
应当明白，通用链路IC 20UL仅仅表示利用I2C协议/总线的一个集成电路电路芯片，并且在此提出的原理可以应用到利用I2C协议/总线的所有类型的集成电路和/或集成电路系统。
继续参见图2，通用链路IC 20UL包括三个主要部分：“卫星链路”部分，用于解调卫星发送的电视信号，总体上表示为30；“VSB(残留边带)链路”部分，用于解调地面发送的一般数字和/或数字高清晰度(HDTV)信号(其HDTV信号可以经由任何类型的数字调制方案来被调制)，总体上表示为32；“DCD”部分，用于提供NTSC(模拟)信号的转换、色度解调和其他信号处理，总体上表示为34。
这些部分独立地和并行地工作，但是被向IC 20UL的各个部分提供用于多个时钟信号80的公共时钟发生器50支持。时钟发生器50从一个锁相环(PLL)合成器48接收时钟信号，锁相环(PLL)合成器48从SCL14接收时钟信号。多个IC时钟70被用于对通用链路IC 20UL的部分30、32和34的各种集成电路/逻辑电路计时。通用链路IC 20UL也包括多个I/O(输入/输出)插脚，其中的一些在图2中被标记为文本。I/O插脚延伸到IC封装体或芯片的外部。
继续参见图2，UL IC 20UL包括与I2C总线18通信的第一I2C总线/微型接口部分40和内部总线44。第一I2C总线/微型接口部分40实际上是一个从属器件(IC块或部分)，并且包括适当的电路/逻辑电路来提供在与I2C总线18通信的其他从属IC20和命令发出IC12、卫星链路部分/电路/逻辑电路30的各个部分之间的通信。第一I2C总线/微型接口40也具有一个在其内部固定的、先前分配的I2C地址。卫星链路部分30经由内部总线44与I2C总线/微型接口40通信。I2C总线/微型接口40的一个地址比特输入(或其他的地址接收部分/块)经由线路52被连接到UL IC 20UL的一个I/O插脚60。
UL IC 20UL还包括与I2C总线18通信的第二I2C总线/微型接口部分42和一个内部总线46。第二I2C总线/微型接口42实质上是一个从属器件(IC块或部分)，并包括适当的电路/逻辑电路以提供在与I2C总线18通信的其他从属IC20和命令发出IC12、VSB/DCD部分/电路/逻辑电路32和34的各个部分之间的通信。第二I2C总线/微型接口42也具有一个先前分配的、对其内部固定的I2C地址。VSB/DCD部分/电路/逻辑电路32和34的各个块或部分经由内部总线46与I2C总线/微型接口42通信。I2C总线/微型接口42的地址比特输入(或其他的地址接收部分/块)经由线路54连接到UL IC20UL的一个I/O插脚60。
I2C总线/微型接口40和42以标有“至I2C总线”的箭头所示的已知方式与I2C总线18通信。按照本发明的一个方面，I2C总线微型接口40的地址是可修改或可编程的。而且，I2C总线微型接口42的地址是可修改或可编程的。I2C总线微型接口40包括控制线52，它与I2C总线微型接口40的地址输入和I/O插脚或端子60通信。I/O插脚60与I2C总线18通信。I2C总线微型接口42包括控制线54，它与I2C总线微型接口42的地址输入和I/O插脚60通信。在一种形式中，通过经由I/O插脚60提供控制信号来完成I2C总线/微型接口40和42的各个地址的修改或编程。I2C总线/微型接口40和42响应于控制信号，以便它们的各个地址基本同时地被修改或编程。
在一种形式中，这是通过将控制线52从I/O插脚60连接到I2C总线微型接口40的地址输入和将控制线54从I/O插脚60连接到I2C总线微型接口42的地址输入来完成的。提供到I/O插脚60的控制信号于是经由控制线52和54修改和编程I2C总线微型接口40和42的地址。具体而言，控制线52连接到I2C总线微型接口40，以便通过控制信号来修改或编程I2C总线微型接口40的地址的一个比特。而且，控制线54连接到I2C总线微型接口42，以便通过控制信号来修改或编程I2C总线微型接口42的地址的一个比特。由于控制线52和54连接到同一I/O插脚60，因此I2C总线微型接口40和42的地址被一起修改或编程。
图4的表90给出了上述原理的说明，现在对其参考。应当理解，在表90引用参照图2和3而讨论的通用链路IC 20UL的同时，所述原理可以应用到所有类型的利用I2C系统的器件或集成电路。在表90中，标有“部分”的列92指的是UL IC 20UL卫星链路块30，具体指的是其I2C总线微型接口40。与上述一致，应当理解，卫星链路块30表示任何在I2C系统中的可寻址的器件。在表90中，标有“部分”的列92指的是UL IC 20UL VSB/DCD块32/34，具体指的是其I2C总线微型接口42。与上述一致，应当理解VSB/DCD块32/34表示任何在I2C系统中的可寻址的器件。因此，下面的讨论可以应用到所有种类的I2C器件，而仅仅不可应用到通用链路IC20UL。应当理解，表90示出了对两个I2C器件或从属器件的四个(4)可能地址，由箭头93、95、97和99表示。具体上，一个地址是用于卫星链路写入(即经由I2C总线向卫星链路块30写入数据)，一个地址是用于卫星链路读取(即经由总线从卫星链路块30读取数据)，一个地址是用于VSB/DCD写入(即经由I2C总线向VSB/DCD块32/34写入数据)，另一个地址用于VSB/DCD读取(即经由I2C总线从VSB/DCD块32/34读出数据)。列98指示当“P”比特(可编程比特)是“0”或低(第一个全地址)和当“P”比特是“1”或高(括号中的全地址)时特定部分的全地址。
卫星链路块30和VSB/DCD部分32/34的地址包括7个比特(可以表示为从最高有效位到第二最低有效位的B7、B6、B5、B4、B3、B2和B1)加上保留来指示读取(R)或写入(R)条件的一个第八比特(表示为B0)。所述8个比特B7、B6、B5、B4、B3、B2、B1和B0组合来形成一个16进制的列98的全8比特地址。如表90所示，地址的最低有效位(lsb)列96的B0被保留来用于R/W指示。当地址的lsb是“0”的时候，请求写入(W)。当地址的lsb是“1”的时候，请求读(R)。
按照本发明的一个方面，八比特地址的所述7个比特(B7、B6、B5、B4、B3、B2和B1)之一(因为lsb/B0被保留用于列96的R/W)可被修改或编程。这在表90的I2C芯片地址列94中由“P”指定来指示。“P”比特可以是零/低(“0”)或一/高(“1”)，这取决于对于特定器件的地址要利用哪个全地址。如果“P”比特被限制为低，则对特定I2C器件定义一个第一个地址。如果“P”比特被限制为高，则对特定I2C器件定义一个第二个地址。关于利用哪个地址的选择可以通过将I/O插脚60限制为高或低而被硬连线到系统中，关于利用哪个地址的选择也可以通过软件、例如通过将IC的“P”比特插脚连接到诸如微计算机的控制器件的软件可控制端口而可通过软件改变。如上所述，由于可编程或可修改比特与卫星链路块30和VSB/DCD部分32/34相同，因此基本同时地修改、编程或改变两个地址。因此，在两个或更多I2C器件的任何I2C系统中，当选择了同样的“可编程”比特的时候，两个I2C器件将具有基本同时修改的它们的地址。另外，在比特B2被示出为“P”比特的同时，应当理解，所述7个比特B7、B6、B5、B4、B3、B2和B1的任何一个或未保留来用于其他目的的比特的中的任何一个可以是“P”比特。
按照本发明的一个方面，两个I2C器件，如I2C总线/微型接口(图3中的I2C从属器件#1和#2)40和42，相互连接。以便接收一个公用控制信号和基本同时地改变它们的地址。具体而言，因为各个器件的I2C地址的可编程或可修改比特“P”与经由I2C总线/微型接口40的卫星链路块30和经由I2C总线/微型接口42的VSB/DCD部分32/34相同，因此基本同时地修改、编程或改变两个地址。
行93的卫星链路写入芯片地址示出了用于指示向卫星链路块30的I2C总线/微型接口40的写入数据/信息。卫星链路写入芯片地址的比特B7、B6、B5、B4、B3是“01010”，同时比特B1是“0”。R/W比特B0是指示写(W)的“0”。当“P”比特(B1)是零(“0”)的时候，列94和96的16进制数(“01010000”)变换为列98的“50”。当“P”比特是高或一(“1”)时，列94和96的16进制数(“01010100”)变换为列98的“54”(括号内)。行95的卫星链路读取芯片地址示出了用于指示向卫星链路块30的I2C总线/微型接口40的读取数据/信息的地址。用于卫星链路读取芯片地址的比特B7、B6、B5、B4、B3是“01010”，同时比特B1是“0”。R/W比特B0是指示读(R)的“1”。当“P”比特(B1)是零(“0”)的时候，列94和96的16进制数(“01010001”)变换为列98的“51”。当“P”比特是高或一(“1”)时，列94和96的16进制数(“01010101”)变换为列98的“55”(括号内)。
而且，行97的VSB/DCD写入芯片地址示出了用于指示向VSB/DCD部分32/34的I2C总线/微型接口42的写入数据/信息的地址。用于VSB/DCD写入芯片地址的比特B7、B6、B5、B4、B3是“01010”，同时比特B1是“1”。R/W比特B0是指示写入(W)的“0”。当“P”比特(B1)是零(“0”)的时候，列94和96的16进制数(“01010010”)变换为列98的全地址“52”。当“P”比特是高或一(“1”)时，列94和96的16进制数(“01010110”)变换为列98的全地址“56”(括号内)。行99的VSB/DCD读取芯片地址示出了用于指示向VSB/DCD部分32/34的I2C总线/微型接口42的读取数据/信息的地址。用于VSB/DCD读取芯片地址的比特B7、B6、B5、B4、B3是“01010”，同时比特B1是“1”。R/W比特B0是指示读取(R)的“1”。当“P”比特(B1)是零(“0”)的时候，列94和96的16进制数(“01010011”)变换为列98的全地址“53”。当“P”比特是高或一(“1”)时，列94和96的16进制数(“01010111”)变换为列98的“57”(括号内)。
现在参见图3，各个部分的集成电路也可以被考虑为集成电路块的形式。同样地，这些块可以合并到同一个IC基底或芯片上以形成一个单个的IC。UL IC 20UL集成了第一和第二器件40和42(I2C总线/微型接口)，它表示任何类型的I2C集成IC。在这种情况下，第一和第二器件可以包括单一IC的相应第一和第二部分。而且，I2C器件可以分离。
在图3中，I/O插脚60如图所示经由线路72连接到其他电路/逻辑电路。其他电路/逻辑电路72表示通过软件或其他逻辑电路产生控制信号，以便I2C从属器件#1和#2的地址按照上述的原理来改变。控制信号的产生可以采取许多形式。
虽然已经将本发明描述为一个优选的设计和/或配置，但是本发明可以在本公开的精神和范围内进一步被改进。因此本申请意欲包括任何利用本发明的原理的本发明的变化、使用或适配。而且，本发明意欲包括本发明所属领域内在公知实践或惯例中的对本公开的偏离，并且这种偏离在所附的权利要求的限制范围内。

Claims (17)

1.一种集成电路，包括：
多个I/O端子；
与所述多个I/O端子中的所选择的端子通信的线路；以及
与所述线路通信的I2C接口，所述I2C接口具有一个可修改的地址。
2.按照权利要求1的集成电路，其中所述可修改的地址是用户可以修改的。
3.按照权利要求1的集成电路，其中所述可修改的地址是软件可修改的。
4.按照权利要求1的集成电路，其中所述I2C接口与所述多个I/O端子的至少一个通信，并经由所述多个I/O端子的至少一个可以修改。
5.按照权利要求4的集成电路，其中所述I2C接口可以用于经由所述多个I/O端子的至少一个接收一个控制信号，以修改其地址。
6.按照权利要求5的集成电路，其中通过硬连线连接来提供控制信号。
7.按照权利要求5的集成电路，其中在软件控制下提供控制信号。
8.一种集成电路系统，包括：
一个具有第一I2C接口的第一装置，所述第一I2C接口具有一个第一定义地址；
一个具有第二I2C接口的第二装置，所述第二I2C接口具有一个第二定义地址；
用于基本同时改变第一和第二定义地址的装置。
9.按照权利要求8的集成电路系统，其中所述用于基本同时改变第一和第二定义地址的装置可以用于接收一个可编程控制信号。
10.按照权利要求9的集成电路系统，其中所述第一装置包括单个IC的第一部分；
所述第二器件包括所述单个IC的第二部分。
11.按照权利要求10的集成电路系统，其中经由所述集成电路的单个I/O插脚向所述用于基本同时改变第一和第二定义地址的装置提供所述可编程控制信号。
12.按照权利要求11的集成电路系统，其中在软件控制下提供所述可编程控制信号。
13.按照权利要求11的集成电路系统，其中通过硬连线连接来提供所述可编程控制信号。
14.在一种集成电路系统中，包括：一个具有第一I2C接口的第一装置，所述第一I2C接口具有一个第一定义地址；一个具有第二I2C接口的第二装置，所述第二I2C接口具有一个第二定义地址；一种修改在集成电路系统中的第一和第二定义地址的方法，包括：
向第一I2C接口的第一地址输入端提供控制信号；
向第二I2C接口的第二地址输入端提供控制信号；
响应于控制信号而基本同时地改变第一定义地址和第二定义地址。
15.按照权利要求14的方法，其中在软件控制下分别向第一和第二I2C接口的第一和第二地址输入提供所述控制信号。
16.按照权利要求15的方法，其中在软件控制下经由IC的一个单个I/O插脚提供所述控制信号。
17.按照权利要求16的方法，其中所述第一和第二地址输入端彼此连接。
CN01815924A 2000-09-19 2001-09-13 在集成电路间的环境中具有可编程地址的集成电路 Pending CN1461440A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US66469700A 2000-09-19 2000-09-19
US09/664,697 2000-09-19

Publications (1)

Publication Number Publication Date
CN1461440A true CN1461440A (zh) 2003-12-10

Family

ID=24667065

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01815924A Pending CN1461440A (zh) 2000-09-19 2001-09-13 在集成电路间的环境中具有可编程地址的集成电路

Country Status (7)

Country Link
EP (1) EP1323048A2 (zh)
JP (1) JP2004510228A (zh)
KR (1) KR20030033063A (zh)
CN (1) CN1461440A (zh)
AU (1) AU2001289054A1 (zh)
MX (1) MXPA03002282A (zh)
WO (1) WO2002025449A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105719390A (zh) * 2014-12-22 2016-06-29 富士通先端科技株式会社 介质处理装置
CN108681517A (zh) * 2018-05-09 2018-10-19 广州计量检测技术研究院 变换i2c器件地址的方法及系统
US11106618B2 (en) * 2019-06-26 2021-08-31 STMicroelectronics (Alps) SAS Method for addressing an integrated circuit on a bus and corresponding device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1461713A1 (en) * 2001-12-28 2004-09-29 Koninklijke Philips Electronics N.V. Communication system
WO2005106689A1 (en) * 2004-04-29 2005-11-10 Koninklijke Philips Electronics N.V. Bus system for selectively controlling a plurality of identical slave circuits connected to the bus and method therefore
JP4679310B2 (ja) * 2005-09-06 2011-04-27 株式会社リコー 画像形成装置
JP5314563B2 (ja) * 2009-10-22 2013-10-16 旭化成エレクトロニクス株式会社 装置間通信システムおよび通信装置
US9710422B2 (en) 2014-12-15 2017-07-18 Intel Corporation Low cost low overhead serial interface for power management and other ICs
US10268614B2 (en) 2016-04-19 2019-04-23 Nokia Of America Corporation Method and apparatus for a segmented on-chip digital interface block

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5636342A (en) * 1995-02-17 1997-06-03 Dell Usa, L.P. Systems and method for assigning unique addresses to agents on a system management bus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105719390A (zh) * 2014-12-22 2016-06-29 富士通先端科技株式会社 介质处理装置
CN105719390B (zh) * 2014-12-22 2018-11-16 富士通先端科技株式会社 介质处理装置
CN108681517A (zh) * 2018-05-09 2018-10-19 广州计量检测技术研究院 变换i2c器件地址的方法及系统
CN108681517B (zh) * 2018-05-09 2020-09-01 广州计量检测技术研究院 变换i2c器件地址的方法及系统
US11106618B2 (en) * 2019-06-26 2021-08-31 STMicroelectronics (Alps) SAS Method for addressing an integrated circuit on a bus and corresponding device

Also Published As

Publication number Publication date
WO2002025449A3 (en) 2003-02-20
WO2002025449A2 (en) 2002-03-28
MXPA03002282A (es) 2003-06-24
KR20030033063A (ko) 2003-04-26
EP1323048A2 (en) 2003-07-02
AU2001289054A1 (en) 2002-04-02
JP2004510228A (ja) 2004-04-02

Similar Documents

Publication Publication Date Title
US20200110725A1 (en) Communicating a message request transaction to a logical device
US6629172B1 (en) Multi-chip addressing for the I2C bus
US7984217B2 (en) Data transmission method, serial bus system, and switch-on unit for a passive station
CN1035927A (zh) 混合式分组交换的方法和设备
CN1084986A (zh) 多格式数据总线上的数据和时钟线的交换
CN1461440A (zh) 在集成电路间的环境中具有可编程地址的集成电路
US20080270654A1 (en) Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore
JP2007026438A (ja) 通信システム
CN1286856A (zh) 总线主控器转换装置
US6170032B1 (en) Priority encoder circuit
CN1196266C (zh) 具有时钟发生器和双向时钟引脚装置的多时钟集成电路
CN1517895A (zh) 用于向多个信道分配多个来源的系统和方法
CN1343415A (zh) 控制区域网络协议中的双级标识符
US6609170B1 (en) Method and apparatus for BIOS control of electrical device address/identification assignments
CN1334516A (zh) 总线系统及其存取命令的执行调度方法
JP2000047768A (ja) 多値論理デバイス、バスシステム及びネットワークシステム
US20060106955A1 (en) Method for dynamically adjusting the data transfer order of PCI express root ports
CN1226774A (zh) 异步传输模式接口模块
US5926648A (en) I/O port and RAM memory addressing technique
US5689657A (en) Apparatus and methods for bus arbitration in a multimaster system
CN100340112C (zh) 在使用数字接口联结的网络系统中管理系统资源的方法
US20060153190A1 (en) System-on-a-chip using CDMA bus and data transmission method therefor
KR19990021848A (ko) 링 버스 데이터 전송 시스템
CN1731370A (zh) 光模块寻址装置及其方法
CN1213574C (zh) 包括资源控制装置和传输站的数据总线系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication