KR20030033063A - Ｉ2ｃ 환경에서 프로그램 가능한 주소를 갖는 집적회로 - Google Patents

Ｉ2ｃ 환경에서 프로그램 가능한 주소를 갖는 집적회로 Download PDF

Info

Publication number
KR20030033063A
KR20030033063A KR10-2003-7003778A KR20037003778A KR20030033063A KR 20030033063 A KR20030033063 A KR 20030033063A KR 20037003778 A KR20037003778 A KR 20037003778A KR 20030033063 A KR20030033063 A KR 20030033063A
Authority
KR
South Korea
Prior art keywords
address
bus
integrated circuit
interface
control signal
Prior art date
Application number
KR10-2003-7003778A
Other languages
English (en)
Inventor
데이빗 로렌스 앨빈
Original Assignee
톰슨 라이센싱 소시에떼 아노님
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 소시에떼 아노님 filed Critical 톰슨 라이센싱 소시에떼 아노님
Publication of KR20030033063A publication Critical patent/KR20030033063A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0052—Assignment of addresses or identifiers to the modules of a bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

본 장치, 시스템 및 방법은 I2C 디바이스의 주소 변경 또는 프로그램 가능성을 제공한다. 변경 또는 프로그래밍은 디바이스의 I/O 단자에 의해 수신된 입력 신호를 통해 달성될 수 있다. 또 다른 형태로, 본 발명은 또한 제 1 및 제 2 I2C 디바이스 각각의 제 1 및 제 2 주소에 대한 거의 동시적인 변경을 제공한다. 변경 또는 프로그래밍은 제 1 및 제 2 I2C 디바이스 모두에 결합된 I/O 단자에 의해 수신된 입력 신호를 통해서 달성될 수 있다. 본 발명은, I2C 주소를 변경(변화) 또는 프로그램할 수 있는 성능을 통해 IC 주소 충돌로 인한 I2C 버스/프로토콜 시스템에서의 버스 경합 문제를 제거한다. 변경 또는 프로그래밍은 설계 단계 동안에 또는 그 이후 소프트웨어를 통해서 달성될 수 있다.

Description

Ｉ2Ｃ 환경에서 프로그램 가능한 주소를 갖는 집적회로{INTEGRATED CIRCUIT HAVING A PROGRAMMABLE ADDRESS IN AN I2C ENVIRONMENT}
집적회로, 즉 IC는 모든 유형의 오늘날의 전자 디바이스에서 광범위하게 사용되고 있다. IC는 전형적으로는 특정한 기능을 수행하기 위해 특정한 방식으로 동작하도록 설계된다. 이 때문에, 현대의 전자 디바이스가 동작하는데 많은 다른 IC가 일반적으로 필요하다. 현대의 전자 디바이스 내의 IC는 서로 순서적으로 통신하기 위해(데이터/정보를 수신하고 및/또는 송신하기 위해) 서로 협력할 수 있어야 한다.
IC 환경에서의 협력 및 통신은 IC가 전형적으로는 또 다른 IC로부터의 질문(query) 신호에 응답하여 다른 IC에 데이터/정보를 전달하고 및/또는 다른 IC로부터 데이터/정보를 수신하는 성능을 포함한다. 이것은 전형적으로는 IC 사이에 통신 링크 또는 채널을 제공하여 IC가 서로 통신하게 함으로써 달성된다. 통신 링크를 효과적으로 제공하는 한가지 방식으로 버스 구조를 통하는 것이 있다. 버스 구조는 본래 전자 디바이스 내의 복수의 IC에 대한 공통 통신 채널이다.
하나의 이러한 버스 시스템/구조는 집적회로간 버스 또는 I2C 버스(I2C 버스로 대체될 수 있음)로 알려져 있다. I2C 버스 시스템/구조는 복수의 IC가 버스 구조를 통해서 서로 연결되어 통신하게 하는 I2C 프로토콜 상에서 동작한다. I2C는 텔레비전 환경 내에서 중앙 처리 장치(CPU)와 관련 주변 IC를 연결하는(즉, 그 사이에 통신을 제공하는) 방식을 제공하기 위해 필립스 세미컨덕터에 의해 개발되었다.
I2C는 특히 디바이스 내의 여러 IC가 서로 통신하게 하는 직렬 버스 시스템/프로토콜이다. I2C 구현에서, 각 IC(즉, 디바이스, 드라이버, 메모리 또는 복합 기능 IC/칩) 등에는 고유한 주소가 할당된다. 그러면, I2C 시스템은 그 주소를 사용하여 데이터를 특정한 IC로/로부터 송신 및/또는 수신할 수 있다. I2C의 완전성(integrity)을 유지하기 위해, 새로운 IC가 개발될 때, 설계자는 I2C 승인/발급 엔터티(entity)(즉, 필립스 세미컨덕터)에 대해 고유한 IC 주소를 신청하여 이 엔터티로부터 고유한 IC 주소를 얻어야 한다. 이것은, 좀더 많은 유형의 주소지정 가능한 디바이스/IC가 고유하게 등록됨에 따라 I2C 시스템이 성장하게 한다. 그러면, 고유한 IC 주소는 IC 내부에 배선된다(hardwired). 필립스 세미컨덕터는 할당된 주소의 완전성을 보장하기 위해 레지스트리(registry) 등에 이들 주소{다르게는, "슬레이브(slave) 주소"로 알려짐}를 유지한다. 그러나, IC는 여러 이유로 인해 동일한 주소를 가질 수 있다. 마찬가지로, 특정한 디바이스 또는 IC가 동일한 주소를 사용할 수 있다. 만약 이렇게 되면, 버스 경합 문제가 발생할 수 있다. 기술된 문제는 이하에서 좀더 상세하게 논의된다.
그러므로, I2C 환경에서 공통적으로 할당된 주소를 갖는 디바이스나 IC로부터 야기되는 버스 경합을 제거하기 위한 시스템 및 방법이 필요하다.
본 발명은 I2C 버스/프로토콜을 사용하는 집적회로에 관한 것이며, 좀더 상세하게는 I2C 버스/프로토콜을 사용하는 집적회로 시스템에서의 동일한 주소 버스 문제에 관한 것이다.
도 1은 본 발명이 사용될 수 있는 I2C 버스/프로토콜 시스템을 통해 서로 통신하는 예시적인 집적회로 시스템을 도시한 도면.
도 2는 도 1의 예시적인 집적회로 시스템의 집적회로 중 하나에 대한 더 높은 수준(upper level)의 블록도로서, 이 선택된 집적회로는 회로/로직의 두 내부 블록을 가지며, 이 두 내부 블록은 각각 I2C 버스/프로토콜 시스템에서 특정한 주소가 할당되고 이 주소로 구성되며 여기서 개시된 본 발명의 원리에 따라 변경되는, 블록도.
도 3은 본 발명의 원리에 따라 도 2의 IC와 같은 주소지정 가능한 IC의 대안적인 실시예에 대한 간략화된 블록도.
도 4는 I2C 주소를 변경 가능하거나 프로그램 가능하게 하는 방식을 예시한 표를 도시한 도면.
본 발명은, I2C 디바이스의 주소에 대한 변경 또는 프로그램 가능성을 제공하는 장치, 시스템 및 방법이다. 변경 또는 프로그래밍은 디바이스의 I/O 단자에 의해 수신된 입력 신호를 통해 달성될 수 있다. 또 다른 형태로, 본 발명은 또한 제 1 및 제 2 I2C 디바이스 각각의 제 1 및 제 2 주소에 대한 거의 동시적인 변경을 제공한다. 변경 또는 프로그래밍은 제 1 및 제 2 I2C 디바이스 모두에 결합된 I/O 단자에 의해 수신된 입력 신호를 통해서 달성될 수 있다.
본 발명은 I2C 주소를 변경(변화) 또는 프로그램하는 성능을 통해 IC 주소 충돌로 인한 I2C 버스/프로토콜 시스템에서의 버스 경합 문제를 제거한다. 변경 또는 프로그래밍은 설계 단계 동안 또는 그 이후의 소프트웨어를 통해서 달성될 수있다.
IC의 주소를 프로그램하게 함으로써, 주소 충돌을 제거하도록 주소가 선택될 수 있다. IC 또는 그 구성요소의 주소는 그 IC의 I/O 핀에 인가된 신호에 의해 결정된다.
하나의 형태로, 본 발명은, 복수의 I/O 단자와, 이 복수의 I/O 단자 중 선택된 하나와 통신하는 회로와, 이 회로와 통신하는 I2C 인터페이스로서 이 보조 I2C 인터페이스는 변경 가능한 주소를 갖는 I2C 인터페이스를 포함하는 집적회로이다.
또 다른 형태로, 본 발명은 집적회로 시스템이다. 집적회로 시스템은, 제 1 한정된 주소를 갖는 제 1 I2C 인터페이스를 구비한 제 1 디바이스와, 제 2 한정된 주소를 갖는 제 2 I2C 인터페이스를 구비한 제 2 디바이스와, 상기 제 1 및 제 2 한정된 주소를 거의 동시에 변경시키기 위한 수단을 포함한다.
또 다른 형태로, 본 발명은 집적회로 시스템에서 제 1 및 제 2 한정된 주소를 변경하는 방법이며, 여기서 상기 집적회로 시스템은, 제 1 한정된 주소를 갖는 제 1 I2C 인터페이스를 구비한 제 1 디바이스와, 제 2 한정된 주소를 갖는 제 2 I2C 인터페이스를 구비한 제 2 디바이스를 갖는다. 본 방법은 a) 제 1 I2C 인터페이스의 제 1 주소 입력단에 제어 신호를 제공하는 단계와, b) 제 2 I2C 인터페이스의 제 2 주소 입력단에 제어 신호를 제공하는 단계와, c) 제어 신호에 응답하여 제 1 한정된 주소 및 제 2 한정된 주소를 거의 동시에 변경하는 단계를 포함한다.
본 발명에 대한 다음의 설명은 수반하는 도면과 연계하여 참조되어야 한다.
유사한 참조번호는 여러 도면에 걸쳐서 유사한 부분을 나타낸다.
이제 도 1을 참조하면, 임의의 시스템을 나타내지만, 특히 복수의 디바이스가 공통 네트워크 특히 버스 구조를 통해서 서로 통신하는 전기 시스템을 나타내는 시스템(일반적으로 10으로 지정됨)이 도시되어 있다. 도 1에 도시된 시스템이 전기시스템, 좀더 상세하게는 시스템 버스 및 버스 관리 시스템을 통해서 모두 서로 통신하는 복수의 슬레이브(slave) IC와 제어 IC를 갖는 집적회로 시스템이지만, 본 발명의 원리가 전기 및/또는 비-전기 속성을 갖는 다른 유사한 시스템에 응용 가능함이 이해되어야 한다.
도 1에 도시된 시스템(10)은 특히 I2C 버스/프로토콜 시스템(I2C 시스템)이다. I2C 시스템(10)은 I2C 버스(일반적으로 18로 지정됨)와 통신하는 명령 발급 IC(12)를 포함한다. 명령 발급 IC(12)는 CPU와 같이 버스(18) 상에서 데이터 전송을 개시하도록 동작할 수 있는 메인 IC로 알려질 수 있다. I2C 시스템(10)은 I2C 버스(18)와 통신하는 복수의 슬레이브 IC(일반적으로 20으로 지정됨)를 더 포함한다.
I2C 버스는 직렬 클록 라인(SCL)(14)과 직렬 데이터 라인(SDA)(16)으로 구성되어 있다. SCL(14)은 직렬 클록 신호를 각 슬레이브 IC(20)에 공급하기 위해 각 슬레이브 IC(20)의 I/O 핀과 명령 발급 IC(12)의 I/O 핀에 결합된다. SDA(16)는 데이터 전송 및 일반 통신을 위해 각 슬레이브 IC(20)의 또 다른 I/O 핀과 메인 유닛의 또 다른 I/O 핀에 결합된다. 비록 SCL(14)이 양방향성이지만, 명령 발급 IC(12)는 시스템 클록을 제어/생성하며 그에 따라 SCL(14)은 클록 신호 라인의 속성을 지정하기 위해 단일방향 화살표를 갖는다. SDA는 또한 양방향성이며 그에 따라 직렬 데이터 라인의 속성을 지정하기 위해 양방향 화살표를 갖는다. 슬레이브 IC(20) 각각은 명령 발급 IC(12)로부터 프로토콜 명령을 수신하고 적절하게 응답하도록 동작할 수 있다.
시스템(10)에는 하나 이상의 명령 발급, 즉 마스터 IC가 있을 수 있음을 이해해야 한다. 따라서, 시스템(10)과 같은 IC 시스템은 명령 발급 IC 및 슬레이브 IC의 여러 조합을 가질 수 있다.
복수의 슬레이브 IC(20)와 통신하고 그 사이에서 통신하기 위해, 각 슬레이브 IC(20)에는 고유한 주소가 할당된다. 고유한 주소는 전형적으로는 I2C 버스 인터페이스부/회로/블록 내의 각 슬레이브 IC(20)로 배선된다. 각 슬레이브 IC(20)의 내부 주소는 그에 따라 고정된다. 슬레이브 IC(20) 중 일부는 단 하나의 고정된 주소를 갖는다. 슬레이브 IC 중 일부는, 전형적으로 적어도 부분적으로는 이전에 할당된 I2C 주소를 각각 갖는 하나 이상의 내부 I2C 버스 인터페이스 또는 집적회로부를 가지므로 하나 이상의 고정된 주소를 갖는다. 본 발명의 원리는 둘 또는 그 이상(다수)의 고정된 주소의 IC를 참조하여 도시되고 기술될 것이다.
도 1의 시스템(10)은 본 발명이 사용될 수 있는 환경/응용의 단지 예시적인 경우임이 이해되어야 한다. 바람직하게는, 본 발명은 I2C 프로토콜/버스 구조/시스템을 사용하는 IC의 임의의 시스템에 응용되고 사용된다. 물론, 본 발명은 다른 유사한 프로토콜/버스 구조/시스템에 사용될 수 있다. 본 발명이 사용되는 IC 및 IC 시스템의 유형은 많은 형태를 가질 수 있고 및/또는 많은 기능을 수행할 수 있다. 도 1의 예시적인 시스템(10)은 텔레비전 신호 처리 디바이스의 동작 회로로 간주될 수 있다. 텔레비전 신호를 처리하도록 동작할 수 있는 다수의 주소 IC는 도 1에서20UL로 지정되어 있다. 특히, 예시적인 IC(20UL)는 다양한 소스로부터의 다양한 포맷의 텔레비전 신호에 대한 텔레비전 신호 처리를 제공하며 범용 링크 IC(Universal Link IC: UL IC)로 알려져 있다. UL IC(20UL)는 다른 관련된 텔레비전 신호 처리 외에 위성 텔레비전(디지털) 신호 처리, 지상(케이블 분배 포함) 디지털 텔레비전 신호 처리 및 지상(케이블 분배 포함) 아날로그 텔레비전 신호 처리를 제공하도록 적응/동작할 수 있다. 이들 아날로그 및 디지털 신호는 여러 포맷 및 변조 방식으로 제공될 수 있다. 물론, 다른 기능을 수행하도록 적응된 I2C 프로토콜/버스를 사용한 IC가 여기서 제시된 원리를 사용할 수 있다.
다른 IC/슬레이브 디바이스의 예가 도 1에서 20a, 20b, 20c...20N-1, 20N으로 지정되어 있다. 이들은 버스(18)와 통신하는 모든 IC 또는 다른 주소지정 가능한 디바이스 및/또는 구성요소를 나타낸다. IC/슬레이브 디바이스(20a, 20b, 20c...20N-1, 20N) 각각이 적어도 하나의 주소(I2C 주소)를 가짐이 가정될 수 있다. 도 1에 도시된 것과 같은 임의의 IC 시스템에서, 그러나, 두 개(또는 그 이상)의 IC가 동일한 고정/할당된 주소를 공유하는 주소 문제가 있을 수 있다. 이것은 이전에 할당된 주소를 갖는 집적회로/로직의 적어도 두 블록을 사용하는 IC를 설계하는 동안에 발생할 수 있다. 동일하게 할당된 주소 문제는 주소 중 적어도 하나에 대한 배선 프로그래밍 또는 변경에 의해 설계 단계 동안에 본 발명을 통해 제거된다. 동일하게 할당된 주소는 IC 시스템이 동작하는 동안에 디바이스 또는 소프트웨어 구성요소가 이 IC 시스템에 추가되는 환경에서 또한 발생할 수 있다. 이 경우, 동일하게 할당된 주소는 주소의 소프트웨어 변경 또는 프로그램 가능성을 가짐으로써 제거될 수 있다.
이 문제는 본 발명에 의해 제거되거나 완화된다. 특히, 본 발명은 IC에 프로그램 가능한 I2C 주소를 제공한다. 비록 고정된 주소가 집적회로 블록에 이전에 할당되었지만 주소의 프로그램 가능한 속성은 IC 시스템의 설계자가 IC의 "고정된" 주소를 이 시스템에서는 달리 사용되지 않았던 또 다른 주소로 변경하게 한다.
도 2를 참조하면, 본 발명의 원리에 따라 변경되는 범용 링크(UL) IC(20UL)의 최고 수준의 블록도가 도시되어 있다. UL IC(20UL)는 혼합된 신호 설계의 집적회로 칩이다, 즉 이것은 텔레비전, 셋-톱 박스 및 아날로그 및/또는 디지털 텔레비전 신호를 사용/처리하는 다른 유사한 디바이스를 위한 아날로그 신호 처리 회로/로직 및 디지털 신호 처리 회로/로직을 포함한다. UL IC(20UL)는 또한 이전에 별도의 IC에 의해 달성되었던 여러 아날로그 및 디지털 신호 처리 기능을 하나의 IC에 병합 즉 통합한다. 별도의 IC 또는 그것의 인터페이스부를 포함하는 집적회로 또는 블록은 그에 따라 I2C 프로토콜/시스템 하에서 주소가 할당되었다. 이 블록 또는 부분은, 이들 블록의 설계가 각 블록의 I2C 인터페이스부에 대한 설계를 변경시키지 않는 것을 포함해서 종래의 별도의 IC에 대한 설계로부터 변경시키지 않고 채택되기 때문에, 통합 이후 그들의 이전에 할당된 고정 주소를 보유한다. 그에 따라, ULIC(20UL)는 본래 두 개의 주소를 갖는다.
그러나, 본 발명에 따라, UL IC(20UL)의 부분에 대한 주소는 변경될 수 있다. 특히, 칩 주소의 한 비트는 디바이스가 응답하는 주소를 지정하거나 변경하기 위해 제어 신호에 의해 제어된다.
범용 링크 IC(20UL)는 I2C 프로토콜/버스를 사용하는 집적회로/회로 칩을 단지 나타내며, 여기서 제시된 원리가 I2C 프로토콜/버스를 사용한 모든 유형의 집적회로 및/또는 집적회로 시스템에 응용될 수 있음이 이해되어야 한다.
도 2를 계속 참조하면, 범용 링크 IC(20UL)는 세 개의 주요한 부분, 즉 위성 송신된 텔레비전 신호를 복조하기 위한 "Satlink"부(일반적으로, 30으로 지정됨)와, 지상에서 송신된 일반 디지털 및/또는 디지털 고선명(HDTV) 신호(HDTV 신호는 임의 유형의 디지털 변조 방식을 통해 변조될 수 있음)를 변조하기 위한 "VSB(Vestigial SideBand: 잔류 측파대) 링크"부(일반적으로, 32로 지정됨)와, NTSC(아날로그) 신호에 대한 스위칭, 크로마(chroma) 복조 및 기타 신호 처리를 제공하는 "DCD"부(일반적으로, 34로 지정됨)를 포함한다.
이들 부분은 독립적이면서 병렬방식으로 동작하지만, IC(20UL)의 여러 부분에 대해 복수의 클록 신호(80)를 제공하는 공통 클록 생성기(50)에 의해 지원된다. 클록 생성기(50)는 위상 동기 루프(PLL) 합성기(48)로부터 클록 신호를 수신하며, 이 합성기(48)는 SCL(14)로부터 클록 신호를 수신한다. 복수의 IC 클록(80)은 범용 링크 IC(20UL)의 부분(30, 32 및 34)의 여러 집적회로/로직의 동기를 맞추는데 사용된다. 범용 링크 IC(20UL)는 또한 복수의 I/O(입력/출력) 핀을 포함하며, 이들 중 일부는 도 2에서 문자가 붙여져 있다. I/O 핀은 IC 패키지 또는 칩의 외부로 연장한다.
계속 도 2를 참조하면, UL IC(20UL)는 I2C 버스(18) 및 내부 버스(44)와 통신하는 제 1 I2C 버스/마이크로 인터페이스부(40)를 포함한다. 제 1 I2C 버스/마이크로 인터페이스(40)는 본질적으로 슬레이브 디바이스(IC 블록 또는 부분)이며, I2C 버스(18) 및 Satlink부/회로/로직(30)의 여러 부분과 통신하는, 명령 발급 IC(12)와 기타 슬레이브 IC(20) 사이의 통신을 제공하기 위한 적절한 회로/로직을 포함한다. 제 1 I2C 버스/마이크로 인터페이스(40)는 또한 내부에 있으며 고정된 이전에 할당된 I2C 주소를 갖는다. Satlink부(30)의 여러 블록 또는 부분은 내부 버스(44)를 통해서 I2C 버스/마이크로 인터페이스(40)와 통신한다. I2C 버스/마이크로 인터페이스(40)(또는 다른 주소 수신부/블록)의 주소 비트 입력단은 라인(52)을 통해서 UL IC(20UL)의 I/O 핀(60)에 결합된다.
UL IC(20UL)는 I2C 버스(18) 및 내부 버스(46)와 통신하는 제 2 I2C 버스/마이크로 인터페이스부(42)를 더 포함한다. 제 2 I2C 버스/마이크로 인터페이스(42)는 본질적으로 슬레이브 디바이스(IC 블록 또는 부분)이며, I2C 버스(18) 및 VSB/DCD부/회로/로직(32 및 34)의 여러 부분과 통신하는, 명령 발급 IC(12)와 기타 슬레이브 IC(20) 사이에 통신을 제공하기 위한 적절한 회로/로직을 포함한다. 제 2 I2C 버스/마이크로 인터페이스(42)는 또한 이전에 할당된 I2C 주소를 가지며, 이 주소는 인터페이스(42)의 내부에 있으며 고정되어 있다. VSB 및 DCD부(32 및 34)의 여러 블록 또는 부분은 내부 버스(46)를 통해서 I2C 버스/마이크로 인터페이스(42)와 통신한다. I2C 버스/마이크로 인터페이스(42)(또는 다른 주소 수신부/블록)의 주소 비트 입력단은 라인(54)을 통해서 UL IC(20UL)의 I/O 핀(60)에 결합된다.
I2C 버스/마이크로 인터페이스(40 및 42)는 "I2C 버스로"라고 붙여진 화살표로 표시된 알려진 방식으로 I2C 버스(18)와 통신한다. 본 발명의 양상에 따라, I2C 버스/마이크로 인터페이스(40)의 주소는 변경 가능하거나 프로그램 가능하다. 마찬가지로 I2C 버스/마이크로 인터페이스(42)의 주소는 변경 가능하거나 프로그램 가능하다. I2C 버스/마이크로 인터페이스(40)는 I2C 버스/마이크로 인터페이스(40)의 주소 입력단과 I/O 핀 또는 단자(60)와 통신하는 제어 라인(52)을 포함한다. I/O 핀(60)은 I2C 버스(18)와 통신한다. I2C 버스/마이크로 인터페이스(42)는 I2C 버스/마이크로 인터페이스(42)의 주소 입력단과 I/O 핀(60)과 통신하는 제어 라인(54)을 포함한다. 하나의 형태로, I2C 버스/마이크로 인터페이스(40 및 42)에 대한 각 주소의 변경 또는 프로그래밍은 I/O 핀(60)을 통해 제어 신호를 공급함으로써 달성된다. I2C 버스/마이크로 인터페이스(40 및 42)는 제어 신호에 응답하여 그 각 주소가 거의 동시에 변경 또는 프로그램되게 한다.
하나의 형태로, 이것은 제어 라인(52)을 I/O 핀(60)으로부터 I2C 버스/마이크로 인터페이스(40)의 주소 입력단에 결합하고 제어 라인(54)을 I/O 핀(60)으로부터 I2C 버스/마이크로 인터페이스(42)의 주소 입력단에 결합함으로써 달성된다. I/O 핀(60)에 제공된 제어 신호는 그에 따라 제어 라인(52 및 54)을 통해서 I2C 버스/마이크로 인터페이스(40 및 42)의 주소를 변경 또는 프로그램한다. 좀더 상세하게, 제어 라인(52)은 I2C 버스/마이크로 인터페이스(40)에 결합되어 I2C 버스/마이크로 인터페이스(40)의 주소의 한 비트가 제어 신호에 의해 변경 또는 프로그램되게 된다. 마찬가지로, 제어 라인(54)은 I2C 버스/마이크로 인터페이스(42)에 결합되어 I2C 버스/마이크로 인터페이스(42)의 주소의 한 비트가 제어 신호에 의해 변경되거나 프로그램되게 된다. 제어 라인(52 및 54)은 동일한 I/O 핀(60)에 결합되므로, I2C 버스/마이크로 인터페이스(40 및 42)의 주소가 함께 변경되거나 프로그램된다.
도 4의 표(90)는 전술한 원리에 대한 예를 제시하며, 이제 이것이 참조된다. 표(90)가 도 2 및 도 3에 관련하여 위에서 논의된 범용 링크 IC(20UL)를 참조하지만, 원리는 I2C 시스템을 사용하는 모든 유형의 디바이스 또는 집적회로에 응용될 수 있음을 이해해야 한다. 표(90)에서, "부분"이라고 표시된 열(92)은 UL IC(20UL)의 Satlink 블록(30)을 지칭하며, 좀더 상세하게는 이 블록의 I2C 버스/마이크로 인터페이스(40)를 지칭한다. 전술한 부분과 조화를 이루어서, Satlink 블록(30)이 I2C 시스템에서 주소지정 가능한 임의의 디바이스를 나타냄을 이해해야 한다. 표(90)에서, "부분"이라고 표시된 열(92)은 UL IC(20UL)의 VSB/DCD 블록(32/34)을 지칭하며 좀더 상세하게는 이 블록의 I2C 버스/마이크로 인터페이스(42)를 지칭한다. 전술한 부분과 조화를 이루어서, VSB/DCD 블록(32/34)이 I2C 시스템에서 주소지정 가능한 임의의 디바이스를 나타냄을 이해해야 한다. 그러므로, 아래의 논의는 범용 링크 IC(20UL)로만 응용되는 것이 아니라 모든 유형의 I2C 디바이스에 응용될 수 있다. 표(90)는 행(93, 95, 97 및 99)으로 지정된 두 I2C 디바이스 또는 슬레이브를 위한 네 개(4)의 가능한 주소를 도시함을 이해해야 한다. 상세하게는, 하나의 주소는 Satlink 기록{즉, 데이터를 I2C 버스를 통해 Satlink 블록(30)에 기록함}을 위한 것이고, 하나의 주소는 Satlink 판독{즉, Satlink 블록(30)으로부터 버스를 통해서데이터를 판독함}을 위한 것이며, 하나의 주소는 VSB/DCD 기록{즉, I2C 버스를 통해서 VSB/DCD 블록(32/34)에 데이터를 기록함}을 위한 것이며, 및 또 다른 주소는 VSB/DCD 판독{즉, VSB/DCD 블록(32/34)으로부터 I2C 버스를 통해 데이터를 판독함}을 위한 것이다. 열(98)은, "P" 비트(프로그램 가능한 비트)가 "0" 즉 로우(제 1 최대 주소)일 때 및 "P" 비트가 "1" 즉 하이(괄호 안의 최대 주소)일 때 특정한 부분에 대한 최대 주소를 나타낸다.
Satlink부(30)와 VSB/DCD부(32/34)를 위한 주소는 7개의 비트(최상위 비트에서 시작해서 제 2 최하위 비트로 B7, B6, B5, B4, B3, B2및 B1로 표시될 수 있음)와 판독(R) 또는 기록(W) 조건을 지시하기 위해 예비된 제 8 비트(BO로 표시됨)로 구성된다. 8개의 비트(B7, B6, B5, B4, B3, B2, B1및 B0)는 결합되어 열(98)에서 16진수 최대 8 비트 주소를 형성한다. 표(90)에 지시된 바와 같이, 주소의 최하위 비트(lsb)(B0){열(96)}는 R/W 표시를 위해 예비된다. 주소의 lsb가 "0"일 때, 기록(W)이 요청된다. 주소의 lsb가 "1"일 때, 판독(R)이 요청된다.
본 발명의 양상에 따라, {lsb/B0가 열(96)에서 R/W를 위해 예비되므로} 8비트 주소에서 7개의 비트(B7, B6, B5, B4, B3, B2및 B1) 중 하나는 변경 또는 프로그램될 수 있다. 이것은 "P" 표시로 표(90)의 I2C 칩 주소 열(94)에 표시되어 있다. "P" 비트는 어떤 최대 주소가 특정한 디바이스의 주소에 사용되는지에 따라 영/로우("0") 또는 일/하이("1")가 될 수 있다. 만약 "P" 비트가 로우 상태로 묶여 있다면, 제 1 주소는 특정한 I2C 디바이스를 위해 한정된다. 만약 "P" 비트가 하이 상태로 묶여 있다면, 제 2 주소는 특정한 I2C 디바이스를 위해 한정된다. 사용될 주소에 대한 선택은 I/O 핀(60)을 하이 또는 로우 중 어느 하나로 묶음으로써 시스템에 배선될 수 있거나, 예컨대 IC의 "P"비트 핀을 마이크로컴퓨터와 같은 제어 디바이스의 소프트웨어로 제어 가능한 포트에 결합함으로써 소프트웨어를 통해 가변적이 될 수 있다. 위에서 지시한 바와 같이, 프로그램 가능한 또는 변경 가능한 비트가 Satlink부(30) 및 VSB/DCD부(32/34)에 대해서 동일하므로, 두 개의 주소는 거의 동시에 변경되고 프로그램된다, 즉 변화된다. 따라서, 둘 이상의 I2C 디바이스의 임의의 I2C 시스템에서, 동일한 "프로그램 가능한" 비트 또는 비트들이 선택될 때, 두 개의 I2C 디바이스가 거의 동시에 그들의 주소를 변경시킬 것이다. 추가로, 비트(B2)가 "P"비트로 도시되지만, 7개의 비트(B7, B6, B5, B4, B3, B2및 B1) 중 어느 하나 또는 다른 용도로 예비되지 않은 비트 중 임의의 하나가 "P" 비트가 될 수 있음을 이해해야 한다.
본 발명의 양상에 따라, I2C 버스/마이크로 인터페이스{도 3의 I2C 슬레이브(#1 및 #2)}(40 및 42)와 같은 두 개의 I2C 디바이스는 공통 제어 신호를 수신하여 그 주소를 거의 동시에 변경하도록 상호 연결된다. 상세하게는, 각각에대한 I2C 주소의 프로그램 가능한 또는 변경 가능한 비트("P")는 I2C 버스/마이크로 인터페이스(40)를 통한 Satlink부(30) 및 I2C 버스/마이크로 인터페이스(42)를 통한 VSB/DCD부(32/34) 둘 모두에 대해 동일하므로, 두 주소는 거의 동시에 변경되고, 프로그램 된다, 즉 변화한다.
Satlink 기록 칩 주소{행(93)}은 Satlink부(30)의 I2C 버스/마이크로 인터페이스(40)로의 데이터/정보 기록을 나타내는데 사용되는 주소를 나타낸다. Satlink 기록 칩 주소에 대한 비트(B7, B6, B5, B4, B3)는 "01010"인 반면, 비트(B1)는 "0"이고 R/W 비트(B0)는 기록(W)을 나타내는 "0"이다. "P" 비트(B2)가 영("0")일 때, 열(94 및 96)의 "01010000"은 열(98)에서 16진수("50")로 변환된다. "P" 비트가 하이, 즉 일("1")일 때, 열(94 및 96)의 "01010100"은 열(98)에서 16진수("54")(괄호 안의 값)로 변환된다. Satlink 판독 칩 주소{행(95)}는 Satlink부(30)의 I2C 버스/마이크로 인터페이스(40)로의 데이터/정보 판독을 나타내는데 사용되는 주소를 도시한다. Satlink 판독 칩 주소의 비트(B7, B6, B5, B4, B3)는 "01010"인 반면, 비트(B1)는 "0"이고 R/W 비트(B0)는 판독(R)을 나타내는 "1"이다. "P" 비트(B2)가 영("0")일 때, 열(94 및 96)의 "01010001"은 열(98)에서 16진수("51")로 변환된다. "P" 비트가 하이, 즉 일("1")일 때, 열(94 및 96)의 "01010101"은 열(98)에서 16진수("55")(괄호 안의 값)로 변환된다.
마찬가지로, VSB/DCD 기록 칩 주소{행(97)}는 VSB/DCD부(32/34)의 I2C 버스/마이크로 인터페이스(42)로의 데이터/정보 기록을 나타내는데 사용되는 주소를 도시한다. VSB/DCD 기록 칩 주소를 위한 비트(B7, B6, B5, B4, B3)는 "01010"인 반면, 비트(B1)는 "1"이고 R/W 비트(B0)는 기록(W)을 나타내는 "0"이다. "P" 비트(B2)가 영("0")일 때, 열(94 및 96)의 "01010010"은 열(98)에서 16진수인 최대 주소("52")로 변환된다. "P" 비트가 하이, 즉 일("1")일 때, 열(94 및 96)의 "01010110"은 열(98)에서 16진수인 최대 주소("56")(괄호 안의 값)로 변환된다. VSB/DCD 판독 칩 주소{행(99)}는 VSB/DCD부(32/34)의 I2C 버스/마이크로 인터페이스(42)로의 데이터/정보 판독을 지시하는데 사용되는 주소를 도시한다. VSB/DCD 판독 칩 주소를 위한 비트(B7, B6, B5, B4, B3)는 "01010"인 반면, 비트(B1)는 "1"이고 R/W 비트(B0)는 판독(R)을 나타내는 "1"이다. "P" 비트(B2)가 영("0")일 때, 열(94 및 96)의 "01010011"은 열(98)에서 16진수인 최대 주소("53")로 변환된다. "P" 비트가 하이, 즉 일("1")일 때, 열(94 및 96)의 "01010111"은 열(98)에서 16진수인 최대 주소("57")(괄호 안의 값)로 변환된다.
이제, 도 3을 참조하면, 여러 부분으로된 집적회로는 또한 집적회로 블록이라는 관점에서 생각될 수 있다. 이처럼, 이들 블록은 단일 IC를 생성하기 위해 동일 IC 기판 또는 칩 상에 통합될 수 있다. UL IC(20UL)는 임의의 유형의 I2C 집적IC를 나타내는 제 1 및 제 2 슬레이브 디바이스(40 및 42)(즉, I2C 버스/마이크로 인터페이스)를 통합한다. 이 경우, 제 1 및 제 2 디바이스는 단일 IC의 각 제 1 및 제 2 부분을 포함할 수 있다. 마찬가지로, I2C 디바이스는 별도로 되어 있을 수 있다.
도 3에서, I/O 핀(60)은 라인(72)을 통해서 다른 회로/로직에 연결된 것으로 도시되어 있다. 다른 회로/로직(72)은, I2C 슬레이브(#1 및 #2)의 주소가 위에서 제시된 원리에 따라서 변하도록 소프트웨어 또는 다른 로직에 의한 제어 신호의 생성을 나타낸다. 제어 신호의 생성은 많은 형태를 가질 수 있다.
본 발명은 바람직한 설계 및/또는 구성을 갖는 것으로 기술되었지만, 본 발명은 본 개시물의 사상 및 범주 내에서 더 변경될 수 있다. 그러므로, 본 출원은 본 발명의 일반적인 원리를 사용하여 본 발명에 대한 임의의 변형, 사용 또는 적응을 포함하고자 한다. 나아가, 본 출원은, 본 발명이 속해 있고 첨부된 청구항의 한계 내에 있는 종래 기술의 알려진 또는 관례적인 실현(customary practice) 내에 있는 본 개시물로부터의 이탈(departures)을 포함하고자 한다.
상술한 바와 같이, 본 발명은 I2C 버스/프로토콜을 사용하는 집적회로, 좀더 상세하게는 I2C 버스/프로토콜을 사용하는 집적회로 시스템에서의 동일한 주소 버스 문제에 이용된다.

Claims (17)

  1. 복수의 I/O 단자와;
    상기 복수의 I/O 단자 중 선택된 하나와 통신하는 회로와;
    상기 회로와 통신하며, 변경 가능한 주소를 갖는 I2C 인터페이스를,
    포함하는 집적회로.
  2. 제 1항에 있어서, 상기 변경 가능한 주소는 사용자가 변경 가능한(user modifiable), 집적회로.
  3. 제 1항에 있어서, 상기 변경 가능한 주소는 소프트웨어로 변경 가능한(software modifiable), 집적회로.
  4. 제 1항에 있어서, 상기 I2C 인터페이스는 상기 복수의 I/O 단자 중 적어도 하나와 통신하며, 상기 복수의 I/O 단자 중 적어도 하나를 통해서 변경 가능한, 집적회로.
  5. 제 4항에 있어서, 상기 I2C 인터페이스는 상기 복수의 I/O 단자 중 적어도 하나를 통해서 제어 신호를 수신하여 그 주소를 변경하도록 동작할 수 있는, 집적회로.
  6. 제 5항에 있어서, 상기 제어 신호는 배선 연결(hardwired connection)에 의해 제공되는, 집적회로.
  7. 제 5항에 있어서, 상기 제어 신호는 소프트웨어 제어 하에서 제공되는, 집적회로.
  8. 제 1 한정된 주소를 갖는 제 1 I2C 인터페이스를 구비한 제 1 디바이스와;
    제 2 한정된 주소를 갖는 제 2 I2C 인터페이스를 구비한 제 2 디바이스와;
    상기 제 1 및 제 2 한정된 주소를 거의 동시에 변경하기 위한 수단을,
    포함하는 집적회로 시스템.
  9. 제 8항에 있어서, 상기 제 1 및 제 2 한정된 주소를 거의 동시에 변경하기 위한 상기 수단은 프로그램 가능한 제어 신호를 수신하도록 동작할 수 있는, 집적회로 시스템.
  10. 제 9항에 있어서, 상기 제 1 디바이스는 단일 IC의 제 1 부분을 포함하고;
    상기 제 2 디바이스는 상기 단일 IC의 제 2 부분을 포함하는, 집적회로 시스템.
  11. 제 10항에 있어서, 상기 프로그램 가능한 제어 신호는, 상기 집적회로의 단일 I/O 핀을 통해서 상기 제 1 및 제 2 한정된 주소를 거의 동시에 변경하기 위한 상기 수단에 제공되는, 집적회로 시스템.
  12. 제 11항에 있어서, 상기 프로그램 가능한 제어 신호는 소프트웨어 제어 하에서 제공되는, 집적회로 시스템.
  13. 제 11항에 있어서, 상기 프로그램 가능한 제어 신호는 배선 연결에 의해 제공되는, 집적회로 시스템.
  14. 제 1 한정된 주소를 갖는 제 1 I2C 인터페이스를 구비한 제 1 디바이스와, 제 2 한정된 주소를 갖는 제 2 I2C 인터페이스를 구비한 제 2 디바이스를 포함하는 집적회로 시스템에서, 상기 제 1 및 제 2 한정된 주소를 변경하는 방법으로서,
    상기 제 1 I2C 인터페이스의 제 1 주소 입력단에 제어 신호를 제공하는 단계와;
    상기 제 2 I2C 인터페이스의 제 2 주소 입력단에 제어 신호를 제공하는 단계와;
    상기 제어 신호에 응답하여 상기 제 1 한정된 주소와 상기 제 2 한정된 주소를 거의 동시에 변경하는 단계를,
    포함하는 제 1 및 제 2 한정된 주소를 변경하는 방법.
  15. 제 14항에 있어서, 상기 제어 신호는, 소프트웨어 제어 하에서 상기 제 1 및 제 2 I2C 인터페이스 각각의 제 1 및 제 2 주소 입력단에 제공되는, 제 1 및 제 2 한정된 주소를 변경하는 방법.
  16. 제 15항에 있어서, 상기 제어 신호는 IC의 단일 I/O 핀을 통해서 소프트웨어 제어 하에서 제공되는, 제 1 및 제 2 한정된 주소를 변경하는 방법.
  17. 제 16항에 있어서, 상기 제 1 및 제 2 주소 입력단은 서로 결합되는, 제 1 및 제 2 한정된 주소를 변경하는 방법.
KR10-2003-7003778A 2000-09-19 2001-09-13 Ｉ2ｃ 환경에서 프로그램 가능한 주소를 갖는 집적회로 KR20030033063A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US66469700A 2000-09-19 2000-09-19
US09/664,697 2000-09-19
PCT/US2001/028585 WO2002025449A2 (en) 2000-09-19 2001-09-13 Integrated circuit having a programmable address in an i2c environment

Publications (1)

Publication Number Publication Date
KR20030033063A true KR20030033063A (ko) 2003-04-26

Family

ID=24667065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7003778A KR20030033063A (ko) 2000-09-19 2001-09-13 Ｉ2ｃ 환경에서 프로그램 가능한 주소를 갖는 집적회로

Country Status (7)

Country Link
EP (1) EP1323048A2 (ko)
JP (1) JP2004510228A (ko)
KR (1) KR20030033063A (ko)
CN (1) CN1461440A (ko)
AU (1) AU2001289054A1 (ko)
MX (1) MXPA03002282A (ko)
WO (1) WO2002025449A2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1610896A (zh) * 2001-12-28 2005-04-27 皇家飞利浦电子股份有限公司 通信系统
US20080270654A1 (en) * 2004-04-29 2008-10-30 Koninklijke Philips Electronics N.V. Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore
JP4679310B2 (ja) * 2005-09-06 2011-04-27 株式会社リコー 画像形成装置
JP5314563B2 (ja) * 2009-10-22 2013-10-16 旭化成エレクトロニクス株式会社 装置間通信システムおよび通信装置
US9710422B2 (en) 2014-12-15 2017-07-18 Intel Corporation Low cost low overhead serial interface for power management and other ICs
JP6254517B2 (ja) * 2014-12-22 2017-12-27 富士通フロンテック株式会社 媒体取扱装置
US10268614B2 (en) 2016-04-19 2019-04-23 Nokia Of America Corporation Method and apparatus for a segmented on-chip digital interface block
CN108681517B (zh) * 2018-05-09 2020-09-01 广州计量检测技术研究院 变换i2c器件地址的方法及系统
FR3097987A1 (fr) * 2019-06-26 2021-01-01 STMicroelectronics (Alps) SAS Procede d’adressage d’un circuit integre sur un bus et dispositif correspondant

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5636342A (en) * 1995-02-17 1997-06-03 Dell Usa, L.P. Systems and method for assigning unique addresses to agents on a system management bus

Also Published As

Publication number Publication date
EP1323048A2 (en) 2003-07-02
AU2001289054A1 (en) 2002-04-02
CN1461440A (zh) 2003-12-10
WO2002025449A2 (en) 2002-03-28
JP2004510228A (ja) 2004-04-02
MXPA03002282A (es) 2003-06-24
WO2002025449A3 (en) 2003-02-20

Similar Documents

Publication Publication Date Title
US7092041B2 (en) I2C bus control for isolating selected IC's for fast I2C bus communication
US6629172B1 (en) Multi-chip addressing for the I2C bus
US6198303B1 (en) Configuration eprom with programmable logic
EP0693729B1 (en) Multi-protocol data bus system
US20080270654A1 (en) Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore
US5262991A (en) Device with multiplexed and non-multiplexed address and data I/O capability
US5852406A (en) Multi-protocol data bus system
JP3133732B2 (ja) マルチスレーブバスラインシステム及びシリアル転送方法
KR20030033063A (ko) Ｉ2ｃ 환경에서 프로그램 가능한 주소를 갖는 집적회로
US6639422B1 (en) Multi-clock integrated circuit with clock generator and bi-directional clock pin arrangement
JP4079532B2 (ja) インタフェース、接続方法、インタフェース装置及び集積回路
US6192409B1 (en) X.25 network connection for X.25 protocol communication used in a full electronic switching system
US5796672A (en) Method and circuit for routing data to registers in an integrated circuit
JP3733064B2 (ja) バス制御装置
JPH08228157A (ja) データ転送回路
KR19980076883A (ko) I2c 버스의 주소 공간 확장을 위한 동적 주소 배치 장치 및 그 제어 방법
JPH0431948A (ja) 入出力制御装置
JPH02236647A (ja) 変換装置
JPH11219155A (ja) ディスプレイ装置
JPH1027136A (ja) 不揮発性メモリの容量確認装置
KR20050077528A (ko) 셋탑박스의 공통 인터페이스 제어기에서 조건 액세스모듈의 어드레스 버스와 엠팩 전송스트림과의 어드레스공유 방법
JPH11232207A (ja) Ｉｉｃバス制御システム及びその制御回路
JPS62235846A (ja) 通信制御装置のデ−タストロ−ブタイミング制御方式
JPH10198625A (ja) アドレス変換装置
JPH10289202A (ja) マイコン回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid