JP2004507953A - オーディオ・マトリックス・デコーディング装置に関する方法 - Google Patents

Abstract

２つの入力オーディオ信号から、各々方向と関係づけて、少なくとも３つのオーディオ信号を派生するための方法である。２つの入力信号に対応して、２組のパッシブ・マトリックス・オーディオ信号を含む複数のパッシブ・マトリックス・オーディオ信号を発生させ、第１の組のパッシブ・マトリックス・オーディオ信号は第１の軸上にある方向を現し、第２の組のパッシブ・マトリックス・オーディオ信号は第２の軸上にある方向を現し、前記第１および第２の軸は互いに約９０度の角度をなす。複数のマトリックス係数を派生させるためにパッシブ・マトリックス・オーディオ信号の組の各々を処理することによって、それぞれ１組の中間信号を派生させ、それぞれの誤差信号に対応して各組の中間信号が等しくなるようにする。そして２つの入力オーディオ信号とマトリックス係数とを乗ずるマトリックスによって、少なくとも３つの出力信号を派生する。
【選択図】図１６Ａ

Description

【０００１】
技術分野
この発明はオーディオ信号処理に関係する。この発明は、特に、１組のオーディオ入力信号列（あるいは「信号」あるいは「チャンネル」）から３つまたはそれ以上のオーディオ信号列（あるいは「信号」あるいは「チャンネル」）を派生する「アダプティブな」（あるいは「アクティブな」）オーディオ・マトリックス・メソッドを使用した、「多方向性の」（あるいは「多重チャンネルの」）オーディオ・デコーディングに関係するものである。
【０００２】
本発明は、各信号が方向に関係付けられ、エンコーディング・マトリックスにより少数の信号に結合されてしまったオーディオ信号をリカバリーするのに有用である。
【０００３】
しかし、本発明はよく計画的なマトリックス・エンコーディングの用語で記述されているが、本発明は特別なマトリックス・エンコーディングを使用することを必要とせず、また２チャンネルで録音されたオリジナルの録音媒体から再生する際に、楽しい方向感を与える効果を生じさせるのに有効であると考えられる。
【０００４】
従来技術
オーディオ・マトリックス・エンコーディングおよびデコーディングは、従来技術においてもよく知られている。例えば、いわゆる“４−２−４”オーディオ・マトリックス・エンコーディングおよびデコーディングがあるが、４つの信号源、典型的には４つの基本的な方向と関係づけられたものである（例えば、左、中央、右、およびサラウンド、または左前方、右前方、左後方、および右後方）が振幅―位相・マトリックスにより２つの信号にエンコードされる。二つの信号は送信されるか保存されるかして、その後振幅―位相・マトリックス・デコーダにより、オリジナルの４つの元信号の近似信号にもどすためにデコードされる。このデコードされた信号は、近似信号である。なぜなら、マトリックス・デコーダはデコードされた信号間においてクロストークを生じさせるという、よく知られた問題を引き起こすからである。理想的には、デコードされた信号は、信号間が無限に分離されている状態、すなわち元信号と全く同じものであるべきである。しかし、マトリックス・デコーダで生じる固有のクロストークは、隣接した方向に関係づけられた信号間においてわずか３ｄＢの分離しか持っていない。
【０００５】
マトリックス特性が変化しないオーディオ・マトリックスは、パッシブ・マトリックスの技術として知られている。
【０００６】
マトリックス・デコーダのクロストークの問題を解決するために、デコードされた信号間の分離を改善し、元信号により近く近似させるためにデコーディング・マトリックスの特性を適合させるよう変化させるという手法が、先行技術において取り入れられている。このようなアクティブ・マトリックス・デコーダのよく知られた一つの例として、Ｄｏｌｂｙ Ｐｒｏ Ｌｏｇｉｃデコーダがあり、これは米国特許４，７９９，２６０に記載されているが、この内容は、この明細書に参考としてそっくり取り込まれる。「Ｄｏｌｂｙ」および「Ｐｒｏ Ｌｏｇｉｃ」はドルビー・ラボラトリ―ズ・ライセンシング・コーポレーションの商標である。米国特許４，７９９，２６０は先行技術となる多数の特許を引用しており、それらの大多数はその他の種々のアダプティブ・マトリックス・デコーダについて記述している。その他の先行技術である特許として、ジェームス Ｗ． フォスゲート（本発明の発明者の一人であるが）の特許があり、これには米国特許５，６２５，６９６；５，６４４，６４０；５，５０４，８１９；５，４２８，６８７；および５，１７２，４１５が含まれる。これらの各々の発明もまた参考として、この明細書にそっくり取り込まれている。
【０００７】
先行技術としてのアダプティブ・マトリックス・デコーダは、信号を再生する際に生じるクロストークを低減し、より近似した元信号を再生することを意図したものである。そして、先行技術の多くは複雑で扱いにくい方法でそれを行っているのであるが、それらの方法はデコーダを簡単化し、デコーダの精度を向上させるために使用することができる、デコーダ内における中間信号間の関係を認識できないものであった。
【０００８】
従って、本発明は従来重要視されていなかったアダプティブ・マトリックス・デコーダの中間信号間の関係を認識し、これを使用する方法および装置を目指したものである。中間信号間の関係を利用する技術の開発により、特に、ネガティブ・フィードバックを使用した自動自己キャンセル配列を使用することにより、不都合なクロストークの成分を容易にキャンセルすることができる。
【０００９】
発明の概要
発明という観点からすれば、本発明は２つの入力信号から少なくとも３つの出力信号を派生する方法を構成するものであり、２つのオーディオ信号に対応した２組のオーディオ信号を発生させるパッシブ・マトリックスを使用することにより、２つの入力オーディオ信号から４つのオーディオ信号が派生される。派生された第１の組のオーディオ信号は、第１の軸の方向を表すものであり（例えば“左”及び“右”の信号といったもの）、第２の組のオーディオ信号は、第２の軸の方向を表すものであり（例えば“中央”及び“サラウンド”の信号といったもの）、第１と第２の軸は互いにほぼ９０度の位置関係にある。中間オーディオ信号の第１および第２の組（それぞれ左／右および中央／サラウンドの組）を作り出すため、派生されたオーディオ信号の各組は“サーボ”配列において処理され、それによって中間オーディオ信号の各組のオーディオ信号の相対的な振幅の大きさがサーボによって等しくなるよう処理される。
【００１０】
この発明は、いくつかの等価な方法のうちの一つによって実行してもよい。その一つは、中間信号そのもの（あるいは、中間信号の成分）を出力信号の成分として使用する方法である。この他の方法として、２つのオーディオ信号を処理するために使用される可変マトリックスの係数を発生させるために、サーボ内の可変ゲイン要素のゲインを制御する信号を使用する方法ががある。両手法の内のいずれの実施例においても、中間信号は、１組の入力信号を処理するパッシブ・マトリックスによって派生させられ、これらの中間信号は等しくなるよう促される。第１の方法は、いくつかの等価なトポロジーによって実行される。第１の方法の第１トポロジーを具体化する実施例においては、出力信号を作り出すために、中間信号の成分はパッシブ・マトリックス信号（入力信号を処理するパッシブ・マトリックス、あるいは別の方法から生まれるものであるが）、と結合される。第１の方法の第２のトポロジーを使用する実施例においては、出力信号を発生させるため、組となっている中間信号が結合される。第２の方法によれば、中間信号が発生し、サーボによって等しくなるように促されたとしても、中間信号は出力信号には直接的には寄与しない。その代わりに、サーボ内にある信号は可変マトリックスの係数を発生させることに使用される。
【００１１】
これまで、デコードされた信号間の関係に関し、次のようなことは認識されていなかった。すなわち、中間オーディオ信号の各組毎の中間オーディオ信号の大きさが等しくなるように処理することにより、デコードされた出力信号の不都合なクロストークを、実質的に抑えることができるということである。このような結果は、第１の方法または第２の方法のいずれの方法によってでも得ることができる。原理的には、クロストークを実質的に打ち消すために中間オーディオ信号の大きさが完全に等しくなることまでは要求されない。ここで述べたような処理は、望ましくないクロストークの成分を自動的に打ち消すことができるネガティブ・フィードバック配列を使用することによって、容易にかつ適切に実行される。
【００１２】
別の観点から見れば、本発明は、追加的な出力信号を生じさせるために、追加的な制御信号を派生しているのだということもできる。
【００１３】
本発明の主要な目的は、多様な条件の入力信号に対して、計測することができかつ知覚することができる程度の大きいクロストークを打ち消すことにある。そしてそのために、先行技術において見られる、精度に対する特別な要求や制御経路について一般的でない複雑さ、を要求しない電気回路構成を使用するものである。
【００１４】
そして本発明のもう一つの目的は、先行技術における電気回路に比べて、簡単または低コストで高い性能を達成することである。
【００１５】
好適な実施例の説明
パッシブ・デコーディング・マトリックスは、図１に機能的かつ図示的に示されている。
以下の式は、入力Ｌｔ，およびＲｔ（“左トータル”，“右トータル”と呼ぶ）
と出力の関係を表すものである。
【００１６】
Ｌｏｕｔ＝Ｌｔ　　　　　　　　　　　　　　　　　　　（式１）
Ｒｏｕｔ＝Ｒｔ　　　　　　　　　　　　　　　　　　　（式２）
Ｃｏｕｔ＝１／２＊（Ｌｔ＋Ｒｔ）　　　　　　　　　　　　　　　（式３）
Ｓｏｕｔ＝１／２＊（Ｌｔ−Ｒｔ）　　　　　　　　　　　　　　　（式４）
（ここで、“＊”の記号は積を意味する。以下同様）
中央出力（Ｃｏｕｔ）は入力の和であり、サラウンド出力（Ｓｏｕｔ）は入力の差である。加えて、両者には係数が乗されている。この係数は任意のものであるが、ここでは説明を簡単にするため、１／２を選んでいる。１／２以外の係数を使用してもよい。
【００１７】
Ｃｏｕｔ出力は、それぞれ係数＋１／２をつけたＬｔとＲｔを線形加算器（２）に入力することにより得られる。Ｓｏｕｔ出力は、係数として＋１／２と−１／２のそれぞれをつけたＬｔとＲｔを線形加算器（４）に入力することにより得られる。
【００１８】
従って、図１のパッシブ・マトリックスは、２組のオーディオ信号を発生させる。第１の組はＬｏｕｔおよびＲｏｕｔであり、第２の組はＣｏｕｔおよびＳｏｕｔである。この例においては、パッシブ・マトリックスの最も基本的な方向として“左”，“中央”，“右”，“サラウンド”が選ばれている。ここで述べた、隣接した基本的な方向は、互いに９０度の角度をなす軸上にある。そして、上述した方向の名称に従えば、左は中央とサラウンドに隣接し、サラウンドは左と右に隣接する、等である。この発明は、９０ 度の角度をなす軸をもつどのような２：４のデコーディング・マトリックスであったとしても適用可能であると理解すべきである。
【００１９】
パッシブ・マトリックス・デコーダは、ｍ個のオーディオ信号からｎ個のオーディオ信号（ここで、ｎはｍより大であるが）を一定の関係をもって派生する（例えば、図１において、Ｃｏｕｔは常に１／２＊（Ｒｏｕｔ＋Ｌｏｕｔ）である。）。これとは対照的に、アクティブ・マトリックス・デコーダはｎ個のオーディオ信号を可変の関係に従って派生させる。アクティブ・マトリックス・デコーダを構成する一つの手法として、信号に依存する信号成分をパッシブ・マトリックスの出力信号に加算する方法がある。例えば、図２に機能的かつ図示的に示されているものが上記手法にあたり、４つのＶＣＡｓ（電圧制御アンプ）（６），（８），（１０），および（１２）の出力は、（これらは、パッシブ・マトリックスの出力に可変係数を適用するバージョンのものであるが）線形加算器（１４），（１６），（１８），および（２０）によってパッシブ・マトリックスの元のままの出力（すなわち、４つの内の２つの入力は加算器（２），（４）の出力であるが）に加えられる。なぜなら、ＶＣＡｓにはパッシブ・マトリックスが出力する左、右、中央、サラウンド出力の信号が入力され、そしてＶＣＡｓのゲインとしてｇｌ，ｇｒ，ｇｃ，およびｇｓ（全て正である）が各々選択できるからである。ＶＣＡの出力信号はキャンセル信号を構成するものであり、それはパッシブ・マトリックスによって派生した出力（方向間のクロストークを有するものであるが）に加算される。そして、このキャンセル信号が派生されることにより、クロストークは抑制され、マトリックス・デコーダの方向性パフォーマンスを強調することができるようになる。
【００２０】
特に、注意すべきこととして、図２の配列には、パッシブ・マトリックスの経路は存在するということである。いずれの出力もそれぞれパッシブ・マトリックスの出力と二つのＶＣＡｓの出力を足し合わせたものである。
【００２１】
パッシブ・マトリックスのそれぞれの出力のクロストークをキャンセルするために、係数付けされたＶＣＡの出力が選ばれる。そして、その際隣接する基本的な方向を表す出力において、クロストークの成分が現れるということを考慮にいれる必要がある。
【００２２】
例えば、左と右の信号をパッシブにデコードした場合、中央信号にクロストークが生じ、また左と右の信号をバッシブにデコードしたとき、サラウンド信号にもクロストークが生じることになる。従って、左の信号出力は、パッシブにデコードされた中央およびサラウンド信号から派生したキャンセル信号成分と加算すべきである。その他の４つの出力についても同様である。
【００２３】
図２に示すように、信号に係数を掛け、極性を与え、そしてこれを加算することにより好ましい形でクロストークを抑制することができる。ＶＣＡの各ゲインを０から１の範囲で変えること（図２に示す係数の例のように）により、パッシブにデコードされた出力の好ましくないクロストークの成分を抑制することができる。
【００２４】
図２の配列は以下の式で表現することができる。
【００２５】
【数１】

【００２６】
もし、全てのＶＣＡｓ のゲインを０とすれば、配列はパッシブ・マトリックスと同一となる。全てのＶＣＡのゲインとして等しいある値を使用すれば、一定の係数が掛けられることは別として、図２の配列はパッシブ・マトリックスと同一となる。
【００２７】
例えば、全てのＶＣＡｓのゲインを０．１とすれば、
【数２】

【００２８】
となり、０．９の係数を掛けたパッシブ・マトリックスとなる。従って、この場合のように機能しないＶＣＡのゲインの値を厳密に論ずることは、以下に述べるとおり、重要なものではない。
【００２９】
一つの例を考える。基本的な方向（左、右、中央、サラウンド）のみを考えると、各入力としては、Ｌｔのみ、Ｒｔのみ、Ｌｔ＝Ｒｔ（同じ極性）、およびＬｔ＝−Ｒｔ（反対の極性）となり、それに対応する出力としてはＬｏｕｔのみ、Ｒｏｕｔのみ、Ｃｏｕｔのみ、そしてＳｏｕｔのみとなる。いずれの場合であっても、一つの出力からは一つの信号のみが出され、他の出力からは影響を受けないことが理想である。
【００３０】
もし、ＶＣＡｓの中から選択した特定の基本的な方向に対応するＶＣＡのゲインを１にして、残りのＶＣＡのゲインを１よりはるかに小さい値にするといったようにＶＣＡｓのゲインを制御できれば、その選択した一つのものを除き、残りの全ての出力について、ＶＣＡ信号は必要としない出力をキャンセルすることになることは明らかである。ここで説明したように、図２の形態では、ＶＣＡの出力は隣接した基本的な方向間におけるクロストーク成分を、キャンセルするように作用する（パッシブ・マトリックスがクロストークを含んでいる場合であっても）。
【００３１】
従って、例えば両方の入力が等しい同相の信号として、すなわちＲｔ＝Ｌｔ＝１（例えば）として入力され、もしｇｃ＝１，およびｇｌ，ｇｒ，およびｇｓが全て０かまたは０近くになると、次式が得られる。
【００３２】
【数３】

【００３３】
唯一の出力は、希望するＣｏｕｔだけとなる。他の３つの基本的な方向についての信号の場合でも、同様な計算結果を得ることができる。
【００３４】
式５，６，７，および８は、つぎのように書き換えることができる。
【００３５】
【数４】

【００３６】
この配列において、全ての出力は二つの信号の結合したものとなっている。ＬｏｕｔとＲｏｕｔの二つは入力信号の和と差および和と差にＶＣＡｓのゲインをかけたものが含まれている（ここでのＶＣＡｓは、その入力が中央およびサラウンドの方向から入力されたものであり、左及び右の方向と９０度をなす方向の組のものである。）。ＣｏｕｔおよびＳｏｕｔは、実際の入力信号と左および右のＶＣＡｓのゲインを含んでいる（ここでのＶＣＡｓは、その入力が左および右方向から入力されたものであり、中央及びサラウンドの方向と９０度をなす方向の組のものである。）。
【００３７】
基本的な方向というものを考えずに、Ｒｔが、同じ極性をもつＬｔと同一の信号であって減衰していないものと一緒に入力された場合を考えてみる。この状態は、左および中央の基本的な方向の間のいずれかの方向にある信号を表しているものであり、このときはＬｏｕｔおよびＣｏｕｔから出力を出し、ＲｏｕｔおよびＳｏｕｔからの出力は小さいか、または出力がない状態となる。
【００３８】
ＲｏｕｔおよびＳｏｕｔに関して、この出力がゼロになる状態は、上記２つの入力項が大きさが等しく逆の極性をもつ場合に生じる。
【００３９】
Ｒｏｕｔに関して、ここでいうキャンセルに関する関係は、以下の式で表される。
【００４０】
【数５】

【００４１】
Ｓｏｕｔに関して、ここでいうキャンセルに関する関係は、以下の式で表される。
【００４２】
【数６】

【００４３】
信号が、隣接するいずれかの二つの基本的な方向の間のどの方向にあるか、（あるいは単純にどの位置にあるか）ということを考えることによって、同じ二つの関係が明らかになる。言い換えれば、入力信号がある二つの隣接した出力の間にある音を表すとき、上式の大きさの関係は以下のことを保証することになる。すなわち、二つの隣接する基本的な方向に対応した出力から音が現れてくるということ、および他の二つの出力は何も出力しないということである。そのような結果を概略達成するためには、式９〜式１２の各式中における二つの項が等しくなるように促される必要がある。このことは、アクティブ・マトリックスにおける二組の信号の相対的な大きさが等しく維持されていることを監視することにより達成できる。
【００４４】
【数７】

【００４５】
式１５，および１６において示される望ましい関係は、式１３と式１４において係数を除いたものと同一である。極性を含めて、かつ係数付けした上で各信号は図２の１４，１６，１８，及び２０の各加算器によって加算され、それぞれの出力が得られる。
【００４６】
本発明は、これまでのように信号の大きさの関係をそのままにしておいて、同じく増幅するという手法は価値がなく、そして、好ましくは以下に述べるような関係を維持するように自動式のフィードバック制御を使用するべきであるという発見に基づいている。
【００４７】
好ましくないクロストーク信号成分のキャンセルに関して、前に論じたことと、基本的な方向に関する要求事項とから、ここでの説明において使われる係数を、ＶＣＡの最大係数は１とすべきであると推論することができる。
【００４８】
静止した、定義されていない、または操作されていない状態では、パッシブ・マトリックスを効果的に利用するため、ＶＣＡｓには小さなゲインを適用すべきである。一つの組の一つのＶＣＡのゲインを静止した値から１の方向へ上げていく必要があるとき、その組の残りの一つのゲインを静止ゲインとしておくか、反対の方向に移動させてもよい。便利で、実用的な手法の一つとして、一組の定数の積を一定に保持する方法がある。アナログのＶＣＡｓを使用するとき、そのｄＢ表示のゲインは制御電圧に関して線形関数となる。このことは、もし制御電圧が一つの組の二つのゲインに等しく作用すれば（ただし、有効な反対の極性であることが必要であるが）自動的に成立する。
【００４９】
この他の代わりとなる方法として、一組のゲインの合計を一定に維持していく方法がある。例えば、図１６〜１９に関連して述べているように、本発明はアナログ素子を使用するよりはむしろ、ディジタル化してまたはソフトウェアによって実行しても良い。
【００５０】
従って、例えば、静止したゲインが１／ａであるとき、一組の二つのゲインの間の実際の関係は、以下に示すようにそれらの積となる。
【００５１】
ｇｌ＊ｇｒ＝１／ａ^２　 そして
ｇｃ＊ｇｓ＝１／ａ^２
ここで、ａの典型的な値としては、１０から２０の範囲にある。
【００５２】
図３は図２の左及び右のＶＣＡｓ（それぞれ、（６）と（１２））に関するフィードバック誘起制御システム（または、“サーボ”と呼ぶ）を機能的かつ図示的に示したものである。ＶＣＡは、ＬｔおよびＲｔを入力信号として受け、その信号を処理して中間信号であるＬｔ＊（１−ｇｌ）およびＲｔ＊（１−ｇｒ）を派生させ、出力の大きさの差に対応させて誤差信号を発生させる。そしてその誤差信号は、出力の大きさの差を小さくするようにＶＣＡｓに作用する。そのような結果を得る一つの方法として、次のように中間信号を修正する方法をとる。すなわち、派生した二つの大きさの異なる信号をコンパレータに入力し、その出力によって予め定められた極性に従って、ＶＣＡｓのゲインを制御する。例えば、Ｌｔ信号を増加させるため、ｇｌを増加させ、ｇｒを減少させる。回路の値（あるいは、ディジタル、またはソフトウエアで処理する場合には、これと等価のもの）は、コンパレータ出力がゼロのときは、静止増幅ゲインは１以下のある値（例えば、１／ａ）となるように選択される。好適なディジタルによる実施例については図１７と１８に関係する部分で説明する。
【００５３】
特に、アナログの領域においては、比較関数を実際に実行する方法としては、コンパレータによってそれらの比を決定するというよりむしろそれを減じるようにするため、二つの出力の大きさを対数領域に変換する。
【００５４】
多くのアナログＶＣＡｓでは、本質的かつ便宜的に、対数ベースのコンパレータ制御出力の逆対数（真数）を使うようにするため、制御信号のベキ指数に比例するゲインを有する。
【００５５】
さらに、図３に示すように、Ｌｔ入力は左ＶＣＡ（６）に入力され、もう一つは線形加算器（２２）に入力される。そして線形加算器の入力点における係数としては、＋１が適用される。左のＶＣＡ（６）の出力は、加算器（２２）に係数−１として入力（従って、減算器となるが）され、加算器（２２）の出力は全波形修正器（２４）に入力される。Ｒｔ入力は、右のＶＣＡ（１２）に入力され、もう一つは線形加算器（２６）に入力される。そして線形加算器の入力点における係数としては、＋１が適用される。右のＶＣＡ（１２）の出力は、加算器（２６）に係数−１として入力（従って、減算器となるが）され、加算器（２６）の出力は全波形修正器（２８）に入力される。修正器（２４）および（２８）の出力は、それぞれオペレーショナル・アンプ（３０）の正負の入力点に入力され、これは差動アンプとして作動する。アンプ（３０）の出力は誤差信号に似た制御信号を供給する。これは、ＶＣＡ（６）のゲイン制御入力として変換なしに入力され、また極性変換をおこなった上でＶＣＡ（１２）ゲイン制御信号として入力される。誤差信号とはその２つの信号を指し、その信号は均等化すべきものであり、各々その大きさが違う。誤差信号は、中間信号の大きさの差を減少させるためにＶＣＡｓを正しい方向に舵とりするために使用される。加算器（１６）および（１８）に対する出力は、ＶＣＡ（６）およびＶＣＡ（１２）の出力が当てられる。従って、各中間信号の成分のみが出力加算器に入力される。すなわち、−Ｌｔｇｒおよび−Ｒｔｇｌである。
【００５６】
定常状態における信号の条件下では、十分なループ・ゲインをあたえることによって、信号の大きさの差は無視しうるレベルまで低減させることができる。しかし、実質的なクロストークをキャンセルするために、信号の差をゼロまたは、無視しうるレベルにまで低減することは必要ない。例えば、結果的にファクタ１０を使用することによって、十分ｄＢ値を下げることができる。
【００５７】
理論的には、最悪のケースであっても、クロストークは３０ｄＢダウン以上改善できる。動的な環境においては、少なくとも最大信号状態で基本的に聞こえない状態にまで信号の大きさを一致させるように、フィードバック制御配列の時定数を選択しなければならない。種々の形態において、時定数を選択することについて詳細に述べることは、本発明の範囲外である。
【００５８】
好ましくは、回路パラメータはネガティブ・フィードバックが約２０ｄＢとなり、ＶＣＡのゲインが１以上に上がらないように設定される。ＶＣＡのゲインは、図２，４および５の配列に関連して上述したような係数付けの例においては、ある小さな値（例えば、１／ａ^２で、１よりはるかに小さい値）から１まで（これを超えることはないが）変化してもよい。ネガティブ・フィードバックによって図３に示す配列は、修正器を挿入して、信号をほぼ等しく保持するように作用する。
【００５９】
ゲインが小さいときは、ゲインの正確さはクリティカルにはならないので、一組のゲインの内の一方が１に向かって上昇していくときはいつも、他方のゲインは小さくなるよう強制できるような別の手法を使用しても、同様に有効な結果を得ることができる。
【００６０】
図２に示す中央およびサラウンド用のＶＣＡｓ（それぞれ、（８）および（１０））に関するフィードバック誘起制御システムは、実質的に図３に示す配列と同一であるが、前述したように、ＶＣＡｓはＬｔおよびＲｔを受ける代わりに、ＬｔおよびＲｔの和および差を受けることになり、そしてＶＣＡ（６）およびＶＣＡ（１２）からの出力（各々の中間信号の成分を構成するものであるが）を加算器（１４）および（２０）に入力することになる。
【００６１】
従って、多様な入力信号状態に対して、精度についての特別な要求を必要としない回路を使用して、高度なクロストークのキャンセルを実現することができる。フィードバック誘起制御システムは、パッシブ・マトリックスからのオーディオ信号の組を次のように処理する。すなわち、各々の中間オーディオ信号の組において、中間オーディオ信号の相対的な振幅の大きさを等しくするように処理する。図３に示すフィードバック誘起制御システムでは、修正器（２４），および（２８）への入力が等しくなる方向に向かうよう、ＶＣＡｓ（６）および（１２）の二つのもののゲインを逆比例させて制御する。ある程度までは、これらの２つの項、即ち修正器（２４），および（２８）への入力が修正器の特性に従って、等しくなるような方向に向かうので、コンパレータ（３０）は修正器およびＶＣＡｓのゲイン／制御の関係に従うことになる。より大きなループ・ゲインの場合、これはより等しい場合を意味するが、等しい方向に近づけようとする作用はこれら要素（信号の極性はレベルの差を小さくするように設定されたものであるが）の特性にかかわりなく生ずる。実際には、コンパレータは無限のゲインを持っているわけではなく、有限のゲインを持った減算器として理想化されている。
【００６２】
もし修正器が線形で、すなわち修正器の出力が入力の大きさに直接比例するものであれば、コンパレータまたは減算器の出力は、信号電圧または信号電流の差の関数となる。もし、修正器がｄＢ表示された入力の大きさの対数に対応して動作する代わりに、コンパレータにおいて減算が行われる場合には、入力は入力の比をとったものと等しくなる。このことは、次のような利点となる。すなわち、その結果は、絶対的な信号レベルから独立したものとなり、単にｄＢ表示した信号の差にのみ依存するということである。人間の知覚に近づけるために、ｄＢ表示した信号源について考えてみると、このことは、他のもの同じとして、ループ・ゲインは音の大きさには関係なく、また、出力の大きさを等しくしようとするその程度についてもまた、絶対的な音の大きさとは関係しないということを意味する。勿論、非常に音の小さいレベルのときには、対数修正器は正確に処理することにはならない。すなわち、出力の大きさを等しくしようとすることを中止する、ある入力信号に関するしきい値が存在することになる。しかしながら、結果的には高いレベルの入力信号に対して、ループの安定性に関する潜在的な問題を有しながらも、異常に高いループ・ゲインを必要とすることなく、７０またはそれ以上のｄＢの範囲に維持するよう制御することができる。
【００６３】
同様に、ＶＣＡｓ（６）と（１２）は、制御電圧に直接比例するかまたは逆比例するゲインをもつことができる（これらは、掛け算器または割り算器となるものであるが）。このことは、ゲインが小さいとき、制御電圧における小さな絶対値の変化が、ｄＢ表示されたゲインの大きな変化を引き起こすという効果を有することになる。例えば、このフィードバック誘起制御システムの形態で、要求されるようにＶＣＡが最大ゲインである１をとり、そしてゲインがＡ＝０．１＊Ｖｃとして表すことができるように、制御電圧Ｖｃが０から１０ボルトまで変化するときをを考える。Ｖｃが最大値に近い値をとるとき、１００ミリボルトの変化、すなわち９９００ミリボルトから１００００ミリボルトまで変化するとき、２０＊ｌｏｇ（１００００／９９００）または約０．０９ｄＢのゲイン変化を起こさせることになる。Ｖｃがもっと小さいとき、１００ミリボルトの変化、すなわち１００ミリボルトから２００ミリボルトまで変化するとき２０＊ｌｏｇ（２００／１００）または６ｄＢのゲイン変化を起こさせることになる。この結果から、有効ループ・ゲイン、したがって応答比は制御信号が大きいか、または小さいかということに依存して大きく変化することがわかる。そして、ループの安定性という問題もある。
【００６４】
ループの安定性という問題は、ｄＢ表示のゲインが制御電圧に比例するＶＣＡｓ、あるいは別の表示法であって、その電圧または電流のゲインが制御電圧のベキ指数または逆対数に依存するＶＣＡｓを用いることによって、低減することができる。１００ミリボルト程度の小さな制御電圧の変化は、制御電圧がレンジ内にあれば、同じｄＢ数のゲイン変化を生じさせる。このようなデバイスはアナログＩｃｓを利用することにより、容易に実現することができ、また、その特性に近似させることは、デジタル処理によっても容易に行うことができる。
【００６５】
従って、好適なアナログ実施例では、対数修正器および指数関数的に制御される可変ゲインを増幅させるという手法を使用して、入力レベルの広い範囲において、そして二つの入力信号の比の広い範囲において、（ｄＢ表示で考えて）より均一に等しくなるようにしている。
【００６６】
人間が音を聞き分ける場合、方向に関する知覚は周波数によって一定でないため、人間が方向を感知しやすい周波数帯を強調し、不適切な制御となるような部分についてはこれを弱めるため、修正器に入る信号に対し周波数による重み付けをすることが望ましい。
【００６７】
従って、実際の実施例においては、図３に示す修正器（２４）および（２８）は、経験から導かれたフィルターを前に置き、低周波域および極めて高い高周波域ではレスポンスを弱め、人間が聞き取れる周波数帯の中央以上の周波数帯においては、レスポンスをマイルドに強めている。ここで、注意すべきことは、これらのフィルターは出力信号の周波数応答を変えるものではなく、ただ単にフィードバック誘起制御システムの制御信号とＶＣＡゲインを変えるにすぎないものである。
【００６８】
図２と図３を結合したものと等価な配列を、機能的かつ図示的に図４に示す。ただし、これは、図２と図３とを結合したものとは、以下の点において異なる。出力加算器は、キャンセル成分を派生させるパッシブ・マトリックスからそれらを受信する代わりに、ＬｔおよびＲｔの入力信号に対応して、パッシブ・マトリックスの出力信号成分を発生させる。図４の配列は、パッシブ・マトリックスにおいて、合計した係数は基本的に同じであるという点において、図２および図３を結合した配列と同じ結果を与える。図４は、図３との関連で説明したフィードバック配列を合わせたものである。
【００６９】
更に言えば、図４においては、ＬｔとＲｔの入力は、まず最初に図１のパッシブ・マトリックス形態における加算器（２）および（４）を含むパッシブ・マトリックスに入力される。Ｌｔ入力は、これはまたパッシブ・マトリックスの“左”の出力でもあるが、“左”のＶＣＡ（３２）に入力され、そして線形加算器（３４）の一つの入力点に係数＋１として入力される。左ＶＣＡ（３２）の出力は、係数−１として加算器（３４）に入力される（結果的には減算器となる）。Ｒｔ入力は、これはまたパッシブ・マトリックスの“右”の出力でもあるが、“右”のＶＣＡ（４４）に入力され、そして線形加算器（４６）の一つの入力点に係数＋１として入力される。右のＶＣＡ（４４）の出力は、係数−１として加算器（４６）に入力される（結果的には減算器となる）。 加算器（３４）および（４６）の出力は、各々信号Ｌｔ＊（１−ｇｌ）およびＲｔ＊（１−ｇｒ）となる。そして、これらの信号の大きさを等しく維持するか、またはこれらを等しくなるようにすることが望ましい。そのような結果を得るため、好ましくは、図３に示すようなフィードバック回路にこれらの信号が入力されることが必要であることは、図３に関連する部分で説明した通りである。そして、フィードバック回路はＶＣＡｓ（３２）および（４４）のゲインを制御することになる。
【００７０】
加えて図４に関連して、加算器（２）から出たパッシブ・マトリックスの“中央”出力は、“中央”ＶＣＡ（３６）に入力され、かつ線形加算器（３８）の入力点の一つに係数＋１として入力される。“中央”ＶＣＡ（３６）の出力は、加算器（３８）に係数−１として入力される（結果的には減算器となる）。加算器（４）から出たパッシブ・マトリックスの“サラウンド”出力は、“サラウンド”ＶＣＡ（４０）に入力され、かつ線形加算器（４２）の入力点の一つに係数＋１として入力される。サラウンドＶＣＡ（４０）の出力は、加算器（４２）に係数−１として入力される（結果的には減算器となる）。加算器（３８）および（４２）の出力は、各々信号１／２＊（Ｌｔ＋Ｒｔ）＊（１−ｇｃ）および１／２＊（Ｌｔ−Ｒｔ）＊（１−ｇｓ）となる。そして、これらの信号の大きさを等しく維持するか、またはこれらを等しくなるようにすることが望ましい。そのような結果を得るため、好ましくは、図に示すようなフィードバック回路あるいはサーボにこれらの信号を入力する必要があることは、図３に関連する部分で説明した通りである。そして、フィードバック回路はＶＣＡｓ（３８）および（４２）のゲインを制御することになる。破線で囲まれた（４３）および（４７）の部分は、サーボを構成する（サーボはさらに図３に関係する部分をも含む）。
【００７１】
出力信号Ｌｏｕｔ，Ｃｏｕｔ，ＳｏｕｔおよびＲｏｕｔは加算器（４８），（５０），（５２），および（５４）から出力される。いずれの加算器でも、キャンセル信号成分を供給するため二つのＶＣＡ信号を受信し（ＶＣＡ出力は中間信号成分を構成し、この中間信号の大きさは等しく維持されるように処理される）、そしてこの加算器はまたパッシブ・マトリックスの信号成分を供給するための、入力信号のいずれか、又は両方を供給する。更に、入力信号Ｌｔは、係数＋１としてＬｏｕｔ加算器（４８）に供給され、係数＋１／２としてＣｏｕｔ加算器（５０）に供給され、そして係数＋１／２としてＳｏｕｔ加算器（５２）に供給される。
【００７２】
入力信号Ｒｔは、係数＋１としてＲｏｕｔ加算器（５４）に供給され、係数＋１／２としてＣｏｕｔ加算器（５０）に供給され、そして係数−１／２としてＳｏｕｔ加算器（５２）に供給される。左ＶＣＡ（３２）出力は、係数−１／２としてＣｏｕｔ加算器（５０）に入力され、更に係数−１／２としてＳｏｕｔ加算器（５２）に入力される。右ＶＣＡ（４４）出力は、係数−１／２としてＣｏｕｔ加算器（５０）に入力され、係数＋１／２としてＳｏｕｔ加算器（５２）に入力される。中央ＶＣＡ（３６）出力は、係数−１としてＬｏｕｔ加算器（４８）に入力され、係数−１としてＲｏｕｔ加算器（５４）に入力される。サラウンドＶＣＡ（４０）出力は、係数−１としてＬｏｕｔ加算器（４８）に入力され、係数＋１としてＲｏｕｔ加算器（５４）に入力される。
【００７３】
いろいろな図の中で、例えば図２，および図４においては、初期の段階において、キャンセル信号がパッシブ・マトリックス信号と対立しない状態が生じる（例えば、いくつかのキャンセル信号は、バッシブ・マトリックス信号が供給されるのと同じ極性をもって加算器に供給される）ことについては注意を要する。しかしながら、作動時においてキャンセル信号が重要な意味を持つようになったときには、パッシブ・マトリックス信号と反対の極性を持つようになる。
【００７４】
図２，図３，および図４に示すものを結合したものと等価な別の配列を、機能的かつ図示的に図５に示す。図５の形態においては、等しくなるよう維持すべき信号は出力を派生する加算器に入力される信号であり、そしてこれはＶＣＡｓの制御のためフィードバック回路にも入力される。これらの信号は、パッシブ・マトリックスの出力信号成分を含むものである。これとは対照的に、図４の配列においては、フィードバック回路から出力加算器への入力信号はＶＣＡの出力信号であり、パッシブ・マトリックス成分を包含している。従って、図４（そして、図２と図３の結合したものにおいても）においては、パッシブ・マトリックス成分はフィードバック回路の出力と明確に結合されなければならない。一方、図５においては、フィードバック回路の出力はパッシブ・マトリックスの成分を含んでいるため、それだけで十分である。
【００７５】
図５に示す配列において、ＶＣＡの出力（ＶＣＡ出力の各々は中間信号の成分のみを構成する）というよりはむしろ中間信号出力が出力加算器に入力されるということもまた注意すべきである。そうであったとしても、図４と図５（図２と図３を結合したものに加えて）の形態は等価（以下に述べるように図１６Ａ〜１６Ｄも同様）である。そして、もし係数の合計が正確であれば、図５からの出力は図４（図２と図３の結合も同様）からの出力と同一である。
【００７６】
図５においては、式９，１０，１１、および１２における４つの中間信号、すなわち、
［１／２＊（Ｌｔ＋Ｒｔ）＊（１−ｇｃ）］， ［１／２＊（Ｌｔ−Ｒｔ）＊（１−ｇｓ）］，［ １／２＊Ｌｔ＊（１−ｇｌ）］， ［１／２＊Ｒｔ＊（１−ｇｒ）］
は、パッシブ・マトリックス出力を処理することにより得られ、そしてその後希望する出力を取り出すため、それらを加え、または引くという操作が行われる。その信号は、また二つのフィードバック回路の修正器とコンパレータに供給され、図３に関連して前に述べたように、フィードバック回路は各組の信号の大きさを等しくなるように保持すべく適切に作用する。図３におけるフィードバック回路は、図５で適用されているものと同様、出力加算器に対する出力を有し、これはＶＣＡｓ（６），および（１２）からというよりもむしろ加算器（２２），および（２６）の出力から取り出されている。
【００７７】
なお図５を参照すれば、加算器（２），と（４）、ＶＣＡｓ（３２），（３６），（４０），並びに（４４）、そして加算器（３４），（３８），（４２），並びに（４６）の間の関係は図４の配列と同じである。
【００７８】
また、図４および図５の配列では、加算器（３４），（３８），（４２），および（４６）の出力は、２つのフィードバック回路に好適に入力されている（加算器（３４）， （４６）の出力は、ＶＣＡｓ（３２），および（４４）に対して制御信号を発生させるために、第１のフィードバック回路へ入力され、加算器（３８）， （４２）の出力は、ＶＣＡｓ（３６），および（４０）に対して制御信号を発生させるために、第２のフィードバック回路へ入力さる）。
【００７９】
図５の加算器（３４）の出力は、信号Ｌｔ＊（１−ｇｌ）であるが、係数＋１でＣｏｕｔ加算器（５８）へ入力され、さらに係数＋１でＳｏｕｔ加算器（６０）に入力される。加算器（４６）の出力は、信号Ｒｔ＊（１−ｇｒ）であるが、係数＋１でＣｏｕｔ加算器（５８）へ入力され、さらに係数−１でＳｏｕｔ加算器（６０）に入力される。加算器（３８）の出力は、信号１／２＊（Ｌｔ＋Ｒｔ）＊（１−ｇｃ）であるが、係数＋１でＬｏｕｔ加算器（５６）へ入力され、さらに係数＋１でＲｏｕｔ加算器（６２）に入力される。加算器（４２）の出力は、信号１／２＊（Ｌｔ−Ｒｔ）＊（１−ｇｓ）であるが、係数＋１でＬｏｕｔ加算器（５６）へ入力され、さらに係数−１でＲｏｕｔ加算器（６２）に入力される。図中、破線で示した部分（４５），および（４９）の内側は、サーボ部分を構成する（サーボ部分には、図３に示すサーボ部分に関連する部分がさらに含まれる。）。
【００８０】
先行技術とは違ったアダプティブ・マトリックス・デコーダでは、制御信号は入力から生成され、発明という観点からみれば、クローズド・ループ制御を好適に使用している。そして、そのクローズド・ループ制御系内において出力信号の大きさは計測され、適合させるためにフィードバックされる。別の、先行技術とは違ったオープン・ループ・システムにおいては、発明という観点からみれば、基本的な方向でない方向における望ましくない信号を好ましい形でキャンセルすることは、信号特性と制御経路を正確にマッチングさせなくとも実現できる。そして、クローズド・ループ形態では、回路の精度に対する要求は極端に低減される。
【００８１】
理想的には、実際の回路の欠点は別として、この発明の“大きさを等しく維持する”という考え方は、つぎのような観点からすれば“完全”である。すなわち、音源は既知の相対的な振幅と極性をもって、ＬｔおよびＲｔへ入力され、そのＬｔおよびＲｔは希望する出力から信号を生み出し、その他からは無視してもよい信号しか生み出さないということである。ここで、“既知の相対的な振幅と極性”とは、ＬｔまたはＲｔ入力は、隣接する基本的な方向間におけるその基本的な方向または位置を表していることを意味する。
【００８２】
再び、式９，１０，１１，および１２について考えてみると、ＶＣＡと結合する各々の可変ゲイン回路の全部のゲインは（１−ｇ）の形で与えられる減算配列であるとみることもできる。各ＶＣＡのゲインは最大でも１を超えない範囲のなかで変化できる。同様に、可変ゲイン回路のゲイン（１−ｇ）は、１に極めて近い値から、ゼロまで変化できる。従って、図５は図６のように書き換えることができる。ここで、各ＶＣＡと減算器に関係する部分は、ＶＣＡ単独に置き換えた。そして、置き換えたＶＣＡのゲインは、図５におけるＶＣＡｓのゲインとは逆の方向へ変化する。したがって、全ての可変ゲイン回路のゲイン（１−ｇ）（例えば、図２／３，４および５に示すように、ＶＣＡの出力がパッシブ・マトリックスの出力から引かれるようなＶＣＡであって、ゲイン“ｇ”を持つＶＣＡによって実行されるもの）が相応する可変ゲイン回路のゲイン“ｈ”（例えば、ゲイン“ｈ”を持ち、パッシブ・マトリックス出力に作用する独立したＶＣＡによって実行される）によって置き換えられる。もし、ゲイン“（１−ｇ）”の特性がゲイン“ｈ”と同じであり、そしてもし、フィード・バック回路が、必須の信号の組の大さを等しく維持するために作用するなら、図６の形態は図５の形態と等価になり、同じ出力を出すことになる。実際、ここで開示された全ての形態、すなわち、図２／３，４，５，および６は互いに等価である。
【００８３】
図６の形態は、その前のすべての形態とは等価であり、かつ正確に同じく機能するが、ここにはパッシブ・マトリックスが明白には現れず、暗黙の内に現れることに注意が必要である。先に示した形態においては、静止状態または操作していない状態の場合には、ＶＣＡのゲインｇは小さい値に低下する。図６の形態では、全てのＶＣＡのゲインｈが最大値すなわち１に近い値にまで上昇したとき、操作をしていない状態が発生する。
【００８４】
図６に関して、より具体的に言えば、パッシブ・マトリックスの“左”の出力は、これはまた入力信号Ｌｔと同じであるが、中間信号Ｌｔ＊ｈｌを発生させるためのゲインｈｌを有する“左”のＶＣＡ（６４）へ入力される。パッシブ・マトリックスの“右”の出力は、これはまた入力信号Ｒｔと同じであるが、中間信号Ｒｔ＊ｈｒを発生させるためのゲインｈｒを有する“左”のＶＣＡ（７０）へ入力される。パッシブ・マトリックスの出力“中央”は、加算器（２）から中間信号１／２＊（Ｌｔ＋Ｒｔ）＊ｈｃを発生させるためのゲインｈｃを有する“中央”ＶＣＡ（６６）へ入力される。パッシブ・マトリックスの出力“サラウンド”は、加算器（４）から中間信号１／２＊（Ｌｔ−Ｒｔ）＊ｈｓを発生させるためのゲインｈｓを有する“サラウンド”ＶＣＡ（６８）へ入力される。上で説明したように、ＶＣＡのゲインｈはＶＣＡのゲインｇとは逆に作用する。すなわち、ｈゲイン特性は（１−ｇ）ゲイン特性と同じである。図中、破線で示した（６９），（７１）の内側の部分はサーボ部分を構成する。
【００８５】
制御電圧の発生
実施例と関連して開発された制御信号の解析について、ここまでに述べたことは本発明をより良く理解するためには役に立つものである。そして、また本発明が５個またはそれ以上の信号列を（それらが方向と関係づけられ、１組のオーディオ信号列から）派生するために適用できるものであるという説を説明することにおいても役立つ。
【００８６】
以下の解析においては、音源を考慮して例証していくことになる。すなわち、音源は水平面内を時計方向に、聴者のまわりを円弧状にまわる（以下、パンニングという）ものとし、後方からスタートし、左、中央前、右、そして後方にもどる。変数αは、聴者を基準にして計測される角度（度）であり、０度は後方、１８０度は中央前を意味する。入力の大きさＬｔ，およびＲｔは、αに関係し以下のように表される。
【００８７】
【数８】

【００８８】
パラメータαと入力の大きさの比、およびパラメータαと入力信号の極性の間には１対１の関係が成立する。すなわちαを使用することにより、より便利に扱えるようになる。αが９０度のとき、Ｌｔは有限でＲｔはゼロとなる。すなわち左だけの状態である。αが１８０度のとき、ＬｔおよびＲｔは等しく同じ極をもつ（中央前）。αが０度のとき、ＬｔおよびＲｔは等しいが反対の極をもつ（中央後方）。後で説明するように、ＬｔとＲｔの差が５ｄＢあり、反対の極性を持つときに、注目すべき特別な値が生じる。これはαの値が０度から両側に３１度ずれたところにある場合に生じる。実際、左前方および右前方スピーカは、一般的には中央に対してさらに±９０度以上回転した位置におかれる（例えば、α±３０度から４５度である。）。従って、αは実際には聴者を基準とした角度を表すものではないが、水平面内回転（パンニング）方向を示す任意のパラメータとなる。記載されている図において、水平軸の中央（α＝１８０度）は中央前方を表し、左および右端（α＝０，および３６０度）は後方を表す。
【００８９】
図３に関係する部分で論じたように、フィードバック誘起制御システムにおける一組のＶＣＡｓのゲイン間にある便利で、実際的な関係により一組のＶＣＡｓのゲインの積を定数として保持する。図３の実施例のように、組になっている両方に同じ制御信号が供給された場合、指数関数的に制御されたＶＣＡｓは一つのゲインは上げ、他方のゲインは下げるように自動的に作用する。
【００９０】
入力信号をＬｔ，およびＲｔで表現し、ＶＣＡゲインｇｌとｇｒの積を１／ａ^２と置き、結果として出力が等しくなる程度にループ・ゲインが十分大きいと仮定すれば、図３のフィードバック誘起制御システムは、以下の式を満足するようにＶＣＡｓゲインを適合させる。
【００９１】
【数９】

【００９２】
明らかに、これらの式の内の最初の式においては、ＬｔおよびＲｔの絶対値の大きさは重要ではない。すなわち、結果はＬｔ／Ｒｔの比にのみ依存しており、これをＸと呼ぶことにする。２番目の式のｇｒを最初の式に代入すれば、ｇｌに関する２次の方程式が得られ、そしてその方程式は以下の解をもつ。
【００９３】
（２次方程式の他の根は、実数ではない。）
【数１０】

【００９４】
αに対してｇｌおよびｇｒをプロットすれば、図７を得る。期待したように、ｇｌは後方での非常に小さい値から上昇していき、入力が左のみ（すなわちα＝９０）のとき、最大値１をとる。そしてそこからは低下していき、中央前方（すなわちα＝１８０）のときに低い値にもどる。そして右の半分の領域では、ｇｌは非常に小さい値にとどまる。同様にかつ対称的に、ｇｒはαの中央、すなわち左半分までは小さくα＝２７０度（右側のみ）のところで１となるまで上昇する。
【００９５】
上記結果は、Ｌｔ／Ｒｔフイードバック誘起制御システムに関するものである。和／差フィードバック誘起制御システムにおいても全く同様に作用し、和のゲインｇｃおよび差のゲインｇｓは図８に示すようになる。予測されるように、和のゲインは中央前において１まで上昇し、その他の場所では低い値に低下する。一方、差のゲインは後方において１まで上昇する。
【００９６】
もし、フィードバック誘起制御システムのＶＣＡゲインが制御電圧のベキ指数に依存するとすれば、好適な実施例におけるように、制御電圧はゲインの対数に依存することになる。したがって、上述した式からＬｔ／Ｒｔおよび和／差の制御電圧を表す式を誘導することができる。すなわち、フィードバック誘起制御システムのコンパレータの出力のことであり、図３のコンパレータ（３０）が該当する。図９は左／右および和／差の制御電圧を示したものであり、実施例においては、制御信号の最大値、最小値は±１５ボルトである。明らかなことであるが、ほかのスケーリングも可能である。
【００９７】
図９に示すカーブは二つの点で交差している。一つは、聴者にとって音源が左後方にあることを表す位置であり、もう一方は斜め前方にあることを表す位置である。カーブの対称性固有の事項に起因して、これらの交点は隣接する基本的方向に対応するα値の中間位置に存在する。図９では、これらの交点は４５度および２２５度の位置にある。
【００９８】
先行技術が主制御信号を異なった方法で引き出し、結果としての制御信号を違った形で使用しているとしても、先行技術（すなわち、Ｕ．Ｓ．ｐａｔｅｎｔ ５，６４４，６４０ で、Ｊａｍｅｓ Ｗ． Ｆｏｓｇａｔｅの発明であるが ）は、二つの主制御信号からさらに、二つの信号のうちの大きい方（より正側）または小さい方（より負側）だけの制御信号を取り出すことは可能であることを示している。図１０は図９のカーブの内、等しいか小さい方の信号を示したものである。この導きだされた信号は、α＝４５度のところで最大値をとり、その値は、オリジナルのカーブが交差した点の値となる。取り出された制御信号の最大値に関し、それが正確にα＝４５度のところで最大となることは望ましくないかも知れない。
【００９９】
実際の実施例では、誘起された基本的な方向に対して、後方により近い左後方、すなわち４５度以下の位置において最大値をとるほうが好ましい。最大値の正確な位置は、二つの信号のうちのより正側、またはより負側のいずれかの関数を選ぶ前に、オフセット（定数を足すか、引くかすることにより）させること、または、カーブが好ましいαの値の位置で交差するように左／右および和／差の制御信号の一つまたは両方に係数づけをすることによって移動させることができる。例えば、図１１は、和／差の電圧に０．８の係数づけをしたものであることを除き、図１０と同じオペレーションを示したものである。そして、その結果最大値はα＝３１度のところで発生するようになっている。
【０１００】
全く同じ方法で、右／左の逆数と和／差の逆数とを対比し、同様なオフセットまたは係数付けを使用して、聴者の右後方であって希望する予め決めたαの位置に対応して最大値が生じるようにした第２の新しい制御信号を派生させることができる（例えば、３６０−３１または３２９度、すなわちゼロに対して３１度反対側であり、左後方の対称位置である。）。これは左／右を表し、図１１を反転させたものである。
【０１０１】
図１２はこれらの派生された制御信号であって、最大点のゲインを１として、ＶＣＡｓに入力した場合の効果を示したものである。左および右のＶＣＡｓが左および右の基本的な方向において１となるようなゲインを出力するときであって、信号が予め決められた場所に位置するとき（この例においては、ゼロに対してα＝３１度の片側であるが）、これらの派生した左後方および右後方におけるＶＣＡのゲインは１まで上昇する。しかし、その他のすべての位置においては、非常に小さい値をとる。
【０１０２】
同様の結果は、線形制御のＶＣＡｓによっても得られる。水平面内回転パラメータαに対する主制御電圧に関するカーブは異なるが、適切な係数づけまたはオフセットさせることにより任意に選択できる位置において、これらのカーブを交差させることができる。そして、より小さい側のオペレーションを選択することによって、初期の４つの基本的な方向以外の音源位置に関する別の制御電圧を派生することができる。より小さい側（より負側）よりむしろ、より大きい側（より正側）を選択することにより、制御信号と派生した新しい制御信号を変換することが可能なのは明らかである。
【０１０３】
カーブの大きい側または小さい側のいずれかを選択する前に、主制御信号の交差する点を動かす方法として、オフセットまたは係数づけの代わりに、またはそれに加えて非線形オペレーションによってすることもできる。
【０１０４】
このような修正により、ほとんど希望するどのようなＬｔ，とＲｔとの大きさの比および相対的な極性であっても、制御電圧の最大値をもってくることができ、さらに進んだ制御電圧を発生させることができることは明らかである。
【０１０５】
４ 以上の出力に対するアダプティブ・マトリックス
図２および図４では、望まないクロストークをキャンセルするため、パッシブ・マトリックスは適合性のあるキャンセル項を持っていることが必要であることを示した。これらの場合には、４つのＶＣＡｓを経由して派生した４つのキャンセル項があった。そして、各ＶＣＡからのゲインは、４つの基本的な方向のうちの一つに対応して、そして４つの出力（左、中央、右、後方）のうちの支配的な一つの出力に対応して最大値に到達した。そしてその値は一般的には１である。二つの隣接する基本的な方向の間を水平面内に回転した方向にあるときの信号は、対応する隣接する基本的な方向における二つの出力以外の出力からはほとんどまたは何も生まない、という事実からこのシステムは完全である。
【０１０６】
この原理は、４つ以上の出力を有するアクティブなシステムに対しても拡張することができる。そのような場合には、システムは完全ではなくなる。すなわち、クロストークによる望ましくない信号は、結果としてまだ聞こえる程度にまでしかキャンセルできない。例えば、図１３に示す６出力のマトリックスを見てみよう。図１３は本発明によるアクティブ・マトリックスの部分を機能的および図示的に示したものであり、４つ以上の出力を得る方法を説明するのに便利である。図１４は図１３における使用に適した６つのキャンセル信号を派生する系を示したものである。
【０１０７】
図１３と図１４とは、本発明の第１の方法により４つ以上の信号を供給することに関係するものである。本発明の第２の方法により４つ以上の信号を供給するというアプローチについては、図１６〜１９との関連で以下において開示する。
【０１０８】
まず図１３を参照すれば、６つの出力がある。すなわち、左前方（Ｌｏｕｔ）、中央前方（Ｃｏｕｔ）、右前方（Ｒｏｕｔ）、中央後方（またはサラウンド）（Ｓｏｕｔ）、右後方（Ｒｂｏｕｔ）、そして左後方（ＬＢｏｕｔ）である。３つの前方出力およびサラウンド出力に関しては、この部分に該当するパッシブ・マトリックスは前述した４出力のシステムのものと同一である（Ｌｔの直接入力と、Ｌｔ＋Ｒｔに係数１／２を乗じ線形加算器（８０）に入力され中央前方の信号を生じさせるものと、Ｌｔ−Ｒｔに係数１／２を乗じ線形加算器（８２）に入力され中央後方の信号を生じさせるものと、Ｒｔの直接入力である。）。そしてこのほかに、左後方および右後方という、後方の２つの出力がある。ここでは、係数１のＬｔと係数−ｂのＲｔが線形加算器（８４）に入力され、係数−ｂのＬｔと係数１のＲｔが線形加算器（８６）に入力され、左後方（ＬＢｏｕｔ）および右後方（ＲＢｏｕｔ）の信号は、ＬＢｏｕｔ＝Ｌｔ−ｂ＊Ｒｔ， およびＲＢｏｕｔ＝Ｒｔ−ｂ＊Ｌｔの式にしたがった出力として得られる。ここで、ｂは正の係数で、典型的には１以下であり、例えば０．２５といった値をとる。対称性は本発明の基本的部分ではないが、実際のシステムではそうなることが予測されることに注意を要する。
【０１０９】
図１３において、パッシブ・マトリックス項に加えて、出力線形加算器（８８，９０，９２，９４，９６，および９８）は、複数のアクティブ・キャンセル項（ライン１００，１０２，１０４，１０６，１０８，１１０，１１２，１１４，１１６，１１８，１２０，および１２２）を受ける。これらはパッシブ・マトリックスの出力をキャンセルするために必要となるものである。
【０１１０】
これらの項は、入力、そして／またはＶＣＡｓ（図には記載していないが）のゲインを乗じた入力の結合、もしくは入力およびＶＣＡｓのゲインを乗じた入力の結合から成る。前述したように、ＶＣＡｓは、基本的な方向における入力条件に対してはゲインが１まで上昇し、その他の条件下では実質的に小さい値をとるよう制御される。
【０１１１】
図１３の形態では、６つの基本的な方向を持ち、これらには相対的な大きさおよび極性が定義されたＬｔ，およびＲｔが供給され、これらの各々は適切な出力のみからの信号となるべきであり、他の５つの出力の本質的なキャンセル信号を伴っている。二つの隣接する基本的な方向の間において、音源が水平面内に回転した方向にあるときの信号を表す入力条件に対しては、この隣接した基本的な方向に対応する出力が信号を出すべきであり、残りの出力信号は小さいか、無い状態になるべきである。したがって、すべての出力に関して、パッシブ・マトリックスに加えていくつかのキャンセル項が存在し、（実際には、図１３において２つ以上のものにが示されている。）このキャンセル項は他の各基本的な方向の入力に対応して存在する好ましくない出力に、各々対応していることが予測される。実際には、図１３の配列は、中央後方の出力を除くという（したがって、加算器（８２），（９４）は除かれる）修正が行われるかもしれない。すなわち、中央後方は、６番目の基本的な方向というよりはむしろ、左後方および右後方の単に中間位置に過ぎないとして扱われることもあるからである。
【０１１２】
図１３の６つの出力を有するシステムのうちのいずれか一つ、またはその他の５つの出力に関しては、６つのキャンセル信号が存在する。そのうちの４つは、左／右または和／差のフィードバック誘起制御システムを構成するＶＣＡｓの２つの組を経由して派生したものであり、２つは上述したように制御される左後方および右後方のＶＣＡｓを経由して派生するものである（以下に述べる図１４の実施例を参照のこと。）。６つのＶＣＡｓのゲインは図７（ｇ１左およびｇｒ右）、図８（ｇｃ和およびｇｓ差）、および図１２（ｇｌｂ左後方およびｇｒｂ右後方）によって与えられる。
【０１１３】
キャンセル信号は、以下に述べるように、計算により求めた係数または好ましくないクロストークを最小化するように選択した係数を使用して、パッシブ・マトリックス項と合計される。
【０１１４】
各基本的な方向に関する出力にたいしては、他のすべての基本的な方向に対する入力信号およびＶＣＡゲインを考えることにより、係数を混合したキャンセル項が必要になるという結論にたどり着く。そして、これらのＶＣＡゲインは、基本的な方向に対応する位置においてのみ１まで上昇するが、音源が動くと１より小さい値に急速に低下するということが思い出される。
【０１１５】
したがって、例えば、左の出力の場合には中央前方、右のみ、右後方、中央後方（５出力の場合における実際の基本的な方向ではない）、左後方に対する信号条件を考える必要がある。
【０１１６】
図１３を５出力について修正した場合の、左の出力Ｌｏｕｔについて詳細に考えてみる。その系には、パッシブ・マトリックスからの項Ｌｔが含まれる。入力が中央にあるとき、すなわち、Ｌｔ＝Ｒｔ， そしてｇｃ＝１のとき、図２および図４における４出力のシステムと全く同様に、出力をキャンセルするために−１／２＊ｇｃ＊（Ｌｔ＋Ｒｔ）の項が必要になる。入力が中央後方または中央後方と右前方の間のどこかにある場合（したがって、右後方も含むが）に、出力をキャンセルするためには、−１／２＊ｇｓ＊（Ｌｔ−Ｒｔ）の項が必要となる。そしてこれは図２および図４における４出力のシステムと全く同様である。入力が左後方にある場合に、出力をキャンセルするためには、左後方のＶＣＡからの信号が必要となる。そして、そのＶＣＡのゲインｇｌｂは図１２に示すのと同様に変化することが必要となる。これは入力が左後方の領域にあるときのみ意味のあるキャンセル信号をだすことができることを明らかにするものである。左後方のとき、左前方（すなわちＬｔのみによって表される）と中央後方（すなわち１／２＊（Ｌｔ−Ｒｔ）によって表される）の間のいずれかにあるとして考えることができるので、左後方のＶＣＡはこれらの信号を結合したものによって操作すべきであることが予測される。
【０１１７】
信号の結合を固定したいろいな方法を使用することができる。しかし、左および差のＶＣＡｓをすでに通過した信号（すなわちｇｌ＊Ｌｔおよび１／２＊ｇｓ＊（Ｌｔ−Ｒｔ）であるが）の和を使用することにより、左後方（正確にではないが）の領域の近傍に信号があれば、その信号の位置に関連してその信号の結合は変化することになる。そしてこれらの位置に対応して、基本的な方向である左後方に信号があるときと同様、適切なキャンセル信号が供給される。この左後方の位置は、左と後方の中間的位置であると考えることができ、ｇｌとｇｓの両方は１以下の有限の値をとることに注意を要する。ここで、Ｌｏｕｔに関する式は次のように考えることができる。
【０１１８】
【数１１】

【０１１９】
ここで、音源が基本的な方向である左後方の領域にあるとき、係数Ｘは経験的に求めるか、またはＶＣＡのゲインを正確に考察することによって得ることができる。［Ｌｔ］の項は、パッシブ・マトリックスの項である。
【０１２０】
１／２＊ｇｃ＊（Ｌｔ＋Ｒｔ）、−１／２＊ｇｓ＊（Ｌｔ−Ｒｔ）、１／２＊Ｘ＊ｇｌｂ＊（（ｇｌ＊Ｌｔ＋ｇｓ＊１／２＊（Ｌｔ−Ｒｔ））の各項は、キャンセル項を示す（図１４参照）。そしてこれらはオーディオ信号出力Ｌｏｕｔを派生させるために、線形加算器（８８）（図１３参照）においてＬｔと加算される。上で説明したように、図１３で示した二つの入力（１００および１０２）、すなわち二つのクロストーク・キャンセル項以外にもキャンセル項の入力が存在するかも知れない。
【０１２１】
Ｒｏｕｔに関する式も同様に、または対称的に導かれる。
【０１２２】
【数１２】

【０１２３】
［Ｒｔ］の項は、パッシブ・マトリックスの項である。−１／２＊ｇｃ＊（Ｌｔ＋Ｒｔ）、１／２＊ｇｓ＊（Ｌｔ−Ｒｔ）、−１／２＊Ｘ＊ｇｒｂ＊（（ｇｒ＊Ｒｔ−ｇｓ＊（Ｌｔ−Ｒｔ））の各項は、キャンセル項を示す（図１４参照）。そしてこれらはオーディオ信号出力Ｒｏｕｔを派生させるために、線形加算器（９８）（図１３参照）においてＲｔと加算される。上で説明したように、図１３で示した二つの入力（１２０および１２２）、すなわち二つのクロストーク・キャンセル項以外にもキャンセル項が存在するかも知れない。
【０１２４】
中央前方の出力Ｃｏｕｔは、パッシブ・マトリックス項１／２＊（Ｌｔ＋Ｒｔ）に加え、４出力システムの場合と同様、左および右のキャンセル項−１／２＊ｇｌ＊Ｌｔ および−１／２＊ｇｒ＊Ｒｔ を含み、以下の式で与えられる。
【０１２５】
【数１３】

【０１２６】
左後方、中央後方、または右後方に関しては、明示的なキャンセル項は必要ではない。なぜなら、後方（４出力システムにおけるサラウンド）を経由した左前方および右前方の間における水平面内に回転した位置においては、すでにキャンセルされているからである。［１／２＊（Ｌｔ＋Ｒｔ）］はパッシブ・マトリックス項である。−１／２＊ｇｌ＊Ｌｔおよび−１／２＊ｇｒ＊Ｒｔの項はキャンセル項を表し（図１４参照）、これらは、ＬｔおよびＲｔに対応した係数づけをした上で入力１００および１０２に適用され、オーディオ信号出力Ｃｏｕｔを派生するために線形加算器（９０）（図１３）に入力される。
【０１２７】
左後方の出力に関しては、出発点であるパッシブ・マトリックスは前に述べたように、Ｌｔ−ｂ＊Ｒｔである。左のみの場合の入力に関しては、ｇｌ＝１のとき、要求されるキャンセル項は−ｇｌ＊Ｌｔとなることは明らかである。右のみの場合の入力に関しては、ｇｒ＝１のとき、キャンセル項は＋ｂ＊ｇｒ＊Ｒｔとなる。中央前方の入力に関しては、Ｌｔ＝Ｒｔそしてｇｃ＝１のとき、パッシブ・マトリックス項からの望まない出力は、Ｌｔ−ｂ＊Ｒｔで表され、それは（１−ｂ）＊ｇｃ＊１／２＊（Ｌｒ＋Ｒｔ）によってキャンセルされる。左後方のキャンセル項は、−ｇｒｂ＊（ｇｒ＊Ｒｔ−１／２＊ｇｓ＊（Ｌｔ−Ｒｔ））で表され、これはＲｏｕｔにおいて使用された項に、最適化した係数Ｙを使用したものと同様であり、このＹは経験的に得るか、または左または右後方の状態でのＶＣＡゲインから計算によって求められる。したがって、
【０１２８】
【数１４】

同様に
【０１２９】
【数１５】

【０１３０】
式２４に注目すれば、［Ｌｔ−ｂ＊Ｒｔ］の項はパッシブ・マトリックス項であり、−ｇｌ＊Ｌｔ、＋ｂ＊ｇｒ＊Ｒｔ、−１／２＊（１−ｂ）＊ｇｃ＊（Ｌｔ＋Ｒｔ）、および−Ｙ＊ｇｒｂ＊（ｇｒ＊Ｒｔ−ｇｓ＊１／２＊（Ｌｔ−Ｒｔ））はキャンセル項を表し（図１４参照）、これらはオーディオ信号出力ＬＢｏｕｔを派生するために、線形加算器（９２）（図１３）によってＬｔ−ｂ＊Ｒｔと加算される。上で説明したように、図１３で示した二つの入力（１０８および１１０）、すなわち二つのクロストーク・キャンセル項以外にもキャンセル項の入力が存在するかも知れない。
【０１３１】
式２５に注目すれば、［Ｒｔ−ｂ＊Ｌｔ］の項はパッシブ・マトリックス項であり、−ｇｒ＊Ｒｔ、ｂ＊Ｌｔ＊ｇｌ、−１／２＊（１−ｂ）＊ｇｃ＊（Ｌｔ＋Ｒｔ）、および　−Ｙ＊ｇｌｂ＊（ｇｌ＊Ｌｔ＋ｇｓ＊１／２＊（Ｌｔ−Ｒｔ））はキャンセル項を表し（図１４参照）、これらはオーディオ信号出力ＲＢｏｕｔを派生するために、線形加算器（９６）（図１３）によってＲｔ−ｂ＊Ｌｔと加算される。上で説明したように、図１３で示した二つの入力（１１６および１１８）、すなわち二つのクロストーク・キャンセル項以外にもキャンセル項の入力が存在するかも知れない。
【０１３２】
実際には、すべての係数は、有限のループ・ゲインおよびフィードバック誘起制御システムのその他の不完全さを補償するため修正する必要がある。このフィードバック誘起制御システムは、厳密には等しいレベルの信号を供給するわけではなく、６つのキャンセル信号の他の結合信号を使用することもできるからである。
【０１３３】
もちろん、この原理は５つまたは６つ以上の出力を有する実施例にまで拡張するこができる。またその上に、係数づけ、オフセット、あるいはフィードバック誘起制御システムの中の、左／右および和／差についてのフィードバック部分から生ずる二つの主制御信号の非線形的処理などの、より進んだ応用によって追加的な制御信号を供給することができる。そしてフィードバック誘起制御システムは、希望する予め定めたαの値において最大値まで上昇するよう設定されたＶＣＡｓを経由して、追加的なキャンセル信号の発生を許容している。他の基本的な方向における信号の存在のなかで、各出力を順番に考えていくという統合プロセスによって、追加的な出力を発生させるために必要となる適切な項および係数を生み出すことができる。
【０１３４】
図１４を参照すると、入力信号ＬｔおよびＲｔはパッシブ・マトリックス（１３０）へ入力される。そして、パッシブ・マトリックス（１３０）は、Ｌｔ入力から左マトリックス信号出力を、Ｒｔ入力から右マトリックス信号出力を、各々＋１／２の係数づけされたＬｔおよびＲｔを入力とする線形加算器（１３２）から中央の出力を、そしてそれぞれ＋１／２、−１／２の係数づけされたＬｔおよびＲｔを入力とする線形加算器（１３４）からサラウンド出力を、発生させる。パッシブ・マトリックスの基本的な方向は、“左”、“中央”、“右”、および“サラウンド”として設計されている。隣接する基本的な方向は、互いに９０度離れた軸上にある。ここで述べた方向の名称を使えば、左は中央とサラウンドに隣接し、サラウンドは左および右に隣接する等である。
【０１３５】
左および右のパッシブ・マトリックス信号は、可変ゲイン回路（１３６）および（１３８）の第１の組に入力され、フィードバック誘起制御システム（１４０）と関係づけられる。中央およびサラウンドのパッシブ・マトリックス信号は、可変ゲイン回路（１４２）および（１４４）の第２の組に入力され、フィードバック誘起制御システム（１４６）と関係づけられる。
【０１３６】
“左”の可変ゲイン回路（１３６）はゲインｇｌを有する電圧制御アンプ（ＶＣＡ）（１４８）と、線形加算器（１５０）を含む。ＶＣＡの出力は左のパッシブ・マトリックス信号から、加算器（１５０）において引かれ、可変ゲイン回路の全体としてのゲインは（１−ｇｌ）となる。そして、加算器出力点における可変ゲイン回路の出力は、中間信号を構成するものであるが、（１−ｇｌ）＊Ｌｔとなる。ＶＣＡ（１４８）の出力信号は、キャンセル信号を構成するものであるが、ｇｌ＊Ｌｔとなる。
【０１３７】
“右”の可変ゲイン回路（１３８）は、ゲインｇｒをもつ電圧制御アンプ（ＶＣＡ）（１５２）および線形加算器（１５４）を含む。ＶＣＡの出力は右のパッシブ・マトリックス信号から、加算器（１５４）において引かれ、可変ゲイン回路の全体としてのゲインは（１−ｇｒ）となる。そして、加算器出力点における可変ゲイン回路の出力は、中間信号を構成するものであるが、（１−ｇｒ）＊Ｒｔとなる。ＶＣＡ（１５２）の出力信号は、キャンセル信号を構成するものであるが、ｇｌ＊Ｌｔとなる。ＶＣＡ（１５２）の出力信号ｇｒ＊Ｒｔはキャンセル信号を構成する。（１−ｇｒ）＊Ｒｔおよび（１−ｇｌ）＊Ｌｔの中間信号は第１の組の中間信号を構成する。この中間信号の第１の組の相対的大きさは等しくなることが望ましい。このことは、以下に述べるフィードバック誘起制御システム（１４０）に関連して達成される。
【０１３８】
“中央”の可変ゲイン回路（１４２）は、ゲインｇｃをもつ電圧制御アンプ（ＶＣＡ）（１５６）および線形加算器（１５８）を含む。ＶＣＡの出力は中央のパッシブ・マトリックス信号から、加算器（１５８）において引かれ、可変ゲイン回路の全体としてのゲインは（１−ｇｃ）となる。 そして、加算器出力点における可変ゲイン回路の出力は、中間信号を構成するものであるが、１／２＊（１−ｇｃ）＊（Ｌｔ＋Ｒｔ）となる。 ＶＣＡ（１５６）の出力信号１／２＊ｇｃ＊（Ｌｔ＋Ｒｔ）はキャンセル信号を構成する。
【０１３９】
“サラウンド”の可変ゲイン回路（１４４）は、ゲインｇｒをもつ電圧制御アンプ（ＶＣＡ）（１６０）および線形加算器（１６２）を含む。ＶＣＡの出力は中央のパッシブ・マトリックス信号から、加算器（１６２）において引かれ、可変ゲイン回路の全体としてのゲインは（１−ｇｓ）となる。そして、加算器出力点における可変ゲイン回路の出力は、中間信号を構成するものであるが、１／２＊（１−ｇｓ）＊（Ｌｔ−Ｒｔ）となる。ＶＣＡ（１６０）の出力信号１／２＊ｇｓ＊（Ｌｔ−Ｒｔ）はキャンセル信号を構成する。中間信号１／２＊（１−ｇｃ）＊（Ｌｔ＋Ｒｔ）および１／２＊（１−ｇｓ）＊（Ｌｔ−Ｒｔ）は、中間信号の第２の組を構成する。この中間信号の第２の組の相対的大きさは等しくなることが望ましい。このことは、以下に述べるフィードバック誘起制御システム（１４６）に関連して達成される。
【０１４０】
中間信号の第１の組に関連するフィードバック誘起制御システム（１４０）は、フィルター（１６４）および（１６６）を含み、加算器（１５０）および（１５４）の出力をそれぞれ受信する。それぞれのフィルターの出力は入力を修正し、入力の対数を発生するｌｏｇ修正器（１６８）および（１７０）に入力される。修正され、対数化された出力は逆の極性にされて線形加算器（１７２）に入力される。加算器（１７２）の出力は、その入力の差を構成するものであるが、非反転アンプ（１７４）に入力される。（デバイス（１７２）および（１７４）は図３における信号の大きさを比較するコンパレータ（３０）に対応するものである。）対数化した信号を引くことは比較関数となる。上述したように、これはアナログ領域において比較関数を実行する現実的な方法である。このケースにおいては、ＶＣＡｓ（１４８）および（１５２）は本質的には制御入力の逆対数をとる形式のものである。したがって、対数ベースのコンパレータの制御出力の逆対数をとっている。アンプ（１７４）の出力はＶＣＡｓの制御信号を構成する。前にも述べた通り、もしデジタルで処理する場合には、二つの信号の比を求めること、およびＶＣＡの機能を直接的な乗数器としてその結果を使用することはさらに容易になる。前に述べたように、フィルター（１６４）および（１６６）は経験的に使用しているものであり、低周波域および高周波域を減衰させ、可聴周波数帯の中央部全体の応答をマイルドに高める。これらのフィルターは出力信号の周波数応答を変えるものではなく、単に制御信号とフィードバック誘起制御システムにおけるＶＣＡゲインを変えるものである。
【０１４１】
中間信号の第２の組に関するフィードバック誘起制御システム（１４６）はＶＣＡｓ（１５８）および（１６２）の出力それぞれを受信するフィルター（１７６）および（１７８）を含む。
【０１４２】
それぞれのフィルターの出力は、入力信号を修正し対数変換するｌｏｇ修正器（１８０）および（１８２）に入力される。修正され、対数化された出力は逆の極性を与えられ線形加算器（１８４）に入力される。そしてその出力は、入力の差を構成することになるが、非反転アンプ（１８６）に入力される（デバイス（１８４）および（１８６）は図３における信号の大きさを比較するコンパレータ（３０）に相当する。）。フィードバック誘起制御システム（１４６）は、制御システム（１４０）と同様に機能する。
【０１４３】
アンプ（１８６）の出力はＶＣＡｓ（１５８）および（１６２）の制御信号を構成する。
【０１４４】
フィードバック誘起制御システム（１４０）および（１４６）の制御信号から追加的な制御信号が派生される。制御システム（１４０）の制御信号は第１および第２の係数付け、オフセット、極性変換等の関数器（１８８）および（１９０）に入力される。制御システム（１４６）の制御信号は第１および第２の係数付け、オフセット、極性変換等の関数器（１９２）および（１９４）に入力される。関数器（１８８），（１９０），（１９２），および（１９４）は、上述したように、一つまたはそれ以上の極性変換、オフセットの増幅、係数の増幅そして／または非線形処理の機能をもっている。また、上で述べたことに関連して、左後方のＶＣＡ（２００）および右後方のＶＣＡ（２０２）へそれぞれ入力する追加的な制御信号を発生させるため、関数器（１８８）および（１９２）の出力、ならびに関数器（１９０）および（１９４）の出力のうちの小さい側の信号または大きい側の信号が、比較関数器（１９６）および（１９８）によって取り出される。
【０１４５】
この場合、追加的な制御信号は、左後方のキャンセル信号および右後方のキャンセル信号の発生に適した信号を供給するため、上述したような方法により派生される。左後方のＶＣＡ（２００）への入力は、線形加算器（２０４）において、左およびサラウンドのキャンセル信号を付加的に加算することにより得られる。右後方のＶＣＡ（２０２）への入力は、線形加算器（２０４）において、左およびサラウンドのキャンセル信号を減算することにより得ることができる。代わりに、あまり好ましくはないが、ＶＣＡ（２００）と（２０２）への入力は、左とサラウンドのパッシブ・マトリックス出力および、右とサラウンドのパッシブ・マトリックス出力からそれぞれ派生させてもよい。左後方のＶＣＡ（２００）の出力は、左後方のキャンセル信号ｇｌｂ＊１／２＊（（ｇｌ＊Ｌｔ＋ｇｓ＊（Ｌｔ−Ｒｔ））である。また、右後方のＶＣＡ（２０２）の出力は、左後方のキャンセル信号ｇｒｂ＊１／２＊（（ｇｒ＊Ｒｔ＋ｇｓ＊（Ｌｔ−Ｒｔ））である。
【０１４６】
図１５は、本発明の実施例としての実際の回路を示す回路図である。抵抗器の値の単位はΩであり、図中明示していないコンデンサの値の単位はμＦである。
【０１４７】
図１５における“ＴＬ０７４”は、テキサス・インスツルメントの、四角形状抵ノイズＪＦＥＴ入力（高入力インピーダンス）であって、高忠実度のオーディオ用プリアンプ向けに作られた一般用途用オペレーショナル・アンプである。このデバイスの詳細については出版された文献によって広く利用することができる。データシートは、以下のインターネット・ホームページから入手することができる。
＜ｈｔｔｐ：／／ｗｗｗ．ｔｉ．ｃｏｍ．／ｓｃ／ｄｏｃｓ／ｐｒｏｄｕｃｔｓ／ａｎａｌｏｇ／ｔ１０７４．ｈｔｍｌ＞
【０１４８】
図１５における“ＳＳＭ−２１２０”は、オーディオ向けに作られたモノシリック集積回路である。これは、二つのＶＣＡｓと二つのレベル検波器を含んでおり、ゲインの対数的な制御あるいは信号の大きさによって、レベル検波器に現れた信号を減衰させることができる。このデバイスの詳細については出版された文献によって広く利用することができる。データシートは、以下のインターネット・ホームページから入手することができる。
＜ｈｔｔｐ：／／ｗｗｗ．ａｎａｌｏｇ．ｃｏｍ／ｐｄｆ／１７８８＿ｃ．ｐｄｆ＞
【０１４９】
以下の表は、この文書において使用されている項に関するものであり、図１５におけるＶＣＡ出力のラベルおよび垂直バスのラベルとの関係を示す。
【０１５０】
【表１】

【０１５１】
図１５において、出力マトリックス抵抗器へ向かう配線上のラベルは信号の関数を表すものであり、信号源を表すものではない。したがって、例えば、左前方の出力へ導かれる上のいくつかの配線は、次表のような意味をもつ。
【０１５２】
【表２】

【０１５３】
図１５の場合には、ＶＣＡの項の極性のことに関する限り、そのマトリックス自身がＶＣＡの項の極性を変えるための機能を有することに注意を要する（Ｕ２Ｃ等）。加えて、図１５における“サーボ”は、ここで述べるようにフィードバック誘起制御システムに関連している。
【０１５４】
式９〜１２および式２１〜２５を考察することにより、出力信号を発生させるための更に別のアプローチを見出すことができる。いわゆる本発明の第２の方法であり、前に簡単に述べたものである。この第２方法によれば、中間信号が発生し、サーボによって等しくなるように誘導されるが、中間信号は直接出力信号に配信されない。その代わり、可変マトリックスの制御のために使用される係数を発生させる際に、サーボ内の信号が使用される。
【０１５５】
例えば、式９について考える。式９は、Ｌｔに関する項とＲｔに関する項を集めることによって以下のように書き直すことができる。
【０１５６】
【数１６】

【０１５７】
Ｌｔ項に関する係数を“Ａｌ”と表し、Ｒｔ項に関する係数を“Ａｒ”と表すとき、式２６は次のように簡単に表すことができる。
【０１５８】

同様に、Ｃｏｕｔ（式１０），Ｒｏｕｔ（式１１），およびＳｏｕｔ（式１２）は次のように表すことができる。
【０１５９】

同様な方法により、式２１〜２５はＬｔに関する項とＲｔに関する項によって整理することにより式２７〜３０で表したの同様に書き直すことができる。
【０１６０】
それらにおいては、出力信号は可変係数と入力信号の一つＬｔを乗じたものに他の可変係数と他の入力信号Ｒｔを乗じたものの和として与えられる。従って、本発明を実施するための別の等価な方法は、変数Ａｌ，Ａｒ等が誘導される信号を発生させることである。そして、本発明においては、いくつかのまたは全ての信号は、大きさが等しくなるように誘導するためのサーボ配列を使用することにより発生させることができる。この追加的なアプローチは、アナログまたはディジタルの両方において実行することができるが、それは特にディジタルの場合に有用である。なぜなら例えば、ディジタルの領域では、以下に述べるように、プロセスのいくつかは低いサンプリング・レートで実行されることがあるからである。
【０１６１】
図１６〜１９は前述した本発明を実施するための別の等価な方法、すなわち本発明を実施するための第２の方法を機能的に述べたものである。実際には、ソフトウエアはＡＮＳＩ コードで記述することができ、一般的なディジタル・プロセッシング集積回路チップによって実行することができる。サンプリング・レートとしては、３２ＫＨｚ，４４．１ＫＨｚ，あるいは４８ＫＨｚまたはオーディオ・プロセッシングに適したサンプリング・レートを使用することができる。図１６〜１９は前に説明した図１４に示した実施例のディジタル・ソフトウエア・バージョンのものを表したものである。
【０１６２】
図１６Ａに言及するならば、これは機能ブロック・ダイヤグラムを示したものであり、その中にはオーディオ信号経路（水平な破線の上の部分）と制御信号経路（水平な破線の下の部分）が示されている。Ｌｔ入力信号はゲイン関数器（２１０） （従ってＬｔ’となる）、およびオプションとしての遅延関数器（２１２）を経由してアダプティブ・マトリックス関数器（２１４）に供給される。同様にして、Ｒｔオーディオ入力信号はゲイン関数器（２１６） （従ってＬｔ’となる）、およびオプションとしての遅延関数器（２１８）を経由してアダプティブ・マトリックス関数器（２１４）に供給される。ゲイン関数器（２１０）および（２１６）は、主として入力信号レベルのバランシングのためと出力のクリッピングを最小化するためー３ｄＢで入力を調整する目的で使用される。それらは、本発明の基本的な部分を形成するものではない。例えば、ＬｔおよびＲｔの信号は３２ＫＨｚ，４４．１ＫＨｚ，あるいは４８ＫＨｚのアナログ・オーディオ信号のサンプルである。
【０１６３】
Ｌｔ’およびＲｔ’の信号は、またパッシブ・マトリックス関数器（２２０）に入力される。そしてこのパッシブ・マトリックス関数器（２２０）は４つの出力、すなわちＬｔ’，Ｒｔ’，Ｆｔ，そしてＢｔを供給する。Ｌｔ’およびＲｔ’の出力は、Ｌｔ’およびＲｔ’の入力から直接出力される。ＦｔおよびＢｔを発生させるため、Ｌｔ’およびＲｔ’はスケーリング関数器（２２２）および（２２４）によって、それぞれ０．５の係数付けが行われる。Ｆｔを発生させるため０．５の係数付けをしたＬｔ’およびＲｔ’は、積算器（２２６）によって積算され、Ｂｔを発生させるため０．５の係数付けされたＬｔ’が同じく０．５の係数付けされたＲｔ’から、積算器（２２８）によって引かれる（従って、Ｆｔ＝（Ｌｔ’＋Ｒｔ’）／２およびＢｔ＝（−Ｌｔ’＋Ｒｔ’）／２）。０．５以外の係数を使用することも可能である。Ｌｔ’，Ｒｔ’，Ｆｔ，そしてＢｔは可変ゲイン信号発生器（２３０）に供給される（可変ゲイン信号発生器（２３０）は以下に述べるように、サーボを含むものである。）。
【０１６４】
パッシブ・マトリックス信号に応答するため、可変ゲイン信号発生器（２３０）は６つの制御信号ｇＬ，ｇＲ，ｇＦ，ｇＢ，ｇＬＢ，およびｇＲＢを発生させる。そして、これらは順番にマトリックス係数発生器（２３２）に入力される。６つの制御信号は図１４におけるＶＣＡｓ（１３６），（１３８），（１５６），（１６０），（２００），（２０２）のゲインに相当する。原則的には、これらは、図１４の回路配列の中のゲイン制御信号と同じである。
【０１６５】
実際のところ、６つの制御信号は、これらの信号に恣意的に近づけて作られている。さらに後ほど説明するように、可変ゲイン信号発生器（２３０）は、ここでサーボと呼んでいる部分を含んでいる。
【０１６６】
６つの制御信号に対応するため、マトリックス係数発生器（２３２）は１２のマトリックス係数を発生させる。そしてこれは、ｍａｔ．ａ， ｍａｔ．ｂ， ｍａｔ．ｃ， ｍａｔ．ｄ， ｍａｔ．ｅ， ｍａｔ．ｆ， ｍａｔ．ｇ， ｍａｔ．ｈ， ｍａｔ．ｉ， ｍａｔ．ｊ， ｍａｔ．ｋ，および ｍａｔ．ｌ，として設計されている。基本的には、可変ゲイン信号発生器（２３０） とマトリックス係数発生器（２３２）の間の機能はちょうどここで述べた通りであり、または、サーボを含む可変ゲイン信号発生器（２３０）はサーボ内に（すなわち、以下で述べる“ＬＲ”と“ＦＢ”の誤差信号である。）二つの信号のみを発生させそしてこれをマトリックス係数発生器（２３２）へ供給する。そして、マトリックス係数発生器（２３２）は６つの制御信号ｇＬ，ｇＲ，ｇＦ，ｇＢ，ｇＬＢ，およびｇＲＢをＬＲおよびＦＢから誘起し、さらに６つの制御信号から１２個のマトリックス係数信号を発生させる。（ｍａｔ．ａ等）代わりに、そして同等に、１２個のマトリックス係数はＬＲおよびＦＢの誤差信号から直接的に誘起させることもできる。図１６Ｂは、２つの信号のみ、すなわちＬＲおよびＦＢの誤差信号であるが、これをマトリックス係数発生器に供給する、別の可変ゲイン信号発生器（２３０）を示したものである。
【０１６７】
後でも議論するが、６つの制御信号ｇＬ，ｇＲ，等を中間信号として使用することなくｇＬおよびｇＲの制御信号は、ＬＲの誤差信号から誘起させ、ｇＦおよびｇＢの制御信号は、ＦＢの誤差信号から誘起させ、ｇＬＢおよびｇＲＢの制御信号は、ＬＲおよびＦＢの誤差信号から誘起させることができる。
【０１６８】
アダプティブ・マトリックス関数器（２１４）は、以下にのべるように６ｘ２のマトリックスとなるが、Ｌｔ’およびＲｔ’の入力信号と、マトリックス係数発生器（２３２）からのマトリックス係数に対応して、出力信号Ｌ（左），Ｃ（中央），Ｒ（右），Ｌｓ（左サラウンド），Ｂｓ（後方サラウンド），およびＲｓ（右サラウンド）を発生させる。もし必要なら、６つの出力の内のいずれか一つは省略できる。例えば、後で説明するように、Ｂｓの出力は省略することができる。あるいはその代わりにＬｓ，Ｂｓ，およびＲｓの出力を省略することもできる。オプションとしての遅延関数器（２１２）および（２１８）においては、ゲイン制御信号を発生させるための時間を許容するため、約５ミリ秒（ｍｓ）の遅延が望ましい（これについて、これから“前を見る”という表現を使う）。遅延時間５ｍｓは経験的に定めたものであり、クリティカルなものではない。
【０１６９】
図１７，１８，および１９は、可変ゲイン信号発生器（２３０）によって、ゲイン制御信号をうまく発生させる方法について示したものである。図１７はＬｔ’およびＲｔ’に対応してｇＬおよびｇＲの制御信号を発生させる左／右のサーボ関数を示す。図１８はＦｔおよびＢｔに対応してｇＦおよびｇＢの制御信号を発生させる前方／後方のサーボ関数を示す。図１９は前方／後方のサーボ関数（図１８）内に存在するＦＢ誤差信号および左／右のサーボ関数内（図１７）に存在するＬＲ誤差関数に対応してｇＬＢおよびｇＲＢの制御信号を発生させる関数を示したものである。もし、４つの出力チャンネルのみ必要な場合であれば、図１９に示す機能は省略することができ、マトリックス係数発生器（２３２）とアダプティブ・マトリックス関数器（２１４）の内容に適切な変更を加えればよい。
【０１７０】
図１７について言及すれば、Ｌｔ’信号は加算器（２４０） へ入力され、さらに乗算器（２４２）へも入力され、Ｌｔ’にはゲイン制御ファクタｇＬが乗じられる。乗算器（２４２）の出力は、加算器（２４０）においてＬｔ’から引かれる。したがって加算器（２４０）の出力は（１−ｇＬ）＊Ｌｔ’として表され、これは中間信号を構成する。図１７のサーボ配列は、以下にのべるように、加算器（２４０）の出力点における中間信号と加算器（２５０）の出力点における中間信号とが等しくなるように作用する。制御経路（したがって、デコーダ全体になるが）が応答する周波数を制限するため、加算器（２４０）の出力は、バンドパス・フィルタ（２４４）によってフィルタがかけられる。このフィルタとして好適なのは、約２００Ｈｚから約１３．５ＫＨｚのバンドパスとなる４次特性を持つものである。この他のバンドパス特性のものも、設計者の基準によって使用することは可能である。
【０１７１】
実際の実施例においては、バンドパス・フィルタは二つの独立した部分にモデル化されたアナログフィルタに基づいた応答を有する。ａ． ２極のローパス・フィルタとｂ．　２極／２ゼロのハイパス・フィルタである。アナログ・フィルタの特性は以下の通りである。
【０１７２】
ハイパス部分：
Ｚｅｒｏ ＃１＝０ Ｈｚ
Ｚｅｒｏ ＃２＝６４１ Ｈｚ
Ｐｏｌｅ ＃１＝７８８ Ｈｚ
Ｐｏｌｅ ＃２＝１８７８ Ｈｚ
ローパス部分
２ Ｐｏｌｅ ａｔ １３，４６６Ｈｚ
フィルタ特性をディジタル領域に適合させて変えるため、ハイパス・フィルタは２変数線形の変形を使用して離散的なものにし、またローパス・フィルタはアナログ・フィルタ（１３，４６６Ｈｚ）の−３ｄＢのカットオフ周波数において予め修正した上で、２変数線形の変形を使用して離散的なものにする。離散的にした結果、サンプリング周波数は、３２ＫＨｚ，４４．１ＫＨｚ，および４８ＫＨｚとなる。
【０１７３】
バンドパス・フィルタを通った信号は、絶対値関数器（２４６）によって修正される。修正され、フィルタリングされた信号は、その後スムース化される。好適なものとして、時定数が約８００ｍｓの１次のスムーザ関数器（２４８）が使われる。この他の時定数のものも、設計者の基準によって使用することは可能である。Ｒｔ’信号も加算器（２５０）、乗算器（２５２）、バンドパス・フィルタ（２５４）、絶対値関数器（２５６）、によって同様に処理される。加算器（２５０）の出力は、（１−ｇＲ）＊Ｒｔ’の形で与えられる中間信号である。図１７のサーボ配列は、上述したように、加算器（２５０）の出力点における中間信号と加算器（２４０）の出力点における中間信号とが等しくなるように作用する。スムーザ関数器（２４８）によって処理されたＬｔ’信号およびスムーザ関数器（２５８）によって処理されたＲｔ’信号はそれぞれ係数器（２６０）および（２６２）へ入力され、Ａ０の係数が付加される（Ａ０は、続く対数関数器への入力がゼロとなる可能性を減少させるために選択されるものである。）。その後、信号は対数関数器（２６４），および（２６６）にそれぞれ入力され、２つの入力信号についての対数値を出力する。この対数化された信号は、さらに係数器（２６８），および（２７０）に入力され、Ａ１の係数が付加される（Ａ１は、その後の加算器（２７２）の出力が、少なくとも定常状態における信号に対して小さくなるよう選択される。）。処理されたＲｔ’信号はその後、加算器（２７２）において、処理されたＬｔ’信号から引かれる。この出力は更に係数器（２７４）に入力され、係数Ａ２が付加される（Ａ２の値は、その後の可変ゲイン関数器とも関連してサーボスピードに影響を及ぼすものである。そして、ここの可変ゲイン関数器は入力信号の大きさが増加したとき、ゲインは低下するよう設定されている。）。係数器（２７４）の出力は、可変ゲイン関数器（２７６）に入力される。図中の伝達関数の形状として示しているように、可変ゲイン関数器は３つの部分に区分された線形関数が望ましく、これは、最初の負の値から最初の正の値までの範囲にある大きさの信号に対しては、第１の線形ゲインを有し、それより小さいかまたは大きい信号の範囲については、第１の線形ゲインより小さい第２の線形ゲインを持っている。実際実行する際には、伝達関数は以下に示す擬符号（ｐｓｅｕｄｏｃｏｄｅ）による記述によって定義される。
【０１７４】
Ｉｆ ｉｎｐｕｔ＝（−０．２４０７１４，０．２４０７１４）
ｏｕｔｐｕｔ＝（ｉｎｐｕｔ＊２．８７１４３２）
Ｉｆ ｉｎｐｕｔ＝［０．２４０７１４，１．０）
ｏｕｔｐｕｔ＝（（ｉｎｐｕｔ＊０．４０６７０７）＋０．５９３２９３）
Ｉｆ ｉｎｐｕｔ＝［−１．０，−０．２４０７１４］
ｏｕｔｐｕｔ＝（（ｉｎｐｕｔ＊０．４０６７０７）−０．５９３２９３）
代わりに、３つ以上の部分に区分された線形関数を使用することにより、よりスムースな非線形の伝達関数を提供することができ、性能も改善することができるが、費用が大となる。可変ゲイン関数器の出力は、さらに１次のスムーザ関数器（２７８）へ入力される。好適には、その可変ゲイン関数器は約２．５ｍｓの時定数を持っている。“ＬＲ”信号として設計された信号は、係数器（２８０）によってその後係数Ａ３が付加され、そして２つの経路に入力される。一方の経路、これはｇＬ信号を発生させるものであるが、Ａ３の係数を付加されたＬＲ信号は、加算器（２８２）において係数Ａ４が加算される。乗算器（２４２）によってＬｔ’に乗せられ、ｇＬ信号を発生させるため、加算された信号はその後二つのベキ指数器または逆対数関数器（２８４）によってベキ指数化される（従って、先の対数化処理したものを元にもどすことになる）。他方の経路では、これはｇＲ信号を発生させるものであるが、Ａ３の係数を付加されたＬＲ信号は、加算器（２８６）において係数Ａ４から引かれる。乗算器（２５２）によってＲｔ’に乗せられるｇＲ信号を発生させるため、減算された信号はその後二つのベキ指数器（２８８）によってベキ指数化される。
【０１７５】
図１７の左／右サーボの処理と、図１４の左／右サーボ（１４０）の処理とを比較することができる。スムーザ関数器（２７８）の出力から各逆対数関数の出力までの伝達関数は、図１４におけるＶＣＡｓ（１４８），（１５２），（１５６）等のＶＣＡゲインを形成するものである。信号ｇＬ，およびｇＲはＶＣＡゲインと等価である。先に述べたサーボ配列におけるのと同じく、ｇＬが増加するときはｇＲが減少し、その逆も同様である。したがって、ｇＬ，およびｇＲは、ＬＲの誤差信号から直接的に誘起される。左／右のサーボの出力のみがｇＬ，およびｇＲ信号となる。
【０１７６】
図中、破線で示した中（２８９）の関数は、ダウンサンプル…すなわちいくつかのサンプルに対して一回のみ計算すること、例えば８サンプル毎にという意味である…されている。なぜなら信号の変化は十分遅く、プロセッシングが低いレイトで行われても問題ないからである。本発明の実際の実施例およびこれ以降示す例において、８のダウンサンプリングは議論されたが、別のファクタによってダウンサンプリングが使われていることが認識できるであろう。ダウンサンプリングによって、最終的なオーディオ出力の重要な品質低下を起こすことなく計算の複雑さを低減することができる。そのような品質低下は、以下に説明するように、適切なアップサンプリングによって小さくすることができる。
【０１７７】
図１８の前方／後方のサーボは基本的には、図１７の左／右のサーボと同様である。図１７の素子に対応する関数は、（‘）を付した同じ参照番号を付している。加えて、Ｌｔ’に代えてＦｔが、Ｒｔ’に代えてＢｔが、ｇＬに代えてｇＦが、ｇＲに代えてｇＢが、およびＬＲに代えてＦＢが使われている。図１７の左／右のサーボの場合のように、ｇＦおよびｇＬは誤差信号ＦＢから直接的に誘起されている。
【０１７８】
実際の実施例においては、図１７ および図１８の左／右、および前方／後方のサーボにおいて使用された定数Ａ０からＡ４までは、以下の通りである。
【０１７９】
Ａ０＝（０．７０７１０６７８１＊０．００００２２）
Ａ１＝（３．１８２７３２／４．０）
Ａ２＝（３２＊４）
Ａ３＝−０．２３７５
Ａ４＝−０．２４００
図１９は、図１６Ａ〜Ｄの実施例および本発明に係るその他の実施例での使用に適した、左後方および右後方の制御信号をデジタル領域で派生させるための機能ブロック図である。
【０１８０】
図１９について言及すると、図１７の左／右のサーボからのＬＲ信号は、二つの経路に入力される。一方の経路においては、乗算器（２９０）によりＬＲに−１を乗じ、逆の極性としている。その逆極性のＬＲ信号はそれから最大化関数器（２９２）へ入力され、ＬＲの逆極性の信号と別の信号、すなわち係数付けされたＦＢ信号を対比し、より大きい信号が取り出される。もう一つの経路では、ＬＲ信号は別の最大化関数器（２９４）へ直接入力され、ＬＲの信号と別の信号、すなわち係数付けされたＦＢ信号を対比し、より大きい信号が取り出される。ＦＢ信号は、図１８の前方／後方サーボからの信号であり、乗算器（２９６）によって係数Ｂ０が乗せられる。Ｂ０の値は、後方の半円において最大ゲインが生ずる角度を定義するものである（したがって、図１６Ａ〜Ｄのアダプティブ・マトリックスのＬｓ（左サラウンド）およびＲｓ（右サラウンド）の位置を定義するものである。）。その角度は、実質上は図１４のアナログの実施例におけるものと同様になるよう選択すること（しかし、必要はないが）ができる。Ｂ０の係数付けされたＦＢ信号は、さらに入力の一つとして、上述した最大化関数器（２９２）および（２９４）へ入力される。最大化関数器（２９２）および（２９４）から出力された“大きい方”の信号は、乗算器（２９６）および（２９８）によってそれぞれＢ１が乗せられる。ゲイン係数Ｂ１の値は、出力ｇＬＢおよびｇＲＢが１を超える可能性を最小化するよう設定される。Ｂ１の係数付けされた信号の各々は、最小化関数器（３００），および（３０２）によってそれぞれ限定される。二つの最小化関数器は同じ限定特性をもつべきであり、好適には、最小化関数器に入力された正の入力はゼロに固定される。限定された各信号は、乗算器（３０４）および（３０６）によって、それぞれ係数Ｂ２が乗せられ、それから加算器（３０８）および（３１０）によってそれぞれＢ３を加えることによってオフセットされる。Ｂ２／Ｂ３の係数付けされた信号は、その後、二つのベキ指数器（３１２）および（３１４）によってベキ指数化される（従って、先の対数化処理したものを元にもどすことになる）。それによって得られた信号は、加算器（３１６）および（３１８）によってそれぞれＢ４を加えることによってオフセットされる。その後乗算器（３２０）および（３２２）によって、それぞれ係数Ｂ５が乗せられる。乗算器（３２０）の出力は、ゲイン関数ｇＬＢを供給し、乗算器（３２２）の出力は、ゲイン関数ｇＲＢを供給する。そして、上述した種々の係数およびオフセットは、ｇＬＢとｇＲＢが１を超える可能性を最小化するよう設定される。図１９の全ての関数は、図１７，１８の関数の部分と同様に、８回のサンプリングのうち１回だけ計算するといった、ダウンサンプリングをおこなってもよい。
【０１８１】
実際の実施例における、Ｂ０からＢ５までの定数は以下の通りである。
【０１８２】
Ｂ０＝０．７９
Ｂ１＝１．４５１
Ｂ２＝−０．１５４１５
Ｂ３＝−０．１５４１５
Ｂ４＝（−０．２１９２７／１．２１９２７）
Ｂ５＝１．２１９２７
図１９の方法において、付加的な方向の信号を誘起させることを容易にするため、二つまたはそれ以上の付加的な制御信号を発生させても良い。そのためには、制御信号の各組に対して、二つの追加的な係数マトリックスと、二つの更なる出力チャンネルの計算と、マトリックス係数の再最適化が必要となる。
【０１８３】
再び、図１６Ａについて言及すると、６ｘ２のアダプティブ・マトリックス関数器（２１４）は、６つの出力（Ｌ，Ｃ，Ｒ，Ｌｓ，Ｂｓ，およびＲｓ）を、以下の計算式を使用して計算する（サンプリング毎に）。
【０１８４】
【数１７】

【０１８５】
表記“ｍａｔ．ａ”，“ｍａｔ．ｂ”等は、可変マトリックスの要素を意味する。実際の実施例においては、５つの出力を供給するようにするため、Ｂｓは全ての条件に対してゼロにセットされる。基本的な４つの出力のみ希望する場合には、その代わりにＬｓとＲｓがゼロにセットされる（そして図１９の関数は、全体の配列を省略したものである。）。可変マトリックスの要素（ｍａｔ．ｘ）は計算され、またはマトリックス係数発生器（２３２）によってテーブル照合の方法を使用して得られる。そして、マトリックス係数発生器（２３２）では以下の式を使用している（好適には、８サンプル毎に１回計算される。）（Ｂｓ出力が省略されるとき、ｍａｔ．ｋ，およびｍａｔ．ｌは要求されない。）。
【０１８６】
【数１８】

【０１８７】
ゲイン制御信号の成分が可変のままであるとしても、全ての係数は、一旦決定されるとそれは固定される。ｘ０の係数（ａ０，ｂ０等）はパッシブ・マトリックスの係数を表す。その他の固定された係数は、制御経路の関数から得られた可変ゲイン信号によって係数づけされる。
【０１８８】
好ましくは、可変マトリックス係数（ｍａｔ．ｘ）は、可変マトリックスをサンプリング毎に再計算するという本質的な複雑さを伴わずに、可変マトリックスのある状態から次の状態まで、よりスムースに移行（８サンプリング毎の計算では大きく変化するため、各サンプリング毎の小さな変化に変えることを意味するが）するためにアップサンプリングされる。図１６Ｃは別の実施例を示したものであり、その中では、マトリックス係数発生器（２３２）からの１２個のマトリックス係数出力を、スムージング／アップサンプリング関数器（２３３）が処理する。加えて、同様な結果を得るため制御経路のゲイン信号もアップサンプリングすることもできる。図１６Ｄは別の実施例を示したものであり、その中において、可変ゲイン信号発生器（２３０）の６個または２個の出力のうちのいずれかをスムージング／アップサンプリング関数器（２３１）が処理する。いずれの場合においても、線形補間が使用される。
【０１８９】
もし、制御経路のゲイン信号（ｇＬ，ｇＲ等）が８回のサンプリング毎に発生すれば、主信号経路におけるオーディオサンプリング信号と制御経路出力との間にわずかな時間の差が発生する。アップサンプリングは線形補間の際に、さらに時間差、例えば本質的に８サンプルの遅れ、を生むことになる。オプションとしての主信号経路における５ｍｓの時間遅れは、ここで述べたことに起因する時間遅れ、および制御経路によって生ずる小さい時間差（バンドパス・フィルタやスムージング・フィルタに起因するもの）以上のものを補償し、そしてその結果システムは急速に変化する信号条件下であっても、全く敏感に応答することができる。
【０１９０】
固定された係数は、いろいろな方法で決定され、そして最適化することができる。例えば、一つの方法として、アダプティブ・マトリックスの出力（あるいは基本的な方向の出力）の各々に対応して、エンコードされた方向を持つ入力信号を適用することである。そしてその際入力信号の各方向に対応した出力以外のすべての出力が最小化されるように、係数を適合させる必要がある。しかし、この方法は、入力信号のエンコードされた方向が、デコーダの基本的方向以外のとき、出力の間に大きなクロストークを生ずるという、好ましくない結果を生ずることになる。そのため、エンコードされた入力の方向の全てに関係する出力間でのクロストークを最小化するよう係数を選定する必要がある。これは例えば、ＭＡＴＬＡＢ（“ＭＡＴＬＡＢ”は商標であり、Ｔｈｅ Ｍａｔｈ Ｗｏｒｋ，Ｉｎｃ．によって販売されている。）のような既成のコンピュータ・プログラムを使用して、図１６Ａ〜Ｄの配列をまねることにより達成できるであろう。
【０１９１】
そして、それによって、最適化された、または設計者にとって許容できるレベルに到達したと思える結果が得られるまで係数を再帰的に変える。
【０１９２】
オプションとして、８回のサンプルデータ毎に一回だけサンプリングしてゲイン制御信号を発生させるという方法を採用する結果、知覚されるオーディオの品質がわずかに低下するが、この影響を小さくするために線形補間を使用して、ファクタ８のアップサンプリングを採用することにより可変マトリックスの係数を処理することもできる。
【０１９３】
可変マトリックスの係数は、６ｘ２のマトリックスで定義され、以下のように表される（もし、Ｂｓが省略されるなら、５ｘ２のマトリックスとなり、全ての係数マトリックスの最後の列、ｋｘおよびｌｘが省略される。）。
【０１９４】
【数１９】

【０１９５】
望ましい結果を得ることができる、一つまたはそれ以上の係数の組が定義できる。例えば、標準的な組やＰｒｏ Ｌｏｇｉｃとして知られているアナログの可変マトリックス・デコーディング・システムに対抗できる係数の組を定義できるかも知れない。なお、Ｐｒｏ Ｌｏｇｉｃはカリフォルニア州サンフランシスコにあるＤｏｌｂｙ Ｌａｂｏｒａｔｏｒｉｅｓによって製造されそして許可されたものである。実際の実施例における係数は以下に示す通りである。
【０１９６】
標準的な係数
【数２０】

注． Ｂｓが省略されるとき、上の係数マトリックスの１５番目の列が省略される。
【０１９７】
Ｐｒｏ Ｌｏｇｉｃに対抗する係数
【数２１】

注． Ｂｓが省略されるとき、上の係数マトリックスの１５番目の列が省略される。
【０１９８】
結　　　論
本発明について、ここで述べたもの以外の変形したものおよび修正したものを実行すること、並びに本発明に立脚した種々の考え方は、この技術の分野に精通したものにとっては明らかなことである。そして、本発明はここに特に記載した実施例に限定されるものではない。したがって、ここで開示し、クレームした基本的な原理が意図するものおよびその範囲に入るような、修正したもの、変形したもの、および等価なもののいずれか、または全てが本発明によってカバーされることを期待する。
【０１９９】
通常の知識を有する当業者であれば、ハードウエアとしての実行とソフトウエアとしての実行、並びにアナログでの実行とディジタルでの実行は等価なことであることをはっきりと認識できるであろう。したがって、本発明はアナログ・ハードウエア、ディジタル・ハードウエア、ハイブリッド・アナログ／ディジタル・ハードウエア、そして／または、ディジタル・シグナル・プロセッシングを使用して実行することができる。ハードウエアのエレメントは、ソフトウエア、そして／または、ファームウエアにおける機能の代わりに使用してもよい。したがって、ここで開示した実施例で示した、種々のエレメントおよび機能（例えば、マトリックス、修正器、コンパレータ、加算器、可変アンプ、あるいは減衰器等）の全ては、アナログあるいはディジタル領域のいずれかのソフトウエアまたはハードウエアにおいて実施することができる。
【図面の簡単な説明】
【図１】
図１は本発明の理解に役立つ、先行技術のパッシブ・デコーデング・マトリックスの機能系統図である。
【図２】
図２は本発明の理解に役立つ、先行技術のアクティブ・マトリックス・デコーダの機能系統図である。
【図３】
図３ は、本発明のフィードバック誘起制御システム（または「サーボ」という）の機能系統図を示したものであり、図２における左、右のＶＣＡｓおよび和および差のＶＣＡｓ、そして本発明の他の実施例におけるＶＣＡｓを示したものである。
【図４】
図４ は図２と 図３を組み合わせたものと等価な、本発明の回路配置を示した機能系統図である。この中では、キャンセル成分が誘起されるパッシブ・マトリックスからパッシブ・マトリックス出力信号の成分を受け取るのではなく、出力加算器がＬｔ、およびＲｔの入力信号に対応してパッシブ・マトリックス出力信号の成分を発生させている。
【図５】
図５は本発明の観点から図２、 図３および 図３を結合したものと等価な回路配置を示した機能系統図である。図５の形態においては、等しくなるよう維持されるべき信号は、出力信号を誘起している加算器とＶＣＡｓを制御するためのフィードバック回路へ入力されている。そして、そのフィードバック回路の出力には、パッシブ・マトリックスの成分が含まれている。
【図６】
図６は本発明の観点から図２， 図３， 図４， および図５を結合したものに等しい回路配置を示した機能系統図である。この中では、可変ゲイン回路はＶＣＡにより供給される（ｌ−ｇ）を得、減算器はＶＣＡにより置き換えられる。そしてそのＶＣＡのゲインはＶＣＡと減算器の組み合わせの形態の場合のＶＣＡｓとは反対の方向に変化する。この実施例においては、パッシブ・マトリックスのコンポーネントは暗に示されたものとなっているが、この他の実施例においては、パッシブ・マトリックスのコンポーネントは明示的示されている。
【図７】
図７は理想化したグラフであり、左と右のＶＣＡの平面回転角α（水平軸）に対するＬｔ／Ｒｔフィードバック誘起制御システム（垂直軸）のゲインｇ１とｇ２をプロットしたものである。
【図８】
図８は理想化したグラフであり、和／差のフィードバック誘起制御システムにおける、和と差のＶＣＡゲインｇｃとｇｓ（垂直軸）を平面回転角α（水平軸）に対してプロットしたものである。
【図９】
図９は理想化したグラフであり、制御信号の最大、最小値を±１５ボルト（垂直軸）としてスケーリングして、左／右と変換された和／差の制御電圧を、平面回転角α（水平軸）に対してプロットしたものである。
【図１０】
図１０は理想化したグラフであり、図９のカーブの小さいほう（垂直軸）を、平面回転角α（水平軸）に対してプロットしたものである。
【図１１】
図１１は理想化したグラフであり、図９のカーブの小さいほう（垂直軸）を、平面回転角α（水平軸）に対してプロットしたものであり、カーブの小さいほうを選ぶ前に、和／差の電圧に０．８の係数付けをした場合のものである。
【図１２】
図１２は理想化したグラフであり、平面回転角α（水平軸）に対する左後方／右後方のフィードバック誘起制御システム（垂直軸）の左後方および右後方のＶＣＡゲインｇｌｂ， ｇｒｂをプロットしたものである。
【図１３】
図１３は６個の出力が得られる本発明の観点から、アクティブ・マトリックス・デコーダの部分の機能系統図を表したものである。
【図１４】
図１４は、図１３のような６個の出力を有するアクティブ・マトリックス・デコーダで使用される６個のキャンセル信号を誘起する回路の機能系統図を示したものである。
【図１５】
図１５ は本発明を実施する場合の、実際のアナログ回路の回路図を示したものである。
【図１６】
図１６Ａは本発明の他の実施例における機能ブロック図を示したものである。
図１６Ｂは図１６Ａの別の実施例としての機能ブロック図を示したものである。
図１６Ｃは図１６Ａの別の実施例としての機能ブロック図を示したものである。
図１６Ｄは図１６Ａの別の実施例としての機能ブロック図を示したものである。
【図１７】
図１７は図１６Ａ，Ｂ，Ｃ，Ｄの実施例およびその他の開示された実施例において使用に適したもので、デジタル領域で実施される左／右サーボの機能ブロック図を示したものである。
【図１８】
図１８は図１６Ａ，Ｂ，Ｃ，Ｄの実施例およびその他の開示された実施例において使用に適したもので、デジタル領域で実施される前方／後方サーボの機能ブロック図を示したものである。
【図１９】
図１９は図１６Ａ，Ｂ，Ｃ，Ｄの実施例およびその他の開示された実施例において使用に適したもので、左後方および右後方の制御信号をデジタル領域において誘起する回路の機能ブロック図を示す。

Claims (14)

1. ２つの入力オーディオ信号から、各々方向と関係づけて、少なくとも３つのオーディオ信号を派生するための方法であって、
   前記２つの入力オーディオ信号に対応し、パッシブ・マトリックスによって、２組のパッシブ・マトリックス・オーディオ信号を含む複数のパッシブ・マトリックス・オーディオ信号を発生させ、第１の組のパッシブ・マトリックス・オーディオ信号は第１の軸上にある方向を現し、第２の組のパッシブ・マトリックス・オーディオ信号は第２の軸上にある方向を現し、前記第１および第２の軸は互いにおおむね９０度の角度をなすようにしたステップと、
   複数のマトリックス係数を派生させるために前記パッシブ・マトリックス・オーディオ信号の組の各々を処理し、前記処理には各組のパッシブ・マトリックス・オーディオ信号から、それぞれ１組の中間信号［（１−ｇＬ）＊Ｌｔ’および（１−ｇＲ）＊Ｒｔ’， （１−ｇＦ）＊Ｆｔおよび（１−ｇＢ）＊Ｂｔ］を派生することを含み、それぞれの誤差信号に対応して各組の中間信号が等しくなるよう促すようにしたステップと、
   前記２つの入力信号と前記マトリックス係数とを乗ずるマトリックスによって、少なくとも３つの出力信号を生じさせるステップと、から成ることを特徴とする方法。
2. 請求項１に記載の方法であって、前記各誤差信号は、互いに関係づけられている中間信号の組の相対的な大きさに対応して発生したものであることを特徴とする方法。
3. 請求項１または２のいずれかに記載の方法であって、前記複数のマトリックス係数は、前記誤差信号から派生したものであることを特徴とする方法。
4. 請求項１または２のいずれかに記載の方法であって、前記複数のマトリックス係数は、前記誤差信号に対応して行われる前記処理によって発生された制御信号から派生したものであることを特徴とする方法。
5. 請求項１に記載の方法であって、左、中央、右、およびサラウンドの各方向と関係付けられた４つのオーディオ出力信号を派生することを特徴とする方法。
6. 請求項１に記載の方法であって、左、中央、右、左サラウンド、後方サラウンド、および右サラウンドの各方向と関係付けられた６つのオーディオ出力信号を派生することを特徴とする方法。
7. 請求項１に記載の方法であって、左、中央、右、左サラウンド、および右サラウンドの各方向と関係付けられた５つのオーディオ出力信号を派生することを特徴とする方法。
8. 請求項１から７までのいずれか一つに記載の方法であって、ディジタル領域において実行されることを特徴とする方法。
9. 請求項８に記載された方法であって、前記処理の少なくとも一部においてダウンサンプリングが行われていることを特徴とする方法。
10. 請求項９に記載された方法であって、前記マトリックス係数がアップサンプリングされていることを特徴とする方法。
11. 請求項３に従属する請求項９に記載された方法であって、前記誤差信号がアップサンプリングされていることを特徴とする方法。
12. 請求項４に従属する請求項９に記載された方法であって、前記制御信号がアップサンプリングされていることを特徴とする方法。
13. 請求項８に記載された方法であって、遅延した入力信号を作り出すための前記入力信号の遅延プロセスをさらに備え、前期遅延した入力信号と前記マトリックス係数とを乗ずる前記マトリックスによって、少なくとも３つの出力信号を生じさせることを特徴とする方法。
14. 請求項１３に記載の方法であって、前記遅延プロセスが前記入力信号を約５ｍｓ遅延させることを特徴とする方法。

Images