KR100702496B1 - 오디오 매트릭스 디코딩 장치를 위한 방법 - Google Patents

Abstract

두개의 입력신호로 부터 방향과 연관도니 적어도 세개의 오디오 신호들을 유도하는 방법이 개시된다. 두개의 입력 신호에 응답하여, 수동 매트릭스는 두쌍의 수동 매트릭스 오디오 신호들을 포함하는, 복수의 수동 매트릭스 오디오 신호들을 발생하며, 이 두쌍의 신호들은, 제 1 축상에 놓인 방향을 표시하는 제 1 쌍의 수동 매트릭스 오디오 신호들, 및 제 2 축상에 놓인 방향을 표시하는 제 2 쌍의 수동 매트릭스 오디오 신호들을 포함하며, 상기 제 1 및 제 2 축들은 대체로 서로간에 90도의 각을 갖는다. 이 수동 매트릭스 오디오 신호들의 쌍들은 복수의 매트릭스 계수들을 유도하기 위해서 처리된다. 이 처리는 한쌍의 중간 신호들을 유도하며, 각각의 에러 신호에 응답하여 각 쌍의 중간 신호를 같게 강요하는 단계를 포함한다. 적어도 세개의 출력 신호가 매트릭스 계수에 의해서 두개의 입력 신호들을 매트릭스 승산함으로서 생성된다.

Description

오디오 매트릭스 디코딩 장치를 위한 방법{METHOD FOR APPARATUS FOR AUDIO MATRIX DECODING}

본 발명은 오디오 신호 처리에 관한 것이다. 본 발명은 특히, 한쌍의 오디오 입력 신호 스트림(또는 "신호들" 또는 "채널들")으로 부터 세개 또는 그 이상의 오디오 신호 스트림(또는 "신호들" 또는 "채널들")을 유도하는 "적응성(adaptive)" (또는 "활성(active)") 오디오 매트릭스 방법을 이용하는 "다방향성"(또는 "다채널의") 오디오 디코딩에 관한 것이다. 본 발명은, 각각의 신호가 방향과 연관되며 인코딩 매트릭스에 의해서 더 적은 수의 신호들로 결합된 오디오 신호를 재생하는데 유용하게 사용된다. 본 발명이 그러한 세심한 매트릭스 인코딩에 대해서 기술하고 있지만, 본 발명은 어떤 특정한 매트릭스 인코딩에서 사용될 필요는 없으며 원래 투-채널 재생(two-channel reproduction)을 위해서 기록된 재료로 부터 플리징 방향 효과를 발생하기 위해서 사용된다는 것을 알 수 있다.

오디오 매트릭스 인코딩 및 디코딩은 종래에 이미 공지되어 있다. 예를들면, 소위 "4-2-4" 오디오 매트릭스 인코딩 및 디코딩에서, 네개의 소스 신호들, 전형적으로는 (예를들어, 좌측, 중앙, 우측 및 주변 또는 좌측 전방, 우측 전방, 좌측 후방 및 우측 후방과 같은) 네개의 주요 방향과 연관된 소스 신호들은 두개의 신호들 로 크기-위상(amplitude-phase) 매트릭스 인코드된다. 이러한 두개의 신호들은 송신 및 저장된 후에 원래의 네개의 소스 신호들의 근사치를 재생하기 위해서 크기-위상 매트릭스 디코더에 의해서 디코드된다. 디코드된 신호들은 근사치가 되는데 이는 매트릭스 디코더들이 디코드된 오디오 신호들간의 크로스토크라는 공지된 단점을 가지고 있기 때문이다. 이상적으로는, 디코드된 신호는, 신호들을 무한하게 분리(separation)해도, 소스 신호들과 일치해야 한다. 그러나, 매트릭스 디코더들내의 고유의 크로스토크는 인접 방향과 연관된 신호들 사이에서 단지 3dB 분리 만을 야기시킬 뿐이다. 매트릭스 특성들이 변동하지 않는 오디오 매트릭스는 종래 기술에서 "수동(passive)" 매트릭스로 공지되어 있다.

매트릭스 디코더에서 야기되는 크로스토크 문제를 해결하기 위해서, 종래 기술에는 디코드된 신호들간에 분리를 개선하고 소스 신호들에 더 근사시키기 위해서 디코딩 매트릭스 특성들을 적응하여 변동시키는 것이 공지되어 있다. 그러한 능동 매트릭스 디코더의 한가지 공지된 예는 미합중국 특허 제4,799,260호에 기술된 돌비 프로 논리 디코더(Dolby Pro Logic decoder)로서. 본원에 전체적으로 참조자료로서 포함되어 있다. "돌비" 및 "프로 논리"는 돌비 러보러토리스 라이센싱 코포레이션(Dolby Loboratories Licensing Corporation)의 상표이다. '260 특허에서는 종래 기술로서 많은 특허들을 인용하고 있는데, 이중 많은 것들이 여러 다른 형태의 적응성 매트릭스 디코더들에 대해서 기술하고 있다. 다른 종래 기술의 특허들에는 발명자중 한 사람이 제임스 더블유. 포스게이트(James W. Fosgate)인 미합중국 특허 제5,625,696호; 5,644,640호; 5,504,819호; 5,428,687호; 및 5,172,415호가 있 다. 이들 각각의 특허 역시 본원에 전체가 참조자료로서 포함되어 있다.

종래 기술의 적응성 매트릭스 디코더들이 재생된 신호에서 크로스토크를 감소시키고 소스 신호들에 더 근접하게 복제하기 위한 것이라 할지라도, 종래 기술중 많은 부분은 복잡하고 번거로우며, 디코더를 간소화하고 디코더의 정밀도를 개선하는데 사용될 수 있는 디코더내의 중간 신호들(intermediate signals) 사이의 소정의 관계를 인식하지는 못하고 있다.

따라서, 본 발명은 적응성 매트릭스 디코더에서 이제까지는 알려지지 않은 중간 신호들간의 관계를 인식 및 채용하는 방법 및 장치에 관한 것이다. 이러한 관계를 이용하므로 바람직하지 않은 크로스토크 성분들이 쉽게 소거될 수 있으며, 특히 부궤환을 이용하는 자동 자기-소거 장치를 이용함으로서 크로스토크 성분들이 쉽게 소거될 수 있다.

본 발명의 한가지 특징에 따라서, 본 발명은 두개의 입력 오디오 신호들로 부터 적어도 세개의 오디오 출력 신호들을 유도하기 위한 방법을 구성하는데, 여기서, 네개의 오디오 신호들이 두개의 오디오 신호들에 응답하여 두쌍의 오디오 신호들을 생성하는 수동 매트릭스를 사용함으로서 두개의 입력 오디오 신호들로 부터 유도되며, 제 1 쌍의 유도된 오디오 신호는 제 1 축상에 놓인 방향을 표시하며 (예를들면 "좌측" 및 "우측" 신호들) 제 2 쌍의 유도된 오디오 신호는 제 2 축상에 놓인 방향을 표시하며 (예를들면, "중앙" 및 "주변" 신호들), 제 1 및 제 2 축은 대체로 서로 90도로 배치된다. 유도된 오디오 신호들의 각 쌍은 중간 오디오 신호의 각각의 제 1 및 제 2 쌍들(각각, 좌측/우측 및 중앙/주변 쌍들)을 생성하기 위한 "서보" 장치에서 처리되어 각 쌍의 중간 오디오 신호들의 상대적인 크기의 정도는 서보에 의해서 같아지도록 강요 된다.

본 발명은 여러 동등한 방법으로 실행될 수 있다. 한가지 방법은 이러한 중간 신호 자체를 (또는 중간 신호의 한 성분을) 출력 신호의 한 성분으로서 사용하는 것이다. 또 다른 방법은 두개의 입력 오디오 신호들에서 동작하는 가변 매트릭스에서 계수를 발생하기 위해서 서보내의 가변-이득 소자들의 이득을 제어하는 신호를 사용하는 것이다. 양 방법을 사용하는 모든 실시예에서, 중간 신호들은 한쌍의 입력 신호들에서 동작하는 수동 매트릭스로부터 유도되며 이러한 중간 신호들은 같아지도록 강요된다. 제 1 방법은 여러 대등한 토폴로지에 의해서 실행될 수 있다. 제 1 방법의 제 1 토폴로지를 채용하는 실시예에서, 중간 신호들의 성분은 출력 신호를 생성하기 위해서 (입력 신호에서 동작하는 또는 다르게 동작하는 수동 매트릭스 신호로 부터) 수동 매트릭스와 결합된다. 제 1 방법의 제 2 토폴로지를 채용하는 실시예에서, 중간 신호의 쌍은 출력 신호들을 제공하기 위해서 결합된다. 제 1 방법에 따라서 중간 신호들이 발생되어 서보에 의해서 동일하도록 강요된다 할지라도, 중간 신호들은 출력 신호들에 직접 기여하지 못하며, 그 대신에 서보에 존재하는 신호들은 가변 매트릭스의 계수를 발생하는데 채용된다.

기존에 알지 못했던 디코드된 신호들 사이의 관계는, 같아지도록 강요함으로서 각 쌍의 중간 오디오 신호들에서 중간 오디오 신호들의 크기, 즉 디코드된 출력 신호에서 바람직하지 않은 크로스토크 성분들이 대체로 억제된다. 이러한 결과는 제 1 방법 및 제 2 방법에 따라서 얻어진다. 그 원리는 실질적으로 크로스토크를 소거시키기 위해서 완전히 동일할 것을 요구하지는 않는다. 그러한 처리는 바람직하지 않은 크로스토크 성분의 자동 소거를 야기시키도록 작용하는 부궤환 장치를 사용함으로서 쉽게 그리고 바람직하게 실행된다.

본 발명의 다른 특징들은 부가적인 출력 신호들을 생성하기 위한 부가적인 제어 신호들을 유도하는 것을 포함한다.

본 발명의 주된 목적은, 종래 기술에서와 같이 회로가 특별히 정밀하지 않아도 되며, 제어 경로가 특별히 복잡하지 않아도 되는, 매우 다양한 입력 신호 조건하에서 측정 및 인지가 가능한 크로스토크 소거를 달성하는 것이다.

본 발명의 또 다른 목적은 종래 기술의 회로보다 더 간단하거나 저렴한 비용의 회로로 매우 높은 성능을 달성하는 것이다.

도 1은 본 발명을 이해하는데 유용한 종래 기술의 수동 디코딩 매트릭스의 기능적 및 개략적 도면.

도 2는 본 발명의 특징들을 이해하는데 유용한 종래 기술의 능동 매트릭스 디코더의 기능적 및 개략적 도면.

도 3은, 도 2의 좌측 및 우측 VCA들 및 그 합과 차 VCA들과, 본 발명의 다른 실시예에서의 VCA들에 대해서, 본 발명의 특징들에 따른 궤환-유도 제어 시스템(또는 "서보")의 기능적 및 개략적 도면.

도 4는, 출력 결합기들이 소거 성분들이 유도되는 수동 매트릭스로 부터 이 들을 수신하는 대신에 Lt 및 Rt 입력 신호들에 응답하여 수동 매트릭스 출력 신호 성분들을 발생하는, 도 1 및 도 2의 결합과 같은 본 발명의 한가지 특징에 따른 장치를 도시하는 기능적 및 개략적 도면.

도 5는, 도 2, 도 3 및 도 4의 결합과 같은 장치를 도시하는 본 발명의 한가지 특징에 따른 기능적 및 개략적 도면이다. 도 5의 구성에서, 동일하게 유지되어야 하는 신호들은 출력 유도 결합기들에 인가되며 VAC들의 제어를 위한 궤환 회로들에 인가되는 신호들이며, 이 궤환 회로들의 출력들은 수동 매트릭스 성분들을 포함한다.

도 6은, VCA 및 감산기에 의해서 제공되는 가변-이득-회로 이득(l-g)이, VCA 및 감산기 구성의 VCA들의 반대 방향으로 이득이 변동하는 VCA와 교체되는, 도 2, 도 3, 도 4 및 도 5가 결합된 장치와 같은 장치를 도시하는 본 발명의 한가지 특징에 따른 기능적 및 개략적 도면이다. 이 실시예에서, 수동 매트릭스 성분들이 내재되어 있다. 어떤 다른 실시예에서, 수동 매트릭스 성분들은 뚜렷하게 나타나 있다.

도 7은 패닝 각 α(수평 축)에 대한 Lt/Rt 궤환-유도 제어 시스템(수직 축)의 좌측 및 우측 VCA 이득 g1 및 gr을 구획하는 이상적인 그래프이다.

도 8은 패닝 각 α(수평 축)에 대한 합/차 궤환-유도 제어 시스템(수직 축)의 합 및 차 VCA 이득 gc 및 gs를 구획하는 이상적인 그래프이다.

도 9는, 제어 신호들의 최대 및 최소 값들이 패닝 각 α(수평 축)에 대해서 ±15 볼트(수직 축)인 스케일링을 위한 좌/우측 및 반전된 합/차 제어 전압들을 구획하는, 이상적인 그래프이다.

도 10은 패닝 각 α(수평 축)에 대한 도 9의 곡선(수직 축)의 레서(lesser)를 구획하는, 이상적인 그래프도이다.

도 11은 합/차 전압이 그 곡선의 레서를 취하기 전에 0.8 로 스케일된 경우에서 패닝 각 α (수평 축)에 대한 도 9의 곡선(수직 축)의 레서를 구획하는 이상적인 도면이다.

도 12는 패닝 각 α(수평 축)에 대해서 좌측-후방/우측-후방-유도 제어 시스템(수직 축)의 좌측 후방 및 우측 후방 VCA 이득 glb 및 grb를 구획하는 이상적인 도면이다.

도 13은 여섯개의 출력을 얻을 수 있는 본 발명의 한가지 특징에 따른 능동 매트릭스 디코더의 일부를 기능적 및 개략적으로 도시한 도면이다.

도 14는 도 13에와 같은 여섯개의 능동 매트릭스 디코더에서 사용하기 위한 여섯개의 소거 신호들이 유도되는 것을 도시하는 기능적 및 개략적 도면이다.

도 15는 본 발명의 특징들을 실시하는 실제적인 아날로그 회로를 도시하는 개략적인 회로도이다.

도 16A는 본 발명의 대체 실시예를 도시하는 기능 블록도이다.

도 16B는 도 16A의 대체 실시예를 도시하는 기능 블록도이다.

도 16C는 도 16A의 대체 실시예를 도시하는 기능 블록도이다.

도 16D는 도 16A의 대체 실시예를 도시하는 기능 블록도이다.

도 17은 도 16A, 16B, 16C 또는 16D의 실시예들에서 사용하는데 적합한 디지털 도메인에서 그리고 본 발명의 다른 개시된 실시예들에서 실행되는 좌측/우측 서 보를 도시하는 기능 블록도이다.

도 18은 도 16A, 16B, 16C 또는 16D의 실시예들에서 사용하는데 적합한 디지털 도메인에서 그리고 본 발명의 다른 개시된 실시예들에서 실행되는 전방/후방 서보를 도시하는 기능 블록도이다.

도 19는 도 16A, 16B, 16C 또는 16D의 실시예들에서 사용하는데 적합한 좌측 후방 및 우측 후방 제어 신호들의 디지털 도메인에서 그리고 본 발명의 다른 개시된 실시예들의 유도를 도시하는 기능 블록도이다.

수동 디코딩 매트릭스가 도 1에 기능적으로 그리고 개략적으로 도시되어 있다. 다음 식들은 출력들을 입력들, L_t 및 R_t ("좌측 토탈" 및 "우측 토탈")에 연관시킨다.

L_out = L_t (식1)

R_out = R_t (식2)

C_out = 1/2*(L_t + R_t) (식3)

S_out = 1/2*(L_t - R_t) (식4)

(본원에 전반적으로 나오는 이와같은 그리고 다른 식에서 사용되는 "*"는 승산을 표시한다.)

중앙 출력은 입력들의 합이며, 주변 출력은 입력들 사이의 차이를 나타낸다. 이들 둘은 부가적으로 스케일링을 갖는데, 이러한 스케일링은 임의의 것이며, 설명의 편의를 위해서 1/2이 되도록 선택된다. C_out 출력은 +1/2의 스케일 인수를 갖는 L_t 및 R_t를 선형 결합기(2)에 인가함으로서 얻을 수 있다. S_out 출력은 +1/2 및 -1/2의 스케일 인수를 갖는 L_t 및 R_t를 선형 결합기(4)에 인가함으로서 얻을 수 있다.

도 1의 수동 매트릭스는, 두쌍의 오디오 신호들을 생성하는데, 제 1 쌍은 L_out 및 R_out 이며, 제 2 쌍은 C_out 및 R_out이다. 이 예에서, 수동 매트릭스의 주요 방향들은 "좌측", "중앙", "우측" 및 "주변"으로 지정된다. 인접한 주요 방향들은 서로 90도 축상에 놓여서, 이러한 방향 라벨에 대해서, 좌측은 중앙 및 주변에 인접하며, 주변은 좌측 및 우측 등에 인접한다. 본 발명은 90도의 축을 갖는 임의의 2:4 디코딩 매트릭스에 적용된다.

수동 매트릭스 디코더는 불변 관계에 따라서 (예를들면, 도 1에서, C_out은 항상 1/2*(R_out + L_out)이다. m 오디오 신호들로 부터 n 오디오 신호들을 도출하며, 여기서 n은 m 보다 크다. 대조적으로, 능동 매트릭스 디코더는 가변 관계에 따라서 n 오디오 신호들을 도출한다. 능동 매트릭스 디코더를 구성하는 한가지 방법은 신호-의존 신호 성분들을 수동 매트릭스의 출력 신호들과 결합시키는 것이다. 예를들어, 도 2에 기능적으로 그리고 개략적으로 도시된 바와같이, 가변적으로 스케일된 수동 매트릭스 출력들의 변형들은 전달하는 네개의 VCA들 (전압-제어 증폭기들)(6,8,10 및 12)은 선형 결합기들(14, 16, 18, 20)내의 변경되지 않은 수동 매트릭스 출력들(즉, 이들 두개는 자체를 두개의 결합기(2,4)의 출력과 함께 입력한다). VCA들이 수동 매트릭스의 좌측, 우측, 중앙 및 주변 출력들로 부터 도출된 그 각각의 입력들을 갖으므로, 그 이득들은 g_l, g_r, g_c, 및 g_s(모두 정의 값)이 될 수 있다. VCA 출력 신호들은 소거 신호들을 구성하며, 크로스토크를 억압함으로서 매트릭스 디코더의 방향 성능을 향상시키기 위해서 소거 신호가 도출되는 방향으로부터 크로스토크를 갖는 수동으로 도출된 출력과 결합된다.

도 2의 장치에서는, 수동 매트릭스의 경로들이 존재함을 알 수 있다. 각각의 출력은 각각의 수동 매트릭스 출력에 두개의 VCA들의 출력을 가산한 것의 결합이다. VCA 출력들은, 크로스토크 성분들이 인접 주요 방향을 표시하는 출력에서 발생하는 것을 고려하여, 각각의 수동 매트릭스 출력에 대한 소정의 크로스토크 소거를 제공하도록 선택 및 스케일된다. 예를들어, 중앙 신호는 수동으로 디코드된 좌측 및 우측 신호들을 갖으며 주변 신호는 수동으로 디코드된 좌측 및 우측 신호들에서 크로스토크를 갖는다. 따라서, 좌측 신호 출력은 수동으로 디코드된 중앙 및 주변 신호들로 부터 유도된 소거 신호 성분들과 결합되어야 하며, 유사하게 다른 네개의 출력들에 대해서도 그와 같다. 도 2에서 신호들이 스케일, 편파, 및 결합되는 방식은 소정의 크로스토크 압축을 제공한다. 제로의 영역내의 각각의 VCA 이득을 (도 2의 스케일링 예에 대해서) 제로로 변동시킴으로서, 수동으로 디코드된 출력내의 바람직하지 않은 크로스토크 성분들이 압축될 수 있다.

도 2의 장치는 다음 식을 갖는다. 즉,

모든 VCA들이 제로인 이득을 갖았다면, 이 장치는 수동 매트릭스와 같을 것이다. 모든 VCA 이득에서 임의의 같은 값들에 대해서, 도 2의 장치는 일정한 스케일링과는 다른 수동 매트릭스와 같다. 예를들어, 모든 VCA들이 0.1인 이득을 갖으면, 다음과 같다. 즉,

결과는 인수 0.9로 스케일되는 수동 매트릭스가 된다. 따라서, 후에 기술되는, 정지된 VCA 이득의 정밀 값은 임계치가 아님을 알 수 있다.

예를 들어 본다. 주요 방향들(좌측, 우측, 중앙, 및 주변)에 대해서만 보면, 각각의 입력들은 단지 Lt, 단지 Rt, Lt = Rt(동일 극성), 및 Lt =Rt (반대 극성), 및 대응하는 소정의 출력들은 단지 Lout 이며, 단지 Rout, 단지 Cout 및 단지 Sout이다. 각각의 경우에, 하나의 출력은 단지 하나의 신호만을 전달해야 하며, 나머지 것들은 아무것도 전달하지 않아야 한다.

검사에 의해서, VCA들이 제어될 수 있어서 소정의 주요 방향에 대응하는 것이 1 인 이득을 갖으며 나머지 것들은 1 보다 훨씬 적으며, 소정의 것을 제외한 모든 출력에서, VCA 신호는 바람직하지 않은 출력들을 소거한다. 전술된 바와같이, 도 2의 구성에서, VCA 출력은, 수동 매트릭스가 크로스토크를 갖는 인접한 주요 방향으로 크로스토크 성분들을 소거하도록 작용한다.

따라서, 예를들어, 양 입력들에 동일 한 동위상 신호들이 공급되어, Rt = Lt = (말하자면) 1 이며, 그 결과 gc = 1 이면, gr 및 gs는 모두 제로 또는 넌제로이며, 다음을 얻을 수 있다. 즉,

유일한 출력은 소정의 C_out로 부터 나온다. 유사한 계산은 동일한 것이 다른 세개의 주요 방향들중 하나로 부터만 나오는 신호의 경우에 적용됨을 보여준다.

식 5, 6, 7 및 8은 다음과 같이 등가로 기재될 수 있다. 즉,

이 장치에서, 각각의 출력은 두개의 신호들의 결합이다. L_out 및 R_out은 모두 입력 신호의 합 및 차와 합 및 차 VCA들의 이득을 포함한다(VCA의 입력은 중앙 및 주변 방향들로 부터 유도되며, 방향의 쌍은 좌우측 방향으로 90도가 된다). C_out 및 S_out은 모두 실제 입력 신호들 및 좌우측 VCA의 이득을 포함한다(VCA의 각각의 입력은 좌우측 방향으로 부터 유도되며, 방향 쌍은 중앙 및 주변 방향에 대해서 90도가 된다).

동일한 극성을 갖지만 감쇄되는 비-카디널 방향(non-cardinal direction)(이 방향에서, R_t는 L_t와 동일한 신호를 공급받는다)을 고려하자. 이 상태는 좌측 및 중앙 카디널 방향간의 어느 곳에 배치된 신호를 나타냄으로, R_out 및 S_out로부터의 출력을 전달함이 없이, L_out 및 C_out으로부터의 출력을 전달하여야 한다.

R_out 및 S_out에 대해서, 이 제로 출력은, 두 가지 항이 크기면에서 동일하지만 극성이 반대인 경우에 성취될 수 있다.

R_out에 대해서, 이 소거 관계식은,

S_out에 대해서, 대응 관계식은,

임의의 두개의 인접한 카디널 방향간에서 패닝되는(또는, 단지 위치되는) 신호를 고려하면 동일한 두 가지 관계가 드러날 것이다. 달리 말하면, 입력 신호가 임의의 두개의 인접 출력간에서 패닝되는 음을 나타낼 때, 이들 크기 관계는, 이들 두개의 인접한 카디널 방향에 대응하는 출력으로부터 음이 방출되도록 하고 다른 두개의 출력은 전혀 전달되지 않도록 한다. 실질적으로 이 결과를 성취하기 위하여, 식 9-12 각각에서 두 가지 항의 크기는 동일하게 되도록 하여야 한다. 이것은 능동 매트릭스 내에서 두 쌍의 신호의 상대적인 크기를 동일하게 유지시키도록 시도함으로써 성취될 수 있다.

식 15 및 16에 나타난 소망의 관계는 식 13 및 14의 관계와 동일하지만, 스케일링이 생략되어 있다. 신호가 결합되는 극성 및 이들의 스케일링은, 각각의 출력이 도2의 결합기(14, 16, 18 및 20)에서 처럼 얻어질 때를 고려할 수 있다.

본 발명은 이들 지금까지 평가되지 않은 동일한 진폭 크기 관계의 발견을 토대로 하고, 바람직하게는, 후술되는 바와 같이, 이들 관계를 유지하기 위하여 자체-연산 피드백 제어의 사용을 토대로 한다.

원치않는 크로스토크 신호 성분의 소거에 관한 상기 논의 및 카디널 방향에 대한 요구조건으로부터, 이 설명에서 사용된 스케일링을 위하여, VCA에 대한 최대 이득이 1이 되어야 한다는 것을 추론할 수 있다. 영입력(quiescent), 정의되지 않거나 "조종되지 않은" 조건 하에서, VCAs는 작은 이득을 채택하여, 수동 매트릭스를 효율적으로 제공한다. 한 쌍의 한 VCA의 이득이 영입력 값으로부터 1을 향하도록 증가할 필요가 있는 경우, 이 쌍의 다른 VCA는 영입력 이득으로 유지되거나 대향 방향으로 이동할 수 있다. 한 가지 간편하고 실제적인 관계는 그 쌍의 상수의 이득의 곱을 유지시키는 것이다. 이득 (dB)이 이들 VCA의 제어 전압의 선형 함수인 아날로그 VCAs를 사용하면, 이것은, 제어 전압이 한 쌍의 두 개의 VCA에 동일하게 인가(그러나, 유효 대향 극성을 가짐)되는 경우 자동적으로 발생한다. 또 다른 대안으로서는 그 쌍의 상수의 이득의 합을 유지시키는 것이다. 예를 들어, 도16-19와 관련하여 서술된 바와 같이, 본 발명은 아날로그 성분을 사용에 의해서라기 보다 디지털 또는 소프트웨어로 수행될 수 있다.

따라서, 예를 들어, 영입력 이득이 1/a인 경우, 이 쌍의 두 개의 이득간의 실제 관계는 다음과 같이 되도록 이들 곱해질 수 있다.

"a"에 대한 전형적인 값은 10 내지 20 범위내에 있을 수 있다.

도3은 도2의 좌측 및 우측 VCAs(6 및 12 각각)에 대한 피드백 도출된 제어 시스템(또는, "서보")을 기능적으로 그리고 개요적으로 도시한다. 이것은 L_t 및 R_t 입력 신호를 수신하며, 이들을 처리하여 중간 L_t * (1-g_l) 및 R_t*(1-g _r) 신호를 도출 하며, 중간 신호의 크기를 비교하고 어떤 크기 차에 응답하여 에러 신호를 발생시키는데, 이 에러 신호는 VCAs 로 하여금 크기 차를 감소시키도록 한다. 이와 같은 결과를 성취하는 한 가지 방식은 중간 신호를 정류하여 이들의 크기를 도출하고 두 개의 크기 신호를 비교기(이 비교기의 출력은 예를 들어 L_t 신호의 증가가 g_l를 증가시키고 g_r을 감소시키도록 하는 극성에 의해 VCA의 이득을 제어한다)에 인가한다. 회로 값(또는, 디지털 또는 소프트웨어 수행시의 이들의 등가)은, 비교기 출력이 제로인 경우, 영입력 증폭기 이득은 실질적으로 1(예를 들어, 1/a)보다 작게되도록 선택된다. 바람직한 디지털 수행이 도시되어 있고 도17 및 18과 관련하여 이하에 후술된다.

특히, 아날로그 도메인에서, 비교 기능을 수행하는 실제 방법은 두개의 크기를 대수 도메인으로 변환시켜, 비교기가 이들의 비를 결정하는 것이 아니라 이들 을 감산하도록 하는 것이다. 많은 아날로그 VCAs는 제어 신호의 지수와 비례하는 이득을 갖음으로써, 이들 VCA가 본래 그리고 용이하게 대수를 기반으로 한 비교기의 제어 출력의 역대수를 취하도록 한다.

특히, 도3에 도시된 바와 같이, L_t 입력은 "좌측" VCA(6) 및 +1의 스케일링이 인가되는 선형 결합기(22)의 한 입력부에 인가된다. 좌측 VCA(6) 출력은 -1의 스케일링(이에 따라서 감산기를 형성)과 함께 결합기(22)에 인가되고, 결합기(22)의 출력은 전파 정류기(24)에 인가된다. R_t 입력은 우측 VCA(12) 및 +1의 스케일링이 인가되는 선형 결합기(26)의 한 입력부에 인가된다. 우측 VCA(12) 출력은 -1의 스케 일링(이에 따라서 감산기를 형성)과 함께 결합기(26)에 인가되고, 결합기(26)의 출력은 전파 정류기(28)에 인가된다. 정류기(24 및 28) 출력 각각은 차동 증폭기로서 연산하는 연산 증폭기(30)의 비반전 및 반전 입력에 인가된다. 이 증폭기(30) 출력은 반전 없이 VCA(6)의 이득 제어 입력에 인가되는 에러 신호 특성의 제어 신호를 제공하고 극성 반전을 VCA(12)의 이득 제어 입력에 제공한다. 이 에러 신호는, 크기가 등가여야 하는 두개의 신호가 크기면에서 상이하다는 것을 나타낸다. 이 에러 신호는 정확한 방향에서 VCAs를 "조종"하여, 중간 신호의 크기 차를 감소시키는데 사용된다. 결합기(16 및 18)로의 출력은 VCA(6) 및 VCA(12) 출력으로 부터 취해진다. 따라서, 각 중간 신호의 성분만이 출력 결합기, 즉 -L_tg_r 및 -R_tg_l 에 인가된다.

정상 상태 신호 상태에서, 크기 차는, 충분한 루프 이득을 제공함으로써 무시할 정도의 량으로 감소될 수 있다. 그러나, 실제적인 누화 소거를 성취하기 위하여, 크기 차를 반드시 제로 또는 무시할 정도의 량으로 감소시킬 필요는 없다. 예를 들어, dB 차를 10 팩터 만큼 감소시키는데 충분한 루프 이득은, 이론적으로, 최악의 경우에 30dB 아래에서 보다 양호한 누화를 발생시킨다. 동적 상태에서, 피드백 제어 장치의 시정수는, 대부분의 신호 상태에 대해서 적어도 반드시 들리지 않도록 하는 방식에 의해서 크기가 등가가 되도록 선택된다. 서술된 각종 형태의 시정수 선택에 관한 상세 사항은 본 발명의 범위를 넘는 것이다.

회로 파라미터는 부의 피드백의 약 20dB를 제공하도록 선택되어, VCA 이득이 1을 초과하지 않도록 하는 것이 바람직하다. 이 VCA 이득은 어떤 작은 값(예를 들 어, 1 보다 훨씬 적은 1/a²)으로부터 도2, 4 및 5의 장치와 관련하여 본원에 서술된 스케일링 예에 대한 1 까지 변화할 수 있지만, 이 1을 초과하지는 않는다. 부의 피드백으로 인해, 도3의 장치는 정류기로 입력되는 신호를 거의 동일하게 유지시키도록 작용할 것이다.

이득이 작은 경우 정확한 이득은 중요하지 않기 때문에, 다른 이득이 1을 향하면 언제든지 상기 쌍중 하나의 이득이 작은 값으로 되게 하는 어떤 다른 관계는 유사한 수용가능한 결과를 발생시킬 것이다.

중앙 및 주변 VCAs(8 및 10, 각각)에 대한 피드백 도출된 제어 시스템은 실질적으로 서술된 바와 같은 도3의 장치와 동일하지만, L_t 및 R_t가 아니라 이들의 합 및 차를 수신하여 VCA(6) 및 VCA(12)(각각의 중간 신호 성분으로 구성됨)로부터 그 출력을 결합기(14 및 20)에 인가한다.

따라서, 누화 소거 정도를 높게하는 것은 정밀도를 위한 특정한 요구조건 없이 다양한 입력 신호 상태하에 이루어질 수 있다. 피드백 도출된 제어 시스템은 수동 매트릭스로부터의 오디오 신호 쌍을 처리하도록 동작하여, 중간 오디오 신호의 각 쌍에서 중간 오디오 신호의 상대적인 진폭의 크기가 등가가 되도록 한다.

도3에 도시된 피드백-도출된 제어 시스템은 두개의 VCAs(6 및 12)의 이득을 반전되게 제어하여, 정류기(24 및 28)로의 입력이 동일하게 되도록 한다. 이들 두개의 항이 동일하게 되는 정도는 정류기, 이들 정류기 다음의 비교기(30)의 특성 및 VCAs의 이득/제어 관계의 특성에 좌우된다. 루프 이득이 크면 클수록, 동등성은 보다 근접하게 되지만, 이들 요소(물론 신호의 극성이 레벨 차를 감소시키기 위한 경우)의 특성과 관계없이 동일하게 될 것이다. 실제로, 비교는 무한 이득을 갖을 수 없지만, 무한 이득을 갖는 감산기로서 실현될 수 있다.

정류기가 선형인 경우, 즉, 이들의 출력이 입력 크기에 직접 비례하는 경우, 비교기 또는 감산기 출력은 신호 전압 또는 전류 차의 함수이다. 대신에, 정류기가자신의 입력 크기의 대수, 즉 dB로 표현되는 레벨에 응답하는 경우, 비교기 입력에서 수행되는 감산은 입력 레벨의 비를 취하는 것과 등가이다. 이것은, 그 결과가 절대 신호 레벨과 무관하지만 dB로 표현되는 신호 차에만 좌우된다는 점에서 유용하다. 보다 밀접한 사람의 인식력을 반영하기 위하여 dB로 표현되는 소스 신호 레벨을 고려하면, 이것은, 루프 이득과 동일하게 되는 다른 것이 소리세기와 무관하고 동일하게 되는 정도가 또한 절대 소리세기와 무관하다는 것을 의미한다. 어떤 매우 낮은 레벨에서, 물론, 대수적인 정류기는 정확하게 동작하도록 중단되고, 입력 임계값이 존재하는데, 이 임계값 보다 낮은 값에서는 동일하게 되도록 하는 것이 중단된다. 그러나, 그 결과는, 루프의 안정성과 함께 최종 잠재적인 문제를 가진채 고 입력 신호 레벨에 대해 과다하게 높은 루프 이득을 필요로 함이 없이 70 dB 이상의 범위에 걸쳐서 조절이 유지되도록 한다.

유사하게, VCAs(6 및 12)는 이들의 제어값(즉, 승산기 또는 분할기)에 정비례 또는 역비례되는 이득을 갖을 수 있다. 이것은 이득이 작을 때, 제어 전압에서 작은 절대 변화가 dB로 표현되는 이득 변화를 크게하는데 영향을 미친다. 예를 들어, 0 에서부터 10까지 변화하는 제어 전압 Vc 및 피드백-도출된 제어 시스템 구성 에서 필요로 되는 바와 같은 최대 단위 이득을 갖는 VCA를 고려하여, 이득이 A = 0.1 * Vc로서 표현될 수 있도록 한다. Vc가 최대값에 인접한 경우, 100mV(밀리볼트)는 9900에서 10000mV까지 변화하여 20*log(10000/9900) 또는 약 0.09dB 의 이득 변화를 전달한다. Vc가 훨씬 작은 경우, 100mV는 100에서 200mV까지 변화하여 20 *log(200/100) 또는 6dB의 이득 변화를 전달한다. 따라서, 유효 루프 이득 및 이로 인한 응답 속도는, 제어 신호가 크거나 작은지에 따라서 크게 변화한다. 또 다시, 루프의 안정성에 문제가 있을 수 있다.

이 문제는 dB이득이 제어 전압에 비례하거나, 달리 표현하면, 전압 또는 전류 이득이 제어 전압의 지수 또는 역대수에 좌우되는 VCAs를 사용함으로써 제거될 수 있다. 그리고 나서, 100mV와 같은 제어 전압의 작은 변화는, 제어 전압이 그 범위내에 있으면 어느 곳에서든지 이득면에서 동일한 dB 변화를 제공할 것이다. 이와 같은 장치는 아날로그 ICs로서 손쉽게 이용될 수 있으며, 이에 대한 특성 또는 근사화는 디지털 수행에서 손쉽게 성취된다.

그러므로, 바람직한 아날로그 실시예는 대수 정류기 및 지수 제어되는 가변 이득 증폭을 사용하여, 두개의 입력 신호의 비율 및 광범위의 입력 레벨에 걸쳐서 (dB면을 고려하면) 훨씬 더 일정한 동등성을 전달한다.

사람이 청취시 방향 인식이 주파수로 인해 일정하지 않기 때문에, 어떤 주파수 가중치를 정류기로 입력되는 신호에 인가하여, 사람의 방향 감각에 가장 기여하는 주파수를 엠퍼사이즈하고 부적절한 조정을 초래할 수 있는 주파수를 디엠퍼사이즈 하는 것이 바람직하다. 그러므로, 실제 실시예에서, 도3의 정류기(24 및 28)은 실험적으로 도출된 필터 보다 뒤에 위치하여, 저주파수 및 매우 높은 주파수를 감쇄하는 응답을 제공하고 가청 범위의 중간에 걸쳐서 서서히 상승하는 응답을 제공한다. 이들 필터는 출력 신호의 주파수 응답을 변경시키지 않고, 단지 피드백-도출된 제어 시스템에서 VCA 이득 및 제어 신호를 변경시킨다는 점에 유의하라.

도2 및 도3의 조합과 동일한 장치가 도4에 기능적으로 그리고 개요적으로 도시되어 있다. 이것은, 출력 결합기가 소거 성분을 도출하는 수동 매트릭스로부터 이들을 수신하는 대신에 이들 L_t 및 R_t 입력 신호에 응답하여 수동 매트릭스 출력 신호 성분을 발생시킨다는 점에서 도2의 조합과 상이하다. 이 장치는, 합산 계수가 수동 매트릭스와 반드시 동일하다면, 도2 및 3의 조합이 행하는 바와 같은 동일한 결과를 제공한다. 도4는 도3과 관련하여 서술된 피드백 장치를 포함한다.

특히, 도 4에서, L_t 및 R_t 입력은 우선 수동 매트릭스에 인가되는데, 이 매트릭스는 도1의 수동 매트릭스 구성과 같이 결합기(2 및 4)를 포함한다. 수동 매트릭스 "좌측" 출력인 L_t 입력은 "좌측" VCA(32)에 인가되고 +1의 스케일링을 갖는 선형 결합기(34)의 한 입력부에 인가된다. 좌측 VCA(32) 출력은 -1의 스케일링(이에 따라서, 감산기를 형성)을 갖는 결합기(34)에 인가된다. 수동 매트릭스 "우측" 출력인 R_t 입력은 "우측" VCA(44) 및 +1의 스케일링을 갖는 선형 결합기(46)의 한 입력에 인가된다. 우측 VCA(44) 출력은 -1의 스케일링(이에 따라서, 감산기를 형성)을 갖는 결합(46)에 인가된다. 결합기(34 및 46)의 출력은 각각 신호 L_t*(1-g_l) 및 R_t*(1-gr)이고, 이들 신호의 크기를 동일하게 하거나 등가로 유지하는 것이 바람직하다. 이 결과를 성취하기 위하여, 이들 신호는 도3에 도시되고 이와 관련하여 서술된 바와 같이 피드백 회로에 인가되는 것이 바람직하다. 그리고 나서, 피드백 회로는 VCAs(32 및 44)의 이득을 제어한다.

게다가, 도4를 여전히 참조하면, 결합기(2)로부터 수동 매트릭스의 "중앙" 출력은 "중앙" VCA(36) 및 +1의 스케일링을 갖는 선형 결합기의 한 입력부에 인가된다. 중앙 VCA(36) 출력은 -1의 스케일링(이에 따라서 감산기를 형성)을 갖는 결합기(38)에 인가된다. 결합기(4)로부터 수동 매트릭스의 "주변" 출력은 "주변" VCA(40) ALC +1의 스케일링을 갖는 선형 결합기(42)의 한 입력부에 인가된다. 주변 VCA(40) 출력은 -1의 스케일링(이에 따라서 감산기를 형성)을 갖는 결합기(42)에 인가된다. 결합기(38 및 42)의 출력은 신호 1/2*(L_t + R_t)*(1-g_c) 및 1/2(L _t-R_t)*(1-g_s)이고, 이들 신호의 크기를 동일하게 하거나 등가가 되도록 유지하는 것이 바람직하다. 이 결과를 성취하기 위하여, 이들 신호는 도3에 도시되고 이와 관련하여 설명된 바와 같이 피드백 회로 또는 서보에 인가되는 것이 바람직하다. 그리고 나서, 피드백 회로는 VCAs(38 및 42)를 제어한다. 점선내의 부분(43 및 47)은 서보의 일부분을 구성한다(이 서보는 도3의 관련 부분을 또한 포함한다).

출력 신호 L_out, C_out, S_out 및 R_out은 결합기(48,50, 52 및 54)에 의해 발생된다. 각각의 결합기는 두개의 VCAs의 출력(이 VCA 출력은 크기가 동일하게 되도록 하는 중간 신호의 성분을 구성한다)을 수신하여 소거 신호 성분을 제공하고 입력 신호중 하나 또는 둘다를 수신하여 매트릭스 신호 성분을 제공한다. 특히, 입력 신호 L_t에는 L_out 결합기(48)에 대한 +1의 스케일링, C_out 결합기(50)에 대한 +1/2의 스케일링 및 S_out 결합기(52)에 대한 +1/2의 스케일링이 인가된다. 입력 신호 R_t에는 R_out 결합기(54)에 대한 +1의 스케일링, C_out 결합기(50)에 대한 +1/2의 스케일링 및 S_out 결합기(52)에 대한 -1/2 스케일링이 인가된다. 좌측 VCA(32) 출력에는 C_out 결합기(50)에 대한 -1/2의 스케일링 및 S_out 결합기(52)에 대한 -1/2의 스케일링이 인가된다. 우측 VCA(44) 출력에는 C_out 결합기(50)에 대한-1/2의 스케일링 및 S_out 결합기(52)에 대한 +1/2의 스케일링이 인가된다. 중앙 VCA(36) 출력에는 L_out 결합기(48)의 스케일링 및 R_out 결합기(54)의 스케일링이 인가된다. 주변 VCA(40) 출력에는 L_out VCA(48)에 대한 -1의 스케일링 및 R_out VCA(54)에 대한 +1의 스케일링이 인가된다.

예를 들어 도2 및 도4의 도면들에서, 소거 신호가 수동 매트릭스 신호(예를 들어, 소거 신호의 일부가 수동 매트릭스 신호가 인가될 때 동일한 극성을 갖는 결합기에 인가됨)와 대향되지 않는 다는 것이 초기에 나타낼 수 있다. 그러나, 동작시, 소거 신호가 중요한 경우, 이것은 수동 매트릭스 신호와 대향되는 극성을 갖을 것이다.

도2 및 도3과 도4의 조합과 등가인 또 다른 장치가 도5에 기능적으로 그리고 개요적으로 도시되어 있다. 도5의 구성에서, 동일하게 유지되어야 하는 신호는 출력 도출 결합기 및 VCAs의 제어를 위한 피드백 회로에 인가되는 신호이다. 이들 신호는 수동 매트릭스 출력 신호 성분을 포함한다. 대조적으로, 도4의 장치에서, 피드백 회로로부터 출력 결합기에 인가되는 신호는 VCA 출력 신호이고, 수동 매트릭스 성분을 배제한다. 따라서, 도4에서(및 도2 및 도3의 조합에서), 수동 매트릭스 성분은 피드백 회로의 출력과 명백하게 결합되어야 하는 반면에, 도5에서 피드백 회로의 출력은 수동 매트릭스 성분을 포함하고 그들 자체로 충분하다. 도5 장치에서 VCA 출력(이 출력 각각은 중신 신호 성분만을 구성한다)이라기 보다는 오히려 중간 신호 출력이 출력 결합기에 인가된다는 점에 유의하여야 한다. 그럼에도 불구하고, 도4 및 도5(도2 및 도3의 조합과 함께)구성은 동일하며(후술되는 도 16A-16D 구성 처럼), 합산 계수가 정확한 경우, 도5로부터의 출력은 도4(및 도2와 도3의 조합)로부터의 출력과 동일하다.

도5에서, 식 9, 10, 11 및 12의 4개의 중간 신호

는 수동 매트릭스 출력을 처리함으로써 얻어지고 나서 소망의 출력을 도출하기 위하여 가산되거나 감산된다. 이 신호는 또한 도3과 관련하여 상술된 바와 같은 두개의 피드백 회로정류기 및 비교기에 공급되는데, 이 피드백 회로는 신호 쌍의 크기를 동일하게 유지하도록 작용하는 것이 바람직하다. 도5에 적용된 바와 같은, 도3의 피드백 회로는 VCAs(6 및 12)로부터라기 보다 오히려 결합기(22 및 26)의 출력으로부터 얻어진 결합기 출력에 대한 출력을 갖는다.

여전히 도5를 참조하면, 결합기(2 및 4), VCAs(32, 36, 40 및 44) 및 결합기(34, 38, 42 및 46)간의 접속은 도4의 장치와 동일하다. 또한, 도4 및 도5 둘다의 장치에서, 결합기(34, 38, 42, 및 46)의 출력은 VCAs(32 및 44)용 두개의 피드백 제어 회로(VCAs(32 및 44)를 위한 제어 신호를 발생시키기 위하여 제1 이와 같은 회로로의 결합기(34 및 46)의 출력 및 VCAs(36 및 40)을 위한 제어 신호를 발생시키기 위하여 제2 이와 같은 회로로의 결합기(38 및 42)의 출력)에 인가된다. 도5에서, 결합기(34)의 출력, 즉 L_t*(1-g_l) 신호에는 C_out 결합기(58)에 대한 +1의 스케일링 및 S_out 결합기(60)에 대한 +1의 스케일링이 인가된다. 결합기(46)의 출력, 즉 R_t*(1-g_r) 신호는 C_out 결합기(58)에 대한 +1의 스케일링 및 S_out 결합기(60)에 대한 -1의 스케일링이 인가된다. 결합기(38)의 출력, 즉 1/2*(L_t + R_t)*(1-g_c ) 신호는 +1의 스케일링을 갖는 L_out 결합기(56) 및 +1의 스케일링을 갖는 R_out 결합기(62)에 인가된다. 결합기(42)의 출력, 즉 1/2*(L_t-R_t)*(1-g_s) 신호는 +1 스케일링을 갖는 L_out 결합기(56) 및 -1 스케일링을 갖는 R_out 결합기(62)에 인가된다. 점선내의 부분(45 및 49)은 서보(이 서보는 도3의 관련 부분을 또한 포함한다)의 부분을 구성한다.

제어 신호를 입력으로부터 발생시키는 종래 기술의 적응형 매트릭스 디코더와 달리, 본 발명의 양상은 출력을 제공하는 신호의 크기를 측정하여 피드백함으로써 적응형을 제공하도록 하는 폐회로 제어를 사용하는 것이 바람직하다. 특히, 종래 기술의 개회로 시스템과 달리, 본 발명의 어떤 양상에선, 비카디널 방향을 위하여 원치않는 신호의 바람직한 소거가 신호의 특성 및 제어 경로의 정확한 정합에 좌우되지 않고 폐회로 구성이 회로의 정확도에 대한 필요성을 크게 감소시킨다.

이상적으로, 실제 회로 결정을 제외하면, "크기를 동일하게 유지하는"본 발명의 구성은 공지된 상대적인 진폭 및 극성을 갖는 L_t 및 R_t 입력에 공급되는 임의의 소스가 소망 출력으로부터 신호를 발생시키고 다른 출력으로부터 무시할 수 있는 신호를 발생시킨다는 점에서 "완전"하다. "공지된 상대적인 진폭 및 극성"은 L_t 및 R_t 입력이 인접한 카디널 방향간의 위치 또는 카디널 방향중 하나를 나타낸다.

식(9, 10, 11, 및 12)를 다시 고려하면, VCA를 포함한 각 가변 이득 회로의 전체 이득은 형태(1-g)의 감산 장치라는 것을 알수 있다. 각 VCA 이득은 작은 값에서 1을 초과하지 않는 값까지 변화할 수 있다. 대응적으로, 가변 이득 회로 이득(1-g)는 거의 1으로부터 제로에 이르기 까지 변화할 수 있다. 따라서, 도5는 도6으로서 재도시될 수 있는데, 이 도6에서, 모든 VCA 및 관련된 감산기는 VCA 만으로 대체되는데, 이 VCA의 이득은 도5의 VCAs의 이득과 대향되는 방향에서 변화한다. 따라서, 모든 가변 이득 회로 이득(1-g)(예를 들어, 출력이 도2/3, 4 및 5에서와 같은 수동 매트릭스 출력으로부터 감산되는 이득 "g"을 갖는 VCA에 의해 수행됨)은 대응하는 가변 이득 회로 이득 "h"(예를 들어, 수동 매트릭스 출력에 대해 작용하는 이득 "h"를 갖는 독립형 VCA에 의해 수행됨)로 대체된다. 이득 "(1-g)"특성이 이득 "h"와 동일하고 피드백 회로가 신호의 필요 쌍의 크기 간에서 동일하게 유지되도록 작용하면, 도 6의 구성은 도5의 구성과 동일하고, 동일한 출력을 전달할 것이다. 실제로, 모든 개시된 구성, 즉 도2/3, 4, 5, 및 6의 구성은 서로 등가이다.

도6의 구성이 모든 종래 기술의 구성과 등가이고 정확하게 동일하게 기능하지만, 수동 매트릭스는 명백하게 나타나는 것이 아니라 내포되어 있다는 점에 유의하라. 종래 구성의 영입력 또는 조정되지 않은 상태에서, VCA 이득 g은 작은 값으로 된다. 도6의 구성에서, 대응하는 조정되지 않은 상태는, 모든 VCA 이득이 자신의 최대값, 1 또는 이와 근접한 값으로 상승할 때, 발생된다.

특히 도6을 참조하면, 입력 신호 L_t와 동일한 수동 매트릭스의 "좌측" 출력은 이득 hl을 갖는 "좌측" VCA(64)에 인가되어, 중간 신호 L_t*h_l를 발생시킨다. 입력 신호 R_t와 동일한 수동 매트릭스의 "우측" 출력은 이득 h_r을 갖는 "우측" VCA(70)에 인가되어, 중간 신호 R_t*h_r을 발생시킨다. 결합기(2)로부터의 수동 매트릭스의 "중앙" 출력은 이득 h_c를 갖는 "중앙" VCA(66)에 인가되어, 중간 신호 1/2*(L_t + R_t)*h_c를 발생시킨다. 결합기(4)로부터의 수동 매트릭스의 "주변" 출력은 이득 h_s를 갖는 "주변" VCA(68)에 인가되어, 중간 신호1/2*(L_t - R_t )*h_s를 발생시킨다. 상술된 바와 같이, VCA 이득 h는 VCA 이득 g에 대해 역으로 연산하여, h 이득 특성이 (1-g) 이득 특성과 동일하게 되도록 한다. 점선내의 부분(69 및 71)은 서보의 부분을 구성한다.

제어 전압의 발생

이에 따라서 서술된 실시예와 관련한 제어 신호의 분석은 본 발명을 보다 잘 이해하고 본 발명의 개시 내용이 한 쌍의 오디오 입력 신호 스트림으로 방향과 각각 관계된 5개 이상의 신호 스트림을 도출하는데 어떻게 적용되는지를 설명하는데 있어 유용하다.

이하의 분석에서, 이 결과는, 청취자 주위를 원형의 시계 방향으로 패닝되는 오디오 소스를 고려함으로써 예시되는데, 즉 배면에서 시작하여 좌측, 중앙 전면, 우측 및 후면을 통해서 배면으로 진행하는 것을 예시한다. 가변 α는 청취자에 대해서 영상 각도(도)의 측정인데, 0도는 배면에 있고 180도는 중앙 전면에 있다. L_t 및 R_t의 입력 크기는 다음 식에 의해 α와 관계된다.

파라미터 α및 입력 신호의 크기 대 극성의 비간의 일 대 일 매핑이 존재한다. α사용이 보다 간편한 분석을 이끈다. α가 90도일 때, L_t는 유한하고, R_t는 제로인데, 즉 단지 좌측에 만 있다. α가 180도일때, L_t 및 R_t는 상기 극성(중앙 전면)과 동일하게 된다. α가 0일때, L_t 및 R_t는 동일하지만, 대향 극성(중앙 배면) 을 갖는다. 이하에 설명되는 바와 같이, 특정 이득 값은, L_t 및 R_t 가 5dB 만큼 상이할 때 발생하고 대향 극성을 갖는다. 이것은 제로 측중 31도의 α값을 발생시킨다. 실제로, 좌측 및 우측 정면 확성기는 일반적으로 중앙(예를 들어, +/-30 내지 45도)에 대하여 +/-90도이상 전방으로 배치되어 있으며, α는 청취자에 대하여 각도를 시제로 나타내지 않지만 패닝을 나타내기 위한 임의의 파라미터이다. 서술된 도면은, 수평축(α= 180도)의 중간이 중앙 전면을 나타내고 좌측 및 우측 스트림(α=0 및 360)이 배면을 나타내도록 배치된다.

도3의 설명과 관련하여 상술된 바와 같이, 피드백 도출된 제어 시스템에서 한쌍의 VCA의 이득간의 간편하고 실제 관계는 자신들의 곱 상수를 유지한다. 하나의 이득이 상승됨에 따라서 다른 이득을 떨어뜨리도록 공급된 지수 제어되는 VCAs로 인해, 이것은, 동일한 제어 신호가 도3의 실시예에서 두 쌍을 공급할 때 자동적으로 발생된다.

L_t 및 R_t로 입력 신호를 표시, VCA 이득 g_l 및 gr의 곱을 1/a²와 동일하게 설정하고 최종적으로 등가가 되도록 하는 것이 완료되도록 충분히 큰 루프 이득을 취하면, 도3의 피드백 도출된 제어 시스템은 다음 식이 만족되도록 VCA 이득을 조정 한다.

명백하게, 이들 식중 제1 식에서, L_t 및 R_t의 절대값은 무관하다. 이 결과는 이들의 비 L_t/R_t에 좌우되며, 이를 X라 한다. g_r을 제2 식으로부터 제1 식으로 치환하면, 다음 해법(2차 방정식의 근은 실제 시스템을 나타내지 않는다)을 갖는 g_l에서의 2차 방정식을 얻는다.

패닝 각도 α를 토대로 g_l 및 g_r을 정리하면, 도7이 얻어진다. 예측된 바와 같이, g_l은, 입력이 단지 좌측(α=90)을 나타낼때 배면에서 매우 낮은 값으로부터 최대 1까지 상승하고 나서 중앙 전면(α=180)을 위하여 낮은 값으로 다시 떨어진다. 우측 절반에서, g_l은 매우 작은 채로 있게 된다. 유사하게 그리고 대칭적으로, g_r은 팬의 우측 절반의 중간에서 α가 270도(단지 우측)일 때 1으로 상승한다는 것을 제외하면 작게된다.

상기 결과는 L_t/R_t 피드백 도출된 제어 시스템에 대한 것이다. 이 합/차 피드 백 도출된 제어 시스템은 동일한 방식으로 정확하게 작용하여, 도8에 도시된 바와 같은 합 이득 g_c 및 차 이득 g_s의 플롯을 발생시킨다. 또 다시, 예측된 바와 같이, 합 이득은, 차 이득이 배면에서 1으로 상승하는 동안, 중앙 전면에서 1으로 상승하여, 그 밖의 모든 곳에서 저값으로 떨어진다.

피드백 도출된 제어 시스템 VCA 이득이 본 실시예에서 처럼 제어 전압 지수에 좌우되는 경우, 제어 전압은 이득의 대수에 좌우된다. 따라서, 상기 식으로부터, L_t/R_t 및 합/차 제어 전압, 즉 피드백 도출된 제어 시스템의 비교기, 즉 도3의 비교기(30)의 출력에 대한 식을 도출할 수 있다. 도9는, 최대 및 최소 제어 신호 값이 +/- 15 볼트인 실시예에서, 합/차 제어 전압(이것은 반전된다, 즉 유효하게 차/합) 및 좌측/우측을 도시한다. 명백하게, 다른 스케일링이 가능하다.

도9의 곡선은 두 지점에서 교차하는데, 한 지점은 신호가 청취자의 좌측 후면에 대한 어느곳에서의 영상을 나타내는 지점이고, 다른 한 지점은 전면 절반에서의 어느 곳을 나타내는 지점이다. 본래 곡선의 대칭으로 인해, 이들 교차 지점은 정확하게 인접 카디널 방향에 대응하는 α값들간의 중간에 잇다. 도9에서, 이들은 45 및 225도에서 발생된다.

종래 기술(예를 들어, 본 발명가인 James W. Fosgate의 미국 특허 5,644,640호)은, 이 종래 기술이 차 방식으로 주 제어 신호를 도출하여 최종 제어 신호의 사용을 다르게 할 지라도, 두개의 주 제어 신호로부터 2 보다 크거나(보다 정의) 보다 작은(보다 부의) 부가적인 제어 신호를 도출할 수 있다는 것을 보여준다. 도10 은 도9의 곡선의 보다 작은 것과 동일한 신호를 도시한다. 이 도출된 제어는, α가 45도일 때 최대값, 즉 원래의 두개의 곡선이 교차되는 값으로 상승한다.

도출된 제어 신호의 최대값이 α= 45에서 정확하게 최대값으로 상승하는 것이 바람직하다. 실제 실시예에서, 후면에 보다 근접하게되는 좌측 후면을 나타내는 도출된 카디널 방향이 후면에 보다 근접하게 되도록, 즉 45도보다 작은 값을 갖도록 하는 것이 바람직하다. 이 최대 정확한 위치는 좌측/우측 및 합/차 제어 신호중 하나 또는 둘다를 오프셋(상수를 가산 또는 감산) 또는 스케일링함으로써 이동되어, 이들의 곡선이 보다 정의 또는 보다 부의 함수를 취하기 전 바람직한 α값에서 교차하도록 한다. 예를 들어, 도11은, 합/차 전압이 0.8 만큼 스케일링(이로 인해 현재 최대값은 α=31도에서 발생된다)된다는 것을 제외하면 도10과 동일하게 동작한다는 것을 보여준다.

정확히 동일한 방식으로, 반전된 좌측/우측 제어를 반전한 합/차와 비교하고, 유사한 오프셋팅 또는 스케일링을 사용하면, 소망의 그리고 소정의 α(예를 들어, 제로의 다른 측, 즉 좌측 후면과 대칭되는 360-31 또는 329도, 31도)에서 청취자의 우측 후면에 대응하는 소정 위치에서 최대값이 되는 제2 새로운 제어 신호가 도출된다. 이것은 도11의 좌측/우측 반전되어 있다.

도12는, 최대 정의 값이 1의 이득을 제공하는 방식으로 이들 도출된 제어 신호를 VCAs에 인가하는 작용을 도시한 것이다. 정확하게 좌측 및 우측에서 처럼, VCAs는 좌측 및 우측 카디널 방향에서 1으로 상승하는 이득을 제공하여, 이들 도출된 좌측 후면 및 우측 후면 VCA 이득은, 신호가 소정 장소(이 예에서, 제로의 양측 에서 α= 31 도)에 배치될 때 1으로 상승하지만, 모든 다른 위치에 대해선 매우 작게된다.

유사한 결과는 선형 제어된 VCAs에 의해 얻어진다. 이 주요 전압 대 패닝 파라미터 α에 대한 곡선은 상이하게 되지만, 적절한 스케일링 또는 오프셋팅에 의해 선택될 수 있는 지점에서 교차하며, 또한 초기 4개의 카디널 방향이외의 특정 영상 위치에 대한 부가적인 제어 전압은 보다 작은 연산에 의해 도출될 수 있다. 명백하게, 제어 신호를 반전하여 보다 작은(보다 부의)라기 보다 오히려 보다 큰(보다 정의)것을 취함으로써 새로운 신호를 도출할 수 있다.

보다 크거나 보다 작은 것을 취하기 전 이들 교차 지점을 이동시키기 위하여 주 제어 신호의 변형은 오프셋 도는 스케일링에 대신 또는 이외에도 비선형 연산을 포함할 수 잇다. 이 변형은 L_t 및 R_t(입력 신호)의 상대적인 극성 및 크기의 거의 어떤 바람직한 비에서 최대가 되는 부가적인 제어 전압을 발생시킨다.

4개 이상의 출력을 갖는 적응형 매트릭스

도2 및 도4는, 수동 매트릭스가 원치않는 크로스토크를 소거하도록 부가되는 적응형 소거항을 갖을 수 있다는 것을 보여준다. 이들 경우에, 4개의 VCAs를 통해서 도출되는 4개의 가능한 소거항이 존재하고, 각각의 VCA는, 4개의 출력(좌측, 중앙, 우측 및 배면)중 한 출력으로부터 주요 출력에 대응하고 4개의 카디널 방향중 한 방향에서의 소스에 대하여 최대 이득, 일반적으로 1에 도달한다. 이 시스템은 두개의 인접한 카디널 방향간에서 패닝된 신호가 두개의 인접한 카디널 출력에 대 응하는 출력 이외의 출력으로부터 거의 또는 전혀 발생하지 않는다는 점에서 완전하다.

이 원리는 4개 이상의 출력을 갖는 능동 시스템으로 확장될 수 있다. 이와 같은 경우에, 이 시스템은 "완전"하지 않지만, 크로스토크에 의한 청취면에서 손상되지 않도록 원치않는 신호를 여전히 충분히 소거할 수 있다. 예를 들어, 도13의 6개의 출력 매트릭스를 참조하라. 도13은 본 발명을 따른 능동 매트릭스의 일부분에 대한 기능적이고 개요적인 도면으로서, 이 도면은 4개 이상의 출력 얻어지는 방식을 설명하는데 유용하다. 도14는 도13에서 사용가능한 6개의 소거 신호의 편차를 도시한 것이다. 도13 및 도14는 본 발명의 제1 방식을 따른 4개 이상의 출력을 제공하는 것과 관계된다. 본 발명의 제2 방식을 따른 4개 이상의 출력을 제공하는 방식이 도16-도19와 관련하여 후술된다.

도13을 참조하면, 6개의 출력, 즉 좌측 전면( L_out), 중앙 전면(C_out), 우측 전면(R_out), 중앙 후면(또는 주변)(S_out), 우측 배면(RB_out), 및 좌측 배면(LB _out)이 존재한다. 3개의 전면 및 주변 출력의 경우에, 초기 수동 매트릭스는 상술된 4개의 출력 시스템(직접적인 L_t 입력, 1/2에 의해 스케일링되어 선형 결합기에 인가되어 중앙 전면을 발생시키는 L_t + R_t의 조합, 1/2로 스케일링되어 선형 결합기(82)에 인가되어 중앙 후면을 발생시키는 L_t - R_t의 조합, 직접적인 R_t 입력)의 매트릭스와 동일하다. 두개의 부가적인 후면 출력, 즉 좌측 후면 및 배면 후면이 존재하는데, 식 LB_out = L_t-b*R_t 및 RB_out = R_t-b*L_t에 따라서 입력의 상이한 조합에 대응하여, 1의 스케일링을 갖는 L_t 및 -b의 스케일링을 갖는 R_t를 선형 결합기(84)에 인가하고 -b의 스케일링을 갖는 L_t 및 1의 스케일링을 갖는 R_t를 선형 결합기(86)에 인가함으로써 발생된다. 여기서, b는 통상적으로 1보다 작은 정의 계수, 예를 들어 0.25이다. 본 발명에 필수적인 것은 아니지만 어떤 실제 시스템에서 예측되는 대칭성을 유의하라.

도13에서, 수동 매트릭스 항 이외에도, 출력 선형 결합기(88,90,92,94,96 및 98)는, 수동 매트릭스 출력을 소거하는데 필요로되는 다수의 능동 소거 항(라인(100, 102, 104, 106, 108, 110, 112, 114, 116, 118, 120, 및 122)상)을 수신한다. 이들 항은 입력 및/또는 VCAs(도시되지 않음)의 이득과 승산되는 입력의 조합 또는 입력 및 VCAs의 이득과 승산되는 입력의 조합으로 이루어진다. 상술된 바와 같이, VCAs는, 자신의 이득이 카디널 입력 상태에서 1으로 상승하여 실질적으로 다른 상태에 대해서 작게되도록 제어된다.

도13의 구성은, 규정된 상대적인 크기 및 극성에서 입력 L_t 및 R_t에 의해 제공되는 경우, 6개의 카디널 방향을 갖는데, 이들 각각은 다른 5개의 출력에서 신호의 실질적인 소거로 인해 단지 적절한 출력으로부터 신호를 발생시킨다. 두개의 인접한 카디널 방향간에서 패닝되는 신호를 나타내는 입력 상태에서, 이들 카디널 방향에 대응하는 출력은 신호를 전달하지만, 나머지 출력은 거의 또는 전혀 전달되지 않아야 한다. 따라서, 수동 매트릭스 이외에도 각 출력에 대해서, 여러개의 소거항(실제로 도13에 도시된 두개 이상)이 존재할 것이라고 예측되는데, 각각의 소거항은 다른 카디널 방향 각각에 대응하는 입력에 대해서 바람직하지 않은 출력에 대응한다. 실제로, 도13의 장치는 중앙 후면 S_out 출력(이에 따라서 결합기(82 및 94) 제거)을 제거하도록 수정되어, 중앙 후면이 제6의 카디널 방향이라기 보다는 오히려 단지 좌측 후면 및 우측 후면간의 중간의 팬이 되도록 한다.

도13의 6개의 출력 시스템중 하나 또는 이의 5개의 출력에 대해서, 6개의 가능한 소거 신호가 존재하는데, 4개는 좌측/우측 및 합/차 피드백 도출된 제어 시스템의 부분인 두쌍의 VCAs를 통해서 도출되고 두개 이상은 상술된 (후술되는 도14의 실시예를 또한 참조)바와 같이 제어된 좌측 후면 및 우측 후면 VCAs를 통해서 도출된다. 6개의 VCAs의 이득은 도7(좌측 g_l 및 우측 g_r), 도 8(g_c 합 및 g _s 차) 및 도12(g_lb 좌측 후면 및 g_rb 우측 후면)을 따른다. 소거 신호는 계산된 계수를 사용하여 수동 매트릭스 항과 합산되거나, 그렇치 않다면 후술되는 바와 같이 원치않는 크로스토크를 최소화하도록 선택된다.

모든 다른 카디널 방향에 대한 VCA 이득 및 입력 신호를 고려함으로써 각 카디널 출력에 대한 필요로되는 소거 혼합 계수에 하나가 도달하여, 이들 VCA 이득이 단지 대응하는 카디널 방향에서 신호에 대해서만 1으로 상승되고 영상이 벗어나서 이동할 때 상당히 신속하게 단위로부터 벗어나서 떨어진다는 것을 기억하라.

따라서, 예를 들어, 좌측 출력의 경우에, 중앙 전면, 우측 만, 우측 후면, 중앙 후면(5개의 출력의 경우에 실제 카디널 방향이 아님) 및 좌측 후면에 대한 신 호 상태를 고려하여야 한다.

도 13의 5개의 출력 변형에 대한 좌측 출력, 즉 L_out을 고려하라. 이것은 수동 매트릭스 L_t로부터의 항을 포함한다. 입력이 중앙에 있을 때, 즉, L_t = R_t 및 g_c = 1일 때, 출력을 소거하기 위하여 도2 또는 4의 4개의 출력 시스템과 에서 처럼 정확하게 항 -1/2*g_c*(L_t + R_t)가 필요로 된다. 입력이 중앙 후면 또는 중앙 후면 및 우측 정면간의 어느 곳(그러므로, 우측 후면을 포함)에 있을때를 소거하기 위하여, 도2 또는 4의 네개의 출력 시스템처럼 정화하게 또다시 -1/2*g_s*(L_t - R_t)를 필요로 한다. 입력이 좌측 후면을 나타낼 때를 소거하기 위하여, 이득g_lb이 도12에서 처럼 변화하는 좌측 후면 VCA으로부터의 신호를 사용한다. 이것은 명백하게, 입력이 좌측 후면의 영역에 놓일때 만 유효 소거 신호를 전달한다. 좌측 후면이 단지 L_t로 만 표시되는 좌측 정면 및 1/2*(L_t-R_t)로 표시되는 중앙 후면간의 어느곳이라고 간주되기 때문에, 좌측 후면VCA는 이들 신호 조합에 따라서 동작된다라고 예측된다.

각종 고정된 조합이 사용될 수 있지만, 이미 좌측 및 차 VCAs, 즉 g_l*L_t 및 1/2*(L_t-R_t)를 통과하는 신호의 합을 사용함으로써, 이 조합은 영역에서 패닝되는 신호의 위치에 따라서 변화하지만, 정확하지 않지만 카디널 좌측 후면 그 자체 뿐만 아니라 이들 팬에 대한 보다 양호한 소거를 제공하는 좌측 후면에서 변화한다. 좌측 및 배면간의 중간으로서 규정될 수 있는 좌측 후면 위치에서, g_l 및 g_s는 1보 다 작은 유한 값을 갖는다는 점에 유의하라. 그러므로, L_out에 대한 예측된 식은 다음과 같이 될 것이다.:

이 계수 x는, 소스가 좌측 후면 카디널 방향의 영역에 있을 때 정확한 VCA 이득의 고려사항으로 부터 경험학적으로 도출될 수 있다. 용어 [L_t]는 수동 매트릭스 항이다. 이 용어 1/2*g_c*(L_t+R_t), -1/2*g_s*(L_t-R _t) 및 1/2*v*g_lb*(L_t-R_t)는 선형 결합기(88)(도13)에서의 L_t와 조합되어 출력 오디오 신호 L_out를 도출한다. 술된 바와 같이, 도13에 도시된 두개(100 및 102)보다 두개 이상의 크로스토크 소거 항일 수 있다.

R_out에 대한 식은 유사하게 또는 대칭적으로 다음과 같이 도출된다:

항 [R_t]는 수동 매트릭스 항이다. 이 항은 -1/2*g_c*(L_t+R_t), 1/2*g_s*(L_t-R_t) 및 -1/2*x*g_rb*(g_r*R_t-g_s*(L_t-R_t))는 선형 결합기(98)(도13)에서의 R_t와 조합되어 출력 오디오 신호 R_out를 도출하는 소거항(도14 참조)를 나타낸다. 상술된 바와 같이, 도13에 도시된 두개(120 및 122)보다 두개 이상의 크로스토크 소거 항이 존재할 수 있다.

중앙 전면 출력(C_out)는, 4개의 출력 시스템 -1/2*g_l*(L_t-R_t) 및 -1/2*g_r*R_t에 대한 수동 매트릭스 항 1/2*(L_t+R_t) 더하기 좌측 및 우측 소거 항을 포함한다:

좌측 후면, 중앙 후면 또는 후측 후면에 대한 정확한 소거 항이 필요치 않는데, 그 이유는 후면(4개의 출력에서 주변)을 통해서 좌측 및 우측 정면간에서 효율적으로 패닝되어 이미 소거된다. 항 [1/2(L_t+R_t)]는 수동 매트릭스 항이다. 이 항은 -1/2*g_l*L_t 및 -1/2*g_r*R_t는 입력 (100 및 102)에 인가되어 선형 결합기(90)의 스케일링된 버젼 L_t 및 R_t과 조합되어, 출력 오디오 신호 C_out를 도출할 수 있는 소거항(도14)을 나타낸다.

좌측 후면 출력에 대하여, 상술된 바와 같은 개시 수동 매트릭스는 L_t-b*R_t이다. 좌측 만의 입력에 대해서, g_l= 1일때, 그러므로, 필요로 되는 소거항은 명백하게 -g_l*L_t이다. 우측 만의 입력에 대해서, g_r = 1일 때, 소거 항은 +b*g _r*R_t이다. 중앙 전면 입력에 대해서, L_t = R_t 및 g_c= 1에 대해서, 수동항L_t-b*R _t으로부터의 원치않는 출력은 (1-b)*g_c*1/2*(L_t-R_t)에 의해 소거될 수 있다. 우측 후면 소거항은 최적의 계수 y를 지닌 R_out에 대해서 사용되는 항과 동일한 -g_rb*(g_r*R_t -1/2*g_s*(L_t-R_t))인데, 이것은 또 다시 좌측 또는 우측 후면 상태에서의 VCA 이득으로부터 계산되거 나 경험적으로 도달될 수 있다. 따라서,

식 24와 관련하여, 항 [L_t-b*R_t]는 수동 매트릭스 항이고, 항 -g_l*L_t , + b*g_r*R_t, -1/2*(1-b)*g_c*(L_t+R_t) 및 -y*g_rb *((g_r*R_t-g_s*1/2*(L_t-R_t))은 선형 결합기(92)에서의 L_t-bR_t(도 13)과 조합되어 출력 오디오 신호 LB_out를 도출할 수 있는 소거항을 나타낸다(도14 참조). 상술된 바와 같이, 도13에 도시된 2개 (108 및 110)보다 두개 이상의 크로스토크 소거 항 입력이 존재할 수 있다.

식 25와 관련하여, [R_t-b*L_t]는 수동 매트릭스 항이고, 성분 -g_r*R_t , b*L_t*g_l, -1/2*(1-b)*g_c*(L_t+R_t) 및 -y*g_rb*((g_l*L_t +g_s*1/2*(L_t-R_t))는 선형 결합기(96)(도13)에서 R_t-b*L_t와 조합되어 출력 오디오 신호 RB_out를 도출할 수 있는 소거항을 나타낸다. 상술된 바와 같이, 도13에 도시된 두개(116 및 118)보다 두개 이상의 크로스토크 소거항이 존재할 수 있다.

실제로, 모든 계수는 유한 루프 이득 및 피드백 도출된 제어 시스템의 다른 불완전성 을 보상하도록 조정할 필요가 있는데, 이것은 정확하게 동일한 신호 레벨 을 전달하지 못하고, 6개의소거 신호의 다른 조합이 사용될 수 있다.

이들 원리는, 물론 5개 또는 6개 이상의 출력을 갖는 실시예로 확장될 수 있다. 그러나, 부가적인 제어 신호는 피드백 도출된 제어 시스템의 합/차 피드백 부분 및 좌측/우측으로부터 두개의 주요 제어 신호의 스케일링, 오프셋팅, 또는 비선형 처리의 부가적인 적용에 의해 도출되어, 이득이 α의 다른 소망의 소정값에 최대로 상승시키는 VCAs를 통해서 부가적인 소거 신호를 발생시킨다. 다른 카디널 방향 각각에서 신호의 존재시 각 출력을 고려하는 합성 공정은 부가적인 출력을 발생시키기 위하여 적절한 항 및 계수를 발생시킨다.

지금부터, 도14를 참조하면, 입력 신호 L_t 및 R_t는 L_t 입력으로부터의 좌측 매트릭스 신호 출력, R_t 입력으로부터의 우측 매트릭스 출력, 입력이 L_t 및 R_t 가 되는 선형 결합기(132)로부터의 중앙 출력을 발생시키는 수동 매트릭스에 인가되는데, 각각은 +1/2의 스케일 팩터 및 입력이 +1/2 및 -1/2의 스케일 팩터를 각각 갖는 L_t 및 R_t인 선형 결합기로부터의 주변 출력을 갖는다. 수동 매트릭스의 카디널 방향은 "좌측", "중앙" , "우측" 및 "주변"으로 지정된다. 인접 카디널 방향은 서로에 대해 90도로 축상에 놓여, 이들 방향 레벨에 대하여, 좌측은 중앙 및 주변에 인접하도록 하고, 주변은 좌측 및 우측에 인접하도록 하며, 그외 다른 것이 있을 수 있다.

좌측 및 우측 수동 매트릭스 신호는 제1 쌍의 가변 이득 회로(136 및 18) 및 이와 관련된 피드백 도출된 제어 시스템(140)에 인가된다. 중앙 및 주변 수동 매트 릭스 신호는 제2 쌍의 가변 이득 회로(142 및 144) 및 이와 관련된 피드백 도출된 제어 시스템(146)에 인가된다.

"좌측" 가변 이득 회로(136)는 이득 g_l을 갖는 전압 제어 증폭기(VCA)(148) 및 선형 결합기(150)를 포함한다. VCA 출력은 결합기(150)의 좌측 수동 매트릭스 신호로부터 감산되어, 가변 이득 회로의 전체 이득이 (1-g_l)이 되도록 하고 중간 신호를 구성하는 결합기 출력에서 가변 이득 회로의 출력이 (1-g_l)*L_t가 되도록 한다. 소거 신호를 구성하는 VCA(148)는 g_l*L_t이다.

"우측" 가변 이득 회로(138)는 이득 g_r을 갖는 전압 제어 증폭기(VCA)(152) 및 선형 결합기(154)를 포함한다. VCA 출력은 결합기(154)에서 우측 수동 매트릭스 신호로부터 감산되어, 가변 이득 회로의 전체 출력이 (1-g_r)이 되도록 하고 중간 신호를 구성하는 결합기 출력에서의 가변 이득 회로의 출력이 (1-g_r)*R_t가 되도록 한다. 이 VCA(152) 출력 신호 g_r*R_t는 소거 신호를 구성한다. (1-g_r)*R_t 및 (1-g_l)*L_t 중간 신호는 제1 쌍의 중간 신호를 구성한다. 제1 쌍의 중간 신호의 상대적인 크기는 등가가 되도록 하는 것이 바람직하다. 이것은 후술되는 관련된 피드백 도출된 제어 시스템(140)에 의해 성취된다.

"중앙" 가변 이득 회로(142)는 이득 g_c을 갖는 전압 제어 증폭기(VCA)(156) 및 선형 결합기(158)를 포함한다. 이 VCA 출력은 결합기(158)에서 중앙 수동 매트 릭스 신호로부터 감산되어, 가변 이득 회로의 전체 이득은 (1-g_c)이고 중간 신호를 구성하는 결합기 출력에서 가변 이득 회로의 출력은 1/2*(1-g_c)*(L_t + R_t)가 되도록 한다. VCA(156) 출력 신호 1/2*g_c*(L_t+R_t)는 소거 신호를 구성한다.

"주변" 가변 이득 회로(144)는 이득 g_r을 갖는 전압 제어 증폭기(VCA)(160) 및 선형 결합기(162)를 포함한다. 이 VCA 출력은 결합기(162)에서 주변 수동 매트릭스 신호로부터 감산되어, 가변 이득 회로의 전체 이득이 (1-g_s)가 되도록 하고 중간 신호를 구성하는 결합기 출력에서의 가변 이득 회로의 출력은 1/2*(1-g_s)*(L_t-R_t)가 되도록 한다. 이 VCA(160) 출력 신호1/2*g_s)*(L_t-R_t)는 소거 신호를 구성한다. 이 1/2*(1-g_s)*(L_t+R_t)및 1/2*(1-g_s)*(L_t-R_t ) 중간 신호는 제2 쌍의 중간 신호를 구성한다. 제2 쌍의 중간 신호의 상대적인 크기는 등가가 되도록 하는 것이 바람직하다. 이것은 후술되는 관련된 피드백 도출된 제어 시스템(146)에 의해 성취된다.

제1 쌍의 중간 신호와 관계된 피드백 도출된 제어 시스템(140)은 결합기(150 및 154) 각각을 수신하는 필터(164 및 166)를 포함한다. 각각의 필터 출력은 이들의 입력의 대수를 정류하여 발생시키는 로그 정류기(168 및 170)에 인가된다. 정류되고 로깅된 출력은 대향 극성을 가진채 선형 결합기(172)에 인가되는데, 입력 감산을 구성하는 이 결합기의 출력은 비반전 증폭기(174)(장치 172 및 174는 도3의 크기 비교기(30)에 대응)에 인가된다. 로깅된 신호를 감산하면은 비교 함수를 제공한다. 상술된 바와 같이, 이것은 아날로그 도메인에서 비교 함수를 구현하도록 하 는 실제 방식이다. 이 경우에, VCAs(148 및 152)는 본래 자신의 제어 입력의 역대수를 취하는 타입인데, 이로 인해 대수학을 토대로한 비교기의 제어 출력의 역대수를 취한다. 증폭기(174)의 출력은 VCAs(148 및 152)에 대한 제어 신호를 구성한다. 상술된 바와 같이, 디지털적으로 수행되는 경우, 두개의 크기를 분할하여 VCA 함수에 대한 직접 승산기로서 이 최종값을 사용하는 것이 보다 편리할 수 있다. 상술된 바와 같이, 필터(164 및 166)은 경험적으로 도출되어, 저주파수 및 매우 높은 주파수를 감쇄하는 응답을 제공하고 가청 범위의 중간에 걸쳐서 천천히 상승하는 응답을 제공한다. 이들 필터는 출력 신호의 주파수 응답을 변경하지 않는데, 이들은 피드백 도출된 제어 시스템에서 제어 신호 및 VCA 이득만을 변경한다.

제 2 쌍의 중간 신호와 관계되는 피드백 도출된 제어 시스템(146)은 VCAㄴ(158 및 162) 각각의 출력을 수신하는 필터(176 및 178)을 포함한다. 각각의 필터 출력은 자신의 입력을 정류하여 발생시키는 로그 정류기(180 및 182)에 인가된다. 정류되고 로깅된 출력은 대향 극성을 가진채 선형 결합기(184)에 인가되는데, 입력을 구성하는 이 결합기의 출력은 비반전 증폭기(186)에 인가된다(장치(184 및 186)은 도3의 크기 비교기(30)에 대응). 피드백 도출된 제어 시스템(146)은 제어 시스템(140)과 동일한 방식으로 동작한다. 증폭기(186)의 출력은 VCA(158 및 162)에 대한 제어 신호를 구성한다.

부가적인 제어 신호는 피드백 도출된 제어 시스템(140 및 146)의 제어 신호로부터 도출된다. 제어 시스템(140)의 제어 신호는 제1 및 제2 스케일링, 오프셋, 반전 등의 기능부(188 및 1990)에 인가된다. 제어 시스템(146)의 제어 신호는 제1 및 제2 스케일링, 오프셋, 반전 등의 기능부(192 및 194)에 인가된다. 기능부(188, 190, 192, 194)는 상술된 극성 반전, 진폭 오프셋팅, 진폭 스케일링 및/또는 비선형적인 처리중 하나 이상을 포함할 수 있다. 또한, 상기 설명을 따르면, 기능부(188 및 192) 및 기능부(190 및 194)의 보다 작고 보다 큰 출력은 보다 작거나 보다큰 기능부(196 및 198) 각각에서 취해져, 좌측 후면 VCA(200) 및 우측 후면 VCA(202) 각각에 인가되는 부가적인 제어 신호를 발생시킨다. 이 경우에, 부가적인 제어 신호는 상술된 방식으로 도출되어, 좌측 후면 소거 신호 및 우측 후면 소거 신호를 발생시키는데 적합한 제어 신호를 제공한다. 좌측 후면 VCA(200)로의 입력은 선형 결합기(204)에서 좌측 및 주변 소거 신호를 가산적으로 결합함으로써 얻어진다. 우측 후면 VCA(202)는 선형 결합기(204)에서 우측 및 주변 소거 신호를 감산적으로 결합함으로써 얻어진다. 대안적으로 그리고 보다 덜 바람직하게는, VCA(200 및 202)로의 입력은 좌측 및 주변 수동 매트릭스 출력 및 우측 및 주변 수동 매트릭스 출력 각각으로부터 도출될 수 있다. 좌측 배면(VCA)(200)의 출력은 좌측 배면 소거 신호 g_lb *1/2*((g_l*L_t+g_s(L_t-R_t))이다. 우측 배면 VCA(202)의 출력은 우측 배면 소거 신호 g_rb*1/2*((g_r*R_t+g_s(L_t-R_t))이다.

도15는 본 발명의 양상을 구체화하는 실제 회로를 도시한 개요적인 회로도이다. 도시된 저항값은 옴이다. 표시되지는 않았지만, 커패시터 값은 마이크로패럿이다.

도15에서, "TL074"는 오디오 전치증폭기 장치 및 고신뢰성을 위한 텍사스 인 스트루먼트의 quad low-noise JFET-input(고 입력 임피던스) 범용 연산 증폭기이다. 이 장치의 상세한 사항은 공개된 문헌에서 광범위하게 이용된다. 데이터 시트는 <<http://www. ti. com/sc/docs/products/analog/t1074.html>>에서의 인터넷상에서 찾을 수 있다.

도 15의 "SSM-2120"는 오디오 장치용 모노리딕 집적 회로이다. 두개의 VCA 및 두개의 레벨 검출기를 포함하여, 자신들의 크기에 따라서 레벨 검출기에 제공되는 신호의 감쇄 또는 이득을 대수 제어한다. 이 장치의 상세 사항은 공개된 문헌에서 폭넓게 이용된다. 데이터 시트는 <<http://www.analog.com/pdf/1788_c.pdf>>에서의 인터넷상에서 찾을 수 있다.

다음 표는 이 문헌에서, VCA 출력에서의 라벨 및 도15의 수직 버스상의 라벨에 대해 사용되는 항과 관계한다.

도15에서, 출력 매트릭스 저항으로 진행하는 와이어상의 라벨은 그들의 소스가 아니라 신호의 함수를 전달하도록 의도된다. 따라서, 예를 들어, 좌측 전면 출 력에 도달하는 상부 소수 와이어는 다음과 같다.

도15에서 라벨	의미
LT	Lt 입력으로부터의 기여도
CF 소거	중앙 전면 소스에 대한 원치않는 출력을 소거하기 위한 신호
LB 소거	좌측 후면 소스에 대한 원치않는 출력을 소거하기 위한 신호
BK 소거	후면 소스에 대한 원치않는 출력을 소거하기 위한 신호
RB 소거	우측 후면소스에 대한 원치않는 출력을 소거하기 위한 신호
LF GR	팬이 전면을 가로지르도록 하기 우하여 좌 측 전면 이득 상승은 보다 일정한 소리세기를 제공

도15에서, VCA 항의극성이 무엇이든지 간에, 매트릭스 자체는 임의의 항(U2C 등)을 반전시킨다. 게다가, 도15에서 "서보"는 본원에 서술된 바와 같은 피드백 도출된 제어 시스템이라 한다.

식 9-12 및 식 21-25를 검사하면, 출력 신호의 발생에 대해 부가적인 등가의 방식, 간략하게 상술된 본 발명의 제2 방식을 제안한다. 제2 방식을 따르면, 중간 신호가 발생되어 서보에 의해 등가가 되도록 하지만, 중간 신호는 출력 신호에 직접적으로 기여하는 것이 아니라, 대신에, 서보에 제공된 신호가 가변 매트릭스를 제어하는 데 사용되는 계수를 발생시키는데 사용된다. 예를 들어, 식 9를 고려하라. 이 식은 모든 L_t 항 및 모든 R_t 항을 수집함으로써 재기록 된다.

L_out =[1/2*(1-g_c)+1/2(1-g_s)]L_t+[1/2*(1-g_c)-1/2*(1-g _s)]R_t (식 26)

Lt 항의 계수는 "Al"로서 기록되고, Rt 항의 계수는 "Ar"로서 기록되어, 식(26)이 다음과 같이 표시되도록 한다.

Lout = Al*Lt+Ar*Rt (식 27)

유사하게, Cout(식 10), Rout(식 11) 및 Sout(식 12)는 다음과 같이 기록될 수 있다.

동일한 방식으로, 식(21-25)는 모든 Lt 항 및 모든 Rt 항을 수집하도록 재기록되어, 식 21-25가 식 27-30의 방식으로 표현되도록 한다. 각각의 경우에, 출력 신호는 가변 계수 × 입력 신호 Lt중 입력 신호 더하기 가변 계수 ×입력 신호 Rt의 다른 입력 신호의 합이다. 따라서, 본 발명을 구현하는 부가적인 등가 방식은 가변 Al, Ar 등을 도출하는 신호를 발생시키는데, 이 신호의 일부 또는 전부는 등가 크기가 되게 하는 서보 장치를 사용함으로써 발생된다. 이 부가적인 방식이 아날로그 및 디지털 구현 둘다에 적용될 수 있다. 디지털 구현에 특히 유용한데, 그 이유는 예를 들어, 디지털 도메인에서 일부 처리가 후술되는 바와 같이 보다 낮은 샘플링 율로 수행될 수 있기 때문이다.

도16-19는 본 발명을 구현하는 부가적인 등가 방식이라 언급되는 소프트웨어 디지털 구현을 기능적으로 설명한다. 실제로, 소프트웨어는 ANSI C 코드 언어로 기록되고 범용 디지털 처리 집적 회로 칩상에서 구현된다. 32kHz, 44.1kHz 또는 48kHz의 샘플링 율 또는 오디오 처리하는데 적합한 그외 다른 샘플링 율이 사용될 수 있다. 도16-19는 반드시 도14 실시예에 앞서 서술된 디지털 소프트웨어 버젼이어야 한다.

도16A를 참조하면, 기능 블록도가 도시되어 있는데, 이 블록도에서 오디오 신호 경로(점선의 수평선 위) 및 제어 신호 경로(점선의 수평선 아래)에 존재한다. Lt 입력 신호는 이득 기능부(210)(따라서 Lt'로 됨) 및 선택적인 지연 기능부(212)를 통해서 적응형 매트릭스 기능부(214)로 인가된다. 유사하게, Rt 오디오 입력 신호는 이득 기능부(216) (따라서, Rt'로 됨) 및 선택적인 지연 기능부(218)를 통해서 적응형 매트릭스 기능부(214)로 인가된다. 이득 기능부(210 및 216)는 주로 입력 신호 레벨의 균형을 맞춰 -3dB만큼 입력을 스케일링하여 출력 클리핑을 최소화 한다. 이들은 본 발명의 필수 부분을 형성하는 것은 아니다. Lt 및 Rt는 예를 들어, 아날로그 오디오 신호의 32kHz, 44kHz 또는 48kHz에서 샘플링되어 취해진다.

Lt' 및 Rt' 신호는 또한 4개의 출력, Lt', Rt', Ft' 및 BT를 제공하는 수동 매트릭스 기능부(2200에 인가된다. 이 Lt' 및 Rt' 출력은 Lt' 및 Rt' 입력으로부터 직접적으로 취해진다. Ft 및 Bt를 발생시키기 위하여, Rt' 및 Lt' 각각은 스케일링 기능부(222 및 224)에서 0.5만큼 스케일링된다. Lt' 및 Rt'의 0.5 스케일링된 버젼은 결합 기능부(226)에서 합산되어, Ft를 발생시키고, Lt'의 0.5 스케일링된 버젼은 결합 기능부(228)에서 Rt'로부터 감산되어 Bt(따라서, Ft = (Lt'+Rt')/2 및 Bt = (-Lt' + Rt')/2)를 발생시킨다. 0.5 이외의 스케일링이 사용될 수 있다. Lt', Rt', Ft 및 Bt는 가변 이득 신호 발생기 기능부(230)(기능부(230)은 후술되는 바와 같은 서보를 포함)에 인가된다.

수동 매트릭스 신호에 응답하여, 발생기 기능부(230)은 차례로 매트릭스 계수 발생기 기능부(232)에 인가되는 6개의 제어 신호 gL, gR, gF, gB, gLB 및 gRB를 발생시킨다. 6개의 제어 신호는 도14의 VCAs(136, 138, 156, 160, 200 및 202)의 이득에 대응한다. 원리적으로, 이들은 도14 회로 장치의 이득 제어 신호와 동일하게 될 수 있다. 실제로, 이들은, 상세 사항의 실행에 따라서 임의적으로 이들 신호에 근접하게 될 수 있다. 이하에 보다 상세하게 설명되는 바와 같이, 가변 이득 신호 발생기 기능부(230)는 본원에서 소위 "서보"를 포함한다.

6개의 제어 신호에 응답하여, 발생기 기능부(232)는 이하에 보다 상세하게 설명되는 바와 같은 mat.a, mat.b, mat.c, mat.d, mat.e, mat.f, mat.g, mat.h, mat.i, 및 mat.l로 지정된 12개의 매트릭스 계수를 도출한다. 원리적으로, 기능부(230 및 232)간의 함수 분할은 방금 서술된 바와 같이 될 수 있으며, 대안적으로, 서보를 포함하는 기능부(230)는 서보(즉, 후술되는 "LR" 및 "FB" 에러 신호 )내에 발생된 두개의 신호만을 발생시켜 기능부(232)에 인가하고 나서, 기능부(232)는 6개의 제어 신호로부터 그리고 LR 및 FB로부터 gL, gR, gF, gB, gLB 및 gRB를 도출하여, 12개의 매트릭스 계수 신호(mat.a, 등)를 발생시킨다. 대안적으로 그리고 등가적으로, 12개의 매트릭스 계수는 LR 및 FB 에러 신호로부터 직접 도출될 수 있다. 도16B는 단지 두개의 신호, 즉 LR 및 FB 에러 신호를 매트릭스 계수 발생기 기능부에 인가하는 대안적인 가변 이득 신호 발생기 기능부(230)를 나타낸다.

이하에 보다 상세하게 설명되는 바와 같이, gL 및 gR 제어 신호는 LR 제어 신호로부터 도출되며, gF 및 gB 제어 신호는 FB 에러 신호로부터 도출될 수 있고, gLB 및 gRB 제어 신호는 LR 및 FB 에러로부터 도출될 수 있다. 따라서, 출력을 위한 적응형 매트릭스 계수는 대안적으로 6개의 제어 신호 gL, gR 등을 중간으로서 사용함이 없이 LR 및 FB 에러 신호로부터 직접적으로 도출될 수 있다.

적응형 매트릭스 기능부(214), 즉 이하에 보다 상세하게 서술되는 6 ×2 매트릭스는 입력 신호 Lt' 및 Rt' 및 발생기 기능부(232)로부터의 매트릭스 계수에 응답하여 출력 신호 L(좌측), C(중앙), R(우측), Ls(좌측 주변), Bs(후면 주변) 및 Rs(우측 주변)를 발생시킨다. 6개의 출력들중 각종 출력은 바람직한 경우 생략될 수 있다. 예를 들어, 이하에 보다 상세히 설명되는 바와 같이, BS 출력은 생략되거나, 대안적으로, Ls, Bs 및 Rs 출력은 생략될 수 있다. 약 5밀리초(ms)의 지연은 이득 제어 신호의 발생 시간(이것을 종종 "룩 어헤드"라 한다)를 수용하기 위하여 선택적인 입력 지연(212 및 218)에서 바람직하다. 이 5ms의 지연 시간은 경험적으로 결정되고 중요하지 않다.

도17, 도18 및 도19는 이득 제어 신호가 가변 이득 신호 발생기 기능부(232)에 의해 어떻게 발생되는지를 도시한 것이다. 도17은 Lt' 및 Rt'에 응답하여 gL 및 gR 제어 신호를 발생시키는 좌측/우측 서버 기능부를 도시한 것이다. 도18은 Ft 및 Bt에 응답하여 gF 및 gB 제어 신호를 발생시키는 정면/후면 서보 기능부를 도시한 것이다. 도19는 정면/후면 서보 기능부(도17)에 제공되는 FB 에러 신호 및 좌측/우측 서보 기능부(도18)에 제공되는 LR 에러 신호에 응답하여 gLB 및 gRB 제 어 신호를 발생시키는 기능부를 되한 것이다. 단지 4개의 출력 채널이 바람직한 경우, 도19의 기능은 생략되고, 적절한 변경이 발생기 기능부(232) 및 적응형 매트릭스 기능부(214)에서 이루어진다.

도17을 참조하면, Lt' 신호는 결합 기능부(240) 및 Lt'를 이득 제어 팩터 gL 과 승산시키는 승산 기능부(242)에 인가된다. 승산 기능부(240)의 출력은 결합 기능부(240)에서 Lt'로부터 감산된다. 따라서, 기능부(240)의 출력은 (1-gL)*Lt'로서 표현되고 중간 신호를 구성한다. 도17의 서보 장치는 결합 기능부(240)의 출력에서의 중간 신호가 후술되는 결합 기능부(250)의 출력에서의 중간 신호와 동일하게 되도록 동작한다. 제어 경로(및 전체 디코더)가 응답하는 주파수를 제한시키기 위하여, 결합 기능부(240) 출력은 대역 필터 기능부(244)에 의해 필터링되는데, 이것은 약 200Hz에서 약 135kHz 까지의 대역통과를 갖는 4차 특성을 갖는다. 다른 대역통과 특성은 설계자의 기준에 따라서 적합하게 될 수 있다.

실제 실시예에서, 대역통과 필터는 두개의 독립적인 부 2극 저역통과 필터 및 2극/2 제로 고역통과 필터로서 모델링되는 아날로그 필터를 토대로 한 응답을 갖는다. 이 아날로그 특성은 다음과 같다.

필터 특성을 디지털 도메인으로 변환시키기 위하여, 고역 통과 필터는 쌍일차 변환을 사용하여 이산화되고, 저역 통과 필터는 아날로그 필터의 -3dB 컷오프 주파수(13,466Hz)에서 프리워핑하면서 쌍일차 변환을 사용하여 이산화될 수 있다. 이산화는 32kHz, 44.1kHz, 및 48kHz 샘플링 주파수에서 수행될 수 있다.

대역통과 필터링된 신호는 절대값 기능부(246)에 의해 정류된다. 그리고 나서, 정류되고 필터링된 신호는 바람직하게는 약 800ms의 시정수를 갖는 1차 스무딩 기능부(248)에 의해 스무드된다. 다른 시정수는 설계자의 기준에 따라서 적합하게 될 수 있다. 이 Rt' 신호는 결합 기능부(250), 승산 기능부(252), 대역통과 필터 기능부(254), 절대값 기능부(256) 및 스무딩 기능부(258)에 의해 동일한 방식으로 처리된다. 결합 기능부(250)의 출력은 형태 (1-gR)*Rt'의 중간 신호잉다. 도17의 서보 장치는 결합 기능부(250)의 출력에서의 중간 신호가 상술된 결합 기능부(240)의 출력에서의 중간 신호와 등가가 되도록 동작한다. 스무딩 기능부(248)로부터의 처리된 Lt' 신호 및 스무딩 기능부(258)로부터의 처리된 Rt' 신호는 각각의 스케일링 기능부(260 및 262)에 인가되는데, 이 기능부는 A0 스케일 팩터(AO는 다음의 로그 기능부로의 입력이 제로가 될 가능성을 최소화하기 위하여 선택됨)를 인가한다. 그리고 나서, 이로 인한 신호는 각각의 로깅 기능부(264 및 266)에 인가되는데, 이 기능부는 로그를 자신의 기본적인 두개의 입력에 제공한다. 이로 인한 로깅된 신호는 각각 스케일링 기능부(268 및 270)에 인가되는데, 이 기능부는 A1 스케일링 팩터(다음의 결합기(272)의 출력이 정상 상태 신호 상태동안 적어도 작게되도록 선택됨)를 인가한다. 그리고 나서, 이로 인해 처리된 Rt' 신호는 결합 기능부(272)에서 최종 처리된 Lt'로부터 감산되며, 이것의 출력은 A2 스케일링 팩터(A2의 값은 이득이 인가된 신호 가 진폭면에서 증가함에 따라서 떨어지는 다음의 가변 이득 기능과 관련한 서보 속도에 영향을 미침)를 인가한다. 스케일링 기능부(274)의 출력은 가변 이득 기능부(276)에 인가된다. 바람직하게는, 도면에서 전달 함수의 형태로 도시된 바와 같이, 가변 이득 함수는 3부분에서 구분적인-선형(piecewise-linear)인데, 이들 부분은 제1 부의 값에서 제1의 정의 값 범위내의 진폭을 갖는 제1 선형 이득 및 보다 부의 또는 보다 정의 신호에 대하여 제2의 보다 낮은 선형 이득을 갖는다. 실제 실행시, 전달 함수는 다음의 의사코드 표현법으로 규정된다.

대안적으로, 3개이상의 구분적인 선형 세그먼트를 사용하여 보다 스무드한 비선형 전달 함수를 제공하면, 수행성능을 개선시키지만 보다 큰 처리 전력을 필요로 한다. 가변 이득 기능부의 출력은 부가적인 1차 스무딩 기능부(278)에 인가된다. 바람직하게는, 스무딩 기능부는 약 2.5ms의 시정수를 갖는다. 그리고 나서, "LR" 신호로 지정될 수 있는 신호는 스케일링 팩터 기능부(280)에 의해 A3의 팩터만큼 스케일링되어 두개의 경로에 인가된다. 한 경로, 즉 gL 신호를 발생시키는 경 로에서, A3-스케일링된 LR 신호는 결합 기능부(282)에서 스케일 팩터(A4)와 합산된다. 그리고 나서, 결합된 신호는 기본적인 두개의 지수자 또는 역대수 기능부(284)에서 지수화되어(따라서 종전의 로깅 연산을 겪음) 사용되는 gL 신호를 발생시켜 승산기 기능부(242)에서 시간 L_t'를 승산한다. 다른 경로, 즉 gR 신호를 발생시키는 경로에서, A3 스케일링된 LR 신호는 결합 기능부(286)에서 스케일 팩터A4로부터 감산된다. 그리고 나서, 결합된 신호는 기본적인 두개의 지수자 기능부(288)에서 지수화되어 승산기 기능부(252)에서 시간 Rt'를 승산하기 위하여 사용된다.

도17의 좌측/우측 서보의 동작은 도14의 좌측/우측 서보(140)의 동작과 비교될 수 있다. 각각의 역대수 기능부의 출력을 통해서 스무딩 기능부(278)의 출력으로부터의 전달 함수는 도14에서 VCA(148, 152, 156)등과 같은 VCA의 이득을 모델링한다. 신호 gL 및 gR은 VCA 이득과 등가이다. gL이 증가할 때, gR은 종래 서술된 서보 장치에서 처럼 감소하고 그 역도 마찬가지 이다. 따라서, gL 및 gR은 에러 신호 LR로부터 직접적으로 도출된다. 좌측/우측 서보의 출력만이 gL 및 gR 신호이다. 점선(289)내의 기능부는 다운샘플링되는데, 계산은 보다 적은수의 샘플, 예를 들어 8개의 샘플 당 단지 1회 만을 필요로되는데, 그 이유는 프로세싱이 보다 낮은 속도에서 발생할 정도로 충분히 천천히 변화하기 때문이다. 본 발명의 실제 실시예 및 본원에 서술된 예에서, 8에 의한 다운샘플링이 서술되었지만, 다른 팩터에 의한 다운샘플링이 사용될 수 있다는 것을 알수 있을 것이다. 다운샘플링에 의해, 계산 복잡도는 최종 오디오 출력의 어떠한 큰 열화 없이 감소된다. 이와 같은 열화는 후 술되는 바와 같이 적절한 업샘플링에 의해 완화될 수 있다.

도18의 전면/후면 서보는 도17의 좌측/우측 서보와 반드시 동일하다. 도17의 기능부에 대응하는 기능부는 동일한 참조 번호로 지정되어 있지만 프라임(') 표기가 되어 있다. 게다가, Ft는 Lt를 대체하며, Bt는 Rt'를 대체하며, gF는 gL를 대체하며, gB는 gR을 대체하고 FB는 LR을 대체한다. 도17의 좌측/우측 서보의 경우에, gF 및 gL은 에러 신호 FB로부터 직접적으로 도출된다.

실제 실시예에서, 도17 및 도18의 좌측/우측 및 정면/후면 서보에 사용되는 AO 내지 A4는 다음과 같다.

도19는 도16A-D의 실시예 및 본 발명의 다른 실시예에 사용하는데 적합한 좌측 후면 및 우측 후면 제어 신호의 디지털 도메인에서의 편차를 도시한 기능적인 블록도이다. 지금부터, 도19를 참조하면, 도17의 좌측/우측 서보로부터의 LR 신호는 두개의 경로에 인가된다. 한 경로에서, 이는 승산 기능부(290)에서 -1과 이를 승산함으로써 반전된다. 그리고 나서, 반전된 신호는 보다 큰 반전된 LR 신호 또는 또 다른 신호, 즉 FB 신호의 스케일링된 버젼을 취하는 최대 기능부(292)에 인가된다. 다른 경로에서, LR 신호는 보다 큰 LR 신호 또는 또 다른 신호, 즉 FB 신호의 스케일링된 버젼을 취하는 또 다른 최대 기능부(294)에 직접적으로 인가된다.

도18의 정면/배면 서보로부터의 FB 신호는 승산 기능부(296)에서 스케일 팩터 B0와 승산된다. BO의 값은 최대 이득이 배면 반원(따라서, 도16A-D의 적응형 매트릭스(214)의 Ls(좌측 주변) 및 Rs(우측 주변)의 위치를 규정)에서 발생하는 각도를 규정한다. 이 각도는 도14의 아날로그 실시예에와 실질적으로 동일하게 되도록 선택될 수 있다(필요로 되지 않음). 그리고 나서, BO 스케일링된 FB 신호는 상술된 바와 같은 최대 기능부(292 및 294)에 입력중 한 입력으로서 인가된다. 기능부(292 및 294)로부터의 "보다 큰" 신호는 승산 기능부(296 및 298) 각각에서 팩터B1과 승산된다. 이득 팩터 B1의 값은 출력 gLB 및 gRB이 1을 초과할 가능성을 최소화하기 위하여 선택된다. B1 스케일링된 신호 각각은 최소 기능부(300 및 302) 각각에 의해 제한된다. 두가지 최소 기능부는 동일한 제한 특성, 바람직하게는 제한 기능부로의 정의 입력이 제로로 클램프되는 특성을 갖는다. 그리고 나서, 각각의 제한된 신호는 승산 기능부(304 및 306) 각각에서 팩터(B2)와 승산되고 나서 가산적인 결합 기능부(308 및 310) 각각에 의해 오프셋된다. 그리고 나서, B2/B3 스케일링된 신호는 각각의 기본적인 두개의 지수자 기능부(312 및 314)(따라서 종래의 로깅 동작을 행하지 않음)에서 지수화된다. 이 최종적인 신호는 가산적인 결합 기능부(316 및 318) 각각에서 값(B4)에 의해 오프셋되고 나서 승산 기능부(320 및 322)각각에서 팩터(B5)에 의해 승산된다. 승산 기능부(320)의 출력은 이득 함수 gLB를 제공하고, 승산 기능부(322)의 출력은 이득 함수(gRB)를 제공한다. 각종 스케일 팩터 및 오프셋은 gLB 및 gRB가 1을 초과할 가능성을 최소화하도록 선택된다. 도19의 기능부 전부는 다운샘플링되어, 계산은 도17 및 도18 기능부의 부분에서 처럼 8개의 샘 플당 단지 1회만 필요로된다.

실제 실시예에서, BO 내지 B5 상수는 다음과 같다 :

도19의 방식에서, 두개 이상의 부가적인 제어 신호가 발생되어 부가적인 출력 방향의 편차를 손쉽게 한다. 제어 신호의 각 쌍에 대하여, 두개의 부가적인 계수 매트릭스, 즉 두개의 부가적인 출력 채널 계산 및 이 매트릭스 계수의 재최적화가 또한 행할 필요가 있다.

도16A를 참조하면, 6 ×2 적응형 매트릭스 기능부(214)는 다음 식(매 샘플마다)을 사용하여 자신의 6개의 출력(L,C, R, Ls, Bs 및 Rs)를 계산한다.

표기 "mat.a", "mat.b" 등은 가변 매트릭스 원소를 나타낸다. 이 실시예의 실제 버전에서, Bs는 모든 조건에 대하여 제로로 설정되어 5개의 출력을 제공한다. 대안적으로, 기본적인 4개의 출력만이 바람직한 경우, Ls 및 Rs는 제로로 설정될 수 있다(및 도19의 기능부는 전체 장치로부터 생략됨). 가변 매트릭스 원소(mat. x)는 다음의 식(바람직하게는 매 8개의 샘플마다 1회)(mat.k 및 mat.1은 Bs 출력이 생략될 때 필요로 되지 않음)을 사용하여 매트릭스 계수 발생기 기능부(232)에서의 룩업 테이블을 사용하여 계산되고 얻어진다.

이득 제어 신호 성분이 가변된 채로 유지되는 동안 모든 계수는 결정되면 고정된다. xO 계수(a0, b0 등)는 수동 매트릭스 계수를 나타낸다. 다른 고정된 계수는 제어 경로 기능부로부터 얻어진 가변 이득 신호에 의해 스케일링된다.

바람직하게는, 가변 매트릭스 계수(mat.x)는 업샘플링되어, 매 샘플마다 가변 매트릭스를 재계산하는 실제 복잡성 없이 가변 매트릭스의 한 상태에서 다음 상태로의 보다 스무드한 전이(매 8번째 샘플마다 보다 큰 변경 대신에 매 샘플마다 작은 변경)를 성취한다. 도16C는 스무딩/업샘플링 기능부(233)가 기능부(232)로부 터 12개의 매트릭스 계수 출력에 대해서 동작하는 또 다른 실시예를 도시한다. 대안적으로, 그리고 유사한 결과로, 제어 경로 이득 신호는 업샘플링될 수 있다. 도16D는 스무딩/업샘플링 기능부(231)가 가변 이득 신호 발생기 기능부(230)의 6개 또는 두개의 출력중 하나에 대해서 동작하는 또 다른 대안적인 실시예를 도시한다. 둘 중 한 경우에, 선형 보간이 사용될 수 있다.

제어 경로 이득 신호(gL, gR 등)가 8개의 샘플마다 발생되는 경우, 다소의 시간 차가 주 신호 경로의 오디오 샘플 및 제어 경로 출력간에서 발생된다. 업샘플링은 서형 보간, 예를 들어 본래 8개의 샘플 지연을 갖는 다는 점에서 부가적인 시간 차를 발생시킨다. 선택적인 5ms 이상의 룩어헤드는 제어 경로(대역통과 필터, 스무딩 필터)에 의해 발생된 이 및 이와 다른 최소의 시간 차를 보상하고 급속하게 변경하는 신호 상태에 전적으로 응답하는 시스템에서 발생된다.

고정된 계수는 각종 방식으로 결정되어 최적화될 수 있다. 예를 들어, 한가지 방식은 각각의 적응형 매트릭스의 출력(또는 카디널 방향)에 대응하는 엔코딩된 방향을 갖는 입력 신호에 인가하고 입력 신호의 출력과의 방향에서 대응하는 단지 출력에서의 출력이 최소가 되도록 계수를 조정한다. 그러나, 이 방식은 바람직하지 않은 사이드로브를 발생시켜, 입력 신호의 엔코딩 방향이 디코더의 카디널 방향과 다를때 출력들중 및 이 출력간에서 보다 큰 크로스토크를 발생시킨다. 바람직하게는, 계수는 대신에, 모든 엔코딩된 입력 방향에 대한 출력들중 및 이 출력들 간의 크로스토크를 최소화하도록 선택된다. 이것은 예를 들어 MATLAB("MATLAB"는 Math Works Inc.의 상표명이고 판매되고 있다)과 같은 시판된 컴퓨터 프로그램으로 도16A-D의 장치를 시뮬레이팅하고 최적화되거나 설계자에게 수용되는 결과가 얻어질 때 까지 이 계수를 반복적으로 변화시킴으로써 성취될 수 있다.

선택적으로, 가변 매트릭스 계수는 선형 보간을 사용하여 8의 팩터 만큼 업샘플링되어 매 8개의 샘플마다 단지 1회 샘플링함으로써 이득 제어 신호를 발생시키는 인지된 오디오 출력의 다소간의 감소를 감소시킨다.

이 계수는 다음과 같이(Bs가 생략되는 경우, 5 ×2 매트릭스를 발생시키며, 모든 계수 매트릭스, kx 및 lx의 최종 행은 생략됨) 6 ×2 매트릭스와 관련하여 규정된다.

하나 이상의 세트의 계수는 소망의 결과에 따라서 규정될 수 있다. 예를 들 어, 표준 세트 및 캘리포니아 샌프란시스코 소재의 Dolby Laboratories에 의해 제조되고 등록된 Pro Logic으로 공지된 아날로그 가변 매트릭스 디코딩 시스템을 에뮬레이팅하는 세트를 규정할 수 있다. 이와 같은 실제 실시예에서의 계수는 다음과 같다.

주의, Bs가 생략될 때, 상기 계수 매트릭스의 제5의 행은 생략된다.

결론

본 발명의 다른 변경 및 변형과 각종 양상을 당업자는 이해할 수 있을 것미여, 본 발명은 이들 서술된 측정 실시예에 국한되지 않는다. 그러므로, 서술된 기본적인 원리 및 본원 청구범위의 범위 및 영역내에 있는 어떤 그리고 모든 변형, 변경 및 등가물은 본 발명에 의해 포함된다.

당업자는 하드웨어 및 소프트웨어와 아날로그 및 디지털 구현과 일반적으로 동일하다는 것을 알수 있을 것이다. 따라서, 본 발명은 아날로그 하드웨어, 디지털 하드웨어, 하이브리드 아날로그/디지털 하드웨어 및/또는 디지털 신호 처리를 사용하여 구현될 수 있다. 하드웨어 요소는 소프트웨어 및/또는 펌웨어의 기능에 따라서 수행될 수 있다. 따라서, 서술된 실시예의 모든 각종 요소 및 기능(예를 들어, 매트릭스, 정류기, 비교기, 결합기, 가변 증폭기 또는 감쇄기 등)은 아날로그 또는 디지털 도메인에서의 하드웨어 또는 소프트웨어에서 구현될 수 있다.

Claims (14)

1. 두개의 입력 오디오 신호들로 부터, 방향이 연관된 적어도 세개의 오디오 신호들을 유도하기 위한 방법에 있어서,

   상기 두개의 입력 오디오 신호들에 응답하여 수동 매트릭스로 두쌍의 수동 매트릭스 오디오 신호들을 포함하는 복수의 수동 매트릭스 오디오 신호들, 제 1 축상에 놓인 방향을 표시하는 제 1 쌍의 수동 매트릭스 오디오 신호들, 및 제 2 축상에 놓인 방향을 표시하는 제 2 쌍의 수동 매트릭스 오디오 신호들을 발생하는 단계를 포함하며, 상기 제 1 및 제 2 축들은 대체로 서로간에 90도의 각을 갖으며,

   복수의 매트릭스 계수를 유도하기 위해서 상기 쌍의 수동 매트릭스 오디오 신호들을 처리하는 단계를 포함하며, 상기 처리 단계는 각 쌍의 수동 매트릭스 오디오 신호들로 부터 한쌍의 중간 신호들 [(1-gL)*Lt' 및 (1-gR)*Rt', (1-gF)*Ft' 및 (1-gB)*Bt]를 유도하는 단계 및 각쌍의 중간 신호들을 각각의 에러 신호에 응답하여 같게 강요하는 단계를 포함하며,

   상기 매트릭스 계수들에 의해서 상기 두개의 입력 신호들을 매트릭스 승산함으로서 적어도 세개의 출력 신호들을 생성하는 단계를 포함하는 것을 특징으로 하는 두개의 입력 오디오 신호들로 부터, 방향이 연관된 적어도 세개의 오디오 신호들을 유도하기 위한 방법.
2. 제 1 항에 있어서,

   각각의 에러 신호는 관련되는 한쌍의 중간 신호들의 상대적인 크기에 응답하여 발생되는 것을 특징으로 하는 두개의 입력 오디오 신호들로 부터, 방향이 연관된 적어도 세개의 오디오 신호들을 유도하기 위한 방법.
3. 제 1 또는 제 2 항에 있어서,

   상기 복수의 매트릭스 계수들은 상기 에러 신호들로 부터 유도되는 것을 특징으로 하는 두개의 입력 오디오 신호들로 부터, 방향이 연관된 적어도 세개의 오디오 신호들을 유도하기 위한 방법.
4. 제 1 또는 제 2 항에 있어서,

   상기 복수의 매트릭스 계수들은 상기 에러 신호들에 응답하여 상기 처리에의해서 발생되는 제어 신호들로 부터 유도되는 것을 특징으로 하는 두개의 입력 오디오 신호들로 부터, 방향이 연관된 적어도 세개의 오디오 신호들을 유도하기 위한 방법.
5. 제 1 항에 있어서,

   상기 방법은 좌측, 중앙, 우측 및 주변 방향과 연관된 네개의 오디오 출력 신호들을 유도하는 것을 특징으로 하는 두개의 입력 오디오 신호들로 부터, 방향이 연관된 적어도 세개의 오디오 신호들을 유도하기 위한 방법.
6. 제 1 항에 있어서,

   상기 방법은 좌측, 중앙, 우측, 좌측 주변, 후방 주변 및 우측 주변 방향과 연관된 6개의 오디오 출력 신호들을 유도하는 것을 특징으로 하는 두개의 입력 오디오 신호들로 부터, 방향이 연관된 적어도 세개의 오디오 신호들을 유도하기 위한 방법.
7. 제 1 항에 있어서,

   상기 방법은 좌측, 중앙, 우측, 좌측 주변 및 우측 주변 방향과 연관된 5개의 오디오 출력 신호들을 유도하는 것을 특징으로 하는 두개의 입력 오디오 신호들로 부터, 방향이 연관된 적어도 세개의 오디오 신호들을 유도하기 위한 방법.
8. 제 1 내지 제 7 항중 어느 한 항에 있어서,

   상기 방법은 디지털 영역에서 수행되는 것을 특징으로 하는 두개의 입력 오디오 신호들로 부터, 방향이 연관된 적어도 세개의 오디오 신호들을 유도하기 위한 방법.
9. 제 8 항에 있어서,

   상기 처리중 적어도 하나의 부분이 다운샘플되는 것을 특징으로하는 두개의 입력 오디오 신호들로 부터, 방향이 연관된 적어도 세개의 오디오 신호들을 유도하기 위한 방법.
10. 제 9 항에 있어서,

    상기 매트릭스 계수들은 업샘플되는 것을 특징으로하는 두개의 입력 오디오 신호들로 부터, 방향이 연관된 적어도 세개의 오디오 신호들을 유도하기 위한 방법.
11. 제 3항에 종속된 제 9 항에 있어서,

    상기 에러 신호들은 업샘플되는 것을 특징으로 하는 두개의 입력 오디오 신호들로 부터, 방향이 연관된 적어도 세개의 오디오 신호들을 유도하기 위한 방법.
12. 제 4 항에 종속되는 제 9 항에 있어서,

    상기 제어 신호들은 업샘플되는 것을 특징으로 하는 두개의 입력 오디오 신호들로 부터, 방향이 연관된 적어도 세개의 오디오 신호들을 유도하기 위한 방법.
13. 제 8 항에 있어서,

    지연된 입력 신호들을 생성하기 위해서 상기 입력 신호들을 지연하는 단계를 더 포함하며, 상기 처리는 상기 매트릭스 계수들에 의해서 상기 지연된 입력 신호들을 매트릭스 승산함으로서 적어도 세개의 출력 신호들을 생성하는 것을 특징으로 하는 두개의 입력 오디오 신호들로 부터, 방향이 연관된 적어도 세개의 오디오 신호들을 유도하기 위한 방법.
14. 제 13 항에 있어서,

    상기 지연 단계는 약 5 ms 만큼 상기 입력 신호들을 지연하는 것을 특징으로 하는 두개의 입력 오디오 신호들로 부터, 방향이 연관된 적어도 세개의 오디오 신호들을 유도하기 위한 방법.

Images