KR100704507B1 - 2 입력 오디오 신호들로부터 적어도 3 오디오 신호들을유도하기 위한 방법 - Google Patents

2 입력 오디오 신호들로부터 적어도 3 오디오 신호들을유도하기 위한 방법 Download PDF

Info

Publication number
KR100704507B1
KR100704507B1 KR1020027007107A KR20027007107A KR100704507B1 KR 100704507 B1 KR100704507 B1 KR 100704507B1 KR 1020027007107 A KR1020027007107 A KR 1020027007107A KR 20027007107 A KR20027007107 A KR 20027007107A KR 100704507 B1 KR100704507 B1 KR 100704507B1
Authority
KR
South Korea
Prior art keywords
signals
audio signals
passive matrix
pair
variable gain
Prior art date
Application number
KR1020027007107A
Other languages
English (en)
Other versions
KR20020065547A (ko
Inventor
제임스 더블유. 포스게이트
Original Assignee
돌비 레버러토리즈 라이쎈싱 코오포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 돌비 레버러토리즈 라이쎈싱 코오포레이션 filed Critical 돌비 레버러토리즈 라이쎈싱 코오포레이션
Publication of KR20020065547A publication Critical patent/KR20020065547A/ko
Application granted granted Critical
Publication of KR100704507B1 publication Critical patent/KR100704507B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04S—STEREOPHONIC SYSTEMS 
    • H04S3/00—Systems employing more than two channels, e.g. quadraphonic
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04S—STEREOPHONIC SYSTEMS 
    • H04S3/00—Systems employing more than two channels, e.g. quadraphonic
    • H04S3/02—Systems employing more than two channels, e.g. quadraphonic of the matrix type, i.e. in which input signals are combined algebraically, e.g. after having been phase shifted with respect to each other
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04S—STEREOPHONIC SYSTEMS 
    • H04S5/00—Pseudo-stereo systems, e.g. in which additional channel signals are derived from monophonic signals by means of phase shifting, time delay or reverberation 
    • H04S5/005—Pseudo-stereo systems, e.g. in which additional channel signals are derived from monophonic signals by means of phase shifting, time delay or reverberation  of the pseudo five- or more-channel type, e.g. virtual surround

Abstract

다양한 등가 적응형 매트릭스 장치들이 기술되어 있으며, 그 각각은 매트릭스 출력에서의 바람직하지 않은 매트릭스 크로스토크 성분들의 소거를 자동으로 초래하는 피드백-유도 제어 시스템을 포함한다. 각각의 적응형 오디오 매트릭스 장치는 두 개의 입력 신호들에 응답하여 수동 매트릭스 쌍을 발생시키는 수동 매트릭스를 포함한다. 피드백-유도 제어 시스템은 수동 매트릭스 신호들의 각 쌍에서 작동되어, 중간 신호들의 쌍의 크기들이 균등하게 되도록 강제한다. 각 제어 시스템은 가변 이득 요소들, 및 상기 가변 이득 요소들을 제어하기 위한 제어 신호들의 쌍을 발생시키는 피드백 및 비교 장치를 포함한다. 추가적인 제어 신호들은 적응형 매트릭스로부터 4 개 이상의 출력 신호들을 얻는데 사용하기 위해 두 쌍의 제어 신호들로부터 유도될 수 있다.

Description

2 입력 오디오 신호들로부터 적어도 3 오디오 신호들을 유도하기 위한 방법{METHOD FOR DERIVING AT LEAST THREE AUDIO SIGNALS FROM TWO INPUT AUDIO SIGNALS}
본 발명은 오디오 신호 처리에 관한 것이다. 상세하게는, 본 발명은 한 쌍의 오디오 입력 신호 스트림들(또는 "신호들" 또는 "채널들")로부터 세 개 이상의 오디오 신호 스트림들을 유도하는 "적응형"(또는 "능동형") 오디오 매트릭스 방법을 사용하는 "다지향성"(또는 "다채널") 오디오 디코딩에 관한 것이다. 본 발명은 각각의 신호가 방향과 관련되고 인코딩 매트릭스에 의해 보다 작은 수의 신호들로 조합되는 오디오 신호들을 복원하기 위해 유용하다. 본 발명이 그러한 의도적인 매트릭스 인코딩에 관련하여 기술되지만, 본 발명은 임의의 특정 매트릭스 인코딩과 사용될 필요는 없으며 2-채널 재생을 위해 원래 기록된 물질로부터 만족한 지향성 효과를 발생시키는데 유용함이 이해되어야 한다.
오디오 매트릭스 인코딩 및 디코딩은 종래 기술분야에 잘 공지되어 있다. 예를 들면, 소위 "4-2-4" 오디오 매트릭스 인코딩 및 디코딩에서, 통상 (예를 들면, 좌, 중앙, 우 및 서라운드, 또는 좌 전방, 우 전방, 좌 후방 및 우 후방 같은)4 기본 방향들과 관련된, 4개의 소스 신호들은 두 신호들로 인코딩된 진폭-위상 매트릭 스이다. 두 신호들은 전송되거나 또는 저장되며, 이후 최초 4 소스 신호들의 근사치를 복원하기 위하여 진폭-위상 매트릭스 디코더에 의해 디코딩된다. 디코딩된 신호들은 매트릭스 디코더들이 디코딩된 오디오 신호들 사이에서 크로스토크의 잘 공지된 단점을 겪기 때문에 근사치이다. 이상적으로, 디코딩된 신호들은 신호들 사이에서 무한 분리를 사용하여 소스신호들과 등가가 되어야 한다. 그러나, 매트릭스 디코더들내 고유의 크로스토크는 인접 방향들과 관련된 신호들 사이의 3dB 분리만을 초래한다. 매트릭스 특성이 변하지 않는 오디오 매트릭스는 "수동" 매트릭스로서 당 분야에 공지되어 있다.
매트릭스 디코더들내 크로스토크의 문제를 극복하기 위하여, 디코딩된 신호들간의 분리를 개선시키고 소스 신호들을 보다 근접하게 근사시키기 위해, 디코딩 매트릭스 특성들을 적합하게 변화시키는 것이 종래 기술에 공지되어 있다. 그러한 능동 매트릭스 디코더 중 하나의 잘 공지된 실시예는, 본문에 그 전체가 참고로 인용되는 미국 특허 제4,799,260호에 기술된, 돌비 프로 로직(Dolby Pro Logic) 디코더이다. 제'260호 특허는 그것 이전의 다수의 특허들을 인용하고 있는데, 이 다수의 특허들은 다양한 다른 형태의 적응형 매트릭스 디코더들을 기술하고 있다. 다른 종래 기술 특허는 미국 특허 제5,625,696호; 제5,644,640호; 제5,504,819호; 제5,428,687호; 및 제5,172,415호를 포함하는, 본 발명자에 의한 특허들을 포함하고 있다. 각각의 이 특허들은 또한 본문에 참고로 전체가 인용되고 있다.
종래 기술의 적응형 매트릭스 디코더들이 재생된 신호들의 크로스토크를 감소시키고 원 신호를 보다 근접하게 복사하도록 의도되었지만, 종래기술은 그 대다 수가 복잡하고 다루기 힘들며, 디코더를 단순화하고 디코더의 정밀도를 개선시키기 위해 사용될 수 있는 디코더의 중간 신호들 사이의 바람직한 관계들을 인지하는데 실패한 그러한 방식들로 시행되었다.
따라서, 본 발명은 적응형 매트릭스 디코더들의 중간 신호들 사이에서 이전에는 진가가 인정되지 않은 관계들을 인지하고 채용하는 방법들 및 장치들에 관한것이다. 이러한 관계들의 개발은 바람직하지 않은 크로스토크 성분들이, 특히, 음의 피드백을 사용하는 자동 자기-소거 장치(self-cancelling arrangements)를 사용하여 용이하게 소거되도록 했다.
발명의 개시
본 발명의 제1양태에 따라, 본 발명은 두개의 입력 오디오 신호들로부터 적어도 세개의 오디오 출력 신호들을 유도하되, 여기에서, 네개의 오디오 신호들이 두 개의 오디오 신호들에 응답하여 두 쌍의 오디오 신호들을 발생시키는 수동 매트릭스에 의해 두 입력 오디오 신호들로부터 유도되는 방법을 포함한다: 제1쌍의 유도된 오디오 신호들은 제1축 상에 놓여진 방향들을 나타내고("좌" 및 "우" 신호들 같은), 제2쌍의 유도된 오디오 신호들은 제2축 상에 놓여진 방향들을 나타내며("중앙" 및 "서라운드" 신호들 같은), 상기 제1 및 제2축들은 실질적으로 서로에 대해 상호 직교된다. 유도된 오디오 신호들의 각각의 쌍들은 중간 오디오 신호들의 개개의 제1 및 제2 쌍들(좌/우 및 중앙/서라운드 쌍들 각각)을 발생시켜 각 쌍의 중간 오디오 신호들내 오디오 신호들의 상대적인 진폭들의 크기들이 균등하도록 강제되게 처리된다. 제1쌍(좌/우 쌍)의 중간신호들이 발생되는 유도된 오디오 신호들의 쌍(좌/우 쌍)의 축 상에 놓은 제1 방향을 나타내는 (좌 출력 신호 Lout 같은)제1 출력 신호는 각각의 제 2쌍(중앙/서라운드 쌍)의 중간 오디오 신호들의 적어도 한 성분을 동일한 극성과 적어도 결합시킴으로써 발생된다. 제1쌍(좌/우 쌍)의 중간신호들이 발생되는 유도된 오디오 신호들의 쌍(좌/우 쌍)의 축 상에 놓은 제2 방향을 나타내는 (우 출력 신호 Rout 같은)제2 출력 신호는 각각의 제 2쌍(중앙/서라운드 쌍)의 중간 오디오 신호들의 적어도 한 성분을 반대 극성과 적어도 결합시킴으로써 발생된다. 제2쌍(좌/우 쌍)의 중간신호들이 발생되는 유도된 오디오 신호들의 쌍(중앙/서라운드 쌍)의 축 상에 놓인 제1 방향을 나타내는 (중앙 출력 신호 Cout 또는 서라운드 출력 신호 Sout 같은)제3 출력 신호는 각각의 제 1쌍(좌/우 쌍)의 중간 오디오 신호들의 적어도 한 성분을 동일한 극성 또는 반대 극성과 적어도 결합시킴으로써 발생된다. 선택적으로, 제2쌍(좌/우 쌍)의 중간신호들이 발생되는 유도된 오디오 신호들의 쌍(중앙/서라운드)의 축 상에 놓인 제2방향을 나타내는 (제3출력 신호가 입력되는 출력 신호 Cout인 경우의 서라운드 출력 신호 Sout, 또는 제3출력 신호가 Sout인 경우의 Cout 같은)제4 출력 신호는, 제3출력 신호가 동일한 극성과 결합되어 발생되면, 반대 극성과 적어도 결합되어 발생되고, 제3출력 신호가 각각의 상기 제1쌍(좌/우 쌍)의 중간 오디오 신호들의 적어도 한 성분을 반대 극성과 결합시켜 발생된다면 동일한 극성과 결합시킴으로써 발생된다.
디코딩된 신호들 중에서 이전까지는 제대로 평가되지 않았던 관계들은 각 쌍 의 중간 오디오 신호들의 크기들을 균등하도록 강제함으로써, 디코딩된 출력 신호들에서 바람직하지 않은 크로스토크 성분들이 실질적으로 억제되는 것이다. 원리는 실질적인 크로스토크 소거를 달성하기 위하여 완전한 균등성을 필요로하지는 않는다. 그러한 처리는 바람직하지 않은 크로스토크 성분들의 자동 소거를 초래하도록 작동하는 음의 피드백 배열장치들을 사용하여 용이하게 그리고 바람직하게 구현된다.
본 발명은 등가의 토폴로지를 가지는 실시예들을 포함한다. 상기된 바와 같이, 모든 실시예에서, 중간 신호들은 입력 신호들의 쌍 상에서 작동하는 수동 매트릭스로부터 유도되며 이런 중간 신호들은 균등하도록 강제된다. 제1토폴로지를 포함하는 실시예에서, 중간 신호들의 소거 성분은 출력 신호들을 발생시키기 위해 (입력 신호들상에서 작동하는 수동 매트릭스로부터 또는 그밖의 다른 것으로부터) 수동 매트릭스 신호들과 결합된다. 제2토폴로지를 포함하는 실시예에서, 중간 신호들의 쌍들은 출력 신호들에 결합된다.
본 발명의 다른 양상들은 추가적인 출력 신호들을 발생시키기 위한 추가적인 제어 신호들의 유도를 포함한다.
본 발명의 주 목적은 정밀도를 위한 특별한 요건이 필요없는 회로를 사용하고 제어 경로의 비정상적인 복잡성을 필요로 하지 않는, 광범위한 입력 신호 조건들 하에서 측정가능하게 그리고 인지되게 높은 고도의 크로스토크 소거를 달성하는 것이다.
본 발명의 다른 목적은 종래 기술 회로들 보다 단순하거나 또는 저 비용의 회로를 사용하여 고성능을 달성하는 것이다.
도1은 본 발명을 이해하는데 유용한 종래 기술의 수동 디코딩 매트릭스의 기능 및 개략 다이어그램이다.
도2는 수동 매트릭스 출력의 가변적으로 스케일링된 버젼들이 선형 결합기들내 불변 수동 매트릭스 출력들과 합산되는 본 발명을 이해하는데 유용한 종래 기술의 능동 매트릭스 디코더의 기능 및 개략 다이어그램이다.
도3은 좌우 VCA들 및 도2의 합 및 차 VCA들 및 본 발명의 다른 실시예들에서의 VCA들을 위해 본 발명에 따른 피드백-유도 제어 시스템의 기능 및 개략 다이어그램이다.
도4는 출력 결합기들이, 소거 성분들이 유도되는 수동 매트릭스로부터 이들을 수신하는 대신에 Lt 및 Rt에 응답하여 수동 매트릭스 출력 신호 성분들을 발생시키는 도2 및 도3의 결합물과 등가인 본 발명에 따른 배치를 도시하는 기능 및 개략 다이어그램이다.
도5는 도2,3 및 4의 결합물과 등가인 배치를 도시하는 기능 및 개략 다이어 그램이다. 도5의 구성에서, 동일하게 유지되어야할 신호들은 출력 유도 결합기들 및 VCA들의 제어를 위해 피드백 회로들에 제공된 신호들과 등가이며; 피드백 회로들의 출력들은 수동 매트릭스 성분들을 포함한다.
도6은 VCA 및 감산기에 의해 제공된 가변-이득-회로 이득(1-g)이 그 이득이 VCA 및 감산기 구성물들내 VCA들의 대향 방향으로 변하는 VCA에 의해 대체되는 도4및5, 도2 및 3의 결합 배치물들과 등가인 배치를 도시하는 본 발명에 따른 기능 및 개략 다이어그램이다. 이런 실시예에서, 수동 매트릭스 성분들은 암시적(implicit)이다. 다른 실시예들에서, 수동 매트릭스 성분들은 명시적(explicit)이다.
도7은 패닝각(panning angle)
Figure 112002017423373-pct00001
(수평축)에 대한 Lt/Rt 피드백-유도 제어 시스템(수직 축)의 좌우 VCA 이득 gl 및 gr을 도시한, 이상적인 그래프이다.
도8은 패닝각(panning angle)
Figure 112002017423373-pct00002
(수평축)에 대한 합 및 차 VCA 이득 gc 및 gr 이득Lt/Rt 피드백-유도 제어 시스템(수직 축)의 좌우 VCA 이득 gl 및 gr을 도시한, 이상적인 그래프이다.
도9는 제어신호들의 최대 및 최소 값들이 패닝각
Figure 112002017423373-pct00003
(수평축)에 대해 +/-15볼트(수직축)인 스케일링을 위한 좌/우 및 반전 합/차 제어 전압들을 도시한 이상적인 그래프이다.
도10은 패닝각
Figure 112002017423373-pct00004
(수평축)에 대한 도9(수직축)의 보다 작은 곡선들을 도시하는 이상적인 그래프이다.
도11은 합/차 전압이 보다 작은 커브들을 취하기 이전에 0.8정도 스케일링되는 경우를 위한 패닝각
Figure 112002017423373-pct00005
(수평축)에 대한 도9(수직축)의 보다 작은 곡선들을 도시하는 이상적인 그래프이다.
도12는 패닝각
Figure 112002017423373-pct00006
(수평축)에 대한 좌측-후방/우측-후방 피드백-유도 제어 시 스템(수직축)의 좌측 후방 및 우측 후방 VCA 이득 glb 및 grb 를 도시한, 이상적인 그래프이다.
도13은 6출력들이 얻어지는 본 발명에 따른 능동 매트릭스 디코더의 일부의 기능 및 개략 다이어그램이다.
도14는 도13과 같은 6출력 능동 매트릭스 디코더에 사용하기 위한 6 소거 신호들의 유도를 도시하는 기능 및 개략 다이어그램이다.
도15는 본 발명의 양태를 포함하는 실질적 회로를 도시하는 개략 회로도이다.
발명을 수행하기 위한 최적 모드
수동 디코딩 매트릭스가 도1에 기능 및 개략적으로 도시되어 있다. 이하 식들은 입력에 대한 출력, Lt 및 Rt("좌측 총합" 및 "우측 총합")에 관한 것이다:
Lout=Lt (식1)
Rout=Rt (식2)
Cout=1/2*(Lt+Rt) (식3)
Sout=1/2*(Lt-Rt) (식4)
(이 문서 전반을 통해 이들 및 다른 식들내 "*"는 곱셈을 나타낸다.)
중앙 출력은 입력들의 합이며, 서라운드 출력은 이 입력들 사이의 차이다. 게다가, 둘 모두는 스케일링을 가지며; 이런 스케일링은 임의적이고, 설명을 위해 1/2이 되도록 선정된다. 다른 스케일링 값들도 가능하다. Cout 출력은 +1/2의 척도 인자(scale factor)를 갖는 Lt 및 Rt를 선형 결합기(2)에 제공함으로써 얻어진다. Sout 출력은 +1/2 및 -1/2의 스케일 팩터를 갖는 Lt 및 Rt를 각각 선형 결합기(4)에 제공함으로써 얻어진다.
그래서, 도1의 수동 매트릭스는 두 쌍의 오디오 신호들을 발생시키고; 제1쌍은 Lout 및 Rout 이고; 제2쌍은 Cout 및 Sout이다. 이런 실시예에서, 수동 매트릭스의 기본 방향들은 "좌", "중앙", "우", 및 "서라운드"를 나타낸다. 인접 기본 방향들은 상호 직교하는 축들상에 놓여져, 이런 방향 레벨들에 대해, 좌측은 중심 및 서라운드에 인접하고; 서라운드는 좌 및 우측 등에 인접하다. 본 발명이 임의의 2:4 디코딩 매트릭스에 적용가능함이 이해되어야 한다.
수동 매트릭스 디코더는 m오디오 신호들에서 n오디오 신호들을 유도하는데, 여기에서, 불변 관계(예를 들면, 도1에서, Cout은 항상 1/2*(Rout+Lout)임)에 따라, n이 m보다 크다. 대조적으로, 능동 매트릭스 디코더는 가변 관계에 따라 n 오디오 신호들을 유도한다. 능동 매트릭스 디코더를 구성하기 위한 한가지 방식은 신호-의존 신호 성분들을 수동 매트릭스의 출력 신호들과 결합시키는 것이다. 예를 들면, 도2에 기능적 및 개략적으로 도시된 바와 같이, 수동 매트릭스 출력들의 가변적으로 스케일링된 버전들을 전달하는 4 VCA(전압-제어 증폭기들)(6,8,10,12)들이 선형 결합기(14,16,18,및 20)들에서 불변 수동 매트릭스 출력들(이른바, 결합기(2,4)들의 2 출력들과 함께 동반된 자신의 2입력들)과 합산된다. VCA들이 수동 매트릭스의 좌, 우, 중앙 및 서라운드 출력들 각각으로부터 유도된 이들의 입력들을 가지기 때문에, 이들의 이득들은 gl, gr, gc, 및 gs (모두 양)를 지시할 수 있다. VCA 출력 신호들은 소거 신호들을 구성하고, 크로스토크를 억압하여 매트릭스 디코더의 방향성 성능을 개선시키기 위하여 소거 신호들이 유도되는 방향들로부터의 크로스토크를 가지는 수동으로 유도된 출력들과 결합된다.
도2의 배열에 있어, 수동 매트릭스의 경로들이 여전히 존재함을 알 수 있다. 각각의 출력은 각각의 수동 매트릭스 출력에 더한 두 VCA들의 출력의 결합물이다. VCA 출력들은 크로스토크 성분들이 인접한 기본 방향들을 나타내는 출력들에서 발생하는 것을 고려하면서, 개개의 수동 매트릭스 출력을 위한 소정의 크로스토크 소거를 제공하기 위해 선택되고 스케일링(scaled)된다. 예를 들면, 중앙 신호가 수동으로 디코딩된 좌 및 우 신호들에서 크로스토크를 가지며 서라운드 신호는 수동으로 디코딩된 좌 및 우 신호들에서 크로스토크를 가진다. 따라서, 좌 신호 출력은 수동으로 디코딩된 중앙 및 서라운드 신호들, 및 유사하게는 다른 4개의 출력들로부터 유도된 소거 신호 성분들과 결합되어야 한다. 신호들이 도2에서 스케일링되고, 분극되고 결합되는 방식이 소정의 크로스토크 억압을 제공한다. 개개의 VCA 이득을 0 내지 1 범위에서 변화시킴으로써(도2의 스케일링 실시예를 위한), 수동으로 디코딩된 출력들내 원치 않는 크로스토크 성분들이 억압될 수 있다.
도2의 배열은 이하 식을 가진다:
Lout=Lt-gc*1/2*(Lt+Rt)-gs*1/2*(Lt -Rt) (식5)
Rout=Rt-gc*1/2*(Lt+Rt)+gs*1/2*(Lt -Rt) (식6)
Cout=1/2*(Lt+Rt)-gl*1/2*Lt-gr*1/2*R t (식7)
Sout=1/2*(Lt-Rt)-gl*1/2*Lt+gr*1/2*R t (식8)
모든 VCA들이 제로의 이득들을 가진다면, 배열은 수동 매트릭스와 동일할 것이다. 모든 VCA 이득들의 임의의 등가 값들에 대해, 도2의 배열은 일정한 스케일링과는 별도로 수동 매트릭스와 동일하다. 예를 들면, 모든 VCA들이 0.1의 이득을 가진다면:
Lout=Lt-0.05*(Lt+Rt)-0.05*(Lt-Rt)=0.9* Lt
Rout=Rt-0.05*(Lt+Rt)+0.05*(Lt-Rt)=0.9*R t
Cout=1/2*(Lt+Rt)-0.05*Lt-0.05*Rt=0.9*1/2*(Lt +Rt)
Sout=1/2*(Lt-Rt)-0.05*Lt+0.05*Rt=0.9*1/2*(Lt -Rt)
결과는 인자 0.9로 스케일링된 수동 매트릭스이다. 그러므로, 이하 기술되는 휴지 VCA 이득의 정밀한 값이 중요하지 않음이 명백할 것이다.
실시예를 고려할 수 있다. 기본 방향들(좌, 우, 중앙 및 서라운드)만을 위해서, 개개의 입력들은 Lt단독, Rt단독이고, Lt=Rt (동일한 극성) 및 Lt=-Rt(반대극성), 상응하는 소정의 출력들은 Lout 단독, Rout 단독, Cout 단독, 및 Sout 단독이다. 각각의 경우에, 이상적으로, 하나의 출력만이 하나의 신호를 전달해야하고, 나머지 것들은 아무것도 전달하지 않아야 한다.
검사에 의해, VCA들이 제어될 수 있어 소정의 기본 방향에 대응하는 하나는 1의 이득을 가지며 나머지 것들은 1보다 훨씬 작다면, 소정의 하나를 제외한 모든 출력들에서, VCA 신호들이 원치않는 출력들을 소거할 것이다. 상기 설명된 바와 같이, 도2의 구성에서, VCA 출력들은 인접한 기본 방향들(수동 매트릭스가 크로스토크를 가지는)에서 크로스토크 성분들을 제거하도록 작동한다.
그러므로, 예를 들면, 두 입력들 모두 등가의 정위상 신호들로 제공되면, Rt=Lt=1, 결과적으로 gc=1이고 gl,gr,및 gs 가 모두 0 또는 제로에 근사하면, 다음을 얻는다:
Lout=1-1*1/2*(1+1)-0*1/2*(1-1)=0
Rout=1-1*1/2*(1+1)+0*1/2*(1-1)=0
Cout=1/2*(1+1)-0*1/2*1-0*1/2*1=1
Sout=1/2*(1-1)-0*1/2*1+0*1/2*1=0
유일한 출력은 소정의 Cout부터 발생된다. 유사한 계산은 동일물이 다른 3개의 기본 방향들 중 하나로부터만의 신호의 경우에 적용됨을 보여줄 것이다.
식 5,6,7 및 8은 이하와 같이 등가적으로 기록될 수 있다:
Lout=1/2*(Lt+Rt)*(1-gc)+1/2*(Lt-Rt)*(1-g s) (식9)
Cout=1/2*Lt(1-gl)+1/2*Rt*(1-gr) (식10)
Rout=1/2*(Lt+Rt)*(1-gc)-1/2*(Lt-Rt)(1-g s) (식11)
Sout=1/2*Lt*(1-gl)-1/2*Rt*(1-gr) (식12)
이러한 배열에 있어, 각각의 출력은 두 신호들의 결합물이다. Lout 및 Rout 둘 모두는 입력신호들의 합과 차 및 합과 차 VCA들의 이득들을 포함한다(VCA들의 입력들은 중앙 및 서라운드 방향들로부터 유도되고, 방향들의 쌍은 좌 및 우 방향들과 직교이다). Cout 및 Sout 둘 모두는 실질적 입력 신호들, 및 좌 및 우 VCA들의 이득들을 포함한다(VCA들의 개별 입력들은 좌 및 우 방향들로부터 유도되고, 방향들의 쌍은 중앙 및 서라운드 방향들과 직교이다).
비-기본(non-cardinal) 방향을 고려할 수 있는데, 여기에서, Rt는 동일한 극성을 갖지만 감쇄되는, Lt와 동일한 신호를 가지고 인입된다. 이런 조건은 좌측과 중앙 기본 방향들 사이의 어디든지 위치되는 신호를 나타내며, Lout 및 Cout 으로부터의 출력들을 전달해야하는데, Rout 및 Sout 로부터 없거나 또는 거의 없다.
Rout 및 Sout 에 대해서, 이런 0출력은, 두 항들이 크기가 등가이지만 극성은 반대이다면 달성될 수 있다.
Rout에 대해, 이런 소거를 위한 관계가
[1/2*(Lt+Rt)*(1-gc)]의 크기
=[1/2*(Lt-Rt)*(1-gs)]의 크기 (식13)
Sout에 대해서는, 상응하는 관계가,
[1/2*Lt*(1-gl)]의 크기
=[1/2*Rt*(1-gr)]의 크기 (식14)
임의의 두 인접 기본 방향들 사이에 패닝된(panned)(또는 단순히 위치된)신호에 관한 고려가 동일한 두 관계들을 드러낼 것이다. 달리 말하자면, 입력신호들이 임의의 두 인접 출력들 사이에 패닝된 사운드를 나타낼 때, 이들 크기 관계들은 사운드가 이들 두 인접 기본 방향들에 상응하는 출력들로부터 나타나며 다른 두 출력들이 아무것도 전달하지 않는 것을 보장할 것이다. 실질적으로 그 결과를 달성하기 위하여, 각각의 식9-12에서 두 항의 크기들이 동일하도록 해야 한다. 이것은 능동 매트릭스 내 두 쌍의 신호들의 상대적인 크기들을 동일하게 유지하도록 함으로써 달성될 수 있다:
[(Lt+Rt)*(1-gc)]의 크기
=[(Lt-Rt)*(1-gs)]의 크기, 및 (식15)
[Lt*(1-gl)]의 크기
=[Rt*(1-gr)]의 크기 (식16)
식15 및 식16에 도시된 소정의 관계들은 식13 및 식14의 것들과 동일하지만 스케일링이 생략되어 있다. 신호들이 결합되는 극성 및 이들의 스케일링은 개개의 출력들이 도2의 결합기(14,16,18,20)들을 가지고 획득될 때 돌봐줄 수 있다.
본 발명은 지금까지는 그 진가를 인정받지 못한 균등한 진폭 크기 관계들의 발견, 및 바람직하게는, 이하 기술되는 바와 같이, 이런 관계들을 유지하기 위한 자기-작동 피드백 제어의 사용에 기반한다.
본 발명은 바람직하지 않은 크로스토크 신호 성분들의 소거를 고려한 상기 논의로부터 그리고, 기본 방향들에 대한 요건들로부터, 이런 설명에 사용된 스케일링에 대해, VCA를 위한 최대 이득이 일치되어야 함이 추론될 수 있다. 휴지(quiescent)의, 미정의 또는 "비조향(unsteered)" 상태 하에서, VCA들은 효과적으로 수동 매트릭스를 제공하는 작은 이득을 채용해야 한다. 하나의 VCA 쌍의 이득이 그것의 휴지 값으로부터 일치를 향해 증가할 필요가 있을 때, 다른 쌍은 휴지 이득상태로 유지될 수 있거나 또는 대향 방향으로 이동할 수 있다. 하나의 편리하고 실용적인 관계는 쌍의 상수의 이득들의 산물을 유지해야 한다. 그 dB이득이 이들의 제어 전압의 선형 함수인, 아날로그 VCA들을 사용하여, 이것은 제어 전압이 한쌍의 두 개에 동일하게(그러나 유효한 반대 극성을 가지고) 인가되면 자동으로 발생한다. 다른 대안은 쌍의 상수의 이득들의 합을 유지하는 것이다. 물론, 본 발명이 아날로그 요소들을 사용하는 것 보다는 오히려 디지털 또는 소프트웨어로 구 현될 수 있다.
그러므로, 예를 들면, 휴지 이득(quiescent gain)이 1/a이면, 쌍들의 두 이득들 사이의 실질적인 관계는
gl*gr=1/a2, 그리고
gc*gs=1/a2이 되도록 그들의 곱이다.
통상적인 "a"의 값은 10 내지 20 범위에 있을 수 있다.
도3은, 도2의 좌 및 우 VCA(6, 12)들에 대한 피드백-유도 제어 시스템을 기능적으로 그리고 개략적으로 도시한다. 그것은 Lt 및 Rt 입력 신호들을 수신하고, 중간 Lt*(1-gl) 및 Rt *(1-gr) 신호들을 유도하기 위해 이들을 처리하며, 중간 신호들의 크기를 비교하고, 임의의 크기 차이에 응답하여 에러 신호를 발생시키는데, 에러 신호는 VCA들이 크기의 차이를 감소시키도록 한다. 그러한 결과를 달성하기 위한 한가지 방법은 이들의 크기를 유도하기 위해 중간 신호들을 정류하고 그 출력이, 예를 들면, Lt 신호의 증가가 gl 을 증가시키고 gr 을 감소시키는 그러한 극성을 가지고 VCA들의 이득들을 제어하는 비교기에, 두 크기 신호들을 인가하는 것이다. 회로 값들(또는 디지털 또는 소프트웨어 구현체들에서의 등가물들)은 비교기 출력이 0일 때, 휴지 증폭기 이득이 단위 크기 이하(예를 들면, 1/a)이도록 선택된다.
아날로그 영역에서, 비교 기능을 실현하기 위한 실질적인 방식은 비교기가 이들의 비를 판정하기 보다는 오히려 이들을 감산하도록 두 개의 크기들을 로그 영 역으로 변환하도록 하는 것이다. 다수의 아날로그 VCA들은, 이들이 로그-기반 비교기의 제어 출력들의 안티로그(antilog)를 고유하게 그리고 편리하게 취하도록 제어 신호의 지수에 비례하는 이득을 가진다. 그러나, 대조적으로, 디지털로 구현된다면, 두 크기들을 분할하고 그 결과들을 VCA 기능들을 위한 직접 곱셈기 또는 제수기들로서 사용하기에 더 편리할 수 있다.
보다 상세하게는, 도3에 도시되어 있는 바와 같이, Lt 입력이 "좌측" VCA(6)및 그것이 +1의 스케일링을 가지고 인가되는 선형 결합기(22)의 한 입력에 인가된다. 좌측 VCA(6) 출력은 -1의 스케일링을 가지고(그래서 감산기를 형성하고) 결합기(22)에 인가되며 결합기(22)의 출력은 전파 정류기(24)에 인가된다. Rt 입력은 우측 VCA(12) 및 그것이 +1의 스케일링을 가지고 인가되는 선형 결합기(26)의 한 입력에 인가된다. 우측 VCA(12) 출력은 -1의 스케일링을 가지고(그래서 감산기를 형성하고) 결합기(26)에 인가되며 결합기(26)의 출력은 전파 정류기(28)에 인가된다. 정류기(24,28) 출력들은 차동 증폭기로서 작동하는 연산 증폭기(30)의 비-반전 및 반전 입력들에 각각 인가된다. 증폭기(30) 출력은 VCA(6)의 이득 제어 입력으로의 반전 없이 그리고 VCA(12)의 이득 제어 입력으로의 극성 반전을 통해 인가되는 에러 신호의 특징을 갖는 제어 신호를 제공한다. 에러 신호는 그 크기들이 균등하게 되어야하는 두 신호들이 크기가 다른 것을 지시한다. 이런 에러 신호는 중간 신호들의 크기의 차이를 감소시키기 위해 교정된 방향으로 VCA들을 "조향(steer)"하기 위해 사용된다. 결합기(16,18)들에 대한 출력들은 VCA(6) 및 VCA(12) 출력들로부터 얻어진다. 그러므로, 각각의 중간 신호의 성분만이 출력 결합기들, 즉, -Ltgr 및 -Rtgl에 인가된다.
정상 상태 신호 조건을 위해, 크기의 차이는 충분한 루프 이득을 제공함으로써 무시해도 좋은 량까지 감소될 수 있다. 그러나, 실질적인 크로스토크 소거를 달성하기 위하여 0 또는 무시해도 좋은 량까지 크기의 차이들을 감소시킬 필요는 없다. 예를 들면, 10의 인자만큼 dB 차이를 감소시키기에 충분한 루프 이득은 이론상으로 30 dB 감소 보다 잘 최악의 크로스토크를 초래한다. 다이나믹 조건을 위해, 피드백 제어 배치의 시간 상수들은 대부분의 신호 조건들에 대해 최소한 본질적으로 들을 수 없는 방식으로 크기들이 균일하게 되도록 선택되어야 한다. 상기 다양한 구성들에서의 시간 상수들의 상세한 선택은 본 발명의 범위를 넘는다.
바람직하게는, 회로 파라미터들이 약 20dB의 음의 피드백을 제공하고 VCA 이득들이 상기 단위크기(unity) 이상 상승할 수 없도록 선택된다. VCA 이득들은 상당히 작은 값(예를 들면, 1/a2, 단위크기보다 훨씬 작은)으로부터 도2,4 및 5의 배치와 관련하여 본문에 기술된 스케일링 실시예들을 위한 단위크기를 초과하지는 않고 그 크기까지 변동할 수 있다. 음의 피드백 때문에, 도3의 배치는 신호들이 정류기들에 거의 동일하게 들어가도록 작동할 것이다.
정확한 이득들은 이들이 작을 때 중요하지 않기 때문에, 쌍 중 하나의 이득을, 다른 것이 단위크기를 향해 상승할 때마다, 작은 값으로 강제하는 임의의 다른 관계가 유사한 수용가능한 결과를 초래할 것이다.
도2의 중앙 및 서라운드 VCA(8,10각각)에 대한 피드백-유도 제어 시스템은 기술된 바와 같이, 도3의 배치와 실질적으로 동일하지만, Lt 및 Rt가 아닌 이들의 합 및 차를 수신하고, 그 출력들을 VCA(6) 및 VCA(12)(각각의 중간 신호의 성분을 구성함)로부터 결합기(14,20)들에 제공한다.
그러므로, 고도의 크로스토크 소거가, 신호 경로에 통합되는 단순한 제어 경로를 채용하지만 정밀성을 위한 특별한 요건들을 가지지 않는 회로를 사용하여 매우 다양한 입력 신호 조건들하에서 달성될 수 있다. 피드백-유도 제어 시스템은 각 쌍의 중간 오디오 신호들 내 중간 오디오 신호들의 상대적인 진폭들의 크기들이 동일하게 되도록 수동 매트릭스로부터의 오디오 신호들의 쌍들을 처리하기 위해 작동된다.
도3에 도시된 피드백-유도 제어 시스템은 정류기(24,28)들에 대한 입력들이 동일하게 되도록 두 개의 VCA(6,12)들의 이득들을 역으로 제어한다. 이런 두개의 항들이 동일하게 되도록 하는 정도는 정류기들, 이들 후단의 비교기(30) 및 VCA들의 이득/제어 관계들의 특성에 의존한다. 더 큰 루프-이득은 더 근접한 동일성이지만 동일성을 위한 강제는 이들 요소들(물론, 레벨 차이를 감소시키기 위해 신호들의 극성이 그러한 경우라면)의 특성들과 관계없이 발생할 것이다. 실질적으로, 비교기가 무한 이득을 가질 수 없지만 유한 이득을 갖는 감산기로서 구현될 수 있다.
정류기들이 선형적이라면, 즉, 이들의 출력들이 입력 크기들에 직접 비례한다면, 비교기 또는 감산기 출력은 신호 전압 또는 전류 차이의 함수이다. 대신에, 정류기들이, dB로 표현된 레벨인 그들의 입력 크기들의 로그에 응답한다면, 비교기 입력부에서 실행된 감산이 입력 레벨들의 비를 취하는것과 등가이다. 이것은, 결과가 절대 신호 레벨과는 무관하지만 dB로 표현된 신호의 차이에만 의존하는 점에서 장점이다. 보다 근접한 인간 지각을 반영하기 위해 dB로 표현된 소스 신호 레벨을 고려하면, 이것은 루프 이득과 등가인 다른 것들이 라우드니스(loudness)와 무관하고, 그래서, 균일성을 향한 강제의 정도가 또한 절대 라우드니스와 무관하다. 물론, 매우 낮은 레벨에서, 로그 정류기들이 정확하게 작동을 멈출것이고, 그러므로 그 이하에서 균일성을 향한 강제가 멈출 입력 임계치가 존재할 것이다. 그러나, 결과적으로, 제어가 높은 입력 신호 레벨들을 위해 이례적으로 높은 루프-이득들에 대한 필요성 없이도 70 또는 그 이상의 dB 범위 이상에서 유지될 수 있고, 그 결과 루프에 따른 안정성을 갖는 잠재적 문제를 가진다.
유사하게, VCA(6,12)들은 이들의 제어 전압들에 직접 또는 역으로 비례하는(즉, 곱셈기 또는 제수기) 이득들을 가질 수 있다. 이것은, 이득들이 작을 때 제어 전압의 작은 절대 변화들이 dB로 표현된 이득의 큰 변화들을 초래하는 효과를 가질 것이다. 예를 들면, 이런 피드백-유도 제어 시스템 구성에 요구되는, 단위 크기의 최대 이득을 갖는 VCA, 및 이득이 A=0.1*Vc로 표현될 수 있도록, 약 0으로부터 10 볼트까지 변동하는 제어 전압 Vc를 고려할 수 있다. Vc가 그 최대값 근처일 때, 약 9900mV 내지 10000mV까지의 100mV(미리볼트) 변화는 20*log(10000/9900) 또는 약 0.09dB의 이득 변화를 전달한다. Vc가 매우 작을 때, 약 100으로부터 200mV까지의 100mV 변화는 20*log(200/100) 또는 6dB의 이득 변화를 전달한다. 결과적으로, 효과적인 루프-이득, 및 그 응답의 비율은 제어 신호가 크거나 또는 작았는지에 크게 의존하여 변동될 것이다. 다시, 루프의 안정성에 따른 문제점이 존재할 수 있다.
이런 문제점은 그 dB 이득이 제어전압에 비례하거나 또는 달리 표현해서, 그 전압 또는 전류 이득이 제어 전압의 지수 또는 안티로그에 의존하는 VCA들을 채용함으로써 제거될 수 있다. 100mV 같은 제어전압의 작은 변화는 제어 전압이 그 범위내에 있던지 이득의 동일한 dB 변화를 제공할 것이다. 그러한 장치들은 아날로그 IC들로 기꺼이 입수가능하고, 특성체 또는 그것에 대한 근사체는 디지털 구현체로 용이하게 달성된다.
그러므로, 바람직한 실시예는 로그 정류기들 및 지수 제어 가변 이득 증폭부를 채용하여, 입력 레벨들 및 두 입력 신호들의 비율들의 넓은 범위 이상으로 균일성을 향해 보다 근접 균일한 강제를 전달한다.
인간의 청각에 있어, 방위 인지가 주파수와 일정하지 않기 때문에, 방향의 인간 감지에 대해 가장 공헌하는 이런 주파수들을 엠퍼사이즈(emphasize)하고 부적당한 조향을 인도할 수 있는 그것들을 디-엠퍼사이즈하도록 정류기에 입력되는 신호들에 상당한 주파수 가중(frequency weighting)을 제공하는 것은 바람직하다. 그러므로, 실질적인 실시예들에서, 정류기(24,28)들이 경험적으로 유도된 필터들이 앞에 있어, 저 주파수들 및 매우 높은 고주파수들을 감쇄시키고 가청 범위의 중간 이상으로 점점 증가하는 응답을 제공하는 응답을 제공한다. 이런 필터들이 출력 신호들의 주파수 응답을 변경하지 못하는 것을 주목하면, 이들은 제어 신호들 및 피 드백-유도 제어 시스템들의 VCA 이득들을 단지 변경할 뿐이다.
도2 및 3의 결합체와 등가의 배치가 도4에 기능적이고 개략적으로 도시되어 있다. 그것은 출력 결합기들이 소거 성분들이 유도되는 수동 매트릭스로부터 이들을 수신하는 대신에 Lt 및 Rt 입력 신호들에 응답하여 수동 매트릭스 출력 신호 성분들을 발생시키는 도 2 및 3의 결합체와는 다르다. 상기 배치는 가산 계수들(summing cofficients)이 수동 매트릭스들에서 본질적으로 동일하다면 도2 및 3의 결합체와 동일한 결과를 제공한다. 도4는 도3과 관련하여 기술된 피드백 배치를 채용한다.
보다 상세하게는, 도4에서, Lt 및 Rt 입력들이 도1에서의 수동 매트릭스 구성으로서 결합기(2,4)들을 포함하는 수동 매트릭스에 먼저 제공된다. 또한 수동 매트릭스 "좌측" 출력인 Lt 입력은 "좌측" VCA에 인가되고 +1의 스케일링을 가지고 선형 결합기(34)의 한 입력부에 인가된다. 좌측 VCA(32) 출력은 -1의 스케일링(그래서 감산기를 형성)을 가지고 결합기(34)에 인가된다. 또한 수동 매트릭스 "우측" 출력인 Rt 입력은 "우측" VCA(44)에 인가되고 +1의 스케일링을 가지고 선형 결합기(46)의 한 입력부에 인가된다. 우측 VCA(44) 출력은 -1의 스케일링(그래서 감산기를 형성)을 가지고 결합기(46)에 인가된다. 결합기(34,46)들의 출력들은 각각 신호들, Lt*(1-gl) 및 Rt*(1-gr)이고, 이러한 신호들의 크기가 동일하도록 유지하거나 또는 이들이 동일하게 되도록 강제하는 것은 바람직하다. 그런 결과를 달성하 기 위하여, 이런 신호들이 바람직하게는 도3에 도시되고 그와 관련하여 기술되는 것과 같은 피드백 회로에 인가된다. 피드백 회로는 이후 VCA(32,44)들의 이득을 제어한다.
게다가, 도4를 계속해서 참고하면, 결합기(2)로부터의 수동 매트릭스의 "중앙" 출력은 "중앙" VCA(36)에, 그리고 +1의 스케일링을 가지고 선형 결합기(38)의 한 입력에 인가된다. 중앙 VCA(36) 출력은 -1의 스케일링을 가지고(그래서 감산기를 형성) 결합기(38)에 인가된다. 결합기(4)로부터의 수동 매트릭스의 "서라운드" 출력은 "서라운드" VCA(40)에, 그리고 +1의 스케일링을 가지고 선형 결합기(42)의 한 입력에 인가된다. 서라운드 VCA(40) 출력은 -1의 스케일링을 가지고(그래서 감산기를 형성) 결합기(42)에 인가된다. 결합기(38,42)들의 출력들은 각각 신호들 1/2*(Lt+Rt)*(1-gc) 및 1/2*(Lt-Rt)*(1-gs )이며, 이러한 신호들의 크기가 균등하도록 유지하거나 또는 이들이 균등하게 되도록 강제하는 것은 바람직하다. 이런 신호들이 바람직하게는 도3에 도시되고 그와 관련하여 기술되는 것과 같은 피드백 회로에 인가된다. 피드백 회로는 이후 VCA(38,42)들의 이득을 제어한다.
출력 신호 Lout, Cout, Sout, 및 Rout는 결합기(48,50,52,54)들에 의해 발생된다. 각각의 결합기는, 수동 매트릭스 신호 성분들을 제공하기 위하여 소거 신호 성분들 및 둘 중 어느 하나 또는 두 입력 신호들 모두를 제공하기 위해 두 VCA들(VCA 출력들은 그 크기가 동일하게 유지되어야 하는 중간 신호들의 성분을 구성)의 출력을 수신한다. 보다 상세하게는, 입력 신호 Lt가 +1의 스케일링을 가지고 Lout 결합기(48)에, +1/2의 스케일링을 가지고 Cout 결합기(50)에, 그리고, +1/2의 스케일링을 가지고 Sout 결합기(52)에 인가된다. 입력 신호 Rt가 +1의 스케일링을 가지고 Rout 결합기(54)에, +1/2의 스케일링을 가지고 Cout 결합기(50)에, 그리고, -1/2의 스케일링을 가지고 Sout 결합기(52)에 인가된다. 좌측 VCA(32) 출력이, -1/2의 스케일링을 가지고 Cout 결합기(50)에, 그리고, -1/2의 스케일링을 가지고 Sout 결합기(52)에 인가된다. 우측 VCA(44) 출력이, -1/2의 스케일링을 가지고 Cout 결합기(50)에, 그리고, +1/2의 스케일링을 가지고 Sout 결합기(52)에 인가된다. 중앙 VCA(36) 출력이, -1의 스케일링을 가지고 Lout 결합기(48)에, 그리고, -1의 스케일링을 가지고 Rout 결합기(54)에 인가된다. 서라운드 VCA(40) 출력은 -1의 스케일링을 가지고 Lout 결합기(48)에, 그리고, +1의 스케일링을 가지고 Rout VCA(54)에 인가된다.
다양한 것들의 도면들에서, 예를 들면, 도2 및 4에서, 소거신호들이 수동 매트릭스 신호들에 대향하지 않음(예를 들면, 몇개의 소거 신호들이 수동 매트릭스 신호가 인가되는 것과 동일한 극성을 가진 결합기들에 인가됨)이 초기에 명백할 수 있다는 것을 알아야한다. 그러나, 작동에 있어, 소거 신호가 커질 때, 그것은 수동 매트릭스 신호에 대향하는 극성을 가질 것이다.
도2 및 3의 결합체 및 도4에 등가인 다른 배치가 도5에 기능적으로 그리고 개략적으로 도시되어 있다. 도5의 구성에서, 균등하게 유지되어야 하는 신호들은 출력 유도 결합기들 및 VCA들의 제어를 위한 피드백 회로들에 인가된 신호들이다. 이런 신호들은 수동 매트릭스 출력 신호 성분들을 포함하고 있다. 대조적으로, 도4의 배치에서, 피드백 회로들로부터 출력 결합기들에 인가된 신호들은 VCA 출력 신호들이고 수동 매트릭스 성분들은 제외시킨다. 그러므로, 도4에서(그리고 도2 및 도3의 결합체에서), 수동 매트릭스 성분들은 피드백 회로들의 출력들과 명백하게 결합되어야 하지만, 도5에 있어, 피드백 회로들의 출력들은 수동 매트릭스 성분들을 포함하고 이들 자체로 충분하다. 도5 배치에서, VCA 출력들(그 각각이 중간 신호의 한 성분만을 구성하는) 보다는 오히려 중간 신호 출력들이 출력 결합기들에 인가됨을 알 수 있다. 그럼에도 불구하고, 도4 및 도5(도2 및 3의 결합체와 더불어) 구성체들은 등가이며, 가산 계수가 정확하면, 도5로부터의 출력들은 도4(그리고 도2 및 도3의 결합체)로부터의 출력들과 동일하다.
도5에서, 식9,10,11 및 12에서의 4개의 중간 신호들, [1/2*(Lt+Rt)*(1-gc)], [1/2*(Lt-Rt)*(1-gs)], [1/2*Lt*(1-gl)], 및 [1/2*R t*(1-gr)]은 수동 매트릭스 출력들을 처리해서 얻어지고 이후, 소정의 출력들을 유도하기 위해 가산 또는 감산된다. 신호들은 또한 도3과 관련하여 상기한 바와 같은, 두 개의 피드백 회로들의 비교기들 및 정류기들에 제공되는데, 상기 피드백 회로들은 신호들의 쌍들의 크기들을 균등하게 유지하기 위해 바람직하게 동작한다. 도5 구성에 응용되는 바와 같이, 도3의 피드백 회로들은 VCA(6,12)들로부터 보다는 오히려 결합기(22,26)들의 출력들로부터 취해진 출력 결합기들에 대한 이들의 출력들을 가진다.
도5를 계속해서 참고하면, 결합기(2,4)들, VCA(32,36,40,44), 결합기(34,38,42,46)들 사이의 연결들은 도4의 배치와 동일하다. 또한, 도4 및 도5 배치 둘 모두에서, 결합기(34,38,42,46)들의 출력들은 바람직하게는 두 피드백 제어 신호들에 인가된다(VCA(32,44)들에 대한 제어 신호들을 발생시키기 위하여 그러한 제1 회로에 대한 결합기(34,46)들의 출력들 및 VCA(36,40)들에 대한 제어 신호를 발생시키기 위하여 그러한 제2 출력에 대한 결합기(38,42)들의 출력들). 도5에서, 결합기(34)의 출력, Lt*(1-gl) 신호는, +1의 스케일링을 가지고 Cout 결합기(58)에, 그리고, +1의 스케일링을 가지고 Sout 결합기(60)에 인가된다. 결합기(46)의 출력, Rt*(1-gr) 신호는, +1의 스케일링을 가지고 Cout 결합기(58)에, 그리고, -1의 스케일링을 가지고 Sout 결합기(60)에 인가된다. 결합기(38)의 출력, 1/2*(Lt+Rt )*(1-gc) 신호는, +1의 스케일링을 가지고 Lout 결합기(56)에, 그리고, +1의 스케일링을 가지고 Rout 결합기(62)에 인가된다. 결합기(42)의 출력, 1/2*(Lt-Rt)*(1-g s) 신호는, +1의 스케일링을 가지고 Lout 결합기(56)에, 그리고, -1의 스케일링을 가지고 Rout 결합기(62)에 인가된다.
그 제어 신호들이 입력들로부터 발생되는 선행기술의 적응형 매트릭스 디코더들과는 다르게, 본 발명은 바람직하게는 출력들을 제공하는 신호들의 크기들이 적응을 제공하기 위해 계측되고 피드백되는 폐루프 제어를 채용한다. 특히, 선행기술의 개방루프 시스템들과는 다르게, 기본이 아닌 방향들에 대한 바람직하지 않은 신호들의 소정의 소거는 제어 경로들 및 신호의 특성들의 정밀한 매칭에 의존하지 않으며 폐루프 구성들은 회로의 정밀도에 대한 필요성을 크게 감소시킨다.
이상적으로는, 실질적인 회로 결점과는 별도로, 본 발명의 "크기들을 균등하게 유지하는(keep magnitudes equal)" 구성들은, 상대적인 진폭들 및 극성이 공지된 Lt 및 Rt 입력들에 제공된 임의의 소스가 소정의 출력들로부터의 신호들 다른것들로부터의 무시해도 좋은 신호들을 산출할 것이라는 의미에서 "완벽"하다. "공지된 상대 진폭들 및 극성들"은 Lt 및 Rt 입력들이 기본 방향 또는 인접 기본 방향들 사이의 위치를 나타냄을 의미한다.
식 9,10,11,12를 다시 고려하면, VCA를 채용하는 각각의 가변 이득 회로의 전체 이득이 형태(1-g)의 감산 배열인것이 인지된다. 각각의 VCA 이득은 작은값으로부터 단위크기를 초과하지는 않는 크기까지 변동될 수 있다. 상응하게는, 가변-이득-회로 이득(1-g)은 매우 근접한 단위크기로부터 0까지 하강 변동될 수 있다. 그러므로, 도5는, 모든 VCA 및 연계된 감산기가 그 이득이 도5의 VCA들의 이득에 대향하는 방향으로 변동되는 VCA단독으로 교체된 경우, 도6으로 재 도시될 수 있다. 그래서, 모든 가변 이득 회로 이득(1-g)은(예를 들면, 그 출력이 도2/3,4 및 5에서와 같이 수동 매트릭스 출력으로부터 감산되는 이득 "g"를 가지는 VCA로 구현된) 상응하는 가변 이득 회로 이득"h"로(예를 들면, 수동 매트릭스 출력 상에서 작동하는 이득 "h"를 가지는 독립형(standalone) VCA에 의해 구현됨) 교체된다. 이득 "(1-g)"의 특성이 이득 "h"와 동일하고 피드백 회로가 필수 쌍들의 신호들의 크기 사이에서 균등성을 유지하도록 작동한다면, 도6의 구성은 도5의 구성과 등가이며 동일한 출력들을 전달할 것이다. 실질적으로, 모든 기술된 구성들, 즉, 도2/3,4,5 및 6의 구성들은 서로에 대해 등가이다.
도6의 구성이 등가이고 모든 선행 구성들과 정확하게 동일하게 기능하지만, 수동 매트릭스가 명백하게 나타나지 않고 암시적임을 알수 있다. 선행 구성들의 휴지 또는 비조향 조건에서, VCA 이득들 g가 작은 값들로 떨어진다. 도6의 구성에서, 상응하는 비조향 조건은, 모든 VCA 이득들 h가 이들의 최대치, 단위크기 또는 그에 근접하게 증가될 때 발생한다.
도6에 대해 보다 상세하게 참고하면, 입력 신호 Lt와 동일한, 수동 매트릭스의 "좌측" 출력은 중간 신호 Lt*hl를 생성하도록 이득 hl을 가지는 "좌측" VCA(64)에 인가된다. 입력 신호 Rt와 동일한, 수동 매트릭스의 "우측" 출력은 중간 신호 Rt*hr를 생성하도록 이득 hr을 가지는 "우측" VCA(70)에
인가된다. 결합기(2)로부터의 수동 매트릭스의 "중앙" 출력은 중간신호 1/2*(Lt+Rt)*hc를 생성하도록 이득 hc를 가지는 "중앙" VCA(66)에 인가된다. 결합기(4)로부터의 수동 매트릭스의 "서라운드" 출력은 중간신호 1/2*(Lt-Rt)*h s를 생성하도록 이득 hs를 가지는 "서라운드" VCA(68)에 인가된다. 상기된 바와 같이, VCA 이득 h는, h이득 특성이 (1-g) 이득 특성과 동일하도록 VCA 이득 g와 역으로 작동한다.
제어 전압들의 발생
그러므로, 상기된 실시예들과 관련하여 개발된 제어 신호들의 분석은 본 발명을 보다 잘 이해하고, 본 발명의 교시가 어떻게 각각 하나의 방향과 연관된 5개 이상의 오디오 신호 스트림들을 한쌍의 오디오 입력 신호스트림들로부터 유도하기 위해 전용될 수 있는지 설명하는데 유용하다.
이하의 분석들에서, 결과들은 후면에서 시작하여 좌, 중앙 전방, 우 및 상기 후면에 대한 후방을 통해 진행하는 원에서 청취자 둘레를 시계방향으로 수평선회(panned)되는 오디오 소스를 고려함으로써 도시될 것이다. 가변 α는 청취자와 관련한 각도의 측정치(도 단위)로서, 후면에서 0도이고 중앙 전면에서 180도이다. 입력 크기들, Lt 및 Rt는 이하의 식들에 의한 α에 관한 것이다:
Lt=
Figure 112002017423373-pct00007
(식 17A)
Rt=
Figure 112002017423373-pct00008
(식 17B)
파라미터
Figure 112002017423373-pct00009
와 입력신호들의 크기들 및 극성들의 비 사이에는 일-대-일 매핑이 존재하는데;
Figure 112002017423373-pct00010
의 사용은 보다 편리한 분석을 유도한다.
Figure 112002017423373-pct00011
가 90도일 때, Lt는 유한이고 Rt는 제로이다, 즉, 좌만 있다.
Figure 112002017423373-pct00012
가 180도일 때, Lt 및 Rt는 동일한 극성(중앙 전면)과 등가이다.
Figure 112002017423373-pct00013
가 0일 때, Lt 및 Rt는 반대 극성들(중앙 후면)을 갖지만 등가이다. 이하에 더 설명된 바와 같이, 관련된 특정 값들은 Lt 및 Rt가 5dB 정도 다르고 반대 극성을 가질때 발생하고; 이것은 제로의 어느 한 측면인 31도의
Figure 112002017423373-pct00014
값들을 산출한다. 실질적으로, 좌 및 우 전방 확성기들은 일반적으로 중앙(예를 들면, +/-30 내지 45도)에 대해 +/- 90도보다 더 전방으로 위치되어,
Figure 112002017423373-pct00015
가 청취자에 관련된 각도를 실질적으로 나타내지 못하지만 패닝을 도시하기 위한 임의 파라미터이다. 기술될 도면들은 중간 수평 축(
Figure 112002017423373-pct00016
=180도)이 중앙 전면을 나타내고 좌 및 우 극단들(
Figure 112002017423373-pct00017
=0 및 360)은 후면을 나타낸다.
도3의 설명과 관련하여 상기된 바와 같이, 피드백-유도 제어 시스템의 한 쌍의 VCA의 이득들 사이의 편리하고 실질적인 관계는 이들의 생성물을 일정하게 유지시킨다. 하나의 이득이 증감함에 따라 다른 이득이 떨어지도록 지수적으로 제어된 VCA들이 공급됨에 따라, 이것은 도3의 실시예에서와 같이, 동일한 제어 신호가 그 쌍의 둘 모두를 공급할 때, 자동으로 발생한다.
Lt 및 Rt로 입력 신호들을 나타내고, VCA 이득(gl,gr)들의 생성물이 1/a2과 등가이도록 설정하며, 결과들이 균등하도록 강제하는 것이 완전한 충분히 큰 루프-이득을 가정하면, 도3의 피드백-유도 제어 시스템은 이하 식들이 만족되도록 VCA 이득들을 조정한다:
｜Lt｜
Figure 112002017423373-pct00018
(1-gl)=｜Rt｜
Figure 112002017423373-pct00019
(1-gr) (식18)
부가하여,
gl
Figure 112002017423373-pct00020
gr=1/a2 (식19)
명백하게는, 이 식들 중 첫번째 식에 있어서, Lt 및 Rt의 절대 크기들은 무관하다. 결과는 이들의 비 Lt/Rt에만 의존하며; 이것을 X로 칭한다. 제2 식으로부터 gt을 제1식으로 치환하면, 해법을 가지는 gl의 2차방정식을 얻는다(2차방정식의 다른 루트는 실 시스템을 나타내지 않는다):
gl=
Figure 112002017423373-pct00021
(식20)
패닝 각
Figure 112002017423373-pct00022
에 대한 gl 및 gr을 도시하면, 도7을 얻는다. 예상할 수 있는 바와 같이, gl은 입력이 좌측만(
Figure 112002017423373-pct00023
=90)을 나타낼 때, 최대값은 단위크기까지 후면의 매우 낮은 값으로부터 상승하고 이후 중앙 전면(
Figure 112002017423373-pct00024
=180)에 대한 낮은 값으로 다시 떨어진다. 우측 중간에서, gl은 매우 작게 유지된다. 유사하게 그리고 대칭적으로, gr은 팬의 우측 중간의 중간에서
Figure 112002017423373-pct00025
가 270도(우측만)일때 단위크기까지 증가하는 것을 제외하고는 작다.
상기 결과들은 Lt/Rt 피드백-유도 제어 시스템에 대한 것이다. 합/차 피드백-유도 제어 시스템은 정확하게 동일한 방식으로 작동하여, 도8에 도시된 바와 같이 합 이득 gc 및 차 이득 gs의 도면을 발생시킨다. 예상된 바와 같이, 다시, 합 이득은 다른 곳에서는 낮은 값까지 떨어지는, 중앙 전방에서 단위크기까지 증가하지만, 차 이득은 후면에서 단위크기 까지 상승한다.
피드백-유도 제어 시스템 VCA 이득들이 바람직한 실시예에서와 같이,제어 전압의 지수에 의존한다면, 제어 전압은 이득의 로그에 의존한다. 그러므로, 상기 식들로부터, Lt/Rt 및 합/차 제어 전압들, 즉, 도3의 비교기(30)인 피드백-유도 제어 시스템의 비교기의 출력들에 대한 식들을 유도할 수 있다. 도9는 좌/우 및 합/차제어 신호들을 도시하는데, 제어 신호들의 최대 및 최소 값들이 +/-15볼트인 실시예에서는 후자는 반전된다(즉, 효과적으로는 차/합). 명백하게는, 다른 스케일링들이 가능하다는 것이다.
도9의 곡선들은 두 개의 점들에서 교차하는데, 하나는 신호들이 청취자의 좌측 후방 어딘가의 이미지를 나타내는 것이고 다른 것은 전방 중간의 어딘가를 나타내는 것이다. 곡선들의 고유한 대칭성 때문에, 이런 교차 점들은 인접 기본 방향들에 상응하는
Figure 112002017423373-pct00026
값들 사이의 정확하게 중도(half-way)에 있다. 도9에서, 이들은 45 및 225도에서 발생한다.
종래 기술(예를 들면, 본 발명의 발명자 제임스 더블유. 포스게이트(James W. Fosgate의 미국 특허 제5,644,640호)은, 비록 종래 기술이 다른 방식으로 주 제어 신호들을 유도하고 결과 제어 신호을 달리 사용하였을 지라도, 둘 중의 더 큰(보다 더 포지티브한) 또는 더 적은(덜 포지티브한) 부가적인 제어 신호를, 두개의 주 제어 신호들로부터 유도하는 것이 가능함을 보여준다. 도10은 보다 적은 도9의 곡선들과 등가인 신호를 도시한다. 이런 유도된 제어는
Figure 112002017423373-pct00027
가 45도일 때, 최대치, 즉 원래의 두개 곡선들이 교차된 값 까지 증가한다.
유도된 제어 신호의 최대값이 정확하게
Figure 112002017423373-pct00028
=45에서 그 최대값까지 증가하는 것은 바람직하지 않을 수 있다. 실질적인 실시예들에서, 좌측후방을 나타내는 유도된 기본 방향이 부방에 보다 근접되는 것은, 즉, 45도 이하의 값을 가지는 것은 바람직하다. 최대값의 정확한 위치는, 이들의 곡선들이 보다-포지티브 또는 보다-네가티브한 기능을 가지기 이전에,
Figure 112002017423373-pct00029
의 바람직한 값들에서 교차하도록, 좌/우 및 합/차 제어 신호들 중 하나 또는 둘 모두를 스케일링 하거나 또는 오프셋(상수를 더하거나 또는 감산하여)하여 이동될 수 있다. 예를 들면, 도11은 합/차 전압이 0.8로 스케일링되어 최대값이
Figure 112002017423373-pct00030
=31도에서 발생하는 결과를 갖는 것을 제외하고 도10과 동일한 작동을 도시한다.
정확하게 동일한 방식으로, 반전된 좌/우 제어를 반전된 합/차와 비교하고 유사한 오프셋팅 또는 스케일링을 채용하면, 그 최대값이 바람직한 그리고 소정의
Figure 112002017423373-pct00031
(예를 들면, 360-31 또는 326도, 31도는 좌측 후방과 대칭인 제로의 다른 측면)에서, 청취자의 우측 후방에 상응하는 소정의 위치에서 발생하는 제2의 새로운 제어 신호가 유도될 수 있다. 그것은 도11의 좌/우 반전이다.
도12는 대부분의 양의 값이 단위크기의 이득을 제공하는 방식으로 이 유도된 제어 신호들을 VCA들에 제공하는 효과를 도시한다. 좌 및 우 VCA들이 좌 및 우 기본 방향들에서 단위크기까지 증가하는 이득들을 단지 제공함에 따라, 이 유도된 좌측 후방 및 우측 후방 VCA는 신호가 소정의 장소들에 위치될때 단위크기 까지 증가되지만, 모든 다른 위치들에 대해서는 매우 작게 유지된다.
유사한 결과들이 선형적으로 제어된 VCA들을 통해 얻어질 수 있다. 주 제어 전압들 대 패닝 파라미터
Figure 112002017423373-pct00032
에 대한 곡선들이 상이할 수 있지만 적절한 스케일링 또는 오프셋팅을 통해 선택될 수 있는 점들에서 교차하여, 초기 4개의 기본 방향들과 다른 특정 이미지 위치들에 대한 부가적인 제어 전압들이 보다 덜한 오퍼레이션에 의해 유도될 수 있다. 명백하게, 제어신호들을 반전시키고 보다 적은(보다 네가티브한)보다는 오히려 보다 큰(보다 포지티브한)것을 취하여 새로운 것들을 유도하는 것이 또한 가능하다.
더 크게 또는 더 적게 취하기 이전에 이들의 교차점을 이동시키기 위한 주 제어 신호들의 수정은 오프셋 또는 스케일링 대신에 또는 더하여 비선형 작동을 택일적으로 포함할 수 있다. 수정은 그 최대가 Lt 및 Rt(입력 신호들)의 상대적인 극성들 및 크기들의 거의 어떤 소정의 비율로라도 놓이는 부가적인 제어 전압들의 발생을 허용하는 것은 명백할 것이다.
4개 이상의 출력들을 갖는 적응형 매트릭스
도2 및 4는 수동 매트릭스가 불필요한 크로스토크를 소거하기 위해 부가된 적응형 소거 항들을 포함할 수 있음을 도시하였다. 그러한 경우들에, 4개의 VCA들을 통해 유도된 4개의 가능한 소거 항들이 존재하며, 각각의 VCA는, 4개의 출력(좌, 중앙, 우 및 후방)들 중 하나로부터의 주 출력에 상응하며 4개의 기본 방향들 중 하나의 소스를 위한, 일반적으로 단위크기(unity)인, 최대 이득에 도달되었다. 시스템은 신호가 두 개의 인접 기본 출력들에 상응하는 것들 이외의 다른 출력들로 부터 아주 조금 생성되거나 또는 전혀 생성되지 않는 두 개의 인접 기본 방향들 사이에서 패닝되었다는 점에서 완벽하였다.
이런 원리는 4개 이상의 출력들을 갖는 능동 시스템들까지 확장될 수 있다. 그러한 경우들에, 시스템은 "완벽"하지는 않지만, 결과가 크로스토크에 의해 청취가능하게 손상되지 않는 원치않는 신호들은 충분히 더 소거될 수 있다. 예를 들어, 도13의 6 출력 매트릭스를 참고할 수 있다. 본 발명에 따른 능동 매트릭스의 일부의 기능적이고 개략적인 다이어그램인, 도13은 4개 이상의 출력들이 얻어지는 방식으로 설명하는데 유용한 도움을 준다. 도14는 도13에서 사용할 수 있는 6 소거 신호들의 도출을 도시한다.
먼저 도13을 참고하면, 6개의 출력들: 좌 전방(Lout), 중앙 전방(Cout), 우 전방(Rout), 중앙 후방(또는 서라운드)(Sout), 우 후방(RBout) 및 좌 후방(LB out)이 존재한다. 3개의 전방 및 서라운드 출력들에 대해, 초기 수동 매트릭스가 상기 4-출력 시스템의 것(직접 Lt입력, 1/2 스케일링되고 중앙 전방을 유도하기 위해 선형 결합기(80)에 인가되는 Lt+Rt의 결합물, 1/2 스케일링되고 중앙 후방을 유도하기 위해 선형 결합기(82)에 인가되는 Lt-Rt의 결합물, 및 직접 Rt 입력)과 동일하다. 2개의 추가적인 후방 출력들이 존재하는데, 이것들은 1의 스케일링을 갖는 Lt 및 -b의 스케일링을 갖는 Rt를 선형 결합기(84)에 적용하고, -b의 스케일링을 갖는 Lt 및 1의 스케일링을 갖는 Rt를 선형 결합기(86)에 적용한 결과로서, 이것은 식 LBout=Lt -b*Rt 및 RBout=Rt-b*Lt 에 따른 입력들의 상이한 결합들에 상응한다. 여기에서, b는, 예를 들면, 0.25의 통상적으로 1 이하의 양의 계수이다. 대칭성이 본 발명에 필수적이지 않지만 임의의 실제 시스템에서는 기대될 것임을 인지해야 한다.
도13에서, 수동 매트릭스 항들에 부가하여, 출력 선형 결합기(88,90,92,94,96 및 98)들은 수동 매트릭스 출력들을 소거하기 위해 요구되는 (라인(100,102,104,106,108,120,112,114,116,118,120 및 122)들 상의) 다중 능동 소거 항들을 수신한다. 이런 항들은 입력들 및/또는 VCA들(도시되지 않음)의 이득들로 곱해진 입력들의 결합물들 또는 입력들 및 VCA들의 이득들로 곱해진 입력들의 결합물들로 구성된다. 상기된 바와 같이, VCA들은 이들의 이득들이 기본 입력 조건에 대한 단위 크기 까지 증가하고 다른 조건들에 대해 실질적으로 보다 작도록 제어된다.
도13의 구성은 다른 5개의 출력들에서 신호들의 실질적인 소거로, 그 각각이 적절한 출력만으로부터 신호들을 초래해야하는, 상대적인 크기들 및 극성들로 정의된 입력들 Lt 및 Rt 에 의해 제공된 6개의 기본 방향들을 가진다. 두개의 인접한 기본 방향들 사이에서 패닝하는 신호를 나타내는 입력 조건에 대해, 이런 기본 방향들에 상응하는 출력들은 신호들을 전달해야 하지만 나머지 출력들은 매우 조금 또는 아무것도 전달하지 않아야 한다. 그러므로, 각 출력에 대해, 수동 매트릭스에 부가하여 여러 소거 항들(실질적으로, 도13에 도시된 2개 이상)이 존재하는데, 그 각각은 각각의 다른 기본 방향들에 상응하는 입력을 위한 바람직하지 않은 출력에 대응한다. 실질적으로, 도13의 배치는 중앙 후방이 제6 기본 방향 보다는 오히려 좌 후방과 우 후방 사이의 단지 팬 중간-경로(pan half-way)이도록 중앙 후방 Sout 출력을 제거하도록(그래서 결합기(82,94)들을 제거하도록) 수정될 수 있다.
도13의 6-출력 시스템 또는 그 5-출력 변형체에 대해서, 6개의 가능한 소거 신호들이 존재한다: 좌/우 및 합/차 피드백-유도된 제어 시스템들의 쌍들인, 두쌍의 VCA들을 통해 유도된 넷 및 상기된 바와 같이 제어된 좌 후방 및 우 후방 VCA들을 통해 보다 더 유도된 둘이다(또한 이하 기술된 도14의 실시예를 참고할 수 있다). 6개의 VCA들의 이득들은 도7(gl 좌측 및 gr 우측), 도8(gc 합 및 g s 차) 및 도12(glb 좌측 후방 및 grb 우측 후방)에 따른다. 소거 신호들은, 이하 기술된 바와 같이, 원치않는 크로스토크를 최소화하도록 계측되거나 또는 선택된 계수들을 사용하여 수동 매트릭스 항들과 합산된다.
모든 다른 기본 방향에 대해 입력 신호들 및 VCA 이득들을 고려함으로써 각각의 기본 출력에 대한 요구된 소거 혼합 계수들에 도달하여, 이런 VCA 이득들이 상응하는 기본 방향에서의 신호들에 대해서만 단위 크기 까지 증가하며 이미지가 멀리 이동함에 따라 적당히 빠르게 단위크기로부터 떨어지는 것을 기억해야 한다.
그러므로, 예를 들면, 좌측 출력의 경우에는, 중앙 전방,우측 단독, 우측 후방, 중앙 후방(5-출력 경우에 실제 기본 방향이 아님), 및 좌측 후방에 대한 신호 조건들을 고려할 필요가 있다.
도13의 5-출력 수정을 위한 좌측 출력, Lout을 상세하게 고려할 수 있다. 그 것은 수동 매트릭스로부터 Lt 항을 포함한다. 입력이 중앙에 있을 때, 출력을 소거하기 위해, Lt=Rt 및 gc=1일 때, 도2 또는 4의 4-출력 시스템에서와 같이 정확하게, -1/2*gc*(Lt+Rt) 항을 필요로 한다. 입력이 중앙 후방 또는 좌측 후방과 우측 전방 (그래서 우측 후방을 포함하는)사이의 어디에든 있을 때 소거하기 위해, 도2 또는 4의 4-출력 시스템에서와 같이 정확하게 다시 -1/2*gs*(Lt-Rt)를 필요로 한다. 입력이 좌측 후방을 나타낼 때 소거하기 위해, 그 이득 glb가 도12에서와 같이 변동되는 좌측 후방 VCA로부터의 신호를 필요로 한다. 이것은 입력이 좌측 후방의 영역에 놓일 때만 큰 소거 신호를 명백하게 전달할 수 있다. 좌측 후방이 Lt만으로 나타나는 좌측 전방과 1/2*(Lt-Rt)로 나타나는 중앙 후방 사이의 어딘가에서와 같이 고려될 수 있기 때문에, 좌측 후방 VCA는 그런 신호들의 결합상에서 작동해야함이 기대될 것이다.
다양하게 고정된 결합체들이 사용될 수 있지만, 좌 및 차 VCA들, 즉, gl*Lt 및 1/2*gs*(Lt-Rt)를 통해 이미 통과되었던 신호들의 합을 사용함으로써, 결합체는 정확하게는 아니지만, 좌측 후방의 영역에서 패닝되는 신호들의 위치에 따라 변동되어, 기본 좌측 후방 자체 뿐만아니라 그런 팬들에 대한 보다 우수한 소거를 제공한다. 좌측과 후방 사이의 중간으로 간주될 수 있는 이런 좌측 후방 위치에서, gl 및 gs 가 단위크기 보다 적은 유한한 값들을 가진다. 그래서 Lout에 대한 기대 식은 아래와 같다:
Lout=[Lt]-1/2*gc*(Lt+Rt)-1/2*gs*(L t-Rt)-x*glb*((gl*Lt+gs*1/2*(Lt -Rt)) (식21)
계수 x는 소스가 좌측 후방 기본 방향의 영역에 있을 때 정확한 VCA 이득들의 고려로부터 또는 경험적으로 유도될 수 있다. 항 [Lt]는 수동 매트릭스 항이다. 항들, 1/2*gc*(Lt+Rt), -1/2*gs*(Lt-Rt), 및 1/2*x*glb*((gl*Lt+gs*1/2*(Lt-Rt))은 출력 오디오 신호 Lout을 유도하기 위하여 선형 결합기(88)(도13)의 Lt와 결합될 수 있는 소거 항들(도14참고)을 나타낸다. 상기된 바와 같이, 도13에 도시된 둘(100,102)보다 둘 이상의 크로스토크 소거 항 입력들이 존재할 수 있다.
Rout에 대한 식은 유사하게 또는 대칭적으로 유도된다:
Rout=[Rt]-1/2*gc*(Lt+Rt)+1/2*gs*(L t-Rt)-1/2*x*grb*((gr*Rt-gs*(Lt -Rt)) (식22)
항 [Rt]는 수동 매트릭스 항이다. 항들, -1/2*gc*(Lt+Rt), 1/2*g s*(Lt-Rt), 및 -1/2*x*grb*((gr*Rt-gs*(Lt-Rt))은 출력 오디오 신호 Rout을 유도하기 위하여 선형 결합기(98)(도13)내 Rt와 결합될 수 있는 소거 항들(도14참고)을 나타낸다. 상기된 바와 같이, 도13에 도시된 둘(120,122) 보다 둘 이상의 크로스토크 소거 항 입력들이 존재할 수 있다.
중앙 전방 출력, Cout은 수동 매트릭스 항 1/2*(Lt+Rt), 더하기 4-출력 시스템에 관한 좌 및 우 소거 항들, -1/2*gl*Lt 및 -1/2*gr*Rt를 포함한다:
Cout=[1/2*(Lt+Rt)-1/2*gl*Lt -1/2*gr*R t (식 23)
좌 후방, 중앙 후방 또는 우 후방에 대한 절대적인 소거 항들에 대한 필요성은 없는데, 이것은 이들이 후방(4-출력에서, 서라운드)을 통해 좌와 우측 전방 사이의 유효 팬들(pans)이고 이미 소거되었기 때문이다. 항[1/2(Lt+Rt)]는 수동 매트릭스 항이고, 항들 -1/2*gl*Lt 및 -1/2*gr*Rt는 출력 오디오 신호 Cout을 유도하기 위하여, 선형 결합기(90)(도13)내 Lt 및 Rt의 스케일링된 버전과 결합되고 입력(100,102)들에 인가될 수 있는 소거 항들(도14참고)을 나타낸다.
좌 후방 출력에 대해, 상기된 바와 같이 시작 수동 매트릭스는 Lt-b*Rt이다. 좌측 입력만에 있어서는, gl=1일 때, 명백하게 요구된 소거 항은 -gl*Lt이다. 우측 입력만에 있어서는, gr=1일 때, 소거항이 +b*gr*Rt이다. 중앙 전방 입력에 대해서는, Lt = Rt 인 경우, 수동 항들로부터의 원치않는 출력, Lt-b*Rt 는 (1-b)*gc*1/2*(Lt+Rt)에 의해 소거될 수 있다. 우측 후방 소거 항은 -grb *(gr*Rt-1/2*gs*(Lt-Rt))이며, 이것은 좌 또는 우측 후방 조건들에서 VCA 이득들로부터 계산되거나 또는 경험적으로 다시 도달될 수 있는, 최적화 계수 y와 함께하여 Rout에 사용된 항과 동일하다. 그러므로,
LBout=[Lt-b*Rt]-gl*Lt+b*gr*Rt -(1-b)*gc*1/2*(Lt+Rt)-y*grb*(gr*Rt -gs*1/2*(Lt- Rt)) (식24)
유사하게는,
RBout = [Rt-b*Lt]-gr*Rt+b*Lt*gl -(1-b)*gc*1/2*(Lt+Rt)-y*glb*(gl*Lt +gs*1/2*(Lt-Rt)) (식25)
식 24와 관련하여, 항[Lt-b*Rt]은 수동 매트릭스 항 및 항들, -gl*Lt, +b*gr*Rt, -1/2*(1-b)*gc*(Lt+Rt), 및 -y*grb *((gr*Rt-gs*1/2*(Lt-Rt))는 출력 오디오 신호 LBout 을 유도하기 위하여, 선형 결합기(92)(도13)의 Lt-bRt와 결합될 수 있는 소거 항들(도14)을 표시한다. 상기된 바와 같이, 도13에 도시된 둘(108,110)보다는 둘 이상의 크로스토크 소거 항 입력들일 수 있다.
식25와 관련하여, [Rt-b*Lt]는 수동 매트릭스 항이고, 성분들 -gr*Rt , b*Lt*gl, -1/2*(1-b)*gc*(Lt+Rt), 및 -y*glb *((gl*Lt+gs*1/2*(Lt-Rt))는 출력 오디오 신호 RBout 을 유도하기 위하여, 선형 결합기(96)(도13)의 Rt-b*Lt와 결합될 수 있는 소거 항들(도14)을 표시한다. 상기된 바와 같이, 도13에 도시된 둘(116,118)보다는 둘 이상의 크로스토크 소거 항 입력들일 수 있다.
실질적으로, 모든 계수들은 동일한 신호 레벨들을 정밀하게 전달하지 못하는 피드백-유도 제어 시스템들의 다른 결함들 및 유한 루프-이득들을 보상하기 위해 조정을 필요로 할 수 있고, 6개의 소거 신호들의 다른 결합체들이 채용될 수 있다.
물론, 이런 원리들이 5 또는 6개의 출력들 이상을 가지는 실시예들로 확장될 수 있다. 거기다 추가적인 제어 신호들이, 피드백-유도 제어 시스템들의 좌/우 및 합/차 피드백 부분들로부터의 두 주 제어 신호들의 스케일링, 오프셋팅 또는 비선형 처리를 더 제공함으로써 유도될 수 있어, 그 이득들이
Figure 112002017423373-pct00033
의 다른 바람직한 소정의 값들로 최대까지 상승하는 VCA들을 통한 추가적인 소거 신호들의 발생을 허용한다. 각각의 기본 방향들로의 신호들의 앞에서 각각의 출력을 차례로 고려하는 합성처리는 추가적인 출력들을 발생시키기 위한 적절한 항들 및 계수들을 산출해낼 것이다.
이제 도14를 참고하면, 입력 신호(Lt,Rt)들은 Lt입력으로부터의 좌측 매트릭스 신호 출력, Rt 입력으로부터의 우측 매트릭스 신호 출력, 그 입력이 각각 +1/2의 스케일 요소를 갖는 Lt 및 Rt 인 선형 결합기(132)로부터의 중앙 출력, 및 그 입력이 각각 +1/2 및 -1/2의 스케일 요소를 갖는 Lt 및 Rt 인 선형 결합기(134)로부터의 서라운드 출력을 발생시키는 수동 매트릭스(130)에 인가된다. 수동 매트릭스의 기본 방향들은 "좌측", "중앙", "우측" 및 "서라운드"를 지시한다. 인접 기본 방향들은 상호 직교하는 축들상에 놓여져, 이런 방향 라벨들에 대해, 좌측은 중앙 및 서라운드에 인접하고; 서라운드는 좌측 및 우측에 인접하다.
좌측 및 우측 수동 매트릭스 신호들은 제1쌍의 가변 이득 회로(136,138)들 및 연계된 피드백-유도 제어 시스템(140)에 인가된다. 중앙 및 서라운드 수동 매트릭스 신호들은 제2쌍의 가변 이득 회로(142,144)들 및 연계된 피드백-유도 제어 시 스템(146)에 인가된다.
"좌측" 가변 이득 회로(136)는 이득 gl 을 가지는 전압 제어 증폭기(VCA)(148) 및 선형 결합기(150)를 포함한다. VCA 출력은, 가변 이득 회로의 전체 이득이 (1-gl)이고, 중간 신호를 구성하는, 결합기 출력에서의 가변 이득 회로의 출력이 (1-gl)*Lt이도록 결합기(150)의 좌측 수동 매트릭스 신호로부터 감산된다. 소거 신호를 구성하는, VCA(148) 출력 신호는 gl*Lt이다.
"우측" 가변 이득 회로(138)는 이득 gr을 가지는 전압 제어 증폭기(VCA)(152) 및 선형 결합기(154)를 포함한다. VCA 출력은, 가변 이득 회로의 전체 이득이 (1-gr)이고, 중간 신호를 구성하는, 결합기 출력에서의 가변 이득 회로의 출력이 (1-gr)*Rt이도록 결합기(154)의 우측 수동 매트릭스 신호로부터 감산된다. VCA(152)출력 신호 gr*Rt는 소거신호를 구성한다. (1-gr)*Rt 및 (1-gl)*Lt 중간 신호들은 제1쌍의 중간 신호들을 구성한다. 이런 제1쌍의 중간신호들의 상대적인 크기들은 균일하도록 강제되는 것이 바람직하다. 이것은 이하 설명되는 연계된 피드백-유도 제어 시스템(140)에 의해 달성된다.
"중앙" 가변 이득 회로(142)는 이득 gc을 가지는 전압 제어 증폭기(VCA)(156) 및 선형 결합기(158)를 포함한다. VCA 출력은, 가변 이득 회로의 전체 이득이 (1-gc)이고, 중간 신호를 구성하는, 결합기 출력에서의 가변 이득 회로 의 출력이 1/2*(1-gc)*(Lt+Rt)이도록 결합기(158)의 중앙 수동 매트릭스 신호로부터 감산된다. VCA(156)출력 신호, 1/2*gc*(Lt+Rt)는 소거신호를 구성한다.
"서라운드" 가변 이득 회로(144)는 이득 gr을 가지는 전압 제어 증폭기(VCA)(160) 및 선형 결합기(162)를 포함한다. VCA 출력은, 가변 이득 회로의 전체 이득이 (1-gs)이고, 중간 신호를 구성하는, 결합기 출력에서의 가변 이득 회로의 출력이 1/2*(1-gs)*(Lt-Rt)이도록 결합기(162)의 서라운드 수동 매트릭스 신호로부터 감산된다. VCA(160)출력 신호 1/2*gs*(Lt-Rt)는 소거신호를 구성한다. 1/2*(1-gc)*(Lt+Rt) 및 1/2(1-gs)*(Lt-Rt) 중간 신호들은 제2쌍의 중간 신호들을 구성한다. 이런 제2쌍의 중간신호들의 상대적인 크기들은 균일하도록 강제되는 것이 또한 바람직하다. 이것은 이하 설명되는 연계된 피드백-유도 제어 시스템(146)에 의해 달성된다.
제1쌍의 중간 신호들과 연계된 피드백-유도 제어 시스템(140)은 결합기(150,154)들 각각의 출력들을 수신하는 필터(164,166)들을 포함한다. 각각의 필터 출력들은, 이들의 입력들의 로그를 정류 및 발생시키는 로그 정류기(168,170)들에 인가된다. 대향 극성들을 가지는 정류 및 로그 처리된(logged) 출력들은 그 입력들의 감산을 구성하는 그 출력이 비반전 증폭기(174)(도3의 크기 비교기(30)에 상응하는 디바이스(172,174))에 인가되는 선형 결합기(172)에 인가된다. 로그 신호들을 감산하는 것은 비교 기능을 제공한다. 상기된 바와 같이, 이것은 아날로그 영 역에서 비교 기능을 구현하기 위한 실질적인 방법이다. 이러한 경우에, VCA(148,152)들은 이들의 제어 입력들의 안티로그를 고유하게 취하여 로그-기반 비교기의 제어 출력의 안티로그를 취하는 유형으로 이루어진다. 증폭기(174)의 출력은 VCA(148,152)들을 위한 제어신호를 구성한다. 상기된 바와 같이, 디지털로 구현되는 경우, 두 크기들을 분할하고 VCA 함수들을 위한 직접 곱셈기로서 결과들을 사용하는 것이 보다 편리해질 수 있다. 상기 된 바와 같이, 필터(164,166)들은 경험적으로 유도되어, 저 주파수들 및 매우 높은 고주파수들을 감쇄시키고 가청 범위의 중간 이상으로 점진적으로 증가하는 응답을 제공하는 응답을 제공한다. 이런 필터들은 출력 신호들의 주파수 응답을 변경시키지 않고, 이들은 단지 피드백-유도 제어 시스템들내 제어 신호들 및 VCA 이득들을 변경시킨다.
제2쌍의 중간 신호들과 연계된 피드백-유도 제어 시스템(146)은 VCA(158,162)들 각각의 출력들을 수신하는 필터(176,178)들을 포함한다. 각각의 필터 출력들은, 이들의 입력들의 로그를 정류 및 발생시키는 로그 정류기(180,182)들에 인가된다. 대향 극성들을 가지는 정류 및 로그된(logged) 출력들은 그 입력들의 감산을 구성하는 그 출력이 비반전 증폭기(186)(도3의 크기 비교기(30)에 상응하는 디바이스(184,186))에 인가되는 선형 결합기(184)에 인가된다. 피드백-유도 제어 시스템(146)은 제어 시스템(140)과 동일한 방식으로 작동한다. 증폭기(186)의 출력은 VCA(158,162)를 위한 제어 신호를 구성한다.
추가적인 제어 신호들은 피드백 유도 제어 시스템(140,146)들의 제어 신호들로부터 유도된다. 제어 시스템(140)의 제어 신호는 제1 및 제2 스케일링, 오프셋, 반전 등 함수부(188,190)들에 인가된다. 제어 시스템(146)의 제어 신호는 제1 및 제2 스케일링, 오프셋, 반전 등 함수부(192,194)들에 인가된다. 함수부(188,190,192,194)들은 상기된 하나 이상의 극성 반전, 진폭 오프셋팅, 진폭 스케일링 및/또는 비선형 처리를 포함할 수 있다. 또한 상기 설명에 따라, 함수부(188,192)들의 그리고 함수부(190,194)들의 보다 적은 또는 보다 큰 출력들은, 좌측 후방 VCA(200) 및 우측 후방 VCA(202) 각각에 인가되는 추가적인 제어 신호들을 발생시키기 위하여, 보다 적거나 또는 큰 함수부(196,198)들에서 각각 취해진다. 이러한 경우, 추가적인 제어 신호들이 좌측 후방 소거신호 및 우측 후방 소거신호를 발생시키는데 적절한 제어신호들을 제공하도록 상기 방식으로 유도된다. 좌측 후방 VCA(200)에 대한 입력은 좌측 및 서라운드 소거 신호들을 선형 결합기(204)내에 가산적으로 결합시킴으로써 얻어진다. 우측 후방 VCA(202)에 대한 입력은 우측 및 서라운드 소거 신호들을 선형 결합기(204)내에서 감산적으로 결합시킴으로써 얻어진다. 변형적으로 그리고 조금 덜 바람직하게는, VCA(200,202)들에 대한 입력이 좌측 및 서라운드 수동 매트릭스 출력들, 및 우측 및 서라운드 수동 매트릭스 출력 각각으로부터 유도될 수 있다. 좌측 후방 VCA(200)의 출력은 좌측 후방 소거 신호, glb*1/2*((gl*Lt+gs(Lt-Rt ))이다. 우측 후방 VCA(202)의 출력은 우측 후방 소거 신호, grb*1/2*((gr*Rt+gs(Lt-Rt ))이다.
도 15는 본 발명의 양태를 포함하는 실질적 회로를 도시하는 개략적인 회로도이다. 도시된 저항 값은 오옴이다. 지시되지 않은 경우, 캐패시터 값들은 마이크 로패러드이다.
도15에서, "TL074"는 고충실도 및 오디오 전치증폭기 응용들을 위해 고안된 텍사스 인스트루먼트의 쿼드 저잡음 JFET-입력(고 입력 임피던스) 일반 목적 연산증폭기이다. 디바이스의 세부항목은 공개된 문헌에서 광범위하게 입수가능하다. 데이터 쉬트는 <<http://www.ti.com/sc/docs/products/analog/tl074.html>>의 인터넷에서 발견할 수 있다.
도15의 "SSM-2120"은 오디오 응용을 위해 의도된 단일체 집적회로이다. 그것은 두 개의 VCA 및 두 개의 레벨 검출기들을 포함하여, 이득의 로그 제어 또는 이들의 크기에 의존하여 레벨 검출기들에 대해 제공된 신호들의 감쇄를 허용한다. 장치의 세부항목은 공개된 문헌에서 광범위하게 입수가능하다. 데이터 쉬트는 인터넷<< http://www.analog.com/pdf/1778_c.pdf>>에서 발견할 수 있다.
이하 표는 VCA 출력들에서의 라벨들 및 도15의 버티컬 버스상의 라벨들에 대한 이런 문서에 사용된 항목들과 관련된다.
상기 설명에 사용된 항들 도15의 VCA의 출력에서의 라벨 도15의 버티컬 버스상의 라벨
gl*Lt 좌측 VCA LVCA
gr*Rt 우측 VCA RVCA
1/2*gc*(Lt+Rt) 전방 VCA FVCA
1/2*gs*(Lt-Rt) 후방 VCA BVCA
glb*((gl*Lt+gs*1/2*(Lt-Rt)) 좌측 후방 VCA LBVCA
grb*((gr*Rt-gs*1/2*(Lt-Rt)) 우측 후방 VCA RBVCA
도15에서, 출력 매트릭스 저항들에 이르는 와이어들상의 라벨들은 신호들의 소스가 아닌 기능들을 전달하기 위해 의도된다. 그러므로, 예를 들면, 좌측 전방 출력에 이르는 상단의 적은 와이어들은 이하와 같다:
도 15의 라벨 의미
LT Lt 입력으로부터
CF 소거 중앙 전방 소스를 위해 원치않는 출력울 소거하기 위한 신호
LB 소거 좌측 후방 소스를 위해 원치않는 출력을 소거하기 위한 신호
BK 소거 후방 소스를 위해 원치않는 출력을 소거하기 위한 신호
RB 소거 우측 후방 소스를 위해 원치않는 소스를 소거하기 위한 신호
LF GR 팬이 전방을 가로질러 보다 많은 일정한 라우드니스를 제공하도록 라이딩(riding)하는 좌 전방 이득
도15에서, VCA 항목들의 극성이 무엇이든지, 매트릭스 그 자체는 임의의 항목들(U2C 등)의 반전을 위한 조항을 가진다. 게다가, 도15의 "서보(servo)"는 상기된 바와 같은 피드백 유도 제어 시스템을 칭한다.
본 발명은 기능들이 소프트웨어 및/또는 펌웨어로 수행되는 아날로그, 혼합 아날로그/디지털 및/또는 디지털 신호처리를 사용하여 구현될 수 있다. VCA, 정류기 등과 같은 아날로그 항목들은 이들의 디지털 등가부를 포함하도록 의도된다. 예를 들면, 디지털 실시예에서, VCA는 곱셈 또는 나눗셈에 의해 구현된다.

Claims (34)

  1. 2 입력 오디오 신호들로부터 적어도 3 오디오 출력 신호들을 유도하기 위한 방법에 있어서,
    상기 2 입력 오디오 신호들로부터 4 오디오 신호들을 유도하되, 상기 4오디오 신호들은 2 오디오 신호들에 응답하여 두 쌍의 오디오 신호들을 발생시키는 수동 매트릭스로 유도되며, 제1 쌍의 유도된 오디오 신호들은 제1축상에 놓인 방향을 나타내고 제2쌍의 유도된 오디오 신호들은 제2축상에 놓인 방향을 나타내며, 상기 제1 및 제2 축들은 실질적으로 서로 상호 직교하는, 상기 4 오디오 신호들을 유도하는 단계;
    각각의 제1 및 제2 쌍들의 중간 오디오 신호들을 발생하기 위해 각각의 상기 쌍들의 유도된 오디오 신호들을 처리하되, 각 쌍의 중간 오디오 신호들내 오디오 신호들의 각 진폭 크기들은 균일하도록 되는 단계;
    상기 제1쌍의 중간 신호들이 발생되는 상기 쌍의 유도된 오디오 신호들의 축상에 놓인 제1방향을 나타내며, 동일한 극성을 가지고, 각각의 상기 제2쌍의 중간 오디오 신호들 중 적어도 한 성분을 적어도 결합함으로써 발생되는 제1출력신호를 발생시키는 단계;
    상기 제1쌍의 중간 신호들이 발생되는 상기 쌍의 유도된 오디오 신호들의 축상에 놓인 제2방향을 나타내며, 반대 극성을 가지고, 각각의 상기 제2쌍의 중간 오디오 신호들 중 적어도 한 성분을 적어도 결합함으로써 발생되는 제2출력신호를 발 생시키는 단계;
    상기 제2쌍의 중간 신호들이 발생되는 상기 쌍의 유도된 오디오 신호들의 축상에 놓인 제1방향을 나타내며, 동일한 극성 또는 반대 극성을 가지고, 각각의 상기 제1쌍의 중간 오디오 신호들 중 적어도 한 성분을 적어도 결합함으로써 발생되는 제3출력신호를 발생시키는 단계; 및, 선택적으로,
    상기 제2쌍의 중간 신호들이 발생되는 상기 쌍의 유도된 오디오 신호들의 축상에 놓인 제2방향을 나타내며, 상기 제3출력 신호가 동일한 극성을 가지고 결합됨으로써 발생된다면 반대 극성을 가지고 적어도 결합됨으로써 발생되고, 상기 제3출력 신호가 반대 극성을 가지고, 각각의 상기 제1쌍의 중간 오디오 신호들 중 적어도 한 성분을 적어도 결합함으로써 발생된다면 동일한 극성을 가지고 적어도 결합됨으로써 발생되는 제4출력신호를 발생시키는 단계;
    를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서,
    제1출력신호를 발생시키는 단계는, 각각의 상기 제2쌍의 중간 오디오 신호들의 성분을 상기 제1방향을 나타내는 수동 매트릭스 오디오 신호와 결합하는 단계를 포함하며, 상기 성분은 상기 수동 매트릭스 오디오 신호에 대향하는 소거 신호를 구성하고,
    제2출력신호를 발생시키는 단계는, 각각의 상기 제2쌍의 중간 오디오 신호들의 성분을 상기 제2방향을 나타내는 수동 매트릭스 오디오 신호와 결합하는 단계를 포함하며, 상기 성분은 상기 수동 매트릭스 오디오 신호에 대향하는 소거 신호를 구성하고,
    제3출력신호를 발생시키는 단계는, 각각의 상기 제1쌍의 중간 오디오 신호들의 성분을 상기 제3방향을 나타내는 수동 매트릭스 오디오 신호와 결합하는 단계를 포함하며, 상기 성분은 상기 수동 매트릭스 오디오 신호에 대향하는 소거 신호를 구성하고, 선택적으로,
    제4출력신호를 발생시키는 단계는, 각각의 상기 제1쌍의 중간 오디오 신호들의 성분을 상기 제4방향을 나타내는 수동 매트릭스 오디오 신호와 결합하는 단계를 포함하며, 상기 성분은 상기 수동 매트릭스 오디오 신호에 대향하는 소거 신호를 구성하는 것을 특징으로 하는 방법.
  3. 제2항에 있어서, 각각 상기 제1,2,3 및 선택적으로 제4방향을 나타내는 상기 매트릭스 오디오 신호들은 상기 수동 매트릭스에 의해 발생되는 것을 특징으로 하는 방법.
  4. 제2항에 있어서, 각각 상기 제1,2,3 및 4 방향을 나타내는 상기 수동 매트릭스 오디오 신호들은, 상기 수동 매트릭스 오디오 신호들을 상기 신호들의 성분들 중 하나들과 또한 결합하는 다수의 선형 결합기들에서 발생되는 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 상기 각각의 출력 신호들은 상기 중간 신호들의 쌍들을 결합함으로써 발생되는 것을 특징으로 하는 방법.
  6. 제1,2 또는 5항 중 어느 한항에 있어서, 상기 처리 단계는 상기 각 쌍의 중간 오디오 신호들의 상대적인 진폭들을 제어하는데 사용하기 위해 각 쌍의 중간 오디오 신호들을 피드백하는 것을 포함하는 것을 특징으로 하는 방법.
  7. 제6항에 있어서, 상기 처리 단계는 각각의 유도된 오디오 신호를 각 가변 이득 회로에 제공하는 단계를 포함하되, 각 쌍의 유도된 오디오 신호들과 연계된 상기 각각의 가변 이득 회로의 이득은 각 쌍에서의 상기 가변 이득 회로들의 출력들의 진폭에 응답하여 제어되는 것을 특징으로 하는 방법.
  8. 제7항에 있어서, 각각의 가변 이득 회로는 감산 결합기와 결합하여 이득 g를 가지는 전압 제어 증폭기(VCA)를 포함하며, 결과 가변-이득-회로 이득은 (l-g)이고, 상기 소거 신호들은 상기 전압 제어 증폭기들의 출력들로부터 취해지는 것을 특징으로 하는 방법.
  9. 제7항에 있어서, 각각의 가변 이득 회로는 이득 g를 가지는 전압 제어 증폭기(VCA)를 포함하며, 결과 가변-이득-회로 이득은 g이고, 상기 소거 신호들은 상기 전압 제어 증폭기들의 출력들로부터 취해지는 것을 특징으로 하는 방법.
  10. 제7항에 있어서, 상기 각 가변 이득 회로의 이득은, 상기 신호 출력들이 실질적으로 상기 수동 매트릭스에 의해 발생된 신호들이 되도록, 휴지 입력 신호 상태들에 대한 로우인 것을 특징으로 하는 방법.
  11. 제7항에 있어서, 상기 각 가변 이득 회로의 이득은, 상기 신호 출력들이 실질적으로 상기 수동 매트릭스에 의해 발생된 신호들이 되도록, 휴지 입력 신호 상태들에 대한 하이인 것을 특징으로 하는 방법.
  12. 제7항에 있어서, 각 쌍의 유도된 오디오 신호들과 연계된 상기 각 가변 이득회로들의 이득들은, 상기 쌍의 상기 각 가변 이득 회로들의 출력들을, 상기 가변 이득 회로들의 상기 이득들을 제어하는 제어 신호를 발생시키는 크기 비교기에 제공함으로써 제어되는 것을 특징으로 하는 방법.
  13. 제12항에 있어서, 상기 각각의 크기 비교기들은, 일부 입력 신호 상태들에 대해, 다른것과 관련하여 하나의 가변 이득 회로의 출력의 크기 증가가 상기 증가된 출력을 가지는 상기 가변 이득 회로의 이득의 감소를 초래하도록, 상기 쌍들의 유도된 오디오 신호들과 연계된 가변 이득 회로들의 이득들을 제어하는 것을 특징으로 하는 방법.
  14. 제13항에 있어서, 상기 각각의 크기 비교기들은, 일부 입력 신호 상태들에 대해, 다른것과 관련하여 하나의 가변 이득 회로의 출력의 크기 증가가 또한 상기 증가된 출력을 가지지 않는 상기 가변 이득 회로의 이득의 변화를 실질적으로 초래하지 않도록, 상기 쌍들의 유도된 오디오 신호들과 연계된 가변 이득 회로들의 이득들을 제어하는 것을 특징으로 하는 방법.
  15. 제13항에 있어서, 상기 각각의 크기 비교기들은, 일부 입력 신호 상태들에 대해, 다른것과 관련하여 하나의 가변 이득 회로의 출력의 크기 증가가 또한 상기 가변 이득 회로의 이득의 생성이 실질적으로 일정하게 되도록, 상기 쌍들의 유도된 오디오 신호들과 연계된 가변 이득 회로들의 이득들을 제어하는 것을 특징으로 하는 방법.
  16. 제12항에 있어서, 상기 각각의 크기 비교기들은, 일부 입력 신호 상태들에 대해, 다른것과 관련하여 하나의 가변 이득 회로의 출력의 크기 증가가 상기 증가된 출력을 가지는 상기 가변 이득 회로의 이득의 증가를 초래하도록, 상기 쌍들의 유도된 오디오 신호들과 연계된 가변 이득 회로들의 이득들을 제어하는 것을 특징으로 하는 방법.
  17. 제16항에 있어서, 상기 각각의 크기 비교기들은, 일부 입력 신호 상태들에 대해, 다른것과 관련하여 하나의 가변 이득 회로의 출력의 크기 증가가 또한 상기 증가된 출력을 가지지 않는 상기 가변 이득 회로의 이득의 변화를 실질적으로 초래하지 않도록 상기 쌍들의 유도된 오디오 신호들과 연계된 가변 이득 회로들의 이득들을 제어하는 것을 특징으로 하는 방법.
  18. 제16항에 있어서, 상기 각 크기 비교기들은, 일부 입력 신호 상태들에 대해, 다른것과 관련하여 하나의 가변 이득 회로의 출력의 크기 증가가 또한 상기 가변 이득 회로의 이득의 생성이 실질적으로 일정하게 되도록, 상기 쌍들의 유도된 오디오 신호들과 연계된 가변 이득 회로들의 이득들을 제어하는 것을 특징으로 하는 방법.
  19. 제12항에 있어서, dB의 상기 가변 이득 회로들의 이득은 이들의 제어 전압들의 선형 함수들이며, 각각의 크기 비교기는 유한 이득을 가지며 각 가변 이득 회로의 출력은 그 입력의 로그에 비례하는 출력신호를 전달하는 정류기를 통해 크기 비교기에 제공되는 것을 특징으로 하는 방법.
  20. 제19항에 있어서, 각각의 정류기는 저 주파수들 및 매우 높은 고주파수들을 감쇄시키는 응답을 가지는 필터가 선행되고 상기 가청 범위의 중간 이상으로 서서히 증가하는 응답을 제공하는 것을 특징으로 하는 방법.
  21. 제12항에 있어서, 각 쌍의 수동 매트릭스 오디오 신호들과 연계된 가변 이득 회로들을 제어하는 상기 두 제어 신호들로부터 하나 이상의 추가 제어신호들을 유도하는 단계를 더 포함하되, 상기 하나 이상의 추가 제어 신호들은 하나 또는 둘 모두의 제어 신호들을 수정하고 비수정된 제어 신호 및 수정된 제어 신호, 또는 두 수정된 제어신호들을 보다 덜 또는 더 발생시킴으로써 각각 유도되는 것을 특징으로 하는 방법.
  22. 제21항에 있어서, 하나 또는 둘 모두의 상기 제어 신호들은 각각의 신호를 극성 반전, 진폭 오프셋팅, 진폭 스케일링 및/또는 비선형 처리하여 수정되는 것을 특징으로 하는 방법.
  23. 제21항에 있어서,
    두 개의 상기 다수의 소거 신호들의 결합물 또는 두 개의 수동 매트릭스 신호들의 결합물을 입력으로서 수신하되, 상기 하나 이상의 추가 제어 신호들은, 상기 입력 신호들이 상기 제1 및 제2 축들상에 놓인 방향들 이외의 다른 방향을 나타낼 때, 상기 회로 이득이 최대로 상승하도록, 상기 하나 이상의 추가 가변 이득 회로들 중 개개의 하나들을 제어하며,
    상기 하나 이상의 추가 제어 신호들 중 개개의 하나를 가지고 상기 하나 이상의 추가 가변 이득 회로들을 제어함으로써, 하나 이상의 추가 소거 신호들을 발생시키는, 하나 이상의 추가 가변 이득 회로들을 더 포함하는 것을 특징으로 하는 방법.
  24. 제23항에 있어서, 적어도 5 출력 신호들은, 각각의 적어도 5 수동 매트릭스 오디오 신호들을 2개 이상의 상기 다수의 소거 신호들 및 상기 하나 이상의 추가 소거 신호들과 결합함으로써 발생되며, 상기 소거 신호들은, 상기 입력 오디오 신호들이 상기 수동 매트릭스 오디오 신호로 나타낸 방향 이외의 다른 방향들과 연계된 신호들을 나타낼 때, 상기 소거 신호들에 의해 실질적으로 소거되도록, 각각의 수동 매트릭스 오디오 신호와 대향하는 것을 특징으로 하는 방법.
  25. 제12항에 있어서, 제1쌍의 중간 오디오 신호들내 상기 오디오 신호들의 크기는,
    [(Lt+Rt)*(l-gc)]의 크기, 또는, 등가적으로, [(Lt+Rt )*(hc)]의 크기, 및
    [(Lt-Rt)*(l-gs)]의 크기, 또는, 등가적으로, [(Lt-Rt )*(hs)]의 크기로 표현될 수 있고,
    다른 쌍의 중간 오디오 신호들내 오디오 신호들의 크기는,
    [Lt*(l-gl)]의 크기, 또는, 등가적으로, [Lt*(hl)]의 크기, 및
    [Rt*(l-gr)]의 크기, 또는, 등가적으로, [Rt*(hr)]의 크기로 표현될 수 있으며,
    여기에서, Lt 및 Rt는 상기 수동 매트릭스에 의해 발생된 한 쌍의 오디오 신 호들이며, Lt+Rt 및 Lt-Rt는 상기 수동 매트릭스로 발생된 다른 쌍의 오디오 신호들이고, (l-gc) 및 hc는 상기 수동 매트릭스의 출력 Lt+Rt와 연계된 가변 이득 회로의 이득이며, (1-gs) 및 hs는 수동 매트릭스의 출력 Lt-Rt와 연계된 상기 가변 이득 회로의 이득이고, (1-gl) 및 hl은 상기 수동 매트릭스의 출력 Lt와 연계된 상기 가변 이득 회로의 이득이며, (1-gr) 및 hr은 상기 수동 매트릭스의 출력 Rt와 연계된 가변 이득 회로의 이득인 것을 특징으로 하는 방법.
  26. 2 입력 오디오 신호들로부터, 각각 방향과 연계된, 적어도 3오디오 신호들을 유도하기 위한 방법에 있어서,
    수동 매트릭스를 가지고, 상기 두 입력 오디오 신호들에 응답하여, 두 쌍의 수동 매트릭스 오디오 신호들을 포함하는 다수의 수동 매트릭스 신호들을 발생시키는 단계로서, 제1쌍의 수동 매트릭스 오디오 신호들은 제1축상에 놓인 방향들을 나타내며 제2쌍의 수동 매트릭스 오디오 신호들은 제2축상에 놓인 방향들을 나타내고, 상기 제1 및 제2 축들은 실질적으로 서로 상호 직교하는, 상기 다수의 수동 매트릭스 신호들을 발생시키는 단계;
    각 쌍의 중간 오디오 신호들내 오디오 신호들의 상대적인 진폭의 크기들이 균등하게 되도록, 각각의 제1 및 제2 쌍들의 중간 오디오 신호들을 발생시키기 위해 각각의 상기 쌍들의 수동 매트릭스 오디오 신호들을 처리하는 단계,;
    상기 쌍들의 중간 오디오 신호들로부터 다수의 소거 신호들을 유도하는 단계; 및
    적어도 3개의 수동 매트릭스 오디오 신호들 각각을 2개 이상의 상기 다수의 소거 신호들과 결합함으로써 적어도 3 출력 신호들을 발생시키는 단계로서, 상기 소거 신호들은, 상기 입력 오디오 신호들이 상기 수동 매트릭스 오디오 신호로 나타낸 방향 이외의 다른 방향들과 연계된 신호들을 나타낼 때, 상기 소거 신호들에 의해 실질적으로 소거되도록, 각각의 수동 매트릭스 오디오 신호와 대향하는, 상기 적어도 3출력 신호들을 발생시키는 단계;
    를 포함하는 것을 특징으로 하는 방법.
  27. 제26항에 있어서, 상기 처리 단계는, 상기 각 쌍의 중간 오디오 신호들의 상대적인 진폭들을 제어하는데 사용하기 위해 각 쌍의 중간 오디오 신호들을 피드백하는 단계를 포함하는 것을 특징으로 하는 방법.
  28. 제27항에 있어서, 상기 처리단계는, 상기 두 쌍의 수동 매트릭스 오디오 신호들내 각각의 수동 매트릭스 신호를 각각의 가변 이득 회로에 제공하는 단계를 포함하고, 각각의 회로는 감산 결합기와 결합하여 이득 g를 가지는 전압 제어 증폭기(VCA)를 포함하며, 결과 가변-이득-회로 이득은 (l-g)이고, 상기 소거 신호들은 상기 전압 제어 증폭기들의 출력들로부터 취해지는 것을 특징으로 하는 방법.
  29. 제28항에 있어서, 각 쌍의 수동 매트릭스 오디오 신호들과 연계된 상기 가변 이득 회로들의 이득들은 각 쌍의 개개의 가변 이득 회로들의 출력들을, 상기 가변 이득 회로들의 이득들을 제어하는 제어신호를 발생시키는 크기 비교기에 제공함으로써 제어되는 것을 특징으로 하는 방법.
  30. 제29항에 있어서, 각 쌍의 개개의 가변 이득 회로의 상기 출력들은, 정류기를 통해 크기 비교기에 제공되며, 상기 정류기들은 이들의 입력들의 로그에 비례하는 신호들을 전달하고, 상기 비교기는 유한 이득을 가지며, dB의 VCA 이득들은 이들의 제어 전압들의 선형 함수들인 것을 특징으로 하는 방법.
  31. 제29 항에 있어서, 각 쌍의 수동 매트릭스 오디오 신호들과 연계된 가변 이득 회로들을 제어하는 상기 두 제어 신호들로부터 하나 이상의 추가 제어 신호들을 유도하되, 상기 하나 이상의 추가 제어 신호들은 하나 또는 둘 모두의 제어 신호들을 수정하고, 비수정된 제어 신호 및 수정된 제어 신호, 또는 두 수정된 제어신호들을 보다 덜 또는 더 발생시킴으로써 각각 유도되는, 상기 하나 이상의 추가 제어신호들을 유도하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  32. 제31항에 있어서, 하나 또는 둘 모두의 상기 제어신호들은 각각의 신호를 극성 반전, 진폭 오프셋팅, 진폭 스케일링 및/또는 비선형 처리하여 수정되는 것을 특징으로 하는 방법.
  33. 제31항에 있어서, 두 개의 상기 다수의 소거 신호들의 결합물 또는 두 개의 수동 매트릭스 신호들의 결합물을 입력으로서 수신하되, 상기 하나 이상의 추가 제어 신호들은, 상기 입력 신호들이 상기 제1 및 제2 축들상에 놓인 방향들 이외의 다른 방향을 나타낼 때, 상기 회로 이득이 최대로 상승하도록 상기 하나 이상의 추가 가변 이득 회로들 중 개개의 하나들을 제어하며,
    상기 하나 이상의 추가 제어 신호들 중 개개의 하나를 가지고 상기 하나 이상의 추가 가변 이득 회로들을 제어함으로써, 하나 이상의 추가 소거 신호들을 발생시키는 하나 이상의 추가 가변 이득 회로들을 더 포함하는 것을 특징으로 하는 방법.
  34. 제33항에 있어서, 적어도 5 출력 신호들은 각각의 적어도 5 수동 매트릭스 오디오 신호들을 2 이상의 상기 다수의 소거 신호들 및 상기 하나 이상의 추가 소거 신호들과 결합함으로써 발생되며, 상기 소거 신호들은, 상기 입력 오디오 신호들이 상기 수동 매트릭스 오디오 신호로 나타낸 방향 이외의 다른 방향들과 연계된 신호들을 나타낼 때, 상기 소거 신호들에 의해 실질적으로 소거되도록, 각각의 수동 매트릭스 오디오 신호와 대향하는 것을 특징으로 하는 방법.
KR1020027007107A 1999-12-03 2000-11-28 2 입력 오디오 신호들로부터 적어도 3 오디오 신호들을유도하기 위한 방법 KR100704507B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US45481099A 1999-12-03 1999-12-03
US09/454,810 1999-12-03
US09/532,711 2000-03-22
US09/532,711 US6920223B1 (en) 1999-12-03 2000-03-22 Method for deriving at least three audio signals from two input audio signals

Publications (2)

Publication Number Publication Date
KR20020065547A KR20020065547A (ko) 2002-08-13
KR100704507B1 true KR100704507B1 (ko) 2007-04-10

Family

ID=34738562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027007107A KR100704507B1 (ko) 1999-12-03 2000-11-28 2 입력 오디오 신호들로부터 적어도 3 오디오 신호들을유도하기 위한 방법

Country Status (3)

Country Link
US (1) US6920223B1 (ko)
KR (1) KR100704507B1 (ko)
MY (1) MY127999A (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7280664B2 (en) * 2000-08-31 2007-10-09 Dolby Laboratories Licensing Corporation Method for apparatus for audio matrix decoding
WO2005070097A2 (en) * 2004-01-09 2005-08-04 Masonware Partners, Llc Passive surround sound adapter
ATE390683T1 (de) 2004-03-01 2008-04-15 Dolby Lab Licensing Corp Mehrkanalige audiocodierung
JP4312103B2 (ja) * 2004-05-31 2009-08-12 パナソニック株式会社 音響装置
JP4580210B2 (ja) * 2004-10-19 2010-11-10 ソニー株式会社 音声信号処理装置および音声信号処理方法
JP4602204B2 (ja) 2005-08-31 2010-12-22 ソニー株式会社 音声信号処理装置および音声信号処理方法
JP4479644B2 (ja) * 2005-11-02 2010-06-09 ソニー株式会社 信号処理装置および信号処理方法
JP4637725B2 (ja) * 2005-11-11 2011-02-23 ソニー株式会社 音声信号処理装置、音声信号処理方法、プログラム
US7760886B2 (en) * 2005-12-20 2010-07-20 Fraunhofer-Gesellschaft zur Foerderung der Angewandten Forscheng e.V. Apparatus and method for synthesizing three output channels using two input channels
JP4835298B2 (ja) * 2006-07-21 2011-12-14 ソニー株式会社 オーディオ信号処理装置、オーディオ信号処理方法およびプログラム
JP4894386B2 (ja) * 2006-07-21 2012-03-14 ソニー株式会社 音声信号処理装置、音声信号処理方法および音声信号処理プログラム
JP5082327B2 (ja) * 2006-08-09 2012-11-28 ソニー株式会社 音声信号処理装置、音声信号処理方法および音声信号処理プログラム
KR101597375B1 (ko) 2007-12-21 2016-02-24 디티에스 엘엘씨 오디오 신호의 인지된 음량을 조절하기 위한 시스템
US8705749B2 (en) * 2008-08-14 2014-04-22 Dolby Laboratories Licensing Corporation Audio signal transformatting
TWI449442B (zh) 2009-01-14 2014-08-11 Dolby Lab Licensing Corp 用於無回授之頻域主動矩陣解碼的方法與系統
US8538042B2 (en) 2009-08-11 2013-09-17 Dts Llc System for increasing perceived loudness of speakers
WO2013094135A1 (ja) 2011-12-19 2013-06-27 パナソニック株式会社 音分離装置、および音分離方法
US9312829B2 (en) 2012-04-12 2016-04-12 Dts Llc System for adjusting loudness of audio signals in real time
US9357323B2 (en) 2012-05-10 2016-05-31 Google Technology Holdings LLC Method and apparatus for audio matrix decoding
KR101935183B1 (ko) * 2014-12-12 2019-01-03 후아웨이 테크놀러지 컴퍼니 리미티드 멀티-채널 오디오 신호 내의 음성 성분을 향상시키는 신호 처리 장치
CN105708408A (zh) * 2016-01-04 2016-06-29 卓外（上海）医疗电子科技有限公司 一种手持式全高清微创手术3d电子内窥镜系统
US11246001B2 (en) 2020-04-23 2022-02-08 Thx Ltd. Acoustic crosstalk cancellation and virtual speakers techniques
CN113311900A (zh) * 2021-04-21 2021-08-27 聚融医疗科技(杭州)有限公司 高精度正负对称电源系统及其工作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5295189A (en) 1990-06-08 1994-03-15 Fosgate James W Control voltage generator for surround sound processor
JPH1062460A (ja) * 1996-08-23 1998-03-06 Atr Ningen Joho Tsushin Kenkyusho:Kk 信号分離装置
US5862228A (en) 1997-02-21 1999-01-19 Dolby Laboratories Licensing Corporation Audio matrix encoding

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4589129A (en) 1984-02-21 1986-05-13 Kintek, Inc. Signal decoding system
US4799260A (en) 1985-03-07 1989-01-17 Dolby Laboratories Licensing Corporation Variable matrix decoder
US5625696A (en) 1990-06-08 1997-04-29 Harman International Industries, Inc. Six-axis surround sound processor with improved matrix and cancellation control
US5504819A (en) 1990-06-08 1996-04-02 Harman International Industries, Inc. Surround sound processor with improved control voltage generator
US5172415A (en) 1990-06-08 1992-12-15 Fosgate James W Surround processor
US5428687A (en) 1990-06-08 1995-06-27 James W. Fosgate Control voltage generator multiplier and one-shot for integrated surround sound processor
US6198826B1 (en) 1997-05-19 2001-03-06 Qsound Labs, Inc. Qsound surround synthesis from stereo

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5295189A (en) 1990-06-08 1994-03-15 Fosgate James W Control voltage generator for surround sound processor
JPH1062460A (ja) * 1996-08-23 1998-03-06 Atr Ningen Joho Tsushin Kenkyusho:Kk 信号分離装置
US5862228A (en) 1997-02-21 1999-01-19 Dolby Laboratories Licensing Corporation Audio matrix encoding

Also Published As

Publication number Publication date
US6920223B1 (en) 2005-07-19
MY127999A (en) 2007-01-31
KR20020065547A (ko) 2002-08-13

Similar Documents

Publication Publication Date Title
KR100704507B1 (ko) 2 입력 오디오 신호들로부터 적어도 3 오디오 신호들을유도하기 위한 방법
EP1234484B1 (en) Method for deriving at least three audio signals from two input audio signals
KR100702496B1 (ko) 오디오 매트릭스 디코딩 장치를 위한 방법
AU2001288528A1 (en) Method for apparatus for audio matrix decoding
JP3046319B2 (ja) ステレオの改善及び方向性サーボ
US4239937A (en) Stereo separation control
US3944735A (en) Directional enhancement system for quadraphonic decoders
GB2174275A (en) Variable matrix decoder
US6970567B1 (en) Method and apparatus for deriving at least one audio signal from two or more input audio signals
US4293821A (en) Audio channel separating apparatus
EP0630168B1 (en) Improved Dolby prologic decoder
JP2946884B2 (ja) 低音域特性補正回路
JPH07307997A (ja) 音場制御装置
JPH06500898A (ja) サラウンド・プロセッサ
JP3284748B2 (ja) 音場制御装置
KR20020065548A (ko) 2개 이상의 입력 오디오 신호들로부터 적어도 1개의오디오 신호를 유도하는 방법 및 장치
KR960700620A (ko) 음향 이미지 향상을 위한 음향 이미지 자동 조작장치 및 방법(sound image manipulation apparatus and method for sound image enhancement)
JPS61216508A (ja) パノラマコントロ−ル回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130322

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140324

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160324

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180327

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190322

Year of fee payment: 13