KR20020065548A - 2개 이상의 입력 오디오 신호들로부터 적어도 1개의오디오 신호를 유도하는 방법 및 장치 - Google Patents

Abstract

"적응형(adaptive)" 오디오 매트릭스를 사용하는 다방향 오디오 디코더는 2개 이상의 지향적으로-인코딩된 오디오 입력 신호 스트림(S1(α), S2(α), ...SN(α)으로부터 복수의 출력 오디오 신호들중에 적어도 1개를 유도하며, α는 소스 오디오 신호의 인코딩된 신호이다. 각 출력 신호는 주방향 β와 관련된다. 각 출력 신호를 발생시키기 위해서, 한쌍의 중간 신호("앤티도미넌트(antidominant)" 신호)는 디코더의 각각의 2개 인접 주출력 방향으로 향하는 앤티도미넌트 신호를 구성하여 발생된다. 임의의 주(또는 "도미넌트(dominant)")방향으로 향하는 앤티도미넌트 신호는 계수를 갖는 입력 신호들의 조합으로 그 조합은 도미넌트 방향에 대해 제로이다. 진폭 제어부는 2개의 앤티도미넌트 신호에 적용되어 주방향과 관련된 출력 오디오 신호를 제공하도록 가산 또는 감산으로 조합된 대체로 동일한 크기를 갖는 한쌍의 신호들을 전달한다.

Description

2개 이상의 입력 오디오 신호들로부터 적어도 1개의 오디오 신호를 유도하는 방법 및 장치{METHOD AND APPARATUS FOR DERIVING AT LEAST ONE AUDIO SIGNAL FROM TWO OR MORE INPUT AUDIO SIGNALS}

오디오 매트릭스 인코딩 및 디코딩은 종래 기술분야에 잘 공지되어 있다. 예를 들면, 소위 "4-2-4" 오디오 매트릭스 인코딩 및 디코딩에서, 4개의 소스 신호들은, 통상 (예를 들면, 좌측, 중앙, 우측 및 서라운드, 또는 좌측 전방, 우측 전방, 좌측 후방 및 우측 후방 같은) 동일한 4개의 기본 입력 및 출력 방향들과 관련되어, 그것들의 상대적인 진폭 및 위상이 그것들의 지향성 인코딩을 나타내는 두 신호들로 인코딩된 진폭-위상 매트릭스이다. 두 신호들은 전송되거나 또는 저장되며, 이후 최초 4개의 소스 신호들의 근사치를 복원하기 위하여 진폭-위상 매트릭스 디코더에 의해 디코딩된다. 디코딩된 신호들은 매트릭스 디코더들이 디코딩된 오디오 신호들 사이에서 크로스토크(crosstalk)의 잘 공지된 단점을 겪기 때문에 근사치이다. 이상적으로, 디코딩된 신호들은 신호들 사이에서 무한 분리를 사용하여 소스신호들과 등가가 되어야 한다. 그러나, 매트릭스 디코더들내 고유의 크로스토크는 인접 방향들과 관련된 신호들 사이의 3dB 분리만을 초래한다. 매트릭스 특성이 변하지 않는 오디오 매트릭스는 "수동형" 매트릭스로서 당 분야에 공지되어 있다. 능동형 또는 적응형 매트릭스의 휴지 또는 "비조향" 조건이 또한 그 "수동형" 매트릭스 조건으로서 언급된다.

매트릭스 디코더들내 크로스토크의 문제를 극복하기 위하여, 디코딩된 신호들간의 분리를 개선시키고 소스 신호들을 보다 근접하게 근사시키기 위해, 디코딩 매트릭스 특성들을 적합하게 변경시키는 것이 종래 기술에 공지되어 있다. 그러한 능동형 매트릭스 디코더 중 하나의 잘 공지된 실시예는, 본문에 그 전체가 참고로 인용되는 미국 특허 제4,799,260호에 기술된, 돌비 프로 로직(Dolby Pro Logic) 디코더이다. 제'260호 특허는 그것 이전의 다수의 특허들을 인용하고 있는데, 이 다수의 특허들은 다양한 다른 형태의 적응형 매트릭스 디코더들을 기술하고 있다.

적응형 매트릭스 디코더의 개선된 유형은 1999년 제출된 제임스 더블유. 포스게이트(James W. Fosgate)의 미국 특허 출원 제 09/454,810 호, 및 2000년 3월 22일 제출된 제임스 더블유. 포스게이트의 미국 특허 출원 제 09/532,711 호에 개시되어 있다(이하 "포스게이트 출원"이라 함). 상기 포스게이트 출원에서, 적응형 매트릭스 디코더내의 중간 신호들간의 소정의 관계는 디코더를 간략하게 하고 디코더의 정확성을 개선시키도록 사용된다.

포스게이트 출원의 디코더들에서는, Lt 및 Rt("좌측 전체" 및 "우측 전체") 입력 신호들이 수신되고 4개의 출력 신호들이 제공되는데, 그 4개의 출력 신호들은 주 방향, 좌측, 우측, 중앙 및 서라운드(surround)를 나타내며, 방향의 쌍(좌측/우측, 중앙/서라운드)들은 서로 90도 방향이다. Lt 및 Rt 입력 신호들의 상대적인 크기 및 극성은 방향 정보를 전달한다. 제 1 "서보(servo)"는 Lt 및 Rt에 대해 작동하고 제 2 "서보(servo)"는 Lt 및 Rt의 합 및 차에 대해 작동하며, 각 서보는 한쌍의 중간 신호들을 전달한다. 각 서보에 의해 전달되는 쌍의 중간 신호들은 크기에 있어서 제어되고 제어된 중간 신호들은 각각의 서보(이하 "서보(servo)"라 명함)에 의해 "균등하도록 강제"되거나 "균등한 크기이도록 제어"된다(그러나 그들의 극성이 동일할 필요는 없다). 4개의 디코더 출력 신호들은 "균등하도록 강제된" 각 쌍의 크기 제어된 중간 신호들을 가산 및 감산으로 결함시킴으로써 발생된다.

상기 포스게이트 출원에 개시된 4개의 출력 디코더들은 입력 Lt 및 Rt 신호들로 인코딩된 특정 방향을 갖는 단일 소스 신호는 인코딩된 방향에 인접한 방향들을 나타내는 2개의 출력에 의해서만이(적절한 상대적 크기들로) 재생성된다는 점에서(또는, 그 인코딩된 방향이 정확하게 그 단일 출력에 의한, 출력에 의해 나타내어진 방향일 때) "완벽(perfect)"하다.

상기 포스게이트 출원들중 두번째 출원은 균등한 크기로 제어된 중간 신호들의 쌍으로부터 유도된 4개의 출력 방향과 다른 방향으로 디코더 출력을 제공하는 기술을 또한 개시한다. 그러나, 그러한 부가적인 디코더 출력들은 상기 포스게이트 출원에서 디코더들의 기본적인 4개의 출력보다도 오히려 더 바람직하지 않는 크로스토크를 겪게된다. 그러므로, 상기 포스게이트 출원에서 디코더들에 의해 제공되는 개선된 성능에도 불구하고, 임의의 방향을 가지며, 상기 포스게이트 출원에서 4개의 출력 디코더들의 높은 정도의 크로스토크 억제를 갖는, 다중 출력을 제공할 수 있는 적응형 매트릭스 디코더에 대한 필요성이 남아 있다.

본 발명은 오디오 신호 처리에 관한 것이다. 상세하게는, 본 발명은 2개 이상의 지향적으로-인코딩된 오디오 입력 신호 스트림들(또는 "신호들" 또는 "채널들")로부터 적어도 하나의 오디오 신호 스트림들(또는 "신호들" 또는 "채널들")을 유도하는 "적응형"(또는 "능동형") 오디오 매트릭스를 사용하는 "다지향성"(또는 "다채널") 오디오 디코딩에 관한 것이다.

도 1은 본 발명을 이해하는데 유용한 능동형 오디오 매트릭스 디코더의 기능적 및 개략적 도면이다.

도 2-5는 본 발명에 따라 2개 신호로 인코딩된 단위(unity) 진폭을 갖는 단일 소스 오디오신호가 디코더에 적용될 경우에 대한 이상적인 그래프이다.

도 2는 발명에 따라 디코더에 의해 수신되어 입력 신호로 인코딩된 소스 신호의 의도된 방향각, α 대 2개의 안티도미넌트 신호(anti1(α) 및 anti3(α))를 도시하는 이상적인 그래프이다.

도 3은 주 방향 출력 신호을 발생시키는데 사용되는 한 쌍의 제어된 이득 또는 감쇠 함수 또는 엘리먼트의 α 대 이득 hβ1(α) 및 hβ3(α)를 도시하는 이상적인 그래프이다.

도 4는 α대 제어된 이득 또는 감쇠 출력들 magβ1(α) 및 magβ3(α)(즉 균등에 가깝도록 강제된 크기 제어된 안티도미넌트 신호들)을 도시하는 이상적인 그래프이다.

도 5는 방향각(α) 대 outputβ2(α)를 도시하는 이상적인 그래프이다.

도 6은 도 3에 도시된 이득 함수에 대해 대체 함수(gβ1(α) 및 gβ3(α))를 도시하는 이상적인 그래프이다.

도 7-12는 본 발명에 따라 3개 신호로 인코딩된 단위(unity) 진폭을 갖는 단일 소스 오디오 신호가 디코더에 적용될 경우에 대한 이상적인 그래프이다.

도 7-9는 제 1 (잘못된) 세트의 계수들이 안티도미넌트 신호에 대해 선택될 경우에 대한 이상적인 그래프이다.

도 7은 방향각(α) 대 3개의 입력 전체 신호들로부터 유도된 한 쌍의 안티도미넌트 신호, antiLB(α) 및 antiC(α)을 도시하는 이상적인 그래프이다.

도 8은 방향각(α) 대 제어된 이득 또는 감쇠 출력(L1(α) 및 L2(α))을 도시하는 이상적인 그래프이다.

도 9는 방향각(α) 대 출력(Lout(α))을 도시하는 이상적인 그래프이다.

도 10-12는 제 2 (정확한) 세트의 계수들이 안티도미넌트 신호들에 대해 선택될 경우에 대한 이상적인 그래프이다.

도 10은 방향각(α) 대 입력 전체 신호들로부터 유도된 한 쌍의 안티도미넌트 신호들, antiLB(α) 및 antiC(α)을 도시하는 이상적인 그래프이다.

도 11은 방향각(α) 대 제어된 이득 제어 감쇠 출력(L1(α) 및 L2(α))을 도시하는 이상저인 그래프이다.

도 12는 방향각(α) 대 출력(Lout(α))을 도시하는 이상적인 그래프이다.

도 13은 본 발명을 이해하는데 유용한 종래 기술의 수동형 디코딩 매트릭스의 기능적 및 개략적 도면이다.

도 14는 선형 조합기에서 가변으로 스케일링된 버전의 수동형 매트릭스 출력들이 불변의 수동형 매트릭스 출력들과 합산되는 본 발명을 이해하는데 유용한 종래 기술의 수동형 매트릭스 디코더의 기능적 및 개략적 도면이다.

도 15는 도 14의 좌측 및 우측 VCAs 및 합(sum) 및 차(difference) VCAs 및 도 16, 17 및 18의 VCAs용 피드백-유도 제어 시스템의 기능적 및 개략적 도면이다.

도 16은 소거 컴포넌트들이 유도되는 수동형 매트릭스로부터 입력 신호들을 수신하는 대신에 Lt 및 Rt 입력 신호에 응답하여 출력 조합기가 수동형 매트릭스 출력 신호 컴포넌트들을 발생시키는 도 14 및 15의 조합에 대등한 장치를 나타내는 기능적 및 개략적 도면이다.

도 17은 도 14 및 15 및 도 16의 조합에 대등한 장치를 나타내는 기능적 및 개략적 도면이다. 도 17구성에서, 균등히 유지되는 신호들은 VCAs 제어용 출력 유도 조합기에 그리고 피드백 회로에 적용되는 신호들이며; 피드백 회로의 출력은 수동형 매트릭스 컴포넌트를 포함한다.

도 18은 VCA 및 감산기에 의해 제공되는 가변-이득-회로 이득(1-g)이 VCA 및 감산기 구성에서 VCAs의 대향 방향으로 변경하는 VCA 이득에 의해 교체되는, 도 14 및 15, 도 16 및 17의 조합의 장치에 대등한 장치를 나타내는 기능적 및 개략적 도면이다. 이 실시예에서, 출력들의 수동형 매트릭스 컴포넌트들은 암시적이다. 다른 실시예들에서, 출력들의 수동형 매트릭스 컴포넌트들은 암시적이다.

도 19는 본 발명에 따라 2개 이상의 입력 신호(S1(α), S2(α),..SN(α))들로부터 주 방향(β2)를 나타내는 출력 신호를 유도하기 위한 디코더의 기능적 및 개략적 도면으로, 그 입력 신호들은 1개 이상의 오디오 신호들에 대해 그 상대적인 크기 및 극성의 방향 정보를 운반한다.

도 20은 대안의 서보 장치를 이용하는 도 19의 디코더의 수정된 버전의 기능적 및 개략적 도면이다.

도 21은 본 발명에 따라 낮은 샘플링 속도에서 디지탈 영역의 피드백 제어를 달성하는 기술을 이용하는 디코더의 기능적 및 개략적 도면이다.

도 22는 본 발명에 따라 2개 이상의 입력 신호(S1(α), S2(α),...SN(α))들로부터 주 방향(1, 2, ...N)을 나타내는 복수의 출력 신호들을 전달하기 위한 디코더의 기능적 및 개략적 도면으로, 그 입력 신호들은 1개 이상의 오디오 신호들에 대한 그 상대적인 크기 및 극성의 방향 정보를 운반한다.

도 23은 출력 매트릭스를 갖는 대안의 토폴로지를 이용하는 도 22의 디코더의 수정된 버전의 기능적 및 개략적 도면이다.

도 24 및 25는 본 발명에 따라 2개 신호들로 인코딩된 단위(unity) 진폭을 갖는 단일 소스 오디오 신호가 디코더에 적용될 경우의 부가적인 이상적인 그래프이다. 도 24 및 25는 예를 들면 복수의 출력 신호들간에 일정 전원을 획득하기 위해서 인코딩된 소스 신호 각의 함수로서 가변적으로 스케일링하는 출력 신호의 진폭에 관한 발명의 부가적인 태양을 도시한다.

도 24는 본 발명의 일정 전원 태양이 사용되지 않는 방향각(α) 대 outputβ2(α) 및 outputβ3(α)를 도시하는 이상적인 그래프이다.

도 25는 본 발명의 일정 전원 태양이 사용되는 방향각(α) 대 outputβ2(α) 및 outputβ3(α)를 도시하는 이상적인 그래프이다.

도 26-29는 비-균일 증분으로 간격지워진 6개 출력의 주 방향을 갖는 6개 출력을 구비하는 본 발명에 따른 디코더에 대한 이상적인 그래프이다. 도 26-29는 본 발명의 스케일링 태양들중 하나를 이해하는데 유용하다.

도 26은 α대 안티도미넌트 신호(anti1(α) 및 anti3(α))를 도시하는 이상적인 그래프이다.

도 27은 인코딩된 소스 신호의 각(α) 대 제어된 크기(mag13(α) 및 mag31(α))를 도시하는 이상적인 그래프이다.

도 28은 신호 피크의 위치에 대한 스케일링 인자의 효과를 이해하는데 유용한 인코딩된 소스 신호 각(α) 대 mag31(α)-mag13(α)의 이상적인 도면이다.

도 29는 비수정된 출력(β4 및 β5) 대 수정된 출력(β1 및 β2)에 대한 스케일링 인자의 효과를 나타내는 인코딩된 소스 신호 각(α) 대 dB의 디코더 출력의 이상적인 도면이다.

도 30-41은 본 발명의 또 다른 태양, 즉 2개 이상의 입력 채널을 갖는 인코더를 이해하는데 유용한 이상적인 그래프이다.

도 30은 인코딩된 소스 신호 각(α) 대 2개의 입력 신호의 크기를 도시하는 이상적인 도면이다.

도 31은 인코딩된 소스 신의 각호(α) 대 도시된, 좌측 후방(back) 출력에 대한 2개의 안티도미넌트 신호, antiLB1(α) 및 antiLB2(α)의 절대값을 도시하는 이상적인 도면이다.

도 32는 인코딩된 소스 신호의 각 대 좌측 후방(back) 출력에 대해 균등한 크기로 제어된 수정된 안티도미넌트 신호들, LB1(α) 및 LB2(α)의 이상적인 그래프이다.

도 33은 인코딩된 소스 신호의 각(α) 대 도시된 좌측 후방(back) 출력 LBout(α)의 이상적인 그래프이다.

도 34는 인코딩된 소스 신호의 각(α) 대 좌측 출력을 유도하는데 사용되는 2개의 안티도미넌트 신호, antiL1(α) 및 antiL2(α)를 도시하는 이상적인 그래프이다.

도 35는 인코딩된 소스 신호의 각(α) 대 좌측 출력에 대해 균등한 크기로 제어된 수정된 안티도미넌트 신호, L1(α) 및 L2(α)를 도시하는 이상적인 그래프이다.

도 36은 인코딩된 소스 신호의 각(α) 대 도시된 좌측 출력 Lout(α)의 이상적인 그래프이다.

도 37은 인코딩된 소스 신호의 각(α) 대 후방(back) 출력에 대해 균등한 크기로 제어된 수정된 안티도미넌트 신호, B1(α) 및 B2(α)를 도시하는 이상적인 그래프이다.

도 38은 인코딩된 소스 신호의 각(α) 대 도시된 후방(back) 출력 Bout(α)의 이상적인 그래프이다.

도 39는 인코딩된 소스 신호의 각(α) 대 중앙 전방 출력에 대해 균등한 크기로 제어된 수정된 안티도미넌트 신호, C1(α) 및 C2(α)를 도시하는 이상적인 그래프이다.

도 40은 인코딩된 소스 신호의 각(α) 대 도시된 중앙 전방 출력, Cout(α)의 이상적인 그래프이다.

도 41은 dB로 변환된 이후, 인코딩된 소스 인호의 각(α) 대 4개의 출력을 도시하는 이상적인 그래프이다.

본 발명은 중간 신호들의 쌍이 균등한 크기로 제어되는 원리가 4개의 주 디코딩 방향을 갖는 오디오 매트릭스 디코더들로 제한되지 않으며, 그 방향들의 쌍들이 서로 90도이지만, 대신에 쌍의 출력 신호들이 서로 90도의 축에 있을 필요없이, 임의적으로 간격지워진, 임의의 각도 위치를 갖는 주 디코딩 방향에 부합하는 다중 출력을 갖는 매트릭스 디코더에 적용될 수 있음의 실현이다. 게다가, 본 발명은 2개의 지향적으로-인코딩된 ("전체") 입력 신호들보다도 2개 이상을 수신하는 디코더들에 적용될 수 있다. 이러한 실현은 상기 포스게이트 출원의 4개-출력 디코더들로서 동일한 "완성도(perfection)"를 갖는 균등한 크기(그러나 동일한 극성일 필요는 없음)에 가깝도록 강제된, 제어된 중간 신호들의 쌍들의 조합을 사용하는 새로운 디코더들을 야기시킨다. 한번에 1개 방향으로부터의 소스에 대하여, 침묵되어야 하는 출력들에 불필요한 크로스토크는 적거나 또는 없다(즉, 소정의 방향에 인접한 방향들을 나타내는 2개 이외의 출력에는 실질적으로 어떠한 신호도 없으며, 소정의 방향이 출력의 방향과 부합하는 때를 제외하고, 이 경우에 실질적으로 그 출력에서만 신호가 있다).

상기 포스게이트 출원의 디코더에서, "서보"에 의해 수신된 입력 신호들은상기 포스게이트 출원에서 인식되지 않은 고유의 특성들을 갖고 있다. 즉, 서보로의 2개 입력 신호들중 1개는 입력 신호들에서 인코딩된 방향이 그 서보로부터 유도된 디코더 출력 신호의 2개 주 방향들중 1개에 인접한 주(또는 "기본(cardinal)") 디코더 출력 방향중 1개일 때 대체로 제로이며 2개 입력들중 다른 것은 입력 신호들에서 인코딩된 방향이 그 서보로부터 유도된 출력 신호중 주 방향에 인접한 주 디코더 출력 방향들중 다른 방향일 때 실질적으로 제로이다.

그러므로, 예를 들면, 본문의 도 1에 도시된 디코더에서, 주 출력 방향들은 좌측(Lout), 우측(Rout), 중앙(Cout), 및 서라운드(Sout)이다. 도 1은 상기 포스게이트 출원에서의 2개 도면의 조합이다: 도 3(본 문헌의 도 15)의 피드백 제어 회로를 갖는 도 6(본 문헌의 도 18)이 도 1에 채용됨. 도 1의 상세한 사항은 하기의 도 15 및 18의 설명에 설명되어 있다. Cout 주 방향 출력에 관하여, 예를 들면, Lt 입력은 Lt 및 Rt 입력이 "우측" 소스 신호(중앙에 인접한 주 출력 방향중 하나)에 의해 인코딩된 방향일 때 제로이며, Rt 입력은 Lt 및 Rt 입력이 "좌측" 소스 신호(중앙에 인접한 주 출력 방향중 다른것)에 의해 인코딩된 방향일 때 제로이다. 서보(3 및 5)들은 제어되어 그 각각의 출력들이 균등한 크기이도록 강제된다. 중앙 출력(Cout)은 서보(L/R 서보(3))들중 하나의 출력들을 가산으로 조합시킴으로써 획득된다. 출력들의 쌍(C/S와 관련하여 L/R)들의 90도 관계 때문에, 중앙 출력을 발생시키도록 요구되는 "균등히 유지된(kept equal)" 신호는 서라운드 출력을 발생시키는데 요구되는 "균등히 유지된(kept equal)" 신호와 동일하다. 그러므로, 출력 방향들이 서로 90도인 축의 방향의 쌍인 특정한 4개-출력 경우에 대해, 출력들, 이를 테면, 도 1 디코더의 중앙 및 서라운드(또는 좌측 및 우측) 출력 신호들(본 발명의 임의의 주 방향 출력들에 대한 각각의 출력 신호들을)은 개별적으로 유도될 필요가 없지만, 신호들을 가산 및 감산으로 조합시킴으로써 균등에 가깝도록 강제되는 동일한 "균등히 유지된(kept equal)" 신호들로부터 유도될 수 있다.

임의의 소스 방향을 나타내는 신호는 규칙에 따른 선형, 시간-불변 조합에서 2개(또는 이상)의 신호 또는 "채널"로 지향적으로 인코딩될 수 있다. 예를 들면, 단일 진폭을 가지며 임의의 방향 α도를 나타내는 단일 소스 오디오 신호는 Lt 및 Rt(Lt 및 Rt가 "전체" 신호들, 즉, "좌측 전체" 및 "우측 전체"로서 언급되는 것과 같은 신호들)로 지칭되는 2개 채널로 인코딩며, 2개 입력 신호들은 그 상대적인 크기와 극성에서 단일 오디오 신호 소스에 대한 방향 정보를 전달한다. 지향적 인코딩은 하기 식에 따르며, α는 소스 신호의 의도된 방향각이다(기준의 수평 원형 프레임에 관련하여, 반시계 및 시계 방향에서 제로(0)도로 시작):

Lt(α)=cos((α-90)/2)식(1)

및

Rt(α)=sin((α-90)/2)식(2)

식 (1)과 (2)의 코사인(cosine)과 사인(sine) 정의들은 상기 언급된 지향적 인코딩 조건을 충족시키는 무한수(infinite number)의 가능한 함수들중 하나임이 인식될 것이다. 함수들은 쉽게 이해되며, 작업하기에 편리하고 본질적으로 표준화되어 있기 때문에(코사인 제곱과 사인 제곱의 합의 제곱근이 1), Lt 및 Rt와 같은 인코딩된 전체 신호들은 본 문헌을 통한 예에서, 식 (1) 및 (2)의 함수들과 같은코사인 및 사인 함수에 따라 표현된다. 4:2 "실수(real)" 인코딩 매트릭스의 출력들이 식 (1) 및 (2)(즉, Lt=L+0.707C+0.707S 및 Rt=R+0.707C-0.707S이도록 4개의 주 소스 방향 좌측, 중앙, 우측 및 서라운드가 있는 어떠한 허수 항 또는 위상 이동이 없는 식)를 따를지라도, Lt 및 Rt를 생성시키기 위해 4:2 인코딩이 사용되는 본 발명의 디코더들 또는 포스게이트 출원의 디코더들에는 어떠한 필요조건도 없으며, 만일 인코더가, 4개의 주 방향들이 디코더에 사용되며, 인코더에 사용되는 임의의 동일한 주 방향들이 디코더에 사용되지 않는 4:2 매트릭스라면, 임의의 그러한 디코더에서는 어떠한 필요조건도 필요없다. 인코딩된 "전체" 신호들은, 예를 들면, 인코딩 매트릭스(예를 들면, 균등히 간격지워진 또는 어떤 임의의 주 인코딩 방향 간격을 갖는 4:2 또는 5:2 매트릭시이건간에), 지향성 마이크로폰의 배열, 복수의 신호를 수신하는 일련의 팬포츠(panpots), 무수한 이산 채널 등을 포함하는 방식에서 발생된다. 디코더로의 입력 신호에서 지향성 코딩이 지속적인한, 실제 시스템에서의 경우처럼, 본 발명은 임의의 수의 디코딩된 출력 방향을 허용한다.

본 발명에 따른 디코더에서, 하기 기술되는 일정한 조건(qualification)에 관하여, 발명은 임의의 각도 간격을 갖는 한 세트의 임의의 주 출력 방향을 선택한다. β2를 β2의 어느 일측과 β2에 인접한 주 출력 방향인 β1과 β3를 갖는 추 출력 방향들중 하나라고 하자. Lt 및 Rt와 같은 2개의 입력 신호들의 경우에 대해, 계수들을 갖는 Lt 및 Rt의 한 쌍의 선형 조합을 발생시키는 것이 가능하므로 제 1 조합은 Lt 및 Rt로 인코딩된 소스 신호의 방향(α)이 β1과 동일 방향일 때 제로이고, 제 2 조합은 Lt 및 Rt로 인코딩된 방향이 β3일 때 제로이다. 이러한 조합들에의해 표현되는 신호들은 방향(β1 및 β3)에 대한 "안티도미넌트" 신호라 명명된다. 즉, 임의의 주(또는 "도미넌트(dominant)") 방향에 대한 안티도미넌트 신호는 계수들을 갖는 입력 신호들의 조합이므로 그 조합은 도미넌트 방향에 대해 제로이다.

임의의 주 출력 방향(β)에 대한 안티도미넌트 신호는, 디코더의 출력 방향들중 하나로, 소스 방향(α)에 대해 상기 식으로부터 결정될 수 있다.

antiβ(α)=AlβㆍLt(α)+ArβㆍRt(α)식(3)

식 (3)은 변수 α의 함수이며, 소스 신호가 재생되도록 의도된 가변 방향이다. 즉, antiβ(α)는 출력 방향(β)에 대해 안티도미넌트 조합이지만, 모든 소스 신호 방향(α)에 대해 상이한 값을 갖는다. 고정 계수(Alβ 및 Arβ)들은 α가 β와 동일각일 때(즉, 인코딩된 소스 신호의 방향이 방향(β)와 동일할 때) antiβ(α)가 실질적으로 제로이도록 선택된다. 소스가 각(β)일 때, 식(3)은 다음과 같이 된다:

antiβ(β)=AlβㆍLt(β)+ArβㆍRt(β)식(3a)

가능한 공통 곱셈기를 무시하면, 이러한 조건을 본질적으로 충족시키는 Alβ및 Arβ의 유일한 값은

Alβ=-Rt(β) 및

Arβ=Lt(β)

또는

Alβ=Rt(β) 및

Arβ=-Lt(β) 인데, 왜냐하면 명확히 Rt(β)ㆍLt(β)-Lt(β)ㆍRt(β)≡0이기 때문이다. 그러므로, 식 (1) 및 (2)에 표현된 실제 경우에 대해 다음과 같다:

Alβ=-sin((β-90)/2) 및

Arβ=cos((β-90)/2),

또는

Alβ=sin((β-90)/2) 및

Arβ=-cos((β-90)/2)

본문의 예에서, 일부 안티도미넌트 신호들은 다음 형식으로 재기술된다:

antiβ(β)=AlβㆍLt(β)-ArβㆍRt(β)식(3b)

antiβ(β)=RtβㆍLt(β)-LtβㆍRt(β)식(3c)

상기 논의의 관점에서, 식 (3b) 및 (3c)의 형식은 식 (3)(상기) 및 (22-25)(하기)에 표현된 안티도미넌트 신호의 일반 형식에 일치하는 것으로 이해된다.

식 (3)은 식 (1) 및 (2)에 표현된 Lt 및 Rt의 코딩을 대체시킴으로써 재기술된다:

antiβ(α)=Alβㆍcos((α-90)/2)+Arβㆍsin((α-90)/2)식(4)

임의의 방향(β2)에 대한 출력을 발생시키기 위해서, 발명은 방향 β1 및 β3 출력, 2개의 인접 방향 출력에 대한 안티도미넌트 신호를 사용한다. 그러므로, 주 출력 방향 β2에 대하여, 2개의 필수 안티도미넌트 신호에 대해 요구되는 계수들은 식 (3) 및 (4)가 제로일 때 제공되는데, 왜냐하면 α가 β1 및 β3와 같기 때문이다:

anti1(α)=Alβ1ㆍcos((α-90)/2)+Arβ1ㆍsin((α-90)/2), α=β1, 식(5)

그리고

anti3(α)=Alβ3ㆍcos((α-90)/2)+Arβ3ㆍsin((α-90)/2), α=β3, 식(6)

본 문헌을 통하여 사용되는 "anti1(α)", anti3(α), 및 유사 식들(이를 테면 antiβ1(α))은 "antidominantβ1(α)", "antidominantβ3(α)", 등에 대해 약칭식임이 인식될 것이다.

중요한 특성은 소스 방향(α)이 β1 및 β3와 같을 때 안티도미넌트 식들이 제로가 된다는 것이기 때문에, Al 및 Ar의 절대값은 중요하지 않으며 스케일링 인자(동일한 스케일링 인자)는 다같이 계수에 적용될 수 있다. 하기에 설명되는 것처럼, 고정 스케일링 인자의 적용은 출력 방향간의 각들이 균일하지 않을 때 출력 정점이 소정의 출력각에서 발생함을 보장하고 또한 활성 매트릭스 디코더가 휴지 또는 수동형 매트릭스 조건에 있을 때 매트릭스 특성을 대체시키는데 유용하다(즉, 조향이 명확하지 않을 때; 서보가 "느슨해질때" 디코더는 본질적으로 수동형 매트릭스로서 기능한다). 다른 유형의 스케일링은, 인코딩된 소스 신호각(α)의 함수로서 크기에서 안티도미넌트 계수들을 변경시키는 적응형 스케일링으로, 양측 안티도미넌트 신호들의 모든 계수들에 균일하게 적용될 수 있다. 하기에 더 설명되는 적응형 스케일링은 출력 신호들간에 일정 전원을 유지시키는데 유용하다.

스케일링 인자가 없기 때문에, "제로가 되는" 조건은 anti1(α) 조합에 대해 α=β1일때 계수(Alβ1 및 Arβ1)들에 대한 다음의 값들에 의해 충족된다:

Alβ1=sin((β-90)/2)식(7)

Arβ1=cos((β-90)/2)식(8)

anti3(α) 조합에 대해 α=β3일 때 Alβ3 및 Arβ3 에 대한 다음의 값들에 대해:

Alβ3=sin((β-90)/2)식(9)

Arβ3=cos((β-90)/2)식(10)

이다.

예를 들면, 2개-입력 디코더를 고찰하여 보면, 소정의 주 출력 방향들은 31.5°(좌측 후방(back), LB), 90°(좌측 전방(front), LF), 180°(중앙, C), 270°(우측 전방, RF) 및 328.5°(우측 백, RB)이다. 본 발명에 따라 좌측 후방(31.5도) 주 방향 출력을 유도하기 위해서, 2개의 안티도미넌트 신호들, 인접한 좌측 전방(90도) 주 방향에 대한 신호 및 인접한 우측 후방(328.5도) 주 방향에 대한 다른 신호가 요구된다. 좌측 전방에 대한 안티도미넌트 신호는 다음과 같이 표현된다:

antiLF(α)=sin((90-90)/2)Lt(α)+cos((90-90)/2)Rt(α)식(11)

그러므로, 제 1 안티도미넌트 신호는:

antiLF(α)=0ㆍLt(α)+1ㆍRt(α)=Rt(α)식(12)

이며, 제 2 안티도미넌트 신호는:

antiRB(α)=sin((328.5-90)/2)ㆍLt(α)+cos((328.5-90)/2)ㆍRt(α)

=0.872ㆍLt(α)-0.489ㆍRt(α)식(13)

이다.

안티도미넌트 신호들을 형성하는 입력 신호 조합들의 상대적인 크기와 상대적인 극성을 제어하는 계수들은 양의 실수 및 음의 실수이며 1개의 계수를 제외한 모두는 제로이다.

안티도미넌트 신호들의 쌍은 대체로 균등한 크기를 갖는 신호들의 쌍을 전달하기 위해서 폐쇄-루프 또는 개방-루프 함수 또는 장치에 의한 이득 수정에 적용된다. 즉, anti1(α)의 진폭 변조된 버전(version)이 anti3(α)의 진폭 변조된 버전과 같거나, 적어도, 안티도미넌트 신호들의 진폭 변조된 버전들이 그 각각의 크기들에서 차이점을 감소시키도록 제어되는 것이 바람직하다.

특정의 출력 신호 방향을 생성시키는데 사용하기 위한 소정의 안티도미넌트 신호들은 입력 신호들, 이를 테면 Lt 및 Rt를 각각의 2개의 인접한 주 방향들에 대한 안티도미넌트 신호를 생성시키는 매트릭스에 적용함으로써 발생된다. 어떠한 안티도미넌트 신호 발생 매트릭스가 명벽히 상기 포스게이트 출원의 4개-출력 디코더들에 나타나지 않음에 주의한다. 상기 출원들은 그 출원들에 개시된 디코더들의 서보로 입력되는 신호들이 사실상 인접한 주 방향들에 대한 안티도미넌트 신호들이라는 것을 인식하지 못하는데, 왜냐하면 그것들은 Lt, Rt와 동일하며, Lt 및 Rt의 합과 차이기 때문이다.

대체로 균등한 크기를 갖는 한 쌍의 신호들을 전달하도록 진폭 제어를 2개의 안티도미넌트 신호들에 적용하는 함수 또는 장치는 폐쇄-루프 또는 피드백-형 제어 함수 또는 장치이든지 간에 본문에서 "서보(servo)"로서 언급된다. 그 서보는 아날로그 또는 디지탈 하드웨어 또는 소프트웨어로 구현된다. 본 발명의 실제 아날로그 실시예에서, 서보는 한 쌍의 전압-제어-증폭기(VCAs)를 포함한다. 본 발명의 아날로그 또는 디지탈 실시예에서의 제어는 서보 출력들의 크기의 비율이 1과 비교되고 서보내의 VCAs를 제어하기 위한 에러 신호를 발생시키도록 사용되는 피드백 시스템에 의해 영향을 받음으로써, 서보가 대략 균등한 크기들을 전달하도록 한다. 이와 달리, 본 발명의 아날로그 또는 디지탈 실시예에서, 균등에 가깝도록 강제하는 것은 서보 입력 신호들을 측정하는 개방-루프 정방향 이송 프로세스에 의해 달성된다. 이 경우에, 더 작은 입력은 대체로 변경되지 않은 채로 남겨지며, 더 큰 입력은 더 작은 입력에 가까운 또는 같은 크기로 강제하기 위해서 더 작은 신호 대 더 큰 신호의 비율로 감쇠된다. 피드백 제어 장치들은 바람직한 동적 특성들을 제공하지만, 특성들은 일부 디지탈 실현에 적합하지 않다. 낮은 샘플링 속도의 디지탈 영역에서 피드백 제어를 달성하기 위한 기술은 본문에 개시되어 있으며 본 발명의 대안의 태양을 구성한다.

안티도미넌트 신호들중 2개의 "균등에 가깝도록 강제된" 버전들은 그후 가산 또는 감산으로 조합된다. 소정의 주 출력 방향에 인접한 주 방향들이 180도보다 적을 때, 신호들은 인접한 방향들간의 2개 호(arc)들중 더 작은 것내에서 출력 신호 방향을 정하는 극성 검지(sense)에서 조합된다. 특정의 90도 축--4개-출력의 케이스(예를 들면, 포스게이트 출원에 기술된 4개-출력 디코더)에서, 2개의 출력 신호들을 획득하기 위해서 신호들은 양측 극성에서 조합된다.

디코더에 적용되는 2개 신호로 인코딩된 단위(unity) 진폭을 갖는 단일 소스 오디오 신호를 갖는 또 다른 예를 고찰하자. 90°의 소정의 주 방향 출력에 대해, 인접한 주 방향은 30° 및 150°임을 추정하자. 그러므로, β2=90°, β1=30° 및β3=150°. anti1(α) 및 anti3(α)의 도면들은 도 2에 도시되어 있다. anti(α)가 30°에서 제로이고 anti3(α)가 150°에서 제로임을 주의한다. 양쪽 안티도미넌트 신호들은 신호들이 제로를 통과할 때 극성을 변경시킨다.

안티도미넌트 신호들은 이득 수정에 적용되고 결과적으로 수정된 신호들은 폐쇄-루프 또는 개방-루프 서보에 의해 균등한 크기로 강제되도록 제어된다. 상기에 기술된 비-피드백 개방-루프 접근법을 사용하면, 안티도미넌트 신호들을 균등에 가깝도록 강제하기 위해 요구되는 이득, anti1(α)에 대한 hβ1(α) 및 anti3(α)에 대한 hβ3(α), 방향각(α)의 양쪽 함수는 재기술될 수 있다

식(14)

식(15)

상기 "if" 함수(및 본 문헌에서 다른 그러한 "if" 함수들)는 다음의 구조를 따른다

if(조건, 값1, 값2)식(16)

이는 조건이 충족되면 제 1 값이 적용되고, 그렇지 않으면 제 2 값이 적용됨을 의미한다.

상기된 것처럼, 식 (14) 및 (15)는 포워드 제어용이다. 그러한 식들 및 하기의 다른 식들은 피드백 시스템보다는 포워드 공급 시스템을 반영하는데, 왜냐하면 그 식들이 더 간단하고 더 용이하게 이해되기 때문이다. 포워드 공급 시스템은 본질적으로 동일한 결과들을 제공하는 것으로 인식되어야 한다.

식 (14) 및 (15)의 이득(hβ1(α) 및 hβ3(α))들은 방향각(α)의 함수로서 도 3에 도시되어 있다.

각각의 제어된 이득 또는 감쇠 함수 또는 엘리먼트들의 출력(magβ1(α) 및 magβ3(α))들은 다음과 같이 표현된다.

magβ1(α)=hβ1(α)ㆍanti1(α)식(17)

magβ3(α)=hβ3(α)ㆍanti3(α)식(18)

도 4는 식 (17)의 magβ1(α) 및 식 (18)의 magβ3(α)를 방향각(α)의 함수로서 나타낸다. 제어된 이득 또는 감쇠 출력(magβ1(α) 및 magβ3(α))들은 범위 β1 내지 β3에서 동일한 크기이지만 반대 극성을 갖는 것을 제외하고 크기와 극성에 있어서 동일하다. 따라서, 그것들을 제거함으로써(상기된 것처럼, 신호들은 인접한 방향들간의 2개 호(arc)들중 더 작은 것내에서 출력 신호 방향을 정하는 극성 검지(sense)에서 조합된다), 발명은 주 방향(β2)에 대한 소정의 출력을 획득한다. 주 방향(β2)에 대한 출력,

outputβ2(α)=magβ1(α)-magβ3(α)식(19)

은 인접한 주 방향(β1 및 β3) 사이에서 제한된 방향각을 제외하고 제로이다. outputβ2(α) 대 방향각(α)의 도면은 도 5에 도시되어 있다. 그러므로, 지향성 인코딩이 후위에서 α=0°로부터 전방 및 후방에서 α=180°를 통하여 후위에서 α=360°로 완전 원호주위를 시계방향으로 패닝되는 단일 소스 신호에 대해, 주 방향(β2)에 대한 출력은 β1에서 제로로부터 β2에서 또는 근처에서 최대로 상승하고 β3에서 다시 제로로 떨어진다. 그러므로, β1 및 β3 밖의 소스 방향으로부터 β2로의 크로스토크는 본질적으로 없다.

N개-출력 디코더에 대해, β1, β2 및 β3의 N개 트리플렛(triplet)들이며 그러므로 기술된 프로세스 및 장치는 대체로 그것들간에 불필요한 크로스토크없이 N 출력들을 수율하도록 N번 수행된다.

제어 이득 또는 감쇠 함수 또는 엘리먼트들 제어하도록 피드백 서보를 사용하는 본 발명의 실제 실시예에서, 이득(hβ1(α) 및 hβ3(α))을 직접적으로 발생시키지 않고, 대신에 이득(gβ1(α) 및 gβ3(α)), 여기서

gβ1(α)=1-hβ1(α)식(20)

gβ3(α)=1-hβ3(α)식(21)

이고 그후 그 입력들로부터 제어 이득 또는 감쇠 함수 또는 엘리먼트들의 출력을 감산하는 것이 더 편리하며, 그 결과는 균등하다. gβ1(α) 및 gβ3(α) 대 방향각(α)의 도면이 도 6에 도시되어 있다.

상기된 것처럼, 본 발명의 원리들은 또한 2개 이상의 입력들을 수신하는 디코더들에 적용될 수 있다. 그러므로, 예를 들면, 디코더로 3개의 입력 신호들이 제공되는데, 이 Lt, Rt 및 Bt 3개의 신호들은 아날로그 방식으로 그 상대적인 진폭 및 극성에 의해 방향 정보를 디코더로 전달하며, 기술된 쌍의 입력 신호들은 신호들이 나타내는 소스 신호들에 대한 방향 정보를 전달한다. 그러나, 3개 이상의 입력 신호들의 경우에, 인접한 안티도미넌트 신호들이 적당한 시기에 제로가 되도록 야기하는 안티도미넌트 신호 계수들을 선택하기에 충분하지 않다. 그 기준을 충족시키는 1개 세트 이상이 있다; 그러나, 1개 세트만이 소정의 결과들을 제공한다(즉, 방향 인코딩이 α=0°에서 360°의 완전 원호주위를 시계 방향으로 회전하는 단일 소스 신호에 대해, 주 방향(β2)에 대한 출력은 β1에서 제로로부터 β2에서 또는 근처에서 최대로 상승하고 β3에서 다시 제로로 떨어지며, β1, β2 및 β3는 연속적인 주 출력 방향이다). 대신에, 그 계수들은 소스 신호 방향(α)이 β1 및 β2 사이일 때 하나의 극성 그리고 α의 모든 다른 값들에 대해 다른 상대적인 극성을 안티도미넌트 신호들이 가지도록 선택되어야 한다. 이러한 조건들은 전술한 "제로로 가는" 결과를 초래하는 계수들의 선택에 의한 2개의 입력 신호들의 경우에 대해 본질적으로 충족된다. 2개의 입력 신호 경우에 대해 "제로로 가는" 조건들의 사용은 실제로 바로-언급된 1개 극성의 특정 조건이며, 다중 입력 신호들에 대해 다른-극성 조건들이다. 이러한 상황은 하기의 문단에서 더 설명된다.

2개의 전체 신호(Lt 및 Rt)들을 사용하는 시스템에 대해, 그 상대적인 크기 및 극성들은 의도된 재생성 방향을 정의하며, 상기된 코사인/사인 관계와 같은 방향 코딩 변수들의 합리적이며 지속적인 선택은 소스가 완전 360도 원호를 통하여 회전될 때, Lt의 부호가 단지 1회 변경되고 Rt의 부호가 단지 1회 변경함을 의미한다. 따라서, 안티도미넌트 신호와 같은 Lt 및 Rt의 임의의 선형 조합이 또한 이러한 특성을 가질 것이다. 부호의 변경이 발생되면 (연속) 함수가 제로를 통과할 때, 안티도미넌트 신호에 대해, 한번의 부호 변경은 안티도미넌트 신호가 제로 값을 갖는 포인트, 즉, 해당 주 방향에서 발생한다. 그러므로, 한 쌍의 안티도미넌트 신호들을 고찰할 때, 본질적으로 안티도미넌트 신호들이 하나의 상대적인 극성을 가지며, 원호의 나머지에 대해 대향 극성을 갖는 하나의 세그먼트일 수 있다. 균등한 크기이도록 강제되고 가산 및 감산으로 조합된 후에, 하나의 비-제로 세그먼트가 된다.

2개 이상의 전체 신호를 사용하는 시스템에 대해, 안티도미넌트 신호들을 형성하는 신호들 자체 그리고 더 상세하게는 선형 조합의 부호들은 1회 이상 변경한다. 그러므로, 다른 극성과 교번하는 하나의 극성의 다중 세그먼트들 및 출력부에서 다중 비-제로 세그먼트들에 대한 전위이다. 도 7은 3개의 입력 전체 신호들로부터 유도된 한 쌍의 안티도미넌트 신호들을 나타내며, 계수들의 세트는 제로 출력에 대해 60° 및 180°에서 선택된다(적어도 계수들의 다른 세트들은 그 결과를 야기함에 주의한다). 의도는 이들 각 사이의 출력을 전달하기 위한 것이지 그 밖의 것을 전달하기 위한 것이 아니다. 도 8은 균등에 가깝도록 강제된 안티도미넌트 신호들의 진폭 제어된 버전을 나타낸다. 2개의 상대적인 극성은 원호를 중심으로 하여 소스 신호의 회전중에 몇 번 변경하며, 따라서 도 9에 도시된 것처럼, 덧셈(이 경우에)은 2개의 비-제로 세그먼트, 약 120°에서 최대 크기를 갖는 소정의 세그먼트, 및 약 300°에서 최대 크기를 갖는 바람직하지 않은 세그먼트를 야기한다.

도 7의 안티도미넌트 신호(antiLB(α))는 60°와 240°에서 제로를 통과하며, 안티도미넌트 신호(antiC(α))는 0°와 180°에서 제로를 통과한다. 그러므로, 도 8에 도시된 그러한 안티도미넌트 신호(L1(α) 및 L2(α))의 "균등에 가깝도록 강제된" 버전들은 모두 4개의 각에서 제로가 된다(L1 및 L2는 동일 크기이지만, 동일 또는 반대 극성이다). L1 또는 L2는 제로가 되는데, 왜냐하면 그 유도된 안티도미넌트 신호가 제로가 되거나(L1은 anti1LB로부터 유도되고 L2는 antiC로부터 유도된다) 다른 안티도미넌트 신호가 제로가 되고 서보가 큰 감쇠를 도입하기 때문이다.

동일한 3개의 전체 신호들로부터 유도된 계수들의 다른 선택은 300°의 영역에서 바람직하지 못한 출력을 회피시킨다. 계수들의 제 2 세트에 대해, 도 10, 11 및 12에 도시된 것처럼(도 10, 11 및 12를 도 7, 8 및 9와 비교), 안티도미넌트 신호들은 여전히 제로를 통과하며 1회 이상 부호를 변경시키지만, 발생되는 주 출력의 어느 일 측(60°및 180°)의 소정의 각에서 발생하는 변경을 제외하고, 그러한 변경은 동일한 각(300°)에서 발생한다. 이를 다르게 표현한다면, 2개의 소정의 포인트(60°및 180°)를 제외한 모두에 대해, 균등에 가깝도록 강제된 신호들은 제로에서 교차한다(이 경우에 300°). 그 결과는 덧셈이후, 60°와 180°사이에서 1개의, 소정의 비-제로 세그먼트만이 있으며 다른 방향들로부터의 어떠한 바람직하지 않은 크로스토크가 없다는 것이다.

2개 이상의 전체 신호가 있을 때, 안티도미넌트 신호들을 유도하기 위한 계수들을 선택하는 부가적인 제약이 있다. 그것들은 2개의 인접한 주 방향들에서를 제외하고 2개의 안티도미넌트 신호들의 상대적인 극성 변경은 동일한 각에서 발생하므로, 각 신호에 대해, 한번의 제로 교차가 다른 신호에 대한 유한값과 일치함을 보장한다. 모든 다른 제로 교차들은 다른 신호에 대한 제로값과 일치해야 한다. 이는 균등한 크기이도록 강제 및 조합이후, 한번의 비-제로 세그먼트만이 있음을 보장한다.

그러므로, 2개의 입력 오디오 신호들에 대해, 본 발명은 2개의 입력 오디오 신호(S1(α) 및 S2(α))로부터 복수의 출력 오디오 신호들중 하나를 유도하는 방법을 숙고하는데, 출력 오디오 신호는 주 방향(β2)과 연관되며, 입력 오디오 신호들은 방향(α)를 갖는 오디오 소스 신호로 인코딩된다. 하기 형식의 2개의 안티도미넌트 오디오 신호들이 발생되며:

antidominantβ1(α)=AS1β1ㆍS1(α)+AS2β1ㆍS2(α)식(22)

및

antidominantβ3(α)=AS1β3ㆍS1(α)+AS2β3ㆍS2(α)식(23)

여기서, 1개의 안티도미넌트 신호에서, 각(β1)은 출력 오디오 신호의 주 방향(β2)에 인접한 2개의 주 방향들중 하나의 각이며, 다른 안티도미넌트 신호에서, 각(β3)은 출력 오디오 신호의 주 방향(β2)에 인접한 2개의 주 방향들중 다른 것의 각이다. 1개의 안티도미넌트 오디오 신호에서 계수(AS1β1 및 AS2β1)들은 α가 β1일 때 1개의 안티도미넌트 신호가 실제로 제로이도록 선택되며 다른 안티도미넌트 오디오 신호에서 계수(AS1β3 및 AS2β3)들은 α가 β3일 때 다른 안티도미넌트 신호가 실제로 제로이도록 선택된다. 진폭 제어는 출력 오디오 신호를 제공하도록 가산 또는 감산으로 조합된 대체로 균등한 크기들을 갖는 한 쌍의 신호들을 전달하기 위해 2개의 안티도미넌트 신호들에 적용된다.

2개 이상의 입력 오디오 신호들의 경우에 대해, 본 발명은 2개 이상의 입력 오디오 신호(S1(α), S2(α),...SN(α))들로부터 복수의 출력 오디오 신호들중 하나를 유도하는 방법을 고찰하는데, 그 출력 오디오 신호는 주 방향(β2)과 연관되며, 입력 오디오 신호들은 방향(α)을 갖는 오디오 소스 신호로 인코딩된다. 하기 형식의 2개의 안티도미넌트 오디오 신호들이 발생되며:

식(24)

식(25)

여기서, N은 입력 오디오 신호들의 개수이며, β1은 출력 오디오 신호의 주 방향(β2)에 인접한 2개의 주 방향들중 하나의 각이며, β3는 출력 오디오 신호의 주 방향(β2)에 인접한 2개의 주 방향들중 다른 각이고, 계수(AS1β1, AS2β1,...ASNβ1 및 AS1β3, AS2β3,...ASNβ3)들은 α가 β1과 β3사이일 때 안티도미넌트 신호들이 1개의 상대적인 극성 및 α의 모든 다른 값들에 대해 다른 상대적인 극성을 갖도록 선택된다. 진폭 제어는 출력 오디오 신호를 제공하도록 가산 또는 감산으로 조합된 대체로 균등한 크기를 갖는 한 쌍의 신호들을 전달하기 위해 2개의 안티도미넌트 신호에 적용된다.

2개의 입력 신호들에 대해, 본 발명은 2개의 입력 오디오 신호(S1(α) 및 S2(α))들로부터 복수의 출력 오디오 신호들중 하나를 전달하는 대안의 방법을 또한 고찰하는데, 그 출력 오디오 신호는 주 방향(β2)과 연관되며, 입력 오디오 신호들은 방향(α)을 갖는 오디오 소스 신호로 인코딩된다. 하기 형식의 2개의 안티도미넌트 오디오 신호들이 발생되며:

antidominantβ1(α)=AS1β1ㆍS1(α)+AS2β1ㆍS2(α)

및

antidominantβ3(α)=AS1β3ㆍS1(α)+AS2β3ㆍS2(α)

여기서, 하나의 안티도미넌트 신호에서, 각(β1)은 출력 오디오 신호의 주 방향(β2)에 인접한 2개의 주 방향들중 하나의 각이며, 다른 안티도미넌트 신호에서, 각(β3)은 출력 오디오 신호의 주 방향(β2)에 인접한 2개의 주 방향들중 다른 각이다. 계수(AS1β1 및 AS2β1)들은 α가 β1일 때 하나의 안티도미넌트 신호가 실제로 제로이도록 선택되며 계수(AS1β1 및 AS2β1)들은 α가 β3일 때 다른 안티도미넌트 신호가 실제로 제로이도록 선택된다. 진폭 제어는 실제로 균일한 크기를 갖는 제 1 한 쌍의 신호들을 전달하도록 2개의 안티도미넌트 신호에 적용되며, 그 신호 쌍은 하기의 형식

antidominantβ(α)ㆍ(1-g)을 가지며,

g는 이득 또는 감쇠의 진폭 제어 엘리먼트 또는 함수이며, 제 2 쌍의 신호들은 하기의 형식

antidominantβ(α)ㆍg을 갖는다.

제 2 쌍의 신호들은 출력 오디오 신호을 제공하기 위해 주 출력 방향(β2)에 대해 수동형 매트릭스 컴포넌트와 가산 또는 감산으로 조합된다.

2개 이상의 입력 신호들의 경우에 대해, 본 발명은 또한 2개 이상의 입력 오디오 신호(S1(α), ...Sn(α))들로부터 복수의 출력 오디오 신호들중 하나를 유도하는 대안의 방법을 고찰하는데, 그 출력 오디오 신호는 주 방향(β2)과 관련되며, 입력 오디오 신호들은 방향(α)을 갖는 오디오 소스 신호로 인코딩된다. 하기 형식의 2개의 안티도미넌트 오디오 신호가 발생되며:

및

여기서, N은 입력 오디오 신호들의 개수이며, β1은 출력 오디오 신호의 주 방향(β2)에 인접한 2개의 주 방향들중 하나의 각이며, β3는 출력 오디오 신호의 주 방향(β2)에 인접한 2개의 주 방향들중 다른 각이다. 계수(ASnβ1 및 ASnβ3)들은 α가 β1과 β2사이일 때 안티도미넌트 신호들이 하나의 상대적인 극성을 가지며 α의 모든 다른 값들에 대해 다른 상대적인 극성을 갖도록 선택된다. 진폭 제어는 대체로 균등한 크기를 갖는 제 1 쌍의 신호들을 전달하도록 2개의 안티도미넌트 신호들에 적용되며, 그 쌍의 신호들은 다음의 형식을 가지며

antidominantβ(α)ㆍ(1-g),

g는 이득 또는 감쇠의 진폭 제어 엘리먼트 또는 함수이며, 제 2 쌍의 신호들은 다음의 형식을 갖는다

antidominantβ(α)ㆍg.

제 2 쌍의 신호들은 출력 오디오 신호를 제공하도록 주 출력 방향(β2)에 대해 수동형 매트릭스 컴포넌트와 가산 또는 감산으로 조합된다.

발명은 본문에 개시된 방법 및 다양한 실시예들을 구현하는 장치를 또한 고찰한다.

비록 발명의 태양들은 기준 포인트가 원호의 중심이고 원호의 평면이 수평인 원형 평면 상황(environment)의 내용으로 본문에 개시되어 있지만, 발명은 인접한 방향들이 구획되도록 방향들이 계층을 가질 경우에 각(angle)들이 구형과 관련된 상황과 같은 다른 상황들에 적용가능함이 인식될 것이다.

비록 발명은 그 상대적인 진폭과 극성이 방향 인코딩을 나타내는 디코딩 입력 신호들에 관하여 기술되어 있지만, 발명에 따른 디코더들은 불연속 2개-채널 또는 다중-채널 재생용으로 오리지날로 레코딩된 요소(material)로부터 만족스로운 방향 효과를 발생시키는데 또한 유용하다는 것이 이해되어야 한다.

당 기술의 당업자는 하드웨어 및 소프트웨어 구현 그리고 아날로그 및 디지탈 구현의 일반적인 등가물을 인식할 것이다. 그러므로, 본 발명은 아날로그 하드웨어, 디지탈 하드웨어, 하이브리드 아날로그/디지탈 하드웨어 및/또는 디지탈 신호 프로세싱을 사용하여 구현된다. 하드웨어 엘리먼트들은 소프트웨어 및/또는 펌웨어로서 구현된다.

도 13 내지 18 및 그들의 관련 설명은 상기 포스게이트 특허 출원의 도 1 내지 6 및 그 관련 설명을 기초로한 것이다. 도 13 내지 18의 하기 설명은 상기 포스게이트 출원에 기술된 4개-출력, 2개-입력에 대한 더 상세한 설명을 제공한다. 그러한 디코더들의 일정한 태양들은 본 발명과 관련되며 본 발명의 설명의 부분을 형성한다.

수동 디코딩 매트릭스가 도1에 기능 및 개략적으로 도시되어 있다. 이하 식들은 입력에 대한 출력, L_t및 R_t("좌측 총합" 및 "우측 총합")에 관한 것이다:

Lout=Lt 식(26)

Rout=Rt 식(27)

Cout=1/2ㆍ(Lt+Rt) 식(28)

Sout=1/2ㆍ(Lt-Rt) 식(29)

중앙 출력은 입력들의 합이며, 서라운드 출력은 이 입력들 사이의 차이다. 게다가, 둘 모두는 스케일링을 가지며; 이런 스케일링은 임의적이고, 설명을 위해 1/2이 되도록 선정된다. 다른 스케일링 값들도 가능하다. Cout 출력은 +1/2의 스케일 인자를 갖는 Lt 및 Rt를 선형 결합기(2)에 제공함으로써 얻어진다. Sout 출력은 +1/2 및 -1/2의 스케일 인자를 갖는 Lt 및 Rt를 각각 선형 결합기(4)에 제공함으로써 얻어진다.

그래서, 도 13의 수동형 매트릭스는 두 쌍의 오디오 신호들을 발생시키고; 제 1 쌍은 Lout 및 Rout 이고; 제 2 쌍은 Cout 및 Sout이다. 이런 실시예에서, 수동형 매트릭스의 기본 출력 방향들은 "좌측", "중앙", "우측", 및 "서라운드"를 나타낸다. 인접한 기본 출력 방향들은 서로 90도 축들상에 놓여져, 이런 방향 레벨들에 대해, 좌측은 중심 및 서라운드에 인접하고; 서라운드는 좌측 및 우측 등에 인접하다.

수동형 매트릭스 디코더는 m개의 오디오 신호들에서 n개의 오디오 신호들을유도하는데, 여기에서, 불변 관계(예를 들면, 도 13에서, Cout은 항상 1/2ㆍ(Rout+Lout)임)에 따라, n이 m보다 크다. 대조적으로, 능동형 매트릭스 디코더는 가변 관계에 따라 n개의 오디오 신호들을 유도한다. 능동형 매트릭스 디코더를 구성하기 위한 한가지 방식은 신호-의존 신호 성분들을 수동형 매트릭스의 출력 신호들과 결합시키는 것이다. 예를 들면, 도 14에 기능적 및 개략적으로 도시된 바와 같이, 수동형 매트릭스 출력들의 가변적으로 스케일링된 버전들을 전달하는 4개의 VCA(전압-제어 증폭기들)(6,8,10,12)들이 선형 결합기(14,16,18,및 20)들에서 불변의 수동형 매트릭스 출력들(이른바, 결합기(2,4)들의 2개의 출력들과 함께 동반된 자신의 2개의 입력들)과 합산된다. VCA들이 수동형 매트릭스의 좌측, 우측, 중앙 및 서라운드 출력들 각각으로부터 유도된 이들의 입력들을 가지기 때문에, 이들의 이득들은 gl, gr, gc, 및 gs (모두 양)를 지시할 수 있다. VCA 출력 신호들은 소거 신호들을 구성하고, 크로스토크를 억압하여 매트릭스 디코더의 방향성 성능을 개선시키기 위하여 소거 신호들이 유도되는 방향들로부터의 크로스토크를 가지는 수동으로 유도된 출력들과 결합된다.

도 14의 배열에 있어, 수동형 매트릭스의 경로들이 여전히 존재함을 알 수 있다. 각각의 출력은 각각의 수동형 매트릭스 출력에 더한 두 VCA들의 출력의 결합물이다. VCA 출력들은 크로스토크 성분들이 인접한 기본 출력 방향들을 나타내는 출력들에서 발생하는 것을 고려하면서, 개개의 수동형 매트릭스 출력을 위한 소정의 크로스토크 소거를 제공하기 위해 선택되고 스케일링(scaled)된다. 예를 들면, 중앙 신호가 수동으로 디코딩된 좌측 및 우측 신호들에서 크로스토크를 가지며 서라운드 신호는 수동으로 디코딩된 좌측 및 우측 신호들에서 크로스토크를 가진다. 따라서, 좌측 신호 출력은 수동으로 디코딩된 중앙 및 서라운드 신호들, 및 유사하게는 다른 4개의 출력들로부터 유도된 소거 신호 성분들과 결합되어야 한다. 신호들이 도 14에서 스케일링되고, 분극되고 결합되는 방식이 소정의 크로스토크 억압을 제공한다. 개개의 VCA 이득을 0 내지 1 범위에서 변경시킴으로써(도 14의 스케일링 실시예를 위한), 수동으로 디코딩된 출력들내 원치 않는 크로스토크 성분들이 억압될 수 있다.

도 14의 배열은 이하 식을 가진다:

Lout=Lt-gcㆍ1/2ㆍ(Lt+Rt)-gsㆍ1/2ㆍ(Lt-Rt)식(30)

Rout=Rt-gcㆍ1/2ㆍ(Lt+Rt)+gsㆍ1/2ㆍ(Lt-Rt)식(31)

Cout=1/2ㆍ(Lt+Rt)-glㆍ1/2ㆍLt-grㆍ1/2ㆍRt식(32)

Sout=1/2ㆍ(Lt-Rt)-glㆍ1/2ㆍLt+grㆍ1/2ㆍRt식(33)

모든 VCA들이 제로의 이득들을 가진다면, 배열은 수동형 매트릭스와 동일할 것이다. 모든 VCA 이득들의 임의의 등가 값들에 대해, 도 14의 배열은 일정한 스케일링을 별도로 하고 수동형 매트릭스와 동일하다. 예를 들면, 모든 VCA들이 0.1의 이득을 가진다면:

Lout=Lt-0.05ㆍ(Lt+Rt)-0.05ㆍ(Lt-Rt)=0.9ㆍLt

Rout=Rt-0.05ㆍ(Lt+Rt)+0.05ㆍ(Lt-Rt)=0.9ㆍRt

Cout=1/2ㆍ(Lt+Rt)-0.05ㆍLt-0.05ㆍRt=0.9ㆍ1/2ㆍ(Lt+Rt)

Sout=1/2ㆍ(Lt-Rt)-0.05ㆍLt+0.05ㆍRt=0.9ㆍ1/2ㆍ(Lt-Rt)

결과는 인자 0.9로 스케일링된 수동형 매트릭스이다. 그러므로, 이하 기술되는 휴지 VCA 이득의 정밀한 값이 중요하지 않음이 명백할 것이다.

실시예를 고려할 수 있다. 기본 출력 방향들(좌측, 우측, 중앙 및 서라운드)만을 위해서, 개개의 입력들은 Lt단독, Rt단독이고, Lt=Rt (동일한 극성) 및 Lt=-Rt(반대극성), 상응하는 소정의 출력들은 Lout 단독, Rout 단독, Cout 단독, 및 Sout 단독이다. 각각의 경우에, 이상적으로, 하나의 출력만이 하나의 신호를 전달해야하고, 나머지 것들은 아무것도 전달하지 않아야 한다.

검사에 의해, VCA들이 제어될 수 있어 소정의 기본 출력 방향에 대응하는 하나는 1의 이득을 가지며 나머지 것들은 1보다 훨씬 작다면, 소정의 하나를 제외한 모든 출력들에서, VCA 신호들이 원치않는 출력들을 소거할 것이다. 상기 설명된 바와 같이, 도 14의 구성에서, VCA 출력들은 인접한 기본 출력 방향들(수동형 매트릭스가 크로스토크를 가지는)에서 크로스토크 성분들을 제거하도록 작동한다.

그러므로, 예를 들면, 두 입력들 모두 등가의 정위상 신호들로 제공되면, Rt=Lt=1, 결과적으로 gc=1이고 gl, gr, 및 gs가 모두 0 또는 제로에 근사하면, 다음을 얻는다:

Lout=1-1ㆍ1/2ㆍ(1+1)-0ㆍ1/2ㆍ(1-1)=0

Rout=1-1ㆍ1/2ㆍ(1+1)+0ㆍ1/2ㆍ(1-1)=0

Cout=1/2ㆍ(1+1)-0ㆍ1/2ㆍ1-0ㆍ1/2ㆍ1=1

Sout=1/2ㆍ(1-1)-0ㆍ1/2ㆍ1+0ㆍ1/2ㆍ1=0

유일한 출력은 소정의 Cout부터 발생된다. 유사한 계산은 동일물이 다른 3개의 기본 출력 방향들 중 하나로부터만의 신호의 경우에 적용됨을 보여줄 것이다.

식 30, 31, 32 및 33은 이하와 같이 등가적으로 기록될 수 있다:

Lout=1/2ㆍ(Lt+Rt)ㆍ(1-gc)+1/2ㆍ(Lt-Rt)ㆍ(1-gc)식(34)

Cout=1/2ㆍLt(1-gl)+1/2ㆍRtㆍ(1-gr)식(35)

Rout=1/2ㆍ(Lt+Rt)ㆍ(1-gc)-1/2ㆍ(Lt-Rt)ㆍ(1-gs)식(36)

Sout=1/2ㆍLtㆍ(1-gl)-1/2ㆍRtㆍ(1-gr) 식(37)

이러한 배열에 있어, 각각의 출력은 두 신호들의 결합물이다. Lout 및 Rout 둘 모두는 입력신호들의 합과 차 및 합과 차 VCA들의 이득들을 포함한다(VCA들의 입력들은 중앙 및 서라운드 방향들로부터 유도되고, 방향들의 쌍은 좌측 및 우측 방향들에 90도이다). Cout 및 Sout 둘 모두는 실질적 입력 신호들, 및 좌측 및 우측 VCA들의 이득들을 포함한다(VCA들의 개별 입력들은 좌측 및 우측 방향들로부터 유도되고, 방향들의 쌍은 중앙 및 서라운드 방향들에 90도이다).

기본 출력 방향에 해당하지 않는 소스 신호 방향을 고려할 수 있는데, 여기에서, R_t는 동일한 극성을 갖지만 감쇄되는, Lt와 동일한 신호를 가지고 인입된다. 이런 조건은 좌측과 중앙 기본 출력 방향들 사이의 어디든지 위치되는 신호를 나타내며, Lout 및 Cout 으로부터의 출력들을 전달해야하는데, Rout 및 Sout 로부터 없거나 또는 거의 없다.

Rout 및 Sout 에 대해서, 이런 0출력은, 두 항들이 크기가 등가이지만 극성은 반대이다면 달성될 수 있다.

Rout에 대해, 이런 소거를 위한 관계가

[1/2ㆍ(Lt+Rt)ㆍ(1-gc)]의 크기

=[1/2ㆍ(Lt-Rt)ㆍ(1-gs)]의 크기식(38)

Sout에 대해서는, 상응하는 관계가,

[1/2ㆍLtㆍ(1-gl)]의 크기

=[1/2ㆍRtㆍ(1-gr)]의 크기 식(39)

임의의 두개의 인접한 기본 출력 방향들 사이에 패닝된(또는 단순히 위치된)소스 신호에 관한 고려가 동일한 두 관계들을 드러낼 것이다. 달리 말하자면, 입력신호들이 임의의 두 인접 출력들 사이에 패닝된 소스 사운드를 나타낼 때, 이들 크기 관계들은 사운드가 이들 두 인접 기본 방향들에 상응하는 출력들로부터 나타나며 다른 두 출력들이 아무것도 전달하지 않는 것을 보장할 것이다. 실질적으로 그 결과를 달성하기 위하여, 각각의 식 34-37에서 두 항의 크기들이 동일하도록 해야 한다. 이것은 능동형 매트릭스 내의 두 쌍의 신호들의 상대적인 크기들을 동일하게 유지하도록 함으로써 달성될 수 있다:

[(Lt+Rt)ㆍ(1-gc)]의 크기

=[(Lt-Rt)ㆍ(1-gs)]의 크기, 및식(40)

[Ltㆍ(1-gl)]의 크기

=[Rtㆍ(1-gr)]의 크기 식(41)

식 40 및 식 41에 도시된 소정의 관계들은 식 38 및 식 39의 것들과 동일하지만 스케일링이 생략되어 있다. 신호들이 결합되는 극성 및 이들의 스케일링은 개개의 출력들이 도 14의 결합기(14,16,18,20)들을 가지고 획득될 때 주의한다.

본 발명은 바람직하지 않은 크로스토크 신호 성분들의 소거를 고려한 상기 논의로부터 그리고, 기본 출력 방향들에 대한 요건들로부터, 이런 설명에 사용된 스케일링에 대해, VCA를 위한 최대 이득이 일치되어야 함이 추론될 수 있다. 휴지의, 미정의 또는 "비조향(unsteered)" 상태 하에서, VCA들은 효과적으로 수동형 매트릭스를 제공하는 작은 이득을 채용해야한다. 하나의 VCA 쌍의 이득이 그것의 휴지 값으로부터 일치를 향해 증가할 필요가 있을 때, 다른 쌍은 휴지 이득상태로 유지될 수 있거나 또는 대향 방향으로 이동할 수 있다. 하나의 편리하고 실용적인 관계는 쌍의 상수의 이득들의 산물을 유지해야 한다. 그 dB이득이 이들의 제어 전압의 선형 함수인, 아날로그 VCA들을 사용하여, 이것은 제어 전압이 한쌍의 두 개에 동일하게(그러나 유효한 반대 극성을 가지고) 인가되면 자동으로 발생한다. 다른 대안은 쌍의 상수의 이득들의 합을 유지하는 것이다. 구현체는 아날로그 성분들을 사용하는 것보다는 오히려 디지탈 또는 소프트웨어이다

그러므로, 예를 들면, 휴지 이득이 1/a이면, 쌍들의 두 이득들 사이의 실질적인 관계는

glㆍgr=1/a², 그리고

gcㆍgs=1/a²이 되도록 그들의 곱이다.

통상적인 "a"의 값은 10 내지 20 범위에 있을 수 있다.

도 15은, 도 14의 좌측 및 우측 VCA(6, 12)들에 대한 피드백-유도 제어 시스템을 기능적으로 그리고 개략적으로 도시한다. 2개의 VCAs와 함께 피드백 유도 제어 시스템은 "서보"(상기에 정의된 것처럼)의 구성한다. 그것은 Lt 및 Rt 입력 신호들을 수신하고, 중간 Ltㆍ(1-gl) 및 Rtㆍ(1-gr) 신호들을 유도하기 위해 이들을 처리하며, 중간 신호들의 크기를 비교하고, 임의의 크기 차이에 응답하여 에러 신호를 발생시키는데, 에러 신호는 VCA들이 크기의 차이를 감소시키도록 한다. 그러한 결과를 달성하기 위한 한가지 방법은 이들의 크기를 유도하기 위해 중간 신호들을 정류하고 그 출력이, 예를 들면, L_t신호의 증가가 g_l을 증가시키고 g_r을 감소시키는 그러한 극성을 가지고 VCA들의 이득들을 제어하는 비교기에, 두 크기 신호들을 인가하는 것이다. 회로 값들(또는 디지털 또는 소프트웨어 구현체들에서의 등가물들)은 비교기 출력이 0일 때, 휴지 증폭기 이득이 단위 크기이하이도록(예를 들면, 1/a) 선택된다.

아날로그 영역에서, 비교 기능을 실현하기 위한 실질적인 방식은 비교기가 이들의 비를 판정하기 보다는 오히려 이들을 감산하도록 두 개의 크기들을 로그 영역으로 변환하도록 하는 것이다. 다수의 아날로그 VCA들은, 이들이 로그-기반 비교기의 제어 출력들의 안티로그(antilog)를 고유하게 그리고 편리하게 취하도록 제어 신호의 지수에 비례하는 이득을 가진다. 그러나, 대조적으로, 디지털로 구현된다면, 두 크기들을 분할하고 그 결과들을 VCA 기능들을 위한 직접 곱셈기 또는 제수기들로서 사용하기에 더 편리할 수 있다.

보다 상세하게는, 도 15에 도시되어 있는 바와 같이, Lt 입력이 "좌측"VCA(6)및 그것이 +1의 스케일링을 가지고 인가되는 선형 결합기(22)의 한 입력에 인가된다. 좌측 VCA(6) 출력은 -1의 스케일링을 가지고(그래서 감산기를 형성하고) 결합기(22)에 인가되며 결합기(22)의 출력은 전파 정류기(24)에 인가된다. Rt 입력은 우측 VCA(12) 및 그것이 +1의 스케일링을 가지고 인가되는 선형 결합기(26)의 한 입력에 인가된다. 우측 VCA(12) 출력은 -1의 스케일링을 가지고(그래서 감산기를 형성하고) 결합기(26)에 인가되며 결합기(26)의 출력은 전파 정류기(28)에 인가된다. 정류기(24,28) 출력들은 차동 증폭기로서 작동하는 연산 증폭기(30)의 비-반전 및 반전 입력들에 각각 인가된다. 증폭기(30) 출력은 VCA(6)의 이득 제어 입력으로의 반전 없이 그리고 VCA(12)의 이득 제어 입력으로의 극성 반전을 통해 인가되는 에러 신호의 특징을 갖는 제어 신호를 제공한다. 에러 신호는 그 크기들이 균등하게 되어야하는 두 신호들이 크기가 다른 것을 지시한다. 이런 에러 신호는 중간 신호들의 크기의 차이를 감소시키기 위해 교정된 방향으로 VCA들을 "조향(steer)"하기 위해 사용된다. 결합기(16,18)들에 대한 출력들은 VCA(6) 및 VCA(12) 출력들로부터 얻어진다. 그러므로, 각각의 중간 신호의 성분만이 출력 결합기들, 즉, -Ltㆍgl 및 -Rtㆍgr에 인가된다.

정상 상태 신호 조건을 위해, 크기의 차이는 충분한 루프 이득을 제공함으로써 무시해도 좋은 량까지 감소될 수 있다. 그러나, 실질적인 크로스토크 소거를 달성하기 위하여 0 또는 무시해도 좋은 량까지 크기의 차이들을 감소시킬 필요는 없다. 예를 들면, 10의 인자만큼 dB 차이를 감소시키기에 충분한 루프 이득은 이론상으로 30 dB 감소 보다 잘 최악의 크로스토크를 초래한다. 다이나믹 조건을 위해,피드백 제어 배치의 시간 상수들은 대부분의 신호 조건들에 대해 최소한 본질적으로 들을 수 없는 방식으로 크기들이 균일하게 되도록 선택되어야 한다. 시간 상수들의 상세한 선택은 본 발명의 범위를 넘는다.

바람직하게는, 회로 파라미터들이 약 20dB의 음의 피드백을 제공하고 VCA 이득들이 상기 단위크기 이상 상승할 수 없도록 선택된다. VCA 이득들은 상당히 작은 값(예를 들면, 1/a², 단위크기(unity)보다 훨씬 작은)으로부터 도 14, 16 및 17의 배치와 관련하여 본문에 기술된 스케일링 실시예들을 위한 단위크기를 초과하지는 않고 그 크기까지 변경할 수 있다. 음의 피드백 때문에, 도 15의 배치는 신호들이 정류기들에 거의 동일하게 들어가도록 작동할 것이다.

정확한 이득들은 이들이 작을 때 중요하지 않기 때문에, 쌍 중 하나의 이득을, 다른 것이 단위크기를 향해 상승할 때마다, 작은 값으로 강제하는 임의의 다른 관계가 유사한 수용가능한 결과를 초래할 것이다.

도 14의 중앙 및 서라운드 VCA(8,10각각)에 대한 피드백-유도 제어 시스템은 기술된 바와 같이, 도 15의 배치와 실질적으로 동일하지만, Lt 및 Rt가 아닌 이들의 합 및 차를 수신하고, 그 출력들을 VCA(6) 및 VCA(12)(각각의 중간 신호의 성분을 구성함)로부터 결합기(14,20)들에 제공한다.

그러므로, 고도의 크로스토크 소거가, 신호 경로에 통합되는 단순한 제어 경로를 채용하지만 정밀성을 위한 특별한 요건들을 가지지 않는 회로를 사용하여 매우 다양한 입력 신호 조건들하에서 달성될 수 있다. 피드백-유도 제어 시스템은 각쌍의 중간 오디오 신호들 내 중간 오디오 신호들의 상대적인 진폭들의 크기들이 동일하게 되도록 수동 매트릭스로부터의 오디오 신호들의 쌍들을 처리하기 위해 작동된다.

도 15에 도시된 피드백-유도 제어 시스템은 정류기(24,28)들에 대한 입력들이 동일하게 되도록 두 개의 VCA(6,12)들의 이득들을 역으로 제어한다. 이런 두개의 항들이 동일하게 되도록 하는 정도는 정류기들, 이들 후단의 비교기(30) 및 VCA들의 이득/제어 관계들의 특성에 의존한다. 더 큰 루프-이득은 더 근접한 동일성이지만 동일성을 위한 강제는 이들 요소들(물론 레벨 차이를 감소시키기 위해 신호들의 극성이 그러할 경우에)의 특성들과 관계없이 발생할 것이다. 실질적으로, 비교기가 무한 이득을 가질 수 없지만 유한 이득을 갖는 감산기로서 구현될 수 있다.

정류기들이 선형적이라면, 즉, 이들의 출력들이 입력 크기들에 직접 비례한다면, 비교기 또는 감산기 출력은 신호 전압 또는 전류 차이의 함수이다. 대신에, 정류기들이, dB로 표현된 레벨인 그들의 입력 크기들의 로그에 응답한다면, 비교기 입력부에서 실행된 감산이 입력 레벨들의 비를 취하는것과 등가이다. 이것은, 결과가 절대 신호 레벨과는 무관하지만 dB로 표현된 신호의 차이에만 의존하는 점에서 장점이다. 보다 근접한 인간 지각을 반영하기 위해 dB로 표현된 소스 신호 레벨을 고려하면, 이것은 루프 이득과 등가인 다른 것들이 라우드니스(loudness)와 무관하고, 그래서, 균일성을 향한 강제의 정도가 또한 절대 라우드니스와 무관하다. 물론, 매우 낮은 레벨에서, 로그 정류기들이 정확하게 작동을 멈출것이고, 그러므로 그 이하에서 균일성을 향한 강제가 멈출 입력 임계치가 존재할 것이다. 그러나, 결과적으로, 제어가 높은 입력 신호 레벨들을 위해 이례적으로 높은 루프-이득들에 대한 필요성 없이도 70 또는 그 이상의 dB 범위 이상에서 유지될 수 있고, 그 결과 루프에 따른 안정성을 갖는 잠재적 문제를 가진다.

유사하게, VCA(6,12)들은 이들의 제어 전압들에 직접 또는 역으로 비례하는(즉, 곱셈기 또는 제수기) 이득들을 가질 수 있다. 이것은, 이득들이 작을 때 제어 전압의 작은 절대 변경들이 dB로 표현된 이득의 큰 변경들을 초래하는 효과를 가질 것이다. 예를 들면, 이런 피드백-유도 제어 시스템 구성에 요구되는, 단위 크기의 최대 이득을 갖는 VCA, 및 이득이 A=0.1ㆍVc로 표현될 수 있도록, 약 0으로부터 10 볼트까지 변동하는 제어 전압 Vc를 고려할 수 있다. Vc가 매우 클 때, 약 9900으로부터 10000mV까지의 100mV(밀리볼트) 변화는 20ㆍlog(10000/9900) 또는 0.09dB의 이득 변화를 전달한다. Vc가 매우 작을 때, 약 100으로부터 200mV까지의 100mV 변화는 20ㆍlog(200/100) 또는 6dB의 이득 변화를 전달한다. 결과적으로, 효과적인 루프-이득, 및 그 응답의 비율은 제어 신호가 크거나 또는 작았는지에 크게 의존하여 변경될 것이다. 다시, 루프의 안정성에 따른 문제점이 존재할 수 있다.

이런 문제점은 그 dB 이득이 제어전압에 비례하거나 또는 달리 표현해서, 그 전압 또는 전류 이득이 제어 전압의 지수 또는 안티로그에 의존하는 VCA들을 채용함으로써 제거될 수 있다. 100mV 같은 제어전압의 작은 변화는 제어 전압이 그 범위내에 있던지 이득의 동일한 dB 변화를 제공할 것이다. 그러한 장치들은 아날로그 IC들로 기꺼이 입수가능하고, 특성체 또는 그것에 대한 근사체는 디지털 구현체로 용이하게 달성된다.

그러므로, 바람직한 실시예는 로그 정류기들 및 지수 제어 가변 이득 증폭부를 채용하여, 입력 레벨들 및 두 입력 신호들의 비율들의 넓은 범위 이상으로 균일성을 향해 보다 근접 균일한 강제를 전달한다.

인간의 청각에 있어, 방위 인지가 주파수와 일정하지 않기 때문에, 방향의 인간 감지에 대해 가장 공헌하는 이런 주파수들을 엠퍼사이즈(emphasize)하고 부적당한 조향을 인도할 수 있는 그것들을 디-엠퍼사이즈하도록 정류기에 입력되는 신호들에 상당한 주파수 가중(frequency weighting)을 제공하는 것은 바람직하다. 그러므로, 실질적인 실시예들에서, 도 15의 정류기(24,28)들이 경험적으로 유도된 필터들이 앞에 있어, 저 주파수들 및 매우 높은 고주파수들을 감쇄시키고 가청 범위의 중간 이상으로 점점 증가하는 응답을 제공하는 응답을 제공한다. 이런 필터들이 출력 신호들의 주파수 응답을 변경하지 못하는 것을 주목하면, 이들은 제어 신호들 및 피드백-유도 제어 시스템들의 VCA 이득들을 단지 변경할 뿐이다.

도 14 및 15의 결합체와 등가의 배치가 도 16에 기능적이고 개략적으로 도시되어 있다. 그것은 출력 결합기들이 소거 성분들이 유도되는 수동형 매트릭스로부터 이들을 수신하는 대신에 Lt 및 Rt 입력 신호들에 응답하여 수동형 매트릭스 출력 신호 성분들을 발생시키는 도 14 및 15의 결합체와는 다르다. 상기 배치는 가산 계수들(summing coefficients)이 수동형 매트릭스들에서 본질적으로 동일하다면 도2 및 3의 결합체와 동일한 결과를 제공한다. 도 16은 도 15와 관련하여 기술된 피드백 배치를 채용한다.

보다 상세하게는, 도 16에서, Lt 및 Rt 입력들이 도 13에서의 수동형 매트릭스 구성으로서 결합기(2,4)들을 포함하는 수동형 매트릭스에 먼저 제공된다. 또한 수동형 매트릭스 "좌측" 출력인 L_t입력은 "좌측" VCA에 인가되고 +1의 스케일링을 가지고 선형 결합기(34)의 한 입력부에 인가된다. 좌측 VCA(32) 출력은 -1의 스케일링(그래서 감산기를 형성)을 가지고 결합기(34)에 인가된다. 또한 수동형 매트릭스 "우측" 출력인 R_t입력은 "우측" VCA(44)에 인가되고 +1의 스케일링을 가지고 선형 결합기(46)의 한 입력부에 인가된다. 우측 VCA(44) 출력은 -1의 스케일링(그래서 감산기를 형성)을 가지고 결합기(46)에 인가된다. 결합기(34,46)들의 출력들은 각각 신호들, Ltㆍ(1-gl) 및 Rtㆍ(1-gr)이고, 이러한 신호들의 크기가 동일하도록 유지하거나 또는 이들이 동일하게 되도록 강제하는 것은 바람직하다. 그런 결과를 달성하기 위하여, 이런 신호들이 바람직하게는 도 15에 도시되고 그와 관련하여 기술되는 것과 같은 피드백 회로에 인가된다. 피드백 회로는 이후 VCA(32,44)들의 이득을 제어한다.

게다가, 도 16를 계속해서 참고하면, 결합기(2)로부터의 수동형 매트릭스의 "중앙" 출력은 "중앙" VCA(36)에, 그리고 +1의 스케일링을 가지고 선형 결합기(38)의 한 입력에 인가된다. 중앙 VCA(36) 출력은 -1의 스케일링을 가지고(그래서 감산기를 형성) 결합기(38)에 인가된다. 결합기(4)로부터의 수동형 매트릭스의 "서라운드" 출력은 "서라운드" VCA(40)에, 그리고 +1의 스케일링을 가지고 선형 결합기(42)의 한 입력에 인가된다. 서라운드 VCA(40) 출력은 -1의 스케일링을 가지고(그래서 감산기를 형성) 결합기(42)에 인가된다. 결합기(38,42)들의 출력들은 각각 신호들 1/2ㆍ(Lt+Rt)ㆍ(1-gc) 및 1/2ㆍ(Lt-Rt)ㆍ(1-gs)이며, 이러한 신호들의 크기가 균등하도록 유지하거나 또는 이들이 균등하게 되도록 강제하는 것은 바람직하다. 이런 신호들이 바람직하게는 도 15에 도시되고 그와 관련하여 기술되는 것과 같은 피드백 회로에 인가된다. 피드백 회로는 이후 VCA(38,42)들의 이득을 제어한다.

출력 신호 Lout, Cout, Sout, 및 Rout는 결합기(48, 50, 52, 54)들에 의해 발생된다. 각각의 결합기는, 수동형 매트릭스 신호 성분들을 제공하기 위하여 소거 신호 성분들 및 둘 중 어느 하나 또는 두 입력 신호들 모두를 제공하기 위해 두 VCA들(VCA 출력들은 그 크기가 동일하게 유지되어야 하는 중간 신호들의 성분을 구성)의 출력을 수신한다. 보다 상세하게는, 입력 신호 L_t가 +1의 스케일링을 가지고 Lout 결합기(48)에, +1/2의 스케일링을 가지고 Cout 결합기(50)에, 그리고, +1/2의 스케일링을 가지고 Sout 결합기(52)에 인가된다. 입력 신호 Rt가 +1의 스케일링을 가지고 Rout 결합기(54)에, +1/2의 스케일링을 가지고 Cout 결합기(50)에, 그리고, -1/2의 스케일링을 가지고 Sout 결합기(52)에 인가된다. 좌측 VCA(32) 출력이, -1/2의 스케일링을 가지고 Cout 결합기(50)에, 그리고, -1/2의 스케일링을 가지고 Sout 결합기(52)에 인가된다. 우측 VCA(44) 출력이, -1/2의 스케일링을 가지고 Cout 결합기(50)에, 그리고, +1/2의 스케일링을 가지고 Sout 결합기(52)에 인가된다. 중앙 VCA(36) 출력이, -1의 스케일링을 가지고 Lout 결합기(48)에, 그리고, -1의 스케일링을 가지고 Rout 결합기(54)에 인가된다. 서라운드 VCA(40) 출력은 -1의 스케일링을 가지고 Lout 결합기(48)에, 그리고, +1의 스케일링을 가지고 Rout VCA(54)에 인가된다.

다양한 것들의 도면들에서, 예를 들면, 도 14 및 16에서, 소거신호들이 수동 매트릭스 신호들에 대향하지 않음(예를 들면, 몇개의 소거 신호들이 수동 매트릭스 신호가 인가되는 것과 동일한 극성을 가진 결합기들에 인가됨)이 초기에 명백할 수 있다는 것을 알아야한다. 그러나, 작동에 있어, 소거 신호가 커질 때, 그것은 수동 매트릭스 신호에 대향하는 극성을 가질 것이다.

도 14 및 15의 결합체 및 도 16에 등가인 다른 배치가 도 17에 기능적으로 그리고 개략적으로 도시되어 있다. 도 17의 구성에서, 균등하게 유지되어야 하는 신호들은 출력 유도 결합기들 및 VCA들의 제어를 위한 피드백 회로들에 인가된 신호들이다. 이런 신호들은 수동형 매트릭스 출력 신호 성분들을 포함하고 있다. 대조적으로, 도 16의 배치에서, 피드백 회로들로부터 출력 결합기들에 인가된 신호들은 VCA 출력 신호들이고 수동형 매트릭스 성분들은 제외시킨다. 그러므로, 도 16에서(그리고 도 14 및 도 15의 결합체에서), 수동형 매트릭스 성분들은 피드백 회로들의 출력들과 명백하게 결합되어야 하지만, 도 17에 있어, 피드백 회로들의 출력들은 수동형 매트릭스 성분들을 포함하고 이들 자체로 충분하다. 도 17 배치에서, VCA 출력들(그 각각이 중간 신호의 한 성분만을 구성하는) 보다는 오히려 중간 신호 출력들이 출력 결합기들에 인가됨을 알 수 있다. 그럼에도 불구하고, 도 16 및 도 17(도 14 및 15의 결합체와 더불어) 구성체들은 등가이며, 가산 계수가 정확하면, 도 17로부터의 출력들은 도 16(그리고 도 14 및 도 15의 결합체)로부터의 출력들과 동일하다.

도 17에서, 식 34, 35, 36 및 37에서의 4개의 중간 신호들, [1/2ㆍ(L_t+R_t)ㆍ(1-g_c)], [1/2ㆍ(L_t-R_t)ㆍ(1-g_s)], [1/2ㆍL_tㆍ(1-g_l)], 및 [1/2ㆍR_tㆍ(1-g_r)]은 수동 매트릭스 출력들을 처리해서 얻어지고 이후, 소정의 출력들을 유도하기 위해 가산 또는 감산된다. 신호들은 또한 도 15와 관련하여 상기한 바와 같은, 두 개의 피드백 회로들의 비교기들 및 정류기들에 제공되는데, 상기 피드백 회로들은 신호들의 쌍들의 크기들을 균등하게 유지하기 위해 바람직하게 동작한다. 도 17 구성에 응용되는 바와 같이, 도 15의 피드백 회로들은 VCA(6,12)들로부터 보다는 오히려 결합기(22,26)들의 출력들로부터 취해진 출력 결합기들에 대한 이들의 출력들을 가진다.

도 17를 계속해서 참고하면, 결합기(2,4)들, VCA(32,36,40,44), 결합기(34,38,42,46)들 사이의 연결들은 도 16의 배치와 동일하다. 또한, 도 16 및 도 17 배치 둘 모두에서, 결합기(34,38,42,46)들의 출력들은 바람직하게는 두 피드백 제어 신호들에 인가된다(VCA(32,44)들에 대한 제어 신호들을 발생시키기 위하여 그러한 제1 회로에 대한 결합기(34,46)들의 출력들 및 VCA(36,40)들에 대한 제어 신호를 발생시키기 위하여 그러한 제2 출력에 대한 결합기(38,42)들의 출력들). 도 17에서, 결합기(34)의 출력, Ltㆍ(1-gl) 신호는, +1의 스케일링을 가지고 Cout 결합기(58)에, 그리고, +1의 스케일링을 가지고 Sout 결합기(60)에 인가된다. 결합기(46)의 출력, Rtㆍ(1-gr) 신호는, +1의 스케일링을 가지고 Cout 결합기(58)에, 그리고, -1의 스케일링을 가지고 Sout 결합기(60)에 인가된다. 결합기(38)의 출력, 1/2ㆍ(Lt+Rt)ㆍ(1-gc) 신호는, +1의 스케일링을 가지고 Lout 결합기(56)에, 그리고, +1의 스케일링을 가지고 Rout 결합기(62)에 인가된다. 결합기(42)의 출력, 1/2ㆍ(Lt-Rt)ㆍ(1-gs) 신호는, +1의 스케일링을 가지고 Lout 결합기(56)에, 그리고, -1의 스케일링을 가지고 Rout 결합기(62)에 인가된다.

이상적으로는, 실질적인 회로 결점과는 별도로, 디코더의 "크기들을 균등하게 유지하는(keep magnitudes equal)" 구성들은, 상대적인 진폭들 및 극성이 공지된 Lt 및 Rt 입력들에 제공된 임의의 소스가 소정의 출력들로부터의 신호들 다른것들로부터의 무시해도 좋은 신호들을 산출할 것이라는 의미에서 "완벽"하다. "공지된 상대적인 진폭과 극성"은 Lt와 Rt가 기본 출력 방향에서 또는 인접한 기본 출력 방향간의 위치에서의 소스 신호를 나타낸다.

식 34, 35, 36, 및 37를 다시 고려하면, VCA를 채용하는 각각의 가변 이득 회로의 전체 이득이 형태(1-g)의 감산 배열인것이 인지된다. 각각의 VCA 이득은 작은값으로부터 단위크기를 초과하지는 않는 크기까지 변경될 수 있다. 상응하게는, 가변-이득-회로 이득(1-g)은 매우 근접한 단위크기로부터 0까지 하강 변동될 수 있다. 그러므로, 도 17은, 모든 VCA 및 연계된 감산기가 그 이득이 도 17의 VCA들의 이득에 대향하는 방향으로 변화되는 VCA단독으로 교체된 경우, 도 18로 재 도시될 수 있다. 그래서, 모든 가변 이득 회로 이득(1-g)은(예를 들면, 그 출력이 도 14/15, 16 및 17에서와 같이 수동형 매트릭스 출력으로부터 감산되는 이득 "g"를 가지는 VCA로 구현된) 상응하는 가변 이득 회로 이득"h"로(예를 들면, 수동 매트릭스 출력 상에서 작동하는 이득 "h"를 가지는 독립형(standalone) VCA에 의해 구현된) 교체된다. 이득 "(1-g)"의 특성이 이득 "h"와 동일하고 피드백 회로가 필수 쌍들의 신호들의 크기 사이에서 균등성을 유지하도록 작동한다면, 도 18의 구성은 도 17의 구성과 등가이며 동일한 출력들을 전달할 것이다. 실질적으로, 모든 기술된 구성들, 즉, 도 14/15, 16, 17 및 18의 구성들은 서로에 대해 등가이다.

도 18의 구성이 등가이고 모든 선행 구성들과 정확하게 동일하게 기능하지만, 수동형 매트릭스 성분이 명백하게 출력에 나타나지 않고 암시적임을 알수 있다. 선행 구성들의 휴지 또는 비조향 조건에서, VCA 이득들 g가 작은 값들로 떨어진다. 도 18의 구성에서, 상응하는 비조향 조건은, 모든 VCA 이득들 h가 이들의 최대치, 단위크기 또는 그에 근접하게 증가될 때 발생한다.

도 18에 대해 보다 상세하게 참고하면, 입력 신호 Lt와 동일한, 수동형 매트릭스의 "좌측" 출력은 중간 신호 Ltㆍhl를 생성하도록 이득 hl을 가지는 "좌측" VCA(64)에 인가된다. 입력 신호 Rt와 동일한, 수동형 매트릭스의 "우측" 출력은 중간 신호 Rt*hr를 생성하도록 이득 hr을 가지는 "우측" VCA(70)에 인가된다. 결합기(2)로부터의 수동형 매트릭스의 "중앙" 출력은 중간신호 1/2ㆍ(Lt+Rt)ㆍhc를 생성하도록 이득 hc를 가지는 "중앙" VCA(66)에 인가된다. 결합기(4)로부터의 수동 매트릭스의 "서라운드" 출력은 중간신호 1/2ㆍ(Lt-Rt)ㆍhs를 생성하도록 이득 hs를 가지는 "서라운드" VCA(68)에 인가된다. 상기된 바와 같이, VCA 이득 h는, h이득 특성이 (1-g) 이득 특성과 동일하도록 VCA 이득 g와 역으로 작동한다.

상기 포스게이트 출원의 기본적인 4개-출력, 2개-입력, 90도 출력-방향 축디코더들을 기술하고 있지만, 본 발명에 따른 디코더들의 더 상세한 설명이 진술된다.

도 19는 2개 이상의 입력 신호(S1(α), S2(α),...Sn(α))들로부터 주 방향(β2)을 나타내는 출력 신호를 유도하기 위하여 본 발명에 따른 디코더의 블럭도를 나타내며, 상기 입력 신호들은 1개 이상의 오디오 신호 소스들에 대한 상대적인 크기와 극성의 방향 정보를 전달한다. 방향(β2)에 대한 출력은 복수의 디코더 출력중 하나이며, 각 출력은 주(또는 기본) 방향을 갖는다. 입력 신호들은 방향(β2)에 인접한 2개의 주 출력 방향인, 방향(β1 및 β3)에 대한 한 쌍의 안티도미넌트 신호들을 유도하는 매트릭스(102)에 인가된다. 매트릭스(102)에 의해 생성된 한 쌍의 안티도미넌트 신호들은 서보(112)에 인가된다. 서보(112)는 그 크기들을 균등에 가깝도록 강제하기 위해서 한 쌍의 안티도미넌트 신호들의 크기 제어된 버전을 작동시킨다. 상기 디코더 출력(β2)은 한 쌍의 균등에 가깝도록 강제된 크기 제어된 버전들의 안티도미넌트 신호들을 가산 또는 감산으로 조합시킴으로써 발생된다. 상기 설명처럼, 소정의 주 출력 방향에 인접한 주 방향들이 180도 이하일 때, 상기 신호들은 인접한 방향들간에 2개의 호(arc)중 더 작은것내의 출력 신호 방향을 정하는 극성 검지(sense)에서 조합된다.

서보(112)는 폐쇄-루프 또는 피드백형 방식으로 또는 개방-루프 포워드형 방식으로 작동한다. 그러므로, 서보(112)에서, 제어부(108)는 그 입력으로서 서보(112) 출력 신호(고상선으로 도시됨) 또는 그 입력으로서 서보(112) 입력 신호(점선으로 도시됨)를 수신한다. 서보(112)는 제 1 및 제 2 제어 이득 또는 감쇠 함수 또는 엘리먼트(104 및 106)을 포함하도록 구성된다. 간략화하기 위해서, 함수 또는 엘리먼트(104 및 106)들(뿐만 아니라 도면들을 통한 다른 그러한 제어 이득 또는 감쇠 함수 또는 엘리먼트들)은 전압-제어 증폭기(VCAs)로서 개략적으로 도시되어 있다. 상기 제어 이득 또는 감쇠 함수 또는 엘리먼트들은 각각 전압-제어-증폭기(VCA) 또는 그(하드웨어, 펌웨어 또는 소프트웨어) 디지탈 등가물이다. 이득의 함수 또는 엘리먼트(104)는 제어부(108) 출력들중 하나에 의해 제어된다. 이득의 함수(106)는 상기 제어부(108) 출력들중 다른 것에 의해 제어된다. 상기 제어된 이득 또는 감쇠 함수 또는 엘리먼트(104 및 106)들은 한 쌍의 안티도미넌트 신호들을 수신하다.

개시된 실시예들의 다양한 엘리먼트 및 함수들의 모두(예를 들면, 매트리스들(matrices), 정류기, 비교기, 조합기, 가변 증폭기 또는 감쇠기, 등)는 아날로그 또는 디지탈 영역에서 하드웨어 또는 소프트웨어로 구현됨이 이해되어야 한다.

서보(112)의 아날로그 또는 디지탈 실시예에서의 제어부는, 서보 출력의 크기들의 비(ratio)가 1과 비교되고 서보(112)내의 한 쌍의 제어 이득 또는 감쇠 함수 또는 엘리먼트를 제어하기 위해 에러 신호를 발생시키는 피드백 시스템에 의해 영향을 받아, 서보가 대략 균등한 크기를 전달하도록 한다.

이와 달리, 서보(112)의 아날로그 또는 디지탈 실시예에서, 균등에 가깝도록 강제하는 것은 서보 입력 신호를 측정하는 개방-루프 포워드 프로세스에 의해 달성된다. 이 경우에, 더 작은 입력은 대체로 변경되지 않으며, 더 큰 입력은 그 크기를 더 작은 입력에 가깝도록 또는 입력에 균등하게 강제하기 위해서 더 작은 것 대더 큰것의 비(ratio)로 감쇠된다.

안티도미넌트 신호의 2개의 "균등에 가깝도록 강제된" 버전은 그후 선형 조합기(110)에서 가산 또는 감산으로 조합된다. 소정의 주 출력 방향에 인접한 주 방향들이 180도 이하일 때, 신호들은 인접한 방향들간에 2개 호(arc)들중 더 작은 것내에출력 신호 방향을 정하는 극성 검지(sense)에서 조합된다.

식 (14) 내지 (19) 및 도 3-15를 포함하는 상기 설명은 도 19의 장치에 관한 것이다.

유사 엘리먼트 또는 함수에 대한 동일한 참조 번호는 도 19-23을 통하여 사용된다.

도 19 서보 장치의 대안이 도 20에 도시되어 있다. 그러한 대안은 식 (20) 및 (21)을 포함하는 설명에 언급되어 있다. 그러한 설명 및 그 관련 도 6은 도 20의 장치에 관한 것이다. 도 19의 제어 이득 또는 감쇠 함수 또는 엘리먼트(104 및 106)(각각 이득(h)을 제공)는 감산기(118 및 122)와 관련하여 제어 이득 또는 감쇠 함수 또는 엘리먼트(116 및 120)(각각 이득(1-h)을 제공)에 의해 대체되므로 각각의 조합 함수 및 감산기 이득은 도 19 장치에서 처럼 h이다. 감산기(118)는 안티도미넌트 신호들중 하나로부터 제어 이득 또는 감쇠 함수 또는 엘리먼트(116) 출력을 공제하고, 감산기(122)는 다른 안티도미넌트 신호로부터 함수(112) 출력을 공제한다. 도 20과 도 14/15 및 16의 장치와 비교한다. 도 19의 장치와 도 17 및 18의 장치와 비교한다.

디지탈 영역에서 낮은 샘플링 속도로 피드백 제어를 달성하는 기술이 도 21에 도시되어 있다. 그 장치는 도 19 장치의 방식에서 감산기없이 구성된 엘리먼트 또는 함수(104 및 106)로 구성되어 있지만, 도 20에 감산 장치가 이용될 수 있음이 이해된다.

도 21을 참조하면, 입력들은 제 1 매트릭스(102), 매트릭스(102)와 동일 특성을 갖는 제 2 매트릭스(102')에 적용된다. 도 19 장치에서 처럼, 매트릭스(102)에 의해 생성된 안티도미넌트 신호들은 제어 이득 또는 감쇠 함수 또는 엘리먼트(104 및 106)에 적용되며, 그 출력들은 선형 조합기(110)에서 가산 또는 감산으로 조합되어 출력(β2)을 제공한다. 매트릭스(102')의 출력들은 도 19의 장치에서 처럼 상호연결된 제어 이득 또는 감쇠 함수(104' 및 106') 및 제어부(108)를 포함하는 장치의 부분이다. 그러나, 점선(130)내의 일부 또는 모든 연산들은 매트릭스(102) 및 함수(104 및 106)들에서 보다 낮은 샘플링 속도에서 이행된다. 함수(104' 및 106')용 제어 신호들은 그러한 함수들에 뿐만 아니라, 제어 이득 또는 감쇠 함수 또는 엘리먼트(104 및 106)들을 제어하기 위해 낮은 비트 속도 제어 신호들을 사용하기 이전에 상기 제어 신호들을 보간 및/또는 평탄하게 하는 보간기 및/또는 평탄화기(132)에 적용된다. 점선(134)내의 모든 엘리먼트들은 이러한 실시예에서 서보를 구성한다. 선택적으로, 몇 도의 "룩 어헤드(look ahead)"를 제공하고 점선(130)내의 함수 또는 엘리먼트들에서의 딜레이들을 보상하기 위해서, 딜레이부는 매트릭스(102)로 입력 이전에 위치된다(그러나, 어떠한 딜레이부도 매트릭스(102')의 경로내에 위치되지 않는다).

도 22는 다중 출력들을 생성시키는 일반적인 장치를 도시한다. 1개 이상의 오디오 신호 소스에 대한 상대적인 크기 및 극성의 방향 정보를 전달하는 2개 이상의 입력 신호(S1(α), S2(α),...SN(α))들은 각각의 주 출력 방향(출력 1, 출력 2,... 출력 N)에 인접한 주 출력 방향에 대해 한 쌍의 안티도미넌트 신호들을 유도하는 매트릭스(136)에 인가된다. 매트릭스(136)에 의해 생성된 각 쌍의 안티도미넌트 신호들은 서보(114, 114', 114", 등)에 인가된다. 도 19, 20 및/또는 21 장치의 방식에서 처럼, 각 서보는 대체로 균등한 크기를 갖는 한 쌍의 신호를 유도하기 위해서 한 쌍의 안티도미넌트 신호들을 조작한다. 각각의 디코더 출력은 그후 상기된 방식으로 그 쌍의 "균등에 가깝도록 강제된" 버전들의 안티도미넌트 신호들을 가산 또는 감산으로 조합시킴으로써 발생된다. 간략화하기 위해서, 제어가능한 이득 또는 감쇠 함수 또는 엘리먼트들에 대한 제어는 도시되어 있지 않다.

도 22의 토폴로지의 대안이 도 23에 도시되어 있는데, 출력 매트릭스(152)가 제공되며 서보들의 출력들이 감산기(도 22가 도 20 장치를 사용할 때)의 출력들로부터 또는 제어 이득 또는 감쇠 함수 또는 엘리먼트(도 22가 도 19 장치를 사용할 때)의 출력들로부터 대신에 제어 이득 또는 감쇠 함수 또는 엘리먼트(도 20의 감산 대안을 사용하는 구성에서)의 출력으로부터 취득된다. 도 22가 도 20 서보 구성을 사용할 때 처럼 명시적으로 그리고 도 22가 도 19 서보 구성을 사용할 때 처럼 암시적으로 단위(unity) 이득 경로를 제공하는 대신에, 도 23의 대안은 단위(unity) 이득 경로를 입력 신호들의 분리된 공급에 의해 출력 매트릭스(152)로 제공한다.

도 22의 토폴로지와 도 23의 토폴로지간의 차이점을 검토하는 또 다른 방식은 수동형 매트릭스가 도 22 장치에는 암시적인 반면에 수동형 매트릭스가 도 23 장치에는 명시적(즉, 출력 매트릭스(152))이라는 것이다. 예를 들면, 우선 도 22를 고찰하자. 간략화하기 위해서, 이는 포스게이트 출원에서 처럼 2개-입력 4개-출력 "90도" 시스템임을 추정하자. 출력 1이 Lout 출력이라고 더 추정하자. 소정의 인접 안티도미넌트 신호들은, 임의의 부가적인 공통 스케일링을 무시하면, 중앙 전방 및 중앙 후위(rear), 즉, (Lt-Rt)/2 및 (Lt+Rt)/2에 대한 신호들이다. 신호들은 균등한 크기를 갖는 한 쌍의 신호들을 각각 획득하기 위해 식 1-gs 및 1-gc에 의해 곱셈되고, 그후 함께 덧셈되어, (1-gs)ㆍ(Lt-Rt)/2+(1-gc)ㆍ(Lt+Rt)/2를 산출한다. 이는 Lt-gsㆍ(Lt-Rt)/2-gcㆍ(Lt+Rt)/2를 산출하기 위해 부분적으로 곱셈된다(여기서, 비곱셈된 Rt 항이 소거되지만, 더 복합 시스템에서는 더 많은 항이 소거될 수 있다). gsㆍ(...) 및 gcㆍ(...) 항은 (실제로, 감소하는)수동형 매트릭스(Lt)를 증대시키는 소거항으로서 고찰될 수 있다.

동일한 추정을 사용하여 도 23을 고찰하자. 균등에 가깝도록 강제된 안티도미넌트 신호들은 동일하다. 출력 매트릭스는 오리지날 Lt 및 Rt와 VCA 출력(gsㆍ(Lt-Rt)/2 및 gcㆍ(Lt-Rt)/2)을 더한것을 수신하고, 도 22에서 처럼 동일한 Lout 신호를 산출하기 위해 가산/감산한다. 출력 매트릭스는 수동형 매트릭스에 대한 필요한 계수들(이 예에서, Lt에 대해 단위(unity) 및 Rt에 대해 제로)을 적용하고, 소거항을 갖는 결과를 조합하여, 이는 서보내에 대신에 출력 매트릭스내에 적용되지만, 그 결과는 동일하다.

동일한 입력 매트릭스(102)는 도 22 및 23 실시예에 사용되어 쌍의 안티도미넌트 신호들을 발생시킨다. 도 23에서 안티도미넌트 신호들은 서보(142, 142', 142", 등)에 인가된다. 도 14/15 및 16의 방식에서, 제어 이득 또는 감쇠 함수 또는 엘리먼트들이 제어되어 그 감산기의 출력들이 균등에 가깝도록 강제되지만, 서보 출력들은 상기 이득 또는 감쇠 함수 또는 엘리먼트 출력들로부터 취득된다. 간략화하기 우해서, 제어가능한 이득 또는 감쇠 함수 또는 엘리먼트들에 대한 제어는 도시되어 있지 않다. 매트릭스(152)는 입력 신호들로부터 수동형 매트릭스 컴포넌트들을 전개시키고(develop) 상기 컴포넌트들을 도 14/15 및 16의 방식에서의 서보들로부터 소거 컴포넌트과 적절하게 조합시킨다.

정전압

적응형 스케일링

상기 예에서, 소정의 주 방향 출력은 90°이고 인접한 주 방향들은 30°와 150°이다(즉, β2=90°, β1=30° 및 β3=150°). 도 2 내지 6은 그 예에 관한 것이다. 본 발명의 또 다른 태양의 이해를 돕기 위해서, 그 예의 확장을 생각해보면, 제 2 소정의 주 방향 출력(β3)이 인접한 방향(β2 및 β4)를 가지며, β4가 210도이다. 그러므로, β4=210:

anti2(α)=Rt(β2)ㆍLt(α)-Lt(β2)ㆍRt(α)식(42)

및

anti4(α)=Rt(β4)ㆍLt(α)-Lt(β)ㆍRt(α)식(42)

이득 수정된 안티도미넌트 신호들을 균등한 크기이도록 강제하기 위한 소정의 이득들은 다음과 같이 표현된다:

식(44)

식(45)

각각의 제어 이득 또는 감쇠 함수 또는 엘리먼트(즉, 서보)들의 출력들(magβ2(α) 및 magβ4(α))은 다음과 같이 표현된다:

magβ2(α)=hβ2(α)ㆍanti2(α)식(46)

및

magβ4(α)=hβ4(α)ㆍanti4(α)식(47)

그러므로, 주 방향(β3)에 대한 출력은 다음과 같이 표현된다:

outputβ3=magβ4(α)-magβ2(α)식(48)

방향각(α)에 대비한 outputβ2(α)(도 5 참조) 및 outputβ3(α)의 도면이 도 24에 도시되어 있다. 도 24의 검토는 방향 인코딩이 90도 또는 150도인 단일 소스 신호가 적절한 출력으로부터 단위(unit) 전원을 전달함을 도시한다. 그러나, outputβ2 및 outputβ4는 약 0.5, 6dB 에서 교차한다. 그러므로, 방향 인코딩 각(α)이 120도이며(즉, 2개의 주 방향들간에 중간쯤 회전됨), Lt 및 Rt 전원이 또한 단위에(상기 표준화된 정의에 의해) 부가된 단일 소스 신호는 양 출력으로부터 약 6dB 벗어난다. 일정 라우드니스(loudness)는 일반적으로 2개 출력으로부터의 레벨이 3dB 떨어짐을 요구하는데, 왜냐하면 3dB 증대시키기 위해 2개의 균등한 전원들이 합산되기 때문이다. 다시 말해서, 일정 레벨 소스가 패닝(panned)되기 때문에, 겉보기 레벨은 상기 소스가 2개의 주 방향사이에 있을 때 떨어진다.

이러한 레벨 변경 효과는 감소될 수 있거나, 또는 실제로 다른 변경들은 제어가능한 함수 또는 엘리먼트 이득을 수정하며 방향을 갖는 그 상대적인 변경을 유지시킴으로써, 즉, 한 쌍의 함수 또는 엘리먼트에 가변 스케일링을 부가함으로써 도입된다. 이러한 특정 예에서, 예는 주 방향에서 0dB로부터 사이의 중간쯤에서 +3dB로 변경하는 스케일링을 필요로한다. 한가지 방법은 다음과 같은 인코딩된 각(α)의 함수에 따라 변하는 부가적인 곱셈기(multiplier)를 생성시키는 것이다:

식(49)

hβ1 및 hβ3은 0과 1사이로 억제되고, 그들중 어느 것이나 항상 1이기 때문에, 이러한 함수들은 2과 1의 제곱근사이, 즉, 주 방향간의 +3dB 중간과 상기 주 방향에서의 0dB사이에서 변화한다. 그러므로, 중간 포인트에서 소정의 3dB까지 레벨을 증가시킨다. outputβ2에 대해, 수정된 균등 크기 항은

magβ1(α)=multβ2(α)ㆍhβ1(α)ㆍanti1(α)식(50)

및

magβ3(α)=multβ2(α)ㆍhβ3(α)ㆍanti3(α)식(51)

이다.

새로운 outputβ2는

outputβ2(α)=magβ3(α)-magβ1(α)식(52)

이다.

유사하게, outputβ3에 대해:

식(53)

magβ2(α)=multβ3(α)ㆍhβ2(α)ㆍanti2(α)식(54)

및

magβ4(α)=multβ3(α)ㆍhβ4(α)ㆍanti4(α)식(55)

이다.

새로운 outputβ3는

outputβ3(α)=magβ4(α)-magβ2(α)식(56)

이다.

방향각(α)에 대비한 수정된 outputβ2(α) 및 수정된 outputβ4(α)의 도면이 도 25에 도시되어 있다. 도 25의 검토는 곱셈기가 이러한 특정 쌍의 출력들을 약 -3dB에서 교차하도록 하여, 뚜렷한 일정 소음을 산출시킴을 나타낸다. 다른 주 방향들에 대해, 상이한 곱셈 함수들이 요구된다. 승수기는 상기된 바와 같이 가변 이득 또는 감쇠 함수 또는 엘리먼트의 제어에 의해 균등한 크기 항에 적용된다(즉, 동일한 곱셈기를 양쪽 함수 또는 엘리먼트에 적용한다). 이와 달리, 곱셈기는 더욱 더 제어된 이득 또는 감쇠 함수 또는 엘리먼트에 의해 출력 신호들에(즉, 균등한 이득 수정된 안티도미넌트 신호로 수행된 것의 조합후에) 적용될 수 있다. 가변 스케일링은 양쪽 안티도미넌트 신호들 또는 그 크기 제어된 버전들이 1개 이상의 선택된 출력 신호들에 영향을 끼치기 위해 대체로 균등하게 영향을 받는다면 다른 엘리먼트 또는 함수들에 인가될 수 있다. 전형적으로, 가변 스케일링을 입력 신호들에 적용하는 것은 적절하지 않은데, 왜냐하면 모든 출력 신호들이 영향을 받기 때문이다.

불-균일 증분으로 주 방향을 갖는 6개 출력

최대 신호 출력의 위치를 제어하기 위한 고정 스케일링

상기 예에서, 소정의 주 방향들은 균일 증분으로 간격지워진다. 발명을 잘 이해하고 본 발명의 또 다른 태양(즉, 주 출력 방향들간의 간격들이 불균일 할 때, 소정의 출력 각에서 최대 신호 출력의 위치선정)의 이해에 도움을 주기 위해서, 6개의 출력 방향들이 불균일 각(angular) 간격으로 획득되는 또 다른 예를 고찰하자. 식 (1)과 (2)에 정의된 것처럼 2개의 입력 신호(Lt 및 Rt)가 있고 각(β1, β2,...β6)에서 6개 출력 또는 주 방향이 있다고 가정하자. 하기에 더 설명되는 것처럼, 이러한 6개 출력들은 좌측 후방(back)(β1), 좌측 전방(front)(β2)(90°), 중앙 전방(β3)(180°), 우측 전방(β4)(270°), 우측 후방(β5) 및 후위 후방(β6)(360)에 부합한다.

이 예에서, 계산들은 하기 설명되는 것처럼 상수 k1과 k2를 사용하는, 출력들중 2개, β1과 β2에 대한 출력에 대해서(만) 수정된다. 이는 β1 및 β2에 대한 최대 출력들이 몇 도보다 오히려 더 떨어진 주 방향들에서 정확하게 발생함을 보장하는 효과를 갖는다. 주 방향(β4 및 β5)은 β1 및 β2 출력에 대한 수정의 효과를 도시하기 위해 수정되지 않는다.

3개의 인접한 주 출력 방향(β1, β2 및 β3)를 고찰하자. 좌측 후방(back)을 5dB의 Lt 및 Rt간의 크기 차로서 정의하자. 그러므로,

식(57)

βlb=31.298°

따라서, 좌측 전방 출력에 대해, 인접한 주 방향들은 β=βlb 및 β=180°이다. 즉,

β1=βlb,

β2=90°, 및

β3=180°.

제 1 안티도미넌트 신호는 α=β1일 때 제로를 통과하는 적절한 계수를 갖는 Lt 및 Rt의 조합 anti1이다:

anti1(α)=Rt(β1)ㆍLt(α)-Lt(β1)ㆍRt(α)식(58)

유사하게, 제 2 안티도미넌트 신호는 α=β3일 때 제로를 통과하는 적절한 계수를 갖는 Lt 및 Rt의 조합 anti3a이다:

anti3a(α)=Rt(β3)ㆍLt(α)-Lt(β3)ㆍRt(α)식(59)

다음, 안티도미넌트 신호(anti3a)를 인자 k1에 의해 스케일링하여 안티도미넌트 신호(anti3)를 생성시킨다:

anti3(α)=k1ㆍanti3a(α)식(60)

α가 주 출력 각(β2)과 동일할 때 크기에 있어서 대체로 균일한(비율 1) anti1 및 anti3를 만들도록 인자 k1을 선택한다:

식(61)

k1=0.693

α에 대비한 anti1(α) 및 anti3(α)의 도면들이 도 26에 도시되어 있다. anti(α)는 30°에서 제로가 되며 anti3(α)는 180°에서 제로가 됨에 주의한다. anti3(α)를 스케일링하는 효과는 뚜렷하다(그 피크 크기는 1대신에 0.693이다). 양쪽 안티도미넌트 신호들은 제로를 통과할 때 극성을 변경시킨다.

안티도미넌트 신호(anti1 및 anti3)들은 그후 상기된 바와 같이 폐-루프 서보 또는 그 반대에 의해 균등한 크기이도록 제어된다. 예를 들면, 더 작은 것은 대체로 변동되지 않으며(1의 이득), 더 큰 것은 그 크기가 더 작은 것의 크기에 균등하도록 감쇠된다. 요구되는 감쇠는 작은 것 대 큰 것의 입력 크기의 비율이다. 요구되는 이득, anti1에 대한 h13 및 anti3에 대한 h31(예를 들면, h13은 크기에서 anti3에 균등하도록 anti1에 적용되는 이득이다)인, 방향각(α)의 양측 함수들이 재기술될 수 있다:

식(62)

여기서 δ는 10^-10와 같이 매우 작은 수로, 제로에 의한 나눗셈 또는 제로의 대수(log)를 방지한다.

그러므로, 제어 이득 또는 감쇠 함수 또는 엘리먼트들의 출력(mag13 및 mag31)들은:

mag13(α)=h13(α)ㆍanti1(α)식(63)

및

mag31(α)=h31(α)ㆍanti3(α)식(64)

이다.

인코딩된 소스 신호의 각(α)에 대비한 mag13(α) 및 mag31(α)의 도면이 도 27에 도시되어 있다. 출력(mag13(α) 및 mag31(α))들은 범위 α=β1 내지 α=β3를 제외하고 크기 및 극성에서 동일하며, 상기 범위에서 출력들은 동일 크기이지만 반대 극성을 갖는다. 출력들을 공제시킴으로써, 출력은 그 제한 범위를 제외하고 제로를 획득한다. 도 28의 인코딩된 소스 신호 각(α)에 대비하여 mag31(α)-mag13(α)의 도면에 도시된, 이러한 차는 β1과 β3간의 주 방향, β2에 부합하는 출력이다. 후위에서 α=0°로부터 전방 및 후방에서 α=180°를 통하여 후위에서 α=360°까지, 완전 원호 주위의 팬(pan)에 대해, 이러한 결과는 α=β1일 때 제로로부터 β2에서 최대로 상승하고 그후 β3에서 제로로 다시 떨어진다. 인자 k1이 없다면, 최대값은 정확하게 β2에서 발생하지 않는다.

유사한 방식으로, 실시예는 5개의 다른 주 출력 방향을 유도한다. 그렇게 할 시, 각각의 안티도미넌트 신호는 2개의 주 출력 방향용으로 사용된다, 예를 들면, anti2는 β1과 β3에서의 출력용으로 사용됨에 주의한다.

주 방향 출력 β3=180°의 유도

β2:=90

β3:=180

β4:=270

anti2(α):=Rt(β2)ㆍLt(α)-Lt(β2)ㆍRt(α)식(65)

anti4(α):=Rt(β4)ㆍLt(α)-Lt(β4)ㆍRt(α)식(66)

식(67)

식(68)

mag24(α):=h24(α)ㆍanti2(α)식(69)

mag42(α):=h42(α)ㆍanti4(α)식(70)

주 방향 출력 β4=270°의 유도

β3:=180

β4:=270

β5:=360-βlb

anti3(α):=Rt(β3)ㆍLt(α)-Lt(β3)ㆍRt(α)식(71)

anti5(α):=Rt(β5)ㆍLt(α)-Lt(β5)ㆍRt(α)식(72)

식(73)

식(74)

mag35(α):=h35(α)ㆍanti3(α)식(75)

mag53(α):=h53(α)ㆍanti5(α)식(76)

주 방향 출력 β5=360-βlb°의 유도

β4:=270

β5:=360-βlb

β6:=360

anti4(α):=Rt(β4)ㆍLt(α)-Lt(β4)ㆍRt(α)식(77)

anti6(α):=Rt(β6)ㆍLt(α)-Lt(β6)ㆍRt(α)식(78)

식(79)

식(80)

mag46(α):=h46(α)ㆍanti4(α)식(81)

mag64(α):=h64(α)ㆍanti6(α)식(82)

주 방향 출력 β6=360°의 유도

β5:=360-βlb

β6:=360

β1:=βlb

anti5(α):=Rt(β5)ㆍLt(α)-Lt(β5)ㆍRt(α)식(83)

anti1(α):=Rt(β1)ㆍLt(α)-Lt(β1)ㆍRt(α)식(84)

식(85)

식(86)

mag51(α):=h51(α)ㆍanti5(α)식(87)

mag15(α):=h15(α)ㆍanti1(α)식(88)

추 방향 출력 β1=βlb의 유도

β6:=360

β1:=βlb

β2:=90

anti6(α):=Rt(β6)ㆍLt(α)-Lt(β6)ㆍRt(α)식(89)

anti2a(α):=(Rt(β2)ㆍLt(α)-Lt(β2)ㆍRt(α))식(90)

anti2a를 인자 k2에 의해 스케일링하여 anti2를 전달하면, anti2와 anti6는 β1에서 크기가 동일하다.

식(91)

k2:=0.55

anti2(α):=k2ㆍanti2a(α)식(92)

식(93)

식(94)

mag62(α):=h62(α)ㆍanti6(α)식(95)

mag26(α):=h26(α)ㆍanti2(α)식(96)

6개의 결과적인 출력들은 dB로 표현된다. 일부 예에서, 균등-크기 항들은 동일 극성을 가지고 다른 예에서 반대 극성을 가지며, 인접한 주 포인트에서 항들의 임의적으로 선택된 극성에 좌우된다. 하기되는 것처럼, dB 양(quantity)은 최대까지 정규화되어, 각각의 주 방향은 동일 레벨에서 나타난다:

좌측 전방

out2_α:=mag31(α)-mag13(α)식(97)

식(98)

중앙 정방

out3_α:=mag42(α)-mag24(α)식(99)

식(100)

우측 전방

out4_α:=mag53(α)-mag35(α)식(101)

식(102)

우측 후방

out5_α:=mag64(α)-mag46(α)식(103)

식(104)

중앙 후방

out6_α:=mag51(α)+mag15(α)식(105)

식(106)

좌측 후방

out1_α:=mag62(α)+mag26(α)식(107)

식(108)

dB의 출력들은 도 29에서 인코딩된 소스 신호 각(α)에 대비하여 도시되어 있다. 수정된 출력들은 β1(31.298°) 및 β2(90°)에서 그들의 최대값을 갖지만, 부합하는 비수정된 출력(β4 및 β5)들은 그들의 최대값을 갖지 않으며 인접한 출력들은 제로가 됨에 주의한다(예를 들면, 비수정된 outdb4는 270° 대신에 약 245°에서 피크이며 outdb5는 제로가 된다).

소정의 수동형 매트릭스에 대한 안티-도미넌트 신호들을 스케일링

다른 안티도미넌트 신호에 관하여 하나의 안티도미넌트 신호의 고정 스케일링을 적용하는 것은 출력 방향들간의 각들이 균일하지 않을 때 출력 피크가 소정의 출력 각(angle)에서 발생함을 보장할 뿐만 아니라 능동형(active) 매트릭스 디코더가 그 휴지 또는 수동형 매트릭스 조건에 있을 때 매트릭스 특성을 변경시키는데유용하다(즉, 뚜렷한 조향이 없을 때; 서보가 릴랙스할 때 디코더는 본질적으로 수동형 매트릭스로서 기능한다). 그러나, 방향성 피크에 대해 고정된 상대적 스케일링의 적용이 수동형 매트릭스 특성 및 그 반대에 영향을 끼침에 주위해야 한다. 대부분의 경우에, 수동형 매트릭스 특성은 두드러지게 정확한 방향성 피킹을 달성하는 것보다도 더욱더 들리도록 하는 것이 중요하다고 여겨진다. 정확한 방향성 피킹은 덜 중요하다고 여겨지는데, 왜냐하면, 실제 오디오 재생 시스템에서, 라우드스피커들은 종종 물리적으로 스피커가 공급받는 디코더 출력들의 동일한 방향각에서 위치되지 않기 때문이다.

다른 안티도미넌트 신호에 관하여 하나의 안티도미넌트 신호의 고정 스케일링은 적어도 1개의 안티도미넌트 신호 출력에 관하여 입력 안티도미넌트 매트릭스(도 19, 20, 22 및 23에서 매트릭스(102), 및 도 21에서 매트릭스들(matrices)(102 및 102'))를 변경시킴으로써 또는 적어도 안티도미넌트 신호의 신호 진폭을 그 인가전에 가변 이득 또는 감쇠 함수 또는 엘리먼트로 변경시킴으로써 달성될 수 있다.

그후 소정의 수동형 매트릭스 특성을 제공하기 위해 스케일링하면, 제어 이득 또는 감쇠 함수 또는 엘리먼트의 이득(h)들이 단위값에 가까운 값들을 가질 때(또는 대등하게, 양쪽 g 이득들이 단위값과 비교될 때), 비조향된 조건에서 발생하는 것처럼, 출력은 스케일링된 안티도미넌트 신호들의 합(또는 차)로 이루어진다. 그러므로, 스케일링, 특히 상대적인 스케일링을 변경시킴으로써, 수동형 매트릭스를 변경시킬 수 있으며--수동형 매트릭스는 서보들이 "릴랙스"일 때 그들의 크기를제어하고 크기들을 균등에 가깝도록 강제하기 이전에 안티도미넌트 신호들에 인가되는 스케일링에 의해 선택될 수 있다. 하기의 것은 주 출력 좌측 후방, 좌측 전방, 중앙, 우측 전방 및 우측 후방을 지닌 5개-출력 디코더의 좌측 후방 출력에 대한 그러한 스케일링의 예이다.

5개-출력 매트릭스의 좌측 후방 출력을 고찰하여 보자. 관심있는 3개의 출력 방향들은 따라서 βlb 및 그 인접한 출력들이다. 일관성을 위해, 그것들을 β1, β2 및 β3로 칭하고, β1은 우측 후방에 부합하며, β2는 좌측 후방에 부학하며, β3는 좌측 전방에 부합한다. βlb가 31도라고 추정하자. 그러므로,

β1=360-βlb

β2=βlb, 및

β3=90.

β1 및 β3에서 인접한 주 방향들에 대해, 스케일링 인자 k1 및 k3를 사용하면:

식(109)

식(110)

이다.

좌측 후방 출력에 대한 수동형 매트릭스는 균등한-크기 이득들이 균등하고 1에 또는 1에 근접할 때 이들의 합이다:

LBpass(α)=antidominantβ1(α)+antidominantβ3(α)식(111)

안티도미넌트 신호들을 대용하면, 이는 다음과 같이 표현될 수 있다:

LBpass(α)=AㆍLt(α)+BㆍRt(α)식(112)

여기서,

식(113)

및

식(114)

만일 수동형 매트릭스가 비율 c(12db에 대해 0.25, 5dB에 대해 0.56)에 부합하는 차를 산출하기 위한 것이라면:

식(115)

k의 절대값은 임의적이다; 그러나, 그들의 비율은 중요하다. 비율 k2/k1=k라고 칭하자. c=0.56에 대해:

식(116)

k=0.977.

유사하게, c=0.25에 대해, k=0.707이다.

그러므로, 조향을 방해하지 않는다면, 그 스케일링이 소정의 수동형 매트릭스에 대해 선택될 수 있다.

3개의 입력 채널

발명을 더 잘 이해하고 본 발명의 또 다른 태양(즉, 2개 이상의 입력 채널을 갖는 디코더)의 이해에 조력하기 위해서, 6개의 주 출력 방향들, 후방(B), 좌측 후방(LB), 좌측(L), 중앙(C), 우측(R), 우측 후방(RB)이 3개의 입력 신호로부터 균일한 각(angular) 간격(출력이 서로 60°)에서 획득되는 또 다른 예를 고찰하자.

각(α)으로부터의 단일 소스 신호에 대해, 방향은 다음과 같이 3개의 입력 신호(Lt, Rt 및 Bt)로 코딩될 수 있다:

식(117)

식(118)

식(119)

3개의 입력 "전체" 신호의 상기 정의에 따라, 인코딩된 소스 신호의 각(α) 대 3개 신호의 도면으로부터 뚜렷한 어떠한 극성 반전도 없음이 도 30에 도시되어 있다.

60도 증분에서 출력 주 방향을 정의하면, 제로(zero)도에서 후방(B)으로 시작한다. LB를 고찰하자. 인접한 주 방향들은 0도 및 120도에서 각각 B 및 L이다. 그러므로, 단일 소스 신호의 인코딩된 방향이 출력 B 및 출력 L처럼 동일한 각일 때 제로가 되는 입력 전체 신호의 조합이 필요하다. 도 30으로부터 Rt가 범위 0내지 120도에서 제로이므로, Lt 및 Bt만을 포함하도록 LB의 유도를 예상할 수 있음에유의한다. 2개의 입력 채널의 경우에 대해서 처럼, xㆍLt-yㆍBt로 이루어지는 적절한 조합을 기대할 수 있는데, 여기서 x 및 y는 제로가 요구되는 방향에서 Bt 및 Lt 각각에 대해 채택된 계수들이다. 그러므로,

antiLB1(α)=Bt(0)ㆍLt(α)-Lt(0)ㆍBt(α)식(120)

및

antiLB2(α)=Bt(120)ㆍLt(α)-Lt(120)ㆍBt(α)식(121)

이다.

인코딩된 소스 신호의 각(α) 대 antiLB1(α) 및 antiLB2(α)의 절대값들이 도 31에 도시되어 있다. 절대값은 상기된 것처럼 균등한 크기의 2개 신호를 산출하도록 제어 이득 또는 감쇠 함수 또는 엘리먼트를 사용하여 이들 안티도미넌트 신호들에 대해 조종을 필요로한다. 이는 크기들이 균등하도록 이득을 발생시킴으로서 달성된다:

식(122)

식(123)

그러므로, 균등한 크기를 갖는 2개 항은:

식(124)

식(125)

이다.

인코딩된 소스 신호의 각(α) 대 LB1(α) 및 LB2(α)의 도면이 도 32에 도시되어 있다. 2제곱근의 나눗셈은 단지 최종의 최대 단위값을 만들기 위한 것이다. LB 출력은,

LBout(α)=Lb1(α)-LB(α)식(126)

인코딩된 소스 신호의 각(α)에 대비하여 도 33에 도시되어 있다.

L(120도) 출력에 대해 고찰하자. L에 인접한 출력은 LB(60°) 및 C(180°)이다. L은 3개의 모든 입력 신호에 포함된다. 그러나, 1개의 인접한 출력 방향(LB)은 Lt 및 Bt에만 포함되는 반면에, 다른 인접한 출력 방향(C)은 Lt 및 Rt에만 포함된다. 그러므로, 일부를 소거시키기 위해서, 3개의 모든 입력 신호(Lt, Rt 및 Bt)들의 조합을 사용하는 것이 필요하다. 예에서 처럼(아마도 다른 계수들이 그러한 조건을 만족시킨다):

식(127)

및

식(128)

인코딩된 소스 신호의 각(α) 대, L 출력을 유도하는데 필요한 2개의 안티도미넌트 신호, antiL1(α) 및 antiL2(α)의 도면들이 도 34에 도시되어 있다.

균등한 크기이도록 하는데 필요한 이득은:

식(129)

및

식(130)

이다.

동등한 항은:

L1(α)=gl1(α)ㆍantiL1(α)식(131)

및

L2(α)=gl2(α)ㆍantiL2(α)식(132)

이며 좌측 출력을 산출하는 조합은

Lout(α)=L1(α)+L2(α)식(133)

이다.

인코딩된 소스 신호의 각(α) 대 L1(α) 및 L2(α)의 도면이 도 35에 도시되어 있다. 인코딩된 소스 신호의 각(α) 대 Lout(α)의 도면이 도 36에 도시되어 있다.

유사하게 B 출력에 대해:

식(134)

및

식(135)

식(136)

식(137)

B1(α):=gb1(α)ㆍantiB1(α)식(138)

B2(α):=gb2(α)ㆍantiB2(α)식(139)

Bout(α):=B1(α)+B2(α)식(140)

이다.

인코딩된 소스 신호의 각(α) 대 B1(α) 및 B2(α)의 도면이 도 37에 도시되어 있다. 인코딩된 소스 신호의 각(α) 대 Bout(α)의 도면이 도 38에 도시되어 있다.

유사하게, C 출력에 대해:

식(141)

식(142)

식(143)

식(144)

C1(α):=gc1(α)ㆍantiC1(α)식(145)

C2(α):=gc2(α)ㆍantiC2(α)식(146)

Cout(α):=C2(α)+C1(α)식(147)

이다.

인코딩된 소스 신호의 각(α) 대 C1(α) 및 C2(α)의 도면이 도 39에 도시되어있다. 인코딩된 소스 신호의 각(α) 대 Cout(α)의 도면이 도 40에 도시되어 있다.

유사한 계산이 나머지 2개의 출력(R 및 RB)에 대해 이루어진다. dB로 변환후, 상기 계산된 4개의 출력들은 도 41에 인코딩된 소스 신호의 각(α)에 대비하여 도시되어 있다.

안티도미넌트 신호들에 대한 계수 계산

안티도미넌트 신호에서 제로의 존재 및 개수

오디오 신호 소스 방향을 각(α)으로 표현하면, 디코더로의 입력 신호들에서방향을 코딩하는 표준화된 함수들은 순환한다. 예를 들면, 30° 및 30°+360°은 동일 방향을 나타낸다.

2개의 입력 신호의 경우를 고찰하면, 그 방향은 표준화된 함수의 상대적인 진폭과 극성에 의해 전달된다. 1개의 방향은 다른 것이 제로일 때(예를 들면, 좌측 전방, Lt=0 및 Rt=0), 유한 비-제로(non-zero)값을 갖기 위해 1개의 함수를 필요로하며, 그 점에서 유한 함수의 극성은 방향과 관련이 없다(예를 들면, 다시 좌측 전방에 대해, Lt=+1 또는 -1이건간에 중요하지 않다). 모든 가능한 방향들은 원호 함수의 반정도 전달될 수 있음이 뚜렷하다; 따라서 다른 반은 대향 극성이지만 동일한 상대적인 극성을 채용하는 양쪽 함수로 모든 방향성 코딩을 반복한다. 2개의 입력 신호들에 대해 상이하게 표현하면, 함수들은 α/2이다; 식 (1) 및 (2)는 1가지 공통의 선택사항을 설명한다. 완전 원호는 제로를 두번 통과하므로, 각 함수의 반(half)-원호는 소스 방향이 전체 원호를 통하여 회전될 때 제로를 단지 한번 통과한다. 따라서, 입력 신호들, 이를 테면 안티도미넌트 신호들의 선형 조합은 도 2에 도시된 것처럼 제로를 단지 한번 통과한다.

2개 이상의 입력 신호들이 있을 때, 지향성 함수들은 제로이상을 나타낸다. 예를 들면, 식 (117-119)에 도시된 대칭의 경우에서 3개의 입력 신호의 경우에 대해, 각 함수의 반-원호는 가능한 방향의 완전 원호를 차지하지 않고 그것의 3분의 2만을 차지한다. 다시 말해서, 함수들은 3/2.α/2 또는 3α/4이며, 반-원호는 단지 2번 제로를 갖는다. 따라서, 순환 입력 신호의 선형 조합에 의해 유도된 순환 안티도미넌트 신호들은 또한 단지 2번 제로를 갖는다.

일반적으로, N개 입력 신호들이 모호성이 없도록(특정 세트의 상대적인 크기 및 극성들이 1개 방향만을 전달하도록) 선택된 순환 함수들을 사용하여 방향을 나타내면, 함수들로부터 형성된 안티도미넌트 신호들이 Nα/4로 순환하며 단지 P번 제로를 갖는데, 여기서 P는 N이 홀수일 때 정수로 반올림된 N/2이다.

균등한 크기이도록 강제된 신호들에서의 제로

서보의 각각의 출력은 일반적으로 제로와 1사이에 있는 양수에 의해 곱하여진 입력들중의 하나이다. 그러므로 출력에서 제로값은 2가지 원인을 야기시킬 수있다.

a)서보 입력, 즉 안티도미넌트 신호 자체는 제로이다, 일반적으로, 안티도미넌트 신호가 제로를 통과할 때, 극성을 변경시킨다(도 2, 7 및 10 참조). 이 경우에, 서보 출력은 그 출력으로서 동일한 극성을 가져야 하므로, 출력은 또한 제로를 통과할 때 극성을 변경시킨다. 예를 들면, 도 4 참조. 30°에서, magβ1이 제로를 통과하고 양(positive)에서 음(negative)로 변동한다. 유사하게, 150°에서, magβ3가 제로를 통과하고 양에서 음으로 변동한다. 이를 타입 Ⅰ(Type Ⅰ) 제로라 함.

b)이와 달리, 서보 출력이 제로로 가는데(또는 제로에 근접하는데) 왜냐하면 서보 이득(VCA, 곱셈기 등)이 제로로 가기 때문이다(또는 제로에 근접하기 때문이다). 이 경우에, 해당 서보 입력은 제로가 아니며, 그래서 입력 또는 출력에서의 극성의 변경이 없다. 다시, 도 4에 있어서, 30°에서, magβ3가 제로로 가지만 항상 양이며(수평축을 교차하지 않으며), 150°에서, magβ1이 제로로 가지만 음으로 남는다. 이를 타입 Ⅱ(Type Ⅱ) 제로라함.

안티도미넌트 신호에서의 제로

그밖의 곳에서 설명된 것처럼, 균등한 크기이도록 강제된 2개 신호의 조합(부가 또는 공제)이 1개 세그먼트의 방향상에 한정된 출력을 산출하고, 나머지의 원호(circle)위에 실제로 어떠한 것도 출력하지 않는다면, 크기들은 소정의 세그먼트위에 하나의 상대적인 극성과 그 밖에 대향의 상대적인 극성을 가져야 한다. 도 4에 도시된 것처럼, 2개의 입력 신호를 갖는 시스템에 대해, 각 신호에는 2개의 제로가 있는데, 하나는 해당 안티도미넌트 신호(상기 a)에서 처럼)에서 제로로부터 초래되며 다른 것은 다른 안티도미넌트 신호(상기 b)에서 처럼 제로 곱셈기)에서 제로로부터 초래된다. 그러므로, 완전 원호, 또는 서로 다르게 표현된 원호 주위의 팬에서 상대적인 극성에서 2번 변동이 있으며, 그 원호는 2개의 세그먼트, 하나의 상대적인 극성을 갖는 하나와 다른 상대적인 극성을 갖는 다른 것으로 이루어진다. 조합이후, 유한 출력을 갖는 하나의 세그먼트만이 있으며, 다른 세그먼트는 실질적으로 어떠한 출력도 제공하지 않는다.

그러나, 2개 이상의 입력 신호에 대하여, 출력용으로 조합된 쌍의 신호들은 각 소트(sort)에서 1개 이상의 제로를 가지며, 잠재적으로 조합이 비-제로인 1개 이상의 세그먼트이다.

도 8과 11을 비교하면, 비-제로 출력을 갖는 하나의 세그먼트에 대한 조건은 조합된 각각의 신호들이 하나의 방향만을 가지며 제로에 접근하지만 상기 타입 Ⅱ 경우에서 처럼 그 축을 교차하지 않음을 의미함이 명백하다.

도 8에서, L2는 제로로 가지만 축을 2번, 60 및 240°에서 교차하지 않으며, L1은 제로로 가지만 축을 2번, 0(또는 360) 및 180°에서 교차하지 않는다. 그러므로, 덧셈은 60과 180(바람직한 것으로서)사이 그리고 또한 240과 360°사이에서 유한 출력을 산출한다. (감산은 유사하게 0과 60사이 그리고 180과 240°사이에서 유한 출력을 산출한다).

이를 도 11과 대비하면, L1과 L2는 각각 하나의 각과 하나의 각만을 갖는데 그 함수는 제로에 접근하지만 축을 교차하지 않고 극성을 변경시킨다. 모든 다른각도에서 L1과 L2는 제로로 접근하며, 그것들은 동일한 각도에서 그렇게 하고 양쪽모두 극성을 변경시킴으로써, 그들의 상대적인 극성들이 변경하지 않는다. 그러므로, 대향 극성의 경우에서의 가산, 또는 동일한 극성의 경우에서의 감산은 L1과 L2가 축을 교차하지 않는 각들사이의 하나의 세그먼트에서를 제외하고 실질적으로 어떠한 출력도 산출하지 않는다.

유한 출력을 전달하는 세그먼트의 경계에서, 조합되는 신호들중 하나는 제로로 가지만 극성을 변경시키지 않으며, 다른 것은 제로를 통과하므로 극성을 변경시킨다; 그들의 상대적인 극성들이 변경한다, 그래서 경계의 일측상에서 그것들은 실질적으로 소거시키며(적거나 또는 어떠한 출력도 없음), 타측상에서 그것들은 소정의 유한 출력을 전달하도록 조합한다. 다시 말해서, 경계에서, 하나의 신호는 타입 Ⅰ 제로를 가져야 하며 다른 신호는 타입 Ⅱ 제로를 가져야 한다. 모든 다른 제로들은 타입 Ⅰ이고 상대적인 극성이 변경하지 않고 소거가 지속하도록 일치하여야 한다.

서보 출력의 모든 타입 Ⅰ 제로들은 해당 안티도미넌트 신호의 제로와 일치하므로, 하나의 유한 세그먼트에 대해 안티도미넌트 신호들의 모든 제로들은 경계 각(boundary angle)(하나의 출력은 타입 Ⅰ 제로를 갖지며 다른 출력은 타입 Ⅱ 제로를 갖는, 인접한 방향)에서의 제로를 제외하고 일치하여야 한다.

이를 서로 다르게 표현하면, 각 안티도미넌트 신호(서보 출력)는 제로를 통과하며 몇 곳에서 극성을 변경시킨다. 하나의 위치는 경계(인접한 방향)이지만, 다른 경계에서 안티도미넌트 신호는 제로이지 말아야 한다(서보 출력은 타입 Ⅱ 제로를 갖는다). 모든 다른 제로들은 한 쌍의 다른 안티도미넌트 신호의 제로들과 일치하여야 한다.

또 다른 방식으로 표현하면, 출력을 전달하는 하나의 세그먼트만이 있다면, 안티도미넌트 신호들은 그 세그먼트내에 하나의 상대적이 극성과 그밖에서 대향의 상대적인 극성을 갖는다.

안티도미넌트 신호들의 계수

계수(A1, A2...AN)을 사용하여 N개의 입력 신호(S1(α), S2(α)..SN(α))들로부터 형성된 안티도미넌트 신호는 다음과 같이 표현될 수 있다:

(148)

상기에 도시된 것처럼, 안티도미넌트 신호는 α의 특정 값에 대해 제로로 가야한다. 만일 한 쌍의 안티도미넌트 신호의 합 또는 차가 소정의 세그먼트간에 한정적이고 그외의 세그먼트에서 제로라면, 각 안티도미넌트는 그 세그먼트의 하나의 에지에서 실질적으로 제로로가는것과 더블어 다른 에지에서 쌍의 다른 안티도미넌트가 제로로 가는 모든 다른 포인트에서 제로로 가야한다. 안티도미넌트가 제로로 가는데 요구되는 것은 단지 P 각이다. 이들 각도를

라 한다.

그때, 각각의 각에서, 안티도미넌트 신호는 제로, 즉

Anti(λ1)=0, Anti()=0, 등

이다.

그러므로, P 연립 방정식을 형성할 수 있다:

식(149)

식(150)

..

식(151)

만일각의 값들을 이미 알고 있다면(예를 들면, 그것들이 대칭으로 감소될 수 있다면), P 방정식은 N개의 비공지된, 계수 A를 포함한다. 이것들의 절대값은 임의적이므로(그것들의 상대적인 값들에 주의한다), 임시값으로 설정하는 것이 가능하므로, N-1개의 독립 계수들이 있다.

만일 어떠한 다른 정보가 이용가능하지 않다면, N=2 및 N=3만이 계수들을 해결하기에 적합한 방정식의 수임이 명백히질 것이다. 그러나, 실제 문제에서 실제 시스템들은 대칭성을 가지므로(예를 들면, 프로트/백 축에 대해), 정밀적으로 계수들중 일부는 동일값을 가지며, 따라서 변수들의 수가 감소될 수 있고 방정식들이 해결된다.

만일의 값을 알지 못하다면, 알고있는 "변수들"을 삽입하여 관심있는 모든 안티도미넌트 신호들에 대한 등가 방정식과 대칭적으로 다시 감소된 등가각()과 계수들을 작성할 수 있으므로, 비공지된 것의 수를 감소시킬 수 있다.

결론

발명과 그 다양한 태양의 다른 변형들과 수정들의 구현은 당 기술의 당업자에게 자명하며, 발명이 기술된 특정 실시예에 의해 제한되지 않음이 이해되어야 한다. 따라서, 본 발명과 본문에 개시되고 청구된 기본 기초 원리의 사상과 범위내에 있는 임의의 모든 수정들, 변형들, 또는 등가물들에 의해 커버하도록 고려된다.

당 기술의 당업자들은 하드웨어 및 소프트웨어 구현과 아날로그 및 디지탈 구형의 일반적인 등가물을 인식할 것이다. 그러므로, 본 발명은 아날로그 하드웨어, 디지탈 하드웨어, 하이브리드 아날로그/디지탈 하드웨어 및/또는 디지탈 신호 프로세싱을 사용하여 구현될 것이다. 하드웨어 엘리먼트들은 소프트웨어 및/또는 펌웨어에서 함수로서 수행된다. 그러므로, 개시된 실시예들의 모든 다양한 엘리먼트들과 함수들(예를 들면, 매트릭스들, 정류기, 비교기, 결합기, 가변 증폭기 또는 감쇠기 등)은 아날로그 또는 디지탈 영역에서 하드웨어 또는 소프트웨어로 구현된다.

Claims (16)

1. 방향(α)를 갖는 오디오 소스 신호로 인코딩된 2개의 입력 오디오 신호(S1(α) 및 S2(α))들로부터 주 방향(β2)과 관련된 복수의 출력 오디오 신호들중 하나를 유도하는 방법에 있어서,

   하기 형식의 2개의 안티도미넌트 오디오 신호:

   antidominantβ1(α)=AS1β1ㆍS1(α)+AS2β1ㆍS2(α)

   및

   antidominantβ3(α)=AS1β3ㆍS1(α)+AS2β3ㆍS2(α)

   를 발생시키는 단계,

   대체로 균일한 크기를 갖는 한 쌍의 신호를 전달하도록 진폭 제어를 2개의 안티도미넌트 신호에 적용하는 단계, 및

   출력 오디오 신호를 제공하기 위해 진폭 제어된 안티도미넌트 오디오 신호를 가산 또는 감산으로 조합하는 단계를 포함하며,

   하나의 안티도미넌트 신호에서 각(β1)은 출력 오디오 신호의 주 방향(β2)에 인접한 2개의 주 방향중 하나의 각이며, 다른 안티도미넌트 신호에서 각(β3)은 출력 오디오 신호의 주 방향(β2)에 인접한 2개의 주 방향중 다른 것의 각이고, 계수(AS2β1 및 AS2β1)는 α가 β1일 때 하나의 안티도미넌트 신호가 대체로 제로이도록 선택되며 계수(AS1β3 및 AS2β3)는 α가 β3일 때 다른 안티도미넌트 신호가 대체로 제로이도록 선택되는 것을 특징으로 하는 방법.
2. 방향(α)를 갖는 오디오 소스 신호로 인코딩된 2개 이상의 입력 오디오 신호(S1(α),...Sn(α))들로부터 주 방향(β2)과 관련된 복수의 출력 오디오 신호들중 하나를 유도하는 방법에 있어서,

   하기 형식의 2개의 안티도미넌트 오디오 신호:

   및

   를 발생시키는 단계,

   신호의 진폭들이 균등에 가깝도록 강제되도록 2개의 안티도미넌트 오디오 신호의 상대적인 진폭을 제어하는 단계, 및

   출력 오디오 신호를 제공하기 위해 진폭 제어된 안티도미넌트 오디오 신호를 가산 또는 감산으로 조합하는 단계를 포함하며,

   여기서, N은 입력 오디오 신호의 수이며, β1은 출력 오디오 신호의 주 방향(β2)에 인접한 2개의 주 방향중 하나의 각이며, β3는 출력 오디오 신호의 주 방향(β2)에 인접한 2개의 주 방향중 다른 것의 각이고, 계수(ASnβ1 및 ASnV3)는 α가 β1과 β3 사이에 있을 때 안티도미넌트 신호들이 하나의 상대적인 극성을 가지며 α의 모든 다른 값들에 대해 다른 상대적인 극성을 갖도록 선택되는 것을 특징으로 하는 방법.
3. 방향(α)을 갖는 오디오 소스 신호로 인코딩된 2개의 입력 오디오 신호(S1(α) 및 S2(α))로부터 주 방향(β2)과 관련된 복수의 오디오 신호들중 하나를 유도하는 방법에 있어서,

   하기 형식의 2개의 안티도미넌트 오디오 신호:

   antidominantβ1(α)=AS1β1ㆍS1(α)+AS2β1ㆍS2(α)

   및

   antidominantβ3(α)=AS3β1ㆍS1(α)+AS2β3ㆍS2(α)

   를 발생시키는 단계,

   대체로 균등한 크기를 가지며, 하기 형식

   antidominantβ(α)ㆍ(1-g)

   을 갖는 제 1 쌍의 신호, 및 하기 형식

   antidominantβ(α)ㆍg

   을 갖는 제 2 쌍의 신호를 전달하도록 진폭 제어를 2개의 안티도미넌트 신호에 적용하는 단계, 및

   출력 오디오 신호를 제공하기 위해 주 출력 방향(β2)에 대해 수동형 매트릭스 컴포넌트와 제 2 쌍의 신호를 가산 또는 감산으로 조합하는 단계를 포함하며,

   하나의 안티도미넌트 신호에서 각(β1)은 출력 오디오 신호의 주 방향(β2)에 인접한 2개의 주 방향들중 하나의 각이며, 다른 안티도미넌트 신호에서 각(β3)은 출력 오디오 신호의 주 방향(β2)에 인접한 2개의 주 방향들중 다른 것의 각이고, 계수(AS1β1 및 AS2β1)는 α가 β1일 때 하나의 안티도미넌트 신호가 대체로 제로로 가도록 선택되며 계수(AS1β3 및 AS2β3)는 α가 β3일 때 다른 안티도미넌트 신호가 대체로 제로로 가도록 선택되고,

   g가 이득 또는 감쇠의 진폭 제어 엘리먼트 또는 함수인 것을 특징으로 하는 방법.
4. 방향(α)를 갖는 오디오 소스 신호로 인코딩된 2개 이상의 입력 오디오 신호(S1(α),...Sn(α))로부터 주 방향(β2)과 관련된 복수의 출력 오디오 신호들중 하나는 유도하는 방법에 있어서,

   하기 형식의 2개의 안티도미넌트 오디오 신호:

   및

   를 발생시키는 단계,

   대체로 균등한 크기를 가지며, 하기 형식

   antidominantβ(α)ㆍ(1-g)

   을 갖는 제 1 쌍의 신호, 및 하기 형식

   antidominantβ(α)ㆍg

   을 갖는 제 2 쌍의 신호를 전달하기 위해 진폭 제어를 2개의 안티도미넌트 신호에 적용하는 단계, 및

   출력 오디오 신호를 제공하기 위해 주 출력 방향(β2)에 대해 수동형 매트릭스 컴포넌트와 제 2 쌍의 신호들을 가산 또는 감산으로 조합하는 단계를 포함하며,

   여기서, N은 입력 오디오 신호의 수이며, β1은 출력 오디오 신호의 주 방향(β2)에 인접한 2개의 주 방향들중 하나의 각이며, β3는 출력 오디오 신호의 주 방향(β2)에 인접한 2개의 주 방향들중 다른 것의 각이고, 계수(ASnβ1 및 ASnβ3)는 α가 β1과 β3사이에 있을 때 하나의 상대적인 극성을 가지며 α의 모든 다른 값들에 대해 다른 상대적인 극성을 갖도록 선택되며,

   g는 이득 또는 감쇠의 진폭 제어 엘리먼트 또는 함수인 것을 특징으로 하는 방법.
5. 제 1 내지 4 항중 어느 한 항에 있어서, 제 2 안티도미넌트 신호에 관하여 제 1 안티도미넌트 신호의 상대적인 진폭을 실질적으로 고정 상수로 스케일링(scaling)하는 단계를 더 포함하는 것을 특징으로 하는 방법.
6. 제 1 내지 4 항중 어느 한 항에 있어서, 입력 오디오 신호들로 인코딩된 오디오 소스 신호의 방향(α)에 관하여 제 1 및 제 2 안티도미넌트 신호들을 가변적으로 스케일링하는 단계를 더 포함하는 것을 특징으로 하는 방법.
7. 제 1 또는 2 항에 있어서, 진폭 제어된 안티도미넌트 신호들이 조합됨의 검지(sense)는 인접한 주 방향(β1 및 β2)간의 2개의 호(arc)중 더 작은것 내에 출력 신호 방향을 정하는 극성인 것을 특징으로 하는 방법.
8. 제 3 또는 4항에 있어서, 제 2 쌍의 신호들이 수동형 매트릭스 컴포넌트와 조합됨의 검지(sense)는 인접한 주 방향(β1 및 β2)간의 2개의 호중 더 작은것 내에 출력 신호 방향을 정하는 극성인 것을 특징으로 하는 방법.
9. 방향(α)를 갖는 오디오 소스 신호로 인코딩된 2개의 입력 오디오 신호(S1(α) 및 S2(α))로부터 주 방향(β2)과 관련된 복수의 출력 오디오 신호들중 하나를 유도하는 장치에 있어서,

   상기 2개의 입력 오디오 신호를 수신하여, 하기 형식의 2개의 안티도미넌트 오디오 신호:

   antidominantβ1(α)=AS1β1ㆍS1(α)+AS2β1ㆍS2(α)

   및

   antidominantβ3(α)=AS1β3ㆍS1(α)+AS2β3ㆍS2(α)

   를 발생시키는 안티도미넌트 매트릭스,

   2개의 안티도미넌트 신호를 수신하고 대체로 균일한 크기를 갖는 한 쌍의 신호들을 전달하는 한 쌍의 가변 증폭기 또는 감쇠기를 포함하는 서보, 및

   출력 오디오 신호를 제공하기 위해 진폭 제어된 안티도미넌트 오디오 신호를 가산 또는 감산으로 조합시키는 조합기를 포함하며,

   여기서, 하나의 안티도미넌트 신호에서 각(β1)은 출력 오디오 신호의 주 방향(β2)에 인접한 2개의 주 방향중 하나의 각이며 다른 신호에서 각(β3)은 출력 오디오 신호의 주 방향중 다른 것의 각이고, 계수(AS1β1 및 AS2β1)는 α가 β1일 때 하나의 안티도미넌트 신호가 대체로 제로이도록 선택되며 계수(AS1β3 및 AS2β3)는 α가 β3일 때 다른 안티도미넌트 신호가 대체로 제로이도록 선택되는 것을 특징으로 하는 장치.
10. 방향(α)을 갖는 오디오 소스 신호로 인코딩된 2개 이상의 입력 오디오 신호(S1(α),...Sn(α))로부터 주 방향(β2)과 관련된 복수의 출력 오디오 신호들중 하나를 유도하는 장치에 있어서,

    상기 2개의 입력 신호를 수신하며, 하기 형식:

    및

    의 2개의 안티도미넌트 오디오 신호들을 발생시키는 안티도미넌트 매트릭스,

    2개의 안티도미넌트 신호를 수신하고 대체로 균일한 크기를 갖는 한 쌍의 신호를 전달하는 한 쌍의 가변 증폭기 또는 감쇠기를 포함하는 서보, 및

    출력 오디오 신호를 제공하기 위해 진폭 제어된 안티도미넌트 오디오 신호를 가산 또는 감산으로 조합시키는 조합기를 포함하며,

    여기서, N은 입력 오디오 신호의 수이며, β1은 출력 오디오 신호의 주 방향(β2)에 인접한 2개의 주 방향중 하나의 각이며 β3는 출력 오디오 신호의 주 방향(β2)에 인접한 2개의 주 방향중 다른 것의 각이고, 계수(ASnβ1 및 ASnβ3)는 α가 β1과 β3사이에 있을 때때 안티도미넌트 신호가 하나의 상대적인 극성과 α의 모든 다른 값들에 대해 다른 상대적인 극성을 갖도록 선택되는 것을 특징으로 하는 장치.
11. 방향(α)을 갖는 오디오 소스 신호로 인코딩된 2개의 입력 오디오 신호(S1(α) 및 S2(α))로부터 주 방향(β2)과 관련된 복수의 출력 오디오 신호들중 하나를 유도하는 장치에 있어서,

    상기 2개의 입력 신호를 수신하여, 하기 형식의 2개의 안티도미넌트 오디오 신호:

    antidominantβ1(α)=AS1β1ㆍS1(α)+AS2β1ㆍS2(α)

    및

    antidominantβ3(α)=AS1β3ㆍS1(α)+AS2β3ㆍS2(α)

    를 발생시키는 안티도미넌트 매트릭스,

    2개의 안티도미넌트 신호들을 수신하고 하기 형식을 갖는 대체로 균일 한 크기를 갖는 제 1 쌍의 신호:

    antidominantβ(α)ㆍ(1-g)

    및, 하기 형식을 갖는 제 2 쌍의 신호:

    antidominantβ(α)ㆍg

    를 전달하는 한 쌍의 가변 증폭기 또는 감쇠기를 포함하는 서보,

    상기 2개의 입력 오디오 신호를 수신하여, 주 방향(β2)에 대해 수동형 매트릭스 컴포넌트를 발생시키는 수동형 매트릭스, 및

    출력 오디오 신호를 제공하기 위해 주 출력 방향(β2)에 대해 수동형 매트릭스 컴포넌트와 제 2 쌍의 신호를 가산 또는 감산으로 조합시키는 조합기를 포함하며,

    여기서, 하나의 안티도미넌트 신호에서 각(β1)은 출력 오디오 신호의 주 방향(β2)에 인접한 2개의 주 방향중 하나의 신호의 각이며 다른 안티도미넌트 신호에서 각(β3)은 출력 오디오 신호의 주 방향(β2)에 인접한 2개의 주 방향중 다른 것의 각이고, 계수(AS1β1 및 AS2β1)는 α가 β1일 때 하나의 안티도미넌트 신호가 대체로 제로이도록 선택되고 계수(AS1β3 및 AS2β3)는 α가 β3일 때 다른 안티도미넌트 신호가 대체로 제로이도록 선택되며,

    g는 이득 또는 감쇠의 진폭 제어 엘리먼트 또는 함수인 것을 특징으로 하는 장치.
12. 방향(α)을 갖는 오디오 소스 신호로 인코딩된 2개 이상의 오디오 입력신호(S1(α),...Sn(α))로부터 주 방향(β2)과 관련된 복수의 출력 오디오 신호중 하나를 유도하는 장치에 있어서,

    상기 2개의 입력 신호를 수신하여, 하기 형식의 2개의 안티도미넌트 오디오 신호:

    및

    를 발생시키는 안티도미넌트 매트릭스,

    2개의 안티도미넌트 신호를 수신하고 하기 형식을 갖는 대체로 균일한 크기를 갖는 제 1 쌍의 신호

    antidominantβ(α)ㆍ(1-g)

    및 하기 형식을 갖는 제 2 쌍의 신호

    antidominantβ(α)ㆍg

    를 전달하는 한 쌍의 가변 증폭기 또는 감쇠기를 포함하는 서보,

    상기 2개의 입력 오디오 신호를 수신하여, 주 방향(β2)에 대해 수동형 매트릭스 컴포넌트를 발생시키는 수동형 매트릭스, 및

    출력 오디오 신호를 제공하기 위해 주 출력 방향(β2)에 대해 수동형 매트릭스 컴포넌트와 제 2 쌍의 신호를 가산 또는 감산으로 조합시키는 조합기를 포함하며,

    여기서, N은 입력 오디오 신호의 수이며, β1은 출력 오디오 신호의 주 방향(β2)에 인접한 2개의 주 방향들중 하나의 각이며 β3는 출력 오디오 신호의 주 방향(β2)에 인접한 2개의 주 방향들중 다른 각이고, 계수(AS1β1 및 ASnβ3)는 α가 β1과 β3사이일 때 안티도미넌트 신호가 하나의 상대적인 극성과 α의 모든 다른 값들에 대해 다른 상대적인 극성을 갖도록 선택되며,

    g가 이득 또는 감쇠의 진폭 제어 엘리먼트 또는 함수인 것을 특징으로 하는 장치.
13. 제 9 내지 12 항중 어느 한 항에 있어서, 제 2 안티도미넌트 신호에 관하여 제 1 안티도미넌트 신호의 상대적인 진폭을 실질적으로 고정 상수로 스케일링하기 위해 제 1 및/또는 제 2 안티도미넌트 신호를 수신하는 증폭기 또는 감쇠기를 더 포함하는 것을 특징으로 하는 장치.
14. 제 9 내지 12 항중 어느 한 항에 있어서, 입력 오디오 신호로 인코딩된 오디오 소스 신호의 방향(α)에 관하여 제 1 및 제 2 안티도미넌트 신호를 스케일링하기 위해 제 1 및 제 2 안티도미넌트 신호를 수신하는 가변 증폭기 또는 감쇠기를 더 포함하는 것을 특징으로 하는 장치.
15. 제 9 또는 10 항에 있어서, 상기 조합기는 인접한 주 방향(β1 및 β2)간의2개의 호(arcs)중 더 작은것 내에 출력 신호 방향을 정하는 극성에서 진폭 제어된 안티도미넌트 신호를 조합시키는 것을 특징으로 하는 장치.
16. 제 11 또는 12 항에 있어서, 상기 조합기는 인접한 주 방향(β1 및 β2)간의 2개의 호중 더 작은것 내에 출력 신호 방향을 정하는 극성에서 수동형 매트릭스 컴포넌트와 제 2 쌍의 신호를 조합시키는 것을 특징으로 하는 장치.