JP2004503094A - ビーム放射性半導体チップおよびその製造方法 - Google Patents
ビーム放射性半導体チップおよびその製造方法 Download PDFInfo
- Publication number
- JP2004503094A JP2004503094A JP2002507456A JP2002507456A JP2004503094A JP 2004503094 A JP2004503094 A JP 2004503094A JP 2002507456 A JP2002507456 A JP 2002507456A JP 2002507456 A JP2002507456 A JP 2002507456A JP 2004503094 A JP2004503094 A JP 2004503094A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- active layer
- emitting semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims description 6
- 230000001154 acute effect Effects 0.000 claims description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 229910002601 GaN Inorganic materials 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- 239000010432 diamond Substances 0.000 claims description 3
- 229910003460 diamond Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052594 sapphire Inorganic materials 0.000 claims description 2
- 239000010980 sapphire Substances 0.000 claims description 2
- 239000011787 zinc oxide Substances 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 abstract description 15
- 238000005859 coupling reaction Methods 0.000 abstract description 15
- 230000008878 coupling Effects 0.000 abstract description 12
- 230000003287 optical effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
半導体チップ(1)が基板(2)を有し、この基板は平行六面体の形状を有する。基板の側面(5)は鋭角な平行四辺形である。半導体チップ(1)は高い出力結合効率を均一な熱的負荷を有する。
Description
【0001】
本発明は、アクティブ層と、該アクティブ層の広がりを横方向で制限する多数の側面とを有するビーム放射性半導体チップに関する。
【0002】
本発明はさらに、ビーム放射性半導体チップの製造方法に関するものであり、ここではまずアクティブ層が基板の表面に形成され、続いて基板がアクティブ層と共に半導体チップに個別化される。
【0003】
JP10−326910Aからビーム放射性半導体チップが公知であり、この半導体チップはピラミッド台の形状を有する。公知の半導体チップのアクティブ層は半導体チップのエミッタ領域に配置されている。アクティブ層の上には結晶層が配置されている。アクティブ層に平行に延在する基面は菱形に構成されている。基面の特別の構成によって半導体チップからの光出射が容易になる。なぜなら光ビームは遅くとも数回の全反射の後、外面に臨界角よりも小さな角度で当たるからである。ピラミッド台形状の半導体チップの特別の構成によって、光子が出力結合される際の効率が比較的高い。
【0004】
公知の半導体チップの欠点は、電極を取り付けるために使用される基面と、これに対向し、同様に電極の設けられた上側との間の横断面積が変化することである。半導体チップの横断面積が基面に向かって減少することにより、熱の放出が困難となる。さらに電流の流れが小さくなった横断面積によって阻止され、そのためオーム性抵抗が半導体チップで局所的に増大する。この2つのことのために、半導体チップが局所的に異なる熱的負荷を受けるようになる。しかしこのことにより発生した半導体チップ内のストレスは半導体チップの寿命を損なう。さらに熱的負荷が高まることによってアクティブ層の転換効率が減少する。
【0005】
従来技術から出発して本発明の課題は、半導体チップが良好な光学的出力結合と均等な熱的負荷を有するように構成することである。
【0006】
この課題は本発明により、半導体チップが、鋭角が設けられており、先鋭化された平行四辺形状の側面を少なくとも2つ有するように構成して解決される。
【0007】
先鋭化された2つの平行四辺形状の側面を有する半導体チップのプリズム状構C成によって、一方ではアクティブ層を発する光が比較的小さな反射数で半導体チップを去ることができる。アクティブ層を基面の方向に去る光ビームは大部分が斜めの側面に当たり、対向する側面に反射される。ここへ光ビームは全反射に対する臨界角よりも小さな角度で当たる。同時に半導体チップは同形状の横断面を有し、そのため熱的負荷は半導体チップ全体にわたって均一である。これにより半導体チップ内のストレスは効率的に回避される。従って本発明の半導体チップは良好な光学的出力結合を有するほかに、均一で低い熱的負荷を有する。
【0008】
さらに本発明の課題は、このような半導体チップの製造方法を提供することである。
【0009】
この課題は、半導体チップを表面に対して斜めに延在する分離面に沿って個別化することにより解決される。
【0010】
基板を斜めに延在する分離面に沿って分離することによって、半導体チップの製造に基板全体をほぼ使用することができる。分離方法を実施するために従来の装置を使用することができる。このことにより通常の製造方法に対して付加的コストが発生しない。本発明の方法は従って大きな材料損失なしに簡単かつ安価に実施することができる。
【0011】
本発明のさらに有利な構成は従属請求項の対象である。
【0012】
以下、本発明を添付図面に基づいて詳細に説明する。
【0013】
図1は、半導体チップの斜視図である。
【0014】
図2は、図1の半導体チップの平面図である。
【0015】
図3は、図1の半導体チップの側面図である。
【0016】
図4は、図1の半導体チップの可能な光経路の断面図である。
【0017】
図5は、出力結合パーセンテージを、図1の半導体チップの幾何形状の種々異なる基本角に依存して示す線図である。
【0018】
図1は、基板2を有する半導体チップ1を示す。基板2はプリズム状に構成されており、基面3と上側4の他に側面5を有する。側面5はそれぞれ先鋭化された平行四辺形の形状を有する。基板2の上側4にはアクティブ層を備える層シーケンスが6が取り付けられており、アクティブ層には円形電極7が配置されている。図1には図示しない別の電極が基板2の基面3に配置されている。
【0019】
図2には、基面3と上側4に対して平行な基板2の断面が示されている。この断面も、基面3と同様に先鋭化された平行四辺形として構成されており、鋭角φを有する。図3から分かるように、側面5も先鋭化された平行四辺形として構成されており、鋭角φを有する。
【0020】
鋭角な平行四辺形状の側面を備える平行六面体として基板2を構成することは、光出力結合に対して有利である。このことは図4から明かである。点状の光源8が基板2内にあるとする。例えば光ビーム9が上側4の面垂線に対して角度αで当たり、ここで角度αが全反射の角度αcより大きい場合、光ビームは上側4で反射される。光ビーム9は次に側面5に角度α1=180゜−θ−αで当たる。入射角α1も全反射に対する臨界角αcよりも大きい。従って光ビーム9は側面5で反射される。さらに進むと光ビーム9は基面3に入射角α2=θ−α1で当たる。この場合、入射角は全反射に対する臨界角αcよりも小さい。従って光ビーム9は基板2から出射することができる。入射角α1とα2に対する前記関係から、θ=90゜に対しては光ビーム9は、入射した光ビーム9が基板2から出力結合できるような入射角の角度領域で反射され得ないことが分かる。しかし基本角θ<90゜に対しては有利である。基板2を、鋭角な平行四辺形状の側面を備える平行六面体として構成することにより、光源8から発した光を出力結合するのに寄与する空間角が増大し、このことは出力結合の効率を改善する。
【0021】
基板2からの出力結合の増大は半導体チップ1のモデルに対する正確な計算によっても証明される。図5にはこの種の計算の結果が示されている。このモデルは、層シーケンス6が屈折率n=2.5の窒化ガリウムベースに作製された半導体チップ1を表す。層シーケンス6は、炭化シリコンからなり、屈折率n=2.7,吸光係数α=10cm− 1、エッジ長が0.25mmの基板2に作製される。層シーケンス6はアクティブ層の他に、部分的に透明なコンタクト層を有する。しかし電極7は不透明である。出力結合の効率は、半導体チップが屈折率n=1.5の注形コンパウンドに埋め込まされている場合に対して検出された。
【0022】
図5は、基板2が垂直方向に先鋭化され、垂直基本角θが減少すると、出力結合に対する効率が大きく向上することを示す。垂直基本角がθ=90゜である平行六面体に対しては出力結合効率が25%である。垂直基本角がθ=50゜の基板2に対しては出力結合効率が50%と2倍になっている。
【0023】
水平基本角φの減少も同様にポジティブな影響を出力結合効率に及ぼす。ただし水平基本角φの影響は垂直基本角θよりも小さい。これは、基板2の基面3が50%までの吸光性であると仮定されているためである。このことは半導体チップ1が導電性銀接着剤により支持体に取り付けられる場合、実際のことである。このことにより基板2へ戻り反射される光ビームが減衰される。従って基面3を反射性に構成するのが有利である。
【0024】
これに対して垂直基本角θが減少すると、先行の減衰なしに側面5を通る直接的出力結合が容易になる。
【0025】
ここに紹介した計算は、層シーケンス6が、GaPからなる透明窓層を備えるAlInGaNまたはAlGaInPベースに作製された場合に相応に当てはまる。基板2に対しては炭化シリコンの代わりに、サファイア、窒化ガリウム、酸化亜鉛、ダイヤモンドまたは水晶の材料も使用できる。
【0026】
先鋭化された平行四辺形を側面として備える平行六面体として基板を構成することはさらに、基板2の横断面が基面3から上側4まで同じであるという利点を有する。このことにより熱を均等に層シーケンス6から放出できる。基板2のオーム性抵抗も上側から基面3に向かって同じである。このことにより基板2での電圧降下が低いまま、均等に分散される。従って全体として半導体チップ1は均等に熱的に負荷される。従ってストレスが半導体チップ1に発生することがない。
【0027】
さらにアクティブ層と基面3に配置された電極との間で電流は、基板2が均一な横断面を有することにより妨害されずに流れることができる。従って半導体チップ1は低いフォワード電圧を特徴とする。
【0028】
半導体チップ1を製造するためにまず基板2に層シーケンス6が設けられる。続いて基板2を、斜め調整された鋸プレートを有するソーカット装置によって切断することができる。この種のソーカット方法ではアクティブ面および基板に損失が発生しない。このことはとりわけ基板2の製造と層シーケンス2の成長が高いコストと結び付いている場合に有利である。
【0029】
さらにこの種のソーカット方法は、例えばSiCまたはGaAsである基板上での従来の発光ダイオードの製造と関連してすでに公知であり、実質的に引き継ぐことができる。基本的には鋸プレートの傾斜を変更すれば良いだけである。従って付加的なプロセスコストは発生しない。
【0030】
ここに紹介した半導体チップはとりわけ、紫外線から赤外線までのスペクトル領域の発光ダイオードの製造に適する。
【図面の簡単な説明】
【図1】
図1は、半導体チップの斜視図である。
【図2】
図2は、図1の半導体チップの平面図である。
【図3】
図3は、図1の半導体チップの側面図である。
【図4】
図4は、図1の半導体チップの可能な光経路の断面図である。
【図5】
図5は、出力結合パーセンテージを、図1の半導体チップの幾何形状の種々異なる基本角に依存して示す線図である。
本発明は、アクティブ層と、該アクティブ層の広がりを横方向で制限する多数の側面とを有するビーム放射性半導体チップに関する。
【0002】
本発明はさらに、ビーム放射性半導体チップの製造方法に関するものであり、ここではまずアクティブ層が基板の表面に形成され、続いて基板がアクティブ層と共に半導体チップに個別化される。
【0003】
JP10−326910Aからビーム放射性半導体チップが公知であり、この半導体チップはピラミッド台の形状を有する。公知の半導体チップのアクティブ層は半導体チップのエミッタ領域に配置されている。アクティブ層の上には結晶層が配置されている。アクティブ層に平行に延在する基面は菱形に構成されている。基面の特別の構成によって半導体チップからの光出射が容易になる。なぜなら光ビームは遅くとも数回の全反射の後、外面に臨界角よりも小さな角度で当たるからである。ピラミッド台形状の半導体チップの特別の構成によって、光子が出力結合される際の効率が比較的高い。
【0004】
公知の半導体チップの欠点は、電極を取り付けるために使用される基面と、これに対向し、同様に電極の設けられた上側との間の横断面積が変化することである。半導体チップの横断面積が基面に向かって減少することにより、熱の放出が困難となる。さらに電流の流れが小さくなった横断面積によって阻止され、そのためオーム性抵抗が半導体チップで局所的に増大する。この2つのことのために、半導体チップが局所的に異なる熱的負荷を受けるようになる。しかしこのことにより発生した半導体チップ内のストレスは半導体チップの寿命を損なう。さらに熱的負荷が高まることによってアクティブ層の転換効率が減少する。
【0005】
従来技術から出発して本発明の課題は、半導体チップが良好な光学的出力結合と均等な熱的負荷を有するように構成することである。
【0006】
この課題は本発明により、半導体チップが、鋭角が設けられており、先鋭化された平行四辺形状の側面を少なくとも2つ有するように構成して解決される。
【0007】
先鋭化された2つの平行四辺形状の側面を有する半導体チップのプリズム状構C成によって、一方ではアクティブ層を発する光が比較的小さな反射数で半導体チップを去ることができる。アクティブ層を基面の方向に去る光ビームは大部分が斜めの側面に当たり、対向する側面に反射される。ここへ光ビームは全反射に対する臨界角よりも小さな角度で当たる。同時に半導体チップは同形状の横断面を有し、そのため熱的負荷は半導体チップ全体にわたって均一である。これにより半導体チップ内のストレスは効率的に回避される。従って本発明の半導体チップは良好な光学的出力結合を有するほかに、均一で低い熱的負荷を有する。
【0008】
さらに本発明の課題は、このような半導体チップの製造方法を提供することである。
【0009】
この課題は、半導体チップを表面に対して斜めに延在する分離面に沿って個別化することにより解決される。
【0010】
基板を斜めに延在する分離面に沿って分離することによって、半導体チップの製造に基板全体をほぼ使用することができる。分離方法を実施するために従来の装置を使用することができる。このことにより通常の製造方法に対して付加的コストが発生しない。本発明の方法は従って大きな材料損失なしに簡単かつ安価に実施することができる。
【0011】
本発明のさらに有利な構成は従属請求項の対象である。
【0012】
以下、本発明を添付図面に基づいて詳細に説明する。
【0013】
図1は、半導体チップの斜視図である。
【0014】
図2は、図1の半導体チップの平面図である。
【0015】
図3は、図1の半導体チップの側面図である。
【0016】
図4は、図1の半導体チップの可能な光経路の断面図である。
【0017】
図5は、出力結合パーセンテージを、図1の半導体チップの幾何形状の種々異なる基本角に依存して示す線図である。
【0018】
図1は、基板2を有する半導体チップ1を示す。基板2はプリズム状に構成されており、基面3と上側4の他に側面5を有する。側面5はそれぞれ先鋭化された平行四辺形の形状を有する。基板2の上側4にはアクティブ層を備える層シーケンスが6が取り付けられており、アクティブ層には円形電極7が配置されている。図1には図示しない別の電極が基板2の基面3に配置されている。
【0019】
図2には、基面3と上側4に対して平行な基板2の断面が示されている。この断面も、基面3と同様に先鋭化された平行四辺形として構成されており、鋭角φを有する。図3から分かるように、側面5も先鋭化された平行四辺形として構成されており、鋭角φを有する。
【0020】
鋭角な平行四辺形状の側面を備える平行六面体として基板2を構成することは、光出力結合に対して有利である。このことは図4から明かである。点状の光源8が基板2内にあるとする。例えば光ビーム9が上側4の面垂線に対して角度αで当たり、ここで角度αが全反射の角度αcより大きい場合、光ビームは上側4で反射される。光ビーム9は次に側面5に角度α1=180゜−θ−αで当たる。入射角α1も全反射に対する臨界角αcよりも大きい。従って光ビーム9は側面5で反射される。さらに進むと光ビーム9は基面3に入射角α2=θ−α1で当たる。この場合、入射角は全反射に対する臨界角αcよりも小さい。従って光ビーム9は基板2から出射することができる。入射角α1とα2に対する前記関係から、θ=90゜に対しては光ビーム9は、入射した光ビーム9が基板2から出力結合できるような入射角の角度領域で反射され得ないことが分かる。しかし基本角θ<90゜に対しては有利である。基板2を、鋭角な平行四辺形状の側面を備える平行六面体として構成することにより、光源8から発した光を出力結合するのに寄与する空間角が増大し、このことは出力結合の効率を改善する。
【0021】
基板2からの出力結合の増大は半導体チップ1のモデルに対する正確な計算によっても証明される。図5にはこの種の計算の結果が示されている。このモデルは、層シーケンス6が屈折率n=2.5の窒化ガリウムベースに作製された半導体チップ1を表す。層シーケンス6は、炭化シリコンからなり、屈折率n=2.7,吸光係数α=10cm− 1、エッジ長が0.25mmの基板2に作製される。層シーケンス6はアクティブ層の他に、部分的に透明なコンタクト層を有する。しかし電極7は不透明である。出力結合の効率は、半導体チップが屈折率n=1.5の注形コンパウンドに埋め込まされている場合に対して検出された。
【0022】
図5は、基板2が垂直方向に先鋭化され、垂直基本角θが減少すると、出力結合に対する効率が大きく向上することを示す。垂直基本角がθ=90゜である平行六面体に対しては出力結合効率が25%である。垂直基本角がθ=50゜の基板2に対しては出力結合効率が50%と2倍になっている。
【0023】
水平基本角φの減少も同様にポジティブな影響を出力結合効率に及ぼす。ただし水平基本角φの影響は垂直基本角θよりも小さい。これは、基板2の基面3が50%までの吸光性であると仮定されているためである。このことは半導体チップ1が導電性銀接着剤により支持体に取り付けられる場合、実際のことである。このことにより基板2へ戻り反射される光ビームが減衰される。従って基面3を反射性に構成するのが有利である。
【0024】
これに対して垂直基本角θが減少すると、先行の減衰なしに側面5を通る直接的出力結合が容易になる。
【0025】
ここに紹介した計算は、層シーケンス6が、GaPからなる透明窓層を備えるAlInGaNまたはAlGaInPベースに作製された場合に相応に当てはまる。基板2に対しては炭化シリコンの代わりに、サファイア、窒化ガリウム、酸化亜鉛、ダイヤモンドまたは水晶の材料も使用できる。
【0026】
先鋭化された平行四辺形を側面として備える平行六面体として基板を構成することはさらに、基板2の横断面が基面3から上側4まで同じであるという利点を有する。このことにより熱を均等に層シーケンス6から放出できる。基板2のオーム性抵抗も上側から基面3に向かって同じである。このことにより基板2での電圧降下が低いまま、均等に分散される。従って全体として半導体チップ1は均等に熱的に負荷される。従ってストレスが半導体チップ1に発生することがない。
【0027】
さらにアクティブ層と基面3に配置された電極との間で電流は、基板2が均一な横断面を有することにより妨害されずに流れることができる。従って半導体チップ1は低いフォワード電圧を特徴とする。
【0028】
半導体チップ1を製造するためにまず基板2に層シーケンス6が設けられる。続いて基板2を、斜め調整された鋸プレートを有するソーカット装置によって切断することができる。この種のソーカット方法ではアクティブ面および基板に損失が発生しない。このことはとりわけ基板2の製造と層シーケンス2の成長が高いコストと結び付いている場合に有利である。
【0029】
さらにこの種のソーカット方法は、例えばSiCまたはGaAsである基板上での従来の発光ダイオードの製造と関連してすでに公知であり、実質的に引き継ぐことができる。基本的には鋸プレートの傾斜を変更すれば良いだけである。従って付加的なプロセスコストは発生しない。
【0030】
ここに紹介した半導体チップはとりわけ、紫外線から赤外線までのスペクトル領域の発光ダイオードの製造に適する。
【図面の簡単な説明】
【図1】
図1は、半導体チップの斜視図である。
【図2】
図2は、図1の半導体チップの平面図である。
【図3】
図3は、図1の半導体チップの側面図である。
【図4】
図4は、図1の半導体チップの可能な光経路の断面図である。
【図5】
図5は、出力結合パーセンテージを、図1の半導体チップの幾何形状の種々異なる基本角に依存して示す線図である。
Claims (7)
- アクティブ層と、該アクティブ層(6)の広がりを横方向で制限する多数の側面(5)とを有するビーム放射性半導体チップにおいて、
該半導体チップは、鋭角が設けられており、先鋭化された平行四辺形状の側面(5)を少なくとも2つ有する、
ことを特徴とするビーム放射性半導体チップ。 - アクティブ層(6)が基板(2)に配置されている、請求項1記載のビーム放射性半導体チップ。
- アクティブ層(6)のビームの一部は基板(2)の方向へ放射される、請求項2記載のビーム放射性半導体チップ。
- 平行四辺形状の側面(5)の鋭角θは80゜より小さい、請求項1から3までのいずれか1項記載のビーム放射性半導体チップ。
- 基板(2)は、サファイア、窒化ガリウム、炭化シリコン、酸化亜鉛、ダイヤモンドまたは水晶ガラスのベースに作製されている、請求項2から4までのいずれか1項記載のビーム放射性半導体チップ。
- まずアクティブ層(6)を基板(3)の上側の上部に形成し、
続いて基板(2)をアクティブ層(6)と共に半導体チップに個別化する、ビーム放射性半導体チップの製造方法において、
半導体チップを、表面に対して斜めに延在する分離面(5)に沿って個別化する、
ことを特徴とする製造方法。 - 半導体チップを個別化するために、斜めに調整された鋸プレートを有するソーカット装置を使用する、請求項6記載の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10032838.5A DE10032838B4 (de) | 2000-07-06 | 2000-07-06 | Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung |
PCT/DE2001/001952 WO2002003477A1 (de) | 2000-07-06 | 2001-05-22 | Strahlung emittierender halbleiterchip und verfahren zu dessen herstellung |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004503094A true JP2004503094A (ja) | 2004-01-29 |
JP2004503094A5 JP2004503094A5 (ja) | 2008-06-05 |
Family
ID=7647987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002507456A Withdrawn JP2004503094A (ja) | 2000-07-06 | 2001-05-22 | ビーム放射性半導体チップおよびその製造方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US6858881B2 (ja) |
EP (1) | EP1297579A1 (ja) |
JP (1) | JP2004503094A (ja) |
DE (1) | DE10032838B4 (ja) |
TW (1) | TWI229459B (ja) |
WO (1) | WO2002003477A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014017433A (ja) * | 2012-07-11 | 2014-01-30 | Disco Abrasive Syst Ltd | 光デバイス及び光デバイスの加工方法 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10139723A1 (de) * | 2001-08-13 | 2003-03-13 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender Chip und strahlungsemittierendes Bauelement |
JP3705791B2 (ja) * | 2002-03-14 | 2005-10-12 | 株式会社東芝 | 半導体発光素子および半導体発光装置 |
US7235376B2 (en) * | 2003-03-28 | 2007-06-26 | Receptor Biologix, Inc. | Gastrin hormone immunoassays |
US7033912B2 (en) * | 2004-01-22 | 2006-04-25 | Cree, Inc. | Silicon carbide on diamond substrates and related devices and methods |
US7612390B2 (en) * | 2004-02-05 | 2009-11-03 | Cree, Inc. | Heterojunction transistors including energy barriers |
US7294324B2 (en) * | 2004-09-21 | 2007-11-13 | Cree, Inc. | Low basal plane dislocation bulk grown SiC wafers |
US7422634B2 (en) * | 2005-04-07 | 2008-09-09 | Cree, Inc. | Three inch silicon carbide wafer with low warp, bow, and TTV |
US7709269B2 (en) * | 2006-01-17 | 2010-05-04 | Cree, Inc. | Methods of fabricating transistors including dielectrically-supported gate electrodes |
US7592211B2 (en) * | 2006-01-17 | 2009-09-22 | Cree, Inc. | Methods of fabricating transistors including supported gate electrodes |
JP2010512662A (ja) | 2006-12-11 | 2010-04-22 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 透明発光ダイオード |
US20120313213A1 (en) * | 2011-06-07 | 2012-12-13 | Raytheon Company | Polygon shaped power amplifier chips |
KR101189014B1 (ko) | 2011-06-14 | 2012-10-08 | 서울옵토디바이스주식회사 | 반도체 발광 소자, 그 제조 방법 및 이를 포함하는 반도체 발광 소자 패키지 |
CN103811613A (zh) * | 2012-11-15 | 2014-05-21 | 展晶科技(深圳)有限公司 | 发光二极管磊晶结构 |
USD847102S1 (en) | 2013-02-08 | 2019-04-30 | Epistar Corporation | Light emitting diode |
TWD161897S (zh) | 2013-02-08 | 2014-07-21 | 晶元光電股份有限公司 | 發光二極體之部分 |
US11037911B2 (en) | 2017-12-27 | 2021-06-15 | Nichia Corporation | Light emitting device |
US11592166B2 (en) | 2020-05-12 | 2023-02-28 | Feit Electric Company, Inc. | Light emitting device having improved illumination and manufacturing flexibility |
US11876042B2 (en) | 2020-08-03 | 2024-01-16 | Feit Electric Company, Inc. | Omnidirectional flexible light emitting device |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5087949A (en) | 1989-06-27 | 1992-02-11 | Hewlett-Packard Company | Light-emitting diode with diagonal faces |
EP0405757A3 (en) | 1989-06-27 | 1991-01-30 | Hewlett-Packard Company | High efficiency light-emitting diode |
JPH0478174A (ja) * | 1990-07-19 | 1992-03-12 | Nec Corp | 半導体発光素子 |
US5340772A (en) * | 1992-07-17 | 1994-08-23 | Lsi Logic Corporation | Method of increasing the layout efficiency of dies on a wafer and increasing the ratio of I/O area to active area per die |
JP3557011B2 (ja) * | 1995-03-30 | 2004-08-25 | 株式会社東芝 | 半導体発光素子、及びその製造方法 |
JP3176856B2 (ja) * | 1995-12-14 | 2001-06-18 | 沖電気工業株式会社 | 端面発光型led、端面発光型ledアレイ、光源装置及びそれらの製造方法 |
JP3504079B2 (ja) * | 1996-08-31 | 2004-03-08 | 株式会社東芝 | 半導体発光ダイオード素子の製造方法 |
JPH10326910A (ja) * | 1997-05-19 | 1998-12-08 | Song-Jae Lee | 発光ダイオードとこれを適用した発光ダイオードアレイランプ |
US6229160B1 (en) | 1997-06-03 | 2001-05-08 | Lumileds Lighting, U.S., Llc | Light extraction from a semiconductor light-emitting device via chip shaping |
JPH11340576A (ja) * | 1998-05-28 | 1999-12-10 | Sumitomo Electric Ind Ltd | 窒化ガリウム系半導体デバイス |
US20030137031A1 (en) * | 2002-01-23 | 2003-07-24 | Tai-Fa Young | Semiconductor device having a die with a rhombic shape |
-
2000
- 2000-07-06 DE DE10032838.5A patent/DE10032838B4/de not_active Expired - Fee Related
-
2001
- 2001-05-22 EP EP01943138A patent/EP1297579A1/de not_active Withdrawn
- 2001-05-22 WO PCT/DE2001/001952 patent/WO2002003477A1/de active Application Filing
- 2001-05-22 JP JP2002507456A patent/JP2004503094A/ja not_active Withdrawn
- 2001-07-02 TW TW090116106A patent/TWI229459B/zh not_active IP Right Cessation
-
2003
- 2003-01-06 US US10/337,089 patent/US6858881B2/en not_active Expired - Lifetime
-
2004
- 2004-09-24 US US10/949,915 patent/US6972212B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014017433A (ja) * | 2012-07-11 | 2014-01-30 | Disco Abrasive Syst Ltd | 光デバイス及び光デバイスの加工方法 |
Also Published As
Publication number | Publication date |
---|---|
US6972212B2 (en) | 2005-12-06 |
WO2002003477A1 (de) | 2002-01-10 |
US6858881B2 (en) | 2005-02-22 |
DE10032838A1 (de) | 2002-01-24 |
US20050042843A1 (en) | 2005-02-24 |
EP1297579A1 (de) | 2003-04-02 |
US20030107045A1 (en) | 2003-06-12 |
DE10032838B4 (de) | 2015-08-20 |
TWI229459B (en) | 2005-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004503094A (ja) | ビーム放射性半導体チップおよびその製造方法 | |
KR100753710B1 (ko) | 발광 다이오드 구조체 및 그의 형성 방법 | |
US20240042166A1 (en) | Semiconductor light-emitting device | |
JP3326545B2 (ja) | 半導体発光素子 | |
KR100950137B1 (ko) | 반도체 발광장치 | |
US7109527B2 (en) | Semiconductor chip for optoelectronics and method for production thereof | |
US8039864B2 (en) | Semiconductor light emitting device and fabrication method for the same | |
TWI284431B (en) | Thin gallium nitride light emitting diode device | |
US20110198626A1 (en) | Substrate removal process for high light extraction leds | |
JP5150218B2 (ja) | ZnO系半導体発光素子の製造方法 | |
US20100308365A1 (en) | Compound semiconductor light emitting diode | |
JP2006253298A (ja) | 半導体発光素子及び半導体発光装置 | |
JP2019204981A (ja) | 多孔質の反射性コンタクトを有するデバイス | |
TWI613836B (zh) | 紫外線發光裝置及其製造方法 | |
JP2003086838A (ja) | 発光素子 | |
US7915621B2 (en) | Inverted LED structure with improved light extraction | |
JP2004247411A (ja) | 半導体発光素子および製造方法 | |
JP3874701B2 (ja) | 半導体発光素子及び半導体発光装置 | |
US20040169185A1 (en) | High luminescent light emitting diode | |
TWI731104B (zh) | 發光元件及發光元件的製造方法 | |
WO2020019326A1 (zh) | 一种半导体发光元件 | |
US9911902B2 (en) | Semiconductor light-emitting device | |
JP2004103672A (ja) | 半導体発光素子および半導体発光装置 | |
JP2008124411A (ja) | 窒化物半導体発光ダイオード素子 | |
KR100629929B1 (ko) | 수직 전극 구조를 가지는 발광 다이오드 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080418 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080418 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100526 |