JP2004356610A

JP2004356610A - 低い抵抗を有する半導体装置およびその製造方法

Info

Publication number: JP2004356610A
Application number: JP2003299270A
Authority: JP
Inventors: Jiei Sai; 時榮崔; Jikin Gu; 滋欽具; Shogen Lee; 彰原李; Seiman Kim; 星萬金; Seong-Jun Heo; 盛俊許; Senhitsu In; 宣弼尹
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2003-05-29
Filing date: 2003-08-22
Publication date: 2004-12-16
Also published as: CN1574398A; KR20040103571A

Abstract

【課題】相対的に低い抵抗を有するように製作することができる半導体装置及びこのような装置を形成する方法を提供する。
【解決手段】多結晶シリコン層と金属層との間に、界面反応防止層が形成される。界面反応防止層は従来の半導体装置の製作時に発生する高い抵抗を有する物質の生成を防止するなどの多様な機能を有する。
【選択図】図２

Description

本発明は低い抵抗金属多結晶シリコンゲート電極を有する半導体装置及びその製造方法に関するものである。

集積された半導体装置の傾向はパッキング密度の増加、動作周波数の増加、及びさらに低い動作電圧を有する方向に続けられている。このような傾向が続くにつれて、チップ上に形成されたパターン形状の大きさ及び前記形成されたパターン間の距離は段々小さくなっている。過去には、多結晶シリコンがゲート電極の形成のような個別素子を形成し、素子を連結するにおいて、相当に有用な物質であった。しかし、パターンの大きさが減少するにつれ、連結抵抗が段々重要になっている。多結晶シリコンは相対的に大きな比抵抗を有するために、パターンの大きさが小さくなるにつれて、多結晶シリコンの連結はさらに大きなパターンを有する従来の回路よりも相対的に高いＲＣ（ｒｅｓｉｔｉｖｅ−ｃａｐａｃｉｔｉｖｅ）時間遅延及びＩＲ（ｃｕｒｒｅｎｔ−ｒｅｓｉｓｔａｎｃｅ）電圧降下を有する。

従って、多結晶シリコンよりも低い比抵抗を有しながら、多結晶シリコンに類似している特徴を有するポリサイド構造が、段々広く普及している。ポリサイド構造を利用する一つの方法は、不純物が添加された多結晶シリコン層上にチタンシリサイドまたはタングステンシリサイドのような耐熱性の金属シリサイドにより構成された多層構造を備えるものである。前記構造は高集積（Ｖｅｒｙ−ＬａｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｅｄ：ＶＬＳＩ）回路のゲート電極のような素子を形成したり、素子を連結したりするために使用されて来た。しかし、タングステンシリサイドの抵抗は、依然に高い程度の約１００μΩ−ｃｍ程度であり、０．２５μｍ以下の超高集積（Ｕｌｔｒａ−ＬａｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｅｄ：ＵＬＳＩ）回路を適合に形成するためには、ゲート電極抵抗の追加的な減少が要求される。

タングステン多結晶ゲート構造物は、前記従来の多結晶シリコンまたはポリサイドゲート電極よりも低い程度である約１０μΩ−ｃｍ程度の抵抗を有するために、半導体産業は最近、タングステン多結晶シリコンゲート構造物側を選好している。

図１はタングステンポリゲート構造を有する従来のＭＯＳトランジスターを示す断面図である。図１に示すように、ゲート誘電層１２はシリコン基板１０上に形成されている。不純物が添加された多結晶シリコン層１４、障壁層１６及びタングステン層１８を含むゲート積層物２０が前記ゲート誘電層１２上に形成されている。窒化シリコンのゲートキャッピング層２２が前記ゲート積層物２０上に形成されている。タングステンはシリサイド化（ｓｉｌｉｃｉｄａｔｉｏｎ）方法として知られた工程で、６００℃程度の低い温度でシリコンと反応するために、タングステン層１８と多結晶シリコン層１４との間にそのようなシリサイド化を防止するための高品質の拡散障壁層１６を形成することが必要である。窒化チタンおよび窒化タングステンは全てタングステン層１８のシリサイド化を防止する拡散障壁層１６の候補である。

従来のゲートエッチング以後の工程において、選択的酸化工程であるドライまたはウェット酸化工程はエッチング損傷を回復し、ゲート誘電強度を増加させるために利用される。したがって、タングステン及び前記障壁物質である金属物質を含む全てゲート物質はこのような酸化反応に従属する。選択的酸化状態でタングステンを基盤にした物質は酸化されない。しかし、万一、障壁層１６が窒化チタンであれば、窒化チタン層は酸化により層の厚さが増加し、タングステン層１８を取り上げることができる。従って、低い比抵抗を有する地点及び回路が集積される地点では窒化チタンがないタングステンポリゲート電極が選好される。

窒化タングステンを障壁層１６に使用することにも問題点がある。障壁層１６が窒化タングステンで形成される場合、窒化タングステン障壁層１６の蒸着中に窒素が多結晶シリコン層１４に流入する。これは窒素が多結晶シリコン層１４と反応して高い抵抗の窒化シリコンを基盤にした窒化タングステン障壁層１６と多結晶シリコン層１４との間の絶縁層を形成する原因になる。また、選択的酸化工程中に、酸化剤は窒化タングステン障壁層１６と多結晶シリコン層１４との間の境界に拡散して窒化シリコン酸化膜（ｓｉｌｉｃｏｎｏｘｙｎｉｔｒｉｄｅ）層のような絶縁層を形成する。これは順次にタングステン層１８と多結晶シリコン層１４との間のコンタクト抵抗（Ｒｃ）を増加させる原因になる。

上述したように、抵抗の増加は順次にメモリ装置のＴＲＣＤ（ＲａｓｔｏＣＡＳＤｅｌａｙＴｉｍｅ；ＴＲＣＤ）不良を誘発する高いＲＣ（Ｒｅｓｉｔｉｖｅ−Ｃａｐａｃｉｔｉｖｅ：ＲＣ）時間遅延の原因になって、収率及び最終素子（ｅｎｄｃｏｍｐｏｎｅｎｔ）の動作速度を低下させる。

本発明の目的は、相対的に低い接触抵抗を有するように製作することができる、半導体装置及びこのような装置を形成する方法を提供することにある。

次の詳細な説明は、本発明の理解のために多様であり、望ましい実施形態を参照して詳細に説明する。しかし、該当技術分野の当業者は前記詳細な説明がなくても、本発明を実施することができる。他の実施形態、公知された方法、手続、構成要素及び工程は、本発明の説明を曖昧にしないために詳述されない。

本発明の実施形態は低い接触抵抗のゲート積層物を有するＭＯＳトランジスター、そのようなトランジスターの形成方法を例示する。従来の方法を使用してゲート積層物を生成する時発生する高い接触抵抗の生成を防止することにより、低い接触抵抗が得られる。

本発明の金属−多結晶シリコン積層物によると、界面反応防止層が多結晶シリコン層と窒化金属障壁層との間に形成されて窒化金属層の蒸着中に高い抵抗の非結晶質層または絶縁層の形成を抑制する。また、界面反応防止層はエッチング損傷を回復するために従われる選択的酸化工程中に酸化剤の界面反応を防止する。従って、窒化金属層と多結晶シリコン層との間に金属シリサイド層を付加することは、従来のコンタクトと比較してコンタクト抵抗を相当に減少させる。減少されたコンタクト抵抗により金属多結晶シリコンゲート構造物を有するメモリ装置は現在及び将来のＴＲＣＤ条件を満足する。

以下、図面を参照して本発明の望ましい一実施形態をより詳細に説明する。
図２は本発明の実施形態による金属多結晶シリコン層ゲート構造を有するＭＯＳトランジスターを図示した断面図である。図２に示すように、トランジスター１２０はフィールド領域（図示せず）により他の電気素子（図示せず）と隔離されており、半導体基板１００上に形成されている。トランジスター１２０は駆動領域であるソース／ドレーン領域１１６及びゲート積層物１１２を備えている。

ゲート誘電層１０２はゲート積層物１１２と半導体基板１００とを分離する。図２に図示されたゲート積層物１１２は、不純物が添加されたゲート誘電層１０２上の多結晶シリコン層１０４、多結晶シリコン層１０４上の界面反応防止層（ｉｎｔｅｒｆａｃｅ−ｒｅａｃｔｉｏｎ）１０６、界面反応防止層１０６上の障壁層１０８、及び障壁層１０８上の金属層１１０を含む。例えば、窒化シリコンのような物質で形成されたゲートキャッピング層１１４はゲート積層物１１２上に形成することができる。ゲートキャッピング層１１４は後続高温アニーリング工程中に金属の酸化を防止するだけでなく、ゲート積層物１１２をパターニングするハードマスクの役割もする。

障壁層１０８は窒化タングステンのような窒化金属で形成され、多結晶シリコン層１０４と金属層１１０との間の反応を防止する。多結晶シリコン層１０４と金属層１１０との間の反応はゲート積層物１１２の面抵抗（ｓｈｅｅｔｒｅｓｉｓｔａｎｃｅ）を容認できない程度に増加させる。望ましくは、障壁層１０８の窒化金属に使用された金属は金属層１１０のような物質でなければならない。適している例としては、タングステンがあるが、他の金属も使用可能である。

界面反応防止層（ｉｎｔｅｒｆａｃｅ−ｒｅａｃｔｉｏｎｐｒｅｖｅｎｔｉｎｇｌａｙｅｒ）１０６は窒化金属障壁層１０８の蒸着中に窒化シリコンのような高抵抗の絶縁層の形成を抑制するタングステンシリサイドのような金属シリサイドで形成される。また、界面反応防止層１０６はゲート誘電層１０２及び半導体基板１００上のエッチング損傷を回復するための追後の選択的酸化工程中で酸化剤が窒化金属障壁層１０８と多結晶シリコン層１０４との間の境界に拡散することを防止する。これは障壁層１０８内の窒素、多結晶シリコン層１０４内のシリコン原子及び拡散された酸化剤間の反応により形成される窒化シリコン酸化膜（ｓｉｌｉｃｏｎｏｘｙｎｉｔｒｉｄｅ）のような絶縁層の形成を防止する。

図３乃至図６は本発明の実施形態による図２に図示されたＭＯＳトランジスターの製造方法を図示した断面図である。図３乃至図６に示すように、金属多結晶シリコンゲート積層物１１２の形成方法を説明する。図３に示すように、ゲート誘電層１０２は半導体基板１００上に約１０〜１００Å程度の厚さで形成される。ゲート誘電層１０２を形成する一つの方法としては、熱酸化工程がある。ゲート誘電層１０２は酸化シリコンまたは窒化シリコン酸化膜を含むことができる。

不純物が添加された多結晶シリコン層１０４はゲート誘電層１０２上に化学気相蒸着のような方法により約１００〜２０００Å程度の厚さに蒸着される。

図４に示すように、界面反応防止層１０６は多結晶シリコン層１０４上に約１０〜５０Å程度の厚さで形成される。界面反応防止層１０６はタングステンシリサイドのような金属シリサイドで形成することができる。

特に、界面反応防止層１０６を形成する一つの方法は、次の通りである。まず、多結晶シリコン層１０４上にタングステンのような第１金属層を約１０〜５０Å程度の厚さで形成する。第１金属層はスパッタリング、化学気相蒸着、または原子層蒸着のような工程により形成されうる。その後、第１金属層は窒素雰囲気で６００℃以上の温度で熱処理され、多結晶シリコン層１０４と反応して障壁層（ｂａｒｒｉｅｒｌａｙｅｒ）のためのタングステンシリサイドのような金属シリサイド層を形成する。

他の方法として、タングステンシリサイドのような金属シリサイド層は約２００ｍＴ程度の圧力及び約３００〜４００℃程度、望ましくは、３６０℃の温度でタングステンヘキサフルロライド（ＷＦ６）及びモノシラン（ＳｉＨ４）ガスを利用した化学気相蒸着または原子層蒸着工程により直接蒸着され、界面反応防止層１０６を形成することができる。原子層蒸着工程を利用する場合、タングステン層及びシリコン層が交代に化学的に吸着され、界面反応防止層１０６としてのタングステンシリサイド層が蒸着される。

図５に示すように、次に障壁層１０８が形成される。障壁層１０８は界面反応防止層１０６上に窒化タングステン（ＷＮｘ）のような窒化金属を約１０〜１００Å程度の厚さに蒸着して形成した窒化金属層で形成することができる。窒化金属層はスパッタリング、化学気相蒸着または原子層蒸着のような工程により蒸着される。例えば、スパッタリング工程による場合、窒化タングステン層は約１５ｍＴの圧力、約７５０Ｗ程度の直流電力、３３ｓｃｃｍ程度の窒素流れ、及び約１５０℃程度の温度で蒸着される。

前記障壁層１０８が形成される間に、界面反応防止層１０６は窒化金属障壁層１０８に起因する窒素が多結晶シリコン層１０４のシリコンと反応して生成される窒化シリコンを基材とした高い抵抗の絶縁層の形成を防止する。

図６に示すように、タングステンのような金属層１１０は障壁層１０８上に約１００〜１０００Å程度の厚さにスパッタリング、化学気相蒸着または原子層蒸着のような工程により蒸着して形成される。例えば、タングステン層は約４ｍＴ程度の圧力、約２ｋＷ程度の電力、及び約１５０℃程度の温度でスパッタリングにより蒸着することができる。

望ましくは、界面反応防止層１０６、障壁層１０８、金属層１１０の形成は単一チャンバ内で真空を維持しながら、インサイチュ（ｉｎ−ｓｉｔｕ）で実施することができる。

続いて、窒化シリコンを、金属層１１０上にゲートキャッピング層またはゲートハードマスク（ｈａｒｄｍａｓｋ）１１４が形成されるように蒸着することができる。ゲートキャッピング層１１４は高温アニーリング工程中に金属層１１０の酸化を防止するに十分な厚さで形成する。

前記工程を実施した後、ゲートキャッピング層１１４、金属層１１０、障壁層１０８、界面反応防止層１０６及び多結晶シリコン層１０４はフォトリソグラフィ工程によりパターニングされ、金属多結晶シリコンゲート積層物１１２を形成する。

その後、選択的酸化工程が水蒸気／水素雰囲気の約６００〜１０００℃の温度で実施され、多結晶シリコン層１０４及び半導体基板１００の垂直エッジが酸化される。選択的酸化工程は半導体基板１００及びゲート誘電層１０２のエッチング損傷を回復し、ゲート酸化膜完全度（Ｇａｔｅ−ｏｘｉｄｅｉｎｔｅｇｒｉｔｙ；ＧＯＩ）を向上させる。選択的酸化工程中に、タングステンシリサイドのような界面反応防止層１０６は酸化剤が多結晶シリコン層１０４と窒化金属障壁層１０８との間の境界に拡散して高い抵抗の絶縁体を形成することを防止する。

追後の工程はソース／ドレーン領域１１６、素子の連結（図示せず）などで続けられる。

図７は本発明の他の実施形態によるタングステンポリ金属コンタクト構造を図示した断面図である。図７に示すように、半導体基板２００上に多結晶シリコン層のパターン２０２が形成される。例えば、リンを不純物に添加した多結晶シリコン層が化学気相蒸着工程に基づいて半導体基板２００上に約１０００Å程度の厚さである第１金属絶縁層として蒸着される。その後、前記層はエッチングマスクとして多結晶シリコン層のパターン２０２を形成するフォトレジストパターンを利用してパターニングされる。

次に、高密度プラズマ酸化層のような誘電層が多結晶シリコン層のパターン２０２及び半導体基板２００上に蒸着され、金属層間絶縁層（Ｉｎｔｅｒ−ｍｅｔａｌｄｉｅｌｅｃｔｒｉｃｌａｙｅｒ；ＩＭＤ）２０４を形成する。フォトリソグラフィ工程を通じて、金属層間絶縁層２０４は選択的にエッチングされ、多結晶シリコン層のパターン２０２の一部分が露出されたビアホール（ｖｉａｈｏｌｅ）２０６を形成する。ビアホール２０６は０．３４μｍの直径を有することができる。

その後、タングステンシリサイド界面反応障壁層２０８が約３０〜５０Åの厚さで形成される。例えば、タングステンシリサイド界面反応障壁層２０８はビアホール２０６の基底面上では、約３０Åの厚さを有するが、ビアホール外部の金属層間絶縁層（ＩＭＤ）２０４上では約５０Åの厚さを有することができる。

タングステンシリサイド界面反応障壁層２０８の形成は、望ましくは、多結晶シリコン層のパターン２０２及び半導体基板２００上にスパッタリング、化学気相蒸着または原子層蒸着工程を実施することにより、適している厚さにタングステン層を蒸着して始める。その後、タングステン層は窒素雰囲気の約８５０℃の温度で約４０分間熱処理され、タングステン層が下にある多結晶シリコン層のパターン２０２内のシリコンと反応するようにする。この反応がタングステンシリサイド層を形成する。

他の方法では、タングステンシリサイド層は約２００ｍＴ程度の圧力、約３００〜４００℃程度、望ましくは３６０℃の温度でタングステンヘキサフルロライド（ＷＦ６）及びモノシラン（ＳｉＨ４）ガスを利用した化学気相蒸着または原子層蒸着工程により蒸着することができる。

したがって、窒化タングステン層はタングステンシリサイド界面反応障壁層２０８上に約５０〜１００Åの厚さに蒸着されて障壁層２１０を形成する。窒化タングステン障壁層２１０の蒸着は化学気相蒸着または原子層蒸着のような工程により実施することができる。望ましくは、窒化タングステン障壁層２１０は約１５ｍＴの圧力、約７５０Ｗ程度の直流電力、３３ｓｃｃｍ程度の窒素流量、及び約１５０℃程度の温度でスパッタリング工程の実施により蒸着される。望ましくは、窒化タングステン障壁層２１０は窒素原子の比率が約４０％である。

タングステンシリサイド界面反応障壁層２０８は窒化タングステン障壁層２１０の蒸着中に発生する高い抵抗の窒化シリコンを基盤とした絶縁層の形成を防止する。絶縁層は界面反応障壁層と窒化タングステン障壁層２１０との間の境界面で窒素が多結晶シリコン層パターン２０２内の露出されたシリコンと反応して発生する。

図７は本発明の他の実施形態によるタングステンポリ金属コンタクト構造を図示した断面図である。図７に示すように、タングステン層２１２のような第２金属連結層が窒化タングステン障壁層２１０上に約３００〜５００Åの厚さにスパッタリング、化学気相蒸着、または原子層蒸着工程により蒸着されてタングステンポリコンタクト構造物が完成する。望ましくは、タングステン層２１２は約４ｍＴの圧力、約２ｋＷ程度の直流電力、約１５０℃程度の温度でスパッタリング工程の実施により蒸着される。また、タングステンシリサイド界面反応障壁層２０８、窒化タングステン障壁層２１０、タングステン層２１２を形成する工程はインサイチュで実施することが望ましい。

〈コンタクト抵抗の測定〉
コンタクト抵抗の測定を実施するために、二つのタングステンポリ金属コンタクト構造を製作し、測定した。図７に示すように、第１構造物及びタングステンシリサイド界面反応障壁層２０８が欠如されたことを除外しては、第１構造物と同一に形成された第２構造物を形成した。コンタクト抵抗は第１構造物及び第２構造物に対して測定した。

図８は従来のタングステンポリコンタクト構造と本発明によるタングステンポリコンタクト構造のコンタクト抵抗を比較したグラフである。前記グラフで、水平軸は観察されたコンタクト抵抗（Ｒｃ、単位は個別コンタクトのΩである。）及び垂直軸はコンタクト抵抗（Ｒｃ）の分布を示す。５１０、５２０、５３０、５４０、５５０及び５６０の番号が付いたグラフ上の６個のグラフラインは相異するコンタクトで測定された抵抗を示す。

図８に示すように、グラフラインである５４０、５５０及び５６０（各々図形▲、■、及び●に対応する。）は、従来のタングステン／窒化タングステン／ポリコンタクト構造物を示す。グラフライン５５０はタングステン層が蒸着された後にアニーリング工程が実施されずに形成されたコンタクトのコンタクト抵抗を示す。グラフライン５４０はタングステン層が蒸着された後に８５０℃の温度で約４０分以下の時間の間に窒素アニーリング工程を実施して形成されたコンタクトのコンタクト抵抗を示す。グラフライン５６０は一般なタングステンゲート工程により反応炉で８５０℃の温度で選択的酸化が実施されて形成されたコンタクトのコンタクト抵抗を示す。

グラフラインである５１０、５２０及び５３０（各々図形▼、◆及び▼に対応する。）はタングステンシリサイド層がタングステン層の蒸着及び熱処理により形成される本発明の実施形態でのタングステン／窒化タングステン／タングステンポリサイド／ポリコンタクト構造物から得られた測定値を示す。グラフライン５１０はタングステン層が蒸着された後に８５０℃の温度で約４０分以下の時間の間に窒素アニーリング工程を実施して形成されたコンタクトのコンタクト抵抗を示す。グラフライン５２０は窒素アニーリング工程後に、反応炉で８５０℃の温度で急速熱処理（ｒａｐｉｄｔｈｅｒｍａｌｐｒｏｃｅｓｓｉｎｇ；ＲＴＰ）による選択的酸化工程により形成されたコンタクトのコンタクト抵抗を示す。グラフライン５３０は窒素アニーリング工程後に、反応炉で８５０℃の温度で選択的酸化工程により形成されたコンタクトのコンタクト抵抗を示す。

図８に示すように、グラフライン５５０はアニーリング工程が実施されない従来のタングステン／窒化タングステン／ポリコンタクト構造物で約５００ＭΩ／コンタクトで測定されたコンタクト抵抗を示す。窒素アニーリングが実施される場合、グラフライン５４０に図示されたように、コンタクト抵抗は約１００ＭΩ／コンタクトに減少する。抵抗の減少はポリシリコン層１０４または窒化タングステン／ポリ層１０４、１０６間の境界で生成された非結晶質層の表面上に残留した本来の酸化物層が窒素アニーリング工程により部分的に除去されるために発生する。特に、反応炉内で選択的酸化が実施される場合、グラフライン５６０により図示されたコンタクト抵抗は数ＧΩ／コンタクトまで増加する。これは酸化反応により生成された酸化剤が窒化タングステン／ポリ層１０４、１０６間の境界に拡散し、シリコン酸化膜のような絶縁層を形成するために発生する。このように、コンタクトの高い抵抗により、相当に小さい電流がコンタクト構造物内で流れることになる。

一方、コンタクトがタングステン／窒化タングステン／タングステンシリサイド／ポリコンタクト構造１１０、１０８、１０６及び１０４で窒素アニーリング工程の実施により形成される場合、タングステンシリサイド層が窒化タングステンの蒸着中に窒化タングステン／ポリ層間の境界で非結晶質層または絶縁層の形成を防止するので、グラフライン５１０に図示されたように、約２００ｋΩ／コンタクトの相対的に低いコンタクト抵抗が得られる。同様に、急速熱処理（ＲＴＰ）による選択的酸化工程が実施される場合、コンタクト抵抗５２０の増加は相対的に無視できる。コンタクトが反応炉で選択的酸化工程により形成される場合、コンタクト抵抗は急速熱処理（ＲＴＰ）による選択的酸化工程によるコンタクト抵抗に比べて約１０倍増加する。しかし、コンタクト抵抗は反応炉の選択的酸化による従来のコンタクト構造物５６０と比較すると、約５００倍あるいはそれ以上に減少する。この結果は、タングステンシリサイド層１０６が、窒化タングステン／ポリ層１０８、１０４間の境界に酸化剤が拡散することを防止して、酸窒化シリコン（ｓｉｌｉｃｏｎｏｘｙｎｉｔｒｉｄｅ）のような絶縁体の形成を防止することにより発生する。

以上、本発明の実施例について詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想及び精神を離れることなく、本発明を修正または変更できるであろう。

また、上述した実施形態は半導体構造物を製作するための前記構造及び代表的な工程を説明しているが、他の工程及び構造も本発明の範囲内で実施することが可能である。本発明が属する技術分野において通常の知識を有するものであれば、他の工程及び構造を有する実施及び一般の変更が可能である。

タングステンポリゲート構造を有する従来のＭＯＳトランジスターを図示した断面図である。本発明の実施形態による金属多結晶シリコンゲート構造を有するＭＯＳトランジスターを図示した断面図である。本発明の実施形態による図２に図示されたＭＯＳトランジスターの製造方法を図示した断面図である。本発明の実施形態による図２に図示されたＭＯＳトランジスターの製造方法を図示した断面図である。本発明の実施形態による図２に図示されたＭＯＳトランジスターの製造方法を図示した断面図である。本発明の実施形態による図２に図示されたＭＯＳトランジスターの製造方法を図示した断面図である。本発明の他の実施形態によるタングステンポリゲート構造を図示した断面図である。従来のタングステンポリコンタクト構造物と本発明の実施形態によるタングステンポリコンタクト構造物のコンタクト抵抗を比較したグラフである。

符号の説明

１０シリコン基板
１２ゲート誘電層
１４多結晶シリコン層
１６障壁層
１８タングステン層
２０ゲート積層物
２２ゲートキャッピング層
１００半導体基板
１０２ゲート誘電層
１０４多結晶シリコン層
１０６界面反応防止層
１０８障壁層
１１０金属層
１１２ゲート積層物
１１４ゲートキャッピング層
１１６ソース／ドレーン領域
１２０トランジスター
２００半導体基板
２０２多結晶シリコン層のパターン
２０４金属層間絶縁層
２０６ビアホール
２０８界面反応障壁層２０８
２１２タングステン層

Claims

半導体基板上に形成された誘電層と、
前記誘電層上に形成された多結晶シリコン層と、
前記多結晶シリコン層上に形成され、前記多結晶シリコン層とその上に連続的に形成された物質層との間の反応を防止するための構造を有する界面反応防止層と、
前記界面反応防止層上に形成された障壁層と、
前記障壁層上に形成された金属層と、
を含むことを特徴とする半導体装置。
前記金属層はタングステンを含むことを特徴とする請求項１に記載の半導体装置。
前記障壁層は窒化タングステンを含むことを特徴とする請求項１に記載の半導体装置。
前記界面反応防止層はメタルシリサイドを含むことを特徴とする請求項１に記載の半導体装置。
半導体基板上に形成されたゲート誘電層と、
前記ゲート誘電層上に形成され、前記ゲート誘電層上に配置された多結晶シリコン層と、
前記多結晶シリコン層上に配置された界面反応防止層と、
前記界面反応防止層上に形成された窒化タングステン障壁層と、
前記障壁層上に配置されたタングステン層と、を有するゲートの積層物を含むことを特徴とするＭＯＳトランジスター。
前記界面反応防止層はタングステンシリサイドを含むことを特徴とする請求項５に記載のＭＯＳトランジスター。
前記メタル層上に配置されたゲートキャッピング層をさらに含むことを特徴とする請求項５に記載のＭＯＳトランジスター。
半導体基板上に誘電層を形成する段階と、
前記誘電層上に多結晶シリコン層を形成する段階と、
前記多結晶シリコン層上に界面反応防止層を形成する段階と、
前記界面反応防止層上に窒化金属障壁層を形成する段階と、
前記窒化金属障壁層上に金属層を形成する段階と、
を含むことを特徴とする半導体装置の製造方法。
前記金属層を形成する段階はタングステン層を形成する段階を含むことを特徴とする請求項８に記載の半導体装置の製造方法。
前記窒化金属障壁層を形成する段階は窒化タングステン障壁層を形成する段階を含むことを特徴とする請求項８に記載の半導体装置の製造方法。
前記界面反応防止層を形成する段階はメタルシリサイド層を形成する段階を含むことを特徴とする請求項８に記載の半導体装置の製造方法。
前記メタルシリサイド層を形成する段階は、
前記多結晶シリコン層上に第１金属層を蒸着する段階と、
前記第１金属層を熱処理して前記第１金属層を前記多結晶シリコン層と反応させる段階と、
を含むことを特徴とする請求項１１に記載の半導体装置の製造方法。
前記第１金属層を蒸着する段階は、前記多結晶シリコン層上の前記第１金属層をスパッタリングする段階を含むことを特徴とする請求項１２に記載の半導体装置の製造方法。
前記第１金属層を蒸着する段階は、化学気相蒸着を利用して前記多結晶シリコン層上に前記第１金属層を蒸着する段階を含むことを特徴とする請求項１２に記載の半導体装置の製造方法。
前記第１金属層を蒸着する段階は、原子層蒸着を利用して前記多結晶シリコン層上に前記第１金属層を蒸着する段階を含むことを特徴とする請求項１２に記載の半導体装置の製造方法。
前記金属層を熱処理する段階は、前記金属層を窒素雰囲気で約８５０℃の温度で熱処理する段階を含むことを特徴とする請求項１２に記載の半導体装置の製造方法。
前記メタルシリサイド層を形成する段階は前記多結晶シリコン層上に金属シリサイド層を蒸着する段階を含むことを特徴とする請求項１１に記載の半導体装置の製造方法。
前記金属シリサイド層を蒸着する段階は、前記多結晶シリコン層上に前記金属シリサイド層をスパッタリングする段階を含むことを特徴とする請求項１７に記載の半導体装置の製造方法。
前記金属シリサイド層を蒸着する段階は、化学気相蒸着を利用して前記多結晶シリコン層上に前記金属シリサイド層を蒸着する段階を含むことを特徴とする請求項１７に記載の半導体装置の製造方法。
前記金属シリサイド層を蒸着する段階は、原子層蒸着を利用して前記多結晶シリコン層上に前記金属シリサイド層を蒸着する段階を含むことを特徴とする請求項１７に記載の半導体装置の製造方法。
前記界面反応防止層を形成する段階、前記障壁層を形成する段階、及び前記金属層を形成する段階は、全てインサイチュ（ｉｎ−ｓｉｔｕ）またはエクスサイチュ（ｅｘ−ｓｉｔｕ）で実施することを特徴とする請求項８に記載の半導体装置の製造方法。
半導体基板上にゲート誘電層を形成する段階と、
前記誘電層上に多結晶シリコン層を形成する段階と、
前記多結晶シリコン層上に界面反応防止層を形成する段階と、
前記界面反応防止層上に窒化タングステン障壁層を形成する段階と、
前記障壁層上にタングステンを形成する段階と、
を含むことを特徴とするＭＯＳトランジスターの製造方法。
前記界面反応防止層を形成する段階はタングステンシリサイド層を形成する段階を含むことを特徴とする請求項２２に記載のＭＯＳトランジスターの製造方法。
前記界面反応防止層を形成する段階は、
前記多結晶シリコン層上に第１タングステン層を蒸着する段階と、
前記第１タングステン層が前記多結晶シリコン層と反応するように前記第１タングステン層を熱処理する段階と、
を含むことを特徴とする請求項２２に記載のＭＯＳトランジスターの製造方法。
前記第１タングステン層を蒸着する段階は、
前記第１タングステン層をスパッタリングする段階、
化学気相蒸着により前記第１タングステン層を蒸着する段階、または
原子蒸着層により前記第１タングステン層を蒸着する段階、
を含むことを特徴とする請求項２４に記載のＭＯＳトランジスターの製造方法。
前記第１タングステン層を熱処理する段階は、６００°以上の温度で前記第１タングステン層を熱処理する段階を含むことを特徴とする請求項２４に記載のＭＯＳトランジスターの製造方法。
前記界面反応防止層を形成する段階は、タングステンシリサイド層を蒸着する段階を含むことを特徴とする請求項２２に記載のＭＯＳトランジスターの製造方法。
前記タングステンシリサイド層を蒸着する段階は、
前記タングステンシリサイド層をスパッタリングする段階、
化学気相蒸着により前記タングステンシリサイド層を蒸着する段階、または
原子層蒸着により前記タングステンシリサイド層を蒸着する段階、
を含むことを特徴とする請求項２７に記載のＭＯＳトランジスターの製造方法。
前記原子層蒸着工程を利用する段階は、タングステン層とシリコン層とが交代に化学的吸着されてタングステンシリサイド層が蒸着されることを特徴とする請求項２８に記載のＭＯＳトランジスターの製造方法。
前記界面反応防止層を形成する段階、前記障壁層を形成する段階、及び前記タングステン層を形成する段階はインサイチュ（ｉｎ−ｓｉｔｕ）またはエクスサイチュ（ｅｘ−ｓｉｔｕ）で実施することを特徴とする請求項２２に記載のＭＯＳトランジスターの製造方法。
前記タングステン層、前記障壁層、前記界面反応防止層がゲート電極を形成するようにパターニングする段階と、
前記ゲート電極及び前記基板を選択的に酸化する段階と、をさらに含むことを特徴とする請求項２２に記載のＭＯＳトランジスターの製造方法。
前記パターニングする段階以前に前記タングステン層上にゲートキャッピング層を形成する段階をさらに含むことを特徴とする請求項３１に記載のＭＯＳトランジスターの製造方法。
上部に誘電層を有する基板と、
前記誘電層上に配置された多結晶シリコン層と、
前記多結晶シリコン層の上に形成された金属層と、
前記多結晶シリコン層と前記金属層との間に形成された障壁層と、
前記多結晶シリコン層と前記金属層との間に形成され、前記障壁層と区別され、前記障壁層の形成時に化学反応を防止する構造を有する追加層と、
を含むことを特徴とする半導体装置。
前記追加層は酸化剤が前記障壁層と前記多結晶シリコン層との間の界面に拡散することを防止する構造を有することを特徴とする請求項３３に記載の半導体装置。
前記化学反応のうちの一つにより相対的に高い抵抗層を形成することを特徴とする請求項３３に記載の半導体装置。
前記追加層は前記多結晶シリコン層と前記障壁層との間に形成されたタングステンシリサイド層であることを特徴とする請求項３３に記載の半導体装置。
前記障壁層は前記タングステンシリサイド層上に形成された窒化タングステン層であることを特徴とする請求項３６に記載の半導体装置。
前記金属層はタングステン層であることを特徴とする請求項３６に記載の半導体装置。
前記タングステン層上に形成された窒化シリコン層をさらに含むことを特徴とする請求項３３に記載の半導体装置。
半導体基板上に誘電層を形成する段階と、
前記誘電層上に蒸着された多結晶シリコン層を形成する段階と、
前記多結晶シリコン層上にタングステンシリサイド層を形成する段階と、
前記タングステンシリサイド層上に窒化タングステン層を形成する段階と、
前記窒化タングステン層上にタングステン層を形成する段階と、
を含むことを特徴とする半導体装置の製造方法。
前記タングステンシリサイド層を形成する段階は、タングステンシリサイド層を蒸着する段階を含むことを特徴とする請求項４０に記載の半導体装置の製造方法。
前記タングステンシリサイド層を形成する段階は、前記多結晶シリコン層上にタングステン層を形成する段階と、前記多結晶シリコン層上の前記タングステン層をタングステンシリサイド層に転換する段階と、を含むことを特徴とする請求項４０に記載の半導体装置の製造方法。
前記多結晶シリコン層上の前記タングステン層をタングステンシリサイド層に転換する段階は、前記多結晶シリコン層上の前記タングステン層を熱処理して前記タングステンシリサイド層を形成する段階を含むことを特徴とする請求項４２に記載の半導体装置の製造方法。
前記タングステン層を熱処理する段階は、前記タングステン層を窒素雰囲気または大気中で熱処理する段階を含むことを特徴とする請求項４３に記載の半導体装置の製造方法。
前記タングステン層を熱処理する段階は、前記タングステン層を真空中で熱処理する段階を含むことを特徴とする請求項４３に記載の半導体装置の製造方法。
多結晶シリコン層と、
前記多結晶シリコン層上に配置された誘電層と、
前記誘電層内部に形成されたコンタクトホールと、
前記コンタクトホール内の前記誘電層上に配置され、前記コンタクトホール内部の前記多結晶シリコン層と隣接する界面反応障壁と、
前記界面反応障壁上に配置された第２障壁層と、
前記第２障壁層上に形成された第２金属連結層と、
を含むことを特徴とする半導体コンタクト構造物。
前記界面反応障壁はタングステンシリサイドを実質的に含むことを特徴とする請求項４６に記載の半導体コンタクト構造物。
基板上に形成された多結晶シリコン層に開口されたコンタクトホールを有する層間絶縁層を形成する段階と、
前記コンタクトホール内部及び前記層間絶縁層上に、前記コンタクトホール内の前記多結晶シリコン層と隣接する界面障壁層を形成する段階と、
前記界面反応障壁層上に第２障壁層を形成する段階と、
前記第２障壁層上に連結層を形成する段階と、
を含むことを特徴とする半導体基板上にコンタクト構造物を形成する方法。
前記内部にコンタクトホールを有する層間絶縁層を形成する段階は、
前記半導体基板上に層間絶縁層を形成する段階と、
前記層間絶縁層内にコンタクトホールを生成する段階と、
前記層間絶縁層の前記コンタクトホール内に多結晶シリコン層を形成する段階と、
を含むことを特徴とする請求項４８に記載の半導体基板上にコンタクト構造物を形成する方法。
前記内部にコンタクトホールを有する層間絶縁層を形成する段階は、
前記半導体基板上に前記多結晶シリコン層を形成する段階と、
前記多結晶シリコン層が多結晶シリコンラインを形成するようにパターニングする段階と、
前記基板及び前記多結晶シリコンライン上に層間絶縁層を形成する段階と、
前記多結晶シリコンラインの一地点で前記層間絶縁層の内部にコンタクトホールを生成する段階と、
を含むことを特徴とする請求項４８に記載の半導体基板上にコンタクト構造物を形成する方法。