JP2004347358A - 変位測定装置 - Google Patents

Abstract

【課題】高精度で再現性に優れた原点検出を可能にする。
【解決手段】メイントラック用検出器２１から出力される２相メイン信号Ａ１，Ａ２を内挿回路３１に供給して原点パルス信号Ｚのパルス幅に対応する位相差を有する２相の内挿メイン信号Ａ１’，Ｂ１’を生成する。サブトラック用検出器２２から出力される２相の原点検出用信号Ａ２，Ｂ２を内挿回路３２に供給して原点パルス信号のパルス幅に対応する位相差よりも大きい位相差を有する２相の内挿原点検出用信号Ａ２’，Ｂ２’を生成する。これら内挿信号Ａ１’，Ｂ１’，Ａ２’，Ｂ２’から特定の位相タイミングに内挿された第１及び第２の内挿パルス信号Ｐ１，Ｐ２を生成し、これらの位相が一致したときに原点パルス信号Ｚを出力する。
【選択図】 図４

Description

【０００１】
【発明の属する技術分野】
本発明は、光電式、電磁誘導式、磁気インピーダンス式、レーザ干渉式及びその他の方式によるエンコーダ等の変位測定装置に関し、特に原点検出を伴う変位測定装置に関する。
【０００２】
【従来の技術】
被測定物の相対移動量を測定するための変位測定装置、特にインクリメンタル型のエンコーダでは、メインスケールとこれに対向するインデックススケールとに原点を検出するための原点検出用パターンを形成しておき、電源投入時や任意の時点で、原点検出用パターンを検出し、その原点検出パルスをトリガ信号としてゼロセットやプリセット等を行うようにしている。
【０００３】
この種の原点検出を伴う光電式エンコーダでは、スケール間のギャップが広くても、急峻な原点検出パルスが再現性良く得られることが必要である。例えば、下記特許文献１に開示された光電式エンコーダでは、メインスケールから得られた変位信号と原点補助信号とで原点検出パルスを生成することにより、原点検出パルスを変位信号（メイン信号）の周期に基づくパルス幅まで急峻にしている。また、この変位測定装置は、原点検出パルスが変位信号と同期しているため、再現性にも優れるという利点がある。
【０００４】
また、特許文献２に開示された変位測定装置は、メイン信号の特定の位相領域、例えば主信号が２相出力信号である場合、Ａ相と、これより９０°位相が進んだＢ相とが共に正となる位相領域で原点検出パルスが出力されるように、メイン信号の位相を切り替えるようにしている。
【０００５】
【特許文献１】
特開平１０−１２２９０８号公報（段落０００８〜０００９、図３）
【特許文献２】
特開２００２−１１６０６０公報（段落００２６、図１）
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した特許文献１に開示された変位測定装置では、原点検出パルスの分解能がメインスケールから得られる変位信号（メイン信号）の分解能に制限されるので、メイン信号を分割してより高精度な測定を行う場合の原点検出パルスとしては、精度的な要求を満たさないという問題がある。
【０００７】
また、特許文献２に開示された変位測定装置では、メイン信号の特定の位相領域と原点検出パルスの出力タイミングとの同期は図っているものの、原点検出パルスの出力タイミングがメイン信号の特定の位相領域内でばらつくことがある。このようなバラツキが生じる原因としては、原点検出用パターンの検出信号の変動が挙げられ、この検出信号の変動は、スケールと検出器とのギャップ変動、ローリング、ピッチング、温度変動等によって発生する。このような原点検出パルスの出力タイミングにバラツキが生じると、得られる測定値が原点検出のたびに異なってしまい、再現性が低下する。特に微細測定を可能にするため、メイン信号を高分割して最小読取り値をより細かくした変位測定装置では、原点検出パルスの出力タイミングのバラツキが、数カウント分の指示値のバラツキにつながるので、測定精度に大きな影響を与えてしまう。
【０００８】
本発明は、このような問題点に鑑みなされたもので、高精度で再現性に優れた原点検出が可能な変位測定装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明に係る変位測定装置は、測定軸に沿った変位測定用のメイントラックが形成されると共にこのメイントラックによる変位測定範囲の一部にのみ原点検出用のサブトラックが形成されたメインスケールと、このメインスケールに対して相対移動可能に配置され前記メイントラックと対向して前記メインスケールに対する相対移動によって第１の波長の多相メイン信号を出力するメイントラック用検出器と、このメイントラック用検出器と共に前記メインスケールに対して相対移動可能に配置され前記サブトラックと対向して前記サブトラックに対する相対移動によって前記第１の波長とは異なる第２の波長の多相原点検出用信号を出力するサブトラック用検出器と、前記多相メイン信号から前記多相メイン信号の特定の位相タイミングに内挿された第１の内挿パルス信号を生成すると共に前記多相原点検出用信号から前記多相原点検出用信号の特定の位相タイミングに内挿された第２の内挿パルス信号を生成し、前記第１及び第２の内挿パルス信号の位相が一致したときに前記第１及び第２の内挿パルス信号から原点パルス信号を生成し出力する原点検出回路とを備えたことを特徴とする。
【００１０】
すなわち、本発明では、メインスケールに、変位測定用のメイントラックと共に原点検出用のサブトラックが、その変位測定範囲の一部にのみ形成され、メイントラックの検出信号であるメイン信号と、サブトラックの検出信号である原点検出用信号とは、波長が異なっている。そして、多相のメイン信号からメイン信号の特定の位相タイミングに同期した第１の内挿パルス信号が生成されると共に、多相の原点検出用信号から原点検出用信号の特定の位相タイミングに同期した第２の内挿パルス信号が生成され、両内挿パルスの位相が一致したときに原点パルス信号を出力するようにしている。
【００１１】
本発明によれば、第１及び第２の内挿パルスが、メイン信号の特定の位相タイミングに内挿されたものであるから、メイン信号よりも高精度のパルスであり、これら第１及び第２の内挿パルスから作られた原点パルス信号も、また高精度のパルスとなる。しかも、原点パルス信号は、メイン信号の特定の位相タイミングと同期しているので、測定値の最小桁まで移動方向に依存せず、再現性を確保することができる。
【００１２】
なお、本発明の一実施形態においては、前記原点検出回路は、前記多相メイン信号を合成して前記メイン信号に内挿され前記原点パルス信号のパルス幅に対応する位相差を有する２相の内挿メイン信号を生成する第１の内挿回路と、前記複数の原点検出用信号を合成して前記原点検出用信号に内挿され前記原点パルス信号のパルス幅に対応する位相差よりも大きい位相差を有する２相の内挿原点検出用信号を生成する第２の内挿回路と、前記２相の内挿メイン信号をそれぞれ２値化して２相のメイン位相信号を生成する第１の位相信号生成回路と、前記２相の内挿原点検出用信号をそれぞれ２値化して２相の原点検出用位相信号を生成する第２の位相信号生成回路と、前記２相のメイン位相信号及び原点検出用位相信号から前記第１及び第２の内挿パルス信号を生成すると共に前記第１及び第２の内挿パルス信号のいずれか一方を他方のゲート信号とすることにより、前記ゲート信号でゲートされた他方の内挿パルス信号を前記原点パルス信号として出力する原点パルス生成回路とを備えることにより構成することができる。ここで、第１及び第２の内挿回路としては、抵抗分割回路を用いることができ、原点検出回路を極めて簡単な構成とすることができる。
【００１３】
なお、サブトラックは、メインスケールの全長にわたって設ける必要は無く、第１の波長をλ１、第２の波長をλ２、λ２＞λ１としたとき、サブトラックの測定軸方向の長さＤが、Ｄ≦λ１×λ２／（λ２−λ１）に設定され、この長さＤの範囲内で、第１及び第２の内挿パルスの位相が１回だけ一致するように形成することもできる。このため、サブトラックに要求される精度を確保するための製造技術は、スケール全体に形成される場合よりも低くて良く、処理回路の構成も簡単になる。
【００１４】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施形態に係る変位測定装置について説明する。
図１は、本発明を反射型光電式リニアエンコーダに適用した実施形態におけるスケール部分と検出ヘッド部分を示す模式的平面図である。
図１において、測定軸Ｘ方向に延びるメインスケール１に対して、検出ヘッド２が、測定軸Ｘ方向に移動可能に所定ギャップを介して対向配置されている。メインスケール１は、ガラス等からなるスケール基板１１上に変位測定用のメイントラック１２及び原点検出用のサブトラック１３を形成したものである。メイントラック１２は、反射部１２ａと非反射部１２ｂとを所定のピッチλ１で交互に配置して構成されている。また、サブトラック１２ｂは、メイントラック１２による測定範囲の原点検出すべき１箇所又は複数箇所に孤立的に設けられている。サブトラック１３は、反射部１３ａと非反射部１３ｂとをピッチλ１とは異なる所定のピッチλ２で交互に配置して構成されている。サブトラック１３の測定軸Ｘ方向の長さＤは、λ２＞λ１としたとき、例えば下記数１の条件を満たす長さとする。
【００１５】
【数１】
Ｄ≦λ１×λ２／（λ２−λ１）
【００１６】
そして、この長さＤの範囲内で、メイントラック１２の反射部１２ａ、非反射部１２ｂの位相が、サブトラック１３の反射部１３ａ、非反射部１３ｂの位相と１回だけ一致するように形成する。
【００１７】
検出ヘッド２は、メインスケール１に対して相対移動可能に配置され、メイントラック１２と対向し測定軸Ｘ方向の移動によって第１の波長λ１の２相メイン信号Ａ１，Ｂ１を出力するメイントラック用検出器２１と、サブトラック１３と対向し測定軸Ｘ方向の移動によって第２の波長λ２の２相原点検出用信号Ａ２，Ｂ２を出力するサブトラック用検出器２２とを備えている。図２は、このうちメイントラック用検出器２１を模式的に拡大して示す側面図である。メイントラック用検出器２１は、ＬＥＤ等の光源２３からの光を、ピッチλ１で形成された透過型光学格子である光源用インデックス２４を介してメインスケール１２に照射する。メインスケール１２から反射された光は、アモルファスシリコン等の受光素子アレイ２５がピッチλ１で形成された受光部２６にて受光される。なお、図では詳細に示されていないが、光源用インデックス２４は、位相を９０°ずらして２種類形成され、これに対応するように受光部２６も２つ形成されており、これにより、２つの受光部２６から２相のメイン信号Ａ１，Ｂ１が出力されるように構成されている。
【００１８】
なお、サブトラック用検出器２２についても、図２に示す構成とすることができるが、図３に示すように、メイントラック用検出器２１の光源用インデックス２４と、サブトラック用検出器２２の光源用インデックス２７とに共通の光源２９からの光を照射してメイントラック１２及びサブトラック１３をそれぞれ受光部２６，２８で受光する構成とすることにより、検出ヘッド２の構成を簡素化することができる。
【００１９】
図４は、原点検出回路の構成を示す回路図である。
メイントラック用検出器２１から出力される２相メイン信号Ａ１，Ｂ１及びサブトラック用検出器２２から出力される２相原点検出用信号Ａ２，Ｂ２は、それぞれ内挿回路３１，３２に入力されている。内挿回路３１，３２は、それぞれ３つの抵抗Ｒ１１，Ｒ１２，Ｒ１３及びＲ２１，Ｒ２２，Ｒ２３を直列に接続してなる抵抗分割回路により構成され、抵抗分割回路の各両端に信号Ａ１，Ｂ１及びＡ２，Ｂ２がそれぞれ供給され、中間点からそれぞれ２相の内挿メイン信号Ａ１’、Ｂ１’及び内挿原点検出用信号Ａ２’，Ｂ２’が出力されるように構成されている。
【００２０】
内挿メイン信号Ａ１’、Ｂ１’及び内挿原点検出用信号Ａ２’，Ｂ２’は、それぞれ位相信号生成回路３３及び３４に入力されている。位相信号生成回路３３，３４は、それぞれ２つのコンパレータ３３ａ，３３ｂ及び３４ａ，３４ｂからなり、内挿メイン信号Ａ１’、Ｂ１’及び内挿原点検出用信号Ａ２’，Ｂ２’を、それぞれ基準レベル（例えば０レベル）でスライスして、２値化された位相情報を含むメイン位相信号φＡ１、φＢ１及び原点検出用位相信号φＡ２、φＢ２を出力する。これらのメイン位相信号φＡ１、φＢ１及び原点検出用位相信号φＡ２、φＢ２は、原点パルス生成回路３５に入力されている。原点パルス生成回路３５は、３つのＡＮＤゲート３５ａ，３５ｂ，３５ｃから構成されている。ＡＮＤゲート３５ａは、メイン位相信号φＡ１、φＢ１を入力し、位相信号φＡ１と、位相信号φＢ１の反転信号とを論理積して、第１の内挿パルスＰ１を出力する。ＡＮＤゲート３５ｂは、原点検出用位相信号φＡ２、φＢ２を入力し、位相信号φＡ２と、位相信号φＢ２の反転信号とを論理積して、第２の内挿パルスＰ１を出力する。ＡＮＤゲート３５ｃは、これら第１及び第２の内挿パルスＰ１，Ｐ２を論理積して原点パルス信号Ｚを出力する。
【００２１】
次に、このように構成された原点検出回路の動作について説明する。
図５（ａ）は、メイントラック用検出器２１から出力される２相のメイン信号Ａ１，Ｂ１、同図（ｃ）は、サブトラック用検出器２２から出力される２相の原点検出用信号Ａ２，Ｂ２をそれぞれ示す波形図である。同図に示すように、メイン信号Ａ１，Ｂ１は、波長λ１のサイン波であり、互いに９０°の位相差を有する。また、原点検出用信号Ａ２，Ｂ２は、波長λ２のサイン波であり、互いに９０°の位相差を有する。メイン信号Ａ１，Ｂ１が内挿回路３１に入力されると、抵抗分割回路の各中間点での信号は、両者の抵抗比に応じた合成出力となる。
いま、メイン信号Ａ１，Ｂ１を、
【００２２】
【数２】
Ａ１＝Ａ ｃｏｓθ
Ｂ１＝Ａ ｓｉｎθ
【００２３】
とし、抵抗分割回路の各抵抗値をＲ１，Ｒ２，Ｒ３とすると、内挿メイン信号Ａ１’Ｂ１’は、次のように表わすことができる。
【００２４】
【数３】
Ａ１’＝Ｂ ｓｉｎ（θ＋α）
Ｂ１’＝Ｃ ｓｉｎ（θ＋β）
但し、
Ｂ＝Ａ・√｛Ｒ１^２＋（Ｒ２＋Ｒ３）^２｝／（Ｒ１＋Ｒ２＋Ｒ３）
Ｃ＝Ａ・√｛（Ｒ１＋Ｒ２）^２＋Ｒ３^２｝／（Ｒ１＋Ｒ２＋Ｒ３）
【００２５】
抵抗値Ｒ１，Ｒ２，Ｒ３を任意の値に設定することにより、α，βを任意の値に設定することができる。図５（ｂ）は、メイン信号Ａ１，Ｂ１を位相シフトして、内挿メイン信号Ａ１’Ｂ１’を生成した例を示している。同様にして、原点検出用信号Ａ２，Ｂ２についても、内挿回路３２で任意に位相シフトすることにより、図５（ｄ）に示すような内挿原点検出用信号Ａ２’Ｂ２’が得られる。
【００２６】
このようにして求められた内挿メイン信号Ａ１’，Ｂ１’及び内挿原点検出用信号Ａ２’，Ｂ２’は、位相信号生成回路３３，３４により基準レベルで２値化されて、図６に示すように、位相信号φＡ１、φＢ１及びφＡ２、φＢ２が生成される。これらの位相信号φＡ１、φＢ１及びφＡ２、φＢ２は、内挿メイン信号Ａ１’，Ｂ１’及び内挿原点検出用信号Ａ２’，Ｂ２’の位相情報のみを保持している。これら位相信号φＡ１、φＢ１及びφＡ２、φＢ２が原点パルス生成回路３５のＡＮＤゲート３５ａ，３５ｂに与えられ、図６（ａ）に示すように、位相信号φＡ１、φＢ１の位相がずれている部分のみがアクティブとなる第１のパルスＰ１が生成されると共に、図６（ｂ）に示すように、位相信号φＡ２、φＢ２の位相がずれている部分のみがアクティブとなる第２のパルスＰ２が生成される。これら第１及び第２のパルスＰ１，Ｐ２は、メイン信号Ａ１，Ｂ１及び原点検出用信号Ａ２，Ｂ２の特定の位相タイミングに同期したパルスとなる。また、第２のパルスＰ２のパルス幅は、第１のパルスＰ１のパルス幅よりも大きく設定されている。この位相タイミング及びパルス幅は、前述した内挿回路３１，３２の抵抗値によって任意の値に設定することが可能である。
【００２７】
図７は、このようにして生成された第１のパルスＰ１及び第２のパルスＰ２並びにこれらパルスＰ１，Ｐ２から生成される原点パルス信号Ｚを示す波形図である。第１のパルスＰ１と第２のパルスＰ２とは、その周期がそれぞれλ１，λ２と異なっているため、両者の位相が合致したタイミングでＡＮＤゲート３５ｃから原点パルス信号Ｚが出力される。
【００２８】
いま、一例として波長λ１＝２０．０μｍ、波長λ２＝２０．５μｍに設定したとすると、数１からサブトラック１３の長さＤは、
【００２９】
【数４】

【００３０】
となり、サブトラック１３の長さＤをＤ≦８２０μｍに設定すれば、長さＤの範囲で１つの原点パルス信号Ｚを生成することができる。図８は、第１及び第２のパルスＰ１，Ｐ２の位相と、原点パルス信号Ｚの生成タイミングを示した図である。図中ハッチングで示した部分がパルスがアクティブになる位相である。この図から明らかなように、第１のパルスＰ１のアクティブになる位相と第２のパルスＰ２のアクティブになる位相とを内挿回路３１，３２の抵抗値によって任意に設定することにより、任意の場所で原点パルス信号Ｚを出力させることができる。一例としては、最も測定精度が高くなるメイン信号Ａ１，Ｂ２に対して４５°±５°の範囲に発生するパルスとする。
【００３１】
そして、この装置によれば、原点パルス信号Ｚは、第１のパルスＰ１を第２のパルスＰ２でゲートすることにより生成されたものであるから、メイン信号Ａ１，Ｂ１の特定の位相タイミングに同期し、且つメイン信号Ａ１，Ｂ１の周期よりも十分に短い高精度なパルスとなる。しかも、その構成も簡単であるという利点がある。
また、第１の波長と第２の波長との比λ１／λ２が一定であれば、波長λ１，λ２が異なっても、内挿回路３１，３２の設定抵抗値を共通とすることができるので、図４に示した原点検出回路をＩＣ化することもできる。
【００３２】
なお、本発明は上記実施形態に限定されるものではない。
上記実施形態では、内挿回路３１，３２として抵抗直列回路を使用した。このように内挿回路３１，３２を抵抗直列回路で構成すると、前述のように比較的簡単な回路で原点検出が可能であるが、この他、Ａ／Ｄコンバータ及びＦＭ変調方式の内挿回路を用いた場合でも、高精度な原点検出が可能である。
以下、一例を示す。いま、第１の波長と第２の波長の比λ１／λ２が、
【００３３】
【数５】
λ１／λ２＝１２８／１２９＝２５６／２５８
【００３４】
であるとし、Ｄ１をλ１の位相を表わす８ビットのディジタルデータ（００〜ＦＦｈ）、Ｄ２をλ２の位相を表わす８ビットのディジタルデータ（００〜ＦＦｈ）とする。この場合、図９に示すように、データＤ１の更新周期は、λ１／２５６、データＤ２の更新周期は、λ２／２５６＝（λ１×２５８／２５６）／２５６となる。ここで、図示のように、
・Ｄ１＝８０ｈのとき、Ｐ１発生
・Ｄ２＝８０ｈのとき、Ｐ２発生
と設定すると、上記と同様に、
・Ｐ１のパルス幅＝λ１／２５６
・Ｐ２のパルス幅＝λ２／２５６
となる。原点Ｚを、
Ｚ＝Ｐ１（論理積）Ｐ２
とすると、Ｐ２の周期は、λ２＝（１＋２／２５６）λ１であるため、λ１とλ２の位相が一致したとき、すなわちＤ１＝Ｄ２＝８０ｈのときのみ、原点Ｚにパルスが発生する。
【００３５】
以上の方法の場合、メイントラック及びサブトラックに、Ａ／Ｄコンバータ又はＦＭ変調による内挿回路が必要であるが、メイントラックは既に最小分解能を得るため、内挿回路を有しているのが一般的であるため、サブトラックのみへの内挿回路の追加で上記方式は実現可能である。
【００３６】
なお、本発明は、上述した光電式リニアエンコーダに限定されるものではなく、変位信号として多相（例えば２相、３相、４相等）のメイン信号（例えば正弦波状信号）が得られる各種エンコーダ（光電式、電磁誘導式、磁気インピーダンス式、レーザ干渉式及びその他の方式）などに適用可能である。
【００３７】
【発明の効果】
以上述べたように、本発明によれば、第１及び第２の内挿パルスが、メイン信号の特定の位相タイミングに内挿されたものであるから、メイン信号よりも高精度のパルスであり、これら第１及び第２の内挿パルスから原点パルス信号を生成するので、原点パルス信号を高精度のパルスとすることができ、しかも、原点パルス信号は、メイン信号の特定の位相タイミングと同期しているので、測定値の最小桁まで移動方向に依存せず、再現性を確保することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る反射型光電式リニアエンコーダのメインスケール及び検出ヘッド部分を示す概略的な平面図である。
【図２】同メインスケール及び検出ヘッド部分の概略的な側面図である。
【図３】同メインスケール及び検出ヘッド部分の変形例を示す概略的な側面図である。
【図４】本実施形態に係る原点検出回路の回路図である。
【図５】同原点検出回路に入力されるメイン信号Ａ１，Ｂ１、原点検出用信号Ａ２，Ｂ２及びそれらの内挿信号Ａ１’，Ｂ１’，Ａ２’，Ｂ２’を示す波形図である。
【図６】同内挿信号Ａ１’，Ｂ１’，Ａ２’，Ｂ２’、位相信号φＡ１，φＢ１，φＡ２，φＢ２並びに第１及び第２のパルスＰ１，Ｐ２を示す波形図である。
【図７】同第１及び第２のパルスＰ１，Ｐ２と原点検出パルスＺとを示す波形図である。
【図８】同第１及び第２のパルスＰ１，Ｐ２の位相と原点検出パルスＺとを示すタイミング図である。
【図９】本発明の他の実施形態に係る位相を示すディジタルデータＤ１，Ｄ２と原点検出パルスとの関係を示すタイミング図である。
【符号の説明】
１…メインスケール、２…検出ヘッド、１１…スケール基板、１２…メイントラック、１３…サブトラック、２１…メイントラック用検出器、２２…サブトラック用検出器、３１，３２…内挿回路、３３，３４…位相信号生成回路、３５…原点パルス生成回路。

Claims (3)

1. 測定軸に沿った変位測定用のメイントラックが形成されると共にこのメイントラックによる変位測定範囲の一部にのみ原点検出用のサブトラックが形成されたメインスケールと、
   このメインスケールに対して相対移動可能に配置され前記メイントラックと対向して前記メインスケールに対する相対移動によって第１の波長の多相メイン信号を出力するメイントラック用検出器と、
   このメイントラック用検出器と共に前記メインスケールに対して相対移動可能に配置され前記サブトラックと対向して前記サブトラックに対する相対移動によって前記第１の波長とは異なる第２の波長の多相原点検出用信号を出力するサブトラック用検出器と、
   前記多相メイン信号から前記多相メイン信号の特定の位相タイミングに内挿された第１の内挿パルス信号を生成すると共に前記多相原点検出用信号から前記多相原点検出用信号の特定の位相タイミングに内挿された第２の内挿パルス信号を生成し、前記第１及び第２の内挿パルス信号の位相が一致したときに前記第１及び第２の内挿パルス信号から原点パルス信号を生成し出力する原点検出回路と
   を備えたことを特徴とする変位測定装置。
2. 前記原点検出回路は、
   前記多相メイン信号を合成して前記メイン信号に内挿され前記原点パルス信号のパルス幅に対応する位相差を有する２相の内挿メイン信号を生成する第１の内挿回路と、
   前記複数の原点検出用信号を合成して前記原点検出用信号に内挿され前記原点パルス信号のパルス幅に対応する位相差よりも大きい位相差を有する２相の内挿原点検出用信号を生成する第２の内挿回路と、
   前記２相の内挿メイン信号をそれぞれ２値化して２相のメイン位相信号を生成する第１の位相信号生成回路と、
   前記２相の内挿原点検出用信号をそれぞれ２値化して２相の原点検出用位相信号を生成する第２の位相信号生成回路と、
   前記２相のメイン位相信号及び原点検出用位相信号から前記第１及び第２の内挿パルス信号を生成すると共に前記第１及び第２の内挿パルス信号のいずれか一方を他方のゲート信号とすることにより、前記ゲート信号でゲートされた他方の内挿パルス信号を前記原点パルス信号として出力する原点パルス生成回路と
   を備えたものであることを特徴とする請求項１記載の変位測定装置。
3. 前記第１の波長をλ１、第２の波長をλ２、λ２＞λ１としたとき、前記サブトラックの測定軸方向の長さＤが、
   Ｄ≦λ１×λ２／（λ２−λ１）
   に設定され、この長さＤの範囲内で、前記第１及び第２の内挿パルスの位相が１回だけ一致するように前記メインスケールに前記サブトラックが形成されている
   ことを特徴とする請求項１記載の変位測定装置。

Images