JP2004318711A - マイクロコンピュータ - Google Patents
マイクロコンピュータ Download PDFInfo
- Publication number
- JP2004318711A JP2004318711A JP2003114520A JP2003114520A JP2004318711A JP 2004318711 A JP2004318711 A JP 2004318711A JP 2003114520 A JP2003114520 A JP 2003114520A JP 2003114520 A JP2003114520 A JP 2003114520A JP 2004318711 A JP2004318711 A JP 2004318711A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- oscillation
- start time
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Microcomputers (AREA)
Abstract
【課題】高精度かつ簡易な発振開始時間測定機能を備えたマイクロコンピュータを提供する。
【解決手段】クロック選択レジスタ５にて選択された被測定クロックｆ（ＸＣＩＮ）は、測定開始レジスタ７の出力信号がＨとなる測定開始時刻において、発振を開始する。フリーランカウンタ２は、外部からの基準クロックに基づいて計数動作を行ない、測定開始時刻でのカウント値ｎａをラッチ回路Ａ３に格納する。被測定クロックは、発振検知回路１のシュミット回路１１ｂの上位および下位の閾値電圧によってパルス信号に変換される。フリップフロップＦＦ０，ＦＦ１は、ＨおよびＬのパルス信号をトリガとして発振検知信号を出力する。フリーランカウンタ２は、発振検知信号に応じて測定開始時刻でのカウント値ｎｂをラッチ回路Ｂ４に格納する。ＣＰＵ３０は、カウント値ｎａ，ｎｂと基準クロック周波数とから発振開始時間を算出する。
【選択図】 図１
【解決手段】クロック選択レジスタ５にて選択された被測定クロックｆ（ＸＣＩＮ）は、測定開始レジスタ７の出力信号がＨとなる測定開始時刻において、発振を開始する。フリーランカウンタ２は、外部からの基準クロックに基づいて計数動作を行ない、測定開始時刻でのカウント値ｎａをラッチ回路Ａ３に格納する。被測定クロックは、発振検知回路１のシュミット回路１１ｂの上位および下位の閾値電圧によってパルス信号に変換される。フリップフロップＦＦ０，ＦＦ１は、ＨおよびＬのパルス信号をトリガとして発振検知信号を出力する。フリーランカウンタ２は、発振検知信号に応じて測定開始時刻でのカウント値ｎｂをラッチ回路Ｂ４に格納する。ＣＰＵ３０は、カウント値ｎａ，ｎｂと基準クロック周波数とから発振開始時間を算出する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、マイクロコンピュータに関し、より特定的には、発振開始時間測定機能を備えたマイクロコンピュータに関する。
【０００２】
【従来の技術】
マイクロコンピュータ（以下、マイコンとも称する）に駆動クロックを供給するクロック発振回路においては、発振を開始したクロックの発振成長が不十分なときに起こり得るマイコンの誤動作を防止する目的から、クロックの発振が安定したことを検出するための発振レベル検出回路が多数提案されている（例えば、特許文献１，２および３参照）。
【０００３】
ここで、電源投入時などマイコンの駆動クロックの発振を開始させようとした時点から実際にクロックが安定的に発振を開始するまでの期間は、発振開始時間と定義され、マイコンの正常動作を保証する観点から、マイコンの性能を表わす１つの指標とされる。
【０００４】
マイコンの発振開始時間の測定については、一般的に、図８に示す方法が採用されている。
【０００５】
図８は、従来の発振開始時間の測定方法を説明するためのタイミング図である。
【０００６】
図８を参照して、クロック発振回路から出力されるクロック（以下、被測定クロックとも称する）において、発振が安定したときの振幅の最大値をＶとしたときに、振幅が０．８Ｖとなる時刻ＴＳを発振開始時刻とみなす。測定者は、デジタルオシロスコープにおいて、被測定クロックの発振の振幅をモニタし、振幅値０．８Ｖをトリガとして設定する。
【０００７】
さらに、測定者が発振動作を開始させようとした測定開始時刻Ｔ０からデジタルオシロスコープが０．８Ｖのトリガで停止する時刻ＴＳまでの時間を計算機能で算出し、得られた時間を発振開始時間ｔとする。
【０００８】
【特許文献１】
特開平５−３３３９６３号公報（第３−４頁、第１図）
【０００９】
【特許文献２】
特開２０００−４７７５０号公報（第３頁、第１図）
【００１０】
【特許文献３】
特開２０００−１９４４３５号公報（第３頁、第１図）
【００１１】
【発明が解決しようとする課題】
しかしながら、図８に示す従来の測定方法では、デジタルオシロスコープの性能および機種によって得られた発振開始時間のデータが異なってしまい、測定精度に問題が生じていた。
【００１２】
さらに、測定者の設定やプローブが異なることによっても、測定データに差異がみられるという不具合が起きていた。
【００１３】
そのため、従来では、測定精度を確保するために、測定ごとに必ず比較データを用意することとし、リファレンスとなるサンプルも同時に測定することとしていた。このため、測定に時間および手間がかかってしまうという問題があった。
【００１４】
それゆえ、この発明の目的は、高精度かつ簡易な発振開始時間測定機能を備えたマイクロコンピュータを提供することである。
【００１５】
【課題を解決するための手段】
この発明のある局面に従えば、クロック発振回路から供給されるクロックに同期して駆動するマイクロコンピュータであって、クロックの発振開始時間を測定する発振開始時間測定回路を備える。発振開始時間測定回路は、クロックを被測定クロックとし、クロック発振回路が発振動作を開始する測定開始時刻から被測定クロックの振幅が所定の閾値電圧に達して発振を開始する時刻までの時間を測定して、発振開始時間を導出する。
【００１６】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一符号は同一または相当部分を示す。
【００１７】
［実施の形態１］
図１は、この発明の実施の形態１に従うマイクロコンピュータに内蔵される発振開始時間測定回路を抽出して説明するための回路構成図である。
【００１８】
図１を参照して、マイコンは、マイコンを駆動させるためのクロックｆ（ＸＩＮ），ｆ（ＸＣＩＮ）をそれぞれ出力する２入力ＮＡＮＤ回路１０ａ，１０ｂと、２入力ＮＡＮＤ回路１０ａ，１０ｂの出力タイミングを制御するための３入力ＯＲ回路９ａ，９ｂと、２入力ＮＡＮＤ回路１０ａ，１０ｂから出力されるクロックを被測定クロックとして取込み、発振開始時間を測定する発振開始時間測定回路と、ＣＰＵ（中央演算処理装置）３０と、入出力ポート４０とを含む。
【００１９】
発振開始時間測定回路は、さらに、被測定クロックの発振状態を検知するための発振検知回路１と、カウント値から発振開始時間を算出するためのフリーランカウンタ２と、フリーランカウンタ２のカウント値を格納するためのラッチ回路Ａ３およびラッチ回路Ｂ４と、被測定クロックを選択するためのクロック選択レジスタ５と、マイコンを発振開始時間測定のためのテストモードに設定するテストモード設定回路６と、測定開始時刻を設定するための測定開始レジスタ７と、フリーランカウンタ２に外部からの基準クロックを与えるための外部入力端子８とを有する。
【００２０】
２入力ＮＡＮＤ回路１０ａは、第１の入力端子が入力端子ＸＩＮに接続され、第２の入力端子が３入力ＯＲ回路９ａの出力端子に接続され、出力端子が出力端子ＸＯＵＴに接続される。入力端子ＸＩＮと出力端子ＸＯＵＴとの間には、マイコンチップ外部に配された図示しない発振子または帰還抵抗が結合される。２入力ＮＡＮＤ回路１０ａは、発振バッファとして、これらの発振子または帰還抵抗と一体となってクロック発振回路を構成する。２入力ＮＡＮＤ回路１０ａは、後述するように、発振開始時間を測定するテストモードにおいて、測定開始時刻に発振を開始し、クロックｆ（ＸＩＮ）を出力する。
【００２１】
３入力ＯＲ回路９ａは、第１の入力端子にテストモード設定回路６からテストモード信号が論理が反転されて入力され、第２の入力端子にクロック選択レジスタ５からクロック選択信号ＸＩＮＳＥＬが入力され、第３の入力端子に測定開始レジスタ７から出力信号が入力される。
【００２２】
ここで、テストモード信号は、Ｈ（論理ハイ）レベルとＬ（論理ロー）レベルとの２つの論理からなる信号であり、テストモードエントリ時においてＨレベルに活性化される。
【００２３】
クロック選択信号ＸＩＮＳＥＬは、ＨレベルとＬレベルとの２つの論理からなる信号である。本実施の形態では、クロック選択信号ＸＩＮＳＥＬがＨレベルとなったことに応答してクロックｆ（ＸＣＩＮ）が被測定クロックとして選択され、Ｌレベルとなったことに応答してクロックｆ（ＸＩＮ）が被測定クロックとして選択されるものとする。
【００２４】
また、測定開始レジスタ７の出力信号も同様に、ＨレベルとＬレベルとの２つの論理からなり、測定開始時刻においてＨレベルに活性化される。
【００２５】
したがって、３入力ＯＲ回路９ａは、テストモードエントリ時において、Ｈレベルのテストモード信号およびクロックｆ（ＸＩＮ）を選択するＬレベルのクロック選択信号ＸＩＮＳＥＬを第１および第２の入力端子にそれぞれ受け、かつ測定開始時刻を示すＨレベルの測定開始レジスタ７の出力信号を第３の入力端子に受けると、これらの論理和の演算結果として、Ｈレベルの信号を出力する。後段の２入力ＮＡＮＤ回路１０ａは、Ｈレベルの出力信号が入力される測定開始時刻のタイミングにおいて発振動作を開始し、クロックｆ（ＸＩＮ）を出力する。
【００２６】
２入力ＮＡＮＤ回路１０ｂは、第１の入力端子が入力端子ＸＣＩＮに接続され、第２の入力端子が３入力ＯＲ回路９ｂの出力端子に接続され、出力端子が出力端子ＸＣＯＵＴに接続される。入力端子ＸＣＩＮと出力端子ＸＣＯＵＴとの間には、マイコンチップ外部に配された図示しない発振子または帰還抵抗が結合される。２入力ＮＡＮＤ回路１０ｂは、２入力ＮＡＮＤ回路１０ａと同様に、発振バッファとして、発振子または帰還抵抗と一体となってクロック発振回路を構成する。２入力ＮＡＮＤ回路１０ｂは、発振開始時間を測定するテストモードにおいて、後述するように、測定開始時刻に被測定クロックｆ（ＸＣＩＮ）を出力する。
【００２７】
３入力ＯＲ回路９ａは、第１の入力端子にテストモード設定回路６からのテストモード設定信号が論理が反転されて入力され、第２の入力端子にクロック選択レジスタ５からのクロック選択信号ＸＩＮＳＥＬが論理が反転されて入力され、第３の入力端子に測定開始レジスタ７からの出力信号が入力される。
【００２８】
３入力ＯＲ回路９ａは、テストモードエントリ時において、Ｈレベルのテストモード信号およびクロックｆ（ＸＣＩＮ）を選択するＨレベルのクロック選択信号ＸＩＮＳＥＬを第１および第２の入力端子にそれぞれ受け、さらに、測定開始時刻を示すＨレベルの測定開始レジスタ７の出力信号を第３の入力端子に受けると、これらの論理和の演算結果として、Ｈレベルの信号を出力する。後段の２入力ＮＡＮＤ回路１０ｂは、Ｈレベルの出力信号が入力される測定開始時刻のタイミングにおいて発振動作を開始し、被測定クロックｆ（ＸＩＮ）を出力する。
【００２９】
ここで、被測定クロックとして選択されるクロックｆ（ＸＣＩＮ）とクロックｆ（ＸＩＮ）とは、クロック速度の異なるクロックである。本実施の形態では、クロックｆ（ＸＩＮ）をクロックｆ（ＸＣＩＮ）よりも高速とする。通常動作モードにおいて、２入力ＮＡＮＤ回路１０ａ，１０ｂからそれぞれ出力されるクロックｆ（ＸＩＮ），ｆ（ＸＣＩＮ）は、駆動クロックとしてＣＰＵ３０を含む内部回路に供給される。マイコンの動作内容に応じてこれらを選択的に供給することにより、マイコンを所望の動作速度で駆動させることができる。
【００３０】
一方、テストモードにおいて、クロックｆ（ＸＣＩＮ），ｆ（ＸＩＮ）は、駆動クロックとして図示しない内部回路に供給されるとともに、図１に示すように、発振開始時間測定回路内部の発振検知回路１に入力される。発振開始時間測定回路において、いずれか一方のクロックが被測定クロックとして選択され、発振状態が検知される。
【００３１】
発振検知回路１は、シュミット回路１１ａ，１１ｂと、被測定クロックを選択するためのスイッチ回路ＳＷ１と、直列接続された２段のフリップフロップＦＦ０，ＦＦ１と、インバータ１２とを含む。
【００３２】
シュミット回路１１ａ，１１ｂは、入力端子が２入力ＮＡＮＤ回路１０ａ，１０ｂの出力端子にそれぞれ接続され、２入力ＮＡＮＤ回路１０ａ，１０ｂから出力されるクロックｆ（ＸＩＮ），ｆ（ＸＣＩＮ）を受ける。
【００３３】
シュミット回路１１ａ，１１ｂは、ノイズを含んだパルスを波形整形して、立上りの鋭いパルスに変換する働きを持つことから、発振開始直後の不安定な被測定クロックは、ＨレベルとＬレベルとの間を遷移するパルスに変換される。
【００３４】
シュミット回路１１ａ，１１ｂは、さらに、上位閾値電圧ＶＴ＋と下位閾値電圧ＶＴ−との２つの閾値電圧とを有するというヒステリシスを持つ。したがって、シュミット回路１１ａ，１１ｂからそれぞれ出力されるクロックｆ（ＸＣＩＮ），ｆ（ＸＩＮ）には、クロックの電位が上位閾値電圧ＶＴ＋を超えるまでは反転せず、クロックの電位が下位閾値電圧ＶＴ−より低下して初めて元の状態に戻るという波形が生じる。
【００３５】
シュミット回路１１ａ，１１ｂの出力端子とフリップフロップＦＦ０との間には、スイッチ回路ＳＷ１が結合される。被測定クロックの選択は、クロック選択レジスタ５の出力するクロック選択信号ＸＩＮＳＥＬを制御信号として、スイッチ回路ＳＷ１がシュミット回路１１ａ，１１ｂの出力端子のいずれかとフリップフロップＦＦ０のトリガ入力端子Ｔ０とを選択的に結合することにより行なわれる。以下においては、Ｈレベルのクロック選択信号ＸＩＮＳＥＬによってクロックｆ（ＸＣＩＮ）が被測定クロックとして選択された場合を例として説明する。
【００３６】
フリップフロップＦＦ０は、トリガ入力端子Ｔ０がスイッチ回路ＳＷ１を介して、シュミット回路１１ｂの出力端子に接続される。これにより、被測定クロックｆ（ＸＣＩＮ）は、トリガパルス信号Ｔ０としてトリガ入力端子Ｔ０に入力される。
【００３７】
フリップフロップＦＦ０は、さらに、入力端子Ｄ０が測定開始レジスタ７に接続され、出力端子Ｑ０がフリップフロップＦＦ１の入力端子Ｄ１に接続される。
【００３８】
したがって、フリップフロップＦＦ０は、測定開始レジスタ７から測定開始を示すＨレベルに活性化された信号を入力端子Ｄ０に受けると、トリガ入力端子Ｔ０に入力されるパルス信号Ｔ０をトリガとして、出力端子Ｑ０からＨレベルの出力信号Ｑ０を出力する。
【００３９】
フリップフロップＦＦ１は、トリガ入力端子Ｔ１がインバータ１２を介してスイッチ回路ＳＷ１に接続される。したがって、被測定クロックｆ（ＸＣＩＮ）は、論理が反転され、トリガパルス信号Ｔ１としてトリガ入力端子Ｔ１に入力される。
【００４０】
フリップフロップＦＦ１は、さらに、入力端子Ｄ１がフリップフロップＦＦ０の出力端子Ｑ０に接続され、出力端子Ｑ１が後述するスイッチ回路ＳＷｂの制御信号入力端子に接続される。
【００４１】
したがって、フリップフロップＦＦ１は、フリップフロップＦＦ０からＨレベルの出力信号Ｑ０を入力端子Ｄ１に受けると、トリガパルス信号Ｔ１をトリガとして、出力端子Ｑ１からＨレベルの出力信号Ｑ１を出力する。なお、トリガパルス信号Ｔ１は、フリップフロップＦＦ０に入力されるトリガパルス信号Ｔ０とは、論理が反転された相補の関係にあることから、フリップフロップＦＦ１は、トリガパルス信号Ｔ０がＬレベルとなるタイミングに同期して、出力信号Ｑ１を出力することとなる。
【００４２】
結果として、測定開始時刻において、測定開始レジスタ７の出力信号がＨレベルに活性化されたことに応答して被測定クロックｆ（ＸＣＩＮ）がＨレベルとなるタイミングで、フリップフロップＦＦ０から出力信号Ｑ０が出力される。さらに、出力信号Ｑ０は、フリップフロップＦＦ１に入力され、被測定クロックｆ（ＸＣＩＮ）がＬレベルとなるタイミングで、フリップフリップＦＦ１から出力信号Ｑ１として出力されることとなる。
【００４３】
フリーランカウンタ２は、外部入力端子８から入力される基準クロックをカウントソースとしてカウント動作を行なう。この基準クロックは、被測定クロックよりも高速である。なお、測定精度は、基準クロックの周波数に依存することから、必要な分解能を満足するクロックを入力する必要がある。
【００４４】
フリーランカウンタ２の２つの出力端子とラッチ回路Ａ３およびラッチ回路Ｂ４との間には、それぞれ、スイッチ回路ＳＷａ，ＳＷｂが結合される。スイッチ回路ＳＷａは、測定開始レジスタ７の出力信号に応答して、オン／オフ動作を行ない、フリーランカウンタ２とラッチ回路Ａ３とを電気的に結合／分離する。スイッチ回路ＳＷｂは、発振検知回路１内部のフリップフロップＦＦ１の出力信号Ｑ１に応答して、オン／オフ動作を行ない、フリーランカウンタ２とラッチ回路Ｂ４とを電気的に結合／分離する。
【００４５】
したがって、スイッチ回路ＳＷａは、測定開始レジスタ７の出力信号が測定開始を示す活性状態（Ｈレベル）に遷移すると、これに応答して、フリーランカウンタ２とラッチ回路Ａ３とを結合する。これによって、フリーランカウンタ２のカウント値ｎａは、ラッチ回路Ａ３に格納される。
【００４６】
一方、スイッチ回路ＳＷｂは、フリップフロップＦＦ１の出力信号Ｑ１がＨレベルに活性化されたことに応答して、フリーランカウンタ２とラッチ回路Ｂ４とを結合する。これによって、フリーランカウンタ２のカウント値ｎｂは、ラッチ回路Ｂ４に格納される。
【００４７】
ラッチ回路Ａ３，Ｂ４に格納されたカウント値ｎａ，ｎｂは、図１に示すように、ＣＰＵ３０に転送される。ＣＰＵ３０では、後述するように、これらのカウント値ｎａ，ｎｂおよび外部入力端子８から入力される基準クロックをもとに、発振開始時間を算出し、算出結果を入出力ポート４０を介してマイコンの外部へと出力する。
【００４８】
図２は、図１の発振開始時間測定回路における測定方法を説明するためのタイミング図である。
【００４９】
最初に、図１のクロック選択レジスタ５の選択信号ＸＩＮＳＥＬに応じて、被測定クロックが選択される。以下においては、図１と同様に、Ｈレベルの選択信号ＸＩＮＳＥＬに応答して、クロックｆ（ＸＣＩＮ）が被測定クロックとして選択された場合を例として説明する。
【００５０】
図２を参照して、測定開始レジスタ７の出力信号がＨレベルに活性された時点を測定開始時刻として、被測定クロックｆ（ＸＣＩＮ）は発振を開始する。被測定クロックｆ（ＸＣＩＮ）は、図２に示すように、発振開始直後において、波形および振幅が一定でない不安定な状態を示す。さらに時間が経過するにつれ、被測定クロックｆ（ＸＣＩＮ）は、波形および振幅が一定となる安定状態へと移行する。
【００５１】
フリーランカウンタ２では、発振開始と同時に、すなわち、測定開始レジスタ７の出力信号がＨレベルとなったタイミングにおいて、スイッチ回路ＳＷａがオンし、フリーランカウンタ２とラッチ回路Ａ３とが結合される。これによって、測定開始時刻におけるカウント値ｎａがラッチ回路Ａ３に保持される。
【００５２】
さらに、被測定クロックｆ（ＸＣＩＮ）は、発振検知回路１内部のシュミット回路１１ｂに入力されると、上位閾値電圧ＶＴ＋と下位閾値電圧ＶＴ−とに基づいて波形整形されたパルス信号に変換されて出力される。被測定クロックｆ（ＸＣＩＮ）は、フリップフロップＦＦ０のトリガ入力端子Ｔ０にトリガパルス信号Ｔ０として入力される。
【００５３】
トリガ入力端子Ｔ０に入力されるトリガパルス信号Ｔ０は、図２に示すように、被測定クロックｆ（ＸＣＩＮ）の振幅が十分に成長するまでは、Ｌレベルに固定されている。被測定クロックｆ（ＸＣＩＮ）の振幅が徐々に成長して第１の閾値電圧（シュミット回路１１ｂの上位閾値電圧ＶＴ＋に相当）を超えた時点において、Ｈレベルに遷移する。
【００５４】
トリガパルス信号Ｔ０は、さらに、インバータ１２を介して反転され、トリガパルス信号Ｔ１として、フリップフロップＦＦ１のトリガ入力端子Ｔ１に入力される。したがって、トリガパルス信号Ｔ１は、図２に示すように、被測定クロックｆ（ＸＣＩＮ）が不安定な状態のときにはＨレベルに固定され、振幅が上位閾値電圧ＶＴ＋を超えた時点においてＬレベルに遷移する。
【００５５】
続いて、被測定クロックｆ（ＸＣＩＮ）の振幅が第２の閾値電圧（シュミット回路１１ｂの下位閾値電圧ＶＴ−に相当）よりも低下すると、トリガパルス信号Ｔ０は、反転されてＬレベルとなる。同時に、トリガパルス信号Ｔ１は、Ｈレベルに反転される。
【００５６】
そして、以降の被測定クロックｆ（ＸＣＩＮ）の発振が安定となる期間においては、トリガパルス信号Ｔ０，Ｔ１は、このように第１の閾値電圧および第２の閾値電圧によって、ＨレベルとＬレベルとの間を遷移する波形を示す。
【００５７】
発振検知回路１では、図２の波形を示すトリガパルス信号Ｔ０，Ｔ１がフリップフロップＦＦ１，ＦＦ２に入力されると、トリガパルス信号Ｔ０がＨレベルに立上るタイミングで、出力信号Ｑ０，Ｑ１がそれぞれ出力される。フリップフロップＦＦ０は、測定開始時刻に測定開始レジスタ７から入力されたＨレベルの信号を、トリガパルス信号Ｔ０がＨとなるタイミングにおいて、Ｈレベルの出力信号Ｑ０として出力する。さらに、フリップフロップＦＦ１は、入力されたＨレベルの出力信号Ｑ０を、トリガパルス信号Ｔ１がＨとなるタイミングにおいて、Ｈレベルの出力信号Ｑ１として出力する。
【００５８】
したがって、出力信号Ｑ０，Ｑ１は、図２に示すように、トリガパルス信号Ｔ０，Ｔ１がＨレベルとなるタイミングで、それぞれＨレベルとなる。
【００５９】
フリップフロップＦ１の出力信号Ｑ１は、さらに、スイッチ回路ＳＷｂの制御信号入力端子に入力される。スイッチ回路Ｓｗｂは、出力信号Ｑ１がＨレベルとなるタイミングにおいてオンされる。これによって、フリーランカウンタ２とラッチ回路Ｂ４とは結合され、出力信号Ｑ０がＨレベルとなる時刻でのカウント値ｎｂがラッチ回路Ｂ４に格納される。
【００６０】
フリーランカウンタ２では、図２に示すように、基準クロックをカウントソースとして降順的にカウント動作を行なっており、測定開始時刻でのカウント値ｎａと出力信号Ｑ１がＨレベルとなる時刻でのカウント値ｎｂとがそれぞれラッチ回路Ａ３，ラッチ回路Ｂ４に格納される。
【００６１】
したがって、このカウント値ｎａ，ｎｂと基準クロックの周波数とをＣＰＵ３０において演算することにより、発振開始時間ｔを求めることができる。
【００６２】
図３は、図１の発振開始時間測定回路における測定動作を説明するためのフロー図である。
【００６３】
測定にあたっては、最初に、クロック選択レジスタ５において、被測定クロックを選択する（ステップＳ０１）。本実施の形態では、先述のように、Ｈレベルの選択信号ＸＩＮＳＥＬに応じてクロックｆ（ＸＣＩＮ）が被測定クロックとして選択され（ステップＳ０２）、Ｌレベルの選択信号ＸＩＮＳＥＬに応じてクロックｆ（ＸＩＮ）が被測定クロックとして選択されるものとする（ステップＳ０３）。
【００６４】
次に、測定開始レジスタ７の出力信号がＨレベルに活性化された時点を測定開始時刻として、測定を開始する（ステップＳ０４）。
【００６５】
被測定クロックは、測定開始時刻より発振動作を開始する（ステップＳ０６）。これと同時に、フリーランカウンタ２では、Ｈレベルの測定開始レジスタの出力信号に応答して、カウント値ｎａがラッチ回路Ａ３に格納される（ステップＳ０７）。さらに、発振検知回路１では、測定開始レジスタ７からのＨレベルの出力信号によってオン状態となり（ステップＳ０５）、被測定クロックの発振状態を検知する（ステップＳ０８）。被測定クロックの発振状態の検知は、先述のように、被測定クロックの振幅において、シュミット回路１１ａ，１１ｂの有する２つの閾値電圧を越えたことが確認されると、発振が安定したことを示す発振検知信号として、出力信号Ｑ１がＨレベルに活性化される。
【００６６】
ステップＳ０８において、発振が検知されると、フリーランカウンタ２では、出力信号Ｑ１がＨレベルとなったことに応じて、カウント値ｎｂがラッチ回路Ｂ４に格納される（ステップＳ０９）。最後に、格納されているカウント値ｎａ，ｎｂおよび基準クロックの周波数から発振開始時間を求めることができる。
【００６７】
以上のように、この発明の実施の形態１に従えば、発振検知回路１において、第１および第２の閾値電圧に基づいて被測定クロックの振幅が周期的であることを確認することによって、発振が安定したことを検知し、発振検知信号としてＨレベルの出力信号Ｑ１を出力する構成とすることから、振幅に含まれるノイズ等による誤検知を防止でき、精度良く発振開始時間を測定することができる。
【００６８】
また、マイコンに測定回路をワンチップ化することにより、外部に測定装置を必要としないことから、従来の測定回路にみられる測定環境による測定精度のばらつきを抑えることができ、高精度を保持することができる。
【００６９】
さらに、測定精度を保証するための比較データの測定を要しないことから、測定を容易とするとともに、従来の測定時間を大幅に短縮することが可能となる。
【００７０】
さらに、同一のサンプルであれば、測定者が異なっても同一の測定結果を得ることができることから、出荷検査の段階においても測定を実施することが可能となり、システム設計の確度を高めることができる。
【００７１】
［実施の形態２］
図４は、この発明の実施の形態２に従うマイクロコンピュータに内蔵される発振開始時間測定回路を抽出して説明するための回路構成図である。
【００７２】
図４を参照して、マイコンは、マイコンを駆動させるためのクロックｆ（ＸＩＮ），ｆ（ＸＣＩＮ）をそれぞれ出力する２入力ＮＡＮＤ回路１０ａ，１０ｂと、２入力ＮＡＮＤ回路１０ａ，１０ｂの出力タイミングを制御するための３入力ＯＲ回路９ａ，９ｂと、２入力ＮＡＮＤ回路１０ａ，１０ｂから出力されるクロックを被測定クロックとして取込み、発振開始時間を測定する発振開始時間測定回路と、ＣＰＵ３０と、入出力ポート４０とを含む。
【００７３】
発振開始時間測定回路は、発振検知回路１と、フリーランカウンタ２と、ラッチ回路Ａ３と、ラッチ回路Ｂ４と、クロック選択レジスタ５と、テストモード設定回路６と、測定開始レジスタ７と、外部入力端子８とを有する。
【００７４】
本実施の形態のマイコンは、図１の実施の形態１のマイコンに対して、基本的な構成を同一とし、発振開始時間測定回路内部の発振検知回路１の構成のみが異なる。したがって、共通する部分についての詳細な説明は省略する。
【００７５】
本実施の形態の発振検知回路１は、シュミット回路１１ａ，１１ｂと、シュミット回路１１ａ，１１ｂが出力するクロックｆ（ＸＩＮ），ｆ（ＸＣＩＮ）のうちの一方を被測定クロックとして選択するスイッチ回路ＳＷ１と、選択された被測定クロックをカウントするカウンタＡ１３と、カウンタＡ１３のカウント動作の初期値Ｎを格納するレジスタＡ１４と、カウンタＡ１３とレジスタＡ１４とを結合するためのスイッチ回路ＳＷ２とを含む。
【００７６】
シュミット回路１１ａ，１１ｂは、入力端子が２入力ＮＡＮＤ回路１０ａ，１０ｂの出力端子にそれぞれ接続され、出力端子がスイッチ回路ＳＷ１を介してカウンタＡ１３の入力端子に接続される。
【００７７】
スイッチ回路ＳＷ１は、クロック選択レジスタ５からのクロック選択信号ＸＩＮＳＥＬに応答して、シュミット回路１１ａ，１１ｂの出力端子のいずれか一方とカウンタＡ１３の入力端子とを選択的に結合する。以下においては、実施の形態１と同様に、Ｈレベルのクロック選択信号ＸＩＮＳＥＬに応答して、クロックｆ（ＸＣＩＮ）が被測定クロックとして選択された場合を例として説明する。
【００７８】
カウンタＡ１３は、スイッチ回路ＳＷ１を介して被測定クロックｆ（ＸＣＩＮ）が入力されると、被測定クロックｆ（ＸＣＩＮ）のカウント動作を行なう。カウンタＡ１３は、所定の周波数の基準クロックをカウントソースとする。
【００７９】
カウンタＡ１３の出力端子は、フリーランカウンタ２とラッチ回路Ｂ４との間に結合されるスイッチ回路ＳＷｂの制御信号入力端子に接続される。したがって、スイッチ回路ＳＷｂは、カウンタＡ１３の出力信号に応答して、フリーランカウンタ２とラッチ回路Ｂ４とを結合する。これによって、ラッチ回路Ｂ４には、フリーランカウンタ２のカウント値ｎｂが格納される。
【００８０】
カウンタＡ１３は、スイッチ回路ＳＷ２を介してレジスタＡ１４に結合される。レジスタＡ１４は、予め設定されたカウンタＡ１３の初期値Ｎ（Ｎは自然数）を格納しており、測定開始レジスタ７の出力信号の活性化に応じてスイッチ回路ＳＷ２がオンされると、初期値ＮをカウンタＡ１３にリロードする。
【００８１】
次に、本実施の形態の発振開始時間測定回路における測定方法について説明する。
【００８２】
図５は、図４の発振開始時間測定回路における測定方法を測定するためのタイミング図である。
【００８３】
なお、測定に先立って、被測定クロックが選択される。実施の形態１と同様に、Ｈレベルのクロック選択レジスタ５の選択信号ＸＩＮＳＥＬによって、被測定クロックｆ（ＸＣＩＮ）が選択されたものとする。
【００８４】
図５を参照して、測定開始レジスタ７の出力信号がＨレベルとなる測定開始時刻において、被測定クロックｆ（ＸＣＩＮ）は発振を開始する。
【００８５】
このとき、実施の形態１と同様に、測定開始レジスタ７の出力信号に応じてスイッチ回路ＳＷａがオンされると、フリーランカウンタ２とラッチ回路Ａ３とが結合されて、カウント値ｎａがラッチ回路Ａ３に格納される。
【００８６】
また、測定開始レジスタ７の出力信号の活性化に応じてスイッチ回路ＳＷ２がオンされると、レジスタＡ１４に設定された初期値Ｎは、カウンタＡ１３にリロードされる。なお、本実施の形態では、Ｎ＝３に設定するものとする。
【００８７】
次に、発振開始直後の不安定な被測定クロックｆ（ＸＣＩＮ）は、シュミット回路１１ｂにおいて、パルス信号に整形される。被測定クロックｆ（ＸＣＩＮ）は、振幅が第１の閾値電圧（シュミット回路１１の上位閾値電圧ＶＴ＋に相当）を越えると、ＬレベルからＨレベルへと立上り、さらに、第２の閾値電圧（シュミット回路１１の下位閾値電圧ＶＴ−に相当）より低下すると、Ｌレベルに立下がるパルス信号となる。
【００８８】
カウンタＡ１３は、被測定クロックｆ（ＸＣＩＮ）の振幅が第１の閾値電圧を越えた時点からカウント動作を開始する。パルス信号は、初期値ＮよりＮ−１，Ｎ−２．．．と降順的にカウントされる。
【００８９】
やがて、カウント値が最小値０以下となってアンダーフローすると、カウンタＡ１３は、出力信号によってスイッチ回路ＳＷｂをオンする。これによって、アンダーフローした時点におけるフリーランカウンタ２のカウント値ｎｂがラッチ回路Ｂ４に格納される。本実施の形態では、図５に示すように、３個のパルス信号がカウントされると、カウンタＡ１３は、アンダーフローする。
【００９０】
ここで、測定開始時刻からカウンタＡ１３がアンダーフローするまでの時間Ｔについては、ＣＰＵ３０において、ラッチ回路Ａ３およびラッチ回路Ｂ４に格納されるカウント値ｎａ，ｎｂとフリーランカウンタ２に入力される基準クロックの周波数とから求めることができる。
【００９１】
また、カウンタＡ１３がカウント動作を開始した時刻（被測定クロックｆ（ＸＣＩＮ）が第１の閾値電圧を越えた時刻に相当）からアンダーフローするまでのカウント時間ｔ０については、カウンタＡ１３の基準クロックの周波数ｆと初期値Ｎとから、ｔ０＝Ｎ／ｆ［ｓ］として得られる。
【００９２】
したがって、発振開始時間ｔは、時間Ｔからカウント時間ｔ０を差し引いた時間に等しいことから、発振開始時間ｔを求めることができる。
【００９３】
図６は、図４の発振開始時間測定回路における測定動作を説明するためのフロー図である。
【００９４】
測定にあたっては、最初に、クロック選択レジスタ５において、被測定クロックを選択する（ステップＳ０１）。本実施の形態では、実施の形態１と同様に、Ｈレベルの選択信号ＸＩＮＳＥＬに応じてクロックｆ（ＸＣＩＮ）が被測定クロックとして選択され（ステップＳ０２）、Ｌレベルの選択信号ＸＩＮＳＥＬに応じてクロックｆ（ＸＩＮ）が被測定クロックとして選択されるものとする（ステップＳ０３）。
【００９５】
次に、測定開始レジスタ７の出力信号がＨレベルに活性化された時点を測定開始時刻として、測定を開始する（ステップＳ０４）。
【００９６】
被測定クロックは、測定開始時刻より発振動作を開始する（ステップＳ０６）。これと同時に、フリーランカウンタ２では、Ｈレベルの測定開始レジスタの出力信号に応答して、カウント値ｎａがラッチ回路Ａ３に格納される（ステップＳ０７）。さらに、発振検知回路１では、Ｈレベルの測定開始レジスタの出力信号に応答して、レジスタＡ１４から初期値ＮがカウンタＡ１３にリロードされる（ステップＳ１０）。
【００９７】
さらに、発振検知回路１では、シュミット回路１１ａ，１１ｂにおいて被測定クロックの発振状態が検知される。カウンタＡ１３は、被測定クロックの振幅において、対応するシュミット回路１１ａ，１１ｂの有する上位閾値電圧ＶＴ＋を越えたことが確認された時点から、カウント動作を開始する（ステップＳ１０）。
【００９８】
カウンタＡ１３は、被測定クロックに対応するシュミット回路１１ａ，１１ｂから出力されるパルス信号を初期値Ｎより降順的にカウントする。カウント値が０に達し（ステップＳ１１）、アンダーフローした時点において、フリーランカウンタ２のカウント値ｎｂをラッチ回路Ｂ４に格納する（ステップＳ０９）。
【００９９】
発振開始時間は、先述のように、フリーランカウンタ２のカウント値ｎａ，Ｂｎｂと基準クロックとから算出した測定開始時刻からカウンタＡ１３がアンダーフローするまでの時間Ｔと、カウンタＡ１３におけるカウント時間ｔ０とから求めることができる。
【０１００】
以上のように、この発明の実施の形態２に従えば、発振検知回路１において、被測定クロックの振幅に複数回周期性が確認されたときに発振を検知する構成とすることによって、被測定クロックに含まれるノイズ等の誤検知を確実に回避し、より高精度に発振開始時間を測定することができる。
【０１０１】
また、実施の形態１と同様に、測定回路をマイコンにワンチップ化したことによって、外部に測定装置を不要とすることから、測定環境に影響されることなく、高い測定精度を実現することができる。さらに、出荷検査においても発振開始時間の測定をすることができ、システム設計の確度を高めることが可能となる。
【０１０２】
［実施の形態３］
図７は、この発明の実施の形態３に従うマイクロコンピュータに内蔵される発振開始時間測定回路を抽出して説明するための回路構成図である。
【０１０３】
図７を参照して、本実施の形態のマイコンは、マイコンを駆動させるためのクロックｆ（ＸＩＮ），ｆ（ＸＣＩＮ）をそれぞれ出力する２入力ＮＡＮＤ回路１０ａ，１０ｂと、２入力ＮＡＮＤ回路１０ａ，１０ｂの出力タイミングを制御するための３入力ＯＲ回路９ａ，９ｂと、２入力ＮＡＮＤ回路１０ａ，１０ｂから出力されるクロックを被測定クロックとして取込み、発振開始時間を測定する発振開始時間測定回路と、ＣＰＵ３０と、入出力ポート４０とを含む。
【０１０４】
発振開始時間測定回路は、発振検知回路１と、フリーランカウンタ２と、ラッチ回路Ａ３と、ラッチ回路Ｂ４と、クロック選択レジスタ５と、テストモード設定回路６と、測定開始レジスタ７と、外部入力端子８とを備える。
【０１０５】
本実施の形態のマイコンは、図１の実施の形態１のマイコンに対して、基本的な構成を同一とし、発振開始時間測定回路において、フリーランカウンタ２と外部入力端子８との間に結合されるスイッチ回路ＳＷ３が付加された点において相違する。したがって、共通する部分についての詳細な説明は省略する。なお、実施の形態１と同様に、クロックｆ（ＸＩＮ）は、クロックｆ（ＸＣＩＮ）よりも高速のクロックであるものとする。
【０１０６】
スイッチ回路ＳＷ３は、フリーランカウンタ２と外部入力端子８および２入力ＮＡＮＤ回路１０ａの出力端子との間に結合され、クロック選択レジスタ５からのクロック選択信号ＸＩＮＳＥＬに応じて、外部入力端子８に入力される基準クロックおよびマイコン内部で生成されたクロックｆ（ＸＩＮ）のうちいずれか一方を選択的にフリーランカウンタ２に供給する。詳細には、スイッチ回路ＳＷ３は、Ｈレベルのクロック選択信号ＸＩＮＳＥＬに応答して、フリーランカウンタ２と２入力ＮＡＮＤ回路１０ａの出力端子とを電気的に結合し、Ｌレベルのクロック選択信号ＸＩＮＳＥＬに応答して、フリーランカウンタ２と外部入力端子８とを電気的に結合する。
【０１０７】
したがって、フリーランカウンタ２は、クロック選択信号ＸＩＮＳＥＬがＨレベルのときには、内部のクロックｆ（ＸＩＮ）をカウントソースとしてカウント動作を行ない、クロック選択信号ＸＩＮＳＥＬがＬレベルのときには、外部からの基準クロックをカウントソースとしてカウント動作を行なうこととなる。
【０１０８】
ここで、テストモードエントリ時において、クロックｆ（ＸＣＩＮ）が被測定クロックとして選択された場合について説明する。
【０１０９】
３入力ＯＲ回路９ｂには、測定開始時刻において、Ｈレベルのテストモード信号とＨレベルのクロック選択信号ＸＩＮＳＥＬとＨレベルの測定開始レジスタ７の出力信号とが入力される。３入力ＯＲ回路９ｂは、測定開始レジスタ７の出力信号がＨレベルに活性化されたことに応じて、Ｈレベルの出力信号を出力する。
【０１１０】
２入力ＡＮＤ回路１０ｂは、３入力ＯＲ回路９ｂのＨレベルの出力信号が入力される測定開始時刻のタイミングにおいて、発振を開始し、被測定クロックｆ（ＸＣＩＮ）を出力する。
【０１１１】
被測定クロックｆ（ＸＣＩＮ）は、マイコンの内部回路に駆動クロックとして供給されるとともに、発振開始時間測定回路の発振検知回路１に入力される。被測定クロックｆ（ＸＣＩＮ）は、発振検知回路１内部のシュミット回路１１ｂに入力されると、上位閾値電圧ＶＴ＋と下位閾値電圧ＶＴ−とに基づいて波形整形されたパルス信号に変換されて出力される。パルス信号に変換された被測定クロックｆ（ＸＣＩＮ）は、スイッチ回路ＳＷ１を介してフリップフロップＦＦ０のトリガ入力端子Ｔ０にトリガパルス信号Ｔ０として入力される。
【０１１２】
以上の被測定クロックの選択と同時に、クロック選択レジスタ５から出力されるＨレベルのクロック選択信号ＸＩＮＳＥＬは、スイッチ回路ＳＷ３の制御信号入力端子に入力される。スイッチ回路ＳＷ３は、Ｈレベルのクロック選択信号ＸＩＮＳＥＬに応じて２入力ＮＡＮＤ回路１０ａの出力端子とフリーランカウンタ２とを電気的に結合し、クロックｆ（ＸＩＮ）をフリーランカウンタ２に供給する。
【０１１３】
フリーランカウンタ２では、クロックｆ（ＸＩＮ）をカウントソースとして降順的にカウント動作を行なう。測定開始時刻でのカウント値ｎａとフリップフロップＦＦ１の出力信号Ｑ１がＨレベルとなる時刻でのカウント値ｎｂとは、それぞれラッチ回路Ａ３，ラッチ回路Ｂ４に格納される。
【０１１４】
したがって、このカウント値ｎａ，ｎｂと基準クロックの周波数とをＣＰＵ３０において演算することにより、発振開始時間ｔを求めることができる。
【０１１５】
以上の結果より、クロックｆ（ＸＣＩＮ）が被測定クロックとして選択されるときには、非選択のクロックｆ（ＸＩＮ）がカウントソースとしてフリーランカウンタ２に供給されることとなる。フリーランカウンタ２に供給されるクロックｆ（ＸＩＮ）は、被測定クロックｆ（ＸＣＩＮ）よりも高速のクロックであることから、フリーランカウンタ２のカウントソースとして使用可能である。したがって、この場合は、外部からの基準クロックの入力を必要とせず、マイコン単体で発振開始時間を測定することができる。
【０１１６】
一方、テストモードエントリ時において、クロックｆ（ＸＩＮ）が被測定クロックとして選択された場合には、３入力ＯＲ回路９ａに、Ｈレベルのテストモード信号とＬレベルのクロック選択信号ＸＩＮＳＥＬとＨレベルの測定開始レジスタ７の出力信号とが入力される。３入力ＯＲ回路９ａの出力端子には、測定開始レジスタ７の出力信号が活性化されてことに応じて、Ｈレベルの信号が出力される。
【０１１７】
さらに、２入力ＡＮＤ回路１０ａでは、３入力ＯＲ回路９ａからのＨレベルの信号が入力される発振開始時刻のタイミングにおいて、被測定クロックｆ（ＸＩＮ）が発振を開始して、発振検知回路１に入力される。被測定クロックｆ（ＸＩＮ）は、発振検知回路１内部のシュミット回路１１ａに入力されると、上位閾値電圧ＶＴ＋と下位閾値電圧ＶＴ−とに基づいて波形整形されたパルス信号に変換されて出力される。パルス信号に変換された被測定クロックｆ（ＸＩＮ）は、スイッチ回路ＳＷ１を介してフリップフロップＦＦ０のトリガ入力端子Ｔ０にトリガパルス信号Ｔ０として入力される。
【０１１８】
以上の被測定クロックの選択と同時に、スイッチ回路ＳＷ３では、Ｌレベルの選択信号ＸＩＮＳＥＬによって外部入力端子８とフリーランカウンタ２とが結合される。これによって、フリーランカウンタ２には、外部から基準クロックがカウンタソースとして入力される。したがって、フリーランカウンタ２では、基準クロックをカウントソースとして降順的にカウント動作を行ない、測定開始時刻でのカウント値ｎａとフリップフロップＦＦ１の出力信号Ｑ１がＨレベルとなる時刻でのカウント値ｎｂとをそれぞれラッチ回路Ａ３，ラッチ回路Ｂ４に格納する。
【０１１９】
最後に、このカウント値ｎａ，ｎｂと基準クロックの周波数とをＣＰＵ３０において演算することにより、発振開始時間ｔを求めることができる。
【０１２０】
以上のように、被測定クロックとして高速のクロックｆ（ＸＩＮ）が選択されたときには、フリーランカウンタ２には、より高速の基準クロックが外部から供給されることとなる。したがって、被測定クロックｆ（ＸＩＮ）の発振開始時間の測定においては、外部入力端子８が必要となる。
【０１２１】
以上のように、この発明の実施の形態３に従えば、発振開始時間の測定において、マイコンの有する複数のクロックのうち選択した被測定クロック以外の非選択クロックであって、被測定クロックよりも高速のクロックをフリーランカウンタのカウントソースとして使用することにより、外部からの基準クロックの入力を必要とせず、マイコン単体での測定が可能となる。
【０１２２】
したがって、発振開始時間の測定を出荷検査においても容易に行なうことができることから、精度の高い発振開始時間のデータを客先に提供することが可能となり、システム設計の確度を一層高めることができる。
【０１２３】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１２４】
【発明の効果】
以上のように、この発明に従えば、マイクロコンピュータに発振開始時間測定回路をワンチップ化した構成とすることにより、測定環境の変化による測定精度のばらつきを回避でき、高い測定精度を保持することができる。
【０１２５】
また、同一のサンプルであれば、測定者が異なっても同一の測定データを得ることができることから、精度の高い測定データを供給することができ、システム設計の確度を高めることができる。
【０１２６】
さらに、測定精度を保証するための比較データの測定が不要となることから、発振開始時間の測定をより簡易なものとすることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１に従うマイクロコンピュータに内蔵される発振開始時間測定回路を抽出して説明するための回路構成図である。
【図２】図１の発振開始時間測定回路における測定方法を説明するためのタイミング図である。
【図３】図１の発振開始時間測定回路における測定動作を説明するためのフロー図である。
【図４】この発明の実施の形態２に従うマイクロコンピュータに内蔵される発振開始時間測定回路を抽出して説明するための回路構成図である。
【図５】図４の発振開始時間測定回路における測定方法を測定するためのタイミング図である。
【図６】図４の発振開始時間測定回路における測定動作を説明するためのフロー図である。
【図７】この発明の実施の形態３に従うマイクロコンピュータに内蔵される発振開始時間測定回路を抽出して説明するための回路構成図である。
【図８】従来の発振開始時間の測定方法を説明するためのタイミング図である。
【符号の説明】
１ 発振検知回路、２ フリーランカウンタ、３ ラッチ回路Ａ、４ ラッチ回路Ｂ、５ クロック選択レジスタ、６ テストモード設定回路、７ 測定開始レジスタ、８ 外部入力端子、９ａ，９ｂ ３入力ＯＲ回路、１０ａ，１０ｂ ２入力ＮＡＮＤ回路、１１ａ，１１ｂ シュミット回路、１２ インバータ、１３ カウンタＡ、１４ レジスタＡ、３０ ＣＰＵ、４０ 入出力ポート、ＸＩＮ，ＸＣＩＮ 入力端子、ＸＯＵＴ，ＸＣＯＵＴ 出力端子、ＦＦ０，ＦＦ１ フリップフロップ、ＳＷａ，ＳＷｂ，ＳＷ１，ＳＷ２，ＳＷ３ スイッチ回路。
【発明の属する技術分野】
この発明は、マイクロコンピュータに関し、より特定的には、発振開始時間測定機能を備えたマイクロコンピュータに関する。
【０００２】
【従来の技術】
マイクロコンピュータ（以下、マイコンとも称する）に駆動クロックを供給するクロック発振回路においては、発振を開始したクロックの発振成長が不十分なときに起こり得るマイコンの誤動作を防止する目的から、クロックの発振が安定したことを検出するための発振レベル検出回路が多数提案されている（例えば、特許文献１，２および３参照）。
【０００３】
ここで、電源投入時などマイコンの駆動クロックの発振を開始させようとした時点から実際にクロックが安定的に発振を開始するまでの期間は、発振開始時間と定義され、マイコンの正常動作を保証する観点から、マイコンの性能を表わす１つの指標とされる。
【０００４】
マイコンの発振開始時間の測定については、一般的に、図８に示す方法が採用されている。
【０００５】
図８は、従来の発振開始時間の測定方法を説明するためのタイミング図である。
【０００６】
図８を参照して、クロック発振回路から出力されるクロック（以下、被測定クロックとも称する）において、発振が安定したときの振幅の最大値をＶとしたときに、振幅が０．８Ｖとなる時刻ＴＳを発振開始時刻とみなす。測定者は、デジタルオシロスコープにおいて、被測定クロックの発振の振幅をモニタし、振幅値０．８Ｖをトリガとして設定する。
【０００７】
さらに、測定者が発振動作を開始させようとした測定開始時刻Ｔ０からデジタルオシロスコープが０．８Ｖのトリガで停止する時刻ＴＳまでの時間を計算機能で算出し、得られた時間を発振開始時間ｔとする。
【０００８】
【特許文献１】
特開平５−３３３９６３号公報（第３−４頁、第１図）
【０００９】
【特許文献２】
特開２０００−４７７５０号公報（第３頁、第１図）
【００１０】
【特許文献３】
特開２０００−１９４４３５号公報（第３頁、第１図）
【００１１】
【発明が解決しようとする課題】
しかしながら、図８に示す従来の測定方法では、デジタルオシロスコープの性能および機種によって得られた発振開始時間のデータが異なってしまい、測定精度に問題が生じていた。
【００１２】
さらに、測定者の設定やプローブが異なることによっても、測定データに差異がみられるという不具合が起きていた。
【００１３】
そのため、従来では、測定精度を確保するために、測定ごとに必ず比較データを用意することとし、リファレンスとなるサンプルも同時に測定することとしていた。このため、測定に時間および手間がかかってしまうという問題があった。
【００１４】
それゆえ、この発明の目的は、高精度かつ簡易な発振開始時間測定機能を備えたマイクロコンピュータを提供することである。
【００１５】
【課題を解決するための手段】
この発明のある局面に従えば、クロック発振回路から供給されるクロックに同期して駆動するマイクロコンピュータであって、クロックの発振開始時間を測定する発振開始時間測定回路を備える。発振開始時間測定回路は、クロックを被測定クロックとし、クロック発振回路が発振動作を開始する測定開始時刻から被測定クロックの振幅が所定の閾値電圧に達して発振を開始する時刻までの時間を測定して、発振開始時間を導出する。
【００１６】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一符号は同一または相当部分を示す。
【００１７】
［実施の形態１］
図１は、この発明の実施の形態１に従うマイクロコンピュータに内蔵される発振開始時間測定回路を抽出して説明するための回路構成図である。
【００１８】
図１を参照して、マイコンは、マイコンを駆動させるためのクロックｆ（ＸＩＮ），ｆ（ＸＣＩＮ）をそれぞれ出力する２入力ＮＡＮＤ回路１０ａ，１０ｂと、２入力ＮＡＮＤ回路１０ａ，１０ｂの出力タイミングを制御するための３入力ＯＲ回路９ａ，９ｂと、２入力ＮＡＮＤ回路１０ａ，１０ｂから出力されるクロックを被測定クロックとして取込み、発振開始時間を測定する発振開始時間測定回路と、ＣＰＵ（中央演算処理装置）３０と、入出力ポート４０とを含む。
【００１９】
発振開始時間測定回路は、さらに、被測定クロックの発振状態を検知するための発振検知回路１と、カウント値から発振開始時間を算出するためのフリーランカウンタ２と、フリーランカウンタ２のカウント値を格納するためのラッチ回路Ａ３およびラッチ回路Ｂ４と、被測定クロックを選択するためのクロック選択レジスタ５と、マイコンを発振開始時間測定のためのテストモードに設定するテストモード設定回路６と、測定開始時刻を設定するための測定開始レジスタ７と、フリーランカウンタ２に外部からの基準クロックを与えるための外部入力端子８とを有する。
【００２０】
２入力ＮＡＮＤ回路１０ａは、第１の入力端子が入力端子ＸＩＮに接続され、第２の入力端子が３入力ＯＲ回路９ａの出力端子に接続され、出力端子が出力端子ＸＯＵＴに接続される。入力端子ＸＩＮと出力端子ＸＯＵＴとの間には、マイコンチップ外部に配された図示しない発振子または帰還抵抗が結合される。２入力ＮＡＮＤ回路１０ａは、発振バッファとして、これらの発振子または帰還抵抗と一体となってクロック発振回路を構成する。２入力ＮＡＮＤ回路１０ａは、後述するように、発振開始時間を測定するテストモードにおいて、測定開始時刻に発振を開始し、クロックｆ（ＸＩＮ）を出力する。
【００２１】
３入力ＯＲ回路９ａは、第１の入力端子にテストモード設定回路６からテストモード信号が論理が反転されて入力され、第２の入力端子にクロック選択レジスタ５からクロック選択信号ＸＩＮＳＥＬが入力され、第３の入力端子に測定開始レジスタ７から出力信号が入力される。
【００２２】
ここで、テストモード信号は、Ｈ（論理ハイ）レベルとＬ（論理ロー）レベルとの２つの論理からなる信号であり、テストモードエントリ時においてＨレベルに活性化される。
【００２３】
クロック選択信号ＸＩＮＳＥＬは、ＨレベルとＬレベルとの２つの論理からなる信号である。本実施の形態では、クロック選択信号ＸＩＮＳＥＬがＨレベルとなったことに応答してクロックｆ（ＸＣＩＮ）が被測定クロックとして選択され、Ｌレベルとなったことに応答してクロックｆ（ＸＩＮ）が被測定クロックとして選択されるものとする。
【００２４】
また、測定開始レジスタ７の出力信号も同様に、ＨレベルとＬレベルとの２つの論理からなり、測定開始時刻においてＨレベルに活性化される。
【００２５】
したがって、３入力ＯＲ回路９ａは、テストモードエントリ時において、Ｈレベルのテストモード信号およびクロックｆ（ＸＩＮ）を選択するＬレベルのクロック選択信号ＸＩＮＳＥＬを第１および第２の入力端子にそれぞれ受け、かつ測定開始時刻を示すＨレベルの測定開始レジスタ７の出力信号を第３の入力端子に受けると、これらの論理和の演算結果として、Ｈレベルの信号を出力する。後段の２入力ＮＡＮＤ回路１０ａは、Ｈレベルの出力信号が入力される測定開始時刻のタイミングにおいて発振動作を開始し、クロックｆ（ＸＩＮ）を出力する。
【００２６】
２入力ＮＡＮＤ回路１０ｂは、第１の入力端子が入力端子ＸＣＩＮに接続され、第２の入力端子が３入力ＯＲ回路９ｂの出力端子に接続され、出力端子が出力端子ＸＣＯＵＴに接続される。入力端子ＸＣＩＮと出力端子ＸＣＯＵＴとの間には、マイコンチップ外部に配された図示しない発振子または帰還抵抗が結合される。２入力ＮＡＮＤ回路１０ｂは、２入力ＮＡＮＤ回路１０ａと同様に、発振バッファとして、発振子または帰還抵抗と一体となってクロック発振回路を構成する。２入力ＮＡＮＤ回路１０ｂは、発振開始時間を測定するテストモードにおいて、後述するように、測定開始時刻に被測定クロックｆ（ＸＣＩＮ）を出力する。
【００２７】
３入力ＯＲ回路９ａは、第１の入力端子にテストモード設定回路６からのテストモード設定信号が論理が反転されて入力され、第２の入力端子にクロック選択レジスタ５からのクロック選択信号ＸＩＮＳＥＬが論理が反転されて入力され、第３の入力端子に測定開始レジスタ７からの出力信号が入力される。
【００２８】
３入力ＯＲ回路９ａは、テストモードエントリ時において、Ｈレベルのテストモード信号およびクロックｆ（ＸＣＩＮ）を選択するＨレベルのクロック選択信号ＸＩＮＳＥＬを第１および第２の入力端子にそれぞれ受け、さらに、測定開始時刻を示すＨレベルの測定開始レジスタ７の出力信号を第３の入力端子に受けると、これらの論理和の演算結果として、Ｈレベルの信号を出力する。後段の２入力ＮＡＮＤ回路１０ｂは、Ｈレベルの出力信号が入力される測定開始時刻のタイミングにおいて発振動作を開始し、被測定クロックｆ（ＸＩＮ）を出力する。
【００２９】
ここで、被測定クロックとして選択されるクロックｆ（ＸＣＩＮ）とクロックｆ（ＸＩＮ）とは、クロック速度の異なるクロックである。本実施の形態では、クロックｆ（ＸＩＮ）をクロックｆ（ＸＣＩＮ）よりも高速とする。通常動作モードにおいて、２入力ＮＡＮＤ回路１０ａ，１０ｂからそれぞれ出力されるクロックｆ（ＸＩＮ），ｆ（ＸＣＩＮ）は、駆動クロックとしてＣＰＵ３０を含む内部回路に供給される。マイコンの動作内容に応じてこれらを選択的に供給することにより、マイコンを所望の動作速度で駆動させることができる。
【００３０】
一方、テストモードにおいて、クロックｆ（ＸＣＩＮ），ｆ（ＸＩＮ）は、駆動クロックとして図示しない内部回路に供給されるとともに、図１に示すように、発振開始時間測定回路内部の発振検知回路１に入力される。発振開始時間測定回路において、いずれか一方のクロックが被測定クロックとして選択され、発振状態が検知される。
【００３１】
発振検知回路１は、シュミット回路１１ａ，１１ｂと、被測定クロックを選択するためのスイッチ回路ＳＷ１と、直列接続された２段のフリップフロップＦＦ０，ＦＦ１と、インバータ１２とを含む。
【００３２】
シュミット回路１１ａ，１１ｂは、入力端子が２入力ＮＡＮＤ回路１０ａ，１０ｂの出力端子にそれぞれ接続され、２入力ＮＡＮＤ回路１０ａ，１０ｂから出力されるクロックｆ（ＸＩＮ），ｆ（ＸＣＩＮ）を受ける。
【００３３】
シュミット回路１１ａ，１１ｂは、ノイズを含んだパルスを波形整形して、立上りの鋭いパルスに変換する働きを持つことから、発振開始直後の不安定な被測定クロックは、ＨレベルとＬレベルとの間を遷移するパルスに変換される。
【００３４】
シュミット回路１１ａ，１１ｂは、さらに、上位閾値電圧ＶＴ＋と下位閾値電圧ＶＴ−との２つの閾値電圧とを有するというヒステリシスを持つ。したがって、シュミット回路１１ａ，１１ｂからそれぞれ出力されるクロックｆ（ＸＣＩＮ），ｆ（ＸＩＮ）には、クロックの電位が上位閾値電圧ＶＴ＋を超えるまでは反転せず、クロックの電位が下位閾値電圧ＶＴ−より低下して初めて元の状態に戻るという波形が生じる。
【００３５】
シュミット回路１１ａ，１１ｂの出力端子とフリップフロップＦＦ０との間には、スイッチ回路ＳＷ１が結合される。被測定クロックの選択は、クロック選択レジスタ５の出力するクロック選択信号ＸＩＮＳＥＬを制御信号として、スイッチ回路ＳＷ１がシュミット回路１１ａ，１１ｂの出力端子のいずれかとフリップフロップＦＦ０のトリガ入力端子Ｔ０とを選択的に結合することにより行なわれる。以下においては、Ｈレベルのクロック選択信号ＸＩＮＳＥＬによってクロックｆ（ＸＣＩＮ）が被測定クロックとして選択された場合を例として説明する。
【００３６】
フリップフロップＦＦ０は、トリガ入力端子Ｔ０がスイッチ回路ＳＷ１を介して、シュミット回路１１ｂの出力端子に接続される。これにより、被測定クロックｆ（ＸＣＩＮ）は、トリガパルス信号Ｔ０としてトリガ入力端子Ｔ０に入力される。
【００３７】
フリップフロップＦＦ０は、さらに、入力端子Ｄ０が測定開始レジスタ７に接続され、出力端子Ｑ０がフリップフロップＦＦ１の入力端子Ｄ１に接続される。
【００３８】
したがって、フリップフロップＦＦ０は、測定開始レジスタ７から測定開始を示すＨレベルに活性化された信号を入力端子Ｄ０に受けると、トリガ入力端子Ｔ０に入力されるパルス信号Ｔ０をトリガとして、出力端子Ｑ０からＨレベルの出力信号Ｑ０を出力する。
【００３９】
フリップフロップＦＦ１は、トリガ入力端子Ｔ１がインバータ１２を介してスイッチ回路ＳＷ１に接続される。したがって、被測定クロックｆ（ＸＣＩＮ）は、論理が反転され、トリガパルス信号Ｔ１としてトリガ入力端子Ｔ１に入力される。
【００４０】
フリップフロップＦＦ１は、さらに、入力端子Ｄ１がフリップフロップＦＦ０の出力端子Ｑ０に接続され、出力端子Ｑ１が後述するスイッチ回路ＳＷｂの制御信号入力端子に接続される。
【００４１】
したがって、フリップフロップＦＦ１は、フリップフロップＦＦ０からＨレベルの出力信号Ｑ０を入力端子Ｄ１に受けると、トリガパルス信号Ｔ１をトリガとして、出力端子Ｑ１からＨレベルの出力信号Ｑ１を出力する。なお、トリガパルス信号Ｔ１は、フリップフロップＦＦ０に入力されるトリガパルス信号Ｔ０とは、論理が反転された相補の関係にあることから、フリップフロップＦＦ１は、トリガパルス信号Ｔ０がＬレベルとなるタイミングに同期して、出力信号Ｑ１を出力することとなる。
【００４２】
結果として、測定開始時刻において、測定開始レジスタ７の出力信号がＨレベルに活性化されたことに応答して被測定クロックｆ（ＸＣＩＮ）がＨレベルとなるタイミングで、フリップフロップＦＦ０から出力信号Ｑ０が出力される。さらに、出力信号Ｑ０は、フリップフロップＦＦ１に入力され、被測定クロックｆ（ＸＣＩＮ）がＬレベルとなるタイミングで、フリップフリップＦＦ１から出力信号Ｑ１として出力されることとなる。
【００４３】
フリーランカウンタ２は、外部入力端子８から入力される基準クロックをカウントソースとしてカウント動作を行なう。この基準クロックは、被測定クロックよりも高速である。なお、測定精度は、基準クロックの周波数に依存することから、必要な分解能を満足するクロックを入力する必要がある。
【００４４】
フリーランカウンタ２の２つの出力端子とラッチ回路Ａ３およびラッチ回路Ｂ４との間には、それぞれ、スイッチ回路ＳＷａ，ＳＷｂが結合される。スイッチ回路ＳＷａは、測定開始レジスタ７の出力信号に応答して、オン／オフ動作を行ない、フリーランカウンタ２とラッチ回路Ａ３とを電気的に結合／分離する。スイッチ回路ＳＷｂは、発振検知回路１内部のフリップフロップＦＦ１の出力信号Ｑ１に応答して、オン／オフ動作を行ない、フリーランカウンタ２とラッチ回路Ｂ４とを電気的に結合／分離する。
【００４５】
したがって、スイッチ回路ＳＷａは、測定開始レジスタ７の出力信号が測定開始を示す活性状態（Ｈレベル）に遷移すると、これに応答して、フリーランカウンタ２とラッチ回路Ａ３とを結合する。これによって、フリーランカウンタ２のカウント値ｎａは、ラッチ回路Ａ３に格納される。
【００４６】
一方、スイッチ回路ＳＷｂは、フリップフロップＦＦ１の出力信号Ｑ１がＨレベルに活性化されたことに応答して、フリーランカウンタ２とラッチ回路Ｂ４とを結合する。これによって、フリーランカウンタ２のカウント値ｎｂは、ラッチ回路Ｂ４に格納される。
【００４７】
ラッチ回路Ａ３，Ｂ４に格納されたカウント値ｎａ，ｎｂは、図１に示すように、ＣＰＵ３０に転送される。ＣＰＵ３０では、後述するように、これらのカウント値ｎａ，ｎｂおよび外部入力端子８から入力される基準クロックをもとに、発振開始時間を算出し、算出結果を入出力ポート４０を介してマイコンの外部へと出力する。
【００４８】
図２は、図１の発振開始時間測定回路における測定方法を説明するためのタイミング図である。
【００４９】
最初に、図１のクロック選択レジスタ５の選択信号ＸＩＮＳＥＬに応じて、被測定クロックが選択される。以下においては、図１と同様に、Ｈレベルの選択信号ＸＩＮＳＥＬに応答して、クロックｆ（ＸＣＩＮ）が被測定クロックとして選択された場合を例として説明する。
【００５０】
図２を参照して、測定開始レジスタ７の出力信号がＨレベルに活性された時点を測定開始時刻として、被測定クロックｆ（ＸＣＩＮ）は発振を開始する。被測定クロックｆ（ＸＣＩＮ）は、図２に示すように、発振開始直後において、波形および振幅が一定でない不安定な状態を示す。さらに時間が経過するにつれ、被測定クロックｆ（ＸＣＩＮ）は、波形および振幅が一定となる安定状態へと移行する。
【００５１】
フリーランカウンタ２では、発振開始と同時に、すなわち、測定開始レジスタ７の出力信号がＨレベルとなったタイミングにおいて、スイッチ回路ＳＷａがオンし、フリーランカウンタ２とラッチ回路Ａ３とが結合される。これによって、測定開始時刻におけるカウント値ｎａがラッチ回路Ａ３に保持される。
【００５２】
さらに、被測定クロックｆ（ＸＣＩＮ）は、発振検知回路１内部のシュミット回路１１ｂに入力されると、上位閾値電圧ＶＴ＋と下位閾値電圧ＶＴ−とに基づいて波形整形されたパルス信号に変換されて出力される。被測定クロックｆ（ＸＣＩＮ）は、フリップフロップＦＦ０のトリガ入力端子Ｔ０にトリガパルス信号Ｔ０として入力される。
【００５３】
トリガ入力端子Ｔ０に入力されるトリガパルス信号Ｔ０は、図２に示すように、被測定クロックｆ（ＸＣＩＮ）の振幅が十分に成長するまでは、Ｌレベルに固定されている。被測定クロックｆ（ＸＣＩＮ）の振幅が徐々に成長して第１の閾値電圧（シュミット回路１１ｂの上位閾値電圧ＶＴ＋に相当）を超えた時点において、Ｈレベルに遷移する。
【００５４】
トリガパルス信号Ｔ０は、さらに、インバータ１２を介して反転され、トリガパルス信号Ｔ１として、フリップフロップＦＦ１のトリガ入力端子Ｔ１に入力される。したがって、トリガパルス信号Ｔ１は、図２に示すように、被測定クロックｆ（ＸＣＩＮ）が不安定な状態のときにはＨレベルに固定され、振幅が上位閾値電圧ＶＴ＋を超えた時点においてＬレベルに遷移する。
【００５５】
続いて、被測定クロックｆ（ＸＣＩＮ）の振幅が第２の閾値電圧（シュミット回路１１ｂの下位閾値電圧ＶＴ−に相当）よりも低下すると、トリガパルス信号Ｔ０は、反転されてＬレベルとなる。同時に、トリガパルス信号Ｔ１は、Ｈレベルに反転される。
【００５６】
そして、以降の被測定クロックｆ（ＸＣＩＮ）の発振が安定となる期間においては、トリガパルス信号Ｔ０，Ｔ１は、このように第１の閾値電圧および第２の閾値電圧によって、ＨレベルとＬレベルとの間を遷移する波形を示す。
【００５７】
発振検知回路１では、図２の波形を示すトリガパルス信号Ｔ０，Ｔ１がフリップフロップＦＦ１，ＦＦ２に入力されると、トリガパルス信号Ｔ０がＨレベルに立上るタイミングで、出力信号Ｑ０，Ｑ１がそれぞれ出力される。フリップフロップＦＦ０は、測定開始時刻に測定開始レジスタ７から入力されたＨレベルの信号を、トリガパルス信号Ｔ０がＨとなるタイミングにおいて、Ｈレベルの出力信号Ｑ０として出力する。さらに、フリップフロップＦＦ１は、入力されたＨレベルの出力信号Ｑ０を、トリガパルス信号Ｔ１がＨとなるタイミングにおいて、Ｈレベルの出力信号Ｑ１として出力する。
【００５８】
したがって、出力信号Ｑ０，Ｑ１は、図２に示すように、トリガパルス信号Ｔ０，Ｔ１がＨレベルとなるタイミングで、それぞれＨレベルとなる。
【００５９】
フリップフロップＦ１の出力信号Ｑ１は、さらに、スイッチ回路ＳＷｂの制御信号入力端子に入力される。スイッチ回路Ｓｗｂは、出力信号Ｑ１がＨレベルとなるタイミングにおいてオンされる。これによって、フリーランカウンタ２とラッチ回路Ｂ４とは結合され、出力信号Ｑ０がＨレベルとなる時刻でのカウント値ｎｂがラッチ回路Ｂ４に格納される。
【００６０】
フリーランカウンタ２では、図２に示すように、基準クロックをカウントソースとして降順的にカウント動作を行なっており、測定開始時刻でのカウント値ｎａと出力信号Ｑ１がＨレベルとなる時刻でのカウント値ｎｂとがそれぞれラッチ回路Ａ３，ラッチ回路Ｂ４に格納される。
【００６１】
したがって、このカウント値ｎａ，ｎｂと基準クロックの周波数とをＣＰＵ３０において演算することにより、発振開始時間ｔを求めることができる。
【００６２】
図３は、図１の発振開始時間測定回路における測定動作を説明するためのフロー図である。
【００６３】
測定にあたっては、最初に、クロック選択レジスタ５において、被測定クロックを選択する（ステップＳ０１）。本実施の形態では、先述のように、Ｈレベルの選択信号ＸＩＮＳＥＬに応じてクロックｆ（ＸＣＩＮ）が被測定クロックとして選択され（ステップＳ０２）、Ｌレベルの選択信号ＸＩＮＳＥＬに応じてクロックｆ（ＸＩＮ）が被測定クロックとして選択されるものとする（ステップＳ０３）。
【００６４】
次に、測定開始レジスタ７の出力信号がＨレベルに活性化された時点を測定開始時刻として、測定を開始する（ステップＳ０４）。
【００６５】
被測定クロックは、測定開始時刻より発振動作を開始する（ステップＳ０６）。これと同時に、フリーランカウンタ２では、Ｈレベルの測定開始レジスタの出力信号に応答して、カウント値ｎａがラッチ回路Ａ３に格納される（ステップＳ０７）。さらに、発振検知回路１では、測定開始レジスタ７からのＨレベルの出力信号によってオン状態となり（ステップＳ０５）、被測定クロックの発振状態を検知する（ステップＳ０８）。被測定クロックの発振状態の検知は、先述のように、被測定クロックの振幅において、シュミット回路１１ａ，１１ｂの有する２つの閾値電圧を越えたことが確認されると、発振が安定したことを示す発振検知信号として、出力信号Ｑ１がＨレベルに活性化される。
【００６６】
ステップＳ０８において、発振が検知されると、フリーランカウンタ２では、出力信号Ｑ１がＨレベルとなったことに応じて、カウント値ｎｂがラッチ回路Ｂ４に格納される（ステップＳ０９）。最後に、格納されているカウント値ｎａ，ｎｂおよび基準クロックの周波数から発振開始時間を求めることができる。
【００６７】
以上のように、この発明の実施の形態１に従えば、発振検知回路１において、第１および第２の閾値電圧に基づいて被測定クロックの振幅が周期的であることを確認することによって、発振が安定したことを検知し、発振検知信号としてＨレベルの出力信号Ｑ１を出力する構成とすることから、振幅に含まれるノイズ等による誤検知を防止でき、精度良く発振開始時間を測定することができる。
【００６８】
また、マイコンに測定回路をワンチップ化することにより、外部に測定装置を必要としないことから、従来の測定回路にみられる測定環境による測定精度のばらつきを抑えることができ、高精度を保持することができる。
【００６９】
さらに、測定精度を保証するための比較データの測定を要しないことから、測定を容易とするとともに、従来の測定時間を大幅に短縮することが可能となる。
【００７０】
さらに、同一のサンプルであれば、測定者が異なっても同一の測定結果を得ることができることから、出荷検査の段階においても測定を実施することが可能となり、システム設計の確度を高めることができる。
【００７１】
［実施の形態２］
図４は、この発明の実施の形態２に従うマイクロコンピュータに内蔵される発振開始時間測定回路を抽出して説明するための回路構成図である。
【００７２】
図４を参照して、マイコンは、マイコンを駆動させるためのクロックｆ（ＸＩＮ），ｆ（ＸＣＩＮ）をそれぞれ出力する２入力ＮＡＮＤ回路１０ａ，１０ｂと、２入力ＮＡＮＤ回路１０ａ，１０ｂの出力タイミングを制御するための３入力ＯＲ回路９ａ，９ｂと、２入力ＮＡＮＤ回路１０ａ，１０ｂから出力されるクロックを被測定クロックとして取込み、発振開始時間を測定する発振開始時間測定回路と、ＣＰＵ３０と、入出力ポート４０とを含む。
【００７３】
発振開始時間測定回路は、発振検知回路１と、フリーランカウンタ２と、ラッチ回路Ａ３と、ラッチ回路Ｂ４と、クロック選択レジスタ５と、テストモード設定回路６と、測定開始レジスタ７と、外部入力端子８とを有する。
【００７４】
本実施の形態のマイコンは、図１の実施の形態１のマイコンに対して、基本的な構成を同一とし、発振開始時間測定回路内部の発振検知回路１の構成のみが異なる。したがって、共通する部分についての詳細な説明は省略する。
【００７５】
本実施の形態の発振検知回路１は、シュミット回路１１ａ，１１ｂと、シュミット回路１１ａ，１１ｂが出力するクロックｆ（ＸＩＮ），ｆ（ＸＣＩＮ）のうちの一方を被測定クロックとして選択するスイッチ回路ＳＷ１と、選択された被測定クロックをカウントするカウンタＡ１３と、カウンタＡ１３のカウント動作の初期値Ｎを格納するレジスタＡ１４と、カウンタＡ１３とレジスタＡ１４とを結合するためのスイッチ回路ＳＷ２とを含む。
【００７６】
シュミット回路１１ａ，１１ｂは、入力端子が２入力ＮＡＮＤ回路１０ａ，１０ｂの出力端子にそれぞれ接続され、出力端子がスイッチ回路ＳＷ１を介してカウンタＡ１３の入力端子に接続される。
【００７７】
スイッチ回路ＳＷ１は、クロック選択レジスタ５からのクロック選択信号ＸＩＮＳＥＬに応答して、シュミット回路１１ａ，１１ｂの出力端子のいずれか一方とカウンタＡ１３の入力端子とを選択的に結合する。以下においては、実施の形態１と同様に、Ｈレベルのクロック選択信号ＸＩＮＳＥＬに応答して、クロックｆ（ＸＣＩＮ）が被測定クロックとして選択された場合を例として説明する。
【００７８】
カウンタＡ１３は、スイッチ回路ＳＷ１を介して被測定クロックｆ（ＸＣＩＮ）が入力されると、被測定クロックｆ（ＸＣＩＮ）のカウント動作を行なう。カウンタＡ１３は、所定の周波数の基準クロックをカウントソースとする。
【００７９】
カウンタＡ１３の出力端子は、フリーランカウンタ２とラッチ回路Ｂ４との間に結合されるスイッチ回路ＳＷｂの制御信号入力端子に接続される。したがって、スイッチ回路ＳＷｂは、カウンタＡ１３の出力信号に応答して、フリーランカウンタ２とラッチ回路Ｂ４とを結合する。これによって、ラッチ回路Ｂ４には、フリーランカウンタ２のカウント値ｎｂが格納される。
【００８０】
カウンタＡ１３は、スイッチ回路ＳＷ２を介してレジスタＡ１４に結合される。レジスタＡ１４は、予め設定されたカウンタＡ１３の初期値Ｎ（Ｎは自然数）を格納しており、測定開始レジスタ７の出力信号の活性化に応じてスイッチ回路ＳＷ２がオンされると、初期値ＮをカウンタＡ１３にリロードする。
【００８１】
次に、本実施の形態の発振開始時間測定回路における測定方法について説明する。
【００８２】
図５は、図４の発振開始時間測定回路における測定方法を測定するためのタイミング図である。
【００８３】
なお、測定に先立って、被測定クロックが選択される。実施の形態１と同様に、Ｈレベルのクロック選択レジスタ５の選択信号ＸＩＮＳＥＬによって、被測定クロックｆ（ＸＣＩＮ）が選択されたものとする。
【００８４】
図５を参照して、測定開始レジスタ７の出力信号がＨレベルとなる測定開始時刻において、被測定クロックｆ（ＸＣＩＮ）は発振を開始する。
【００８５】
このとき、実施の形態１と同様に、測定開始レジスタ７の出力信号に応じてスイッチ回路ＳＷａがオンされると、フリーランカウンタ２とラッチ回路Ａ３とが結合されて、カウント値ｎａがラッチ回路Ａ３に格納される。
【００８６】
また、測定開始レジスタ７の出力信号の活性化に応じてスイッチ回路ＳＷ２がオンされると、レジスタＡ１４に設定された初期値Ｎは、カウンタＡ１３にリロードされる。なお、本実施の形態では、Ｎ＝３に設定するものとする。
【００８７】
次に、発振開始直後の不安定な被測定クロックｆ（ＸＣＩＮ）は、シュミット回路１１ｂにおいて、パルス信号に整形される。被測定クロックｆ（ＸＣＩＮ）は、振幅が第１の閾値電圧（シュミット回路１１の上位閾値電圧ＶＴ＋に相当）を越えると、ＬレベルからＨレベルへと立上り、さらに、第２の閾値電圧（シュミット回路１１の下位閾値電圧ＶＴ−に相当）より低下すると、Ｌレベルに立下がるパルス信号となる。
【００８８】
カウンタＡ１３は、被測定クロックｆ（ＸＣＩＮ）の振幅が第１の閾値電圧を越えた時点からカウント動作を開始する。パルス信号は、初期値ＮよりＮ−１，Ｎ−２．．．と降順的にカウントされる。
【００８９】
やがて、カウント値が最小値０以下となってアンダーフローすると、カウンタＡ１３は、出力信号によってスイッチ回路ＳＷｂをオンする。これによって、アンダーフローした時点におけるフリーランカウンタ２のカウント値ｎｂがラッチ回路Ｂ４に格納される。本実施の形態では、図５に示すように、３個のパルス信号がカウントされると、カウンタＡ１３は、アンダーフローする。
【００９０】
ここで、測定開始時刻からカウンタＡ１３がアンダーフローするまでの時間Ｔについては、ＣＰＵ３０において、ラッチ回路Ａ３およびラッチ回路Ｂ４に格納されるカウント値ｎａ，ｎｂとフリーランカウンタ２に入力される基準クロックの周波数とから求めることができる。
【００９１】
また、カウンタＡ１３がカウント動作を開始した時刻（被測定クロックｆ（ＸＣＩＮ）が第１の閾値電圧を越えた時刻に相当）からアンダーフローするまでのカウント時間ｔ０については、カウンタＡ１３の基準クロックの周波数ｆと初期値Ｎとから、ｔ０＝Ｎ／ｆ［ｓ］として得られる。
【００９２】
したがって、発振開始時間ｔは、時間Ｔからカウント時間ｔ０を差し引いた時間に等しいことから、発振開始時間ｔを求めることができる。
【００９３】
図６は、図４の発振開始時間測定回路における測定動作を説明するためのフロー図である。
【００９４】
測定にあたっては、最初に、クロック選択レジスタ５において、被測定クロックを選択する（ステップＳ０１）。本実施の形態では、実施の形態１と同様に、Ｈレベルの選択信号ＸＩＮＳＥＬに応じてクロックｆ（ＸＣＩＮ）が被測定クロックとして選択され（ステップＳ０２）、Ｌレベルの選択信号ＸＩＮＳＥＬに応じてクロックｆ（ＸＩＮ）が被測定クロックとして選択されるものとする（ステップＳ０３）。
【００９５】
次に、測定開始レジスタ７の出力信号がＨレベルに活性化された時点を測定開始時刻として、測定を開始する（ステップＳ０４）。
【００９６】
被測定クロックは、測定開始時刻より発振動作を開始する（ステップＳ０６）。これと同時に、フリーランカウンタ２では、Ｈレベルの測定開始レジスタの出力信号に応答して、カウント値ｎａがラッチ回路Ａ３に格納される（ステップＳ０７）。さらに、発振検知回路１では、Ｈレベルの測定開始レジスタの出力信号に応答して、レジスタＡ１４から初期値ＮがカウンタＡ１３にリロードされる（ステップＳ１０）。
【００９７】
さらに、発振検知回路１では、シュミット回路１１ａ，１１ｂにおいて被測定クロックの発振状態が検知される。カウンタＡ１３は、被測定クロックの振幅において、対応するシュミット回路１１ａ，１１ｂの有する上位閾値電圧ＶＴ＋を越えたことが確認された時点から、カウント動作を開始する（ステップＳ１０）。
【００９８】
カウンタＡ１３は、被測定クロックに対応するシュミット回路１１ａ，１１ｂから出力されるパルス信号を初期値Ｎより降順的にカウントする。カウント値が０に達し（ステップＳ１１）、アンダーフローした時点において、フリーランカウンタ２のカウント値ｎｂをラッチ回路Ｂ４に格納する（ステップＳ０９）。
【００９９】
発振開始時間は、先述のように、フリーランカウンタ２のカウント値ｎａ，Ｂｎｂと基準クロックとから算出した測定開始時刻からカウンタＡ１３がアンダーフローするまでの時間Ｔと、カウンタＡ１３におけるカウント時間ｔ０とから求めることができる。
【０１００】
以上のように、この発明の実施の形態２に従えば、発振検知回路１において、被測定クロックの振幅に複数回周期性が確認されたときに発振を検知する構成とすることによって、被測定クロックに含まれるノイズ等の誤検知を確実に回避し、より高精度に発振開始時間を測定することができる。
【０１０１】
また、実施の形態１と同様に、測定回路をマイコンにワンチップ化したことによって、外部に測定装置を不要とすることから、測定環境に影響されることなく、高い測定精度を実現することができる。さらに、出荷検査においても発振開始時間の測定をすることができ、システム設計の確度を高めることが可能となる。
【０１０２】
［実施の形態３］
図７は、この発明の実施の形態３に従うマイクロコンピュータに内蔵される発振開始時間測定回路を抽出して説明するための回路構成図である。
【０１０３】
図７を参照して、本実施の形態のマイコンは、マイコンを駆動させるためのクロックｆ（ＸＩＮ），ｆ（ＸＣＩＮ）をそれぞれ出力する２入力ＮＡＮＤ回路１０ａ，１０ｂと、２入力ＮＡＮＤ回路１０ａ，１０ｂの出力タイミングを制御するための３入力ＯＲ回路９ａ，９ｂと、２入力ＮＡＮＤ回路１０ａ，１０ｂから出力されるクロックを被測定クロックとして取込み、発振開始時間を測定する発振開始時間測定回路と、ＣＰＵ３０と、入出力ポート４０とを含む。
【０１０４】
発振開始時間測定回路は、発振検知回路１と、フリーランカウンタ２と、ラッチ回路Ａ３と、ラッチ回路Ｂ４と、クロック選択レジスタ５と、テストモード設定回路６と、測定開始レジスタ７と、外部入力端子８とを備える。
【０１０５】
本実施の形態のマイコンは、図１の実施の形態１のマイコンに対して、基本的な構成を同一とし、発振開始時間測定回路において、フリーランカウンタ２と外部入力端子８との間に結合されるスイッチ回路ＳＷ３が付加された点において相違する。したがって、共通する部分についての詳細な説明は省略する。なお、実施の形態１と同様に、クロックｆ（ＸＩＮ）は、クロックｆ（ＸＣＩＮ）よりも高速のクロックであるものとする。
【０１０６】
スイッチ回路ＳＷ３は、フリーランカウンタ２と外部入力端子８および２入力ＮＡＮＤ回路１０ａの出力端子との間に結合され、クロック選択レジスタ５からのクロック選択信号ＸＩＮＳＥＬに応じて、外部入力端子８に入力される基準クロックおよびマイコン内部で生成されたクロックｆ（ＸＩＮ）のうちいずれか一方を選択的にフリーランカウンタ２に供給する。詳細には、スイッチ回路ＳＷ３は、Ｈレベルのクロック選択信号ＸＩＮＳＥＬに応答して、フリーランカウンタ２と２入力ＮＡＮＤ回路１０ａの出力端子とを電気的に結合し、Ｌレベルのクロック選択信号ＸＩＮＳＥＬに応答して、フリーランカウンタ２と外部入力端子８とを電気的に結合する。
【０１０７】
したがって、フリーランカウンタ２は、クロック選択信号ＸＩＮＳＥＬがＨレベルのときには、内部のクロックｆ（ＸＩＮ）をカウントソースとしてカウント動作を行ない、クロック選択信号ＸＩＮＳＥＬがＬレベルのときには、外部からの基準クロックをカウントソースとしてカウント動作を行なうこととなる。
【０１０８】
ここで、テストモードエントリ時において、クロックｆ（ＸＣＩＮ）が被測定クロックとして選択された場合について説明する。
【０１０９】
３入力ＯＲ回路９ｂには、測定開始時刻において、Ｈレベルのテストモード信号とＨレベルのクロック選択信号ＸＩＮＳＥＬとＨレベルの測定開始レジスタ７の出力信号とが入力される。３入力ＯＲ回路９ｂは、測定開始レジスタ７の出力信号がＨレベルに活性化されたことに応じて、Ｈレベルの出力信号を出力する。
【０１１０】
２入力ＡＮＤ回路１０ｂは、３入力ＯＲ回路９ｂのＨレベルの出力信号が入力される測定開始時刻のタイミングにおいて、発振を開始し、被測定クロックｆ（ＸＣＩＮ）を出力する。
【０１１１】
被測定クロックｆ（ＸＣＩＮ）は、マイコンの内部回路に駆動クロックとして供給されるとともに、発振開始時間測定回路の発振検知回路１に入力される。被測定クロックｆ（ＸＣＩＮ）は、発振検知回路１内部のシュミット回路１１ｂに入力されると、上位閾値電圧ＶＴ＋と下位閾値電圧ＶＴ−とに基づいて波形整形されたパルス信号に変換されて出力される。パルス信号に変換された被測定クロックｆ（ＸＣＩＮ）は、スイッチ回路ＳＷ１を介してフリップフロップＦＦ０のトリガ入力端子Ｔ０にトリガパルス信号Ｔ０として入力される。
【０１１２】
以上の被測定クロックの選択と同時に、クロック選択レジスタ５から出力されるＨレベルのクロック選択信号ＸＩＮＳＥＬは、スイッチ回路ＳＷ３の制御信号入力端子に入力される。スイッチ回路ＳＷ３は、Ｈレベルのクロック選択信号ＸＩＮＳＥＬに応じて２入力ＮＡＮＤ回路１０ａの出力端子とフリーランカウンタ２とを電気的に結合し、クロックｆ（ＸＩＮ）をフリーランカウンタ２に供給する。
【０１１３】
フリーランカウンタ２では、クロックｆ（ＸＩＮ）をカウントソースとして降順的にカウント動作を行なう。測定開始時刻でのカウント値ｎａとフリップフロップＦＦ１の出力信号Ｑ１がＨレベルとなる時刻でのカウント値ｎｂとは、それぞれラッチ回路Ａ３，ラッチ回路Ｂ４に格納される。
【０１１４】
したがって、このカウント値ｎａ，ｎｂと基準クロックの周波数とをＣＰＵ３０において演算することにより、発振開始時間ｔを求めることができる。
【０１１５】
以上の結果より、クロックｆ（ＸＣＩＮ）が被測定クロックとして選択されるときには、非選択のクロックｆ（ＸＩＮ）がカウントソースとしてフリーランカウンタ２に供給されることとなる。フリーランカウンタ２に供給されるクロックｆ（ＸＩＮ）は、被測定クロックｆ（ＸＣＩＮ）よりも高速のクロックであることから、フリーランカウンタ２のカウントソースとして使用可能である。したがって、この場合は、外部からの基準クロックの入力を必要とせず、マイコン単体で発振開始時間を測定することができる。
【０１１６】
一方、テストモードエントリ時において、クロックｆ（ＸＩＮ）が被測定クロックとして選択された場合には、３入力ＯＲ回路９ａに、Ｈレベルのテストモード信号とＬレベルのクロック選択信号ＸＩＮＳＥＬとＨレベルの測定開始レジスタ７の出力信号とが入力される。３入力ＯＲ回路９ａの出力端子には、測定開始レジスタ７の出力信号が活性化されてことに応じて、Ｈレベルの信号が出力される。
【０１１７】
さらに、２入力ＡＮＤ回路１０ａでは、３入力ＯＲ回路９ａからのＨレベルの信号が入力される発振開始時刻のタイミングにおいて、被測定クロックｆ（ＸＩＮ）が発振を開始して、発振検知回路１に入力される。被測定クロックｆ（ＸＩＮ）は、発振検知回路１内部のシュミット回路１１ａに入力されると、上位閾値電圧ＶＴ＋と下位閾値電圧ＶＴ−とに基づいて波形整形されたパルス信号に変換されて出力される。パルス信号に変換された被測定クロックｆ（ＸＩＮ）は、スイッチ回路ＳＷ１を介してフリップフロップＦＦ０のトリガ入力端子Ｔ０にトリガパルス信号Ｔ０として入力される。
【０１１８】
以上の被測定クロックの選択と同時に、スイッチ回路ＳＷ３では、Ｌレベルの選択信号ＸＩＮＳＥＬによって外部入力端子８とフリーランカウンタ２とが結合される。これによって、フリーランカウンタ２には、外部から基準クロックがカウンタソースとして入力される。したがって、フリーランカウンタ２では、基準クロックをカウントソースとして降順的にカウント動作を行ない、測定開始時刻でのカウント値ｎａとフリップフロップＦＦ１の出力信号Ｑ１がＨレベルとなる時刻でのカウント値ｎｂとをそれぞれラッチ回路Ａ３，ラッチ回路Ｂ４に格納する。
【０１１９】
最後に、このカウント値ｎａ，ｎｂと基準クロックの周波数とをＣＰＵ３０において演算することにより、発振開始時間ｔを求めることができる。
【０１２０】
以上のように、被測定クロックとして高速のクロックｆ（ＸＩＮ）が選択されたときには、フリーランカウンタ２には、より高速の基準クロックが外部から供給されることとなる。したがって、被測定クロックｆ（ＸＩＮ）の発振開始時間の測定においては、外部入力端子８が必要となる。
【０１２１】
以上のように、この発明の実施の形態３に従えば、発振開始時間の測定において、マイコンの有する複数のクロックのうち選択した被測定クロック以外の非選択クロックであって、被測定クロックよりも高速のクロックをフリーランカウンタのカウントソースとして使用することにより、外部からの基準クロックの入力を必要とせず、マイコン単体での測定が可能となる。
【０１２２】
したがって、発振開始時間の測定を出荷検査においても容易に行なうことができることから、精度の高い発振開始時間のデータを客先に提供することが可能となり、システム設計の確度を一層高めることができる。
【０１２３】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１２４】
【発明の効果】
以上のように、この発明に従えば、マイクロコンピュータに発振開始時間測定回路をワンチップ化した構成とすることにより、測定環境の変化による測定精度のばらつきを回避でき、高い測定精度を保持することができる。
【０１２５】
また、同一のサンプルであれば、測定者が異なっても同一の測定データを得ることができることから、精度の高い測定データを供給することができ、システム設計の確度を高めることができる。
【０１２６】
さらに、測定精度を保証するための比較データの測定が不要となることから、発振開始時間の測定をより簡易なものとすることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１に従うマイクロコンピュータに内蔵される発振開始時間測定回路を抽出して説明するための回路構成図である。
【図２】図１の発振開始時間測定回路における測定方法を説明するためのタイミング図である。
【図３】図１の発振開始時間測定回路における測定動作を説明するためのフロー図である。
【図４】この発明の実施の形態２に従うマイクロコンピュータに内蔵される発振開始時間測定回路を抽出して説明するための回路構成図である。
【図５】図４の発振開始時間測定回路における測定方法を測定するためのタイミング図である。
【図６】図４の発振開始時間測定回路における測定動作を説明するためのフロー図である。
【図７】この発明の実施の形態３に従うマイクロコンピュータに内蔵される発振開始時間測定回路を抽出して説明するための回路構成図である。
【図８】従来の発振開始時間の測定方法を説明するためのタイミング図である。
【符号の説明】
１ 発振検知回路、２ フリーランカウンタ、３ ラッチ回路Ａ、４ ラッチ回路Ｂ、５ クロック選択レジスタ、６ テストモード設定回路、７ 測定開始レジスタ、８ 外部入力端子、９ａ，９ｂ ３入力ＯＲ回路、１０ａ，１０ｂ ２入力ＮＡＮＤ回路、１１ａ，１１ｂ シュミット回路、１２ インバータ、１３ カウンタＡ、１４ レジスタＡ、３０ ＣＰＵ、４０ 入出力ポート、ＸＩＮ，ＸＣＩＮ 入力端子、ＸＯＵＴ，ＸＣＯＵＴ 出力端子、ＦＦ０，ＦＦ１ フリップフロップ、ＳＷａ，ＳＷｂ，ＳＷ１，ＳＷ２，ＳＷ３ スイッチ回路。
Claims (6)
- クロック発振回路から供給されるクロックに同期して駆動するマイクロコンピュータであって、
前記クロックの発振開始時間を測定する発振開始時間測定回路を備え、
前記発振開始時間測定回路は、
前記クロックを被測定クロックとし、前記クロック発振回路が発振動作を開始する測定開始時刻から前記被測定クロックの振幅が所定の閾値電圧に達して発振を開始する時刻までの時間を測定して、前記発振開始時間を導出する、マイクロコンピュータ。 - 前記発振開始時間測定回路は、
前記被測定クロックの振幅が前記閾値電圧を達したときに、前記被測定クロックの発振が開始したことを検知して発振検知信号を出力する発振検知回路と、
所定の周波数の基準クロックをカウントソースとして計数動作を行なう計数回路と、
前記測定開始時刻および前記発振検知信号出力時において、前記計数回路の対応する第１および第２の計数値を格納するラッチ回路と、
前記第１および第２の計数値と前記基準クロックの周波数とに基づいて、前記発振開始時間を導出する演算部とを含む、請求項１に記載のマイクロコンピュータ。 - 前記発振検知回路は、
上位の前記閾値電圧と下位の前記閾値電圧とを備え、
前記被測定クロックの振幅が前記上位の閾値電圧を越え、かつ前記下位の閾値電圧よりも低下したことを所定の回数確認したときにおいて、前記被測定クロックの発振が開始したことを検知して前記発振検知信号を出力する、請求項２に記載のマイクロコンピュータ。 - 前記発振検知回路は、
前記被測定クロックの振幅を前記上位および下位の閾値電圧に基づいて波形整形するシュミット回路をさらに備え、
前記シュミット回路の出力波形に基づいて前記被測定クロックの発振が開始したことを検知して前記発振検知信号を出力し、
前記計数回路は、
前記発振検出信号に応じて前記第２の計数値を前記ラッチ回路に格納する、請求項３に記載のマイクロコンピュータ。 - 前記発振検知回路は、前記被測定クロックの振幅を前記上位および下位の閾値電圧に基づいて波形整形するシュミット回路と、前記シュミット回路の出力波形を計数する第２の計数回路とをさらに備え、
前記第２の計数回路における計数値が前記所定の回数の値と一致したときにおいて、前記発振検知信号を出力し、
前記計数回路は、
前記発振検出信号に応じて前記第２の計数値を前記ラッチ回路に格納する、請求項３に記載のマイクロコンピュータ。 - 前記クロック発振回路から供給される複数のクロックのうちの１つを選択して前記被測定クロックとする手段と、
前記複数のクロックのうち、前記被測定クロック以外のクロックであり、かつ、前記被測定クロックよりも高速のクロックを選択して前記基準クロックとする手段とをさらに備える、請求項２に記載のマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003114520A JP2004318711A (ja) | 2003-04-18 | 2003-04-18 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003114520A JP2004318711A (ja) | 2003-04-18 | 2003-04-18 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004318711A true JP2004318711A (ja) | 2004-11-11 |
Family
ID=33474086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003114520A Withdrawn JP2004318711A (ja) | 2003-04-18 | 2003-04-18 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004318711A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007188220A (ja) * | 2006-01-12 | 2007-07-26 | Renesas Technology Corp | 半導体装置 |
| JP2008131798A (ja) * | 2006-11-22 | 2008-06-05 | Brother Ind Ltd | 電源装置及び画像形成装置 |
| JP2011123546A (ja) * | 2009-12-08 | 2011-06-23 | Seiko Epson Corp | 集積回路装置、電子機器及び調整電圧の制御方法 |
| EP2631662A1 (en) * | 2010-10-19 | 2013-08-28 | Fujitsu Limited | Integrated circuit and testing method |
| US9880211B2 (en) | 2015-03-09 | 2018-01-30 | Fujitsu Limited | Semiconductor integrated circuit |
-
2003
- 2003-04-18 JP JP2003114520A patent/JP2004318711A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007188220A (ja) * | 2006-01-12 | 2007-07-26 | Renesas Technology Corp | 半導体装置 |
| JP4634307B2 (ja) * | 2006-01-12 | 2011-02-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2008131798A (ja) * | 2006-11-22 | 2008-06-05 | Brother Ind Ltd | 電源装置及び画像形成装置 |
| JP4524685B2 (ja) * | 2006-11-22 | 2010-08-18 | ブラザー工業株式会社 | 電源装置及び画像形成装置 |
| JP2011123546A (ja) * | 2009-12-08 | 2011-06-23 | Seiko Epson Corp | 集積回路装置、電子機器及び調整電圧の制御方法 |
| EP2631662A1 (en) * | 2010-10-19 | 2013-08-28 | Fujitsu Limited | Integrated circuit and testing method |
| EP2631662A4 (en) * | 2010-10-19 | 2014-08-13 | Fujitsu Ltd | INTEGRATED CIRCUIT AND TESTING METHOD |
| US9880211B2 (en) | 2015-03-09 | 2018-01-30 | Fujitsu Limited | Semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPWO2006038468A1 (ja) | 位相差測定回路 | |
| US8553503B2 (en) | On-die signal timing measurement | |
| EP1262755A1 (en) | Temperature sensing circuit and calibration method | |
| JP3625400B2 (ja) | 可変遅延素子のテスト回路 | |
| US8008967B2 (en) | Power supply voltage adjusting device | |
| US9568889B1 (en) | Time to digital converter with high resolution | |
| JP2004318711A (ja) | マイクロコンピュータ | |
| CN114221640A (zh) | 一种晶振输出稳定判断及控制电路 | |
| US20120197570A1 (en) | Measurement of Parameters Within an Integrated Circuit Chip Using a Nano-Probe | |
| JP2002196087A (ja) | 時間測定回路 | |
| US11333693B2 (en) | Frequency measurement apparatus, microcontroller, and electronic apparatus | |
| US7310026B2 (en) | Semiconductor integrated circuit with function to detect state of stable oscillation | |
| KR890004449B1 (ko) | 측정회로 장치 | |
| US11099600B2 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
| US8907732B2 (en) | Oscillation frequency regulating circuit and method | |
| JPH1040121A (ja) | 車両用マイクロコンピュータのクロック異常検出装置 | |
| US9362894B1 (en) | Clock generator circuit | |
| JP2001060851A (ja) | 周期補正分周回路及びこれを用いた周期補正型発振回路 | |
| JP3132611B2 (ja) | トリガ回路 | |
| KR100393421B1 (ko) | 동기식 에이에프 변환기의 카운터 시스템 | |
| JPH10255489A (ja) | マイクロコンピュータ | |
| JP2003075479A (ja) | クロック源、時間測定装置、試験装置、発振器 | |
| JP3196183B2 (ja) | 時間測定装置 | |
| TW202220385A (zh) | 運作時脈產生裝置與參考時脈閘控電路 | |
| CN117783811A (zh) | 检测装置、检测方法及检测系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060704 |