JP2004311978A - 分離製品を形成する物体分離法 - Google Patents

分離製品を形成する物体分離法 Download PDF

Info

Publication number
JP2004311978A
JP2004311978A JP2004084492A JP2004084492A JP2004311978A JP 2004311978 A JP2004311978 A JP 2004311978A JP 2004084492 A JP2004084492 A JP 2004084492A JP 2004084492 A JP2004084492 A JP 2004084492A JP 2004311978 A JP2004311978 A JP 2004311978A
Authority
JP
Japan
Prior art keywords
material layer
layer
laser
base material
cuts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004084492A
Other languages
English (en)
Inventor
Timothy E Antesberger
イー. アンテスバーガー ティモシー
John S Kresge
エス. クレスジ ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Endicott Interconnect Technologies Inc
Original Assignee
Endicott Interconnect Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Endicott Interconnect Technologies Inc filed Critical Endicott Interconnect Technologies Inc
Publication of JP2004311978A publication Critical patent/JP2004311978A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B31MAKING ARTICLES OF PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER; WORKING PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER
    • B31DMAKING ARTICLES OF PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER, NOT PROVIDED FOR IN SUBCLASSES B31B OR B31C
    • B31D1/00Multiple-step processes for making flat articles ; Making flat articles
    • B31D1/02Multiple-step processes for making flat articles ; Making flat articles the articles being labels or tags
    • B31D1/026Cutting or perforating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4871Bases, plates or heatsinks
    • H01L21/4882Assembly of heatsink parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062Prior to assembly
    • Y10T156/1064Partial cutting [e.g., grooving or incising]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Laminated Bodies (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】レーザカッティングを利用して異なる深度の複数のカットによりベース物質から選択部分の物質を分離させて利用する方法を提供すること。
【解決手段】ベース物質層を提供し、第1物質層と分離物質層を前記ベース物質層上に配置し、その際、該分離物質層を該ベース物質層と該第1物質層との間に挟み、前記第1物質層内にのみ複数の第1カットを提供し、前記分離層と前記第1物質層内にのみ複数のさらに深い第2カットを提供し、前記第1物質層を前記ベース物質層から分離する際に該第1物質層の選択部分のみを分離し、その他の部分を該ベース物質層上に残す、ステップを含んでいること。
【選択図】図5

Description

本発明は物体処理に関し、特に2物体の分離に関する。本発明において多層物体は特定の目的で分離され、改めて接合される。1例では分離された分離物体は接着層を形成し、ヒートシンク等の種々な電子部品をチップに接着させたり、電子パッケージのスティッフナー(芯材あるいは補強部材)をプリント回路ボード(PCB)のごとき回路基板に接着させるのに利用される。
いくつかの異なるタイプの物体の分離は良く知られた技術である。同様に、開口部、スリット等を有した物体の分離も良く知られている。1例は、製造装置、自動車等の製品に使用するガスケットである。限定はしないが、本発明は特に種々なタイプの電子パッケージ等の電子製品で使用される多層物体の分離に関する。以下の米国特許である特許文献1〜3はそのいくつかを例示する。
本願出願人が販売する電子パッケージは本発明に特に関係する。この製品は商品名“HyperBGA”(出願人の登録商標)として販売されている。“BGA”とはボール型(例えばハンダ製)グリッドアレイのことであり、パッケージを選択した下側の基板(典型的には積層PCB)に接着させるのにハンダボールパターンが使用される。このパッケージはパッケージチップを自身の基板本体にカップリングさせ、市販ワイヤボンドあるいは同様なパッケージよりも高密度とするためにハンダボールパターンを利用している。出願人のパッケージにはいわゆる“スティッフナー”が含まれていることが望ましく、パッケージ工程でのチップ冷却のために基板上方に配置されたヒートシンクにパッケージ基板(積層体)を接着させることで最終構造体に剛性を付与する。詳細は後述する。
本発明は電子パッケージに限定されないものの、電子パッケージは特に適した利用対象である。本発明は出願人パッケージ製品要素を接着して剛構造を提供するのに適している。本発明の方法に従って分離された多層物体製品は新規な方法で形成され、最終パッケージ利用者に対して大きなコストダウンの恩恵を提供する。
本発明の利点を提供する多層物体の形成方法は特に電子パッケージ分野で大きな貢献を提供するであろう。
米国特許第5106451号(カン他) 米国特許第5726079号(ジョンソン) 米国特許第6288900号(ジョンソン他)
本発明の主要な目的は物体処理技術の改良である。
本発明の別目的は物体の特定層を別層から分離させ、効果的に接着させることで他の部品で利用させる改良方法の提供である。
本発明の別目的は従来方法よりも容易で低コストな処理方法の提供である。
上述した各目的は、本発明の方法で達成される。本発明に係る方法の主たる構成は、ベース物質層を提供し、ベース物質層上に第1物質層と分離物質層とを積層し、その際、分離層をベース物質層と第1物質層との間に配置し、実質的に第1物質層のみに複数の第1カットを施し、実質的に分離層と第1物質層のみに複数のさらに深い第2カットを施し、第1物質層をベース物質層から分離させ、第1物質層の選択部分のみを分離し、第1物質層の他の部分をベース物質層に残すものである。
本発明の方法は、ベース物質層を提供し、ベース物質層上に第1物質層と分離物質層とを積層し、その際、分離層をベース物質層と第1物質層との間に配置し、実質的に第1物質層のみに複数の第1カットを施し、実質的に分離層と第1物質層のみに複数のさらに深い第2カットを施し、第1物質層をベース物質層から分離させ、第1物質層の選択部分のみを分離し、第1物質層の他の部分をベース物質層に残すものであり、これにより、物体処理技術を改良して、物体の特定層を別層から分離させ、効果的に接着させることで他の部品で利用させることができ、従来方法よりも容易で低コストなものとすることができるのである。
本発明をさらに詳細に説明する目的で本発明を添付図面を利用して解説する。
多層物体は多くの利用法が考えられるが、特に電子パッケージ分野での利用性が高い。そのようなパッケージの例は電子産業分野で知られている。PCB等の回路基板に電気的にカップリングされて搭載されているそのようなパッケージは情報処理システムで使用される場合には通常はコンピュータ、メインフレーム、サーバ等の大型電子システム内に搭載されている。“情報処理システム”とは主としてあらゆる形態の情報を計算、分類、処理、伝達、受領、検索、発信、切替え、保存、明示、測定、検出、記録、再生、あるいは利用するように設計されたシステムのことである。例にはパソコン、サーバ、メインフレーム等がある。しかしながら、本発明の教示に従って形成された物体はそれらでの利用に限定されない。説明を容易化するため、本発明の定義を電子パッケージと情報処理システムに絞って提示する。
図1では本発明の1実施例に従った特定デザインにより選択的に分離される部分を有して多層的に形成された第1物体10の1例が図示されている。本発明はこの物体に限定されず、最終製品で選択的に開口部、スリット、溝等が提供される同様な物体にも適用される。図1の実施例においては、第1物体10は両面に接着層13と15を有した誘電ポリマー物質層11を含んでいる。本発明の1好適実施例では物体10は、ピララックスの商品名でE.I.デュポン・ド・ネモアズ社が商業的に提供するカプトンポリアミドフィルム(誘電ポリマー物質層11)で成る従来型のフレキシブルな回路物体である。1好適実施例ではこのピララックスはピララックスHTとして知られる。ピララックスHTは約0.5ミル(1/1000インチ=2.54/1000cm)から5ミルのポリアミドフィルム厚であり、それぞれの接着層13と15は約0.5ミルから約3ミル厚である。この最も単純な形態ではピララックスの1面のみに望む接着剤(防炎性Bステージアクリルエポキシ樹脂)が提供される。本発明は特定の接着物質には限定されない。
第1物体10はヒートシンクを電子パッケージの半導体チップに接着させるのに使用できる。あるいは、スティッフナー等に接着させるのに使用できる。この点を図6に関する説明でさらに詳述する。
典型的には、ピララックス等の物質はカット処理や開口部や外周壁の形成等の処理が比較的に困難である。それらは小型電子パッケージ等に使用される場合には精密な加工が要求される。本発明はこれらの問題に容易に対処する。
図2で示す第1物質層10は、中間分離物質層19を挟んでベース物質層17上に配置されている。この形態は分離物質層19を第1物質層10に約100℃と約50psi(パスカル/平方インチ)の圧力で積層させることで得られる。この条件は本目的での2層接着に充分である。好適な中間分離物質層19は、約1ミルから約3ミルの厚みを有した上述サイズのピララックス物質を備えたマイラーポリマーである。マイラーは種々なサイズと厚みで入手できるポリエステルフィルム物質である。ベース物質層17は条件によってはスティッフナーあるいはサポート構造として作用し、図2に示す最終構造体に剛性を追加付与し、以下で述べるカット処理を容易にさせる。実質的にいかなる誘電サポート物質でもベース物質層17に利用できる。好適な物質はタイベックの商品名でデュポン社が販売する。タイベックは頑丈で耐久性が高い高密度ポリエチレン繊維シート材であり、紙、フィルム及び布の長所を組み合わせたものである。それは耐水性で、軽量であり、粒体を含まず、不伝導性であって、化学剤、研磨剤及び劣化に対して抵抗性を有している。1例ではタイベック物質は約2ミルから約10ミルの範囲の厚みを有している。
本発明の方法は第1物質層10内で構造体に望むカット加工を提供し、第1物質層10をベース物質層17から分離させる。分離された第1物質層10は望む開口部(図4)を含むことができ、接着される対応構造体との整合に望ましい最終周囲形状を有するであろう。
図3で示す一連の工程は、上述のベース物質層17の提供のために実行される。図3ではベース物質層17、分離層19及び第1物質層10で成る構造体内に少なくとも2つの異なるカットが提供される。これらカットはレーザ、特に紫外線(UV)レーザで提供される。このカット加工中にベース物質層17は真空を利用して分離層19と接触状態に保たれる。図3と図4(図3で示すタイプの複数の構造体で、一体化されて1枚の大型シート21が形成されている)を比較すると、一連の第1カットC1が提供され、一連のさらに深い第2カットC2が提供されている。
これらは図3で破線にて図示されており、図4でも平面図で縮小されて図示されている。第1カットC1はピララックス層(誘電ポリマー物質層11)を貫通しており、下側の分離層19を部分的にカットすることもある。さらに深い第2カットC2は、ピララックス11と分離層19の両方を貫通しているが、タイベックサポート層(ベース物質層17)は貫通していない。タイベック10に部分的なカットが介在しても、本発明の目的には影響を及ぼさないであろう。第1カットC1は好適にはそれぞれのセクション22(図4)で約0.05ミリジュールから0.15ミリジュールのレーザパルスエネルギーによって提供される。パルススペースは約5μmから15μmであり、約5回から約10回の処理により望む深度が提供される。それぞれのセクション22での対応するカットC2は約0.07ミリジュールから0.2ミリジュールのエネルギー、約2μmから10μmのパルススペース、約5回から10回の処理にて望む深度が達成される。
レーザカットは周知であり、以下の米国特許文献で開示されている。
米国特許第5138131号(ニシカワ他)
米国特許第5565120号(ラ・ロッカ)
米国特許第5578229号(バルネコフ他)
米国特許第5667707号(クリンゲル他)
米国特許第5688418号(ヨシヤス他)
米国特許第6313432号B1(ナガタ他)
米国特許第6376798号B1(レムエ他)
米国特許第6476348号B1(グリムズ)
これらのプロセスのさらなる説明は不要であろう。
図4から理解されようが、ピララックス(11)と分離層19の貫通カットC2は、大型シート21の4つのセクション22のそれぞれに、複数の方形開口部を提供する。本発明の1実施例においては全部で168のセクション22が1枚の大型シート21に形成される。それぞれのセクション22は約40mmの幅で40mmの長さを有している。大型シート21のサイズは、520mmx634mmである。それぞれのセクション22は分離されると多層製品を提供する。図4で示すカットC1はセクション22の周囲を形成する。
図5は、第1物質層10と分離層19の、サポートベース物質層17からの分離ステップを示す。説明を容易にするため、図5ではピララックス(11)は1枚の誘電層として断面で示されているが、好適には図1で示すように誘電層と2枚の両側の接着層を有している。本発明では第1物質層10の分離部分のみが分離され、C2で提供される貫通カット部分はベース物質層17に接着された状態で残る。残った分離部分は破線で示されている。分離された物質は断面図で示されている。好適な分離は図5で示す2つの要素を単純に引き剥がすことである。接着剤は、残ったカット部分(C2)にマイラーやピララックスの貫通部分を分離させ、ピララックス物質をベース物質層上で保持させる強度を有するものである。この接着の一部はタイベックには侵入しないC2が充分なレーザエネルギーを与えられ、マイラー分離層をカット部位でタイベックに溶着させることにより提供される。
図5で示すように分離された帯部分は望む形状の開口部(すなわち、1つのセクション22につき4つの小方形開口部と1つの大中央方形開口部)を含んでいる。本発明の別実施例では所定のエネルギーレベル、パルススペース及び回数でカットC1の代わりにカットC2を提供することで大シート21から個々のセクション22を選択的に分離させることが可能である。これで望む部分をサポート層17に残した状態でサポート層17からそれぞれのセクション22を個別に分離できる。これらカットC2は下側のタイベック物質に侵入せず、好適には低目のパルスエネルギーで提供され、マイラーとタイベックの溶着を回避させ、個別の分離を可能にする。本発明は個別部分(セクション22)の分離または後段階で分離させるべく一回の完全分離を提供する。
図6は電子パッケージ30を図示する。これは本発明で提供される分離製品を利用する。1例においては分離された開口セクション22はパッケージのスティッフナーまたは補強部材31の接着コンポーネントとして使用され、このセクション22は、これに半導体チップ33(図6中で大きく示したチップ)を接着させるのに利用できる。そのように使用されると、このセクション22はスティッフナー31の下側に提供され、図6では符号22で表される。図4のセクション22のサイズは図6のものと整合させてはいない。特に、このセクション22の内側に形成した方形開口部は、図6では拡大されており、このセクション22の内部にパッケージ化された半導体チップ33(図6中で小さく示したチップ)を配置させている。
セクション22は、スティッフナー31をパッケージのヒートシンク35に接着させるのにも利用できる。さらに、分離物質の一部は、チップ33のヒートシンク35への接着に使用できる。その場合、図6中の符号22’で示される位置に配置されよう。チップ33は、その選択部位を積層体の上面の対応パッドにカップリングさせる複数のハンダボール37で回路積層基板33に電気的にカップリングされている。導電バイアス及び/又はメッキスルーホールを含んだ内側導電パッドと複数の導電平面(例えば、信号、接地またはパワー平面)も、積層体と、積層体の下面に存在する外部導電体へのチップのカップリングに利用されるべく選択されたものに利用される。それは第2ハンダボール39で下側の回路基板41上のパッド(図示せず)にカップリングされている。好適例はプリント回路ボードである。この完成構造体は図7で示すような情報処理装置51に利用される。
本発明の方法で形成されてベースサポート層から分離される選択分離セクション22は情報処理装置51で使用される電子パッケージを製造するのに利用される。この製品は電子パッケージのごとき構造体や情報処理装置51の製造に利用可能である。
本発明は以上の実施例には限定されない。
本発明の教示に従ってカットされると別物体から効果的に分離される物体の断面側面図である。 第3物体を挟んでベース物質層上に配置された状態の図1の物体の断面側面図である。 図示の物体の選択部分の代表的カットを図示する断面側面図である。 本発明の教示に従って個別に分離できる種々な部分を図示する図3の構造の部分平面図である。 図1の第1物質層及び第1物質層と下側のベース物質層との間の下側中間(分離)層の部分的分離を図示する断面側面図である(図1の3層構造は単層として図示)。 図5の分離物体を使用して構成できる要素を含んだ電子パッケージの側面図である。 本発明の教示に従って形成された分離物体を使用して形成された電子パッケージを利用できるコンピュータサーバ等の情報処理システムの斜視図である。
符号の説明
10 第1物質層
11 誘電ポリマー物質層
13、15 接着層
17 ベース物質層
19 分離物質層
21 大型シート
22 セクション
30 電子パッケージ
31 補強部材(スティッフナー)
33 半導体チップ
35 ヒートシンク
37、39 ハンダボール
41 回路基板
51 情報処理装置

Claims (20)

  1. ベース物質から第1物質の選択部分を分離する方法であって、
    ベース物質層を提供し、
    第1物質層と分離物質層を前記ベース物質層上に配置し、その際、該分離物質層を該ベース物質層と該第1物質層との間に挟み、
    前記第1物質層内にのみ複数の第1カットを提供し、
    前記分離層と前記第1物質層内にのみ複数のさらに深い第2カットを提供し、
    前記第1物質層を前記ベース物質層から分離する際に該第1物質層の選択部分のみを分離し、その他の部分を該ベース物質層上に残す、
    ステップを含んでいることを特徴とする方法。
  2. 複数の第1カットはレーザで提供されることを特徴とする請求項1記載の方法。
  3. レーザはUVレーザであることを特徴とする請求項2記載の方法。
  4. 複数の第2カットはレーザで提供されることを特徴とする請求項1記載の方法。
  5. レーザはUVレーザであることを特徴とする請求項4記載の方法。
  6. 第1物質層は3層構造であることを特徴とする請求項1記載の方法。
  7. 第1物質層はポリマー層と、該ポリマー層の上下両側の接着層とで成ることを特徴とする請求項6記載の方法。
  8. 第1物質層はピララックスであることを特徴とする請求項7記載の方法。
  9. 分離物質層はポリマー物質で成ることを特徴とする請求項1記載の方法。
  10. 分離物質層はポリエステルフィルムであることを特徴とする請求項9記載の方法。
  11. ポリエステルフィルムはマイラーであることを特徴とする請求項10記載の方法。
  12. ベース物質層はポリマ物質で成ることを特徴とする請求項1記載の方法。
  13. ポリマー物質は高密度ポリエチレン繊維を含んでいることを特徴とする請求項12記載の方法。
  14. ポリマー物質はタイベックであることを特徴とする請求項13記載の方法。
  15. 複数の第1カットは0.05ミリジュールから0.15ミリジュールのレーザパルスエネルギーで、パルススペースは5μmから15μmであるレーザで提供されることを特徴とする請求項1記載の方法。
  16. 複数の第2カットは0.07ミリジュールから0.20ミリジュールのレーザパルスエネルギーで、パルススペースは2μmから10μmであるレーザで提供されることを特徴とする請求項15記載の方法。
  17. 第1物質は接着剤を含んでおり、本方法は第1回路基板とコンポーネントとを提供し、該第1物質を使用して該コンポーネントを該第1回路基板に固定するステップをさらに含んでいることを特徴とする請求項1記載の方法。
  18. 半導体チップをコンポーネントに隣接させて第1回路基板と電気的にカップリングするステップをさらに含んでいることを特徴とする請求項17記載の方法。
  19. 第1回路基板を第2回路基板と電気的にカップリングするステップをさらに含んでいることを特徴とする請求項18記載の方法。
  20. 第1回路基板と第2回路基板を情報処理システムの一部に採用するステップをさらに含んでいることを特徴とする請求項19記載の方法。

JP2004084492A 2003-04-09 2004-03-23 分離製品を形成する物体分離法 Pending JP2004311978A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/409,066 US6958106B2 (en) 2003-04-09 2003-04-09 Material separation to form segmented product

Publications (1)

Publication Number Publication Date
JP2004311978A true JP2004311978A (ja) 2004-11-04

Family

ID=32869187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004084492A Pending JP2004311978A (ja) 2003-04-09 2004-03-23 分離製品を形成する物体分離法

Country Status (5)

Country Link
US (2) US6958106B2 (ja)
EP (1) EP1466707A3 (ja)
JP (1) JP2004311978A (ja)
CA (1) CA2460577C (ja)
TW (1) TWI334380B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007116145A (ja) * 2005-10-20 2007-05-10 Endicott Interconnect Technologies Inc 複数のはんだ接続部を上面に備える回路基板を製造する方法
CN106255350A (zh) * 2016-08-18 2016-12-21 东莞市五株电子科技有限公司 埋铜板制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200812445A (en) * 2006-08-18 2008-03-01 Wintek Corp Connection structure of printed-circuit board in LCD module
US7964974B2 (en) * 2008-12-02 2011-06-21 General Electric Company Electronic chip package with reduced contact pad pitch
US20120188721A1 (en) * 2011-01-21 2012-07-26 Nxp B.V. Non-metal stiffener ring for fcbga

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001042806A (ja) * 1999-05-24 2001-02-16 General Kk 一方向可視性印刷用部材
JP2001353987A (ja) * 2000-06-13 2001-12-25 Dainippon Printing Co Ltd 配送伝票用帳票
JP2003001475A (ja) * 2001-06-21 2003-01-08 Toppan Printing Co Ltd レーザー加工定盤およびフィルムキャリアの製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3867179A (en) * 1972-10-06 1975-02-18 William H Page Coated polymeric fibers
GB1477203A (en) * 1974-02-11 1977-06-22 Whiley Ltd G Manufacture of image-bearing cards and other documents
US3996089A (en) * 1975-04-30 1976-12-07 United Technologies Corporation Method for the handling of pre-impregnated composite tapes
US4391853A (en) * 1979-12-10 1983-07-05 The Datak Corporation Methods of making adhesive articles and resulting products
JPS5988780A (ja) * 1982-11-08 1984-05-22 アメリカン・バンク・ノ−ト・カムパニ− 光回折記録体及び光回折パタ−ンを作る方法
US4776904A (en) * 1985-07-19 1988-10-11 Miles Inc. Multilayer analytical element and method of making, using ultrasonic or laser energy
US5011570A (en) * 1988-11-21 1991-04-30 Konica Corporation ID card, ID booklet, and manufacturing method thereof
JP2712723B2 (ja) 1990-03-07 1998-02-16 松下電器産業株式会社 レーザ切断方法
US5106451A (en) 1990-11-15 1992-04-21 International Business Machines Corporation Heat sink and method of attachment
US5240755A (en) 1991-04-23 1993-08-31 Zimmer Industries, Inc. Perforated label web and method of producing such web
IT1250872B (it) 1991-12-06 1995-04-21 Altec Srl Metodo per alimentare un gas di assistenza su un pezzo sottoposto a taglio laser ed apparecchiatura di taglio operante secondo tale metodo
JP3162255B2 (ja) 1994-02-24 2001-04-25 三菱電機株式会社 レーザ加工方法及びその装置
DE9407288U1 (de) 1994-05-02 1994-08-04 Trumpf Gmbh & Co, 71254 Ditzingen Laserschneidmaschine mit Fokuslageneinstellung
US5578229A (en) 1994-10-18 1996-11-26 Michigan State University Method and apparatus for cutting boards using opposing convergent laser beams
US5709979A (en) 1994-10-21 1998-01-20 Sheldahl, Inc. Printed wiring board with photoimageable dielectric base substrate and method of manufacture therefor
US5922225A (en) 1996-03-06 1999-07-13 Blake; Ronald J. Apparatus for reducing vaporized material deposits during laser cutting
US5726079A (en) 1996-06-19 1998-03-10 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
US5757073A (en) * 1996-12-13 1998-05-26 International Business Machines Corporation Heatsink and package structure for wirebond chip rework and replacement
WO1998052178A1 (en) 1997-05-13 1998-11-19 Optical Security Group, Inc. Security label and method of use
JP4183779B2 (ja) 1997-06-20 2008-11-19 日酸Tanaka株式会社 レーザ切断方法およびレーザ切断装置
US6022051A (en) * 1998-08-31 2000-02-08 Casagrande; Charles L. Self-laminating integrated card and method
US6376798B1 (en) 1999-07-23 2002-04-23 Lillbacka Jetair Oy Laser cutting system
US6288900B1 (en) 1999-12-02 2001-09-11 International Business Machines Corporation Warpage compensating heat spreader
US6476348B1 (en) 2000-03-10 2002-11-05 Diebold, Incorporated Laser cutting system with a sheet loading device
US6746051B1 (en) * 2000-10-10 2004-06-08 Eastman Kodak Company Two sided image product
US7357486B2 (en) * 2001-12-20 2008-04-15 Hewlett-Packard Development Company, L.P. Method of laser machining a fluid slot

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001042806A (ja) * 1999-05-24 2001-02-16 General Kk 一方向可視性印刷用部材
JP2001353987A (ja) * 2000-06-13 2001-12-25 Dainippon Printing Co Ltd 配送伝票用帳票
JP2003001475A (ja) * 2001-06-21 2003-01-08 Toppan Printing Co Ltd レーザー加工定盤およびフィルムキャリアの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007116145A (ja) * 2005-10-20 2007-05-10 Endicott Interconnect Technologies Inc 複数のはんだ接続部を上面に備える回路基板を製造する方法
CN106255350A (zh) * 2016-08-18 2016-12-21 东莞市五株电子科技有限公司 埋铜板制作方法

Also Published As

Publication number Publication date
EP1466707A3 (en) 2005-03-23
CA2460577A1 (en) 2004-10-09
CA2460577C (en) 2012-02-07
US6958106B2 (en) 2005-10-25
TW200503881A (en) 2005-02-01
EP1466707A2 (en) 2004-10-13
US20050224167A1 (en) 2005-10-13
TWI334380B (en) 2010-12-11
US20040201136A1 (en) 2004-10-14

Similar Documents

Publication Publication Date Title
US10798822B2 (en) Method of manufacturing a component embedded package carrier
KR100333627B1 (ko) 다층 인쇄회로기판 및 그 제조방법
US10566257B2 (en) Method for manufacturing wiring board
JP2004235323A (ja) 配線基板の製造方法
US20050016764A1 (en) Wiring substrate for intermediate connection and multi-layered wiring board and their production
TWI448223B (zh) 多層電路板及其製作方法
JP2009032918A (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JP2016081961A (ja) 多層配線板及びその製造方法
JP2002064271A (ja) 複合配線基板及びその製造方法
JP2011199077A (ja) 多層配線基板の製造方法
US20140036465A1 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
KR20010105375A (ko) 다중-층 인쇄 회로를 위한 적층
JP4107664B2 (ja) チップ・パッケージ
JP4028863B2 (ja) 基板製造方法
JP5007164B2 (ja) 多層配線板及び多層配線板製造方法
JPH05190757A (ja) 集積回路の接続構造
KR101694575B1 (ko) 서브어셈블리를 상호연결하기 위한 병렬 처리를 사용하는 인쇄 회로 기판 제조 방법
JP2004311978A (ja) 分離製品を形成する物体分離法
KR20150062059A (ko) 다층 경연성 인쇄회로기판 및 그 제조 방법
CN101546740A (zh) 嵌入式印刷电路板及其制造方法
KR100366411B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP2005123332A (ja) 回路基板及びその製造方法
JP2009289789A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP2002353619A (ja) 多層配線板、多層配線用基材及びその製造方法
KR101044123B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070305

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091221

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100320

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100326

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100419

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100804