JP2004310283A - マイクロコントローラ - Google Patents
マイクロコントローラ Download PDFInfo
- Publication number
- JP2004310283A JP2004310283A JP2003100434A JP2003100434A JP2004310283A JP 2004310283 A JP2004310283 A JP 2004310283A JP 2003100434 A JP2003100434 A JP 2003100434A JP 2003100434 A JP2003100434 A JP 2003100434A JP 2004310283 A JP2004310283 A JP 2004310283A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- bus
- cpu
- clocks
- clk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Power Sources (AREA)
Abstract
【課題】周辺回路の動作速度に律速することなくＣＰＵ動作の高速化を図ると共に、それに伴う消費電力の上昇を抑制する。
【解決手段】クロック生成回路１０は、互いに位相の揃った２つのクロック、即ちＣＰＵクロックＣＬＫＣＰＵ並びにバスクロックＣＬＫＢＵＳを生成する。ＢＩＵ（バスインターフェイスユニット）５１は、ＣＰＵクロックＣＬＫＣＰＵに基づいてコードバスを制御し、その一方でバスクロックＣＬＫＢＵＳに基づいて周辺バスを制御する。クロック生成回路１０は、ＭＣＵの動作モードに応じてＣＰＵクロックＣＬＫＣＰＵおよびバスクロックＣＬＫＢＵＳそれぞれの周波数を切り替える。例えばＣＰＵの高速動作を行うために、ＣＰＵクロックＣＬＫＣＰＵをバスクロックＣＬＫＢＵＳよりも高速にする。その場合でも、両クロックの位相は揃っているため、ＢＩＵ５１におけるコードバスおよび周辺バスの制御は容易に行うことが可能である。
【選択図】 図２
【解決手段】クロック生成回路１０は、互いに位相の揃った２つのクロック、即ちＣＰＵクロックＣＬＫＣＰＵ並びにバスクロックＣＬＫＢＵＳを生成する。ＢＩＵ（バスインターフェイスユニット）５１は、ＣＰＵクロックＣＬＫＣＰＵに基づいてコードバスを制御し、その一方でバスクロックＣＬＫＢＵＳに基づいて周辺バスを制御する。クロック生成回路１０は、ＭＣＵの動作モードに応じてＣＰＵクロックＣＬＫＣＰＵおよびバスクロックＣＬＫＢＵＳそれぞれの周波数を切り替える。例えばＣＰＵの高速動作を行うために、ＣＰＵクロックＣＬＫＣＰＵをバスクロックＣＬＫＢＵＳよりも高速にする。その場合でも、両クロックの位相は揃っているため、ＢＩＵ５１におけるコードバスおよび周辺バスの制御は容易に行うことが可能である。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、マイクロコントローラ（ＭＣＵ：Ｍｉｃｒｏ Ｃｏｎｔｒｏｌｌｅｒ Ｕｎｉｔ）に関するものであり、特に、その動作を規定するクロック信号の生成並びに制御に関するものである。
【０００２】
【従来の技術】
従来のマイクロコントローラ（以下「ＭＣＵ」と称する）においては、当該ＭＣＵ全体が単一のクロックに基づいて動作するものが一般的であった。また近年のＭＣＵの高速化の要求に伴い、クロックの高周波化が進んでいる。しかし、例えば単一のクロックで動作するＭＣＵ内で、高い周波数のクロックに対応可能なブロック（高速ブロック）と対応不可能なブロック（低速ブロック）とが存在した場合、ＭＣＵに使用するクロックの周波数は、低速ブロックが対応可能な範囲に設定せざるを得なく、当該ＭＣＵ全体の高速化を図ることができない。即ち、本来高速な動作が可能な高速ブロックの動作速度が、低速ブロックの動作速度により律速されてしまう。また、ＭＵＣの高速化を図るために、低速ブロックの大幅な設計変更が必要になるという問題もあった。
【０００３】
一方、ＭＣＵの中には、中央演算処理装置（ＣＰＵ）用のクロック（ＣＰＵクロック）の周波数と、周辺回路用のクロック（周辺クロック）の周波数とを任意に設定可能なものも提案されている（例えば、特許文献１）。
【０００４】
【特許文献１】
特開平１１−２７２６４４号公報（第１−７頁、第１−５図）
【０００５】
【発明が解決しようとする課題】
上記特許文献１に開示されている従来のＭＣＵにおいては、ＣＰＵクロックと周辺クロックの周波数が任意に設定可能であるが、ＣＰＵクロックと周辺クロックとの位相が一致しないケースが生じる。そのため、ＣＰＵが周辺回路にアクセスする際に両者の動作の同期をとるための回路（例えばラッチ回路）等をＭＣＵに設ける必要があり、ＭＣＵの回路構成の複雑化並びにコストの上昇といった問題が懸念される。
【０００６】
一方、上記特許文献１の図５にも開示されているが、ＣＰＵクロックを周辺クロックから生成するＭＣＵもある。そのようなＭＣＵでは、周辺クロックのパルスの間隔をあけることにより当該周辺クロックと異なる周波数のＣＰＵクロックを生成する。この場合、ＣＰＵと周辺回路との動作の同期は確保されるので、上記の問題は伴わない。
【０００７】
しかし、そのようなＭＣＵ内に高速ブロックと低速ブロックとが存在した場合、周辺クロックは低速ブロックが対応できる範囲の周波数に設定せざるを得ない。その結果、周辺クロックから生成されるＣＰＵクロックの周波数は周辺クロックの周波数に律速され、本来高速動作が可能なＣＰＵの性能を充分に発揮させることができなくなる。特にＣＰＵの動作の高速化が可能となった近年、この問題は大きくなっている。その対策として、高速なＣＰＵを搭載するＭＣＵには、周辺回路としても高速動作が可能なものを使用すればよいが、その場合、ＭＣＵのコスト上昇を招いてしまう。
【０００８】
また、ＭＣＵのクロック周波数を上げると、一般にＭＣＵ全体の消費電力が増大するという問題を伴う。特に携帯端末装置やノート型パソコンのようなバッテリー駆動を行う装置においては、低消費電力化は重要な課題である。
【０００９】
本発明は以上のような課題を解決するためになされたものであり、周辺回路の動作速度に律速することなくＣＰＵ動作の高速化を図ることを第１の目的とし、ＣＰＵ動作の高速化に伴う消費電力の上昇を抑えることを第２の目的とする。
【００１０】
【課題を解決するための手段】
本発明に係るマイクロコントローラは、互いに位相の揃った第１および第２のクロックを生成するクロック生成回路と、前記第１のクロックに基づき動作するＣＰＵ（中央演算処理装置）と、前記ＣＰＵにより制御され、前記第２のクロックに基づき動作する周辺装置と、前記第１のクロックに基づいて動作する第１のバスと、前記第２のクロックに基づいて動作する第２のバスと、前記第１および第２のバスの動作タイミング制御を行うＢＩＵ（バスインターフェイスユニット）とを有するマイクロコントローラであって、前記クロック生成回路は、前記第１および第２のクロックの周波数を互いに同じにするか異ならしめるかの設定が保持されるレジスタを備え、前記レジスタに保持された前記設定に応じて、前記第１および第２のクロックの位相は揃えたままで周波数を切り替え、前記第１および第２のクロックは、前記ＢＩＵに入力され、前記ＢＩＵは、前記第１および第２のクロックに同期した所定のタイミングで前記第１および第２のバスのアイドル期間を交互に切り替えることにより、前記動作タイミング制御を行う。
【００１１】
【発明の実施の形態】
＜実施の形態１＞
図１は本発明の実施の形態１に係るマイクロコントローラ（ＭＣＵ）の要部の構成を示すブロック図である。クロック生成回路１０は、ＭＣＵ内の各ブロックの動作タイミングおよび動作速度を規定するためのクロックを生成する。クロック生成回路１０には、クロックを生成するための基準となるメインクロックＸＩＮとサブクロックＸＣＩＮとが当該クロック生成回路１０の外部から入力される。メインクロックＸＩＮは通常動作時に使用される高速（高周波数）のクロックであり、サブクロックＸＣＩＮは例えばバッテリー駆動時などに使用される低消費電力機能に対応した比較的低速（低周波数）のクロックである。クロック生成回路１０は、メインクロックＸＩＮ或いはサブクロックＸＣＩＮに基づき、互いに位相の揃った（同期のとれた）第１のクロックであるＣＰＵクロックＣＬＫＣＰＵ並びに第２のクロックであるバスクロックＣＬＫＢＵＳの２つのクロックを生成する。
【００１２】
本明細書において、クロック生成回路１０がクロックを生成するための基準となるクロックを“基準クロック”と称する。即ち、本実施の形態では、クロック生成回路１０に外部から入力される外部クロックであるメインクロックＸＩＮ或いはサブクロックＸＣＩＮが基準クロックとなる。
【００１３】
ＭＣＵ全体の動作を制御するＣＰＵ５０にはＣＰＵクロックＣＬＫＣＰＵが入力され、当該ＣＰＵ５０はこのＣＰＵクロックＣＬＫＣＰＵに基づいて動作する。一方、ＢＩＵ（バスインターフェイスユニット）５１は、ＣＰＵ５０により制御されており、コードバスおよび周辺バスとのデータのやり取りを実行する。ＢＩＵ５１には、ＣＰＵクロックＣＬＫＣＰＵとバスクロックＣＬＫＢＵＳが入力される。コードバスにはＣＰＵ５０で実行される実行コード（プログラム）等が格納されたＲＯＭ５２（Ｒｅａｄ Ｏｎｌｙ Ｍｏｍｏｒｙ）が接続されており、ＢＩＵ５１は、ＣＰＵクロックＣＬＫＣＰＵに基づいてコードバス上のＲＯＭ５２にアクセスして実行コードを読み出す。また、ＢＩＵ５１は、バスクロックＣＬＫＢＵＳに基づいて周辺バス上の周辺機能部５３ａ，５３ｂを制御する。即ち、周辺機能部５３ａ、５３ｂは、バスクロックＣＬＫＢＵＳに基づき動作する周辺装置である。なお、ＢＩＵ５１におけるＣＰＵクロックＣＬＫＣＰＵおよびバスクロックＣＬＫＢＵＳの制御については後述する。
【００１４】
ここで、本実施の形態においては、ＣＰＵ５０およびＲＯＭ５２は高周波数のクロック（高速クロック）に対応可能な高速ブロックであり、それに対し周辺機能部５３ａ，５３ｂは、高速クロックに対応不可能な低速ブロックであると仮定する。
【００１５】
図２は、当該ＭＣＵが有するクロック生成回路１０の構成を示すブロック図である。クロック生成回路１０には、高周波数のメインクロックＸＩＮ、並びに、比較的低周波数のサブクロックＸＣＩＮが入力される。ＰＬＬ回路１１には、メインクロックＸＩＮが入力され、当該メインクロックＸＩＮの周波数を所定の係数により逓倍したクロックＸＰＬＬ（以下「ＰＬＬクロック」と称する）を出力する。
【００１６】
第１のクロック切替器１２は、メインクロックＸＩＮとサブクロックＸＣＩＮの両方が入力され、両者のうち何れかを選択して出力する。第１のクロック切替器１２がメインクロックＸＩＮを出力するかサブクロックＸＣＩＮを出力するかは、第１の選択レジスタ１３に記憶されている設定値に応じて切り替わる。例えば、通常動作時にはメインクロックＸＩＮが選択され、バッテリー駆動時などにはサブクロックＸＣＩＮが選択される。
【００１７】
第２のクロック切替器１４は、ＰＬＬ回路１１の出力であるＰＬＬクロックＸＰＬＬおよび第１のクロック切替器１２の出力が入力され、両者のうち何れかを選択して出力する。第２のクロック切替器１４が、そのどちらを出力するかは、第２の選択レジスタ１５に記憶されている設定値に応じて切り替わる。即ち、第２のクロック切替器１４の出力クロックＭＣＬＫ（以下「選択クロック」と称する）は、メインクロックＸＩＮ、サブクロックＸＣＩＮ、ＰＬＬクロックＸＰＬＬのうちのいずれかである。
【００１８】
なお、第１の選択レジスタ１３並びに第２の選択レジスタ１５に記憶されている設定値は、ユーザの操作により入力設定されるものであってもよいし、当該ＭＣＵの動作状態に応じてＣＰＵ５０の制御により自動的に設定されるものであってもよい。
【００１９】
第２のクロック切替器１４が出力した選択クロックＭＣＬＫは、メイン分周部１６に入力される。メイン分周部１６は、分周比設定レジスタ１７および倍速設定レジスタ１８が記憶している設定値に応じて、互いに位相の揃ったＣＰＵクロックＣＬＫＣＰＵおよびバスクロックＣＬＫＢＵＳを生成して出力する。
【００２０】
以下、メイン分周部１６、分周比設定レジスタ１７、倍速設定レジスタ１８の詳細について説明する。図３は、メイン分周部１６の構成を示すブロック図である。メイン分周部１６は、分周カウンタ２０および第３のクロック切替器２１とから成る。分周カウンタ２０は選択クロックＭＣＬＫに対して分周を行い、選択クロックＭＣＬＫをＮ分周したＮ分周クロック（Ｎは整数）、２分周した２分周クロック、および１分周（即ち選択クロックＭＣＬＫそのもの）の１分周クロックの３種類のクロックを出力する。分周比設定レジスタ１７には、上記Ｎの値が設定値として記憶されている。上記の３つのクロックは、それぞれ第３のクロック切替器２１に入力される。
【００２１】
第３のクロック切替器２１は、ＣＰＵクロックＣＬＫＣＰＵおよびバスクロックＣＬＫＢＵＳとして、Ｎ分周クロック、２分周クロック、１分周クロックのうちの何れかをそれぞれ選択して出力する。Ｎ分周クロック、２分周クロック、１分周クロックは共に選択クロックＭＣＬＫを分周（１分周を含む）したものであるので、ＣＰＵクロックＣＬＫＣＰＵとバスクロックＣＬＫＢＵＳとは、互いに位相が揃ったものとなる。
【００２２】
第３のクロック切替器２１において、ＣＰＵクロックＣＬＫＣＰＵおよびバスクロックＣＬＫＢＵＳのそれぞれとして、Ｎ分周クロック、２分周クロック、１分周クロックのうち何れのクロックが選択されるかは、ＭＣＵの動作モードに応じて切り替えられる。その動作モードの設定は倍速設定レジスタ１８に設定値として記憶されている。動作モードとＣＰＵクロックＣＬＫＣＰＵおよびバスクロックＣＬＫＢＵＳとの関係についての詳細は後述する。なお、当該倍速設定レジスタ１８に記憶される動作モードの設定値は、ユーザの操作により入力設定されるものであってもよいし、当該ＭＣＵの動作状態に応じてＣＰＵにより自動的に切り替えられるものであってもよい。
【００２３】
図４は、メイン分周部１６が有する分周カウンタ２０の回路構成の一例を示す図である。同図に示すように、分周カウンタ２０は、カウンタ回路２２（ここでは５ビットカウンタ）と一致回路２３とによって構成される。なお、図４中に示しているフリップフロップ素子は、Ｄフリップフロップである。また、上述したように、分周比設定レジスタ１７にはＮ分周クロックを得るための設定値Ｎ（ここではＮ＜２５）が記憶されている。
【００２４】
５ビットカウンタ２２は、入力される選択クロックＭＣＬＫのパルスをカウントし、一致回路２３は、そのカウント値と分周比設定レジスタ１７の設定値Ｎとを比較する。そして、カウント値と設定値Ｎとが一致した場合、Ｎ分周クロックの出力端子に１つのパルスを出力すると共に５ビットカウンタ２２のカウント値をリセットする。即ち、５ビットカウンタ２２は、分周比設定レジスタ１７に設定されたＮに基づく“Ｎ進カウンタ”として動作する。その結果、Ｎ分周クロックの出力端子からは、選択クロックＭＣＬＫをＮ分周したクロックが出力される。また、図４の如く、５ビットカウンタ２２の最下位ビット出力から２分周クロックが得られる。また、１分周クロックとしては選択クロックＭＣＬＫそのものが分周カウンタ２０から出力される。
【００２５】
ここで、本実施の形態に係るＭＣＵの動作モード並びに、それら動作モードの各々に対応した第３のクロック切替器２１の動作について説明する。図５は、本実施の形態に係るＭＣＵの動作モードの一例を示す図である。この例では、ＭＣＵの動作モードは、「ＸＩＮモード」、「ＸＩＮ／２モード」、「Ｎ分周モード」、「倍速モード」の４つに分類される。
【００２６】
以下、各動作モードについて説明する。まず、ＸＩＮモードは、第１のクロック切替器１２および第２のクロック切替器１４により、選択クロックＭＣＬＫしてメインクロックＸＩＮが選択される。そして、メイン分周部１６からは、選択クロックＭＣＬＫがそのままＣＰＵクロックＣＬＫＣＰＵ並びにバスクロックＣＬＫＢＵＳとして出力される。即ち、第３のクロック切替器２１の出力であるＣＰＵクロックＣＬＫＣＰＵ並びにバスクロックＣＬＫＢＵＳは、共に分周カウンタ２０から入力される１分周クロックである。なお、この動作モードでは、例えばＭＵＣの低消費電力機能が動作している場合など、選択クロックＭＣＬＫとしてメインクロックＸＩＮに代えてサブクロックＸＣＩＮが選択されるケースもあるが、メイン分周部１６の動作は同様であるので、説明は省略する。
【００２７】
ＸＩＮ／２モードは、選択クロックＭＣＬＫしてメインクロックＸＩＮが選択される。そして、第３のクロック切替器２１が出力するＣＰＵクロックＣＬＫＣＰＵ並びにバスクロックＣＬＫＢＵＳは、共に分周カウンタ２０から入力された２分周クロックである。即ち、ＣＰＵクロックＣＬＫＣＰＵ並びにバスクロックＣＬＫＢＵＳは、共にメインクロックＸＩＮを２分周したクロックでありる。この場合、上記ＸＩＮモードに比べ処理速度は遅くなるが消費電力が抑えられる。この動作モードでも、選択クロックＭＣＬＫによって、メインクロックＸＩＮに代えてサブクロックＸＣＩＮが選択されるケースもあるが、メイン分周部１６の動作は同様である。
【００２８】
Ｎ分周モードは、選択クロックＭＣＬＫしてＰＬＬクロックＸＰＬＬが選択される。そして、第３のクロック切替器２１が出力するＣＰＵクロックＣＬＫＣＰＵ並びにバスクロックＣＬＫＢＵＳは、共に分周カウンタ２０から入力されたＮ周クロックである。例えば、クロックを単に高速にしようとするならば、Ｎ分周モードでＮの値を小さくすればよい（例えばＮ＝１）。しかし、ＭＣＵ内で高速クロックに対応できない低速ブロックがある場合、Ｎの値は当該低速ブロックが対応できる程度にしか小さくできない。
【００２９】
ここで、本実施の形態においては、高速ブロックであるＣＰＵ５０およびＲＯＭ５２はＰＬＬクロックＸＰＬＬの２分周クロックに対応可能であり、且つ、低速ブロックである周辺機能部５３ａ，５３ｂがＰＬＬクロックＸＰＬＬの４分周クロックを超える速度には対応不可能であると仮定する。この場合、Ｎ分周モードにおいてＮの値を４よりも小さい値には設定することができない。つまり、ＣＰＵ５０の動作速度は、周辺機能部５３ａ，５３ｂにより律速されてしまう。本実施の形態では、Ｎ分周モードでは分周比設定レジスタ１７の設定値はＮ＝４に設定されるとする。また、低消費電力機能が動作している場合などは、Ｎの値はさらに大きい値に設定される。
【００３０】
倍速モードでは、選択クロックＭＣＬＫしてＰＬＬクロックＸＰＬＬが選択され、第３のクロック切替器２１は、ＣＰＵクロックＣＬＫＣＰＵとしては分周カウンタ２０から入力された２分周クロックを出力し、バスクロックＣＬＫＢＵＳとしてはＮ分周クロックを出力する。ここでも、Ｎ＝４に設定されるとする。即ち、倍速モードでは、ＣＰＵクロックＣＬＫＣＰＵは、ＰＬＬクロックＸＰＬＬの２分周クロック、バスクロックＣＬＫＢＵＳはＰＬＬクロックＸＰＬＬの４分周クロックとなる。よって、ＣＰＵクロックＣＬＫＣＰＵとバスクロックＣＬＫＢＵＳは、互いに位相の揃った異なる周波数のクロックの組合せとなる。この例では、ＣＰＵ５０およびＲＯＭ５２は、周辺機能部５３ａ，５３ｂの２倍の速度のクロックにより動作することになる。
【００３１】
なお、以下の説明においては、説明の簡単のため、ＣＰＵクロックＣＬＫＣＰＵとバスクロックＣＬＫＢＵＳとが同じ周波数の動作モード（ＸＩＮモード、ＸＩＮ／２モード、Ｎ分周モード）を広義に“通常モード”と称する。
【００３２】
図６は、第３のクロック切替器２１の構成の一例を示す回路図である。倍速設定レジスタ１８に記憶されている各動作モードに対応した設定値は、第３のクロック切替器２１に入力される。第３のクロック切替器２１はそれに応じて、出力するＣＰＵクロックＣＬＫＣＰＵおよびバスクロックＣＬＫＢＵＳのそれぞれを、１分周クロック、２分周クロック、Ｎ分周クロックの何れかに切り替える。図６の回路に対応した倍速設定レジスタ１８の設定値は、図５に示している。即ち、この例では、倍速設定レジスタ１８には３ビットの設定値データｂ１〜ｂ３が記憶されており、第３のクロック切替器２１は、ｂ１＝０，ｂ２＝０，ｂ３＝１のときはＸＩＮモード、ｂ１＝０，ｂ２＝１，ｂ３＝０のときＸＩＮ／２モード、ｂ１＝０，ｂ２＝０，ｂ３＝０のときＮ分周モード、ｂ１＝１，ｂ２＝０，ｂ３＝０のとき倍速モードとなるように動作する。
【００３３】
ここで、図６から分かるように、倍速設定レジスタ１８に保持される設定値ｂ１＝１のときは倍速モード、ｂ２＝０のときは通常モードになる。即ち、倍速設定レジスタ１８は、ＣＰＵクロックＣＬＫＣＰＵ（第１のクロック）とバスクロックＣＬＫＢＵＳ（第２のクロック）の周波数を互いに同じにするか異ならしめるかの設定値ｂ１が保持されるレジスタである。
【００３４】
図７は、図１に示したＢＩＵ５１の動作を説明するための図である。上述したように、ＢＩＵ５１は、ＣＰＵクロックＣＬＫＣＰＵに基づいてコードバスを制御してＲＯＭ５２にアクセスし、バスクロックＣＬＫＢＵＳに基づいて周辺バスを制御して周辺機能部５３ａ，５３ｂを制御する。まず図７における（ａ）は、通常モード（ＸＩＮモード、ＸＩＮ／２モード、Ｎ分周モード）における、コードバスサイクルと、周辺バスサイクルを示している。ＢＩＵ５１は、ＣＰＵクロックＣＬＫＣＰＵおよびバスクロックＣＬＫＢＵＳに同期した所定のタイミングでコードバスと周辺バスとのアイドル期間を交互に切り替えることで、コードバスと周辺バスの動作タイミング制御を行う。通常モードでは、ＣＰＵクロックＣＬＫＣＰＵとバスクロックＣＬＫＢＵＳとが同じ周波数であるので、容易にアイドル時間の切り替え動作が可能である。
【００３５】
一方、図７における（ｂ）は、倍速モードにおける、コードバスサイクルと、周辺バスサイクルを示している。この場合も、ＢＩＵ５１は、ＣＰＵクロックＣＬＫＣＰＵおよびバスクロックＣＬＫＢＵＳに同期した所定のタイミングでコードバスと周辺バスとのアイドル期間を切り替えてそれぞれの動作タイミングの制御を行う。倍速モードでは、ＣＰＵクロックＣＬＫＣＰＵとバスクロックＣＬＫＢＵＳとの周波数は異なるが、両クロックは位相が揃っているので、通常モードと同様に、容易にコードバスおよび周辺バスの動作タイミングの制御が可能である。また、ＢＩＵ５１がこのような動作タイミング制御を行うことにより、上記特許文献１のように、コードバスと周辺バスとの動作の同期をとるための回路を付加する必要はない。
【００３６】
さらに、ＢＩＵ５１において、ＣＰＵクロックＣＬＫＣＰＵとバスクロックＣＬＫＢＵＳという異なる２つの周波数に基づく動作タイミングの制御を、コードバスと周辺バスとのいずれか片方ずつを有効する（他方はアイドル（無効）状態にする）ことにより実現しているので、当該動作タイミングの制御を容易に行うことができる。以上の説明では、倍速モードとしてＣＰＵクロックＣＬＫＣＰＵのバスクロックＣＬＫＢＵＳに対する周波数の比が２倍のケース（２倍速モード）について説明したが、ＣＰＵクロックＣＬＫＣＰＵとバスクロックＣＬＫＢＵＳとの位相が揃っていれば、上記と同様の手法により、例えば当該周波数の比が３倍以上のケースであっても、容易に動作タイミングの制御を行うことが可能である。即ち、本発明に適用は、２倍速モードに限られるものではない。
【００３７】
本実施の形態における倍速モードでは、ＣＰＵクロックＣＬＫＣＰＵはＰＬＬクロックＸＰＬＬの２分周クロックであり、４分周クロックのバスクロックＣＬＫＢＵＳよりも高速である。よって、ＣＰＵ５０の高速動作が可能になる。一方、バスクロックＣＬＫＢＵＳの周波数はＮ分周モードと同様であるので、従来どおりの動作が可能である。つまり、倍速モードでは、周辺機能部５３ａ，５３ｂの動作に影響を与えることなく、ＣＰＵ５０の動作速度を上げることが可能である。言い換えれば、ＣＰＵ５０の動作速度が、周辺機能部５３ａ，５３ｂの動作速度により律速されることが防止されるので、ＭＣＵ全体の動作速度の向上に寄与できる。また、周辺機能部５３ａ，５３ｂとして高速動作が可能なものを使用せずにＣＰＵ５０の動作速度を上げることができることから、ＭＣＵ全体のコスト上昇を抑える効果もある。
【００３８】
＜実施の形態２＞
実施の形態１によれば、ＭＣＵの高速化を図ることができるが、ＭＣＵのクロック周波数を上げると、一般にＭＣＵ全体の消費電力が増大するという問題を伴う。その対策として、例えばスリープモードなど、ＭＣＵの動作が不要な場合に、クロックを停止させることが考えられる。それにより、低消費電力化を図ることができる。
【００３９】
図８は、実施の形態２に係るＭＣＵのクロック生成回路１０の構成を示すブロック図である。この図において図２と同様の機能を有する要素には同一符号を付しており、それらのここでの詳細な説明は省略する。同図に示すように、クロック生成回路１０は、クロック停止装置６０を有する。また、図示は省略するが、本実施の形態ではＣＰＵ５０は、クロック生成回路１０のクロック発生動作を停止させるためのクロック停止信号を出力する。クロック停止信号は、クロック生成回路１０のクロック停止装置６０に入力される。また、クロック停止装置６０には、メイン分周部１６が出力するバスクロックＣＬＫＢＵＳも入力される。
【００４０】
クロック停止装置６０は、第１のクロック切替器１２および第２のクロック切替器１４の入力側に配設される。そして、ＣＰＵクロックＣＬＫＣＰＵからのクロック停止信号に従って、第１のクロック切替器１２および第２のクロック切替器１４へのクロック入力（メインクロックＸＩＮ、サブクロックＸＣＩＮ、ＰＬＬクロックＸＰＬＬ）を停止させることで、クロック生成回路１０のクロック発生動作を停止させる。このとき、クロック停止装置６０は、バスクロックＣＬＫＢＵＳの１つの周期（単位周期）が終わるタイミングで、各クロックを停止させるよう動作する。
【００４１】
図８に示すように、クロック停止装置６０は、メインクロックＸＩＮ、サブクロックＸＣＩＮ、ＰＬＬクロックＸＰＬＬのそれぞれを停止させるための、クロック停止回路６１〜６３から構成される。図９は、それらクロック停止回路６１〜６３の回路構成の一例を示す図である。なお、ここでの説明においては、バスクロックＣＬＫＢＵＳの単位周期は、バスクロックＣＬＫＢＵＳのパルスの立上がりのタイミングで終了するものとする。
【００４２】
図９の回路によれば、クロック停止信号が“１（Ｈｉｇｈｔ）”のときは、入力クロックがそのまま出力クロックとして出力される。一方、クロック停止信号が“０（Ｌｏｗ）”に切り替わると、その後にバスクロックＣＬＫＢＵＳの立ち上がりのタイミングで、出力クロックが停止する。つまり、選択クロックＭＣＬＫは、バスクロックＣＬＫＢＵＳの単位周期が終わるタイミングまでメイン分周部１６に供給された直後に停止する。従って、クロックを停止した状態から復帰するときには、バスクロックＣＬＫＢＵＳの単位周期の先頭からクロックの生成が開始される。
【００４３】
その結果、クロック生成の停止／開始の切り替わり時においても、一定の長さの周期を有するＣＰＵクロックＣＬＫＣＰＵ並びにバスクロックＣＬＫＢＵＳが生成される。従って、ＭＣＵの低消費電力化に寄与できると共に、クロック生成の停止／開始の切り替わり時においてＭＣＵの動作が不安定になることが防止される。
【００４４】
＜実施の形態３＞
上述したように、「倍速モード」では、選択クロックＭＣＬＫとしてＰＬＬクロックＸＰＬＬが選択される。ＭＣＵの高速化を図る上で、メインクロックＸＩＮ、サブクロックＸＣＩＮ、ＰＬＬクロックＸＰＬＬのうちの最も高速なものを使用することが有効であるためである。
【００４５】
しかし、例えばユーザによる誤設定や、外部からのノイズの影響に起因するＣＰＵ５０の誤動作によって、選択クロックＭＣＬＫがＰＬＬクロックＸＰＬＬでない場合にもメイン分周部１６が倍速モード時の動作を行うことが考えられる。そこで、本実施の形態においては、選択クロックＭＣＬＫがＰＬＬクロックＸＰＬＬである場合にのみ、倍速モードに切り替わるクロック生成回路１０を提案する。
【００４６】
図１０は、本実施の形態に係るクロック生成回路１０の構成を示すブロック図である。ここでも図２と同様の機能を有する要素には同一符号を付している。また、本実施の形態においては、第２の選択レジスタ１５の設定値は、第２のクロック切替器１４がＰＬＬクロックＸＰＬＬを選択するように動作させる場合は“１”、それ以外は“０”であるとする。また、倍速設定レジスタ１８の設定値は、図５に示したものと同様であるとする。
【００４７】
ＡＮＤ回路６５には、第２の選択レジスタ１５の設定値と、倍速設定レジスタ１８の設定値のうち倍速モードか否かを示す設定値ｂ１とが入力され、その論理演算結果をメイン分周部１６に出力する。ＡＮＤ回路６５の出力は、図６に示した第３のクロック切替器２１に入力される設定値ｂ１の値として入力される。それ以外の部分に関しては実施の形態１と同様である。
【００４８】
従って、第３のクロック切替器２１が倍速モードに切り替わるのは、第２の選択レジスタ１５の設定値が“１”、且つ、倍速設定レジスタ１８の設定値ｂ１の値が“１”である場合のみである。言い換えれば、たとえ倍速設定レジスタ１８の設定値が倍速モードの設定であったとしても、第２の選択レジスタ１５の設定値が“１”でない限り、メイン分周部１６は通常モードの動作を行う。つまり、第２の選択レジスタ１５およびＡＮＤ回路６５は、倍速設定レジスタ１８に保持されている設定値ｂ１（ＣＰＵクロックＣＬＫＣＰＵとバスクロックＣＬＫＢＵＳとを周波数を互いに同じにするか異ならしめるかの設定値）に関わらず、ＣＰＵクロックＣＬＫＣＰＵとバスクロックＣＬＫＢＵＳとを同じ周波数にする手段として機能している。
【００４９】
本実施の形態によれば、第２のクロック切替器１４が選択クロックＭＣＬＫとしてＰＬＬクロックＸＰＬＬを選択している場合に限り、倍速設定レジスタ１８はメイン分周部１６に倍速モードの動作を行わせることが可能である。つまり、選択クロックＭＣＬＫがＰＬＬクロックＸＰＬＬでない場合に、メイン分周部１６が倍速モード時の動作を行うことが無く、ユーザによる誤設定や、ノイズによる誤動作の影響を抑えることができる。
【００５０】
＜実施の形態４＞
クロック生成回路１０に外部から入力される（即ち、外部クロックである）基準クロックとしてのメインクロックＸＩＮの発振が停止した場合、ＰＬＬ回路１１は動作の基準となるクロックの入力が無くなるため、当該ＰＬＬ回路１１の動作が不安定になることが考えられる。その場合、選択クロックＭＣＬＫとしてＰＬＬクロックＸＰＬＬが選択された状態では、ＭＣＵの誤動作を引き起こす原因となるので、選択クロックＭＣＬＫをＰＬＬクロックＸＰＬＬ以外の信号に切り替えると共に、動作モードを倍速モード以外のものにする必要がある。また、不用意にＣＰＵクロックＣＬＫＣＰＵおよびバスクロックＣＬＫＢＵＳが停止してしまうことも、誤動作を引き起こし、ＭＣＵの動作が不安定になる要因である。
【００５１】
図１１は、本実施の形態に係るクロック生成回路１０の構成を示すブロック図である。ここでも図２と同様の機能を有する要素には同一符号を付している。クロック生成回路１０は、発振停止検出器７１、リングオシレータ７２および第４のクロック切替器７３（基準クロック切替回路）から構成される発振監視装置７０を有する。外部クロックであるメインクロックＸＩＮが通常どおり入力されている状態では、リングオシレータ７２は動作せず、このとき第４のクロック切替器７３はメインクロックＸＩＮを第１のクロック切替器１２に出力する。発振停止検出器７１は、メインクロックＸＩＮをモニタして、メインクロックＸＩＮの停止を検出する。
【００５２】
発振停止検出器７１によって、外部クロックであるメインクロックＸＩＮの停止が検出されると、発振監視装置７０は次のような動作を行う。即ち、リングオシレータ７２はメインクロックＸＩＮに切り替わって発振を開始し、メインクロックＸＩＮに代わる新たな基準クロック（第３のクロック）を出力する。第４のクロック切替器７３は、リングオシレータ７２が出力する基準クロックを第１のクロック切替器１２に出力するように切り替わる。さらに、発振停止検出器７１は、第１のクロック選択レジスタ１３、第２の選択レジスタ１５を制御して、選択クロックＭＣＬＫとしてリングオシレータ７２が出力する基準クロックが選択されるようにする（即ち、第２のクロック切替器１４がＰＬＬクロックＸＰＬＬを選択しないようにする）。それと共に、発振停止検出器７１は、倍速設定レジスタ１８を制御してメイン分周部１６が倍速モードで動作しないようにする。
【００５３】
即ち、本実施の形態によれば、クロック生成回路１０は、外部から入力されるメインクロックＸＩＮが停止した場合でも、リングオシレータ７２が出力する基準クロックに基づいてＣＰＵクロックＣＬＫＣＰＵ、バスクロックＣＬＫＢＵＳを生成する。従って、ＣＰＵ５０およびＢＩＵ５１の誤動作を防止でき、安定したＭＣＵの動作を行うことが可能になる。
【００５４】
【発明の効果】
本発明によれば、クロック生成回路は、第１および第２のクロックの周波数を互いに同じにするか異ならしめるかの設定が保持されるレジスタを備え、当該レジスタに保持された設定に応じて、第１および第２のクロックの位相は揃えたままで周波数を切り替える。即ち、互いに位相が揃った異なる周波数の第１および第２のクロックを生成可能である。よって、例えば周辺装置が低速ブロックでＣＰＵが高速ブロックの場合に、第１のクロックを第２のクロックよりも高速にすることで、周辺装置の正常な動作を確保しつつＣＰＵの高速化を図ることができる。言い換えれば、ＣＰＵの動作速度が、周辺回路の動作速度により律速されることが防止されるので、ＭＣＵ全体の動作速度の向上に寄与できる。また、ＭＣＵを構成する要素全てを高周波数のクロックに対応したものにすることなく、ＣＰＵの動作速度を上げることができることから、ＭＣＵ全体のコスト上昇を抑える効果も得られる。
【００５５】
さらに、第１および第２のクロックの周波数が互いに異なる場合においても、両者の位相は揃ったままであるので、例えばＢＩＵにおいて、容易に動作タイミング制御が可能である。例えば、コードバスと周辺バスとの動作の同期をとるための回路を付加する必要はない。
【図面の簡単な説明】
【図１】実施の形態１に係るマイクロコントローラ（ＭＣＵ）の要部構成を示すブロック図である。
【図２】実施の形態１に係るクロック生成回路の構成を示すブロック図である。
【図３】実施の形態１に係るクロック生成回路のメイン分周部の構成を示すブロック図である。
【図４】実施の形態１に係るクロック生成回路のメイン分周部が有する分周カウンタの回路構成の一例を示す図である。
【図５】実施の形態１に係るＭＣＵの動作モードの一例を示す図である。
【図６】実施の形態１に係るクロック生成回路のメイン分周部が有する第３のクロック切替器の回路構成の一例を示す図である。
【図７】実施の形態１に係るＭＣＵが有するＢＩＵの動作を説明するための図である。
【図８】実施の形態２に係るクロック生成回路の構成を示すブロック図である。
【図９】実施の形態２に係るクロック生成回路のクロック停止回路の回路構成の一例を示す図である。
【図１０】実施の形態３に係るクロック生成回路の構成を示すブロック図である。
【図１１】実施の形態４に係るクロック生成回路の構成を示すブロック図である。
【符号の説明】
ＸＩＮ メインクロック、ＸＣＩＮ サブクロック、ＸＰＬＬ ＰＬＬクロック、ＣＬＫＣＰＵ ＣＰＵクロック、ＣＬＫＢＵＳ バスクロック、ＭＣＬＫ 選択クロック、１０ クロック生成回路、１１ ＰＬＬ回路、１２ 第１のクロック切替器、１３第１の選択レジスタ、１４ 第２のクロック切替器、１５ 第２の選択レジスタ、１６ メイン分周部、１７ 分周比設定レジスタ、１８ 倍速設定レジスタ、２０ 分周カウンタ、２１ 第３のクロック切替器、２２ ５ビットカウンタ、２３ 一致回路、５０ ＣＰＵ、５１ ＢＩＵ、５２ ＲＯＭ、５３ａ，５３ｂ 周辺機能部、６０ クロック停止装置、６１ クロック停止回路、６５ ＡＮＤ回路、７０ 発振監視装置、７１ 発振停止検出器、７２ リングオシレータ、７３ 第４のクロック切替器。
【発明の属する技術分野】
本発明は、マイクロコントローラ（ＭＣＵ：Ｍｉｃｒｏ Ｃｏｎｔｒｏｌｌｅｒ Ｕｎｉｔ）に関するものであり、特に、その動作を規定するクロック信号の生成並びに制御に関するものである。
【０００２】
【従来の技術】
従来のマイクロコントローラ（以下「ＭＣＵ」と称する）においては、当該ＭＣＵ全体が単一のクロックに基づいて動作するものが一般的であった。また近年のＭＣＵの高速化の要求に伴い、クロックの高周波化が進んでいる。しかし、例えば単一のクロックで動作するＭＣＵ内で、高い周波数のクロックに対応可能なブロック（高速ブロック）と対応不可能なブロック（低速ブロック）とが存在した場合、ＭＣＵに使用するクロックの周波数は、低速ブロックが対応可能な範囲に設定せざるを得なく、当該ＭＣＵ全体の高速化を図ることができない。即ち、本来高速な動作が可能な高速ブロックの動作速度が、低速ブロックの動作速度により律速されてしまう。また、ＭＵＣの高速化を図るために、低速ブロックの大幅な設計変更が必要になるという問題もあった。
【０００３】
一方、ＭＣＵの中には、中央演算処理装置（ＣＰＵ）用のクロック（ＣＰＵクロック）の周波数と、周辺回路用のクロック（周辺クロック）の周波数とを任意に設定可能なものも提案されている（例えば、特許文献１）。
【０００４】
【特許文献１】
特開平１１−２７２６４４号公報（第１−７頁、第１−５図）
【０００５】
【発明が解決しようとする課題】
上記特許文献１に開示されている従来のＭＣＵにおいては、ＣＰＵクロックと周辺クロックの周波数が任意に設定可能であるが、ＣＰＵクロックと周辺クロックとの位相が一致しないケースが生じる。そのため、ＣＰＵが周辺回路にアクセスする際に両者の動作の同期をとるための回路（例えばラッチ回路）等をＭＣＵに設ける必要があり、ＭＣＵの回路構成の複雑化並びにコストの上昇といった問題が懸念される。
【０００６】
一方、上記特許文献１の図５にも開示されているが、ＣＰＵクロックを周辺クロックから生成するＭＣＵもある。そのようなＭＣＵでは、周辺クロックのパルスの間隔をあけることにより当該周辺クロックと異なる周波数のＣＰＵクロックを生成する。この場合、ＣＰＵと周辺回路との動作の同期は確保されるので、上記の問題は伴わない。
【０００７】
しかし、そのようなＭＣＵ内に高速ブロックと低速ブロックとが存在した場合、周辺クロックは低速ブロックが対応できる範囲の周波数に設定せざるを得ない。その結果、周辺クロックから生成されるＣＰＵクロックの周波数は周辺クロックの周波数に律速され、本来高速動作が可能なＣＰＵの性能を充分に発揮させることができなくなる。特にＣＰＵの動作の高速化が可能となった近年、この問題は大きくなっている。その対策として、高速なＣＰＵを搭載するＭＣＵには、周辺回路としても高速動作が可能なものを使用すればよいが、その場合、ＭＣＵのコスト上昇を招いてしまう。
【０００８】
また、ＭＣＵのクロック周波数を上げると、一般にＭＣＵ全体の消費電力が増大するという問題を伴う。特に携帯端末装置やノート型パソコンのようなバッテリー駆動を行う装置においては、低消費電力化は重要な課題である。
【０００９】
本発明は以上のような課題を解決するためになされたものであり、周辺回路の動作速度に律速することなくＣＰＵ動作の高速化を図ることを第１の目的とし、ＣＰＵ動作の高速化に伴う消費電力の上昇を抑えることを第２の目的とする。
【００１０】
【課題を解決するための手段】
本発明に係るマイクロコントローラは、互いに位相の揃った第１および第２のクロックを生成するクロック生成回路と、前記第１のクロックに基づき動作するＣＰＵ（中央演算処理装置）と、前記ＣＰＵにより制御され、前記第２のクロックに基づき動作する周辺装置と、前記第１のクロックに基づいて動作する第１のバスと、前記第２のクロックに基づいて動作する第２のバスと、前記第１および第２のバスの動作タイミング制御を行うＢＩＵ（バスインターフェイスユニット）とを有するマイクロコントローラであって、前記クロック生成回路は、前記第１および第２のクロックの周波数を互いに同じにするか異ならしめるかの設定が保持されるレジスタを備え、前記レジスタに保持された前記設定に応じて、前記第１および第２のクロックの位相は揃えたままで周波数を切り替え、前記第１および第２のクロックは、前記ＢＩＵに入力され、前記ＢＩＵは、前記第１および第２のクロックに同期した所定のタイミングで前記第１および第２のバスのアイドル期間を交互に切り替えることにより、前記動作タイミング制御を行う。
【００１１】
【発明の実施の形態】
＜実施の形態１＞
図１は本発明の実施の形態１に係るマイクロコントローラ（ＭＣＵ）の要部の構成を示すブロック図である。クロック生成回路１０は、ＭＣＵ内の各ブロックの動作タイミングおよび動作速度を規定するためのクロックを生成する。クロック生成回路１０には、クロックを生成するための基準となるメインクロックＸＩＮとサブクロックＸＣＩＮとが当該クロック生成回路１０の外部から入力される。メインクロックＸＩＮは通常動作時に使用される高速（高周波数）のクロックであり、サブクロックＸＣＩＮは例えばバッテリー駆動時などに使用される低消費電力機能に対応した比較的低速（低周波数）のクロックである。クロック生成回路１０は、メインクロックＸＩＮ或いはサブクロックＸＣＩＮに基づき、互いに位相の揃った（同期のとれた）第１のクロックであるＣＰＵクロックＣＬＫＣＰＵ並びに第２のクロックであるバスクロックＣＬＫＢＵＳの２つのクロックを生成する。
【００１２】
本明細書において、クロック生成回路１０がクロックを生成するための基準となるクロックを“基準クロック”と称する。即ち、本実施の形態では、クロック生成回路１０に外部から入力される外部クロックであるメインクロックＸＩＮ或いはサブクロックＸＣＩＮが基準クロックとなる。
【００１３】
ＭＣＵ全体の動作を制御するＣＰＵ５０にはＣＰＵクロックＣＬＫＣＰＵが入力され、当該ＣＰＵ５０はこのＣＰＵクロックＣＬＫＣＰＵに基づいて動作する。一方、ＢＩＵ（バスインターフェイスユニット）５１は、ＣＰＵ５０により制御されており、コードバスおよび周辺バスとのデータのやり取りを実行する。ＢＩＵ５１には、ＣＰＵクロックＣＬＫＣＰＵとバスクロックＣＬＫＢＵＳが入力される。コードバスにはＣＰＵ５０で実行される実行コード（プログラム）等が格納されたＲＯＭ５２（Ｒｅａｄ Ｏｎｌｙ Ｍｏｍｏｒｙ）が接続されており、ＢＩＵ５１は、ＣＰＵクロックＣＬＫＣＰＵに基づいてコードバス上のＲＯＭ５２にアクセスして実行コードを読み出す。また、ＢＩＵ５１は、バスクロックＣＬＫＢＵＳに基づいて周辺バス上の周辺機能部５３ａ，５３ｂを制御する。即ち、周辺機能部５３ａ、５３ｂは、バスクロックＣＬＫＢＵＳに基づき動作する周辺装置である。なお、ＢＩＵ５１におけるＣＰＵクロックＣＬＫＣＰＵおよびバスクロックＣＬＫＢＵＳの制御については後述する。
【００１４】
ここで、本実施の形態においては、ＣＰＵ５０およびＲＯＭ５２は高周波数のクロック（高速クロック）に対応可能な高速ブロックであり、それに対し周辺機能部５３ａ，５３ｂは、高速クロックに対応不可能な低速ブロックであると仮定する。
【００１５】
図２は、当該ＭＣＵが有するクロック生成回路１０の構成を示すブロック図である。クロック生成回路１０には、高周波数のメインクロックＸＩＮ、並びに、比較的低周波数のサブクロックＸＣＩＮが入力される。ＰＬＬ回路１１には、メインクロックＸＩＮが入力され、当該メインクロックＸＩＮの周波数を所定の係数により逓倍したクロックＸＰＬＬ（以下「ＰＬＬクロック」と称する）を出力する。
【００１６】
第１のクロック切替器１２は、メインクロックＸＩＮとサブクロックＸＣＩＮの両方が入力され、両者のうち何れかを選択して出力する。第１のクロック切替器１２がメインクロックＸＩＮを出力するかサブクロックＸＣＩＮを出力するかは、第１の選択レジスタ１３に記憶されている設定値に応じて切り替わる。例えば、通常動作時にはメインクロックＸＩＮが選択され、バッテリー駆動時などにはサブクロックＸＣＩＮが選択される。
【００１７】
第２のクロック切替器１４は、ＰＬＬ回路１１の出力であるＰＬＬクロックＸＰＬＬおよび第１のクロック切替器１２の出力が入力され、両者のうち何れかを選択して出力する。第２のクロック切替器１４が、そのどちらを出力するかは、第２の選択レジスタ１５に記憶されている設定値に応じて切り替わる。即ち、第２のクロック切替器１４の出力クロックＭＣＬＫ（以下「選択クロック」と称する）は、メインクロックＸＩＮ、サブクロックＸＣＩＮ、ＰＬＬクロックＸＰＬＬのうちのいずれかである。
【００１８】
なお、第１の選択レジスタ１３並びに第２の選択レジスタ１５に記憶されている設定値は、ユーザの操作により入力設定されるものであってもよいし、当該ＭＣＵの動作状態に応じてＣＰＵ５０の制御により自動的に設定されるものであってもよい。
【００１９】
第２のクロック切替器１４が出力した選択クロックＭＣＬＫは、メイン分周部１６に入力される。メイン分周部１６は、分周比設定レジスタ１７および倍速設定レジスタ１８が記憶している設定値に応じて、互いに位相の揃ったＣＰＵクロックＣＬＫＣＰＵおよびバスクロックＣＬＫＢＵＳを生成して出力する。
【００２０】
以下、メイン分周部１６、分周比設定レジスタ１７、倍速設定レジスタ１８の詳細について説明する。図３は、メイン分周部１６の構成を示すブロック図である。メイン分周部１６は、分周カウンタ２０および第３のクロック切替器２１とから成る。分周カウンタ２０は選択クロックＭＣＬＫに対して分周を行い、選択クロックＭＣＬＫをＮ分周したＮ分周クロック（Ｎは整数）、２分周した２分周クロック、および１分周（即ち選択クロックＭＣＬＫそのもの）の１分周クロックの３種類のクロックを出力する。分周比設定レジスタ１７には、上記Ｎの値が設定値として記憶されている。上記の３つのクロックは、それぞれ第３のクロック切替器２１に入力される。
【００２１】
第３のクロック切替器２１は、ＣＰＵクロックＣＬＫＣＰＵおよびバスクロックＣＬＫＢＵＳとして、Ｎ分周クロック、２分周クロック、１分周クロックのうちの何れかをそれぞれ選択して出力する。Ｎ分周クロック、２分周クロック、１分周クロックは共に選択クロックＭＣＬＫを分周（１分周を含む）したものであるので、ＣＰＵクロックＣＬＫＣＰＵとバスクロックＣＬＫＢＵＳとは、互いに位相が揃ったものとなる。
【００２２】
第３のクロック切替器２１において、ＣＰＵクロックＣＬＫＣＰＵおよびバスクロックＣＬＫＢＵＳのそれぞれとして、Ｎ分周クロック、２分周クロック、１分周クロックのうち何れのクロックが選択されるかは、ＭＣＵの動作モードに応じて切り替えられる。その動作モードの設定は倍速設定レジスタ１８に設定値として記憶されている。動作モードとＣＰＵクロックＣＬＫＣＰＵおよびバスクロックＣＬＫＢＵＳとの関係についての詳細は後述する。なお、当該倍速設定レジスタ１８に記憶される動作モードの設定値は、ユーザの操作により入力設定されるものであってもよいし、当該ＭＣＵの動作状態に応じてＣＰＵにより自動的に切り替えられるものであってもよい。
【００２３】
図４は、メイン分周部１６が有する分周カウンタ２０の回路構成の一例を示す図である。同図に示すように、分周カウンタ２０は、カウンタ回路２２（ここでは５ビットカウンタ）と一致回路２３とによって構成される。なお、図４中に示しているフリップフロップ素子は、Ｄフリップフロップである。また、上述したように、分周比設定レジスタ１７にはＮ分周クロックを得るための設定値Ｎ（ここではＮ＜２５）が記憶されている。
【００２４】
５ビットカウンタ２２は、入力される選択クロックＭＣＬＫのパルスをカウントし、一致回路２３は、そのカウント値と分周比設定レジスタ１７の設定値Ｎとを比較する。そして、カウント値と設定値Ｎとが一致した場合、Ｎ分周クロックの出力端子に１つのパルスを出力すると共に５ビットカウンタ２２のカウント値をリセットする。即ち、５ビットカウンタ２２は、分周比設定レジスタ１７に設定されたＮに基づく“Ｎ進カウンタ”として動作する。その結果、Ｎ分周クロックの出力端子からは、選択クロックＭＣＬＫをＮ分周したクロックが出力される。また、図４の如く、５ビットカウンタ２２の最下位ビット出力から２分周クロックが得られる。また、１分周クロックとしては選択クロックＭＣＬＫそのものが分周カウンタ２０から出力される。
【００２５】
ここで、本実施の形態に係るＭＣＵの動作モード並びに、それら動作モードの各々に対応した第３のクロック切替器２１の動作について説明する。図５は、本実施の形態に係るＭＣＵの動作モードの一例を示す図である。この例では、ＭＣＵの動作モードは、「ＸＩＮモード」、「ＸＩＮ／２モード」、「Ｎ分周モード」、「倍速モード」の４つに分類される。
【００２６】
以下、各動作モードについて説明する。まず、ＸＩＮモードは、第１のクロック切替器１２および第２のクロック切替器１４により、選択クロックＭＣＬＫしてメインクロックＸＩＮが選択される。そして、メイン分周部１６からは、選択クロックＭＣＬＫがそのままＣＰＵクロックＣＬＫＣＰＵ並びにバスクロックＣＬＫＢＵＳとして出力される。即ち、第３のクロック切替器２１の出力であるＣＰＵクロックＣＬＫＣＰＵ並びにバスクロックＣＬＫＢＵＳは、共に分周カウンタ２０から入力される１分周クロックである。なお、この動作モードでは、例えばＭＵＣの低消費電力機能が動作している場合など、選択クロックＭＣＬＫとしてメインクロックＸＩＮに代えてサブクロックＸＣＩＮが選択されるケースもあるが、メイン分周部１６の動作は同様であるので、説明は省略する。
【００２７】
ＸＩＮ／２モードは、選択クロックＭＣＬＫしてメインクロックＸＩＮが選択される。そして、第３のクロック切替器２１が出力するＣＰＵクロックＣＬＫＣＰＵ並びにバスクロックＣＬＫＢＵＳは、共に分周カウンタ２０から入力された２分周クロックである。即ち、ＣＰＵクロックＣＬＫＣＰＵ並びにバスクロックＣＬＫＢＵＳは、共にメインクロックＸＩＮを２分周したクロックでありる。この場合、上記ＸＩＮモードに比べ処理速度は遅くなるが消費電力が抑えられる。この動作モードでも、選択クロックＭＣＬＫによって、メインクロックＸＩＮに代えてサブクロックＸＣＩＮが選択されるケースもあるが、メイン分周部１６の動作は同様である。
【００２８】
Ｎ分周モードは、選択クロックＭＣＬＫしてＰＬＬクロックＸＰＬＬが選択される。そして、第３のクロック切替器２１が出力するＣＰＵクロックＣＬＫＣＰＵ並びにバスクロックＣＬＫＢＵＳは、共に分周カウンタ２０から入力されたＮ周クロックである。例えば、クロックを単に高速にしようとするならば、Ｎ分周モードでＮの値を小さくすればよい（例えばＮ＝１）。しかし、ＭＣＵ内で高速クロックに対応できない低速ブロックがある場合、Ｎの値は当該低速ブロックが対応できる程度にしか小さくできない。
【００２９】
ここで、本実施の形態においては、高速ブロックであるＣＰＵ５０およびＲＯＭ５２はＰＬＬクロックＸＰＬＬの２分周クロックに対応可能であり、且つ、低速ブロックである周辺機能部５３ａ，５３ｂがＰＬＬクロックＸＰＬＬの４分周クロックを超える速度には対応不可能であると仮定する。この場合、Ｎ分周モードにおいてＮの値を４よりも小さい値には設定することができない。つまり、ＣＰＵ５０の動作速度は、周辺機能部５３ａ，５３ｂにより律速されてしまう。本実施の形態では、Ｎ分周モードでは分周比設定レジスタ１７の設定値はＮ＝４に設定されるとする。また、低消費電力機能が動作している場合などは、Ｎの値はさらに大きい値に設定される。
【００３０】
倍速モードでは、選択クロックＭＣＬＫしてＰＬＬクロックＸＰＬＬが選択され、第３のクロック切替器２１は、ＣＰＵクロックＣＬＫＣＰＵとしては分周カウンタ２０から入力された２分周クロックを出力し、バスクロックＣＬＫＢＵＳとしてはＮ分周クロックを出力する。ここでも、Ｎ＝４に設定されるとする。即ち、倍速モードでは、ＣＰＵクロックＣＬＫＣＰＵは、ＰＬＬクロックＸＰＬＬの２分周クロック、バスクロックＣＬＫＢＵＳはＰＬＬクロックＸＰＬＬの４分周クロックとなる。よって、ＣＰＵクロックＣＬＫＣＰＵとバスクロックＣＬＫＢＵＳは、互いに位相の揃った異なる周波数のクロックの組合せとなる。この例では、ＣＰＵ５０およびＲＯＭ５２は、周辺機能部５３ａ，５３ｂの２倍の速度のクロックにより動作することになる。
【００３１】
なお、以下の説明においては、説明の簡単のため、ＣＰＵクロックＣＬＫＣＰＵとバスクロックＣＬＫＢＵＳとが同じ周波数の動作モード（ＸＩＮモード、ＸＩＮ／２モード、Ｎ分周モード）を広義に“通常モード”と称する。
【００３２】
図６は、第３のクロック切替器２１の構成の一例を示す回路図である。倍速設定レジスタ１８に記憶されている各動作モードに対応した設定値は、第３のクロック切替器２１に入力される。第３のクロック切替器２１はそれに応じて、出力するＣＰＵクロックＣＬＫＣＰＵおよびバスクロックＣＬＫＢＵＳのそれぞれを、１分周クロック、２分周クロック、Ｎ分周クロックの何れかに切り替える。図６の回路に対応した倍速設定レジスタ１８の設定値は、図５に示している。即ち、この例では、倍速設定レジスタ１８には３ビットの設定値データｂ１〜ｂ３が記憶されており、第３のクロック切替器２１は、ｂ１＝０，ｂ２＝０，ｂ３＝１のときはＸＩＮモード、ｂ１＝０，ｂ２＝１，ｂ３＝０のときＸＩＮ／２モード、ｂ１＝０，ｂ２＝０，ｂ３＝０のときＮ分周モード、ｂ１＝１，ｂ２＝０，ｂ３＝０のとき倍速モードとなるように動作する。
【００３３】
ここで、図６から分かるように、倍速設定レジスタ１８に保持される設定値ｂ１＝１のときは倍速モード、ｂ２＝０のときは通常モードになる。即ち、倍速設定レジスタ１８は、ＣＰＵクロックＣＬＫＣＰＵ（第１のクロック）とバスクロックＣＬＫＢＵＳ（第２のクロック）の周波数を互いに同じにするか異ならしめるかの設定値ｂ１が保持されるレジスタである。
【００３４】
図７は、図１に示したＢＩＵ５１の動作を説明するための図である。上述したように、ＢＩＵ５１は、ＣＰＵクロックＣＬＫＣＰＵに基づいてコードバスを制御してＲＯＭ５２にアクセスし、バスクロックＣＬＫＢＵＳに基づいて周辺バスを制御して周辺機能部５３ａ，５３ｂを制御する。まず図７における（ａ）は、通常モード（ＸＩＮモード、ＸＩＮ／２モード、Ｎ分周モード）における、コードバスサイクルと、周辺バスサイクルを示している。ＢＩＵ５１は、ＣＰＵクロックＣＬＫＣＰＵおよびバスクロックＣＬＫＢＵＳに同期した所定のタイミングでコードバスと周辺バスとのアイドル期間を交互に切り替えることで、コードバスと周辺バスの動作タイミング制御を行う。通常モードでは、ＣＰＵクロックＣＬＫＣＰＵとバスクロックＣＬＫＢＵＳとが同じ周波数であるので、容易にアイドル時間の切り替え動作が可能である。
【００３５】
一方、図７における（ｂ）は、倍速モードにおける、コードバスサイクルと、周辺バスサイクルを示している。この場合も、ＢＩＵ５１は、ＣＰＵクロックＣＬＫＣＰＵおよびバスクロックＣＬＫＢＵＳに同期した所定のタイミングでコードバスと周辺バスとのアイドル期間を切り替えてそれぞれの動作タイミングの制御を行う。倍速モードでは、ＣＰＵクロックＣＬＫＣＰＵとバスクロックＣＬＫＢＵＳとの周波数は異なるが、両クロックは位相が揃っているので、通常モードと同様に、容易にコードバスおよび周辺バスの動作タイミングの制御が可能である。また、ＢＩＵ５１がこのような動作タイミング制御を行うことにより、上記特許文献１のように、コードバスと周辺バスとの動作の同期をとるための回路を付加する必要はない。
【００３６】
さらに、ＢＩＵ５１において、ＣＰＵクロックＣＬＫＣＰＵとバスクロックＣＬＫＢＵＳという異なる２つの周波数に基づく動作タイミングの制御を、コードバスと周辺バスとのいずれか片方ずつを有効する（他方はアイドル（無効）状態にする）ことにより実現しているので、当該動作タイミングの制御を容易に行うことができる。以上の説明では、倍速モードとしてＣＰＵクロックＣＬＫＣＰＵのバスクロックＣＬＫＢＵＳに対する周波数の比が２倍のケース（２倍速モード）について説明したが、ＣＰＵクロックＣＬＫＣＰＵとバスクロックＣＬＫＢＵＳとの位相が揃っていれば、上記と同様の手法により、例えば当該周波数の比が３倍以上のケースであっても、容易に動作タイミングの制御を行うことが可能である。即ち、本発明に適用は、２倍速モードに限られるものではない。
【００３７】
本実施の形態における倍速モードでは、ＣＰＵクロックＣＬＫＣＰＵはＰＬＬクロックＸＰＬＬの２分周クロックであり、４分周クロックのバスクロックＣＬＫＢＵＳよりも高速である。よって、ＣＰＵ５０の高速動作が可能になる。一方、バスクロックＣＬＫＢＵＳの周波数はＮ分周モードと同様であるので、従来どおりの動作が可能である。つまり、倍速モードでは、周辺機能部５３ａ，５３ｂの動作に影響を与えることなく、ＣＰＵ５０の動作速度を上げることが可能である。言い換えれば、ＣＰＵ５０の動作速度が、周辺機能部５３ａ，５３ｂの動作速度により律速されることが防止されるので、ＭＣＵ全体の動作速度の向上に寄与できる。また、周辺機能部５３ａ，５３ｂとして高速動作が可能なものを使用せずにＣＰＵ５０の動作速度を上げることができることから、ＭＣＵ全体のコスト上昇を抑える効果もある。
【００３８】
＜実施の形態２＞
実施の形態１によれば、ＭＣＵの高速化を図ることができるが、ＭＣＵのクロック周波数を上げると、一般にＭＣＵ全体の消費電力が増大するという問題を伴う。その対策として、例えばスリープモードなど、ＭＣＵの動作が不要な場合に、クロックを停止させることが考えられる。それにより、低消費電力化を図ることができる。
【００３９】
図８は、実施の形態２に係るＭＣＵのクロック生成回路１０の構成を示すブロック図である。この図において図２と同様の機能を有する要素には同一符号を付しており、それらのここでの詳細な説明は省略する。同図に示すように、クロック生成回路１０は、クロック停止装置６０を有する。また、図示は省略するが、本実施の形態ではＣＰＵ５０は、クロック生成回路１０のクロック発生動作を停止させるためのクロック停止信号を出力する。クロック停止信号は、クロック生成回路１０のクロック停止装置６０に入力される。また、クロック停止装置６０には、メイン分周部１６が出力するバスクロックＣＬＫＢＵＳも入力される。
【００４０】
クロック停止装置６０は、第１のクロック切替器１２および第２のクロック切替器１４の入力側に配設される。そして、ＣＰＵクロックＣＬＫＣＰＵからのクロック停止信号に従って、第１のクロック切替器１２および第２のクロック切替器１４へのクロック入力（メインクロックＸＩＮ、サブクロックＸＣＩＮ、ＰＬＬクロックＸＰＬＬ）を停止させることで、クロック生成回路１０のクロック発生動作を停止させる。このとき、クロック停止装置６０は、バスクロックＣＬＫＢＵＳの１つの周期（単位周期）が終わるタイミングで、各クロックを停止させるよう動作する。
【００４１】
図８に示すように、クロック停止装置６０は、メインクロックＸＩＮ、サブクロックＸＣＩＮ、ＰＬＬクロックＸＰＬＬのそれぞれを停止させるための、クロック停止回路６１〜６３から構成される。図９は、それらクロック停止回路６１〜６３の回路構成の一例を示す図である。なお、ここでの説明においては、バスクロックＣＬＫＢＵＳの単位周期は、バスクロックＣＬＫＢＵＳのパルスの立上がりのタイミングで終了するものとする。
【００４２】
図９の回路によれば、クロック停止信号が“１（Ｈｉｇｈｔ）”のときは、入力クロックがそのまま出力クロックとして出力される。一方、クロック停止信号が“０（Ｌｏｗ）”に切り替わると、その後にバスクロックＣＬＫＢＵＳの立ち上がりのタイミングで、出力クロックが停止する。つまり、選択クロックＭＣＬＫは、バスクロックＣＬＫＢＵＳの単位周期が終わるタイミングまでメイン分周部１６に供給された直後に停止する。従って、クロックを停止した状態から復帰するときには、バスクロックＣＬＫＢＵＳの単位周期の先頭からクロックの生成が開始される。
【００４３】
その結果、クロック生成の停止／開始の切り替わり時においても、一定の長さの周期を有するＣＰＵクロックＣＬＫＣＰＵ並びにバスクロックＣＬＫＢＵＳが生成される。従って、ＭＣＵの低消費電力化に寄与できると共に、クロック生成の停止／開始の切り替わり時においてＭＣＵの動作が不安定になることが防止される。
【００４４】
＜実施の形態３＞
上述したように、「倍速モード」では、選択クロックＭＣＬＫとしてＰＬＬクロックＸＰＬＬが選択される。ＭＣＵの高速化を図る上で、メインクロックＸＩＮ、サブクロックＸＣＩＮ、ＰＬＬクロックＸＰＬＬのうちの最も高速なものを使用することが有効であるためである。
【００４５】
しかし、例えばユーザによる誤設定や、外部からのノイズの影響に起因するＣＰＵ５０の誤動作によって、選択クロックＭＣＬＫがＰＬＬクロックＸＰＬＬでない場合にもメイン分周部１６が倍速モード時の動作を行うことが考えられる。そこで、本実施の形態においては、選択クロックＭＣＬＫがＰＬＬクロックＸＰＬＬである場合にのみ、倍速モードに切り替わるクロック生成回路１０を提案する。
【００４６】
図１０は、本実施の形態に係るクロック生成回路１０の構成を示すブロック図である。ここでも図２と同様の機能を有する要素には同一符号を付している。また、本実施の形態においては、第２の選択レジスタ１５の設定値は、第２のクロック切替器１４がＰＬＬクロックＸＰＬＬを選択するように動作させる場合は“１”、それ以外は“０”であるとする。また、倍速設定レジスタ１８の設定値は、図５に示したものと同様であるとする。
【００４７】
ＡＮＤ回路６５には、第２の選択レジスタ１５の設定値と、倍速設定レジスタ１８の設定値のうち倍速モードか否かを示す設定値ｂ１とが入力され、その論理演算結果をメイン分周部１６に出力する。ＡＮＤ回路６５の出力は、図６に示した第３のクロック切替器２１に入力される設定値ｂ１の値として入力される。それ以外の部分に関しては実施の形態１と同様である。
【００４８】
従って、第３のクロック切替器２１が倍速モードに切り替わるのは、第２の選択レジスタ１５の設定値が“１”、且つ、倍速設定レジスタ１８の設定値ｂ１の値が“１”である場合のみである。言い換えれば、たとえ倍速設定レジスタ１８の設定値が倍速モードの設定であったとしても、第２の選択レジスタ１５の設定値が“１”でない限り、メイン分周部１６は通常モードの動作を行う。つまり、第２の選択レジスタ１５およびＡＮＤ回路６５は、倍速設定レジスタ１８に保持されている設定値ｂ１（ＣＰＵクロックＣＬＫＣＰＵとバスクロックＣＬＫＢＵＳとを周波数を互いに同じにするか異ならしめるかの設定値）に関わらず、ＣＰＵクロックＣＬＫＣＰＵとバスクロックＣＬＫＢＵＳとを同じ周波数にする手段として機能している。
【００４９】
本実施の形態によれば、第２のクロック切替器１４が選択クロックＭＣＬＫとしてＰＬＬクロックＸＰＬＬを選択している場合に限り、倍速設定レジスタ１８はメイン分周部１６に倍速モードの動作を行わせることが可能である。つまり、選択クロックＭＣＬＫがＰＬＬクロックＸＰＬＬでない場合に、メイン分周部１６が倍速モード時の動作を行うことが無く、ユーザによる誤設定や、ノイズによる誤動作の影響を抑えることができる。
【００５０】
＜実施の形態４＞
クロック生成回路１０に外部から入力される（即ち、外部クロックである）基準クロックとしてのメインクロックＸＩＮの発振が停止した場合、ＰＬＬ回路１１は動作の基準となるクロックの入力が無くなるため、当該ＰＬＬ回路１１の動作が不安定になることが考えられる。その場合、選択クロックＭＣＬＫとしてＰＬＬクロックＸＰＬＬが選択された状態では、ＭＣＵの誤動作を引き起こす原因となるので、選択クロックＭＣＬＫをＰＬＬクロックＸＰＬＬ以外の信号に切り替えると共に、動作モードを倍速モード以外のものにする必要がある。また、不用意にＣＰＵクロックＣＬＫＣＰＵおよびバスクロックＣＬＫＢＵＳが停止してしまうことも、誤動作を引き起こし、ＭＣＵの動作が不安定になる要因である。
【００５１】
図１１は、本実施の形態に係るクロック生成回路１０の構成を示すブロック図である。ここでも図２と同様の機能を有する要素には同一符号を付している。クロック生成回路１０は、発振停止検出器７１、リングオシレータ７２および第４のクロック切替器７３（基準クロック切替回路）から構成される発振監視装置７０を有する。外部クロックであるメインクロックＸＩＮが通常どおり入力されている状態では、リングオシレータ７２は動作せず、このとき第４のクロック切替器７３はメインクロックＸＩＮを第１のクロック切替器１２に出力する。発振停止検出器７１は、メインクロックＸＩＮをモニタして、メインクロックＸＩＮの停止を検出する。
【００５２】
発振停止検出器７１によって、外部クロックであるメインクロックＸＩＮの停止が検出されると、発振監視装置７０は次のような動作を行う。即ち、リングオシレータ７２はメインクロックＸＩＮに切り替わって発振を開始し、メインクロックＸＩＮに代わる新たな基準クロック（第３のクロック）を出力する。第４のクロック切替器７３は、リングオシレータ７２が出力する基準クロックを第１のクロック切替器１２に出力するように切り替わる。さらに、発振停止検出器７１は、第１のクロック選択レジスタ１３、第２の選択レジスタ１５を制御して、選択クロックＭＣＬＫとしてリングオシレータ７２が出力する基準クロックが選択されるようにする（即ち、第２のクロック切替器１４がＰＬＬクロックＸＰＬＬを選択しないようにする）。それと共に、発振停止検出器７１は、倍速設定レジスタ１８を制御してメイン分周部１６が倍速モードで動作しないようにする。
【００５３】
即ち、本実施の形態によれば、クロック生成回路１０は、外部から入力されるメインクロックＸＩＮが停止した場合でも、リングオシレータ７２が出力する基準クロックに基づいてＣＰＵクロックＣＬＫＣＰＵ、バスクロックＣＬＫＢＵＳを生成する。従って、ＣＰＵ５０およびＢＩＵ５１の誤動作を防止でき、安定したＭＣＵの動作を行うことが可能になる。
【００５４】
【発明の効果】
本発明によれば、クロック生成回路は、第１および第２のクロックの周波数を互いに同じにするか異ならしめるかの設定が保持されるレジスタを備え、当該レジスタに保持された設定に応じて、第１および第２のクロックの位相は揃えたままで周波数を切り替える。即ち、互いに位相が揃った異なる周波数の第１および第２のクロックを生成可能である。よって、例えば周辺装置が低速ブロックでＣＰＵが高速ブロックの場合に、第１のクロックを第２のクロックよりも高速にすることで、周辺装置の正常な動作を確保しつつＣＰＵの高速化を図ることができる。言い換えれば、ＣＰＵの動作速度が、周辺回路の動作速度により律速されることが防止されるので、ＭＣＵ全体の動作速度の向上に寄与できる。また、ＭＣＵを構成する要素全てを高周波数のクロックに対応したものにすることなく、ＣＰＵの動作速度を上げることができることから、ＭＣＵ全体のコスト上昇を抑える効果も得られる。
【００５５】
さらに、第１および第２のクロックの周波数が互いに異なる場合においても、両者の位相は揃ったままであるので、例えばＢＩＵにおいて、容易に動作タイミング制御が可能である。例えば、コードバスと周辺バスとの動作の同期をとるための回路を付加する必要はない。
【図面の簡単な説明】
【図１】実施の形態１に係るマイクロコントローラ（ＭＣＵ）の要部構成を示すブロック図である。
【図２】実施の形態１に係るクロック生成回路の構成を示すブロック図である。
【図３】実施の形態１に係るクロック生成回路のメイン分周部の構成を示すブロック図である。
【図４】実施の形態１に係るクロック生成回路のメイン分周部が有する分周カウンタの回路構成の一例を示す図である。
【図５】実施の形態１に係るＭＣＵの動作モードの一例を示す図である。
【図６】実施の形態１に係るクロック生成回路のメイン分周部が有する第３のクロック切替器の回路構成の一例を示す図である。
【図７】実施の形態１に係るＭＣＵが有するＢＩＵの動作を説明するための図である。
【図８】実施の形態２に係るクロック生成回路の構成を示すブロック図である。
【図９】実施の形態２に係るクロック生成回路のクロック停止回路の回路構成の一例を示す図である。
【図１０】実施の形態３に係るクロック生成回路の構成を示すブロック図である。
【図１１】実施の形態４に係るクロック生成回路の構成を示すブロック図である。
【符号の説明】
ＸＩＮ メインクロック、ＸＣＩＮ サブクロック、ＸＰＬＬ ＰＬＬクロック、ＣＬＫＣＰＵ ＣＰＵクロック、ＣＬＫＢＵＳ バスクロック、ＭＣＬＫ 選択クロック、１０ クロック生成回路、１１ ＰＬＬ回路、１２ 第１のクロック切替器、１３第１の選択レジスタ、１４ 第２のクロック切替器、１５ 第２の選択レジスタ、１６ メイン分周部、１７ 分周比設定レジスタ、１８ 倍速設定レジスタ、２０ 分周カウンタ、２１ 第３のクロック切替器、２２ ５ビットカウンタ、２３ 一致回路、５０ ＣＰＵ、５１ ＢＩＵ、５２ ＲＯＭ、５３ａ，５３ｂ 周辺機能部、６０ クロック停止装置、６１ クロック停止回路、６５ ＡＮＤ回路、７０ 発振監視装置、７１ 発振停止検出器、７２ リングオシレータ、７３ 第４のクロック切替器。
Claims (5)
- 互いに位相の揃った第１および第２のクロックを生成するクロック生成回路と、
前記第１のクロックに基づき動作するＣＰＵ（中央演算処理装置）と、
前記ＣＰＵにより制御され、前記第２のクロックに基づき動作する周辺装置と、
前記第１のクロックに基づいて動作する第１のバスと、
前記第２のクロックに基づいて動作する第２のバスと、
前記第１および第２のバスの動作タイミング制御を行うＢＩＵ（バスインターフェイスユニット）とを有するマイクロコントローラであって、
前記クロック生成回路は、前記第１および第２のクロックの周波数を互いに同じにするか異ならしめるかの設定が保持されるレジスタを備え、前記レジスタに保持された前記設定に応じて、前記第１および第２のクロックの位相は揃えたままで周波数を切り替え、
前記第１および第２のクロックは、前記ＢＩＵに入力され、
前記ＢＩＵは、前記第１および第２のクロックに同期した所定のタイミングで前記第１および第２のバスのアイドル期間を交互に切り替えることにより、前記動作タイミング制御を行う
ことを特徴とするマイクロコントローラ。 - 請求項１に記載のマイクロコントローラであって、
前記クロック生成回路は、
前記ＣＰＵに制御され、前記第１および第２のクロックの生成を停止させるクロック停止装置をさらに有し、
前記クロック停止装置は、
前記第２のクロックにおける単位周期が終了するタイミングに同期して、前記第１および第２のクロックの生成を停止させる
ことを特徴とするマイクロコントローラ。 - 請求項１に記載のマイクロコントローラであって、
前記クロック生成回路は、
前記レジスタに保持された前記設定に関わらず、前記第１のおよび第２のクロックの周波数を同じにする手段をさらに備える
ことを特徴とするマイクロコントローラ。 - 請求項１に記載のマイクロコントローラであって、
前記クロック生成回路は、
所定の基準クロックに基づいて前記第１および第２のクロックを生成し、さらに、
第３のクロックを出力するオシレータと、
前記基準クロックを、前記クロック生成回路の外部から入力される所定の外部クロック或いは前記第３のクロックに切り替える基準クロック切替回路と、
前記外部クロックをモニタして、前記外部クロックの停止を検出する外部クロック停止検出回路とを備え、
前記基準クロック切替回路は、前記外部クロックの停止が検出された場合に、前記基準クロックを前記第３のクロックに切り替える
ことを特徴とするマイクロコントローラ。 - 請求項４に記載のマイクロコントローラであって、
前記クロック生成回路は、
前記外部クロックの停止が検出された場合に、前記レジスタに保持された前記設定に関わらず、前記第１のおよび第２のクロックの周波数を同じにする
ことを特徴とするマイクロコントローラ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003100434A JP4152795B2 (ja) | 2003-04-03 | 2003-04-03 | マイクロコントローラ |
| US10/690,574 US7167996B2 (en) | 2003-04-03 | 2003-10-23 | Micro controller unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003100434A JP4152795B2 (ja) | 2003-04-03 | 2003-04-03 | マイクロコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004310283A true JP2004310283A (ja) | 2004-11-04 |
| JP4152795B2 JP4152795B2 (ja) | 2008-09-17 |
Family
ID=33156724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003100434A Expired - Lifetime JP4152795B2 (ja) | 2003-04-03 | 2003-04-03 | マイクロコントローラ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7167996B2 (ja) |
| JP (1) | JP4152795B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012225254A (ja) * | 2011-04-20 | 2012-11-15 | Honda Motor Co Ltd | 内燃機関の制御装置 |
| JP2015080049A (ja) * | 2013-10-15 | 2015-04-23 | 日本電波工業株式会社 | 発振器 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100716730B1 (ko) * | 2004-06-11 | 2007-05-14 | 삼성전자주식회사 | 중앙 처리 장치의 아이들 상태에서의 시스템 전력 소모절감을 위한 방법 및 그 방법을 적용한 모바일 장치 |
| US8248421B2 (en) | 2008-09-30 | 2012-08-21 | Apple Inc. | DisplayPort control and data registers |
| US20100079444A1 (en) * | 2008-09-30 | 2010-04-01 | Apple Inc. | Displayport sleep behavior |
| US7899941B2 (en) * | 2008-09-30 | 2011-03-01 | Apple Inc. | Displayport I2C speed control |
| CN108519792B (zh) * | 2012-12-13 | 2021-11-26 | 相干逻辑公司 | 时钟发生电路的重新配置 |
| CN103529924A (zh) * | 2013-08-14 | 2014-01-22 | 南通腾启电子商务有限公司 | 用于计算机上的节能控制电源设备 |
| TWI778601B (zh) * | 2021-04-29 | 2022-09-21 | 新唐科技股份有限公司 | 微控制器、操作系統及控制方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744432B2 (ja) * | 1993-02-24 | 1995-05-15 | 日本電気株式会社 | クロック生成装置 |
| US5778237A (en) * | 1995-01-10 | 1998-07-07 | Hitachi, Ltd. | Data processor and single-chip microcomputer with changing clock frequency and operating voltage |
| US5834956A (en) * | 1995-12-29 | 1998-11-10 | Intel Corporation | Core clock correction in a 2/N mode clocking scheme |
| US5903746A (en) * | 1996-11-04 | 1999-05-11 | Texas Instruments Incorporated | Apparatus and method for automatically sequencing clocks in a data processing system when entering or leaving a low power state |
| US6081143A (en) * | 1997-09-26 | 2000-06-27 | Sun Microsystems, Inc. | Frequency comparison and generation in an integrated processor |
| JPH11143571A (ja) * | 1997-11-05 | 1999-05-28 | Mitsubishi Electric Corp | データ処理装置 |
| JPH11272644A (ja) | 1998-03-23 | 1999-10-08 | Oki Electric Ind Co Ltd | マイクロコントローラ |
| US6895518B2 (en) * | 2001-05-31 | 2005-05-17 | Koninklijke Philips Electronics N.V. | Power and frequency adjustable UART device |
-
2003
- 2003-04-03 JP JP2003100434A patent/JP4152795B2/ja not_active Expired - Lifetime
- 2003-10-23 US US10/690,574 patent/US7167996B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012225254A (ja) * | 2011-04-20 | 2012-11-15 | Honda Motor Co Ltd | 内燃機関の制御装置 |
| JP2015080049A (ja) * | 2013-10-15 | 2015-04-23 | 日本電波工業株式会社 | 発振器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040210780A1 (en) | 2004-10-21 |
| US7167996B2 (en) | 2007-01-23 |
| JP4152795B2 (ja) | 2008-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5572719A (en) | Clock control system for microprocessors including a delay sensing circuit | |
| KR100379766B1 (ko) | 순간클럭주파수시프트기능을구비한pll시스템클럭발생기 | |
| JP4249701B2 (ja) | 一体化されたグラフィック装置の電力管理 | |
| JP3505018B2 (ja) | 半導体集積回路 | |
| JP5317356B2 (ja) | クロック制御信号生成回路、クロックセレクタ、及び情報処理装置 | |
| US5768602A (en) | Sleep mode controller for power management | |
| JP3884322B2 (ja) | ネットワークインターフェース | |
| JP2005190483A (ja) | 遊休モードでの電力消費が減少したプロセッサシステムおよびその方法 | |
| JPH07307765A (ja) | システム、直列通信回路、および非同期送受信器回路のための電力管理方法 | |
| US6269043B1 (en) | Power conservation system employing a snooze mode | |
| JP3468592B2 (ja) | クロック信号発生回路 | |
| JP4152795B2 (ja) | マイクロコントローラ | |
| JP5808097B2 (ja) | 半導体装置及び半導体装置におけるリセット制御方法 | |
| KR20160143159A (ko) | 데이터 복원을 안정적으로 제어하는 파워 게이팅 제어 회로 | |
| JP4715760B2 (ja) | マイクロコンピュータ及び制御システム | |
| JP5589787B2 (ja) | 半導体装置 | |
| US5734878A (en) | Microcomputer in which a CPU is operated on the basis of a clock signal input into one of two clock terminals | |
| EP1358538B1 (en) | Method and apparatus for applying clock signals to the processor of mobile subscriber station to manage power consumption | |
| JP4192485B2 (ja) | マイクロコンピュータ | |
| US7171577B2 (en) | Methods and apparatus for a system clock divider | |
| JPH06259164A (ja) | クロック信号生成集積回路 | |
| JP5250745B2 (ja) | クロック切替回路 | |
| JP6441166B2 (ja) | 半導体装置 | |
| JP2007018545A (ja) | ネットワークインターフェース | |
| JP2001005552A (ja) | 消費電力低減回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080130 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080702 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4152795 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |