JP2004296992A - セラミック積層電子部品 - Google Patents
セラミック積層電子部品 Download PDFInfo
- Publication number
- JP2004296992A JP2004296992A JP2003090477A JP2003090477A JP2004296992A JP 2004296992 A JP2004296992 A JP 2004296992A JP 2003090477 A JP2003090477 A JP 2003090477A JP 2003090477 A JP2003090477 A JP 2003090477A JP 2004296992 A JP2004296992 A JP 2004296992A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- electronic component
- hole electrode
- ceramic
- diameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
【課題】接続信頼性の高いビアホールを有するセラミック積層電子部品を提供する。
【解決手段】内部に円錐形状のビアホール電極を備えたセラミック積層電子部品であって、ビアホール電極の断面形状が概ね台形形状であり、ビアホール電極の直径が、ビアホール電極を形成しているセラミックシートの厚さに対して、最大径で0.9倍〜1.6倍であり、かつ、最小径で0.7倍〜1.3倍の範囲内であることを特徴とした。
【選択図】 なし
【解決手段】内部に円錐形状のビアホール電極を備えたセラミック積層電子部品であって、ビアホール電極の断面形状が概ね台形形状であり、ビアホール電極の直径が、ビアホール電極を形成しているセラミックシートの厚さに対して、最大径で0.9倍〜1.6倍であり、かつ、最小径で0.7倍〜1.3倍の範囲内であることを特徴とした。
【選択図】 なし
Description
【0001】
【発明の属する技術分野】
本発明は、セラミック積層電子部品に関し、特にはセラミック積層基板のビアホール形状に関するものである。
【0002】
【従来の技術】
従来、セラミック積層電子部品のビアホール電極は、直径200μmφ程度のピンとダイスにより、機械的にセラミックグリーンシートを打ち抜いてビアホールとし、そこに導体ペーストを充填してセラミックグリーンシートとともに一体焼結して形成していた。しかし、近年のレーザー加工技術の進歩により、最近では、ビアホールの形成にCO2レーザーなどが使用されるようになって来ている。
従来のピンとダイスによるビアホール形成では、一般的にピンとダイスの金型コストが高く、また、一度金型を作製すると、ビアホール位置の修正などは不可能という問題があった。更には、ピンやダイスは使用頻度に応じて、磨耗が進み、最悪はビアホールの打ち抜きができず、ビアホールを形成できないケースが発生する可能性があり、ピンとダイスのメンテナンスが非常に重要であり、並行して所望のビアホールが形成されているかどうかをチェックあるための検査装置・検査工程が必須であった。
他方、レーザー加工によれば、原理的にビアホール位置はプログラムにより容易に修正可能であり、また位置レーザーの出力やパルス時間の設定変更により、形状もほぼ任意に設定ができるメリットを持っている。また、機械的な磨耗の可能性も小さく、かつビアホール形状の経時変化も少ないということから、急速に普及している。(例えば特許文献1)
【0003】
セラミック積層電子部品を製造する工程において、ビアホールの形成については、セラミックグリーンシートのみに穴あけを行うのではなくて、シート成形後、シート成形時に使用されるキャリアフィルム(例えばPETフィルム)とともにハンドリングする大きさに裁断し、キャリアフィルムとセラミックグリーンシートとが一体となった状態で穴あけする場合が多い。その後、導体パターン印刷などの工程を経て、シート同士を位置合わせしながら積層し、キャリアフィルムとグリーンシートを剥離する。
しかしながら、グリーンシートとキャリアフィルムを同時に穴あけして、導電ペーストを充填した後、グリーンシートとキャリアフィルムを剥離する際、ビアホールに充填した導電ペーストの一部が、キャリアフィルム側に持っていかれて、グリーンシート側に残る導電ペーストが不足し、結果として、焼成後のビアホール電極部の電気抵抗が高くなったり、断線するという問題があった。
その解決方法の一つとして、キャリアフィルムの厚さを、グリーンシートの厚さと同等以上にし、レーザーの条件によりグリーンシート側は穴が貫通しているが、キャリアフィルム側は未貫通の構造にし、そこに導電ペーストを充填することで、積層時に導電ペーストが十分グリーンシート側に充填される状態として、積層時に導電ペーストのほぼ100%を転写する方法がある。(特許文献2)
【0004】
【特許文献1】特開平9−92753号
【特許文献2】特開2001−148570号
【0005】
【発明が解決しようとする課題】
しかし前記方法では、レーザーによる穴あけの制約、即ちエネルギー制御や穴形状の制御の制約があるため、多様なシート厚さに対して、キャリアフィルムの厚さを同様に多様に用意する必要があり、種々の厚さのグリーンシートから構成されるセラミック積層電子部品の生産には、それぞれのキャリアフィルムに応じた成形設備の増設とか、または設備を増設しない場合でもキャリアフィルムの交換のための段取り工数が必要であり、高い生産性を上げることは困難である。また、キャリアフィルムの価格は厚さにほぼ比例しており、厚いキャリアフィルムを使用することはコスト的に不利である。
そこで本発明の目的は、ビアホールを有するセラミック積層電子部品であって、ビアホールの接続信頼性が高い積層部品を提供することである。
【0006】
【課題を解決するための手段】
本発明は、内部に円錐形状のビアホール電極を備えたセラミック積層電子部品であって、前記ビアホール電極の断面形状が概ね台形形状をなしており、ビアホール電極の直径を、ビアホール電極を形成しているセラミックシートの厚さに対して、最大径で0.9倍〜1.6倍であり、かつ、最小径で0.7倍〜1.3倍の範囲内としたセラミック積層電子部品である。
ここで、ビアホールの断面形状、および最大径と最小径を規定したのは、レーザーによるビアホール形成では、一般に、レーザーの照射される面側が大きくなり、反対面が小さくなるような概ね台形形状になるためである。
本発明においては、ビアホール電極の最小径部の実質的な面積が、前記ビアホール電極により接続される配線ラインの断面積以上とするのが好ましい。
【0007】
ビアホール電極は、隣接または、数層離れたグリーンシート上の配線ライン同士を接続させるのが主な目的であるが、例えば、200μm幅、10μm厚さの配線ラインとすると、ビアホールの径が200μmφとすれば、ビアホールの内部の壁に10μmの厚さ、ビアホールの壁の内周の約1/3長さの導電層があれば、ラインと同等の電気伝導度が得られると計算できる。同様の配線ラインに対して、ビアホールの面積全体が導電層であるとすると、直径約50μmあれば同等の電気伝導度が確保できる。このことから、積層部品で一般的な200μm幅、10μm厚さのライン電極同士を接続するためには、ビアホール電極の最小直径が50μmであれば、十分であることが分かる。
前記、解決の手段の内容で、ビアホール電極の最小径部の面積を「実質的」と表現したのは次の理由による。即ち、ビアホールに充填する導電ペーストは、セラミックスと熱膨張係数を近似する方法として、積層部品の主成分のセラミックス粉や、ガラスフリットを混合分散させることがあり、この場合、セラミックス粉やガラスフリットは絶縁材料であるため、ビアホールの電気抵抗を上げる作用がある。このため、前記絶縁材料を含有する場合は、実際の断面積が大きくする必要があり、ここで言う「実質的」とは、ビアホールの断面積から絶縁材料含有による断面積を差し引いた値のことである。
【0008】
【発明の実施の形態】
発明者らは、前記レーザー加工より、直径の異なるビアホールを作製し、導電ペーストをスクリーン印刷により充填し、積層後のビアホールにおける導電ペーストの充填状態を調査した。即ち、スクリーン印刷で充填した導電ペーストに注目し、キャリアフィルムをグリーンシートから剥離する際に、本来グリーンシート側に残留すべき導電ペーストが、キャリアフィルム側にどの程度持って行かれるか調査した。その結果、シート厚さとビアホール電極径の比に密接な関係があり、シート厚さとのビアホール電極径比、シート厚さをビアホール電極径で割った値が概略1に近い場合、ほとんどキャリアフィルム側に導電ペーストを取られないことがわかった。
更に、詳細にビアホール電極径との関係を詳細に調査した結果、シート厚さに対して、最大径で0.9倍〜1.6倍の範囲内で、かつ、最小径で0.7倍〜1.3倍の範囲内である場合、ビアホール容積の90%以上の導電ペーストをグリーンシート側に保持することが分かった。より好ましくは、最大径で1.0倍〜1.5倍の範囲内で、かつ、最小径で0.8倍〜1.2倍の範囲内である場合は、95%以上の好結果が得られた。
ビアホール電極の最大径が0.9倍より小さい場合、または、最小径が0.7倍より小さい場合は、スクリーン印刷による充填が不十分であり、また最大径が1.6を超える場合、または最小径が1.3倍を超える場合は、キャリアフィルム側にビアホールの容積の10%を超える導電ペーストが取られ接続の信頼性が低下する。
【0009】
【実施例】
以下、実施例について詳細に説明する。
(実施例1〜15)
本発明による実施例の説明を行う。Al2O3、SiO2、SrCO3、TiO2、Bi2O3、Na2CO3、K2CO3、CoO、CuO、MnO2の原料粉を、所定の組成になるように秤量し、純水と一緒に、ボールミルで混合し、混合スラリーを得た。前記スラリーにPVAをスラリー重量に対して1wt%添加した後、スプレードライヤーにて乾燥し、平均粒径が約0.1mmの顆粒状の乾燥粉を得た。前記顆粒粉を、連続炉にて最高温度800℃にて仮焼して、目的とする組成である仮焼粉を得た。
【0010】
本発明の具体的な実施例として、3216サイズ(長手3.2mm×短手1.6mm×高さ約1.0mm)のセラミック積層電子部品(分配トランス)を作製した。図1に外観図、図2に等価回路を示す。また、図3に内部の配線ライン、ビアホールによる接続の形態を示す。
以下、セラミック積層電子部品の作製工程を述べる。
前記、仮焼粉を、エタノール中に分散させてボールミルで平均粒径1.2μmまで粉砕し、更に、シート成形用のバインダーであるPVB(ポリビニルブチラール)を仮焼粉重量に対して12wt%、および可塑剤であるBPBG(ブチルフタリルブチルグリコレート)7.5wt%を添加し、同一のボールミルにて、溶解・分散を行い、シート成形用のスラリーを得た。前期スラリーを減圧下で、脱泡および一部の溶剤の蒸発を行い、約10000mPa・sの粘度になるように調整した。粘度調整後、ドクターブレードにて、50μm厚さのキャリアフィルム上にシート成形を行い、乾燥後約50、100、150、200、250μmの厚さのセラミックグリーンシートを得た。後工程のハンドリングのため、約150mmの大きさに裁断した。
【0011】
異なる厚みを有するシートのそれぞれのほぼ中心約150mm角の部分に、前記3216サイズの分配トランスが15×30=450ヶ得られるような設計として、各シート厚さに対して、表1に示す形状の穴をレーザー加工により穴あけした。
【0012】
【表1】
【0013】
また、表2に各穴径でのレーザー条件を示す。CO2レーザー加工機は三菱電機株式会社製ML605GTX−IIIを、発振器は5003D2を使用した。穴あけ後、内部配線パターンをスクリーン印刷した。
【0014】
【表2】
【0015】
前記印刷後のセラミックグリーンシートを、所定のパターンの画像処理による位置合わせを行って積層圧着した。用いたセラミックグリーンシートは全て同一のシート厚さで行い、圧着後の高さを、約1.2mmの高さになるように行った。
尚、内部配線ラインのライン幅は200μmで、乾燥後の厚さは10μmとした。また、ビアホールとの接続部分は、積層位置ずれが発生しても、十分導通が取れるように、350μmφの形状にした。圧着条件は、圧力110kg/cm2、温度85℃、10分保持で行った。
前記積層体を焼成後3216サイズになるようにチップサイズに切断した後、焼成セッターに配置し、連続炉で脱バインダー及び焼成を行った。焼成は大気雰囲気中900℃で2時間保持した。焼成後、内部配線ラインが露出している部分に、Agを主成分とし、ガラス成分を含む外部電極ペーストを塗布し、800℃で焼き付け後、電解めっきにて、焼き付け後の銀表面に、ニッケルめっきおよびスズめっきを行い、積層部品を作製した。
一つの積層体から選られた450ヶの分配トランスについて、A端子とC端子間を、アドバンテスト製R6551デジタルマルチメーターにて抵抗値を測定し、断線の有無を調べた結果、全て断線は無かった(表1参照)。また、部品のA端子とC端子との間の電気抵抗のばらつきも少なかった。
【0016】
(比較例1〜5)
比較例として、ビアホールの穴径を、レーザー加工条件の内、パルス数を変えて、他の条件は前記実施例と同様にして450ヶを作製、評価を行った結果を表3に示す。
シート厚さに対して、ビアホール電極の直径の最大径が1.6を超える場合、または最小径が1.3倍を超える場合(No.1、2)は、または最大径が0.9倍より小さい場合、または、最小径が0.7倍より小さい場合(No.3〜5)は、電気抵抗のばらつきが大きくなるとともに、その絶対値も増加し、電気抵抗を評価できなかった個数、即ち断線している部品が31〜155ヶ確認できた。
【0017】
【表3】
【0018】
【発明の効果】
前記実施例に示したように、本発明によれば、ビアホール電極部において断線が発生しないという、接続信頼性が高いセラミック積層電子部品を提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施例に係るセラミック積層電子部品の斜視図である。
【図2】本発明の一実施例に係るセラミック積層電子部品の等価回路である。
【図3】本発明の一実施例に係るセラミック積層電子部品の分解斜視図である。
【発明の属する技術分野】
本発明は、セラミック積層電子部品に関し、特にはセラミック積層基板のビアホール形状に関するものである。
【0002】
【従来の技術】
従来、セラミック積層電子部品のビアホール電極は、直径200μmφ程度のピンとダイスにより、機械的にセラミックグリーンシートを打ち抜いてビアホールとし、そこに導体ペーストを充填してセラミックグリーンシートとともに一体焼結して形成していた。しかし、近年のレーザー加工技術の進歩により、最近では、ビアホールの形成にCO2レーザーなどが使用されるようになって来ている。
従来のピンとダイスによるビアホール形成では、一般的にピンとダイスの金型コストが高く、また、一度金型を作製すると、ビアホール位置の修正などは不可能という問題があった。更には、ピンやダイスは使用頻度に応じて、磨耗が進み、最悪はビアホールの打ち抜きができず、ビアホールを形成できないケースが発生する可能性があり、ピンとダイスのメンテナンスが非常に重要であり、並行して所望のビアホールが形成されているかどうかをチェックあるための検査装置・検査工程が必須であった。
他方、レーザー加工によれば、原理的にビアホール位置はプログラムにより容易に修正可能であり、また位置レーザーの出力やパルス時間の設定変更により、形状もほぼ任意に設定ができるメリットを持っている。また、機械的な磨耗の可能性も小さく、かつビアホール形状の経時変化も少ないということから、急速に普及している。(例えば特許文献1)
【0003】
セラミック積層電子部品を製造する工程において、ビアホールの形成については、セラミックグリーンシートのみに穴あけを行うのではなくて、シート成形後、シート成形時に使用されるキャリアフィルム(例えばPETフィルム)とともにハンドリングする大きさに裁断し、キャリアフィルムとセラミックグリーンシートとが一体となった状態で穴あけする場合が多い。その後、導体パターン印刷などの工程を経て、シート同士を位置合わせしながら積層し、キャリアフィルムとグリーンシートを剥離する。
しかしながら、グリーンシートとキャリアフィルムを同時に穴あけして、導電ペーストを充填した後、グリーンシートとキャリアフィルムを剥離する際、ビアホールに充填した導電ペーストの一部が、キャリアフィルム側に持っていかれて、グリーンシート側に残る導電ペーストが不足し、結果として、焼成後のビアホール電極部の電気抵抗が高くなったり、断線するという問題があった。
その解決方法の一つとして、キャリアフィルムの厚さを、グリーンシートの厚さと同等以上にし、レーザーの条件によりグリーンシート側は穴が貫通しているが、キャリアフィルム側は未貫通の構造にし、そこに導電ペーストを充填することで、積層時に導電ペーストが十分グリーンシート側に充填される状態として、積層時に導電ペーストのほぼ100%を転写する方法がある。(特許文献2)
【0004】
【特許文献1】特開平9−92753号
【特許文献2】特開2001−148570号
【0005】
【発明が解決しようとする課題】
しかし前記方法では、レーザーによる穴あけの制約、即ちエネルギー制御や穴形状の制御の制約があるため、多様なシート厚さに対して、キャリアフィルムの厚さを同様に多様に用意する必要があり、種々の厚さのグリーンシートから構成されるセラミック積層電子部品の生産には、それぞれのキャリアフィルムに応じた成形設備の増設とか、または設備を増設しない場合でもキャリアフィルムの交換のための段取り工数が必要であり、高い生産性を上げることは困難である。また、キャリアフィルムの価格は厚さにほぼ比例しており、厚いキャリアフィルムを使用することはコスト的に不利である。
そこで本発明の目的は、ビアホールを有するセラミック積層電子部品であって、ビアホールの接続信頼性が高い積層部品を提供することである。
【0006】
【課題を解決するための手段】
本発明は、内部に円錐形状のビアホール電極を備えたセラミック積層電子部品であって、前記ビアホール電極の断面形状が概ね台形形状をなしており、ビアホール電極の直径を、ビアホール電極を形成しているセラミックシートの厚さに対して、最大径で0.9倍〜1.6倍であり、かつ、最小径で0.7倍〜1.3倍の範囲内としたセラミック積層電子部品である。
ここで、ビアホールの断面形状、および最大径と最小径を規定したのは、レーザーによるビアホール形成では、一般に、レーザーの照射される面側が大きくなり、反対面が小さくなるような概ね台形形状になるためである。
本発明においては、ビアホール電極の最小径部の実質的な面積が、前記ビアホール電極により接続される配線ラインの断面積以上とするのが好ましい。
【0007】
ビアホール電極は、隣接または、数層離れたグリーンシート上の配線ライン同士を接続させるのが主な目的であるが、例えば、200μm幅、10μm厚さの配線ラインとすると、ビアホールの径が200μmφとすれば、ビアホールの内部の壁に10μmの厚さ、ビアホールの壁の内周の約1/3長さの導電層があれば、ラインと同等の電気伝導度が得られると計算できる。同様の配線ラインに対して、ビアホールの面積全体が導電層であるとすると、直径約50μmあれば同等の電気伝導度が確保できる。このことから、積層部品で一般的な200μm幅、10μm厚さのライン電極同士を接続するためには、ビアホール電極の最小直径が50μmであれば、十分であることが分かる。
前記、解決の手段の内容で、ビアホール電極の最小径部の面積を「実質的」と表現したのは次の理由による。即ち、ビアホールに充填する導電ペーストは、セラミックスと熱膨張係数を近似する方法として、積層部品の主成分のセラミックス粉や、ガラスフリットを混合分散させることがあり、この場合、セラミックス粉やガラスフリットは絶縁材料であるため、ビアホールの電気抵抗を上げる作用がある。このため、前記絶縁材料を含有する場合は、実際の断面積が大きくする必要があり、ここで言う「実質的」とは、ビアホールの断面積から絶縁材料含有による断面積を差し引いた値のことである。
【0008】
【発明の実施の形態】
発明者らは、前記レーザー加工より、直径の異なるビアホールを作製し、導電ペーストをスクリーン印刷により充填し、積層後のビアホールにおける導電ペーストの充填状態を調査した。即ち、スクリーン印刷で充填した導電ペーストに注目し、キャリアフィルムをグリーンシートから剥離する際に、本来グリーンシート側に残留すべき導電ペーストが、キャリアフィルム側にどの程度持って行かれるか調査した。その結果、シート厚さとビアホール電極径の比に密接な関係があり、シート厚さとのビアホール電極径比、シート厚さをビアホール電極径で割った値が概略1に近い場合、ほとんどキャリアフィルム側に導電ペーストを取られないことがわかった。
更に、詳細にビアホール電極径との関係を詳細に調査した結果、シート厚さに対して、最大径で0.9倍〜1.6倍の範囲内で、かつ、最小径で0.7倍〜1.3倍の範囲内である場合、ビアホール容積の90%以上の導電ペーストをグリーンシート側に保持することが分かった。より好ましくは、最大径で1.0倍〜1.5倍の範囲内で、かつ、最小径で0.8倍〜1.2倍の範囲内である場合は、95%以上の好結果が得られた。
ビアホール電極の最大径が0.9倍より小さい場合、または、最小径が0.7倍より小さい場合は、スクリーン印刷による充填が不十分であり、また最大径が1.6を超える場合、または最小径が1.3倍を超える場合は、キャリアフィルム側にビアホールの容積の10%を超える導電ペーストが取られ接続の信頼性が低下する。
【0009】
【実施例】
以下、実施例について詳細に説明する。
(実施例1〜15)
本発明による実施例の説明を行う。Al2O3、SiO2、SrCO3、TiO2、Bi2O3、Na2CO3、K2CO3、CoO、CuO、MnO2の原料粉を、所定の組成になるように秤量し、純水と一緒に、ボールミルで混合し、混合スラリーを得た。前記スラリーにPVAをスラリー重量に対して1wt%添加した後、スプレードライヤーにて乾燥し、平均粒径が約0.1mmの顆粒状の乾燥粉を得た。前記顆粒粉を、連続炉にて最高温度800℃にて仮焼して、目的とする組成である仮焼粉を得た。
【0010】
本発明の具体的な実施例として、3216サイズ(長手3.2mm×短手1.6mm×高さ約1.0mm)のセラミック積層電子部品(分配トランス)を作製した。図1に外観図、図2に等価回路を示す。また、図3に内部の配線ライン、ビアホールによる接続の形態を示す。
以下、セラミック積層電子部品の作製工程を述べる。
前記、仮焼粉を、エタノール中に分散させてボールミルで平均粒径1.2μmまで粉砕し、更に、シート成形用のバインダーであるPVB(ポリビニルブチラール)を仮焼粉重量に対して12wt%、および可塑剤であるBPBG(ブチルフタリルブチルグリコレート)7.5wt%を添加し、同一のボールミルにて、溶解・分散を行い、シート成形用のスラリーを得た。前期スラリーを減圧下で、脱泡および一部の溶剤の蒸発を行い、約10000mPa・sの粘度になるように調整した。粘度調整後、ドクターブレードにて、50μm厚さのキャリアフィルム上にシート成形を行い、乾燥後約50、100、150、200、250μmの厚さのセラミックグリーンシートを得た。後工程のハンドリングのため、約150mmの大きさに裁断した。
【0011】
異なる厚みを有するシートのそれぞれのほぼ中心約150mm角の部分に、前記3216サイズの分配トランスが15×30=450ヶ得られるような設計として、各シート厚さに対して、表1に示す形状の穴をレーザー加工により穴あけした。
【0012】
【表1】
【0013】
また、表2に各穴径でのレーザー条件を示す。CO2レーザー加工機は三菱電機株式会社製ML605GTX−IIIを、発振器は5003D2を使用した。穴あけ後、内部配線パターンをスクリーン印刷した。
【0014】
【表2】
【0015】
前記印刷後のセラミックグリーンシートを、所定のパターンの画像処理による位置合わせを行って積層圧着した。用いたセラミックグリーンシートは全て同一のシート厚さで行い、圧着後の高さを、約1.2mmの高さになるように行った。
尚、内部配線ラインのライン幅は200μmで、乾燥後の厚さは10μmとした。また、ビアホールとの接続部分は、積層位置ずれが発生しても、十分導通が取れるように、350μmφの形状にした。圧着条件は、圧力110kg/cm2、温度85℃、10分保持で行った。
前記積層体を焼成後3216サイズになるようにチップサイズに切断した後、焼成セッターに配置し、連続炉で脱バインダー及び焼成を行った。焼成は大気雰囲気中900℃で2時間保持した。焼成後、内部配線ラインが露出している部分に、Agを主成分とし、ガラス成分を含む外部電極ペーストを塗布し、800℃で焼き付け後、電解めっきにて、焼き付け後の銀表面に、ニッケルめっきおよびスズめっきを行い、積層部品を作製した。
一つの積層体から選られた450ヶの分配トランスについて、A端子とC端子間を、アドバンテスト製R6551デジタルマルチメーターにて抵抗値を測定し、断線の有無を調べた結果、全て断線は無かった(表1参照)。また、部品のA端子とC端子との間の電気抵抗のばらつきも少なかった。
【0016】
(比較例1〜5)
比較例として、ビアホールの穴径を、レーザー加工条件の内、パルス数を変えて、他の条件は前記実施例と同様にして450ヶを作製、評価を行った結果を表3に示す。
シート厚さに対して、ビアホール電極の直径の最大径が1.6を超える場合、または最小径が1.3倍を超える場合(No.1、2)は、または最大径が0.9倍より小さい場合、または、最小径が0.7倍より小さい場合(No.3〜5)は、電気抵抗のばらつきが大きくなるとともに、その絶対値も増加し、電気抵抗を評価できなかった個数、即ち断線している部品が31〜155ヶ確認できた。
【0017】
【表3】
【0018】
【発明の効果】
前記実施例に示したように、本発明によれば、ビアホール電極部において断線が発生しないという、接続信頼性が高いセラミック積層電子部品を提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施例に係るセラミック積層電子部品の斜視図である。
【図2】本発明の一実施例に係るセラミック積層電子部品の等価回路である。
【図3】本発明の一実施例に係るセラミック積層電子部品の分解斜視図である。
Claims (2)
- 内部に円錐形状のビアホール電極を備えたセラミック積層電子部品であって、前記ビアホール電極の断面形状が概ね台形形状をなしており、ビアホール電極の直径が、ビアホール電極を形成しているセラミックシートの厚さに対して、最大径で0.9倍〜1.6倍であり、かつ、最小径で0.7倍〜1.3倍の範囲内であることを特徴とするセラミック積層電子部品。
- ビアホール電極の最小径部の実質的な面積が、前記ビアホール電極により接続される配線ラインの断面積以上であることを特徴とする請求項1に記載のセラミック積層電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003090477A JP2004296992A (ja) | 2003-03-28 | 2003-03-28 | セラミック積層電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003090477A JP2004296992A (ja) | 2003-03-28 | 2003-03-28 | セラミック積層電子部品 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004296992A true JP2004296992A (ja) | 2004-10-21 |
Family
ID=33404098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003090477A Pending JP2004296992A (ja) | 2003-03-28 | 2003-03-28 | セラミック積層電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004296992A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010118367A (ja) * | 2008-11-11 | 2010-05-27 | Murata Mfg Co Ltd | 分配器 |
JP2011521515A (ja) * | 2008-04-16 | 2011-07-21 | エプコス アーゲー | 多層コンポーネント |
JP2019079844A (ja) * | 2017-10-20 | 2019-05-23 | Tdk株式会社 | 積層コイル部品及びその製造方法 |
US10811182B2 (en) | 2016-10-28 | 2020-10-20 | Samsung Electro-Mechanics Co., Ltd. | Inductor and method of manufacturing the same |
-
2003
- 2003-03-28 JP JP2003090477A patent/JP2004296992A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011521515A (ja) * | 2008-04-16 | 2011-07-21 | エプコス アーゲー | 多層コンポーネント |
US8717120B2 (en) | 2008-04-16 | 2014-05-06 | Epcos Ag | Multi-layered component |
JP2010118367A (ja) * | 2008-11-11 | 2010-05-27 | Murata Mfg Co Ltd | 分配器 |
US10811182B2 (en) | 2016-10-28 | 2020-10-20 | Samsung Electro-Mechanics Co., Ltd. | Inductor and method of manufacturing the same |
JP2019079844A (ja) * | 2017-10-20 | 2019-05-23 | Tdk株式会社 | 積層コイル部品及びその製造方法 |
US11189413B2 (en) | 2017-10-20 | 2021-11-30 | Tdk Corporation | Multilayer coil component and method for producing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7736544B2 (en) | Electrically conductive composition for via-holes | |
KR20010043936A (ko) | 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법 | |
JP4518885B2 (ja) | セラミック電子部品及びその製造方法 | |
KR20050026369A (ko) | 세라믹 기판의 제조방법 및 세라믹 기판 | |
JP3422233B2 (ja) | バイアホール用導電性ペースト、およびそれを用いた積層セラミック基板の製造方法 | |
JP2006060147A (ja) | セラミック電子部品及びコンデンサ | |
WO2008133612A1 (en) | Electrically conductive composition for via-holes | |
JP4802039B2 (ja) | セラミックス組成物及び積層セラミック回路装置 | |
JP2004296992A (ja) | セラミック積層電子部品 | |
US8231961B2 (en) | Low temperature co-fired ceramic material, low temperature co-fired ceramic body, and multilayer ceramic substrate | |
JP2007081351A (ja) | 積層電子部品用ビアペースト及びこれを用いた積層電子部品並びにその製造方法 | |
JP5723577B2 (ja) | 電子部品の製造方法 | |
JPH11354370A (ja) | 積層セラミック電子部品 | |
KR100800509B1 (ko) | 도전성 페이스트 및 다층 세라믹 기판 | |
JP3744469B2 (ja) | 導電性ペースト | |
JP5114141B2 (ja) | 電子部品およびその製造方法 | |
JP2004273426A (ja) | 導電ペーストおよびそれを用いたセラミック多層基板 | |
JP2020015635A (ja) | セラミックス組成物及び当該セラミックス組成物を用いた電子部品 | |
JP4470158B2 (ja) | 多層セラミック基板の製造方法および多層セラミック基板 | |
JPH09186044A (ja) | 積層電子部品用内部電極材料ペースト、積層電子部品及びその製造方法 | |
JP4134693B2 (ja) | セラミック積層基板の製造方法 | |
JPH1153940A (ja) | 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板 | |
JP2004241432A (ja) | 多層セラミック基板およびその製造方法 | |
JP2003277170A (ja) | 配線導体用組成物 | |
JP4610185B2 (ja) | 配線基板並びにその製造方法 |