JP2004294732A - マスクのセット、マスクデータ作成方法及びパターン形成方法 - Google Patents

マスクのセット、マスクデータ作成方法及びパターン形成方法 Download PDF

Info

Publication number
JP2004294732A
JP2004294732A JP2003086563A JP2003086563A JP2004294732A JP 2004294732 A JP2004294732 A JP 2004294732A JP 2003086563 A JP2003086563 A JP 2003086563A JP 2003086563 A JP2003086563 A JP 2003086563A JP 2004294732 A JP2004294732 A JP 2004294732A
Authority
JP
Japan
Prior art keywords
pattern
mask
film
data
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003086563A
Other languages
English (en)
Other versions
JP4040515B2 (ja
Inventor
Satoshi Tanaka
聡 田中
Koji Hashimoto
耕治 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003086563A priority Critical patent/JP4040515B2/ja
Priority to US10/808,299 priority patent/US7350181B2/en
Publication of JP2004294732A publication Critical patent/JP2004294732A/ja
Application granted granted Critical
Publication of JP4040515B2 publication Critical patent/JP4040515B2/ja
Priority to US12/010,933 priority patent/US8091046B2/en
Priority to US13/289,099 priority patent/US8312396B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】投影露光装置が光学的に解像可能な最小線幅よりも細い線幅と、投影露光装置が光学的に解像可能な最小スペース幅とを同時に備えたパターンを形成することができるマスクのセットを提供する。
【解決手段】露光後のパターンの線幅を予め定められた量だけ細らせ、投影露光装置が光学的に解像可能な最小線幅より細い線幅の細線部を被露光用基板上に形成するためのマスクのセットであって、(イ)細線部を形成するための細線パターン11a,11bを備える第1マスク10と、(ロ)第1マスク10で形成されたパターンから不要な部分を除くための窓部を有する第2マスクとを含む。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造工程で用いられるマスクのセット、マスクデータ作成方法及びパターン形成方法に関し、特に、微細な線幅と微細なスペース幅とを同時に備えたパターンを形成するマスクのセット、マスクデータ作成方法及びパターン形成方法に関する。
【0002】
【従来の技術】
近年、様々な露光技術が導入されることにより、より微細なパターンを形成することが可能となってきている。輪帯照明、4つ目照明等の照明光学系や、ハーフトーン型位相シフトマスク(HTマスク)及び、レベンソン型位相シフトマスク等の露光マスクの使用により、露光波長λ、投影露光装置の投影光学系の開口数NAとした時、λ/NAで規格化された線幅(k1値)が0.5を大きく下回るパターンを解像することが可能となりつつある。
【0003】
近年において、大規模集積回路(LSI)の高集積化に伴い、半導体装置で用いられる回路パターンの微細化が要求されている。例えば、マイクロプロセッシングユニット(MPU)、特定用途向け集積回路(ASIC)やシステムLSI等の半導体装置で用いられるトランジスタでは、100nm以下の線幅が必要となってきている。フォトリソグラフィ技術において、このような微細な線幅を形成する第1の従来技術として、隣り合う開口部の位相差を180度シフトした位相シフトマスクを使用することが検討されている(例えば、特許文献1参照。)。また、第2の従来技術として、レジストパターンを形成後、エッチングを行いパターンの線幅を細らせる手法が検討されている(例えば、特許文献2参照。)。これらの技術により、微細な線幅を形成することが可能である。
【0004】
【特許文献1】
特開平9−232233号公報
【0005】
【特許文献2】
特開2002−9056号公報
【0006】
【発明が解決しようとする課題】
一方、例えばロジック回路等において、SRAMのメモリセル部の面積を減少させるために、メモリセルのパターンとして、微細な線幅と同時に、微細なスペース幅とを備えるパターンを形成することが要求される。微細な線幅と微細なスペース幅とを同時に備えたパターンを形成するために、第1の従来技術及び第2の従来技術を用いることが検討されている。第1の従来技術を用いた場合には、位相シフトマスクでパターン転写後の、レジストパターンの不要部を除去するのに使用されるトリムマスクを用いて露光する際に、微細なスペース幅を形成する必要がある。しかし、トリムマスクの解像度はHTマスク使用時に比べて低いので、微細なスペース幅を形成することは困難である。また、第2の従来技術を用いれば、例えば、投影露光装置(ステッパ)が光学的に解像可能な最小線幅よりも細い線幅を形成可能である。しかし、フォトリソグラフィ工程後のエッチング工程において、レジストパターンの線幅を細らせると同時に、スペース幅が拡大してしまう。このように、投影露光装置が光学的に解像可能な最小線幅よりも細い線幅と、投影露光装置が光学的に解像可能な最小スペース幅とを同時に備えたパターンを形成することは困難である。
【0007】
上記問題点を鑑み、本発明は、投影露光装置が光学的に解像可能な最小線幅よりも細い線幅と、投影露光装置が光学的に解像可能な最小スペース幅とを同時に備えたパターンを形成することができるマスクのセット、マスクデータ作成方法及びパターン形成方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するために、本発明の第1の特徴は、半導体集積回路装置を製造する際に、投影露光装置を介して半導体集積回路装置の回路パターンを半導体基板上に転写形成するために用いられるフォトマスクのマスクデータ作成方法であって、(イ)回路パターンの半導体基板上での所望形状である設計パターンが描かれた設計データを準備するステップと、(ロ)設計データに対して、予め定められたリサイズ量だけ設計パターンを一様に拡げたリサイズデータを作成するステップと、(ハ)拡げられたリサイズデータに対して、予め定められたスペース量と比較して、スペース量以下のスペースを形成するリサイズデータのスペース領域を埋めて形成される第1マスク作成用データを準備するステップと、(ニ)第1マスク作成用データにマスク合わせ可能なパターンのデータであって、スペース領域をリサイズ量だけ拡大した領域を選択的に露出する窓部を有する第2マスク作成用データを準備するステップとを含むマスクデータ作成方法であることを要旨とする。
【0009】
本発明の第2の特徴は、(イ)半導体基板上に被加工膜を形成する工程と、(ロ)被加工膜上に下地マスク膜を形成する工程と、(ハ)下地マスク膜上に第1レジスト膜を形成する工程と、(ニ)投影露光装置を介してフォトマスク上に形成された回路パターンを投影露光及び現像を行い、第1レジスト膜に第1レジストパターンを形成する工程と、(ホ)第1レジストパターンの線幅より下地マスク膜に形成されるパターンの線幅が細くなるように下地マスクパターンを形成する工程と、(ヘ)パターンが形成された下地マスクパターン上に第2レジスト膜を形成する工程と、(ト)第2レジスト膜の一部に、下地マスクパターンの一部を露出する窓部を有する第2レジストパターンを形成する工程と、(チ)第2レジストパターンを用いて下地マスクパターンの一部を選択的に除去する工程とを含むパターン形成方法であることを要旨とする。
【0010】
本発明の第3の特徴は、露光後のパターンの線幅を予め定められた量だけ細らせ、投影露光装置が光学的に解像可能な最小線幅より細い線幅の細線部を被露光用基板上に形成するためのマスクのセットであって、(イ)細線部を形成するための細線パターンを備える第1マスクと、(ロ)第1マスクで形成されたパターンから不要な部分を除くための窓部を有する第2マスクとを含むマスクのセットであることを要旨とする。
【0011】
【発明の実施の形態】
以下図面を参照して、本発明の第1〜第3の実施の形態を説明する。図面の記載において同一あるいは類似部分には同一あるいは類似な符号を付している。ただし、図面は模式的なものであり、構成要素の厚みと幅との関係、各構成要素の厚みの比率などは現実のものとは異なることに留意すべきである。また、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【0012】
(第1の実施の形態)
(マスクのセット)
本発明の第1の実施の形態に係るマスクのセットは、図1に示すような第1マスク10及び、図2に示すような第2マスク20とを含む。第1マスク10及び第2マスク20は、露光後のパターンの線幅を予め定められた量だけ細らせ、フォトリソグラフィ工程で用いるステッパ等の投影露光装置が光学的にパターン解像可能な最小線幅より細い線幅の細線部を被露光用基板上に形成するためのフォトマスクのセットである。
【0013】
第1マスク10は、図1に示すように、第1透明基板10aと、第1透明基板10a上に形成された第1遮光部(回路パターン)11とを備える。第1遮光部11は、図1(b)に示すように、線幅W1でX軸方向に走行するストライプ状の細線パターン11aと、細線パターン11aとY軸方向にスペース幅S1だけ離間し、X軸方向に線幅W1で平行に走行するストライプ状の細線パターン11bと、2本の細線パターン11a,11bの両端を挟み互いに接続する一対の接続パターン12a,12bとを含み、枠状のパターンを構成している。また、2本の細線パターン11a,11b及び一対の接続パターン12a,12bで囲まれた内側には窓部15が構成されている。接続パターン12a,12bは、投影露光装置が光学的にパターン解像可能な最小線幅より細い線幅の細線部を被露光用基板上に形成するためのパターンである。接続パターン12a,12bが平行に走行しているので、被露光用基板上に形成される細線部も平行に走行するように形成される。
【0014】
更に、第1遮光部11には露光時における光近接効果(OPE)を抑制するための光近接効果補正(OPC)により、一対の接続パターン12a,12bの外側の4角にそれぞれ設けられた矩形の正のOPCパターン13a〜13d及び、窓部15のX軸方向の両端にそれぞれ設けられた矩形の抜きパターン(負のOPCパターン)14a,14bとが設けられている。正のOPCパターン13a〜13dは、その一部の領域が接続パターン12a,12bとそれぞれ重なるように設けられている。正のOPCパターン13a〜13dの接続パターン12a,12bと重ならない領域は、接続パターン12a,12bの外側の4角から突出したL字状の遮光領域である。一方、負のOPCパターン14a,14bは、細線パターン11a,11b及び、接続パターン12a,12bの一部と重なるように設けられている。細線パターン11a,11b及び、接続パターン12a,12bの領域のうち、負のOPCパターン14a,14bと重なる領域がコ字状に抜かれている。コ字状に抜かれた領域及び窓部15の内部には、第1透明基板10aが露出している。このように、正のOPCパターン13a〜13d及び負のOPCパターン14a,14bを設けることにより、第1マスク10のパターンを転写するとき、OPEが抑制され、被露光対象には2本の細線パターン11a,11b及び一対の接続パターン12a,12bとを含む枠状のパターンが縮小された形状が転写される。なお、第1遮光部11は、投影露光装置の光学系の縮小比が1/5倍(又は1/4倍)であることから、投影されるパターン寸法の5倍(又は4倍)に拡大されて設けられている。
【0015】
一方、第2マスク20は、図2に示すように、第2透明基板20aと、第2透明基板20a上に形成された第2遮光部21とを備える。第2遮光部21は、図2(b)に示すように、X軸方向の同一線上に互いに離間して設けられた2つの窓部22a,22b及び、Y軸方向の同一線上に互いに離間し、2つの窓部22a,22bを結ぶ線に対して線対称に設けられた2つの窓部22c,22dとを有する。窓部22a〜22dは、第1マスク10で形成されたパターンから不要な部分を除くためのパターンである。2つの窓部22a,22bは互いに同一形状の矩形のパターンである。また、窓部22a,22bのY軸方向に沿った辺の長さはそれぞれ、設計スペース幅S2である。一方、2つの窓部22c,22dは互いに同一形状であり、2つの窓部22c,22dのY軸方向に沿った辺の長さも設計スペース幅S2である。リソグラフィ工程においては、図1に示した接続パターン12a,12bが転写されて被露光用基板上に形成される、互いに平行に走行する細線部が、窓部22c,22dによりそれぞれ分離される。
【0016】
更に、第2遮光部21には、OPCにより4つの矩形の負のOPCパターン23a〜23dが設けられている。負のOPCパターン23a,23bは、2つの窓部22a,22bをそれぞれ覆うように重ねられ、Y軸方向に設計スペース幅S2より広い一辺を有する。負のOPCパターン23c,23dは、2つの窓部22c,22dをそれぞれ覆うように重ねられ、X軸方向に設計スペース幅S2より広い一辺を有する。即ち、負のOPCパターン23a〜23dが透過パターンとなる。負のOPCパターン23a〜23dの内部には、第2透明基板20aがそれぞれ露出する。このように、4つの負のOPCパターン23a〜23dを設けることにより、第2マスク20のパターンを縮小転写した際、被露光対象には4つの窓部22a〜22dの形状に対応したパターンが転写される。なお、第2遮光部21は、第1遮光部11と同様に、投影されるパターン寸法の5倍(又は4倍)に拡大されて設けられている。
【0017】
上述した図1に示した第1遮光部11及び、図2に示した第2遮光部21は、図3に示すように互いに合わせられるパターンである。ここで、細線パターン11a,11bは、光学的に解像可能な最小線幅を、投影露光装置の光学系の縮小比(例えば1/5倍)の逆数倍よりも太い線幅W1にリサイズされたパターンである。一方、第2遮光部21の窓部22a,22bは、Y軸方向に設計スペース幅S2で、第1遮光部11の接続パターン12a,12bのそれぞれの中央部と合わせられるパターンである。即ち、窓部22a,22bは、接続パターン12a,12bをY軸方向に2分割する寸法で開口されたパターンである。また、窓部22c,22dは、X軸方向に設計スペース幅S2で、第1遮光部11の細線パターン11a,11bのそれぞれの中央部と合わせられるパターンである。即ち、2つの窓部22c,22dは、被露光基板(半導体基板)上のストライプをX軸方向にそれぞれ分離するための寸法で開口されたパターンである。
【0018】
上述した本発明の第1の実施の形態に係るマスクのセットによれば、投影露光装置が光学的に解像可能な最小線幅よりも細い線幅と、投影露光装置が光学的に解像可能な最小スペース幅とを同時に備えたパターンが形成することができる。本発明の第1の実施の形態に係るマスクのセットを用いたパターン形成方法は後述する。
【0019】
なお、図1に示した第1透明基板10a及び図2に示した第2透明基板20aの材料としては、石英ガラス、ソーダ石灰ガラス、ホウケイ酸ガラス等が使用可能である。また、第1遮光部11及び第2遮光部21の材料としては、クロム(Cr)又はCrと酸化クロム(Cr)との複合膜等が使用可能である。
【0020】
また、本発明の第1の実施の形態において、第1遮光部11として枠状のパターンを示したが、細線部を形成するための細線パターン11aを備えていれば特に限定されない。また、被露光用基板上に細線部を形成するための細線パターンとして、ストライプ状の細線パターン11a,11bを示したが、設計線幅を有していれば、ストライプ状でなくても構わない。一方、第2遮光部21として、一例として4つの窓部22a〜22dを有するパターンを示したが、第2遮光部21の形状は少なくとも窓部22cを有していれば特に限定されない。
【0021】
なお、ここで示した正又は負のOPCパターン13a〜13d,14a,14b,23a〜23dはあくまでも一例であり、本旨としてウェハ上に形成したい形状を得る為に第1及び第2マスク10,20上の形状を補正したものを使用するということを述べているに過ぎず、用いる露光プロセス条件により適宜OPC後のパターン形状が変化することは何ら本特許の本旨に反するものではない。
【0022】
(マスクデータ作成方法)
以下、本発明の第1の実施の形態に係るマスクデータ作成方法を、図4及び図5を用いて説明する。本発明の第1の実施の形態に係るマスクデータ作成方法は、半導体集積回路装置等を製造する際に、投影露光装置を介して半導体集積回路装置の回路パターンを半導体基板(被露光用基板)上に転写形成するために用いられる図1及び図2に示した第1及び第2マスク10,20のマスクデータ作成方法である。なお、本発明の第1の実施の形態に係るマスクデータは、例えば計算機支援設計(CAD)を用いて作成される。
【0023】
(イ)まず、半導体集積回路装置の回路パターンの半導体基板上での所望形状である設計パターンが描かれている図4(a)に示すような設計データ110を準備する。設計データ110は、例えば、互いに線対称(鏡映対称)の関係にある同一形状の4つの設計パターン110a〜110dを含む。設計パターン110a〜110dは、X軸方向に延びる4本のストライプ状の細線部112a〜112dと、4本の細線部112a〜112dのX軸方向の外側の端部においてそれぞれ接続されるほぼ正方形の矩形部111a〜111dとを含む。2本の細線部112a,112bは、X軸方向に設計スペース幅S13で互いに離間し、半導体集積回路装置の回路パターンの最小設計線幅W12で同一線上に走行する。また、2本の細線部112c,112dも、X軸方向に設計スペース幅S13で互いに離間し、最小設計線幅W12で同一線上に走行する。細線部112aと平行に走行する細線部112cの間のY軸方向の距離は、設計スペース幅S12となる。また、細線部112dと平行に走行する細線部112bの間のY軸方向の距離も、設計スペース幅S12となる。矩形部111aと矩形部111cの間のY軸方向の距離は、設計スペース幅S13となる。また、矩形部111bと矩形部111dの間のY軸方向の距離も、設計スペース幅S13となる。なお、本発明の第1の実施の形態において、設計パターン110a〜110dを一例として示すが、設計データ110としては、互いに設計スペース幅S13で離間し且つ最小設計線幅W12を有するパターンを含んでいれば良い。また、細線部112a,112bは、同一線上に走行する例を示したが、同一線上に走行しなくても良く、例えばY軸方向に互いにずれていても構わない。
【0024】
(ロ)次に、設計データ110として描かれた設計パターン110a〜110dを予め定められたリサイズ量Dだけ一様に拡大したリサイズパターン120a〜120dを含むリサイズデータ120を作成する。リサイズ量Dは、フォトリソグラフィ工程で用いる投影露光装置が光学的にパターン解像可能な最小線幅をWminとして、以下に示す式(1)により決定される。
【0025】
D≧(Wmin−W12)/2 ・・・・・(1)
即ち、リサイズ量Dとしては、投影露光装置によりパターン解像可能な最小線幅Wminと、設計データ110に存在する回路パターンの最小設計線幅W12との差の半値より大である。そして、図4(b)に示すように、4つのリサイズパターン120a〜120dは、互いに同一形状であり、且つ線対称の関係にある。リサイズパターン120a〜120dは、X軸方向に走行する4本のストライプ状の細線部122a〜122dと、細線部122a〜122dのX軸方向の外側の端部においてそれぞれ接続されるほぼ正方形の矩形部121a〜121dとを含む。2つの細線部122a,122bは、スペース幅S17で互いに離間し、同一線上に線幅W11で走行する。また、2本の細線部122c,122dも、スペース幅S17で互いに離間し、線幅W11で同一線上に走行する。細線部122aと平行に走行する細線部122cとの間及び、細線部122bと平行に走行する細線部122dとの間のY軸方向の距離はそれぞれ、スペース幅S11となる。矩形部121aと矩形部121cとの間及び、矩形部121bと矩形部121dとの間のY軸方向の距離は、スペース幅S17となる。
【0026】
(ハ)次に、リサイズデータ120に対して、予め定められたスペース量と比較して、スペース量以下のスペースを形成するリサイズデータ120のスペース領域を埋める。ここで、スペース量とは、リソグラフィ工程で用いる投影露光装置によりパターン解像可能な最小スペース幅より大である寸法である。例えば、細線部122a〜122d及び、細線部122a〜122d間のスペース量以下、のスペース幅、即ち、投影露光装置で光学的に解像可能な最小線幅よりも狭いスペース幅S17を形成するスペース領域123a〜123dがそれぞれ埋められる。この結果、図4(c)に示すように、矩形部121a〜121d及び、細線部122a〜122dをそれぞれ接続して連続パターン131a,131b及び連続パターン132a,132bとする第1マスク作成用データ130が準備される。具体的には、細線部122a,122bの2辺で挟まれたスペース領域123cを埋め、2本の細線部122a,122bを接続して連続パターン131aとする。また、細線部122c,122dの2辺で挟まれたスペース領域123dを埋め、2本の細線部122c,122dを接続して連続パターン131bとする。更に、矩形部121a,121cの2辺で挟まれたスペース領域123aを埋め、2本の矩形部121a,121cを接続して連続パターン132aとする。同様に、矩形部121b,121dの2辺で挟まれたスペース領域123bを埋め、2本の矩形部121b,121dを接続して連続パターン132bとする。第1マスク作成用データ130は、互いにY軸方向にスペース幅S11だけ離間し、X軸方向に線幅W11で平行に走行する2本の連続パターン131a,131bと、2本の連続パターン131a,131bの両端を挟んで互いに接続する一対の連続パターン132a,132bとを含む枠状のパターンとなる。2本の連続パターン131a,131b及び一対の連続パターン132a,132bで囲まれた内側は、窓部133となる。
【0027】
(ニ)ここで、準備された第1マスク作成用データ130から第1マスクデータを作成する際、第1マスク作成用データ130が露光工程後のレジスト形状となるように、第1マスク作成用データ130に対してOPCが行われる。この結果、図4(d)に示すように、矩形の正のOPCパターン143a〜143d及び、矩形の負のOPCパターン144a,144bが付加された第1マスクデータ140が作成される。正のOPCパターン143a〜143dは、連続パターン132a,132bの外側の4角に、連続パターン132a,132bと一部が重なるようにそれぞれ設けられる。また、負のOPCパターン144a,144bは、窓部133のX軸方向の両端に、その一部の領域が2本の連続パターン131a,131b及び連続パターン132a,132bとコ字状に重なるようにそれぞれ設けられる。
【0028】
(ホ)一方、図5(a)に示すように、図4(b)に示したスペース領域123a〜123dをリサイズ量Dだけ拡大した領域を選択的に露出する4つの窓部151a〜151dを有する第2マスク作成用データ150を準備する。第2マスク作成用データ150は、図4(c)に示した第1マスク作成用データ130にマスク合わせ可能なパターンのデータである。2つの窓部151a,151bは、スペース領域123a,123bの位置において、設計スペース幅S13の長さの部分の連続パターン131a,131bを選択的に露出する。2つの窓部151c,151dも、スペース領域123c,123dの位置において、設計スペース幅S13の長さの部分の連続パターン131a,131bを選択的に露出する。
【0029】
(ヘ)次に、準備された図5(a)に示した第2マスク作成用データ150から第2マスクデータを作成する際、第2マスク作成用データ150が露光工程後のレジスト形状となるように、第2マスク作成用データ150に対してもOPCを適用する。この結果、図5(b)に示すように、窓部151a,151bを覆うような負のOPCパターン161a,161b及び、窓部151c,151dを覆うような負のOPCパターン161c,161dが付加された第2マスクデータ160が作成される。
【0030】
上述した、本発明の第1の実施の形態に係るマスクデータ作成方法で作成した第1マスクデータ140及び、第2マスクデータ160を、電子ビーム(EB)描画装置等のパターンジェネレータ用のデータにそれぞれ変換する。そして、変換した第1マスクデータ140及び第2マスクデータ160に基づき、パターンジェネレータを用いて、図1に示した第1マスク10及び、図2に示した第2マスク20が実現可能となる。
【0031】
(パターン形成方法)
以下、本発明の第1の実施の形態に係るパターン形成方法を、図6〜図12を用いて説明する。
【0032】
(イ)まず、n型単結晶シリコンウェハを用意する。そして、このn型単結晶シリコンウェハの表面に、図示を省略したフィールド酸化膜で周辺を画定したデバイス領域(活性領域)を形成する。このデバイス領域内に、イオン注入等により、図示を省略した複数のn型半導体領域及びp型半導体領域を形成する。この結果、図6に示す半導体基板31が用意される。次に、半導体基板31上に厚さ3〜300nm程度のゲート酸化膜(第1絶縁膜)31aを形成する。トンネルゲート酸化膜にするなら、第1絶縁膜は1.5nm程度でも良い。そして、化学気相成長法(CVD法)等を用いて、第1絶縁膜31a上に、ポリシリコン等の被加工膜32を形成する。引き続き、CVD法等により、被加工膜32上に下地マスク膜(第2絶縁膜)33を形成する。その後、下地マスク膜33上に第1レジスト膜34をスピン塗布する。なお、下地マスク膜33は、被加工膜32がポリシリコンであれば、窒化ケイ素(Si)膜やシリコンオキシナイトライド(SiO)膜等にすればエッチング選択比が確保できる。下地マスク膜33としては、被加工膜32のエッチング速度に対して十分大きなエッチング速度が確保可能である膜であれば、絶縁膜である必要はない。下地マスク膜33の厚さは、50〜100nm程度であることが好ましい。
【0033】
(ロ)次に、図1に示した第1マスク10を図示を省略した投影露光装置へ装着し、第1マスク10のパターンを第1レジスト膜34に例えば1/5倍(又は1/4倍)に縮小転写する。そして、図7に示すように、第1レジスト膜34を現像して、投影露光装置が光学的に解像可能な最小線幅よりも太い線幅W11の第1レジストパターン34aを形成する。第1レジストパターン34a、図7(b)に示すように、線幅W11でX軸方向に走行する細線部34pと、細線部34pとY軸方向にスペース幅S11で互いに離間しX軸方向に平行に走行する細線部34qと、2本の細線部34p,34qの両端をそれぞれ挟んで互いに接続する一対の接続部34k,34lとを含む枠状のパターンである。2本の細線部34p,34q及び一対の接続部34k,34lで囲まれた内側には窓部37が設けられている。窓部37の内部には、下地マスク膜33の一部が露出する。
【0034】
(ハ)次に、図8に示すように、第1レジストパターン34aを、酸素のプラズマアッシング法等によりΔL(=D)だけ細らせ、リサイズレジストパターン34bを形成する。即ち、第1レジストパターン34aで決まる線幅W11の細線部34p,34qを細らせることにより、投影露光装置が光学的に解像可能な最小線幅より細い最小設計線幅W12の細線部34r,34sが形成される。リサイズレジストパターン34bは、図8(b)に示すように、スペース幅S12で互いに離間し、最小設計線幅W12で互いにX軸方向に平行に走行する2本の細線部34r,34sと、2本の細線部34r,34sの両端を挟んで互いに接続する一対の接続部34m,34nとを含む枠状のパターンである。2本の細線部34r,34s及び一対の接続部34m,34nで囲まれた内側には、窓部37aが設けられている。窓部37aの内部には、下地マスク膜33が露出する。そして、リサイズレジストパターン34bをエッチングマスクとして、反応性イオンエッチング(RIE)法等により下地マスク膜33の一部を選択的に除去し、図9(a)に示すような下地マスクパターン(絶縁膜パターン)33aの細線部及び接続部(図示省略)を形成する。その後、レジスト剥離液(レジストリムーバ)等を用いて、リサイズレジストパターン34bを除去する。
【0035】
(ニ)次に、図9(b)に示すように、被加工膜32及び下地マスクパターン33aの表面上に、第2レジスト膜35をスピン塗布する。そして、図2に示した第2マスク20を図示を省略した投影露光装置に装着し、第2マスク20のパターンを第2レジスト膜35に例えば1/5倍(又は1/4倍)に縮小転写する。その後、第2レジスト膜35を現像して、図10に示すような第2レジストパターン35aを形成する。第2レジストパターン35aは、図10(b)に示すように、X軸方向の同一線上に互いに離間して設けられた2つの窓部36a,36bと、Y軸方向の同一線上に互いに離間して、2つの窓部36a,36bを結ぶ線に対して線対称に設けられた2つの窓部36c,36dとを有する。2つの窓部36a,36bは、互いに同一形状の矩形のパターンである。2つの窓部は、下地マスクパターン33aの接続部33k,33lの一部に、Y軸方向に目的とする、投影露光装置が光学的に解像可能な最小スペース幅S13の長さの接続部33k,33lを露出する。一方、2つの窓部36c,36dも、互いに同一形状の矩形のパターンである。2つの窓部36c,36dは、下地マスクパターン33aの細線部33r,33sの一部に、スペース幅S13の長さの細線部を露出する。窓部36a〜36dの内部には更に、被加工膜32の一部がそれぞれ露出する。
【0036】
(ホ)次に、第2レジストパターン35aをマスクとして、RIE等により下地マスクパターン33aの細線部33r,33s及び接続部33k,33lの一部を選択的に除去してそれぞれ2分割する。この結果、図11(a)に示すように下地マスクパターン(絶縁膜パターン)33bが形成される。その後、レジスト剥離液等を用いて第2レジストパターン35aを除去する。次に、下地マスクパターン33bをマスクとして、RIE法等により被加工膜32の一部を選択的に除去して、図11(b)に示すような4つの被加工膜パターン(回路パターン)32a〜32d(32c,32dは図示省略)を形成する。その後、HF等を用いて下地マスクパターン33bを除去して、図12に示すように、4つの被加工膜パターン32a〜32dを露出させる。4つの被加工膜パターン32a〜32dは、図12(b)に示すように、互いに線対称の関係にある同一形状のパターンである。4つの被加工膜パターン32a〜32dは、ストライプ状の4本の細線部39a〜39dと、4本の細線部39a〜39dのX軸方向の外側の端部においてそれぞれ接続されるほぼ正方形の矩形部38a〜38dとを含む。2つの細線部39a,39cは、最小スペース幅S13で互いに離間し、同一線上に最小設計線幅W12で走行する。また、2つの細線部39b,39dも、最小スペース幅S13で互いに離間し、同一線上に最小設計線幅W12で走行する。2本の細線部39a,39bは、互いにY軸方向にスペース幅S12だけ互いに離間し、X軸方向に平行に走行する。同様に、2本の細線部39c,39dは、Y軸方向にスペース幅S12だけ互いに離間し、X軸方向に平行に走行する。矩形部38aと矩形部38bの間のY軸方向の距離は、最小スペース幅S13となる。また、矩形部38cと矩形部38dの間のY軸方向の距離も、最小スペース幅S13となる。
【0037】
上述したように、本発明の第1の実施の形態に係るパターン形成方法によれば、投影露光装置が光学的に解像可能な最小線幅よりも細い最小設計線幅W12と、投影露光装置が光学的に解像可能な最小スペース幅S13とを同時に備えた被加工膜パターン32a〜32dを形成することができる。
【0038】
(第2の実施の形態)
(マスクのセット)
本発明の第2の実施の形態に係るマスクのセットは、図13(a)に示した第1マスク40及び、図13(b)に示すような第2マスク50とを含む。
【0039】
第1マスク40及び第2マスク50は、本発明の第1の実施の形態に係る第1マスク10及び第2マスク20と同様に、露光後のパターンの線幅を予め定められた量だけ細らせ、投影露光装置が光学的に解像可能な最小線幅より細い線幅の細線部を被露光用基板上に形成するためのマスクのセットである。
【0040】
第1マスク40は、図13(a)に示すように、第1透明基板40aと、第1透明基板40a上に形成された第1遮光部41とを備える。第1遮光部41は、線幅W1でX軸方向に走行するストライプ状の細線パターン41aと、細線パターン41aとY軸方向にスペース幅S5だけ離間し、X軸方向に線幅W1で平行に走行するストライプ状の細線パターン41bと、2本の細線パターン41a,41bの両端を挟み、互いに接続する一対の接続パターン42a,42bとを含む枠状のパターンである。また、2本の細線パターン41a,41b及び一対の接続パターン42a,42bで囲まれた内側には窓部15が構成されている。ここで、細線パターン41a,41bのX軸方向の長さが、図1(b)に示した細線パターン11a,11bのX軸方向の長さより短い点と、接続パターン42a,42bのY軸方向の長さが、接続パターン12a,12bのY軸方向の長さより短い点が、本発明の第1の実施の形態と異なる。
【0041】
更に、第1遮光部41には露光時におけるOPEを抑制するためのOPCにより、一対の接続パターン42a,42bの外側の4角にそれぞれ設けられた矩形の正のOPCパターン43a〜43d及び、窓部45のX軸方向の両端にそれぞれ設けられた矩形の負のOPCパターン44a,44bとが設けられている。正のOPCパターン43a〜43dは、その一部の領域が接続パターン42a,42bとそれぞれ重なるように設けられている。正のOPCパターン43a〜43dの接続パターン42a,42bと重ならない領域は、接続パターン42a,42bの外側の4角から突出したL字状の遮光領域である。一方、負のOPCパターン44a,44bは、細線パターン41a,41b及び、接続パターン42a,42bの一部と重なるように設けられている。細線パターン41a,41b及び、接続パターン42a,42bの領域のうち、負のOPCパターン44a,44bと重なる領域がコ字状に抜かれている。コ字状の領域及び窓部45の内部には、第1透明基板40aが露出している。
【0042】
一方、図13(b)に示した第2マスク50は、第2透明基板50aと、第2透明基板50a上に形成された、図13(a)に示した第1マスク40にマスク合わせ可能なマスクパターンである第2遮光部51とを備える。第2遮光部51は、Y軸方向の同一線上に互いに離間して設けられた矩形の窓部52a,52b及び、X軸方向の同一線上に互いに離間し、2つの窓部52a,52bを結ぶ線に対して線対称に設けられた2つの窓部52c,52dとを有する。2つの窓部52a,52bは、互いに同一形状であり、窓部52a,52bのX軸方向に沿った辺の長さはスペース幅S2である。また、2つの窓部52c,52dは、互いに同一形状であり、窓部52c,52dのY軸方向に沿った辺の長さはスペース幅S2である。ここで、2つの窓部52a,52bのX軸方向の間隔が、図2(b)に示した窓部22a,22bの間隔より狭い点、2つの窓部52c,52dの間隔が、図2(b)に示した窓部22c,22dの間隔より狭い点が、本発明の第1の実施の形態と異なる。
【0043】
第2遮光部51には、OPCにより4つの矩形の負のOPCパターン53a〜53dが更に設けられている。負のOPCパターン53a,53bは、2つの窓部52a,52bをそれぞれ覆うように、スペース幅S5より広い一辺をY軸方向に有する。負のOPCパターン53c,53dは、2つの窓部52c,52dをそれぞれ覆うように、スペース幅S5より広い一辺をX軸方向に有する。即ち、負のOPCパターン53a〜53dの部分が抜かれて、透過パターンとなっている。負のOPCパターン53a〜53dの内部には、第2透明基板50aがそれぞれ露出する。このように、4つの負のOPCパターン53a〜53dを設けることにより、第2マスク50のパターンを縮小転写した際、被露光対象には4つの窓部52a〜52dの形状に対応したパターンが転写される。
【0044】
上述した、図13(a)に示した第1遮光部41及び、図13(b)に示した第2遮光部51は、図13(c)に示すように互いに合わされるパターンである。ここで、細線パターン41a,41bは、投影露光装置が光学的に解像可能な最小線幅を、投影露光装置の光学系の縮小比の逆数倍よりも太い線幅W1にリサイズされたパターンである。窓部52a,52bは、Y軸方向にスペース幅S5で、接続パターン42a,42bのそれぞれの中央部と合わせられるパターンである。即ち、窓部52a,52bは、接続パターン42a,42bを目的とするスペース幅で2分割する寸法で開口されたパターンである。また、窓部52c,52dは、X軸方向にスペース幅S5で、細線パターン41a,41bのそれぞれの中央部と合わせられるパターンである。即ち、窓部52c、52dは、被露光基板上のストライプを目的とするスペース幅で分離するための寸法で開口されたパターンである。
【0045】
以上のような、本発明の第2の実施の形態に係るマスクのセットによれば、投影露光装置が光学的に解像可能な最小線幅よりも細い最小設計線幅と、投影露光装置が光学的に解像可能な最小スペース幅よりも狭いスペース幅とを同時に備えたパターンを形成することができる。本発明の第2の実施の形態に係るマスクのセットを用いたパターン形成方法は後述する。
【0046】
なお、図13(a)に示した第1透明基板40a及び、図13(b)に示した第2透明基板50aの材料としては、石英ガラス、ソーダ石灰ガラス、ホウケイ酸ガラス等が使用可能である。また、第1遮光部41及び第2遮光部51の材料としては、Cr又はCrとCrとの複合膜等が使用可能である。
【0047】
また、本発明の第1〜第3の実施の形態では、第1及び第2の「遮光部」という記載になっているが、昨今のフォトマスク技術として使用されることの多いいわゆるハーフトーン型位相シフトマスク(遮光部分が露光光に対して半透明で且つ、透明基板通過の光と位相が180度ずれるような膜構成となっているもの)で使用される半透明膜(MoSiO、(モリブデン、珪素、酸素、窒素)、Cr)等であってもなんら差し支えない。
【0048】
また、本発明の第2の実施の形態において、第1遮光部41として一例として枠状のパターンを示したが、第1遮光部41の形状は被露光用基板上に細線部を形成するための細線パターン41aを備えていれば、特に限定されない。また、被露光用基板上に細線部を形成するための細線パターン41a,41bとしては、ストライプ状でなくても良い。一方、第2遮光部51として、一例として4つの窓部52a〜52dを有するパターンを示したが、第2遮光部51の形状は被露光用基板上に細線部を分離するための窓部52aを有していれば、特に限定されない。
【0049】
なお、本発明の第1〜第3の実施の形態では、レジストとして感光していない部分が現像後にパターンとして残るタイプのもの(ポジ型レジスト)を想定した記載となっており、その為パターン部に対応するマスクパターンとして「遮光部」という記載の仕方をとっている。従って、レジストとして感光部が現像後にパターンとして残るタイプのもの(ネガ型レジスト)を想定した場合、上述したマスクパターンの遮光、透光部の関係は当然反転したもの使用することになるが、これは本特許の発明の主旨になんら反しない。
【0050】
(マスクデータ作成方法)
以下、本発明の第2の実施の形態に係るマスクデータ作成方法を、図14及び図15を用いて説明する。本発明の第2の実施の形態に係るマスクデータ作成方法は、半導体集積回路装置等を製造する際に、投影露光装置を介して半導体集積回路装置の回路パターンを半導体基板(被露光用基板)上に転写形成するために用いられるフォトマスクのマスクデータ作成方法である。
【0051】
(イ)まず、図14(a)に示すような設計データ210を準備する。設計データ210には、設計データ110と同様に、被加工膜パターンの半導体基板上での所望形状である互いに線対称(鏡映対称)の関係にある同一形状の4つの設計パターン110a〜110dが描かれている。設計パターン110a〜110dは、X軸方向に延びる4本のストライプ状の細線部112a〜112dと、4本の細線部112a〜112dのX軸方向の外側の端部においてそれぞれ接続されるほぼ正方形の矩形部111a〜111dとを含む。2本の細線部112a,112bは、X軸方向に図4(a)に示した設計スペース幅S13よりも狭い、即ち投影露光装置が光学的に解像可能な最小線幅よりも狭い設計スペース幅S16で互いに離間し、最小設計線幅W12で同一線上に走行する。また、2本の細線部112c,112dも、X軸方向に設計スペース幅S16で互いに離間し、最小設計線幅W12で同一線上に走行する。細線部112aと平行に走行する細線部112cとの間及び、細線部112dと平行に走行する細線部112bとの間のY軸方向の距離は、設計スペース幅S15となる。矩形部111aと矩形部111cとの間及び、矩形部111bと矩形部111dとの間のY軸方向の距離は、設計スペース幅S16となる。なお、本発明の第2の実施の形態において、設計パターン110aを一例として示すが、設計データ210の形状は、最小設計線幅W12を有し、スペース幅S16で互いに離間した細線部112a,112bを含んでいれば良く、特に限定されない。更に、細線部112a,112bも、ストライプ状でなくても良く、互いに同一線上に走行していなくても良い。
【0052】
(ロ)次に、図14(b)に示すように、設計パターン110a〜110dをリサイズ量Dだけ一様に拡大したリサイズパターン120a〜120dを含むリサイズデータ220を作成する。4つのリサイズパターン120a〜120dは、互いに同一形状であり、且つ線対称の関係にある。リサイズパターン120a〜120dは、X軸方向に走行する4本のストライプ状の細線部122a〜122dと、細線部122a〜122dのX軸方向の外側の端部においてそれぞれ接続されるほぼ正方形の矩形部121a〜121dとを含む。2つの細線部122a,122bは、図4(b)に示したスペース幅S17よりも狭いスペース幅S18で互いに離間し、同一線上に線幅W11で走行する。また、2本の細線部122c,122dも、スペース幅S18で互いに離間し、線幅W11で同一線上に走行する。細線部122aと平行に走行する細線部122cとの間及び、細線部122bと平行に走行する細線部122dとの間のY軸方向の距離は、図4(b)に示したスペース幅S11よりも狭いスペース幅S14となる。矩形部121aと矩形部121cとの間及び、矩形部121bと矩形部121dとの間のY軸方向の距離は、スペース幅S18となる。
【0053】
(ハ)次に、リサイズデータ120に対して、予め定められたスペース量と比較して、スペース量以下のスペース幅S17を形成する、図14(b)に示したリサイズデータ120の細線部122a〜122bの2辺でそれぞれ挟まれたスペース領域123a〜123dを埋め、図14(c)に示すように、それぞれ連続パターン231a〜231dとする。この結果、連続パターン231a,231b及び連続パターン232a,232bとを含む第1マスク作成用データ230が作成される。第1マスク作成用データ230は、互いにY軸方向にスペース幅S14だけ離間し、X軸方向に線幅W11で平行に走行する2本の連続パターン231a,231bと、2本の連続パターン131a,131bの両端を挟んで互いに接続する一対の連続パターン232a,232bとを含む枠状のパターンとなる。2本の連続パターン231a,231b及び一対の連続パターン232a,232bで囲まれた内側は、窓部233となる。
【0054】
(ニ)次に、第1マスク作成用データ230に対してOPCが行われる。この結果、図14(d)に示すように、矩形の正のOPCパターン243a〜243d及び、矩形の負のOPCパターン244a,244bが付加された第1マスクデータ240を作成する。正のOPCパターン243a〜243dは、連続パターン232a,232bの外側の4角に、連続パターン232a,232bと一部が重なるようにそれぞれ設けられる。また、負のOPCパターン244a,244bは、窓部233のX軸方向の両端に、その一部の領域が2本の連続パターン231a,231b及び連続パターン232a,232bとコ字状に重なるようにそれぞれ設けられる。
【0055】
(ホ)一方、図15(a)に示すように、図14(b)に示したスペース領域123a〜123dをリサイズ量Dだけ拡大した4つの窓部251a〜251dを有する第2マスク作成用データ250を作成する。第2マスク作成用データ250は、第1マスク作成用データ230にマスク合わせ可能なパターンのデータである。2つの窓部251a,251bは、スペース領域123a,123bの位置において、設計スペース幅S16の長さの部分の連続パターン131a,131bを露出するパターンである。また、2つの窓部151c,151dも、スペース領域123c,123dの位置において、設計スペース幅S16の長さの部分の連続パターン231a,231bを露出するパターンである。
【0056】
(ヘ)更に、本発明の第2の実施の形態においては、第2マスク作成用データ250に対して、窓部251a〜251dをそれぞれΔD1拡大して、図15(b)に示すように、スペース幅S13の一辺をY軸方向に有する窓部261a,261b及び、スペース幅S13の一辺をX軸方向に有する窓部261c,261dを含む第2マスク作成用データ260を作成する。
【0057】
(ト)次に、図15(b)に示した第2マスク作成用データ260に対してOPCが行われる。この結果、図15(c)に示すように、窓部261a,261bをそれぞれ覆うような負のOPCパターン271a,271b及び、窓部261c,261dを覆うような負のOPCパターン271c,271dが付加された第2マスクデータ270を作成する。
【0058】
本発明の第2の実施の形態に係るマスクデータ作成方法において、後述する本発明の第2の実施の形態に係るパターン形成方法におけるオーバーコート法の適用によるプロセス近接効果を予定して、第1マスクデータ240及び第2マスクデータ270に対してそれぞれプロセス近接効果補正を行うことが好ましい。プロセス近接効果補正を行うことにより、オーバーコート法を適用した際のプロセス近接効果、例えば、周辺のパターン環境により生じるスペース幅の縮小量の変動等を防止できる。
【0059】
上述した、本発明の第2の実施の形態に係るマスクデータ作成方法で作成した第1マスクデータ240及び第2マスクデータ270を、EB描画装置等のパターンジェネレータ用のデータにそれぞれ変換する。そして、パターンジェネレータを用いて、変換した第1マスクデータ240及び第2マスクデータ270に基づき、図13(a)に示した第1マスク40及び、図13(b)に示した第2マスク50が実現可能となる。
【0060】
(パターン形成方法)
以下、本発明の第2の実施の形態に係るパターン形成方法を、図16〜図24を用いて説明する。
【0061】
(イ)まず、本発明の第1の実施の形態と同様に、図16に示す半導体基板31を用意する。次に、半導体基板31上に厚さ3〜300nm程度のゲート酸化膜(第1絶縁膜)31aを形成する。トンネルゲート酸化膜にするなら、第1絶縁膜は1.5nm程度でも良い。そして、CVD法等を用いて、第1絶縁膜31a上に、ポリシリコン等の被加工膜32を形成する。引き続き、CVD法等により、被加工膜32上に下地マスク膜(第2絶縁膜)33を形成する。下地マスク膜33は、本発明の第1の実施の形態と同様に、被加工膜32がポリシリコンであれば、SiやSiO膜等にすれば、エッチング選択比が確保できる。下地マスク膜33としては、被加工膜32に対して十分大きなエッチング速度が確保可能である膜であれば、絶縁膜である必要はない。下地マスク膜33の厚さは、50〜100nm程度であることが好ましい。更に、下地マスク膜33の表面上に、反射防止膜61を形成する。反射防止膜61により、露光波長での屈折率及び反射係数を調整して、露光光の反射率を抑制できる。反射防止膜61の材料としては、スピン塗布可能な有機系半透明樹脂等が使用されることが多く、または無機系(SiON、TiO)材料を使用し、CVD等で形成することも可能である。その後、反射防止膜61上に第1レジスト膜34をスピン塗布する。
【0062】
(ロ)次に、図13(a)に示した第1マスク40を図示を省略した投影露光装置に装着し、第1マスク40のパターンを第1レジスト膜34に縮小転写する。そして、第1レジスト膜34を現像して、図17に示すように、投影露光装置が光学的に解像可能な最小線幅よりも太い線幅W11を有する第1レジストパターン34cを形成する。第1レジストパターン34cは、図17(b)に示すように、Y軸方向にスペース幅S14で互いに離間し、線幅W11で互いにX軸方向に平行に走行する2本の細線部34t,34uと、2本の細線部34t,34uの両端を挟み、且つ互いに接続する一対の接続部34i,34jとを含む枠状のパターンである。2本の細線部34t,34u及び一対の接続部34i,34jで囲まれた内側には、窓部37bが設けられている。窓部37bの内部には、下地マスク膜33が露出する。ここで、細線部34t,34uのX軸方向の長さは、図7(b)に示した細線部34p,34qのX軸方向の長さよりも短い。また、接続部34i,34jのY軸方向の長さは、図7(b)に示した接続部34k,34lのY軸方向の長さよりも短い。
【0063】
(ハ)次に、図18に示すように、RIE等のエッチングをジャストエッチングの時間よりも過剰のエッチング時間行うことにより、第1レジストパターン34cをΔL(ΔL=D)だけ細らせると同時に、下地マスク膜33の一部が投影露光装置が光学的に解像可能な最小線幅よりも狭い最小設計線幅W12となるように選択的に除去する。即ち、第1レジストパターン34cが細った、リサイズレジストパターン34dと同一形状の下地マスクパターン(絶縁膜パターン)33bの細線部がオーバーエッチングにより形成される。なお、リサイズレジストパターン34dと下地マスクパターン33bとは必ずしも完全に一致している必要はなく、下地マスクパターン33bの方が狭くなったアンダーカット部の生じるようなエッチングでも良い。いずれにせよ、オーバーエッチングで下地マスクパターン33bを細くするためには、下地マスク膜33のエッチング速度が、被加工膜32のエッチング速度より10〜1000倍程度、望ましくは30〜1000倍程度、更に望ましくは100〜1000倍程度大きくなるようにRIEのエッチングガスを選択する。なお、反射防止膜61も、リサイズレジストパターン34d及び下地マスクパターン33bと同一形状に細らせて反射防止膜61aとなる。リサイズレジストパターン34dは、図18(b)に示すように、Y軸方向にスペース幅S15で互いに離間し、X軸方向に投影露光装置が光学的に解像可能な最小線幅よりも細い最小設計線幅W12で平行に走行する2本の細線部34v,34wと、2本の細線部34v,34wの両端を挟んで互いに接続する一対の接続部34g,34hとを含む枠状のパターンである。2本の細線部34v,34w及び一対の接続部34g,34hで囲まれた内側には、窓部37cが設けられている。窓部37cの内部には、下地マスク膜33が露出する。その後、レジスト剥離液等を用いて、リサイズレジストパターン34d及び反射防止膜61aを除去する。
【0064】
(ニ)次に、本発明の第1の実施の形態と同様に、図19に示すように、下地マスクパターン33a及び、露出した被加工膜32の表面上に、第2レジスト膜35をスピン塗布する。次に、図13(b)に示した第2マスク50を図示を省略した投影露光装置へ装着し、第2マスク50のパターンを第2レジスト膜35に縮小転写する。そして、第2レジスト膜35を現像して、図20に示すように、X軸方向の同一線上に互いに離間して設けられた2つの窓部36e,36f及び、2つの窓部36e,36fを結ぶ線に対して線対称に、Y軸方向の同一線上に互いに離間して設けられた2つの窓部36g,36hとを有する第2レジストパターン35bを形成する。2つの窓部36e,36fは互いに同一形状の矩形のパターンである。また、2つの窓部36e,36fは、下地マスクパターン33aの接続部33g,33hの一部に、スペース幅S13の長さの接続部33g,33hをそれぞれ露出するパターンである。一方、2つの窓部36g,36hも互いに同一形状の矩形のパターンである。窓部36g,36hは、下地マスクパターン33aの細線部33v,33wの一部に、スペース幅S13の長さの細線部33v,33wをそれぞれ露出するパターンである。
【0065】
(ホ)次に、第2レジストパターン35bに対してオーバーコート法を適用する。まず、図21(a)に示すように、第2レジストパターン35b及び、露出した下地マスクパターン33aの表面上に、水溶性ポリマー等を塗布することにより、オーバーコート膜62を形成する。そして、第2レジストパターン35bが熱的可逆変形を起こす温度より低い温度で熱処理(ベーキング)する。この結果、図21(b)に示すように、水溶性ポリマーが第2レジストパターン35bから拡散した酸と架橋反応により不溶性に変化して、第2レジストパターン35bの一部とオーバーコート膜62の一部とを混合した混合層62aを形成する。その後、水等の溶媒を用いて混合層62a以外の残存したオーバーコート膜62bを除去して、図22に示すように、矩形の窓部63a〜63dを有する混合層62aと、窓部63a〜63dの内部に下地マスクパターン33aとを露出させる。図22(b)に示すように、混合層62aの窓部63a〜63dは、窓部36e〜36hよりΔL(=ΔD)だけ狭い。即ち、窓部63a,63bは、下地マスクパターン33aの接続部33g,33hの一部に、目的とする投影露光装置が光学的に解像可能な最小線幅よりも狭いスペース幅S16の長さの接続部33g,33hをそれぞれ露出するパターンである。また、窓部63c,63dも、下地マスクパターン33aの細線部33v,33wの一部に、スペース幅S16の長さの細線部33v,33wをそれぞれ露出する。
【0066】
(ヘ)次に、混合層62a及び第2レジストパターン35bをエッチングマスクとして、RIE法等により下地マスクパターン33aの一部を選択的に除去して、下地マスクパターン33aの細線部33v,33w及び接続部33g,33hをそれぞれ2分割する。この結果、図23(a)に示すような下地マスクパターン(絶縁膜パターン)33cを形成する。その後、レジスト剥離液等を用いて、混合層62a及び第2レジストパターン35bを除去する。次に、下地マスクパターン33bをエッチングマスクとして、RIE法等により被加工膜32の一部を選択的に除去して、図23(b)に示すように、4つの被加工膜パターン32a〜32d(32c,32dは図示省略)を形成する。その後、HF等を用いて、図24に示すように、下地マスクパターン33bを除去する。被加工膜パターン32a〜32dは、図24(b)に示すように、本発明の第1の実施の形態と同様に、目的とするスペース幅S16で互いに離間し、最小設計線幅W12で走行する細線部39a〜39dと、細線部39a〜39dの外側の端部においてそれぞれ接続された矩形部38a〜38dを有する。
【0067】
このように、本発明の第2の実施の形態に係るパターン形成方法によれば、投影露光装置が光学的に解像可能な最小線幅よりも細い最小設計線幅W12と、投影露光装置が光学的に解像可能な最小スペース幅よりも狭いスペース幅S16とを同時に備えた被加工膜パターン32a〜32dが形成することができる。
【0068】
(第3の実施の形態)
(マスクのセット)
本発明の第3の実施の形態に係るマスクのセットは、第2の実施の形態と同様に、図13(a)に示した第1マスク40と、図13(b)に示した第2マスク50とを含む。第1マスク40及び第2マスク50は、本発明の第1の実施の形態に係る第1マスク10及び第2マスク20と同様に、露光後のパターンの線幅を予め定められた量だけ細らせ、投影露光装置が光学的に解像可能な最小線幅より細い線幅の細線部を被露光用基板上に形成するためのマスクのセットである。本発明の第3の実施の形態に係るマスクのセットは、本発明の第2の実施の形態に係るマスクのセットと実質的に同様であるので、重複した説明を省略する。
【0069】
以上のような、本発明の第3の実施の形態に係るマスクのセットによれば、本発明の第2の実施の形態と同様に、投影露光装置が光学的に解像可能な最小線幅よりも細い線幅と、投影露光装置が光学的に解像可能な最小スペース幅よりも狭いスペース幅とを同時に備えたパターンを形成することができる。本発明の第2の実施の形態に係るマスクのセットを用いたパターン形成方法は後述する。
【0070】
(マスクデータ作成方法)
以下、本発明の第3の実施の形態に係るマスクデータ作成方法を、図14及び図15を用いて説明する。
【0071】
まず、本発明の第2の実施の形態と同様に、本発明の所望の設計デザインとして、図14(a)に示すような設計パターン110a〜110dを含む設計データ110を準備する。そして、図4(b)に示すように、設計パターン110a〜110dをリサイズ量Dだけ一様(等方的)に拡大したリサイズパターン120a〜120dを含むリサイズデータ120作成する。次に、図4(c)に示すように、図4(a)に示した矩形部121a〜121d間及び、細線部122a〜122d間のスペース領域123a〜123dをそれぞれ埋め、連続パターン231a,231b,232a,232bとする第1マスク作成用データ230を作成する。その後、第1マスク作成用データ230に対してOPCが行われる。この結果、図14(d)に示すように、矩形の正のOPCパターン243a〜243d及び、矩形の負のOPCパターン244a,244bが付加された第1マスクデータ240を作成する。
【0072】
一方、本発明の第2の実施の形態と同様に、図15(a)に示すように、図4に示したスペース領域123a〜123dをリサイズ量Dだけ拡大した4つの窓部251a〜251dを有する第2マスク作成用データ250を作成する。第2マスク作成用データ250は、第1マスク作成用データ230にマスク合わせ可能なパターンのデータである。2つの窓部251a,251bは、スペース領域123a,123bの位置において、設計スペース幅S6の長さの部分の連続パターン131a,131bを露出するパターンである。また、2つの窓部151c,151dも、スペース領域123c,123dの位置において、設計スペース幅S6の長さの部分の連続パターン231a,231bを露出するパターンである。更に、第2マスク作成用データ250に対して、窓部251a〜251dをそれぞれΔD拡大して、図15(b)に示すように、Y軸方向にスペース幅S2の一辺を有する窓部261a,261b及び、X軸方向に光学的に解像可能な最小線幅であるスペース幅S2の一辺を有する窓部261c,261dを含む第2マスク作成用データ260を作成する。その後、図15(b)に示した第2マスク作成用データ260に対してOPCが行われる。この結果、図15(c)に示すように、窓部261a,261bをそれぞれ覆うような負のOPCパターン271a,271b及び、窓部261c,261dを覆うような負のOPCパターン271c,271dが付加された第2マスクデータ270が作成される。本発明の第3の実施の形態に係るパターン形成方法は、本発明の第2の実施の形態と実質的に同様であるので、重複した説明を省略する。
【0073】
本発明の第3の実施の形態に係るマスクデータ作成方法において、後述する本発明の第3の実施の形態に係るパターン形成方法におけるサーマルフロープロセス(TFプロセス)の適用によるプロセス近接効果を予定して、第1マスクデータ240及び第2マスクデータ270に対してプロセス近接効果補正を行うことが好ましい。プロセス近接効果補正を行うことにより、TFプロセスを適用した際のプロセス近接効果、例えば、周辺のパターン環境により生じるスペース幅の縮小量の変動等を防止できる。
【0074】
上述した、本発明の第3の実施の形態に係るマスクデータ作成方法で作成した第1マスクデータ240及び、第2マスクデータ270を、EB描画装置等のパターンジェネレータ用のデータにそれぞれ変換する。そして、パターンジェネレータを用いて、変換した第1マスクデータ240及び第2マスクデータ270に基づき、図13(a)に示した第1マスク40及び図13(b)に示した第2マスク50が実現可能となる。
【0075】
(パターン形成方法)
以下、本発明の第3の実施の形態に係るパターン形成方法を、図25〜図33を用いて説明する。
【0076】
(イ)まず、第1の実施の形態と同様に、図25に示すような半導体基板31を用意する。そして、CVD法等を用いて、半導体基板31上にゲート酸化膜(第1絶縁膜)31a、ポリシリコン等の被加工膜32及び、補助下地マスク膜(第2絶縁膜)91を順に堆積する。補助下地マスク膜91は、この上に堆積する下地マスク膜との関係で選択されるが、例えば窒化膜(Si膜)となる。即ち、CVD法等を用いて、補助下地マスク膜91上に、補助下地マスク膜91のエッチング速度よりもエッチング速度が大きい下地マスク膜(第3絶縁膜)33を形成する。補助下地マスク膜91を窒化膜とすれば、下地マスク膜33は、例えば酸化膜(SiO膜)が選択可能である。即ち、下地マスク膜33のエッチング速度が補助下地マスク膜91のエッチング速度より例えば10〜1000倍程度大きな材料の組み合わせとなるように選ぶ。次に、真空蒸着やスパッタリング等により下地マスク膜33の表面上に、第1反射防止膜93を形成する。第1反射防止膜93により、露光波長での屈折率及び反射係数を調整して、露光光の反射率を抑制できる。そして、第1反射防止膜93上に、第1レジスト膜34をスピン塗布する。その後、真空蒸着やスパッタリング等により、第1レジスト膜34の表面上に第2反射防止膜95を形成する。第2反射防止膜95により、下地マスク膜33等の下地の影響による線幅の変動が防止できる。なお、第1及び第2反射防止膜93,95の材料としては、図16に示した反射防止膜61と同様に、スピン塗布可能な有機系半透明樹脂等が使用されることが多く、または無機系(SiON、TiO)材料を使用し、CVD等で形成することも可能である。
【0077】
(ロ)次に、図13(a)に示した第1マスク40を図示を省略した投影露光装置へ装着し、第1マスク40のパターンを、第2反射防止膜95を介して第1レジスト膜34に転写する。そして、第1レジスト膜34を現像して、図26(a)に示すように、投影露光装置が光学的に解像可能な最小線幅よりも太い線幅W11を有する第1レジストパターン34cを形成する。第1及び第2反射防止膜93,95は、第1レジストパターン34cと同一形状に一部を選択的に除去され、それぞれ第1及び第2反射防止膜93a,95aとなる。第2反射防止膜95aは、図26(b)に示すように、Y軸方向にスペース幅S14で互いに離間し、線幅W11でX軸方向に平行に走行する2本の細線部95p,95qと、2本の細線部95p,95qの両端を挟んで互いに接続する一対の接続部95k,95lとを含む枠状のパターンである。2本の細線部95p,95q及び一対の接続部95k,95lで囲まれた内側には、窓部97が設けられている。窓部97の内部には、下地マスク膜33が露出する。
【0078】
(ハ)次に、第1レジストパターン34c及び、第1及び第2反射防止膜93a,95aをエッチングマスクとして、RIE法等により下地マスク膜33の一部を選択的に除去して、図27に示すように、下地マスクパターン(絶縁膜パターン)33dを形成する。そして、レジスト剥離液等を用いて、第1レジストパターン34c及び、第1及び第2反射防止膜93a,95aを除去する。その後、図28に示すように、下地マスク膜33が酸化膜ならば、HF等の酸化膜エッチング液を用いてスライトエッチングすることにより下地マスクパターン33dをΔL(ΔL=D)だけ細らせて下地マスクパターン33bを形成する。上述したように、補助下地マスク膜91は酸化膜エッチング液にエッチングされないSi3N4膜等を選んでおけば良い。勿論ウェットエッチングではなくドライエッチングで下地マスク膜33をスライトエッチングすることが制御性の点から好ましい。下地マスクパターン33bは、図28(b)に示すように、Y軸方向にスペース幅S15で互いに離間し、X軸方向に最小設計線幅W12で平行に走行する2本の細線部33v,33wと、2本の細線部33v,33wの両端を挟んで互いに接続する一対の接続部33g,33hとを含む枠状のパターンである。2本の細線部33v,33w及び一対の接続部33g,33hで囲まれた内側には窓部37cが設けられている。窓部37cの内部には、補助下地マスク膜91が露出する。
【0079】
(ニ)次に、図29に示すように、補助下地マスク膜91及び下地マスクパターン33bの表面上に、第2レジスト膜35をスピン塗布する。そして、図13(b)に示した第2マスク50を図示を省略した投影露光装置へ装着し、第2マスク50のパターンを第2レジスト膜35に縮小転写する。その後、第2レジスト膜35を現像して、図30に示すように、X軸方向の同一線上に互いに離間して設けられた2つの矩形の窓部36e,36f及び、2つの窓部36e,36fを結ぶ線に対して線対称に、Y軸方向の同一線上に互いに離間して設けられた2つの矩形の窓部36g,36hとを有する第2レジストパターン35bを形成する。図30(b)に示すように、2つの窓部36e,36fは互いに同一形状であり、2つの窓部36e,36fのY軸方向に沿った辺の長さはスペース幅S13である。また、2つの窓部36g,36hは互いに同一形状であり、窓部36g,36hのX軸方向に沿った辺の長さはスペース幅S13である。窓部36e〜36hの内部には、下地マスクパターン33bの一部及び補助下地マスク膜91の一部がそれぞれ露出する。
【0080】
(ホ)次に、第2レジストパターン35bに対して、レジストの熱的可塑変形の性質を利用し、熱処理により第2レジストパターン35bを変形させるTFプロセスを適用する。熱処理を行うことにより、図31に示すように、窓部36e,36fを等方的にΔL(ΔL=ΔD)だけ細らせたY軸方向に目的とするスペース幅S16の一辺を有する窓部36i,36j及び、窓部36g,36hを等方的にΔLだけ細らせた窓部36k,36lとを有する第2レジストパターン35cを形成する。目的とするスペース幅S16は、上述したように、投影露光装置が光学的に解像可能な最小スペース幅よりも狭い。なお、TFプロセスによる第2レジストパターン35bの窓部36e〜36hの縮小率は、熱処理時の温度等により適宜選択可能である。
【0081】
(ヘ)次に、図32(a)に示すように、第2レジストパターン35cをエッチングマスクとして、RIE法等により下地マスクパターン33bの一部を選択的に除去して、下地マスクパターン33bの細線部33r,33s及び接続部33g,33hをそれぞれ2分割する。この結果、下地マスクパターン(絶縁膜パターン)33cが形成される。その後、レジスト剥離液等を用いて、第2レジストパターン35cを除去する。次に、図32(b)に示すように、下地マスクパターン33cをエッチングマスクとして、熱リン酸等を用いて補助下地マスク膜91の一部を選択的に除去して、補助下地マスクパターン91aを形成する。そして、補助下地マスクパターン91a及び下地マスクパターン33cとをエッチングマスクとして、RIE法等により被加工膜32の一部を選択的に除去して、4つの被加工膜パターン32a〜32d(32k,32lは図示省略)を形成する。その後、対応するエッチング液を用いて、図32に示すように、補助下地マスクパターン91a及び下地マスクパターン33cを除去する。被加工膜パターン32a〜32dは、図32(b)に示すように、本発明の第1及び第2の実施の形態と同様に、目的とするスペース幅S16で互いに離間し、最小設計線幅W12で走行する細線部39a〜39dと、細線部39a〜39dの外側の端部においてそれぞれ接続された矩形部38a〜38dを有する。
【0082】
このように、本発明の第3の実施の形態に係るパターン形成方法によれば、本発明の第2の実施の形態と同様に、投影露光装置が光学的に解像可能な最小線幅よりも細い最小設計線幅W12と、投影露光装置が光学的に解像可能な最小スペース幅よりも狭いスペース幅S16とを同時に備えた被加工膜パターン32a〜32dが形成することができる。
【0083】
また、本発明の第3の実施の形態に係るパターン形成方法によれば、下地マスク膜33の下に、更に補助下地マスク膜91を用いているので、補助下地マスク膜91と被加工膜32とのエッチング選択比が十分確保できない場合についても、補助下地マスク膜91をエッチングストップ層として用いて、下地マスク膜33をオーバーエッチング(スライトエッチング)することにより、下地マスクパターン33dを細らせることが可能となる。この場合には、下地マスクパターン33cと補助下地マスクパターン91aとの2層のマスクを用いて被加工膜32を加工することも可能である。
【0084】
(その他の実施の形態)
本発明は、第1〜第3の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【0085】
例えば、本発明の第1〜第3の実施の形態に係るマスクデータ作成方法において、設計パターン110a〜110dを等方的に拡大した場合を示したが、細線部112a〜112dのみY軸方向に拡大しても良い。また、第1〜第3の実施の形態に係るパターン形成方法において、第1レジストパターン34a,34cを等方的に細らせた場合を示したが、マスクデータ作成方法に応じて、細線部34p,34qのみY軸方向に細らせても良い。
【0086】
また、本発明の第1の実施の形態に係るマスクデータ作成方法において、図4(a)に示したように、互いに設計スペース幅S13だけ離間するストライプ状の細線部112a〜112d及び、矩形部111a〜111dとを一例として示したが、細線部112a〜112dが互いに離間するスペース幅S13と、矩形部111a〜111dが互いに離間するスペース幅S13とは、異なる寸法であっても良いのは勿論である。また、図4(a)に示すような設計パターン110a〜110dを作成したが、設計スペース幅S13で互いに離間し最小設計線幅W12を有する細線部112a,112bを含めば、設計データの形状や寸法は特に限定されない。
【0087】
また、第1及び第2の実施の形態に係るパターン形成方法において、被加工膜32上に下地マスク膜33を形成する例を示したが、本発明の第3の実施の形態と同様に、下地マスク膜33の下に補助下地マスク膜91を用いても良い。また、本発明の第3の実施の形態に係るパターン形成方法において、下地マスク膜33の下に補助下地マスク膜91を用いる例を示したが、用途に応じて、補助下地マスク膜91の下に補助下地マスク膜91とエッチング選択比が十分確保可能な補助下地マスク膜を更に複数層用いても良い。
【0088】
また、本発明の第2及び第3の実施の形態に係るパターン形成方法において、TFプロセス後あるいはオーバーコート法を適用する一例を示したが、TFプロセスを適用して第2レジストパターン35bの窓部を縮小した後に、更にオーバーコート法を組み合わせて適用して、目的とするスペース幅S16の一辺の窓部63a〜63dを有する混合層62aを形成することも可能である。また、オーバーコート法若しくはTFプロセスを適用することにより、露光後のパターンに対して微細なスペース幅を形成することができるので、第2マスク50の窓部52a〜52dの寸法を大きくでき、リソグラフィマージンを更に得ることも可能である。
【0089】
また、本発明の第1〜第3の実施の形態で示した下地マスク膜33及び、補助下地マスク膜91の材料としては、SiやSiOの他にも、シリコンオキサイド(SiO)、シリコン水酸化物(SiO)、アモルファスシリコン(α−Si)、ポリシラン、チタン酸(TiO)、窒化チタン(TiN)、タングステンシリサイド(WSi)、タングステン(W)、電子線照射されたノボラック樹脂及び、紫外線光(UV光)によりキュアされた膜等が使用可能である。
【0090】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論であり、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【0091】
【発明の効果】
本発明によれば、投影露光装置が光学的に解像可能な最小線幅よりも細い線幅と、投影露光装置が光学的に解像可能な最小スペース幅とを同時に備えたパターンを形成することができるマスクのセット、マスクデータ作成方法及びパターン形成方法を提供できる。
【図面の簡単な説明】
【図1】図1(a)は、本発明の第1の実施の形態に係る第1マスク10を示す図1(b)のA−A方向に沿った断面図である。図1(b)は、本発明の第1の実施の形態に係る第1マスク10を示す平面図である。
【図2】図2(a)は、本発明の第1の実施の形態に係る第2マスク20を示す図2(b)のA−A方向に沿った断面図である。図2(b)は、本発明の第1の実施の形態に係る第2マスク20を示す平面図である。
【図3】本発明の第1の実施の形態に係るマスクのセットの第1遮光部及び第2遮光部の重ね合わせを説明するための平面図である。
【図4】本発明の第1〜第3の実施の形態に係るマスクデータ作成方法を説明するための平面図(その1)である。
【図5】本発明の第1の実施の形態に係るマスクデータ作成方法を説明するための平面図である。
【図6】本発明の第1の実施の形態に係るパターン形成方法を説明するための工程断面図(その1)である。
【図7】図7(a)は、図7(b)のA−A方向に沿った、本発明の第1の実施の形態に係るパターン形成方法を説明するための工程断面図(その2)である。図7(b)は、本発明の第1の実施の形態に係るパターン形成方法を説明するための工程平面図(その1)である。
【図8】図8(a)は、図8(b)のA−A方向に沿った、本発明の第1の実施の形態に係るパターン形成方法を説明するための工程断面図(その3)である。図8(b)は、本発明の第1の実施の形態に係るパターン形成方法を説明するための工程平面図(その2)である。
【図9】本発明の第1の実施の形態に係るパターン形成方法を説明するための工程断面図(その4)である。
【図10】図10(a)は、図10(b)のB−B方向に沿った、本発明の第1の実施の形態に係るパターン形成方法を説明するための工程断面図(その5)である。図10(b)は、本発明の第1の実施の形態に係るパターン形成方法を説明するための工程平面図(その3)である。
【図11】本発明の第1の実施の形態に係るパターン形成方法を説明するための工程断面図(その6)である。
【図12】図12(a)は、図12(b)のB−B方向に沿った、本発明の第1の実施の形態に係るパターン形成方法を説明するための工程断面図(その7)である。図12(b)は、本発明の第1の実施の形態に係るパターン形成方法を説明するための工程平面図(その4)である。
【図13】図13(a)は、本発明の第2及び第3の実施の形態に係る第1マスク40を示す平面図である。図13(b)は、本発明の第2及び第3の実施の形態に係る第2マスク50を示す平面図である。図13(c)は、本発明の第2及び第3の実施の形態に係るマスクのセットの第1遮光部及び第2遮光部の重ね合わせを説明するための平面図である。
【図14】本発明の第2及び第3の実施の形態に係るマスクデータ作成方法を説明するための図(その1)である。
【図15】本発明の第2及び第3の実施の形態に係るマスクデータ作成方法を説明するための図(その2)である。
【図16】本発明の第2の実施の形態に係るパターン形成方法を説明するための工程断面図(その1)である。
【図17】図16(a)は、図17(b)のA−A方向に沿った、本発明の第2の実施の形態に係るパターン形成方法を説明するための工程断面図(その2)である。図17(b)は、本発明の第2の実施の形態に係るパターン形成方法を説明するための工程平面図(その1)である。
【図18】図18(a)は、図18(b)のA−A方向に沿った、本発明の第2の実施の形態に係るパターン形成方法を説明するための工程断面図(その3)である。図18(b)は、本発明の第2の実施の形態に係るパターン形成方法を説明するための工程平面図(その2)である。
【図19】本発明の第2の実施の形態に係るパターン形成方法を説明するための工程断面図(その4)である。
【図20】図20(a)は、図20(b)のB−B方向に沿った、本発明の第2の実施の形態に係るパターン形成方法を説明するための工程断面図(その5)である。図20(b)は、本発明の第2の実施の形態に係るパターン形成方法を説明するための工程平面図(その3)である。
【図21】本発明の第2の実施の形態に係るパターン形成方法を説明するための工程断面図(その6)である。
【図22】図22(a)は、図22(b)のB−B方向に沿った、本発明の第2の実施の形態に係るパターン形成方法を説明するための工程断面図(その7)である。図22(b)は、本発明の第2の実施の形態に係るパターン形成方法を説明するための工程平面図(その4)である。
【図23】本発明の第2の実施の形態に係るパターン形成方法を説明するための工程断面図(その8)である。
【図24】図24(a)は、図24(b)のB−B方向に沿った、本発明の第2の実施の形態に係るパターン形成方法を説明するための工程断面図(その9)である。図24(b)は、本発明の第2の実施の形態に係るパターン形成方法を説明するための工程平面図(その5)である。
【図25】本発明の第3の実施の形態に係るパターン形成方法を説明するための工程断面図(その1)である。
【図26】図26(a)は、図26(b)のA−A方向に沿った、本発明の第3の実施の形態に係るパターン形成方法を説明するための工程断面図(その2)である。図26(b)は、本発明の第3の実施の形態に係るパターン形成方法を説明するための工程平面図(その1)である。
【図27】本発明の第3の実施の形態に係るパターン形成方法を説明するための工程断面図(その3)である。
【図28】図28(a)は、図28(b)のA−A方向に沿った、本発明の第3の実施の形態に係るパターン形成方法を説明するための工程断面図(その4)である。図28(b)は、本発明の第3の実施の形態に係るパターン形成方法を説明するための工程平面図(その2)である。
【図29】本発明の第3の実施の形態に係るパターン形成方法を説明するための工程断面図(その5)である。
【図30】図30(a)は、図30(b)のB−B方向に沿った、本発明の第3の実施の形態に係るパターン形成方法を説明するための工程断面図(その6)である。図30(b)は、本発明の第3の実施の形態に係るパターン形成方法を説明するための工程平面図(その3)である。
【図31】図31(a)は、図31(b)のB−B方向に沿った、本発明の第3の実施の形態に係るパターン形成方法を説明するための工程断面図(その7)である。図31(b)は、本発明の第3の実施の形態に係るパターン形成方法を説明するための工程平面図(その4)である。
【図32】本発明の第3の実施の形態に係るパターン形成方法を説明するための工程平面図である(その8)。
【図33】図33(a)は、図33(b)のB−B方向に沿った、本発明の第3の実施の形態に係るパターン形成方法を説明するための工程断面図(その9)である。図33(b)は、本発明の第3の実施の形態に係るパターン形成方法を説明するための工程平面図(その5)である。
【符号の説明】
10…第1マスク
10a…第1透明基板
11…第1遮光部
11a,11b…細線パターン
12a,12b…接続パターン
13a〜13d…OPCパターン
14a,14b…OPCパターン
15…窓部
20…第2マスク
20a…第2透明基板
21…第2遮光部
22a〜22d…窓部
23a〜23d…OPCパターン
31…半導体基板
31a…第1絶縁膜
32…被加工膜
32a〜32d…被加工膜パターン
33…下地マスク膜
33a〜33d…下地マスクパターン
33g,33h…接続部
33k,33l…接続部
33r,33s…細線部
33v,33w…細線部
34…第1レジスト膜
34a,34c…第1レジストパターン
34b,34d…リサイズレジストパターン
34g〜34n…接続部
34p〜34w…細線部
35…第2レジスト膜
35a〜35c…第2レジストパターン
36a〜36l…窓部
37,37a〜37c…窓部
38a〜38d…矩形部
39a〜39d…細線部
40…第1マスク
40a…第1透明基板
41…第1遮光部
41a,41b…細線パターン
42a,42b…接続パターン
43a〜43d…OPCパターン
44a,44b…OPCパターン
45…窓部
50…第2マスク
50a…第2透明基板
51…第2遮光部
52a〜52d…窓部
53a〜53d…OPCパターン
53c,53d…OPCパターン
61,61a…反射防止膜
62,62b…オーバーコート膜
62a…混合層
63a〜63d…窓部
91…補助下地マスク膜
91a…補助下地マスクパターン
93,93a…第1反射防止膜
95,95a…第2反射防止膜
95k,95l…接続部
95p,95q…細線部
97…窓部
110…設計データ
110a〜110d…細線パターン
111a〜111d…矩形部
112a〜112d…細線部
120…リサイズデータ
120a〜120d…リサイズパターン
121a〜121d…矩形部
122a〜122d…細線部
123a〜123d…スペース領域
130…第1マスク作成用データ
131a,131b…連続パターン
132a,132b…連続パターン
133…窓部
140…第1マスクデータ
143a〜143d…OPCパターン
144a,144b…OPCパターン
150…第2マスク作成用データ
151a〜151d…窓部
160…第2マスクデータ
161a〜161d…OPCパターン
210…設計データ
220…リサイズデータ
230…第1マスク作成用データ
231a,231b,232a,232b…連続パターン
233…窓部
240…第1マスクデータ
243a〜243d…OPCパターン
244a,244b…OPCパターン
250…第2マスク作成用データ
251a〜251d…窓部
260…第2マスク作成用データ
261a〜261d…窓部
270…第2マスクデータ
271a〜271d…OPCパターン

Claims (15)

  1. 半導体集積回路装置を製造する際に、投影露光装置を介して前記半導体集積回路装置の回路パターンを半導体基板上に転写形成するために用いられるフォトマスクのマスクデータ作成方法であって、
    前記回路パターンの前記半導体基板上での所望形状である設計パターンが描かれた設計データを準備するステップと、
    前記設計データに対して、予め定められたリサイズ量だけ前記設計パターン部を一様に拡げたリサイズデータを作成するステップと、
    前記拡げられたリサイズデータに対して、予め定められたスペース量と比較して、前記スペース量以下のスペースを形成するリサイズデータのスペース領域を埋めて形成される第1マスク作成用データを準備するステップと、
    前記第1マスク作成用データにマスク合わせ可能なパターンのデータであって、前記スペース領域を前記リサイズ量だけ拡大した領域を選択的に露出する窓部を有する第2マスク作成用データを準備するステップ
    とを含むことを特徴とするマスクデータ作成方法。
  2. 前記リサイズ量は、前記投影露光装置によりパターン解像可能な最小線幅と、前記設計データに存在する前記回路パターンの最小設計線幅との差の半値より大であることを特徴とする請求項1に記載のマスクデータ作成方法。
  3. 前記スペース量は、前記投影露光装置によりパターン解像可能な最小スペース幅より大であることを特徴とする請求項1に記載のマスクデータ作成方法。
  4. 前記準備された第1及び第2マスク作成用データから第1及び第2マスクデータをそれぞれ作成する際に、前記第1及び第2マスク作成用データがそれぞれの露光工程後のレジスト形状となるように光近接効果補正を行う工程を含むことを特徴とする請求項1又は2に記載のマスクデータ作成方法。
  5. 半導体基板上に被加工膜を形成する工程と、
    前記被加工膜上に下地マスク膜を形成する工程と、
    前記下地マスク膜上に第1レジスト膜を形成する工程と、
    投影露光装置を介してフォトマスク上に形成された回路パターンを投影露光及び現像を行い、前記第1レジスト膜に第1レジストパターンを形成する工程と、前記第1レジストパターンの線幅より前記下地マスク膜に形成されるパターンの線幅が細くなるように下地マスクパターンを形成する工程と、
    前記パターンが形成された下地マスクパターン上に第2レジスト膜を形成する工程と、
    前記第2レジスト膜の一部に、前記下地マスクパターンの一部を露出する窓部を有する第2レジストパターンを形成する工程と、
    前記第2レジストパターンを用いて前記下地マスクパターンの一部を選択的に除去する工程
    とを含むことを特徴とするパターン形成方法。
  6. 前記下地マスクパターンを形成する工程は、
    前記第1レジストパターンを細らせてリサイズレジストパターンを形成する工程と、
    前記リサイズレジストパターンをマスクとして前記下地マスク膜の一部を選択的に除去する工程と、
    前記リサイズレジストパターンを除去する手順
    とを含むことを特徴とする請求項5に記載のパターン形成方法。
  7. 前記下地マスクパターンを形成する工程は、
    前記第1レジストパターンの線幅を細らせてリサイズレジストパターンを形成すると同時に、前記下地マスク膜の一部を選択的に除去する工程と、
    前記リサイズレジストパターンを除去する工程
    とを含むことを特徴とする請求項5に記載のパターン形成方法。
  8. 前記下地マスクパターンを形成する工程は、
    前記第1レジストパターンをマスクとして前記下地マスク膜の一部を選択的に除去し、前記下地マスク膜のパターンを形成する工程と、
    前記第1レジストパターンを除去する工程と、
    前記下地マスク膜のパターンを細らせる工程
    とを含むことを特徴とする請求項5に記載のパターン形成方法。
  9. 前記一部が選択的に除去された下地マスクパターンをマスクとして前記被加工膜の一部を選択的に除去する工程を更に含むことを特徴とする請求項5〜8のいずれか1項に記載のパターン形成方法。
  10. 前記第2レジストパターンを形成する工程と、前記下地マスクパターンの一部を選択的に除去する工程との間に、
    熱処理により前記第2レジストパターンの窓部の寸法を縮小することにより、その間隔を前記投影露光装置が解像可能な最小スペース幅よりも狭くする工程を更に含むことを特徴とする請求項5〜9のいずれか1項に記載のパターン形成方法。
  11. 前記第2レジストパターンを形成する工程の後に、
    前記第2レジストパターン上にオーバーコート膜を形成する工程と、
    熱処理により前記第2レジストパターンの一部と前記オーバーコート膜の一部を混合した混合層を形成する工程
    とを前記下地マスクパターンの一部を選択的に除去する工程の前に行うことを特徴とする請求項5〜10のいずれか1項に記載のパターン形成方法。
  12. 前記被加工膜を形成する工程と前記下地マスク膜を形成する工程との間に、前記下地マスク膜のエッチング速度よりエッチング速度の大きい補助下地マスク膜を形成する工程を行うことを特徴とする請求項5〜8,10及び11のいずれか1項に記載のパターン形成方法。
  13. 前記下地マスクパターンをマスクとして前記補助下地マスク膜の一部を選択的に除去する工程を更に含むことを特徴とする請求項12に記載のパターン形成方法。
  14. 露光後のパターンの線幅を予め定められた量だけ細らせ、投影露光装置が光学的に解像可能な最小線幅より細い線幅の細線部を被露光用基板上に形成するためのマスクのセットであって、
    前記細線部を形成するための細線パターンを備える第1マスクと、
    前記第1マスクで形成されたパターンから不要な部分を除くための窓部を有する第2マスク
    とを含むことを特徴とするマスクのセット。
  15. 前記第1マスクは、前記細線部が平行に走行するパターンを含み、
    前記第2マスクは、前記平行に走行する細線部を分離するように形成された窓部を含む
    ことを特徴とする請求項14に記載のマスクのセット。
JP2003086563A 2003-03-26 2003-03-26 マスクのセット、マスクデータ作成方法及びパターン形成方法 Expired - Fee Related JP4040515B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003086563A JP4040515B2 (ja) 2003-03-26 2003-03-26 マスクのセット、マスクデータ作成方法及びパターン形成方法
US10/808,299 US7350181B2 (en) 2003-03-26 2004-03-25 Set of masks, method of generating mask data and method for forming a pattern
US12/010,933 US8091046B2 (en) 2003-03-26 2008-01-31 Set of masks, method of generating mask data and method for forming a pattern
US13/289,099 US8312396B2 (en) 2003-03-26 2011-11-04 Set of masks, method of generating mask data and method for forming a pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003086563A JP4040515B2 (ja) 2003-03-26 2003-03-26 マスクのセット、マスクデータ作成方法及びパターン形成方法

Publications (2)

Publication Number Publication Date
JP2004294732A true JP2004294732A (ja) 2004-10-21
JP4040515B2 JP4040515B2 (ja) 2008-01-30

Family

ID=33401151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003086563A Expired - Fee Related JP4040515B2 (ja) 2003-03-26 2003-03-26 マスクのセット、マスクデータ作成方法及びパターン形成方法

Country Status (2)

Country Link
US (3) US7350181B2 (ja)
JP (1) JP4040515B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096099A (ja) * 2005-09-29 2007-04-12 Toshiba Corp 半導体装置の製造方法
JP2007243177A (ja) * 2006-03-07 2007-09-20 Internatl Business Mach Corp <Ibm> ゲートパターンを形成するための二重露光二重レジスト層プロセス
JP2009081420A (ja) * 2007-09-07 2009-04-16 Nec Electronics Corp 半導体装置の製造方法
US8021829B2 (en) 2006-04-06 2011-09-20 Tdk Corporation Method of forming photoresist pattern and method of manufacturing perpendicular magnetic recording head

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7470492B2 (en) * 2004-10-29 2008-12-30 Intel Corporation Process window-based correction for photolithography masks
JP2006126614A (ja) * 2004-10-29 2006-05-18 Toshiba Corp マスクパターンデータ生成方法、フォトマスクの製造方法、及び半導体デバイスの製造方法
US7404167B2 (en) * 2005-02-23 2008-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving design window
US7510960B2 (en) * 2006-08-29 2009-03-31 International Business Machines Corporation Bridge for semiconductor internal node
US7829266B2 (en) * 2007-08-07 2010-11-09 Globalfoundries Inc. Multiple exposure technique using OPC to correct distortion
US20090108305A1 (en) * 2007-10-30 2009-04-30 Riviere-Cazaux Lionel J Semiconductor having a corner compensation feature and method
US7886254B2 (en) * 2008-05-27 2011-02-08 United Microelectronics Corp. Method for amending layout patterns
KR100994715B1 (ko) * 2008-12-31 2010-11-17 주식회사 하이닉스반도체 4중 패터닝을 이용한 반도체 소자의 미세 패턴 형성방법
US8435728B2 (en) 2010-03-31 2013-05-07 Tokyo Electron Limited Method of slimming radiation-sensitive material lines in lithographic applications
US8338086B2 (en) 2010-03-31 2012-12-25 Tokyo Electron Limited Method of slimming radiation-sensitive material lines in lithographic applications
JP5601989B2 (ja) * 2010-11-19 2014-10-08 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
CN103309165A (zh) * 2012-03-09 2013-09-18 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9501601B2 (en) * 2013-03-14 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Layout optimization of a main pattern and a cut pattern
CN104050309B (zh) * 2013-03-14 2018-11-06 台湾积体电路制造股份有限公司 主图案和切割图案的布局优化
JP6415154B2 (ja) 2014-07-22 2018-10-31 キヤノン株式会社 パターンの作成方法、プログラムおよび情報処理装置
CN114019767A (zh) * 2021-11-03 2022-02-08 福建省晋华集成电路有限公司 制作半导体布局的方法以及制作半导体结构的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61216431A (ja) 1985-03-22 1986-09-26 Nec Corp 微細パタ−ン形成方法
US5364716A (en) 1991-09-27 1994-11-15 Fujitsu Limited Pattern exposing method using phase shift and mask used therefor
KR100434132B1 (ko) 1995-07-14 2004-09-08 텍사스 인스트루먼츠 인코포레이티드 중간층리쏘그래피
TW449672B (en) * 1997-12-25 2001-08-11 Nippon Kogaku Kk Process and apparatus for manufacturing photomask and method of manufacturing the same
JP3055104B2 (ja) * 1998-08-31 2000-06-26 亜南半導体株式会社 半導体パッケ―ジの製造方法
US6710847B1 (en) * 1998-11-06 2004-03-23 Nikon Corporation Exposure method and exposure apparatus
JP2000208408A (ja) 1999-01-19 2000-07-28 Nec Corp 化学増幅系レジストのパタ―ン形成方法
US6338922B1 (en) * 2000-05-08 2002-01-15 International Business Machines Corporation Optimized alternating phase shifted mask design
US6444373B1 (en) * 2000-06-16 2002-09-03 Advanced Micro Devices, Inc. Modification of mask layout data to improve mask fidelity
JP2002009056A (ja) 2000-06-22 2002-01-11 Mitsubishi Electric Corp 微細パターン形成方法およびその方法により製造した装置
JP2002055432A (ja) 2000-08-10 2002-02-20 Matsushita Electric Ind Co Ltd フォトマスク装置及びパターン形成方法
US6557162B1 (en) * 2000-09-29 2003-04-29 Numerical Technologies, Inc. Method for high yield reticle formation
JP2002182363A (ja) 2000-12-12 2002-06-26 Matsushita Electric Ind Co Ltd マスク及びパターン形成方法
US20020128311A1 (en) 2000-12-28 2002-09-12 Gironda Kevin F. Halocyanoacetamide antimicrobial compositions
TW567575B (en) 2001-03-29 2003-12-21 Toshiba Corp Fabrication method of semiconductor device and semiconductor device
JP2003168640A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 半導体装置の製造方法
US6893800B2 (en) * 2002-09-24 2005-05-17 Agere Systems, Inc. Substrate topography compensation at mask design: 3D OPC topography anchored
US6898780B2 (en) * 2002-12-20 2005-05-24 Lsi Logic Corporation Method and system for constructing a hierarchy-driven chip covering for optical proximity correction

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096099A (ja) * 2005-09-29 2007-04-12 Toshiba Corp 半導体装置の製造方法
JP2007243177A (ja) * 2006-03-07 2007-09-20 Internatl Business Mach Corp <Ibm> ゲートパターンを形成するための二重露光二重レジスト層プロセス
US8021829B2 (en) 2006-04-06 2011-09-20 Tdk Corporation Method of forming photoresist pattern and method of manufacturing perpendicular magnetic recording head
JP2009081420A (ja) * 2007-09-07 2009-04-16 Nec Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US7350181B2 (en) 2008-03-25
US20040248045A1 (en) 2004-12-09
JP4040515B2 (ja) 2008-01-30
US8312396B2 (en) 2012-11-13
US20080153301A1 (en) 2008-06-26
US8091046B2 (en) 2012-01-03
US20120070767A1 (en) 2012-03-22

Similar Documents

Publication Publication Date Title
JP4040515B2 (ja) マスクのセット、マスクデータ作成方法及びパターン形成方法
US7984393B2 (en) System and method for making photomasks
JP3884934B2 (ja) 半導体装置のパターン形成方法
US7906271B2 (en) System and method for making photomasks
JPH05197128A (ja) ホトマスク及びそれを用いたパターン形成方法
JP4184918B2 (ja) コンタクトホールの形成方法
US20030152844A1 (en) Radiation patterning tools, and methods of forming radiation patterning tools
US6376130B1 (en) Chromeless alternating reticle for producing semiconductor device features
US20090202925A1 (en) Photomask defect correction method, photomask manufacturing method, phase shift mask manufacturing method, photomask, phase shift mask, photomask set, and pattern transfer method
JP2001183809A (ja) フォトマスク及びフォトマスク製造方法
JP3241628B2 (ja) 半導体装置の製造装置
US20030219990A1 (en) Dual trench alternating phase shift mask fabrication
JP7174826B2 (ja) フォトマスク及びその製造方法
US7033947B2 (en) Dual trench alternating phase shift mask fabrication
US5942355A (en) Method of fabricating a phase-shifting semiconductor photomask
US20030068563A1 (en) Method for forming a phase-shifting mask for semiconductor device manufacture
JP7214815B2 (ja) フォトマスク及びその製造方法
JP2005181721A (ja) ハーフトーン位相シフトマスク
TWI785552B (zh) 光罩的製造方法
JP3225673B2 (ja) 位相シフト・マスクの製造方法
JP2002244270A (ja) 位相シフトマスクの製造方法および位相シフトマスク
JP7489821B2 (ja) フォトマスクの製造方法
JP3173314B2 (ja) 位相シフトマスクの製造方法
US7445159B2 (en) Dual trench alternating phase shift mask fabrication
JP2006084507A (ja) 位相シフトマスク及び位相シフトマスクの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4040515

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131116

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees