CN104050309B - 主图案和切割图案的布局优化 - Google Patents

主图案和切割图案的布局优化 Download PDF

Info

Publication number
CN104050309B
CN104050309B CN201410017755.2A CN201410017755A CN104050309B CN 104050309 B CN104050309 B CN 104050309B CN 201410017755 A CN201410017755 A CN 201410017755A CN 104050309 B CN104050309 B CN 104050309B
Authority
CN
China
Prior art keywords
pattern
master
cutting
change
master pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410017755.2A
Other languages
English (en)
Other versions
CN104050309A (zh
Inventor
张世明
吕奎亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/059,328 external-priority patent/US9501601B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104050309A publication Critical patent/CN104050309A/zh
Application granted granted Critical
Publication of CN104050309B publication Critical patent/CN104050309B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明公开了一种更改部件图案的方法,包括:从设计图案中提取主图案和切割图案,以及如果任一部件图案违反了布局规则,则更改主图案和切割图案中的至少一个,其中,按照在形成主图案的过程中改进工艺窗口的一组工艺指南布置主图案。本发明还公开了主图案和切割图案的布局优化。

Description

主图案和切割图案的布局优化
本专利要求于2013年3月15日提交的美国专利申请第61/792,179号和2013年3月14日提交的第61/785,302号的优先权,其全部内容结合于此作为参考。
技术领域
本发明涉及半导体技术领域,更具体地,涉及主图案和切割图案的布局优化。
背景技术
可使用不同的光刻技术形成集成电路。这些技术包括通过图案化的光掩模将光刻胶层曝光于光源下。随着形成到光刻胶层中的图案变得逐渐密集,难以使用单个光掩模在光刻胶层中形成图案,因为纳米范围内的部件小于曝光光刻胶层的光源的分辨率。因此,可使用多个掩模在图案内形成部件。
在一些情况下,通过使用主图案和切割图案形成目标图案。为了获得所期望的目标图案,切割图案去除由主图案形成的部件。可使用切割图案将主图案分隔成较小的部件,以得到所期望的图案。通过使用这种技术能为光刻工艺提供特定的优势。例如,期望具有大工艺窗口。工艺窗口代表仍会在光刻胶层内生成所期望部件的聚焦范围和曝光设置。通过使图案内的部件具有均匀的密度可改善工艺窗口。这可能会涉及到布置“伪”部件。伪部件是布置在主图案内的额外部件,以保持部件密度,但其在图案设计用的电路内不发挥任何作用。也可使用切割部件将伪部件与实际功能部件分隔开。
在切割部件掩模内布置切割部件是重要的考虑因素。如果两个切割部件相互之间太靠近,则难以适当地形成切割部件。此外,切割部件可能给相邻部件带来不良影响。因此,当设计用于目标图案的布局时,考虑布置切割部件是有利的。
发明内容
为了解决现有技术中所存在的问题,根据本发明的一个方面,提供了一种更改图案的方法,包括:
从设计图案中提取主图案和切割图案,所述主图案按照在形成所述主图案的过程中改进工艺窗口的一组工艺指南布置;
如果任一部件图案违反了布局规则,则更改所述主图案和所述切割图案中的至少一个;以及
在所述更改之后,将所述主图案和所述切割图案结合以形成第一更改图案。
在可选实施例中,所述方法还包括:接收所述设计图案的第一功能描述;确定所述第一更改图案的第二功能描述;以及,如果所述第二功能描述与所述第一功能描述不同,进一步更改所述主图案和所述切割图案中的至少一个。
在可选实施例中,更改步骤包括:更改所述主图案而保持所述切割图案完整。
在可选实施例中,更改步骤包括:更改所述切割图案而保持所述主图案完整。
在可选实施例中,更改步骤包括:参照彼此来更改所述主图案和所述切割图案。
在可选实施例中,更改步骤包括:通过使所述主图案内的主部件变窄为比用于切割所述主部件的切割部件更小的指定距离来更改所述主部件。
在可选实施例中,通过在切割部件用于切割所述主部件的部件内形成缺口来使所述主部件变窄。
在可选实施例中,更改步骤包括:通过使每个切割部件的尺寸基本相似来更改所述切割图案内的切割部件。
在可选实施例中,所述主图案包括使所述主图案具有更均匀的部件密度的多个伪部件。
根据本发明的另一方面,还提供了一种计算系统,包括:
处理器;以及
存储器,包括计算机可读指令,所述计算机可读指令在被所述处理器执行时,使所述处理器进行下列操作:
从设计图案中提取主图案和切割图案,按照在形成所述主图案的过程中改进工艺窗口的一组工艺窗口规则布置所述主图案;以及
如果任一部件图案违反了布局规则,则更改所述主图案和所述切割图案中的至少一个。
在可选实施例中,如果所述切割图案和所述主图案的组合图案不具有与所述设计图案相同的功能,则所述计算机可读指令还使所述处理器进一步更改所述主图案和所述切割图案中的至少一个。
在可选实施例中,所述计算机可读指令进一步使所述处理器更改所述主图案而保持所述切割图案完整。
在可选实施例中,所述计算机可读指令进一步使所述处理器更改所述切割图案而保持所述主图案完整。
在可选实施例中,所述计算机可读指令进一步使所述处理器参照彼此更改所述主图案和所述切割图案。
在可选实施例中,所述计算机可读指令进一步使所述处理器通过将所述主图案内的主部件变窄为比用于切割所述主部件的切割部件的距离更小的指定距离来更改所述主部件。
在可选实施例中,通过在切割部件用于切割所述主部件的部件内形成缺口使所述主部件变窄。
在可选实施例中,所述计算机可读指令还包括电路设计功能。
在可选实施例中,所述主图案包括使所述主图案具有更为均匀的部件密度的多个伪部件。
根据本发明的又一方面,还提供了一种集成电路器件,包括:
第一部件和第二部件,每个部件均包括沿着共轴布置且被空间分隔开的端部;
其中,所述第一部件的端部包括邻近所述空间的第一缺口;
其中,所述第二部件的端部包括邻近所述空间的第一缺口,相对所述空间与所述第一部件的第一缺口互为镜像;以及
其中,所述端部的形状基本相似。
在可选实施例中,所述第一部件的端部包括邻近所述空间的第二缺口;其中,所述第二部件的端部包括邻近所述空间的第二缺口,相对所述空间与所述第一部件的第二缺口互为镜像。
附图说明
当结合附图进行阅读时,根据下面详细的描述可以更好地理解本发明的各个方面。应该强调的是,根据工业中的标准实践,不必按比例绘制各种部件。实际上,为了清楚论述起见,可以任意增大或缩小各个部件的尺寸。
图1是根据本发明描述的原理的一个实例示出用于优化主图案和切割图案的示例性工艺的流程图。
图2A至图2F是根据本发明描述的原理的一个实例示出使用主图案和切割图案形成目标图案的截面视觉的示例性工艺的图。
图3A至图3B是根据本发明描述的原理的一个实例示出的更工艺友好的一组切割的示例性俯视图。
图4A至图4E是根据本发明描述的原理的一个实例示出的由主图案和切割图案形成的目标图案的示例性俯视图。
图5A至图5D是根据本发明描述的原理的一个实例示出的由主图案和切割图案形成的目标图案的示例性俯视图。
图6是根据本发明描述的原理的一个实例示出的可用于优化主图案和切割图案的示例性计算系统的图。
图7是根据本发明描述的原理的一个实例示出的用于优化主图案和切割图案的示例性方法的流程图。
具体实施方式
以下公开内容提供了多个不同的实施例或实例,用于实现本发明的不同特征。以下将描述部件和布置的具体实例以简化本发明。当然,这些仅是实例并且不旨在限制本发明。此外,在以下描述中,在第二工艺之前实施第一工艺可以包括在第一工艺之后立即实施第二工艺的的实施例,也可以包括在第一工艺和第二工艺之间进行附加工艺的实施例。为了简化和清楚的目的,可以按照不同比例任意绘制各种部件。此外,在以下描述中,在第二部件上方或之上形成第一部件可以包括以直接接触的方式形成第一和第二部件的实施例,也可以包括可以在第一部件和第二部件之间形成附加部件,从而使第一和第二部件不直接接触的实施例。
此外,在本文中可使用诸如“在…之下”、“在…下方”、“下方”、“低于在…上方”、以及“高于”等的空间关系术语,以便于描述如图中所示的一个元件或部件与其他元件或部件的关系。应当理解,除图中所示的方位之外,空间关系术语将包括使用或操作中的器件的不同方位。例如,如果翻转图中所示的器件,则被描述为在其他元件或部件“下方”或“之下”的元件将被定位为在其他元件或部件的“上方”。因此,示例性术语“在…下方”包括在上方和在下方的方位。装置可以以其它方式定位(旋转90度或在其他方位),并且通过本文使用的空间关系描述符进行相应地解释。
图1是示出了用于优化主图案和切割图案的示例性工艺100的流程图。根据特定示例性实例,由集成电路设计102形成设计图案104。集成电路设计102可以是示意形式或布局形式。集成电路设计102预期在规定的参数范围内执行特定功能106。设计图案104是在规定的参数内执行期望的功能106的电路的实际布局。设计图案104可包括附加的布局部件,如针对光学临近修正效应(OPC)或可制造性设计(DFM)的布局部件。此外或可选地,在之后的时间(诸如在工艺100结束之后)可增加这些附加的布局部件。
然而,制造所限定的设计图案104的效率可能很低。如上所述,使用主图案108和切割图案110可形成目标图案,诸如设计图案104。主图案108可包括比设计图案104中的部件大的部件。切割部件110用于将主部件切割成较小的部件。主图案108也可包括附加的部件,从而使图案具有更均匀的临界尺寸。但是,为了制备所期望的最终的图案功能,必须从重要的部件切割这些额外的伪部件中的特定伪部件。因此,切割图案110用于切割主部件。
对主图案108和切割图案110均施加工艺窗口检测111。工艺窗口检测111可使用光学模拟或晶圆曝光数据。结果可用于比较更改的布局。
根据一组工艺指南提取主图案108。工艺指南包括对被设计以增加工艺窗口的布局的诸多限制。这些指南可包括保持整个图案的临界尺寸基本均匀。如上所述,保持均匀的临界尺寸(CD)可包括加入伪部件。例如,加入伪部件用来调整图案密度以提高CD均匀性。
在某些情况下,可更改切割图案110或主图案108内的部件的设置或尺寸(112),以使最终图案的形成更加友好。友好工艺的认定标准可取决于工艺的类型。例如,光刻工艺偏好于所有部件具有均匀的尺寸和单一方位。蚀刻工艺偏好于均匀的图案密度而不是均匀的图案尺寸。在一个实例中,只更改切割图案的切割部件(114)。在一个实例中,只更改主图案的主部件(116)。在另一个实例中,更改主部件和切割部件(118)。
可使用一组布局规则来确定是否应该更改主部件或切割部件。不同的布局规则可包括限制切割部件之间的尺寸差异。另一个布局规则可设置相互放置的切割部件之间的最小距离。主部件的布局规则可以是相对于用于切割该主部件的切割部件的主部件的宽度。下文将进一步详细描述关于更改类型的更多细节。
为了保证对主图案和切割图案的更改不会不利地影响与设计图案104相关联的电路的功能,因此,将更改布局的功能与设计图案的功能106进行比较以确定它们是否匹配(120)。例如,可通过分析不同输入条件下电路输出的模拟程序来实现。如果在规定的参数内不能执行更改的布局功能,则可以做出进一步的更改直到更改的布局执行所期望的布局功能。但是,如果更改的布局的功能与所期望功能106相匹配,那么,更改工艺继续进行工艺窗口比较(121)。
为了保证更改的图案(112)的工艺窗口大于初始图案108和110的工艺窗口,应用比较(121)。如果更改的布局的工艺窗口不优于初始图案的工艺窗口,则可以做出进一步的更改直到更改的布局的工艺窗口达到所期望的目的。但是,如果更改的布局的工艺窗口大于初始的工艺窗口且二者匹配,则完成更改(122)。
在本实施例中,因此所产生的主图案和切割图案用于形成掩模制造的下线数据(tape-out data)。例如,下线数据是GDS格式。
在另一个实施例,分别根据主图案和切割图案制造两个光掩模。可使用合适的技术,如电子束写入,形成光掩模。特别是,在第一光掩模上形成主图案,和在第二光掩模上形成切割图案。第一和第二光掩模共同用于光刻图案化工艺中以在集成电路衬底(诸如半导体晶圆)上形成图案化的材料层。
光掩模包括光掩模衬底和形成在其上的图案(第一光掩模的主图案和第二光掩模的切割图案)。在一个实施例中,诸如紫外线(UV)或深紫外线(DUV)光刻技术,光掩模衬底包括透明衬底,诸如熔凝石英。相应的图案形成在光掩模衬底上且限定在诸如铬(Gr)的不透明材料层中。
在另一个实施例中,诸如极紫外线(EUV)技术,光掩模是反射的光掩模。示例性反射掩模可包括低热膨胀材料(LTEM)的衬底。反射多层(ML)沉积在衬底上,且吸收层沉积在反射ML的上方且进一步被图案化以限定IC图案。应该理解,可以对不同项目(items)进行其他配置和包含或省略这些不同项目。例如,可在反射ML和吸收层之间形成覆盖层。在另一个实例中,可在吸收层上形成保护层。在其他实施例中,光掩模可以是用于增强的图像分辨率的相移掩模(PSM),诸如衰减PSM或交替PSM。
图2A至图2F是示出使用主图案和切割图案形成目标图案的截面视角的示例性工艺图。根据特定示例性实例,在衬底202上形成材料层204。在一个实施例中,衬底202包括硅,诸如硅晶圆。可选地,衬底202包括锗、硅锗或其他合适的半导体材料,诸如金刚石、碳化硅或砷化镓。衬底202可进一步包括附加的部件和/或材料层,诸如形成在衬底中的各种隔离部件。衬底202可包括被配置且连接至形成各种器件和功能部件的各种p型掺杂区和/或n型掺杂区。衬底202可包括其他部件,诸如浅沟槽隔离(STI)部件。衬底202也可包括互连结构的一部分,该互连件结构包括各种金属层中的金属线、在相邻金属层中的金属线之间提供垂直连接的通孔部件、以及第一金属层中的金属线和各种器件部件(诸如栅极、源极和漏极)之间提供垂直连接的接触部件。
材料层204包括将被图案化的合适的材料。在一个实施例中,材料层204包括形成在衬底202上的介电材料。介电材料层204可包括多个介电膜。在本实施例中,介电材料包括形成在衬底202上的层间介电(ILD)材料。ILD材料层包括介电材料,诸如氧化硅、低k介电材料、其他合适的介电材料或它们的组合。(通过由方法100产生的主图案和切割图案)图案化介电材料层,以形成用于互连部件(诸如接触件、通孔部件或金属线)的各种沟槽。
然后,在材料层204的顶部上形成第一光刻胶层206。通过诸如旋涂的合适的技术,将光刻胶层206涂覆在材料层204上。然后,图案化光刻胶层206以形成部件208。该部件208是主图案的一部分。在一个实例中,图案化光刻胶层206的工艺包括使用其上限定有主图案的第一光掩模来曝光光刻胶层206。
图2B示出了将形成在第一光刻胶层206中的图案转印到下层材料层204的蚀刻工艺。该蚀刻工艺使用合适的蚀刻技术(诸如使用合适的蚀刻剂的干蚀刻或湿蚀刻)来选择性地蚀刻材料层204,而不蚀刻衬底202。在本实施例中,通过合适的方法,诸如湿法剥离或等离子灰化,随后去除第一光刻胶层206。
图2C示出了在去除第一光刻胶层之后沉积第二光刻胶层210。使用第二光刻胶层210形成切割图案。在一个实施例中,第二光刻胶层210的沉积包括旋涂工艺以及之后可能进行的烘烤工艺。
图2D示出了通过使用其上限定有切割图案的第二光掩模的光刻图案化工艺在第二光刻胶层210内形成切割部件212。光刻图案化工艺包括使用第二光掩模来曝光第二光刻胶层210,且之后,显影第二光刻胶层210,以形成具有切割部件212的图案化的第二光刻胶层210。在本实例中,切割部件212限定在图案化的第二光刻胶层210的开口中。光刻图案化工艺还可以包括其他的工艺步骤,诸如,在曝光和显影步骤之间进行的曝光后烘烤(PEB)。
图2E示出了将切割部件212转印到下层材料层204的蚀刻工艺。在一个实例中,与第二光刻胶层210相关的蚀刻工艺和与第一光刻胶层206相关的蚀刻工艺相同。图2F示出了通过合适的工艺(诸如湿法剥离或等离子灰化)去除第二光刻胶层。由此可见,切割部件212“切割”主部件208,从而产生具有彼此间隔开的两个段的分段主部件。
如用于示例的一个实施例,材料层204包括导电材料层,诸如掺杂的多晶硅(多晶硅)或金属。分段的主部件限定用于场效晶体管的两个栅电极。在另一个实施例中,材料层204包括用于栅极电介质的介电材料层和位于介电材料层上的导电材料层。
图2A至图2D示出的工艺仅为使用切割图案的一个方法。根据本发明描述的原理,可使用其他方法。例如,一些工艺可包括首先形成切割部件,然后形成主部件。
图3A至图3B是示出了分离主部件的两组切割部件的示例性俯视图。图3A示出了包括主部件304、306和308以及切割部件314、316和318的图案300的实例。图3B包含相同的图案300,但切割部件334、336和338已被更改为具有相同的尺寸和相同的方位。
考虑到半导体工艺的特性,仅包含一种尺寸和一种方位的切割图案在光刻工艺和蚀刻工艺中为更加友好的工艺。因此,图3B中的切割部件优于图3A中的切割部件。
图4A至图4E是示出由主图案和切割图案形成的目标图案的示例性俯视图。图4A示出了图案400的实例。图案400可包括主部件402、404、406和408以及切割部件414、416和418。虚线正方形414、416和418示出应该放置切割部件的位置,以便切割主部件404、406和408。在一些实例中,切割部件可用于将主部件分割成较小的部件。特别地,可旨在将两个主部件设置为彼此邻近,但没有电连接。
图4B示出了与主部件404、406和408相关的切割部件414、416和418的布置。如图所示,切割部件具有不同的尺寸。在一些情况下,如果每个切割部件具有相同的尺寸,则可更有效地执行用于形成切割部件的光刻工艺。如此可增大工艺窗口。
图4C是示出更改的切割部件的图。在这一实例中,已更改了切割部件,从而使切割部件434、436和438具有大概相同的尺寸。可基于适合于特定空间内的最大切割部件来更改每个切割部件的尺寸,但不会不利地影响周围的主部件。例如,必须限制较窄主部件之间的切割部件434的尺寸,以避免切割附近的部件。
但是,这种尺寸限制可引起与其他切割部件有关的问题。具体地,当前保留的切割部件436和438太小而不能切割到他们相应的主部件406和408。因此,也需要更改主部件。具体地,使将要放置切割部件316和318的位置周围的主部件406和408变窄。更改主部件的布局规则可以是主部件的宽度应该是至少小于切割该主部件的切割部件的宽度的指定距离。
图4D是更改主部件以适合切割部件的实例。可以以不同的方式使主部件406和408变窄,以适应较小的切割部件436和438。例如,通过在主部件406内布置缺口来从一侧使被切割部件436切割的主部件406变窄,然后变成新的主部件426。在一个实例中,通过在主部件408内布置缺口,来从两侧使被切割部件438切割的主部件408变窄,然后成为新的主部件428。
图4E是切割部件去除主图案的部分后看起来的最终图案的实例。主部件424变成424a和424b。主部件426变成426a和426b。主部件428变成428a和428b。使用本发明描述的原理在衬底上形成的最终图案表现出一些识别特征。具体地,部件的端部可包括端部的窄部448。这种窄部448可在部件端部的任何一侧或两侧。此外,部件的边缘449具有说明它是通过切割图案而不是标准图案形成的特征。这可因切割部件切割的单个部件产生的两个部件的对准来确定。
因此,在这一实例中,相对于彼此来更改主图案和切割图案。在一些情况下,使每个切割部件的尺寸相同不需要对主图案进行更改。因此,在这样的情况下,只更改切割图案。在其他情况下,不更改切割图案也是有益的。所以,只更改主图案。
图5A至图5D是示出由主图案和切割图案形成的目标图案的示例性俯视图。图5A是示出未更改的示例性主图案500的图。主图案包括多个主部件。
图5B示出主图案500上方的未更改的切割图案510。切割图案包括多个切割部件504。如上所述,切割部件旨在去除主部件的不必要部分,从而使与图案相关的电路发挥适当的功能。但是,每个切割部件504的尺寸在很宽的范围内变化。
图5C是示出更改的切割图案和更改的主图案的图。除了在尺寸上进行了更改外,重新定位更改的切割部件522。这种重新定位是由使在光刻工艺期间更有效地形成切割部件的多个布局规则导致的。这些规则可限制两个切割部件522之间相隔的距离。基于上述原因,也可更改一些主部件524,以适应对切割部件所做的变化。
图5D表示由更改的主图案和更改的切割图案产生的最终图案530。如上所述,将要分析最终图案以保证它能发挥所期望的功能。各种模拟程序可用于确定更改的最终图案是否能发挥与初始图案(通过其导出主图案和切割图案)相同的作用。在一些实例中,如果最终图案不能发挥其在特定公差内应有的作用,则必须更改主图案和切割图案。
图6是示出可用于优化主图案和切割图案的示例性计算系统的图。根据特定示例性实例,物理计算系统600包括存储器602,其中,存储器602具有建模软件604和存储在其上的数据606。物理计算系统600也包括处理器608和用户界面610。
具有多种类型的可用存储器。设计用于存储的一些类型的存储器,诸如固态驱动器。这些类型的存储器通常具有较大的存储容量,但具有相对低的性能。优化了其他类型的存储器(诸如用于随机存取存储器(RAM)的那些存储器)的速度且这些类型的存储器通常被称为“工作存储器”。各种形式的存储器可以软件604和数据606的形式存储信息。
物理计算系统600还包括用于执行软件604以及使用或更新存储在存储器602中的数据606的处理器608。除了存储建模软件604外,存储器602可存储操作系统。操作系统允许其他应用与物理计算系统的硬件进行适当地交互。布局软件604可包括形成最终图案布局以及主图案布局和切割图案布局的工具。布局软件可以是电路设计软件,诸如电子设计自动化(EDA)软件。
用户界面610可为用户612提供与系统交互的工具。用户可使用不同的工具(诸如键盘或鼠标)以将信息输入到物理计算系统中。此外,可使用各种输出器件(诸如显示器)向用户612提供信息。
图7是示出用于优化主图案和切割图案的示例性方法的流程图。根据特定示例性实例,所述方法包括步骤702,从设计图案提取主图案和切割图案,按照在形成主图案过程中改进工艺窗口的一组工艺指南布置主图案。该方法还包括步骤704,如果主图案和切割图案中的任何一个部件图案违反了布局规则,则更改主图案和切割图案中的至少一个。
根据一些示例性实例,更改部件图案的方法包括:从设计图案中提取主图案和切割图案,按照在形成主图案过程中改进工艺窗口的一组工艺指南布置主图案。该方法还包括:如果主图案和切割图案中的任何部件图案违反了布局规则,则更改主图案和切割图案中的至少一个。
根据一些示例性实例,计算系统包括处理器和存储器,该存储器包括计算机可读指令,所述计算机可读指令在当处理器执行指令时,使处理器从设计图案中提取出主图案和切割图案,按照在形成主图案过程中改进工艺窗口的一组工艺指南布置主图案,以及如果任一部件图案违反了布局规则,则更改主图案和切割图案中的至少一个。
根据一些示例性实例,集成电路器件包括由相同主图案形成的两个部件之间的空间。利用切割部件形成彼此相对的部件的端部。部件的端部比部件中离端部更远的部分窄。
应该理解,可以以不同的顺序或平行使用以上列举的实施例和步骤的不同组合,并且没有关键的或需要的特定步骤。此外,虽然本文中使用了术语“电极”,但是,应该意识到,该术语包括“电极接触件”的概念。此外,相对于一些实施例示出和论述的部件可与相对于其他实施例示出和论述的部件结合。因此,所有这些更改预期包含在本发明的范围内。
以上已概述了若干实施例的特征。本领域普通技术人员应该理解,他们可以很容易地使用本发明作为基础来设计或更改来实现与本文中介绍的实施例相同的目的和/或达到相同的优势的其他工艺和结构。本领域的技术人员还应该意识到,这种等效结构并不背离本发明的精神和范围,并且在不背离本发明的精神和范围的条件下,他们可以对本发明做出各种改变、替换和更换。

Claims (18)

1.一种更改图案的方法,包括:
从设计图案中提取主图案和切割图案,所述主图案按照在形成所述主图案的过程中改进工艺窗口的一组工艺指南布置;
如果任一部件图案违反了布局规则,则更改所述主图案和所述切割图案中的至少一个;以及
在所述更改之后,响应于确定所述更改增大所述工艺窗口,将所述主图案和所述切割图案结合以形成第一更改图案。
2.根据权利要求1所述的更改图案的方法,还包括:
接收所述设计图案的第一功能描述;
确定所述第一更改图案的第二功能描述;以及
如果所述第二功能描述与所述第一功能描述不同,进一步更改所述主图案和所述切割图案中的至少一个。
3.根据权利要求1所述的更改图案的方法,其中,更改步骤包括:更改所述主图案而保持所述切割图案完整。
4.根据权利要求1所述的更改图案的方法,其中,更改步骤包括:更改所述切割图案而保持所述主图案完整。
5.根据权利要求1所述的更改图案的方法,其中,更改步骤包括:参照彼此来更改所述主图案和所述切割图案。
6.根据权利要求1所述的更改图案的方法,其中,更改步骤包括:通过使所述主图案内的主部件变窄为比用于切割所述主部件的切割部件更小的指定距离来更改所述主部件。
7.根据权利要求6所述的更改图案的方法,其中,通过在切割部件用于切割所述主部件的部件内形成缺口来使所述主部件变窄。
8.根据权利要求1所述的更改图案的方法,其中,更改步骤包括:通过使每个切割部件的尺寸相似来更改所述切割图案内的切割部件。
9.根据权利要求1所述的更改图案的方法,其中,所述主图案包括使所述主图案具有更均匀的部件密度的多个伪部件。
10.一种计算系统,包括:
处理器;以及
存储器,包括计算机可读指令,所述计算机可读指令在被所述处理器执行时,使所述处理器进行下列操作:
从设计图案中提取主图案和切割图案,按照在形成所述主图案的过程中改进工艺窗口的一组工艺窗口规则布置所述主图案;以及
如果任一部件图案违反了布局规则,则更改所述主图案和所述切割图案中的至少一个;
响应于确定更改所述主图案和所述切割图案中的至少一个增大工艺窗口,形成最终图案。
11.根据权利要求10所述的计算系统,其中,如果所述切割图案和所述主图案的组合图案不具有与所述设计图案相同的功能,则所述计算机可读指令还使所述处理器进一步更改所述主图案和所述切割图案中的至少一个。
12.根据权利要求10所述的计算系统,其中,所述计算机可读指令进一步使所述处理器更改所述主图案而保持所述切割图案完整。
13.根据权利要求10所述的计算系统,其中,所述计算机可读指令进一步使所述处理器更改所述切割图案而保持所述主图案完整。
14.根据权利要求10所述的计算系统,其中,所述计算机可读指令进一步使所述处理器参照彼此更改所述主图案和所述切割图案。
15.根据权利要求10所述的计算系统,其中,所述计算机可读指令进一步使所述处理器通过将所述主图案内的主部件变窄为比用于切割所述主部件的切割部件的距离更小的指定距离来更改所述主部件。
16.根据权利要求15所述的计算系统,其中,通过在切割部件用于切割所述主部件的部件内形成缺口使所述主部件变窄。
17.根据权利要求10所述的计算系统,其中,所述计算机可读指令还包括电路设计功能。
18.根据权利要求10所述的计算系统,其中,所述主图案包括使所述主图案具有更为均匀的部件密度的多个伪部件。
CN201410017755.2A 2013-03-14 2014-01-15 主图案和切割图案的布局优化 Active CN104050309B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201361785302P 2013-03-14 2013-03-14
US61/785,302 2013-03-14
US201361792179P 2013-03-15 2013-03-15
US61/792,179 2013-03-15
US14/059,328 US9501601B2 (en) 2013-03-14 2013-10-21 Layout optimization of a main pattern and a cut pattern
US14/059,328 2013-10-21

Publications (2)

Publication Number Publication Date
CN104050309A CN104050309A (zh) 2014-09-17
CN104050309B true CN104050309B (zh) 2018-11-06

Family

ID=51503139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410017755.2A Active CN104050309B (zh) 2013-03-14 2014-01-15 主图案和切割图案的布局优化

Country Status (1)

Country Link
CN (1) CN104050309B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101802582B1 (ko) * 2014-11-24 2017-11-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 집적 회로 설계를 위한 레이아웃 최적화
JP7190575B2 (ja) 2019-01-28 2022-12-15 長江存儲科技有限責任公司 ダミーパターンを設計するためのシステムおよび方法、並びに非一時的コンピュータ可読媒体

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8365108B2 (en) * 2011-01-06 2013-01-29 International Business Machines Corporation Generating cut mask for double-patterning process

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4040515B2 (ja) * 2003-03-26 2008-01-30 株式会社東芝 マスクのセット、マスクデータ作成方法及びパターン形成方法
US7155689B2 (en) * 2003-10-07 2006-12-26 Magma Design Automation, Inc. Design-manufacturing interface via a unified model

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8365108B2 (en) * 2011-01-06 2013-01-29 International Business Machines Corporation Generating cut mask for double-patterning process

Also Published As

Publication number Publication date
CN104050309A (zh) 2014-09-17

Similar Documents

Publication Publication Date Title
US11126774B2 (en) Layout optimization of a main pattern and a cut pattern
US11392745B2 (en) Method for improving circuit layout for manufacturability
US8679981B1 (en) Method for self-aligned doubled patterning lithography
JP5981812B2 (ja) FinFETを形成する方法およびFinFET構造
US8527916B1 (en) Dissection splitting with optical proximity correction to reduce corner rounding
US8381153B2 (en) Dissection splitting with optical proximity correction and mask rule check enforcement
JP5493009B2 (ja) 設計規則違反を低減するために多重露光及び遮断マスクの手法を用いる半導体デバイス製造
KR20110117404A (ko) 균일한 광 근접 효과 보정을 이용하는 반도체 소자의 제조 방법
US11301982B2 (en) Image morphing to meet desired constraints in geometric patterns
US8997026B1 (en) System and method for self alignment of pad mask
US11176658B2 (en) Iterative supervised identification of non-dominant clusters
CN104050309B (zh) 主图案和切割图案的布局优化
US11010525B2 (en) Fast pattern matching
US20140024218A1 (en) Integrated Circuit Method With Triple Patterning
US8656321B1 (en) Method of eliminating a lithography operation
US9911606B2 (en) Mandrel spacer patterning in multi-pitch integrated circuit manufacturing
US20140229903A1 (en) Optical proximity correction for topographically non-uniform substrates
KR102257381B1 (ko) 집적회로 레이아웃의 설계 방법 및 그것을 수행하는 컴퓨터 시스템
US11244440B2 (en) Ranking of objects with noisy measurements
CN102412187A (zh) 一种侧墙硬掩模接触孔/通孔刻蚀技术
KR20210156399A (ko) Opc 방법 및 이를 이용한 반도체 소자의 제조 방법
CN112149485A (zh) 基于图的域选择算法来改善多样性的装置、方法和系统
US20120054703A1 (en) Virtual Flat Traversal Of A Hierarchical Circuit Design
TW201419493A (zh) 半導體佈局圖案之製作方法、半導體元件之製作方法以及半導體元件
KR20200125822A (ko) Opc 모델링 방법 및 이를 이용한 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant