JP2004276060A - 半導体装置のマーキング装置及びそれを用いたマーキング方法 - Google Patents

半導体装置のマーキング装置及びそれを用いたマーキング方法 Download PDF

Info

Publication number
JP2004276060A
JP2004276060A JP2003069998A JP2003069998A JP2004276060A JP 2004276060 A JP2004276060 A JP 2004276060A JP 2003069998 A JP2003069998 A JP 2003069998A JP 2003069998 A JP2003069998 A JP 2003069998A JP 2004276060 A JP2004276060 A JP 2004276060A
Authority
JP
Japan
Prior art keywords
marking
semiconductor
warpage
semiconductor substrate
semiconductor elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003069998A
Other languages
English (en)
Inventor
Tomoyuki Ishihara
智幸 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003069998A priority Critical patent/JP2004276060A/ja
Publication of JP2004276060A publication Critical patent/JP2004276060A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

【課題】従来、半導体装置のマーキングにおいて、半導体基板上の半導体素子を被覆する樹脂の収縮による反りの影響で、前記半導体装置の樹脂表面の所望の位置に印字できないという問題があった。
【解決手段】半導体基板の反りを認識する画像認識手段１８を備え、制御装置１７が、反りの程度に基づき複数の半導体素子をブロックに分け、個々の半導体素子の座標を算出し、前記ブロック毎に印字することによりマーキングの位置の精度を上げることが可能となり、半導体基板の反りに対応し、ズレのない印字をすることができる。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、半導体装置の樹脂パッケージにレーザー光を用いて、品名、ロット番号等を印字するマーキング装置に関するものである。
【０００２】
【従来の技術】
従来、小型の半導体装置は、複数の半導体素子が固着された半導体基板の状態で、樹脂パッケージ表面に品名、ロット番号等が印字される。
【０００３】
図７（ａ）は、例えば、ダイオードなどの２端子の半導体装置のマーキングする前の半導体基板を示す図である。
【０００４】
図７（ａ）に示されるように、印字する前の半導体基板１は、複数の外部電極３が形成された半導体基板１上に、複数の半導体素子２が固着され、半導体素子２が固着された面が、半導体素子２及び金属ワイヤ１１を含め樹脂４により覆われた構成をとる。
【０００５】
また、図７（ｂ）は、図７（ａ）における半導体基板１の矢印１０の方向から見た図であり、外部電極３ａ、３ｂが規則正しく整列した構成をとる。
【０００６】
次に、従来の品名、ロット番号等を印字するレーザーマーキング装置の構成について図８を基に説明する。
【０００７】
図８に示されるように、従来のマーキング装置は、印字するためのレーザー光７を発生するレーザー装置６と、個々の半導体素子の位置を算出するため基準位置のデータを測定する画像認識装置５と、画像認識装置５で測定した値から個々の半導体素子の位置座標を算出し、レーザー装置６を制御し、所望の位置にマーキングを行う制御装置１５からなる。
【０００８】
なお、画像認識装置５は、図７（ｂ）における外部電極３ａ、３ｂの位置を測定し、個々の半導体素子２の位置を算出する（例えば、特許文献１参照。）
【０００９】
【特許文献１】
特開２００２−５０７２０号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来の方法では、半導体素子２が固着された側に、樹脂４を塗布した後、樹脂４が硬化と共に収縮するため、図９に示すように、半導体基板１に反りが発生し、所望の位置に印字できないという問題がある。
【００１１】
また、対策としては、個々の半導体素子２毎に位置座標を算出しマーキングを行うことが考えられるが、生産効率が悪くなるという問題がある。
【００１２】
本発明は、前記問題に鑑み、樹脂の収縮による半導体基板の反りが発生していても、位置ズレすることがなく、効率良くマーキングすることができる半導体装置のレーザーマーキング装置及びマーキング方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置のマーキング装置は、請求項１記載のように、半導体基板の反りを画像認識する画像認識手段を備えたことを特徴とする。
【００１４】
また、本発明の半導体装置のマーキング方法は、請求項２記載のように、前記画像認識手段の結果に基づき、複数の前記半導体素子をブロックに分け、個々の半導体素子の座標を算出し、前記ブロック毎に印字することを特徴とする。
【００１５】
かかる構成によれば、個々の半導体素子の位置座標の精度を上げることができる。
【００１６】
また、本発明の半導体装置のマーキング方法は、請求項３記載のように、前記画像認識手段の判断の結果、反りが大きいと判断された場合は、前記ブロック内の前記半導体素子の個数を少なくし、反りが小さいと判断された場合は、前記ブロック内の前記半導体素子の個数を多くすることを特徴とする。
【００１７】
かかる構成によれば、効率良くマーキングすることができる。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照しながら説明する。
【００１９】
なお、図面を説明するにあたり、従来と同一構成のものには、同一符号を付し、説明を省略する。
【００２０】
図１は、本発明のマーキング装置に半導体基板１を設定した場合を示す構成図である。
【００２１】
図１に示されるように、本発明のマーキング装置は、レーザー装置６と、第１の画像認識装置１６と、半導体基板１の反りを認識するための第２の画像認識装置１８とを備えたことを特徴とする。
【００２２】
次に、本発明のマーキング装置によるマーキング方法について、図２のフローチャートを基に説明する。
【００２３】
まず、第２の画像認識装置１８により、半導体基板１の反りを測定する。（ステップＳ１）。
【００２４】
ここで反りの測定値は、図３に示される高さｈ１であり、高さｈ１が大きい程、反りが大きいということになる。
【００２５】
次に、高さｈ１の値を基に、制御装置１７が、複数の半導体素子の外部電極をいくつかのブロックに分ける。（ステップＳ２）。
【００２６】
次に、図４に示すものは、例えば、個々のブロック２２が、４個分の半導体素子を包含するものであり、全部で、９つのブロック２２に分けられたものである。
【００２７】
次に、制御装置１７が、個々のブロック２２における外部電極２２ａ、２２ｂからブロック２２内にある個々の半導体素子２の位置座標を算出する。（ステップＳ３）。
【００２８】
次に、制御装置１７が、ステップＳ３の結果得られた位置座標を基に、個々のブロック２２毎に、図１に示す樹脂４の表面にレーザー光７により、マーキングを行う（ステップＳ４）。
【００２９】
以上述べたマーキング方法によれば、半導体基板１の反りの程度により、個々の半導体素子の位置座標を算出するための基準となるブロックの寸法を決定するため精度を上げることができる。
【００３０】
つまり、上記説明では、４個の半導体素子を包含するブロックで説明したが、反りの度合を示す高さｈ１が、小さい場合においては、図５に示されるように９個の半導体素子を包含するブロック２３で、制御装置１７が、個々のブロック２３における外部電極２３ａ、２３ｂからブロック２３内にある個々の半導体素子２の位置座標を算出する。
【００３１】
なお、本実施形態においては、２個の電極を有するダイオードの例で説明したが、これに限られるものではなく、３個の電極を有するトランジスタを応用することも可能である。
【００３２】
また、本実施形態においては、外部電極を個々の半導体素子の座標を算出するための基準座標としたが、図６に示されるように、個々の半導体素子の間に基準マーク５０を設け、個々の半導体素子の位置座標を算出しても良い。
【００３３】
【発明の効果】
以上詳述しましたように、本発明のマーキング装置を用いたマーキング方法によれば、複数の外部電極をブロック化してブロック内の個々の半導体素子の位置座標を算出し、マーキングするため、半導体基板の反りに対応することが可能である。
【００３４】
また、反りの度合により、ブロック内の半導体素子の個数を変えることができるため、効率良くマーキングすることができる。
【図面の簡単な説明】
【図１】本発明のマーキング装置の構成図
【図２】本発明のマーキング方法のフローチャート
【図３】半導体基板の反りの高さを表す図
【図４】本発明の半導体基板上の半導体素子をブロック化した例を表す図
【図５】本発明の半導体基板上の半導体素子をブロック化した例を表す図
【図６】本発明の半導体基板上に基準マークを設けた例を表す図
【図７】（ａ）従来の半導体基板の構成図
（ｂ）従来の半導体基板を外部電極側から見た図
【図８】従来のマーキング装置の構成図
【図９】半導体基板の反りを表す図
【符号の説明】
１ 半導体基板
２ 半導体素子
３ 外部電極
４ 樹脂
５、１６、１８ 画像認識装置
６ レーザー装置
７ レーザー光
１１ 金属ワイヤ
１５、１７ 制御装置
２２、２３ ブロック
５０ 基準マーク

Claims (3)

  1. 複数の半導体素子が固着され、樹脂で覆われた半導体基板上の前記樹脂の表面に印字する半導体装置のマーキング装置において、前記半導体基板の反りを画像認識する画像認識手段を備えたことを特徴とする半導体装置のマーキング装置。
  2. 前記画像認識手段の結果に基づき、複数の前記半導体素子をブロックに分け、個々の半導体素子の座標を算出し、前記ブロック毎に印字することを特徴とする半導体装置のマーキング方法。
  3. 前記画像認識手段の判断の結果、反りが大きいと判断された場合は、前記ブロック内の前記半導体素子の個数を少なくし、反りが小さいと判断された場合は、前記ブロック内の前記半導体素子の個数を多くすることを特徴とする請求項２記載の半導体装置のマーキング方法。
JP2003069998A 2003-03-14 2003-03-14 半導体装置のマーキング装置及びそれを用いたマーキング方法 Pending JP2004276060A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003069998A JP2004276060A (ja) 2003-03-14 2003-03-14 半導体装置のマーキング装置及びそれを用いたマーキング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003069998A JP2004276060A (ja) 2003-03-14 2003-03-14 半導体装置のマーキング装置及びそれを用いたマーキング方法

Publications (1)

Publication Number Publication Date
JP2004276060A true JP2004276060A (ja) 2004-10-07

Family

ID=33286860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003069998A Pending JP2004276060A (ja) 2003-03-14 2003-03-14 半導体装置のマーキング装置及びそれを用いたマーキング方法

Country Status (1)

Country Link
JP (1) JP2004276060A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008006466A (ja) * 2006-06-29 2008-01-17 Keyence Corp レーザ加工装置、レーザ加工条件設定装置、レーザ加工条件設定方法、レーザ加工条件設定プログラム、コンピュータで読み取り可能な記録媒体及び記録した機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008006466A (ja) * 2006-06-29 2008-01-17 Keyence Corp レーザ加工装置、レーザ加工条件設定装置、レーザ加工条件設定方法、レーザ加工条件設定プログラム、コンピュータで読み取り可能な記録媒体及び記録した機器

Similar Documents

Publication Publication Date Title
US8594824B2 (en) Method and apparatus for performing pattern alignment to plurality of dies
US9648795B2 (en) Pick-and-place tool
US11106128B2 (en) Method for designing mask set, recording medium, template, and method for manufacturing template
JP2010122526A (ja) マスクレス露光方法
US20140293258A1 (en) Manufacturing apparatus of electronic component and manufacturing method thereof
JP6116456B2 (ja) 描画方法および描画装置
JP2009054759A (ja) 異常検出方法及び装置
TWI492792B (zh) Substrate manufacturing method and substrate manufacturing apparatus
JP2004276060A (ja) 半導体装置のマーキング装置及びそれを用いたマーキング方法
KR102312858B1 (ko) 다이 본더의 본딩 위치 보정 방법
JP5975785B2 (ja) 描画装置、露光描画装置、プログラム及び描画方法
TWI620999B (zh) 描繪裝置、曝光描繪裝置、描繪方法及記錄媒體
JP4401834B2 (ja) 露光装置及び位置合わせ方法
JP7136537B2 (ja) レーザ加工におけるアライメントマーク検出方法及びレーザ加工装置
JP2001353716A (ja) セラミック集合基板へのブレーク溝形成方法
JP5077559B2 (ja) ショットマップ作成方法および半導体装置の製造方法
CN114217504A (zh) 一种掩模版优化方法
JP2004119535A (ja) 電子部品の実装方法
JP2005277232A (ja) 半導体ウエハ及びその製造方法
KR100384332B1 (ko) 와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법
JP2014132605A (ja) 半導体装置及び半導体装置の製造方法
JP2008305028A (ja) 指紋情報取得装置及びその製造方法
JP2003133418A (ja) 半導体装置
JP2005209779A (ja) 半導体装置の製造方法
JPH09115987A (ja) 集積回路装置