CN114217504A - 一种掩模版优化方法 - Google Patents

一种掩模版优化方法 Download PDF

Info

Publication number
CN114217504A
CN114217504A CN202210033172.3A CN202210033172A CN114217504A CN 114217504 A CN114217504 A CN 114217504A CN 202210033172 A CN202210033172 A CN 202210033172A CN 114217504 A CN114217504 A CN 114217504A
Authority
CN
China
Prior art keywords
pattern
correction
initial
mask
opc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210033172.3A
Other languages
English (en)
Inventor
吴宗晔
叶甜春
朱纪军
罗军
李彬鸿
赵杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruili Flat Core Microelectronics Guangzhou Co Ltd
Original Assignee
Aoxin Integrated Circuit Technology Guangdong Co ltd
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoxin Integrated Circuit Technology Guangdong Co ltd, Guangdong Greater Bay Area Institute of Integrated Circuit and System filed Critical Aoxin Integrated Circuit Technology Guangdong Co ltd
Priority to CN202210033172.3A priority Critical patent/CN114217504A/zh
Publication of CN114217504A publication Critical patent/CN114217504A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441Optical proximity correction [OPC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明公开了一种掩模版优化方法,其可避免掩模版图型产生桥连现场,可确保光刻效果、提升产品良品率,掩模版优化方法基于OPC修正模型实现,该方法包括:提供一目标版图;采用OPC修正模型对目标版图上的初始图型进行优化,获得优化掩模版;OPC修正模型基于第一修正模型、第二修正模型和初始图型建立,第一修正图型为用于对初始图型进行修正的初始修正图型,第二修正图型的结构根据相邻初始图型之间的最小间距设定,且第二修正图型用于对需要更换的第一修正图型进行再次修正。

Description

一种掩模版优化方法
技术领域
本发明涉及晶体管技术领域,具体为一种掩模版优化方法。
背景技术
目前,超大规模的集成电路中,半导体器件的特征尺寸已缩小到几十纳米甚至几纳米,集成电路的集成化程度越高,半导体器件的特征尺寸会越小。在半导体加工过程中,为满足半导体器件特征尺寸的小尺寸加工要求,主要采用光刻机的光刻工艺实现半导体器件图型制作,但受光刻机解析能力限制,当光罩制造图型微缩到低于光刻机的解析能力时,会产生制程窗口不足的问题,因此一般业界会经由OPC流程对图型进行修正,使掩模版上的光刻图型尺寸达到晶圆设计要求。
OPC修正流程主要针对不同图型距离来做不同大小的修正,以期达到晶圆的设计要求,但对掩模版图型进行修正时,极易导致相邻图型之间产生桥连。例如,使用掩模版制作接触孔时,常用的掩模版图型主要包括方形、矩形两种类型,对于相同形状、相同尺寸的接触孔,所采用的光罩图型形状、尺寸大小均相同,但由于设计需求,当接触孔以密集方式分布,即接触孔之间距离非常靠近或间距很小时,如果采用OPC流程原有相同形状和尺寸大小的修正图型1对光罩(即掩模版)的相邻初始图型2进行修正,则极易产生图型桥连3(bridge)现象,见图1,从而影响了接触孔的制作精度。
发明内容
针对现有技术中存在的采用OPC修正模型的原有相同形状和尺寸大小的修正图型对掩模版初始图型进行修正时,易在距离较小的相邻图型之间产生桥连,影响了后续光刻精度的问题,本发明提供了一种掩模版优化方法,其可避免掩模版图型产生桥连现场,可确保光刻效果、提升产品良品率。
为实现上述目的,本发明采用如下技术方案:
一种掩模版优化方法,该方法基于OPC修正模型实现,其特征在于,所述OPC修正模型包括第一OPC修正模型、第二OPC修正模型,对所述掩模版进行优化的步骤包括:S1、提供一目标版图,所述目标版图包括初始图型;
S2、建立所述第一OPC修正模型,所述第一OPC修正模型基于第一修正图型建立,所述第一修正图型的结构与所述初始图型的结构一致;
S3、采用所述第一OPC修正模型对所述初始图型进行初始修正,获得包含初始修正图型的所述第一优化掩模版;
S4、建立所述第二OPC修正模型,所述第二OPC修正模型基于所述第二修正图型建立,所述第二修正图型的结构根据相邻初始图型之间的最小间距设定;
S5、测量相邻两个所述初始图型之间的间距,根据间距选择是否采用所述第二OPC修正模型对相应区域的所述初始修正图型进行修正,通过所述第二OPC修正模型对所述第一优化掩模版进行修正,获得第二优化掩模版。
其进一步特征在于,
进一步的,步骤S5包括:S51、将测量的所述间距与预先设定的间距阈值进行对比,判断所述间距是否大于所述间距阈值,若否,不再进行修正,反之进入步骤S52;
S52、获取所述第一优化掩模版中间距小于等于所述阈值的区域,将该区域作为再次修正区域,采用所述第二OPC修正模型中的所述第二修正图型对所述再次修正区域的所述第一修正图型进行修正,获得所述第二优化掩模版;
进一步的,所述第一修正图型为矩形和/或正方形;
进一步的,所述第二修正图型为多边形;
进一步的,所述多边形包括第一多边形,所述第一多边形为四个角分别设置有缺口的正方形;
进一步的,所述多边形包括第二多边形、第三多边形,所述第二多边形、第三多边形的相对顶角设置有缺口,且所述第二多边形与所述第三多边形镜像设置;
进一步的,所述缺口为四边形。
一种晶体管接触孔制作工艺,将上述优化掩模版应用于晶体管接触孔制作工艺中,所述接触孔的制作工艺包括:提供一衬底;
采用光刻工艺在所述衬底上制作若干所述接触孔,所述光刻工艺所采用的掩模版为所述第一优化掩模版和/或所述第二优化掩模版。
其进一步特征在于,
所述晶体管为FDSOI晶体管;
所述接触孔为矩形和/或矩形。
采用本发明上述方法可以达到如下有益效果:该掩模版优化方法中,为避免修正过程中目标版图上的图型发生桥连,采用第二修正图型对初始图型进行修正,第二修正图型的结构根据相邻初始图型之间的最小间距设置,因此在光刻前,采用基于该第二修正图型建立的第二OPC修正模型对间距较小的掩模版图型区域进行再次修正,有效避免了使用第一OPC修正模型的第一修正图型对掩模版修正后出现的桥连问题,确保了后续光刻的光刻效果、提升了产品良品率。
附图说明
图1为现有的掩模版上的图型发生桥连的结构示意图;
图2为本发明初始图型的俯视结构示意图;
图3为本发明第一修正图型的俯视结构示意图;
图4为本发明第二修正图型的俯视结构示意图;
图5为采用第一修正图型对初始图型进行修正时的俯视结构示意图;
图6为采用第一修正图型和第二修正图型对初始图型进行修正时的俯视结构示意图;
图7为本发明掩模版优化方法的流程图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、装置、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
见图2~图7,一种掩模版优化方法,该方法基于OPC修正模型实现,对掩模版进行优化的步骤包括:S1、提供一目标版图,目标版图包括初始图型2,见图2,本例中,初始图型包括正方形初始图型、条状初始图型,其中,条状初始图型上方的正方形初始图型21的两个底角与该条状初始图型22的两个顶角之间的距离较小;
S2、建立第一OPC修正模型,第一OPC修正模型基于第一修正图型4(相当于修正图型1)建立,第一修正图型2为用于对初始图型2进行修正的初始修正图型,且第一修正图型的结构与初始图型2的结构一致,见图3、图5,本例中,第一修正图型2包括与条状初始图型匹配的矩形第一修正图型42、与正方形初始图型匹配的正方形第一修正图型41,矩形第一修正图型42、正方形第一修正图型41的面积均大于相应的初始修正图型的面积,因此用于对条状初始图型22、与之相邻的正方形初始图型21进行修正的矩形第一修正图型42、正方形第一修正图型41的相邻区域易产生桥连。
S3、采用所述第一OPC修正模型对初始图型2进行初始修正(即一次修正),获得包含初始修正图型的第一优化掩模版。
S4、建立第二OPC修正模型,第二OPC修正模型基于第二修正图型建立,第二修正图型的结构根据相邻初始图型之间的最小间距设定,且第二修正图型5用于对需要修正的第一修正图型4进行再次修正;
S5、测量相邻两个初始图型之间的间距,根据间距选择是否采用第二OPC修正模型对相应区域的第一修正图型进行二次修正(即再次修正),具体地:S51、将测量的间距与预先设定的间距阈值进行对比,判断间距是否大于间距阈值,若否,不再进行修正,反之进入步骤S52;
S52、获取第一优化掩模版中间距小于等于阈值的区域,将该区域作为再次修正区域,采用第二OPC修正模型中的第二修正图型对再次修正区域的第一修正图型进行修正,见图5,获得第二优化掩模版。
本实施例中,第二修正图型5为多边形,见图4、图6,包括第一多边形51、第二多边形52、第三多边形53,第一多边形51为四个角分别设置有缺口6的正方形,第二多边形52、第三多边形53的相对顶角设置有缺口6,且第二多边形52与第三多边形53镜像设置;缺口6为四边形,且缺口6的结构与第一多边形的直角结构一致,或与第二多边形52、第三多边形53的一个顶角结构一致。本实施例中,在第一多边形、第二多边形的相对顶角设置缺口,且第一多边形与第二多边形镜像设置,目的是与图6中所示的条状初始图型22的形状匹配,同时防止第二多边形52、第三多边形53的相对顶角与其上方的正方形第一修正图型的角产生桥连。将与条状初始图型22相邻的正方形第一修正图型41,以及距离低于阈值的相邻两个矩形第一修正图型42修正为第二修正图型5,进一步防止了桥连现象产生。
本申请中,不仅采用第一修正图型对掩模版上的初始图型进行修正,确保后续光刻工艺的精确性,而且采用第二修正图型对掩模版上相邻距离低于阈值的再次修正区域的第一修正图型进行进一步修正,即采用第二OPC修正模型将再次修正区域的正方形第一修正图型和/或条状第一修正图型修正为多边形的第二修正图型,该第二修正图型主要用于对第一修正图型的边长进行缩小,防止了第一修正图型的尺寸过大而产生桥连。
将上述优化掩模版应用于晶体管接触孔制作工艺中,晶体管为FDSOI晶体管,但不限于FDSOI晶体管,在使用光刻机对接触孔进行光刻操作前,根据接触孔的设计形状在初始掩模版上制作初始图型,本实施例中,接触孔包括矩形接触孔、正方形接触孔,采用上述掩模版优化方法对初始掩模版进行优化,获得优化掩模版。
接触孔的制作步骤包括:A1、提供一衬底;
A2、将衬底放置于光刻机中,通过光刻机的光刻工艺在衬底上刻蚀出若干接触孔,实现接触孔制作。本申请掩模版中的第一修正图型、第二修正图型以及初始图型均根据待制作的接触孔的形状制作。接触孔作为半导体器件中导电层与电极连接,或导电层与导电层连接的主要构件,其制作精度的高低决定了整个器件的性能,采用优化掩模版制作的接触孔,同样能够避免接触孔产生桥连问题,从而提高接触孔的制作精度和整个器件的性能。
本申请掩模版优化方法中,采用基于该第二修正图型建立的第二OPC修正模型对间距较小的掩模版图型区域进行再次修正,有效避免了使用第一OPC修正模型的第一修正图型对掩模版修正后出现的桥连问题,确保了后续光刻的光刻效果。另外,相同形状和尺寸大小的修正图型的制作工艺较为简单,且正方形或长方形结构的修正图型制作工艺对本领域人员来说也较为简单,因此,在掩模版修正过程中,首先采用第一OPC修正模型中的第一修正图型对掩模版上的初始图型进行一次修正,再根据相邻两个初始图型之间的最小距离,采用第二OPC修正模型中的第二修正图型对相应位置的第一修正图型进行再次修正,在确保制作工艺简单的同时,有效避免了桥连问题的产生。
以上的仅是本申请的优选实施方式,本发明不限于以上实施例。可以理解,本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化,均应认为包含在本发明的保护范围之内。

Claims (9)

1.一种掩模版优化方法,该方法基于OPC修正模型实现,其特征在于,所述OPC修正模型包括第一OPC修正模型、第二OPC修正模型,对所述掩模版进行优化的步骤包括:S1、提供一目标版图,所述目标版图包括初始图型;
S2、建立所述第一OPC修正模型,所述第一OPC修正模型基于第一修正图型建立,所述第一修正图型的结构与所述初始图型的结构一致;
S3、采用所述第一OPC修正模型对所述初始图型进行初始修正,获得包含初始修正图型的所述第一优化掩模版;
S4、建立所述第二OPC修正模型,所述第二OPC修正模型基于所述第二修正图型建立,所述第二修正图型的结构根据相邻初始图型之间的最小间距设定;
S5、测量相邻两个所述初始图型之间的间距,根据间距判断是否采用所述第二OPC修正模型对相应区域的所述初始修正图型进行修正,若是,则通过所述第二OPC修正模型对所述第一优化掩模版进行修正,获得第二优化掩模版。
2.根据权利要求1所述的一种掩模版优化方法,其特征在于,步骤S5包括:S51、将测量的所述间距与预先设定的间距阈值进行对比,判断所述间距是否大于所述间距阈值,若否,不再进行修正,反之进入步骤S52;
S52、获取所述第一优化掩模版中间距小于等于所述阈值的区域,将该区域作为再次修正区域,采用所述第二OPC修正模型中的所述第二修正图型对所述再次修正区域的所述第一修正图型进行修正,获得所述第二优化掩模版。
3.根据权利要求1或2所述的一种掩模版优化方法,其特征在于,所述第一修正图型为矩形和/或正方形。
4.根据权利要求3所述的一种掩模版优化方法,其特征在于,所述第二修正图型为多边形。
5.根据权利要求4所述的一种掩模版优化方法,其特征在于,所述多边形包括第一多边形,所述第一多边形为四个角分别设置有缺口的正方形。
6.根据权利要求4所述的一种掩模版优化方法,其特征在于,所述多边形包括第二多边形、第三多边形,所述第二多边形、第三多边形的相对顶角设置有缺口,且所述第二多边形与所述第三多边形镜像设置。
7.根据权利要求5或6所述的一种掩模版优化方法,其特征在于,所述缺口为四边形缺口。
8.一种晶体管接触孔制作工艺,其特征在于,将权利要求1所述的优化掩模版应用于该晶体管接触孔制作工艺中,所述晶体管接触孔制作工艺包括:提供一衬底,采用光刻工艺在所述衬底上制作若干所述接触孔,所述光刻工艺所采用的掩模版为所述第一优化掩模版和/或所述第二优化掩模版。
9.根据权利要求7所述的一种掩模版优化方法,其特征在于,所述晶体管为FDSOI晶体管;所述接触孔为矩形和/或正方形。
CN202210033172.3A 2022-01-12 2022-01-12 一种掩模版优化方法 Pending CN114217504A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210033172.3A CN114217504A (zh) 2022-01-12 2022-01-12 一种掩模版优化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210033172.3A CN114217504A (zh) 2022-01-12 2022-01-12 一种掩模版优化方法

Publications (1)

Publication Number Publication Date
CN114217504A true CN114217504A (zh) 2022-03-22

Family

ID=80708080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210033172.3A Pending CN114217504A (zh) 2022-01-12 2022-01-12 一种掩模版优化方法

Country Status (1)

Country Link
CN (1) CN114217504A (zh)

Similar Documents

Publication Publication Date Title
US8316327B2 (en) Methods of optical proximity correction
US9857677B2 (en) Dummy patterns
JP5235936B2 (ja) 半導体装置及びそのレイアウト作成方法
US8791507B2 (en) Semiconductor device
CN108957943B (zh) 形成布局图案的方法
TW201913226A (zh) 半導體裝置的形成方法
JP4874149B2 (ja) マスクパターン補正方法および半導体装置の製造方法
US8584053B2 (en) Manufacturability enhancements for gate patterning process using polysilicon sub layer
TWI712143B (zh) 使用鬆弛間隔規則之積體電路的自動再設計
CN114217504A (zh) 一种掩模版优化方法
US20080261375A1 (en) Method of Forming a Semiconductor Device Having a Dummy Feature
JP2006332177A (ja) 半導体ウエハ、その製造方法及びマスク
US20100234973A1 (en) Pattern verifying method, method of manufacturing a semiconductor device and pattern verifying program
US9171898B2 (en) Method for manufacturing semiconductor layout pattern, method for manufacturing semiconductor device, and semiconductor device
US10474026B2 (en) Method for correcting bevel corners of a layout pattern
TW201537620A (zh) 半導體元件的製作方法
US11094643B2 (en) Determining overlay of features of a memory array
TW201430903A (zh) 半導體元件的製作方法
US20080076047A1 (en) Method of forming image contour for predicting semiconductor device pattern
US9837282B1 (en) Semiconductor structure
US6457168B1 (en) Method for producing structures on the surface of a semiconductor wafer
JP2002319584A (ja) 半導体装置の製造方法
JP2012033641A (ja) ポリシリコン抵抗の設計方法及び半導体装置の製造方法
TWI573249B (zh) 半導體佈局圖案之製作方法、半導體元件之製作方法以及半導體元件
KR20000003231A (ko) 반도체 장치의 퓨즈박스 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220920

Address after: 510000 room 710, Jianshe building, No. 348, Kaifa Avenue, Huangpu District, Guangzhou, Guangdong

Applicant after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd.

Applicant after: Guangdong Dawan District integrated circuit and System Application Research Institute

Address before: Room 1601-1607, No. 85, Xiangxue Avenue, Huangpu District, Guangzhou, Guangdong 510700

Applicant before: AoXin integrated circuit technology (Guangdong) Co.,Ltd.

Applicant before: Guangdong Dawan District integrated circuit and System Application Research Institute

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20240808

Address after: 510000 room 710, Jianshe building, No. 348, Kaifa Avenue, Huangpu District, Guangzhou, Guangdong

Applicant after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd.

Country or region after: China

Address before: 510000 room 710, Jianshe building, No. 348, Kaifa Avenue, Huangpu District, Guangzhou, Guangdong

Applicant before: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd.

Country or region before: China

Applicant before: Guangdong Dawan District integrated circuit and System Application Research Institute