JP2004274564A - レベルシフト回路 - Google Patents
レベルシフト回路 Download PDFInfo
- Publication number
- JP2004274564A JP2004274564A JP2003064894A JP2003064894A JP2004274564A JP 2004274564 A JP2004274564 A JP 2004274564A JP 2003064894 A JP2003064894 A JP 2003064894A JP 2003064894 A JP2003064894 A JP 2003064894A JP 2004274564 A JP2004274564 A JP 2004274564A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- input terminal
- differential transistor
- transistor pair
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
【課題】従来、電子機器および集積回路の論理回路入力に使用するレベルシフト回路において、量産化する場合に、ばらつきによるスレショルドレベルの変動が課題であった。本発明は上記従来の課題を解決するものであり、スレショルドレベルの変動が少なく、パルスのデューティ比を正しく維持することのできるレベルシフト回路を提供する。
【解決手段】本発明のレベルシフト回路においては、入力端と出力端とを接続された第１のインバータと、前記第１のインバータで発生した電圧を中心に信号を出力する増幅器と、前記第１のインバータと等しいスレショルド電圧を持つ第２のインバータとを備えたものである。
【選択図】 図１
【解決手段】本発明のレベルシフト回路においては、入力端と出力端とを接続された第１のインバータと、前記第１のインバータで発生した電圧を中心に信号を出力する増幅器と、前記第１のインバータと等しいスレショルド電圧を持つ第２のインバータとを備えたものである。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は電子機器および集積回路の論理回路入力に使用するレベルシフト回路に関するものである。
【０００２】
【従来の技術】
従来、電子機器および集積回路の論理回路入力に使用するレベルシフト回路については特開平１０−１５７１４１号公報に開示されている。図２３は従来のレベルシフト回路の回路図である。図２３において、２および３は信号を入力する入力端子、４はレベルシフトした信号を出力する出力端子、７、２１、２２はインバータ、１１は電流源、１２は電圧を印加する入力端子、２０は電流源、２３、２４はレベルシフトを動作させるための基準電圧印加端子、Ｒ１、Ｒ２、Ｒ４〜Ｒ１０は抵抗、Ｑ１、Ｑ２、Ｑ１２〜Ｑ１７はトランジスタまたはダイオードである。２と３と、Ｑ１、Ｑ２がレベルシフト回路の入力部を構成し、４、７、Ｒ１、Ｒ２がレベルシフト回路の出力部を構成し、Ｒ９、Ｒ１０とＱ１７がレベルシフト回路の動作点を決定する。この動作点は２０、２１、２２、２３、２４、Ｒ４〜Ｒ７で構成されるレベルシフトと同等な回路を準備して、２３と２４を同一の電圧を与えることで、２２、Ｑ１４、Ｑ１５、Ｒ８によりＱ１６およびＱ１７の動作点を決定する。それにより、インバータ７の中心動作点がインバータ２１の動作点と等しくなり、ＣＭＯＳトランジスタなどで構成される次段論理とスレショルドレベル（論理回路しきい値）が一致して動作する。
【０００３】
【特許文献１】
特開平１１−３５５１１９号公報
【０００４】
【発明が解決しようとする課題】
従来、電子機器および集積回路の論理回路入力に使用するレベルシフト回路において、量産化する場合に、ばらつきによるスレショルドレベルの変動が課題であった。
【０００５】
本発明は上記従来の課題を解決するものであり、スレショルドレベルの変動が少なく、パルスのデューティ比を正しく維持することのできるレベルシフト回路を提供することを目的とする。
【０００６】
例えば、特開平１０−１５７１４１号公報において、構成された回路の相対ばらつきとして、以下の素子の組み合わせがある。
【０００７】
７と２１、１１と２０、Ｒ１とＲ４、Ｒ２とＲ５、Ｒ６とＲ１０、Ｑ１とＱ１２、Ｑ２とＱ１３、Ｒ７とＲ９、Ｑ１６とＱ１７の９個の組み合わせである。ここで、仮に各素子の相対ばらつきの分散による３σ値を１％とすると、これら９個の組み合わせにより、
√９×１％＝３％
のばらつきの３σ値が発生する。Ｒ２の出力電圧振幅を１Ｖ程度に設計した場合、３０ｍＶとなり、インバータのスレショルドレベルに影響する。さらに高速の信号を入力した場合、入力信号と出力信号のデューティ比も変えてしまう。したがって、この構成ではスレショルドレベルの変動が大きく、パルスのデューティ比を正しく維持することができない。
【０００８】
【課題を解決するための手段】
この目的を達成するために本発明のレベルシフト回路においては、入力端と出力端とを接続された第１のインバータと、前記第１のインバータで発生した電圧を中心に信号を出力する増幅器と、前記第１のインバータと等しいスレショルド電圧を持つ第２のインバータとを備えたものである。
【０００９】
この構成により、ばらつきによるスレショルドレベルの変動を少なくして、パルスのデューティ比を正しく維持することのできるレベルシフト回路が得られる。
【００１０】
【発明の実施の形態】
本発明の請求項１に記載の発明は、入力端と出力端とを接続された第１のインバータと、前記第１のインバータで発生した電圧を中心に信号を出力する増幅器と、前記第１のインバータと等しいしきい値電圧を持つ第２のインバータとを備え、ばらつきによるスレショルドレベルの変動を少なくして、パルスのデューティ比を正しく維持することのできるレベルシフト回路を得ることができるという作用を有する。
【００１１】
本発明の請求項２に記載の発明は、信号入力する第１の入力端子および第２の入力端子と、前記入力端子を接続された差動トランジスタ対と、前記差動トランジスタ対に電流を供給する第１の電流源と、前記差動トランジスタ対の第１の出力端に電流を供給する第２の電流源と、前記差動トランジスタ対の第２の出力端に電流を供給する第３の電流源と、前記差動トランジスタ対のそれぞれの出力端に接続された第１および第２の負荷と、前記第１の負荷他端と第２の負荷他端とを接続してさらに入力端と出力端とを接続された第１のインバータと、差動トランジスタ対の第１の出力端と第２の電流源と第１の負荷との接続点に入力端を接続した第２のインバータと、差動トランジスタ対の第２の出力端と第３の電流源と第２の負荷との接続点に入力端を接続した第３のインバータとを備え、ばらつきによるスレショルドレベルの変動が少なく、パルスのデューティ比を正しく維持することのできるレベルシフト回路を得ることができるという作用を有する。
【００１２】
本発明の請求項３に記載の発明は、入力端と出力端とを接続された第１のインバータと、前記第１のインバータで発生した電圧のインピーダンスを変換する電圧バッファ回路と、前記電圧バッファ回路の出力電圧を中心に信号を出力する増幅器と、前記第１のインバータと等しいしきい値電圧を持つ第２のインバータとを備え、ばらつきによるスレショルドレベルの変動が少なく、パルスのデューティ比を正しく維持することのできるレベルシフト回路を得ることができるという作用を有する。
【００１３】
本発明の請求項４に記載の発明は、信号入力する第１の入力端子および第２の入力端子と、前記入力端子を接続された差動トランジスタ対と、前記差動トランジスタ対に電流を供給する第１の電流源と、前記差動トランジスタ対の第１の出力端に電流を供給する第２の電流源と、前記差動トランジスタ対の第２の出力端に電流を供給する第３の電流源と、前記差動トランジスタ対のそれぞれの出力端に接続された第１および第２の負荷と、前記第１の負荷他端と第２の負荷他端とを接続してさらに出力端を接続された電圧バッファ回路と、前記電圧バッファ回路の入力端に入力端と出力端とを接続された第１のインバータと、差動トランジスタ対の第１の出力端と第２の電流源と第１の負荷との接続点に入力端を接続した第２のインバータと、差動トランジスタ対の第２の出力端と第３の電流源と第２の負荷との接続点に入力端を接続した第３のインバータとを備え、ばらつきによるスレショルドレベルの変動が少なく、パルスのデューティ比を正しく維持することのできるレベルシフト回路を得ることができるという作用を有する。
【００１４】
本発明の請求項５に記載の発明は、入力端と出力端とを接続された第１のインバータと、前記第１のインバータで発生した電圧をシフトする電圧シフト回路と、前記電圧バッファ回路の出力電圧を中心に信号を出力する増幅器と、前記第１のインバータと等しいしきい値電圧を持つ第２のインバータとを備え、ばらつきによるスレショルドレベルの変動が少なく、パルスのデューティ比を正しく維持することのできるレベルシフト回路を得ることができるという作用を有する。
【００１５】
本発明の請求項６に記載の発明は、信号入力する第１の入力端子および第２の入力端子と、前記入力端子を接続された差動トランジスタ対と、前記差動トランジスタ対に負荷となる第１の抵抗と、前記差動トランジスタ対の第１の出力端に電流を供給する第２の電流源と、前記差動トランジスタ対の第２の出力端に電流を供給する第３の電流源と、前記差動トランジスタ対の出力端に接続された第１および第２の負荷と、前記第１の負荷他端と第２の負荷他端とを接続してさらに出力端を接続された電圧シフト回路と、前記電圧シフト回路の入力端に入力端と出力端とを接続された第１のインバータと、差動トランジスタ対の第１の出力端と第２の電流源と第１の負荷との接続点に入力端を接続した第２のインバータと、差動トランジスタ対の第２の出力端と第３の電流源と第２の負荷との接続点に入力端を接続した第３のインバータとを備え、ばらつきによるスレショルドレベルの変動が少なく、パルスのデューティ比を正しく維持することのできるレベルシフト回路を得ることができるという作用を有する。
【００１６】
本発明の請求項７に記載の発明は、入力端と出力端とを接続された第１のインバータと、前記第１のインバータで発生した電圧を中心に信号を出力する増幅器と、前記第１のインバータと等しいしきい値電圧を持つ第２のインバータとコモンモードフィードバック回路とを備え、ばらつきによるスレショルドレベルの変動が少なく、パルスのデューティ比を正しく維持することのできるレベルシフト回路を得ることができるという作用を有する。
【００１７】
本発明の請求項８に記載の発明は、信号入力する第１の入力端子および第２の入力端子と、前記入力端子を接続された差動トランジスタ対と、前記差動トランジスタ対に負荷となる第１の抵抗と、前記差動トランジスタ対の第１の出力端に電流を供給する第２の電流源と、前記差動トランジスタ対の第２の出力端に電流を供給する第３の電流源と、前記差動トランジスタ対の出力端に接続された第１および第２の負荷と、前記第１の負荷他端と第２の負荷他端とを接続してさらに一方の入力端を接続し、出力を第１の電流源を構成するトランジスタに接続した増幅器と、前記増幅器の他方の入力端に入力端と出力端とを接続された第１のインバータと、差動トランジスタ対の第１の出力端と第２の電流源と第１の負荷との接続点に入力端を接続した第２のインバータと、差動トランジスタ対の第２の出力端と第３の電流源と第２の負荷との接続点に入力端を接続した第３のインバータとを備え、ばらつきによるスレショルドレベルの変動が少なく、パルスのデューティ比を正しく維持することのできるレベルシフト回路を得ることができるという作用を有する。
【００１８】
本発明の請求項９に記載の発明は、信号入力する第１の入力端子および第２の入力端子と、前記入力端子を接続された差動トランジスタ対と、前記差動トランジスタ対に負荷となる第１の抵抗と、前記差動トランジスタ対の第１の出力端に電流を供給する第２の電流源と、前記差動トランジスタ対の第２の出力端に電流を供給する第３の電流源と、前記差動トランジスタ対の出力端に接続された第１および第２の負荷と、前記第１の負荷他端と第２の負荷他端とを接続してさらに一方の入力端を接続し、出力を第２および第３の電流源を構成するそれぞれのトランジスタに接続した増幅器と、前記増幅器の他方の入力端に入力端と出力端とを接続された第１のインバータと、差動トランジスタ対の第１の出力端と第２の電流源と第１の負荷との接続点に入力端を接続した第２のインバータと、差動トランジスタ対の第２の出力端と第３の電流源と第２の負荷との接続点に入力端を接続した第３のインバータとを備え、ばらつきによるスレショルドレベルの変動が少なく、パルスのデューティ比を正しく維持することのできるレベルシフト回路を得ることができるという作用を有する。
【００１９】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００２０】
図１は第１の実施の形態におけるレベルシフト回路の回路図を示すものである。図１において、１は増幅器、５は信号を出力する出力端、６はレベルシフト回路の出力動作電圧を決定するインバータである。インバータ６で基準電圧源を構成し、増幅器１およびインバータ７、インバータ８とからレベルシフト回路を構成する。
【００２１】
以上のように構成された第１の実施形態のレベルシフト回路について以下、その動作を説明する。インバータ６の入力と出力を接続すると、帰還回路として動作して、入力と出力を接続したノードはインバータ６のスレショルド電圧となる。これにより、増幅器１の動作中心点はインバータ６のスレショルド電圧になる。インバータ７とインバータ８をインバータ６と等しい特性のトランジスタで構成すると、インバータ７とインバータ８のそれぞれのスレショルド電圧はインバータ６のスレショルド電圧に等しくなる。増幅器１の動作点の中心をインバータ６の出力電圧に設定する。それにより、インバータ７の入力信号としてインバータ６のスレショルド電圧に等しいインバータ７のスレショルド電圧を中心に動作することになる。これにより、インバータのスレショルドの絶対値ばらつきに影響を受けることなく、信号のデューティ比が正確に次段に伝播され、論理回路へ正しく伝えられる。さらに、相対ばらつきを従来例と同様に考察すると、素子の組み合わせはインバータ６とインバータ７の１組なので、相対ばらつきの３σ値を１％とすると
√１×１％＝１％
となる。これは従来例のばらつきの１／３となり、１Ｖの入力信号のとき１０ｍＶとなる。回路規模も小さくなるので、マスクレイアウトのバランスも取り易く、さらに効果が期待できる。
【００２２】
以上のように第１の実施形態によれば、入力端と出力端とを接続された第１のインバータと、前記第１のインバータで発生した電圧を中心に信号を出力する増幅器と、前記第１のインバータと等しいしきい値電圧を持つ第２のインバータとを備えることより、ばらつきによるスレショルドレベルの変動を少なくして、パルスのデューティ比を正しく維持することのできるレベルシフト回路が得られる。
【００２３】
次に、図２は第２の実施形態におけるレベルシフト回路の回路図を示すものである。図２において、９、１０は電流源である。インバータ６で基準電圧源を構成し、電流源９、１０とＲ１、Ｒ２とインバータ７、８とからレベルシフト回路の出力部を構成する。
【００２４】
以上のように構成された第２の実施形態のレベルシフト回路について以下、その動作を説明する。インバータ６の入力と出力を接続すると、帰還回路として動作して、入力と出力を接続したノードはインバータ６のスレショルド電圧となる。これにより、Ｒ１、Ｒ２の動作中心点はインバータ６のスレショルド電圧になる。インバータ７とインバータ８をインバータ６と等しい特性のトランジスタで構成すると、インバータ７とインバータ８のそれぞれのスレショルド電圧はインバータ６のスレショルド電圧に等しくなる。Ｒ１、Ｒ２はインバータ６のスレショルド電圧で動作しているので、インバータ７の入力信号としてインバータ６のスレショルド電圧に等しいインバータ７のスレショルド電圧を中心に動作することになる。これにより、インバータのスレショルドの絶対値ばらつきに影響を受けることなく、信号のデューティ比が正確に次段に伝播され、論理回路へ正しく伝えられる。さらに、相対ばらつきを従来例と同様に考察すると、素子の組み合わせはインバータ６とインバータ７の１組なので、相対ばらつきの３σ値を１％とすると
√１×１％＝１％
となる。これは従来例のばらつきの１／３となり、１Ｖの入力信号のとき１０ｍＶとなる。回路規模も小さくなるので、マスクレイアウトのバランスも取り易く、さらに効果が期待できる。
【００２５】
以上のように第２の実施形態によれば、信号入力する第１の入力端子および第２の入力端子と、前記入力端子を接続された差動トランジスタ対と、前記差動トランジスタ対に電流を供給する第１の電流源と、前記差動トランジスタ対の第１の出力端に電流を供給する第２の電流源と、前記差動トランジスタ対の第２の出力端に電流を供給する第３の電流源と、前記差動トランジスタ対のそれぞれの出力端に接続された第１および第２の負荷と、前記第１の負荷他端と第２の負荷他端とを接続してさらに入力端と出力端とを接続された第１のインバータと、差動トランジスタ対の第１の出力端と第２の電流源と第１の負荷との接続点に入力端を接続した第２のインバータと、差動トランジスタ対の第２の出力端と第３の電流源と第２の負荷との接続点に入力端を接続した第３のインバータとを備えることより、ばらつきによるスレショルドレベルの変動を少なくして、パルスのデューティ比を正しく維持することのできるレベルシフト回路が得られる。
【００２６】
なお、本実施の形態では入力トランジスタをｎｐｎトランジスタの差動対としたが、図３のようにｐｎｐトランジスタの差動対で構成してもよい。さらに、図４のように入力トランジスタをｎｃｈＭＯＳトランジスタの差動対で構成してもよい。さらに、図５のように入力トランジスタをｐｃｈＭＯＳトランジスタの差動対で構成してもよい。
【００２７】
次に図６は第３の実施形態におけるレベルシフト回路の回路図を示すものである。図６において、１３は電圧バッファである。
【００２８】
以上のように構成された第３の実施形態のレベルシフト回路について以下、その動作を説明する。インバータ６の入力と出力を接続すると、帰還回路として動作して、入力と出力を接続したノードはインバータ６のスレショルド電圧となる。さらに電圧バッファを介してインバータ６の出力電圧を出力する。これにより、増幅器１の動作中心点はインバータ６のスレショルド電圧になり、さらに、過渡的な電流の変動にも影響を受けなくなる。インバータ７とインバータ８をインバータ６と等しい特性のトランジスタで構成すると、インバータ７とインバータ８のそれぞれのスレショルド電圧はインバータ６のスレショルド電圧に等しくなる。増幅器１の動作点の中心をインバータ６の出力電圧に設定する。それにより、インバータ７の入力信号としてインバータ６のスレショルド電圧に等しいインバータ７のスレショルド電圧を中心に動作することになる。これにより、インバータのスレショルドの絶対値ばらつきに影響を受けることなく、信号のデューティ比が正確に次段に伝播され、論理回路へ正しく伝えられる。さらに、相対ばらつきを従来例と同様に考察すると、素子の組み合わせはインバータ６とインバータ７の１組なので、相対ばらつきの３σ値を１％とすると
√１×１％＝１％
となる。これは従来例のばらつきの１／３となり、１Ｖの入力信号のとき１０ｍＶとなる。回路規模も小さくなるので、マスクレイアウトのバランスも取り易く、さらに効果が期待できる。
【００２９】
以上のように第３の実施形態によれば、入力端と出力端とを接続された第１のインバータと、前記第１のインバータで発生した電圧のインピーダンスを変換する電圧バッファ回路と、前記電圧バッファ回路の出力電圧を中心に信号を出力する増幅器と、前記第１のインバータと等しいしきい値電圧を持つ第２のインバータとを備えることより、ばらつきによるスレショルドレベルの変動を少なくして、パルスのデューティ比を正しく維持することのできるレベルシフト回路が得られる。
【００３０】
次に、図７は第４の実施形態におけるレベルシフト回路の回路図を示すものである。
【００３１】
以上のように構成された第４の実施形態のレベルシフト回路について以下、その動作を説明する。インバータ６の入力と出力を接続すると、帰還回路として動作して、入力と出力を接続したノードはインバータ６のスレショルド電圧となる。さらに電圧バッファを介してインバータ６の出力電圧を出力する。これにより、Ｒ１、Ｒ２の動作中心点はインバータ６のスレショルド電圧になる。インバータ７とインバータ８をインバータ６と等しい特性のトランジスタで構成すると、インバータ７とインバータ８のそれぞれのスレショルド電圧はインバータ６のスレショルド電圧に等しくなる。Ｒ１、Ｒ２はインバータ６のスレショルド電圧で動作しているので、インバータ７の入力信号としてインバータ６のスレショルド電圧に等しいインバータ７のスレショルド電圧を中心に動作することになる。これにより、インバータのスレショルドの絶対値ばらつきに影響を受けることなく、信号のデューティ比が正確に次段に伝播され、論理回路へ正しく伝えられる。さらに、相対ばらつきを従来例と同様に考察すると、素子の組み合わせはインバータ６とインバータ７の１組なので、相対ばらつきの３σ値を１％とすると
√１×１％＝１％
となる。これは従来例のばらつきの１／３となり、１Ｖの入力信号のとき１０ｍＶとなる。回路規模も小さくなるので、マスクレイアウトのバランスも取り易く、さらに効果が期待できる。
【００３２】
以上のように第４の実施形態によれば、信号入力する第１の入力端子および第２の入力端子と、前記入力端子を接続された差動トランジスタ対と、前記差動トランジスタ対に電流を供給する第１の電流源と、前記差動トランジスタ対の第１の出力端に電流を供給する第２の電流源と、前記差動トランジスタ対の第２の出力端に電流を供給する第３の電流源と、前記差動トランジスタ対のそれぞれの出力端に接続された第１および第２の負荷と、前記第１の負荷他端と第２の負荷他端とを接続してさらに出力端を接続された電圧バッファ回路と、前記電圧バッファ回路の入力端に入力端と出力端とを接続された第１のインバータと、差動トランジスタ対の第１の出力端と第２の電流源と第１の負荷との接続点に入力端を接続した第２のインバータと、差動トランジスタ対の第２の出力端と第３の電流源と第２の負荷との接続点に入力端を接続した第３のインバータとを備えることより、ばらつきによるスレショルドレベルの変動を少なくして、パルスのデューティ比を正しく維持することのできるレベルシフト回路が得られる。
【００３３】
なお、本実施の形態では入力トランジスタをｎｐｎトランジスタの差動対としたが、ｐｎｐトランジスタの差動対で構成してもよい。さらに、入力トランジスタをｎｃｈＭＯＳトランジスタの差動対で構成してもよい。さらに、図８のように入力トランジスタをｐｃｈＭＯＳトランジスタの差動対で構成してもよい。
【００３４】
次に図９は第５の実施形態におけるレベルシフト回路の回路図を示すものである。図９において、１４は直流電圧シフト回路である。
【００３５】
以上のように構成された第５の実施形態のレベルシフト回路について以下、その動作を説明する。インバータ６の入力と出力を接続すると、帰還回路として動作して、入力と出力を接続したノードはインバータ６のスレショルド電圧となる。さらに直流電圧シフト回路１４を介してインバータ６の出力電圧をシフトして出力する。これにより、増幅器１の動作中心点はインバータ６のスレショルド電圧にすることができる。インバータ７とインバータ８をインバータ６と等しい特性のトランジスタで構成すると、インバータ７とインバータ８のそれぞれのスレショルド電圧はインバータ６のスレショルド電圧に等しくなる。増幅器１の動作点の中心をインバータ６の出力電圧に設定する。それにより、インバータ７の入力信号としてインバータ６のスレショルド電圧に等しいインバータ７のスレショルド電圧を中心に動作することになる。これにより、インバータのスレショルドの絶対値ばらつきに影響を受けることなく、信号のデューティ比が正確に次段に伝播され、論理回路へ正しく伝えられる。さらに、相対ばらつきを従来例と同様に考察すると、素子の組み合わせはインバータ６とインバータ７の１組と直流電圧シフト内部の素子の組み合わせを１組とし、相対ばらつきの３σ値を１％とすると
√２×１％＝１．４１４％
となる。これは従来例のばらつきの約１／２となり、１Ｖの入力信号のとき１４ｍＶとなる。回路規模も小さくなるので、マスクレイアウトのバランスも取り易く、さらに効果が期待できる。
【００３６】
以上のように第５の実施形態によれば、入力端と出力端とを接続された第１のインバータと、前記第１のインバータで発生した電圧をシフトする電圧シフト回路と、前記電圧バッファ回路の出力電圧を中心に信号を出力する増幅器と、前記第１のインバータと等しいしきい値電圧を持つ第２のインバータとを備えることより、ばらつきによるスレショルドレベルの変動を少なくして、パルスのデューティ比を正しく維持することのできるレベルシフト回路が得られる。
【００３７】
次に、図１０は第６の実施形態におけるレベルシフト回路の回路図を示すものである。
【００３８】
以上のように構成された第６の実施形態のレベルシフト回路について以下、その動作を説明する。インバータ６の入力と出力を接続すると、帰還回路として動作して、入力と出力を接続したノードはインバータ６のスレショルド電圧となる。さらに直流電圧シフト回路１４を介してインバータ６の出力電圧をシフトして出力する。これにより、Ｒ１、Ｒ２の動作中心点はインバータ６のスレショルド電圧にすることができる。インバータ７とインバータ８をインバータ６と等しい特性のトランジスタで構成すると、インバータ７とインバータ８のそれぞれのスレショルド電圧はインバータ６のスレショルド電圧に等しくなる。Ｒ１、Ｒ２はインバータ６のスレショルド電圧で動作しているので、インバータ７の入力信号としてインバータ６のスレショルド電圧に等しいインバータ７のスレショルド電圧を中心に動作することになる。これにより、インバータのスレショルドの絶対値ばらつきに影響を受けることなく、信号のデューティ比が正確に次段に伝播され、論理回路へ正しく伝えられる。さらに、相対ばらつきを従来例と同様に考察すると、素子の組み合わせはインバータ６とインバータ７の１組と直流電圧シフト内部の素子の組み合わせを１組とし、相対ばらつきの３σ値を１％とすると
√２×１％＝１．４１４％
となる。これは従来例のばらつきの約１／２となり、１Ｖの入力信号のとき１４ｍＶとなる。回路規模も小さくなるので、マスクレイアウトのバランスも取り易く、さらに効果が期待できる。
【００３９】
さらに、図１１は第６の実施形態におけるレベルシフト回路の回路図を示すものである。図１１において、１５、１６は電流源、Ｑ３、Ｑ４はトランジスタ、Ｒ３はレベルシフト量を電流源１６とともに決める抵抗である。電流源１５、１６、トランジスタＱ３、Ｑ４および抵抗Ｒ３で直流電圧シフト回路１４を構成している。
【００４０】
以上のように構成された第６の実施形態のレベルシフト回路について以下、その動作を説明する。インバータ６の入力と出力を接続すると、帰還回路として動作して、入力と出力を接続したノードはインバータ６のスレショルド電圧となる。さらに直流電圧シフト回路１４において、シフト電圧幅はＲ３と電流源１６とで決定される。いま、シフト電圧幅をＲ１と電流源１１で決まる振幅幅の１／２に設定する。トランジスタＱ３およびＱ４のエミッタ−ベース間電圧をほぼ等しいとすると、Ｒ１、Ｒ２の動作中心点はインバータ６のスレショルド電圧にすることができる。インバータ７とインバータ８をインバータ６と等しい特性のトランジスタで構成すると、インバータ７とインバータ８のそれぞれのスレショルド電圧はインバータ６のスレショルド電圧に等しくなる。Ｒ１、Ｒ２はインバータ６のスレショルド電圧で動作しているので、インバータ７の入力信号としてインバータ６のスレショルド電圧に等しいインバータ７のスレショルド電圧を中心に動作することになる。これにより、インバータのスレショルドの絶対値ばらつきに影響を受けることなく、信号のデューティ比が正確に次段に伝播され、論理回路へ正しく伝えられる。さらに、相対ばらつきを従来例と同様に考察すると、素子の組み合わせはインバータ６とインバータ７、Ｑ３とＱ４、Ｒ１とＲ３の３組である。相対ばらつきの３σ値を１％とすると
√３×１％＝１．７３２％
となる。これは従来例のばらつきの約１／２となり、１Ｖの入力信号のとき１７ｍＶとなる。ただし、Ｑ３とＱ４の電流値が等しいと仮定した。回路規模も小さくなるので、マスクレイアウトのバランスも取り易く、さらに効果が期待できる。
【００４１】
さらに、図１２は第６の実施形態におけるレベルシフト回路の回路図を示すものである。図１２において、１７は演算増幅器である。演算増幅器１７、抵抗Ｒ３および電流源１６で直流電圧シフト回路１４を構成している。
【００４２】
以上のように構成された第６の実施形態のレベルシフト回路について以下、その動作を説明する。インバータ６の入力と出力を接続すると、帰還回路として動作して、入力と出力を接続したノードはインバータ６のスレショルド電圧となる。さらに直流電圧シフト回路１４において、シフト電圧幅はＲ３と電流源１６とで決定される。いま、シフト電圧幅をＲ１と電流源１１で決まる振幅幅の１／２に設定する。演算増幅器１７の＋入力と−入力は等しくなるので、演算増幅器１７の出力電圧はインバータ６のスレショルド電圧よりＲ１と電流源１１で決まる振幅幅の１／２高い電圧となる。つまり、Ｒ１、Ｒ２の動作中心点はインバータ６のスレショルド電圧にすることができる。インバータ７とインバータ８をインバータ６と等しい特性のトランジスタで構成すると、インバータ７とインバータ８のそれぞれのスレショルド電圧はインバータ６のスレショルド電圧に等しくなる。Ｒ１、Ｒ２はインバータ６のスレショルド電圧で動作しているので、インバータ７の入力信号としてインバータ６のスレショルド電圧に等しいインバータ７のスレショルド電圧を中心に動作することになる。これにより、インバータのスレショルドの絶対値ばらつきに影響を受けることなく、信号のデューティ比が正確に次段に伝播され、論理回路へ正しく伝えられる。さらに、相対ばらつきを従来例と同様に考察すると、素子の組み合わせはインバータ６とインバータ７、Ｒ１とＲ３の２組である。相対ばらつきの３σ値を１％とすると
√２×１％＝１．４１４％
となる。これは従来例のばらつきの約１／２となり、１Ｖの入力信号のとき１４ｍＶとなる。回路規模も小さくなるので、マスクレイアウトのバランスも取り易く、さらに効果が期待できる。
【００４３】
以上のように第６の実施形態によれば、信号入力する第１の入力端子および第２の入力端子と、前記入力端子を接続された差動トランジスタ対と、前記差動トランジスタ対に負荷となる第１の抵抗と、前記差動トランジスタ対の第１の出力端に電流を供給する第２の電流源と、前記差動トランジスタ対の第２の出力端に電流を供給する第３の電流源と、前記差動トランジスタ対の出力端に接続された第１および第２の負荷と、前記第１の負荷他端と第２の負荷他端とを接続してさらに出力端を接続された電圧シフト回路と、前記電圧シフト回路の入力端に入力端と出力端とを接続された第１のインバータと、差動トランジスタ対の第１の出力端と第２の電流源と第１の負荷との接続点に入力端を接続した第２のインバータと、差動トランジスタ対の第２の出力端と第３の電流源と第２の負荷との接続点に入力端を接続した第３のインバータとを備えることより、ばらつきによるスレショルドレベルの変動を少なくして、パルスのデューティ比を正しく維持することのできるレベルシフト回路が得られる。
【００４４】
なお、本実施の形態では入力トランジスタをｎｐｎトランジスタの差動対としたが、ｐｎｐトランジスタの差動対で構成してもよい。さらに、入力トランジスタをｎｃｈＭＯＳトランジスタの差動対で構成してもよい。さらに、図１３のように入力トランジスタをｐｃｈＭＯＳトランジスタの差動対で構成してもよい。
【００４５】
次に図１４は第７の実施形態におけるレベルシフト回路の回路図を示すものである。図１４において、１８は演算増幅器である。演算増幅器１８と増幅器１とにより増幅器１のコモンモードフィードバックを構成している。
【００４６】
以上のように構成された第７の実施形態のレベルシフト回路について以下、その動作を説明する。インバータ６の入力と出力を接続すると、帰還回路として動作して、入力と出力を接続したノードはインバータ６のスレショルド電圧となる。この電圧を演算増幅器１８に入力し、さらに増幅器１の動作中心点を演算増幅器１８により帰還することができる。それにより、増幅器１の動作中心点をインバータ６のスレショルド電圧にすることができる。インバータ７とインバータ８をインバータ６と等しい特性のトランジスタで構成すると、インバータ７とインバータ８のそれぞれのスレショルド電圧はインバータ６のスレショルド電圧に等しくなる。増幅器１の動作点の中心をインバータ６の出力電圧に設定する。それにより、インバータ７の入力信号としてインバータ６のスレショルド電圧に等しいインバータ７のスレショルド電圧を中心に動作することになる。これにより、インバータのスレショルドの絶対値ばらつきに影響を受けることなく、信号のデューティ比が正確に次段に伝播され、論理回路へ正しく伝えられる。さらに、相対ばらつきを従来例と同様に考察すると、素子の組み合わせはインバータ６とインバータ７の１組なので、相対ばらつきの３σ値を１％とすると
√１×１％＝１％
となる。これは従来例のばらつきの１／３となり、１Ｖの入力信号のとき１０ｍＶとなる。回路規模も小さくなるので、マスクレイアウトのバランスも取り易く、さらに効果が期待できる。
【００４７】
以上のように第７の実施形態によれば、入力端と出力端とを接続された第１のインバータと、前記第１のインバータで発生した電圧をシフトする電圧シフト回路と、前記電圧バッファ回路の出力電圧を中心に信号を出力する増幅器と、前記第１のインバータと等しいしきい値電圧を持つ第２のインバータとを備えることより、ばらつきによるスレショルドレベルの変動を少なくして、パルスのデューティ比を正しく維持することのできるレベルシフト回路が得られる。
【００４８】
次に図１５は第８の実施形態におけるレベルシフト回路の回路図を示すものである。図１５において、Ｑ７はトランジスタで電流源１１を構成している。演算増幅器１８と増幅器１の抵抗Ｒ１、Ｒ２およびトランジスタＱ７とにより増幅器１のコモンモードフィードバックを構成している。
【００４９】
以上のように構成された第８の実施形態のレベルシフト回路について以下、その動作を説明する。インバータ６の入力と出力を接続すると、帰還回路として動作して、入力と出力を接続したノードはインバータ６のスレショルド電圧となる。この電圧を演算増幅器１８に入力し、さらに増幅器１の動作中心点を演算増幅器１８で増幅器１の差動対のテール電流源１１を構成するトランジスタＱ７に帰還することができる。それにより、増幅器１の動作中心点をインバータ６のスレショルド電圧にすることができる。インバータ７とインバータ８をインバータ６と等しい特性のトランジスタで構成すると、インバータ７とインバータ８のそれぞれのスレショルド電圧はインバータ６のスレショルド電圧に等しくなる。増幅器１の動作点の中心をインバータ６の出力電圧に設定する。それにより、インバータ７の入力信号としてインバータ６のスレショルド電圧に等しいインバータ７のスレショルド電圧を中心に動作することになる。これにより、インバータのスレショルドの絶対値ばらつきに影響を受けることなく、信号のデューティ比が正確に次段に伝播され、論理回路へ正しく伝えられる。さらに、相対ばらつきを従来例と同様に考察すると、素子の組み合わせはインバータ６とインバータ７の１組なので、相対ばらつきの３σ値を１％とすると
√１×１％＝１％
となる。これは従来例のばらつきの１／３となり、１Ｖの入力信号のとき１０ｍＶとなる。さらに、この構成を用いると差動出力の誤差、つまり、Ｒ１、Ｒ２の相対ばらつき、トランジスタＱ１、Ｑ２の相対ばらつきも帰還することで減少することができる。回路規模も小さくなるので、マスクレイアウトのバランスも取り易く、さらに効果が期待できる。
【００５０】
以上のように第８の実施形態によれば、信号入力する第１の入力端子および第２の入力端子と、前記入力端子を接続された差動トランジスタ対と、前記差動トランジスタ対に負荷となる第１の抵抗と、前記差動トランジスタ対の第１の出力端に電流を供給する第２の電流源と、前記差動トランジスタ対の第２の出力端に電流を供給する第３の電流源と、前記差動トランジスタ対の出力端に接続された第１および第２の負荷と、前記第１の負荷他端と第２の負荷他端とを接続してさらに一方の入力端を接続し、出力を第１の電流源を構成するトランジスタに接続した増幅器と、前記増幅器の他方の入力端に入力端と出力端とを接続された第１のインバータと、差動トランジスタ対の第１の出力端と第２の電流源と第１の負荷との接続点に入力端を接続した第２のインバータと、差動トランジスタ対の第２の出力端と第３の電流源と第２の負荷との接続点に入力端を接続した第３のインバータとを備えることより、ばらつきによるスレショルドレベルの変動を少なくして、パルスのデューティ比を正しく維持することのできるレベルシフト回路が得られる。
【００５１】
なお、本実施の形態では入力トランジスタをｎｐｎトランジスタの差動対としたが、ｐｎｐトランジスタの差動対で構成してもよい。さらに、入力トランジスタをｎｃｈＭＯＳトランジスタの差動対で構成してもよい。さらに、図１６のように入力トランジスタをｐｃｈＭＯＳトランジスタの差動対で構成してもよい。
【００５２】
図１７および図１８にコモンフィードバックを構成する演算増幅器１８の具体的な回路図を含んだ第８の実施形態の回路図を示す。
【００５３】
次に図１９は第９の実施形態におけるレベルシフト回路の回路図を示すものである。図１９において、Ｑ５はトランジスタで電流源９、Ｑ６はトランジスタで電流源１１を構成している。演算増幅器１８と増幅器１の抵抗Ｒ１、Ｒ２およびトランジスタＱ５およびＱ６とにより増幅器１のコモンモードフィードバックを構成している。
【００５４】
以上のように構成された第９の実施形態のレベルシフト回路について以下、その動作を説明する。インバータ６の入力と出力を接続すると、帰還回路として動作して、入力と出力を接続したノードはインバータ６のスレショルド電圧となる。この電圧を演算増幅器１８に入力し、さらに増幅器１の動作中心点を演算増幅器１８で増幅器１の電流源９および１０を構成するトランジスタＱ５およびＱ６に帰還することができる。それにより、増幅器１の動作中心点をインバータ６のスレショルド電圧にすることができる。インバータ７とインバータ８をインバータ６と等しい特性のトランジスタで構成すると、インバータ７とインバータ８のそれぞれのスレショルド電圧はインバータ６のスレショルド電圧に等しくなる。増幅器１の動作点の中心をインバータ６の出力電圧に設定する。それにより、インバータ７の入力信号としてインバータ６のスレショルド電圧に等しいインバータ７のスレショルド電圧を中心に動作することになる。これにより、インバータのスレショルドの絶対値ばらつきに影響を受けることなく、信号のデューティ比が正確に次段に伝播され、論理回路へ正しく伝えられる。さらに、相対ばらつきを従来例と同様に考察すると、素子の組み合わせはインバータ６とインバータ７の１組なので、相対ばらつきの３σ値を１％とすると
√１×１％＝１％
となる。これは従来例のばらつきの１／３となり、１Ｖの入力信号のとき１０ｍＶとなる。さらに、この構成を用いると差動出力の誤差、つまり、Ｒ１、Ｒ２の相対ばらつき、トランジスタＱ１、Ｑ２の相対ばらつきも帰還することで減少することができる。回路規模も小さくなるので、マスクレイアウトのバランスも取り易く、さらに効果が期待できる。
【００５５】
以上のように第９の実施形態によれば、信号入力する第１の入力端子および第２の入力端子と、前記入力端子を接続された差動トランジスタ対と、前記差動トランジスタ対に負荷となる第１の抵抗と、前記差動トランジスタ対の第１の出力端に電流を供給する第２の電流源と、前記差動トランジスタ対の第２の出力端に電流を供給する第３の電流源と、前記差動トランジスタ対の出力端に接続された第１および第２の負荷と、前記第１の負荷他端と第２の負荷他端とを接続してさらに一方の入力端を接続し、出力を第２および第３の電流源を構成するそれぞれのトランジスタに接続した増幅器と、前記増幅器の他方の入力端に入力端と出力端とを接続された第１のインバータと、差動トランジスタ対の第１の出力端と第２の電流源と第１の負荷との接続点に入力端を接続した第２のインバータと、差動トランジスタ対の第２の出力端と第３の電流源と第２の負荷との接続点に入力端を接続した第３のインバータとを備えることより、ばらつきによるスレショルドレベルの変動を少なくして、パルスのデューティ比を正しく維持することのできるレベルシフト回路が得られる。
【００５６】
なお、本実施の形態では入力トランジスタをｎｐｎトランジスタの差動対としたが、ｐｎｐトランジスタの差動対で構成してもよい。さらに、入力トランジスタをｎｃｈＭＯＳトランジスタの差動対で構成してもよい。さらに、図２０のように入力トランジスタをｐｃｈＭＯＳトランジスタの差動対で構成してもよい。
【００５７】
図２１および図２２にコモンフィードバックを構成する演算増幅器１８の具体的な回路図を含んだ回路図を示す。
【００５８】
【発明の効果】
以上のように本発明は、入力端と出力端とを接続された第１のインバータと、前記第１のインバータで発生した電圧を中心に信号を出力する増幅器と、前記第１のインバータと等しいスレショルド電圧を持つ第２のインバータとを備えることにより、ばらつきによるスレショルドレベルの変動を少なくして、パルスのデューティ比を正しく維持することのできる優れたレベルシフト回路を実現できるものである。
【図面の簡単な説明】
【図１】本発明の第１の実施形態におけるレベルシフト回路の回路図
【図２】本発明の第２の実施形態におけるレベルシフト回路の回路図
【図３】本発明の第２の実施形態におけるレベルシフト回路の回路図
【図４】本発明の第２の実施形態におけるレベルシフト回路の回路図
【図５】本発明の第２の実施形態におけるレベルシフト回路の回路図
【図６】本発明の第３の実施形態におけるレベルシフト回路の回路図
【図７】本発明の第４の実施形態におけるレベルシフト回路の回路図
【図８】本発明の第４の実施形態におけるレベルシフト回路の回路図
【図９】本発明の第５の実施形態におけるレベルシフト回路の回路図
【図１０】本発明の第６の実施形態におけるレベルシフト回路の回路図
【図１１】本発明の第６の実施形態におけるレベルシフト回路の回路図
【図１２】本発明の第６の実施形態におけるレベルシフト回路の回路図
【図１３】本発明の第６の実施形態におけるレベルシフト回路の回路図
【図１４】本発明の第７の実施形態におけるレベルシフト回路の回路図
【図１５】本発明の第８の実施形態におけるレベルシフト回路の回路図
【図１６】本発明の第８の実施形態におけるレベルシフト回路の回路図
【図１７】本発明の第８の実施形態におけるレベルシフト回路の回路図
【図１８】本発明の第８の実施形態におけるレベルシフト回路の回路図
【図１９】本発明の第９の実施形態におけるレベルシフト回路の回路図
【図２０】本発明の第９の実施形態におけるレベルシフト回路の回路図
【図２１】本発明の第９の実施形態におけるレベルシフト回路の回路図
【図２２】本発明の第９の実施形態におけるレベルシフト回路の回路図
【図２３】従来のレベルシフト回路の回路図
【符号の説明】
１ 増幅器
２、３ 信号入力端子
４、５ 信号出力端子
６〜８、２１、２２ インバータ
９〜１１、１５、１６、１９、２０ 電流源
１２ 電源印加端子
１３ 電圧バッファ
１４ 直流電圧シフト回路
１７、１８ 増幅器
２３、２４ 入力端子
Ｃ コンデンサ
Ｑ１〜Ｑ１７ トランジスタ
Ｒ１〜Ｒ１０ 抵抗
【発明の属する技術分野】
本発明は電子機器および集積回路の論理回路入力に使用するレベルシフト回路に関するものである。
【０００２】
【従来の技術】
従来、電子機器および集積回路の論理回路入力に使用するレベルシフト回路については特開平１０−１５７１４１号公報に開示されている。図２３は従来のレベルシフト回路の回路図である。図２３において、２および３は信号を入力する入力端子、４はレベルシフトした信号を出力する出力端子、７、２１、２２はインバータ、１１は電流源、１２は電圧を印加する入力端子、２０は電流源、２３、２４はレベルシフトを動作させるための基準電圧印加端子、Ｒ１、Ｒ２、Ｒ４〜Ｒ１０は抵抗、Ｑ１、Ｑ２、Ｑ１２〜Ｑ１７はトランジスタまたはダイオードである。２と３と、Ｑ１、Ｑ２がレベルシフト回路の入力部を構成し、４、７、Ｒ１、Ｒ２がレベルシフト回路の出力部を構成し、Ｒ９、Ｒ１０とＱ１７がレベルシフト回路の動作点を決定する。この動作点は２０、２１、２２、２３、２４、Ｒ４〜Ｒ７で構成されるレベルシフトと同等な回路を準備して、２３と２４を同一の電圧を与えることで、２２、Ｑ１４、Ｑ１５、Ｒ８によりＱ１６およびＱ１７の動作点を決定する。それにより、インバータ７の中心動作点がインバータ２１の動作点と等しくなり、ＣＭＯＳトランジスタなどで構成される次段論理とスレショルドレベル（論理回路しきい値）が一致して動作する。
【０００３】
【特許文献１】
特開平１１−３５５１１９号公報
【０００４】
【発明が解決しようとする課題】
従来、電子機器および集積回路の論理回路入力に使用するレベルシフト回路において、量産化する場合に、ばらつきによるスレショルドレベルの変動が課題であった。
【０００５】
本発明は上記従来の課題を解決するものであり、スレショルドレベルの変動が少なく、パルスのデューティ比を正しく維持することのできるレベルシフト回路を提供することを目的とする。
【０００６】
例えば、特開平１０−１５７１４１号公報において、構成された回路の相対ばらつきとして、以下の素子の組み合わせがある。
【０００７】
７と２１、１１と２０、Ｒ１とＲ４、Ｒ２とＲ５、Ｒ６とＲ１０、Ｑ１とＱ１２、Ｑ２とＱ１３、Ｒ７とＲ９、Ｑ１６とＱ１７の９個の組み合わせである。ここで、仮に各素子の相対ばらつきの分散による３σ値を１％とすると、これら９個の組み合わせにより、
√９×１％＝３％
のばらつきの３σ値が発生する。Ｒ２の出力電圧振幅を１Ｖ程度に設計した場合、３０ｍＶとなり、インバータのスレショルドレベルに影響する。さらに高速の信号を入力した場合、入力信号と出力信号のデューティ比も変えてしまう。したがって、この構成ではスレショルドレベルの変動が大きく、パルスのデューティ比を正しく維持することができない。
【０００８】
【課題を解決するための手段】
この目的を達成するために本発明のレベルシフト回路においては、入力端と出力端とを接続された第１のインバータと、前記第１のインバータで発生した電圧を中心に信号を出力する増幅器と、前記第１のインバータと等しいスレショルド電圧を持つ第２のインバータとを備えたものである。
【０００９】
この構成により、ばらつきによるスレショルドレベルの変動を少なくして、パルスのデューティ比を正しく維持することのできるレベルシフト回路が得られる。
【００１０】
【発明の実施の形態】
本発明の請求項１に記載の発明は、入力端と出力端とを接続された第１のインバータと、前記第１のインバータで発生した電圧を中心に信号を出力する増幅器と、前記第１のインバータと等しいしきい値電圧を持つ第２のインバータとを備え、ばらつきによるスレショルドレベルの変動を少なくして、パルスのデューティ比を正しく維持することのできるレベルシフト回路を得ることができるという作用を有する。
【００１１】
本発明の請求項２に記載の発明は、信号入力する第１の入力端子および第２の入力端子と、前記入力端子を接続された差動トランジスタ対と、前記差動トランジスタ対に電流を供給する第１の電流源と、前記差動トランジスタ対の第１の出力端に電流を供給する第２の電流源と、前記差動トランジスタ対の第２の出力端に電流を供給する第３の電流源と、前記差動トランジスタ対のそれぞれの出力端に接続された第１および第２の負荷と、前記第１の負荷他端と第２の負荷他端とを接続してさらに入力端と出力端とを接続された第１のインバータと、差動トランジスタ対の第１の出力端と第２の電流源と第１の負荷との接続点に入力端を接続した第２のインバータと、差動トランジスタ対の第２の出力端と第３の電流源と第２の負荷との接続点に入力端を接続した第３のインバータとを備え、ばらつきによるスレショルドレベルの変動が少なく、パルスのデューティ比を正しく維持することのできるレベルシフト回路を得ることができるという作用を有する。
【００１２】
本発明の請求項３に記載の発明は、入力端と出力端とを接続された第１のインバータと、前記第１のインバータで発生した電圧のインピーダンスを変換する電圧バッファ回路と、前記電圧バッファ回路の出力電圧を中心に信号を出力する増幅器と、前記第１のインバータと等しいしきい値電圧を持つ第２のインバータとを備え、ばらつきによるスレショルドレベルの変動が少なく、パルスのデューティ比を正しく維持することのできるレベルシフト回路を得ることができるという作用を有する。
【００１３】
本発明の請求項４に記載の発明は、信号入力する第１の入力端子および第２の入力端子と、前記入力端子を接続された差動トランジスタ対と、前記差動トランジスタ対に電流を供給する第１の電流源と、前記差動トランジスタ対の第１の出力端に電流を供給する第２の電流源と、前記差動トランジスタ対の第２の出力端に電流を供給する第３の電流源と、前記差動トランジスタ対のそれぞれの出力端に接続された第１および第２の負荷と、前記第１の負荷他端と第２の負荷他端とを接続してさらに出力端を接続された電圧バッファ回路と、前記電圧バッファ回路の入力端に入力端と出力端とを接続された第１のインバータと、差動トランジスタ対の第１の出力端と第２の電流源と第１の負荷との接続点に入力端を接続した第２のインバータと、差動トランジスタ対の第２の出力端と第３の電流源と第２の負荷との接続点に入力端を接続した第３のインバータとを備え、ばらつきによるスレショルドレベルの変動が少なく、パルスのデューティ比を正しく維持することのできるレベルシフト回路を得ることができるという作用を有する。
【００１４】
本発明の請求項５に記載の発明は、入力端と出力端とを接続された第１のインバータと、前記第１のインバータで発生した電圧をシフトする電圧シフト回路と、前記電圧バッファ回路の出力電圧を中心に信号を出力する増幅器と、前記第１のインバータと等しいしきい値電圧を持つ第２のインバータとを備え、ばらつきによるスレショルドレベルの変動が少なく、パルスのデューティ比を正しく維持することのできるレベルシフト回路を得ることができるという作用を有する。
【００１５】
本発明の請求項６に記載の発明は、信号入力する第１の入力端子および第２の入力端子と、前記入力端子を接続された差動トランジスタ対と、前記差動トランジスタ対に負荷となる第１の抵抗と、前記差動トランジスタ対の第１の出力端に電流を供給する第２の電流源と、前記差動トランジスタ対の第２の出力端に電流を供給する第３の電流源と、前記差動トランジスタ対の出力端に接続された第１および第２の負荷と、前記第１の負荷他端と第２の負荷他端とを接続してさらに出力端を接続された電圧シフト回路と、前記電圧シフト回路の入力端に入力端と出力端とを接続された第１のインバータと、差動トランジスタ対の第１の出力端と第２の電流源と第１の負荷との接続点に入力端を接続した第２のインバータと、差動トランジスタ対の第２の出力端と第３の電流源と第２の負荷との接続点に入力端を接続した第３のインバータとを備え、ばらつきによるスレショルドレベルの変動が少なく、パルスのデューティ比を正しく維持することのできるレベルシフト回路を得ることができるという作用を有する。
【００１６】
本発明の請求項７に記載の発明は、入力端と出力端とを接続された第１のインバータと、前記第１のインバータで発生した電圧を中心に信号を出力する増幅器と、前記第１のインバータと等しいしきい値電圧を持つ第２のインバータとコモンモードフィードバック回路とを備え、ばらつきによるスレショルドレベルの変動が少なく、パルスのデューティ比を正しく維持することのできるレベルシフト回路を得ることができるという作用を有する。
【００１７】
本発明の請求項８に記載の発明は、信号入力する第１の入力端子および第２の入力端子と、前記入力端子を接続された差動トランジスタ対と、前記差動トランジスタ対に負荷となる第１の抵抗と、前記差動トランジスタ対の第１の出力端に電流を供給する第２の電流源と、前記差動トランジスタ対の第２の出力端に電流を供給する第３の電流源と、前記差動トランジスタ対の出力端に接続された第１および第２の負荷と、前記第１の負荷他端と第２の負荷他端とを接続してさらに一方の入力端を接続し、出力を第１の電流源を構成するトランジスタに接続した増幅器と、前記増幅器の他方の入力端に入力端と出力端とを接続された第１のインバータと、差動トランジスタ対の第１の出力端と第２の電流源と第１の負荷との接続点に入力端を接続した第２のインバータと、差動トランジスタ対の第２の出力端と第３の電流源と第２の負荷との接続点に入力端を接続した第３のインバータとを備え、ばらつきによるスレショルドレベルの変動が少なく、パルスのデューティ比を正しく維持することのできるレベルシフト回路を得ることができるという作用を有する。
【００１８】
本発明の請求項９に記載の発明は、信号入力する第１の入力端子および第２の入力端子と、前記入力端子を接続された差動トランジスタ対と、前記差動トランジスタ対に負荷となる第１の抵抗と、前記差動トランジスタ対の第１の出力端に電流を供給する第２の電流源と、前記差動トランジスタ対の第２の出力端に電流を供給する第３の電流源と、前記差動トランジスタ対の出力端に接続された第１および第２の負荷と、前記第１の負荷他端と第２の負荷他端とを接続してさらに一方の入力端を接続し、出力を第２および第３の電流源を構成するそれぞれのトランジスタに接続した増幅器と、前記増幅器の他方の入力端に入力端と出力端とを接続された第１のインバータと、差動トランジスタ対の第１の出力端と第２の電流源と第１の負荷との接続点に入力端を接続した第２のインバータと、差動トランジスタ対の第２の出力端と第３の電流源と第２の負荷との接続点に入力端を接続した第３のインバータとを備え、ばらつきによるスレショルドレベルの変動が少なく、パルスのデューティ比を正しく維持することのできるレベルシフト回路を得ることができるという作用を有する。
【００１９】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００２０】
図１は第１の実施の形態におけるレベルシフト回路の回路図を示すものである。図１において、１は増幅器、５は信号を出力する出力端、６はレベルシフト回路の出力動作電圧を決定するインバータである。インバータ６で基準電圧源を構成し、増幅器１およびインバータ７、インバータ８とからレベルシフト回路を構成する。
【００２１】
以上のように構成された第１の実施形態のレベルシフト回路について以下、その動作を説明する。インバータ６の入力と出力を接続すると、帰還回路として動作して、入力と出力を接続したノードはインバータ６のスレショルド電圧となる。これにより、増幅器１の動作中心点はインバータ６のスレショルド電圧になる。インバータ７とインバータ８をインバータ６と等しい特性のトランジスタで構成すると、インバータ７とインバータ８のそれぞれのスレショルド電圧はインバータ６のスレショルド電圧に等しくなる。増幅器１の動作点の中心をインバータ６の出力電圧に設定する。それにより、インバータ７の入力信号としてインバータ６のスレショルド電圧に等しいインバータ７のスレショルド電圧を中心に動作することになる。これにより、インバータのスレショルドの絶対値ばらつきに影響を受けることなく、信号のデューティ比が正確に次段に伝播され、論理回路へ正しく伝えられる。さらに、相対ばらつきを従来例と同様に考察すると、素子の組み合わせはインバータ６とインバータ７の１組なので、相対ばらつきの３σ値を１％とすると
√１×１％＝１％
となる。これは従来例のばらつきの１／３となり、１Ｖの入力信号のとき１０ｍＶとなる。回路規模も小さくなるので、マスクレイアウトのバランスも取り易く、さらに効果が期待できる。
【００２２】
以上のように第１の実施形態によれば、入力端と出力端とを接続された第１のインバータと、前記第１のインバータで発生した電圧を中心に信号を出力する増幅器と、前記第１のインバータと等しいしきい値電圧を持つ第２のインバータとを備えることより、ばらつきによるスレショルドレベルの変動を少なくして、パルスのデューティ比を正しく維持することのできるレベルシフト回路が得られる。
【００２３】
次に、図２は第２の実施形態におけるレベルシフト回路の回路図を示すものである。図２において、９、１０は電流源である。インバータ６で基準電圧源を構成し、電流源９、１０とＲ１、Ｒ２とインバータ７、８とからレベルシフト回路の出力部を構成する。
【００２４】
以上のように構成された第２の実施形態のレベルシフト回路について以下、その動作を説明する。インバータ６の入力と出力を接続すると、帰還回路として動作して、入力と出力を接続したノードはインバータ６のスレショルド電圧となる。これにより、Ｒ１、Ｒ２の動作中心点はインバータ６のスレショルド電圧になる。インバータ７とインバータ８をインバータ６と等しい特性のトランジスタで構成すると、インバータ７とインバータ８のそれぞれのスレショルド電圧はインバータ６のスレショルド電圧に等しくなる。Ｒ１、Ｒ２はインバータ６のスレショルド電圧で動作しているので、インバータ７の入力信号としてインバータ６のスレショルド電圧に等しいインバータ７のスレショルド電圧を中心に動作することになる。これにより、インバータのスレショルドの絶対値ばらつきに影響を受けることなく、信号のデューティ比が正確に次段に伝播され、論理回路へ正しく伝えられる。さらに、相対ばらつきを従来例と同様に考察すると、素子の組み合わせはインバータ６とインバータ７の１組なので、相対ばらつきの３σ値を１％とすると
√１×１％＝１％
となる。これは従来例のばらつきの１／３となり、１Ｖの入力信号のとき１０ｍＶとなる。回路規模も小さくなるので、マスクレイアウトのバランスも取り易く、さらに効果が期待できる。
【００２５】
以上のように第２の実施形態によれば、信号入力する第１の入力端子および第２の入力端子と、前記入力端子を接続された差動トランジスタ対と、前記差動トランジスタ対に電流を供給する第１の電流源と、前記差動トランジスタ対の第１の出力端に電流を供給する第２の電流源と、前記差動トランジスタ対の第２の出力端に電流を供給する第３の電流源と、前記差動トランジスタ対のそれぞれの出力端に接続された第１および第２の負荷と、前記第１の負荷他端と第２の負荷他端とを接続してさらに入力端と出力端とを接続された第１のインバータと、差動トランジスタ対の第１の出力端と第２の電流源と第１の負荷との接続点に入力端を接続した第２のインバータと、差動トランジスタ対の第２の出力端と第３の電流源と第２の負荷との接続点に入力端を接続した第３のインバータとを備えることより、ばらつきによるスレショルドレベルの変動を少なくして、パルスのデューティ比を正しく維持することのできるレベルシフト回路が得られる。
【００２６】
なお、本実施の形態では入力トランジスタをｎｐｎトランジスタの差動対としたが、図３のようにｐｎｐトランジスタの差動対で構成してもよい。さらに、図４のように入力トランジスタをｎｃｈＭＯＳトランジスタの差動対で構成してもよい。さらに、図５のように入力トランジスタをｐｃｈＭＯＳトランジスタの差動対で構成してもよい。
【００２７】
次に図６は第３の実施形態におけるレベルシフト回路の回路図を示すものである。図６において、１３は電圧バッファである。
【００２８】
以上のように構成された第３の実施形態のレベルシフト回路について以下、その動作を説明する。インバータ６の入力と出力を接続すると、帰還回路として動作して、入力と出力を接続したノードはインバータ６のスレショルド電圧となる。さらに電圧バッファを介してインバータ６の出力電圧を出力する。これにより、増幅器１の動作中心点はインバータ６のスレショルド電圧になり、さらに、過渡的な電流の変動にも影響を受けなくなる。インバータ７とインバータ８をインバータ６と等しい特性のトランジスタで構成すると、インバータ７とインバータ８のそれぞれのスレショルド電圧はインバータ６のスレショルド電圧に等しくなる。増幅器１の動作点の中心をインバータ６の出力電圧に設定する。それにより、インバータ７の入力信号としてインバータ６のスレショルド電圧に等しいインバータ７のスレショルド電圧を中心に動作することになる。これにより、インバータのスレショルドの絶対値ばらつきに影響を受けることなく、信号のデューティ比が正確に次段に伝播され、論理回路へ正しく伝えられる。さらに、相対ばらつきを従来例と同様に考察すると、素子の組み合わせはインバータ６とインバータ７の１組なので、相対ばらつきの３σ値を１％とすると
√１×１％＝１％
となる。これは従来例のばらつきの１／３となり、１Ｖの入力信号のとき１０ｍＶとなる。回路規模も小さくなるので、マスクレイアウトのバランスも取り易く、さらに効果が期待できる。
【００２９】
以上のように第３の実施形態によれば、入力端と出力端とを接続された第１のインバータと、前記第１のインバータで発生した電圧のインピーダンスを変換する電圧バッファ回路と、前記電圧バッファ回路の出力電圧を中心に信号を出力する増幅器と、前記第１のインバータと等しいしきい値電圧を持つ第２のインバータとを備えることより、ばらつきによるスレショルドレベルの変動を少なくして、パルスのデューティ比を正しく維持することのできるレベルシフト回路が得られる。
【００３０】
次に、図７は第４の実施形態におけるレベルシフト回路の回路図を示すものである。
【００３１】
以上のように構成された第４の実施形態のレベルシフト回路について以下、その動作を説明する。インバータ６の入力と出力を接続すると、帰還回路として動作して、入力と出力を接続したノードはインバータ６のスレショルド電圧となる。さらに電圧バッファを介してインバータ６の出力電圧を出力する。これにより、Ｒ１、Ｒ２の動作中心点はインバータ６のスレショルド電圧になる。インバータ７とインバータ８をインバータ６と等しい特性のトランジスタで構成すると、インバータ７とインバータ８のそれぞれのスレショルド電圧はインバータ６のスレショルド電圧に等しくなる。Ｒ１、Ｒ２はインバータ６のスレショルド電圧で動作しているので、インバータ７の入力信号としてインバータ６のスレショルド電圧に等しいインバータ７のスレショルド電圧を中心に動作することになる。これにより、インバータのスレショルドの絶対値ばらつきに影響を受けることなく、信号のデューティ比が正確に次段に伝播され、論理回路へ正しく伝えられる。さらに、相対ばらつきを従来例と同様に考察すると、素子の組み合わせはインバータ６とインバータ７の１組なので、相対ばらつきの３σ値を１％とすると
√１×１％＝１％
となる。これは従来例のばらつきの１／３となり、１Ｖの入力信号のとき１０ｍＶとなる。回路規模も小さくなるので、マスクレイアウトのバランスも取り易く、さらに効果が期待できる。
【００３２】
以上のように第４の実施形態によれば、信号入力する第１の入力端子および第２の入力端子と、前記入力端子を接続された差動トランジスタ対と、前記差動トランジスタ対に電流を供給する第１の電流源と、前記差動トランジスタ対の第１の出力端に電流を供給する第２の電流源と、前記差動トランジスタ対の第２の出力端に電流を供給する第３の電流源と、前記差動トランジスタ対のそれぞれの出力端に接続された第１および第２の負荷と、前記第１の負荷他端と第２の負荷他端とを接続してさらに出力端を接続された電圧バッファ回路と、前記電圧バッファ回路の入力端に入力端と出力端とを接続された第１のインバータと、差動トランジスタ対の第１の出力端と第２の電流源と第１の負荷との接続点に入力端を接続した第２のインバータと、差動トランジスタ対の第２の出力端と第３の電流源と第２の負荷との接続点に入力端を接続した第３のインバータとを備えることより、ばらつきによるスレショルドレベルの変動を少なくして、パルスのデューティ比を正しく維持することのできるレベルシフト回路が得られる。
【００３３】
なお、本実施の形態では入力トランジスタをｎｐｎトランジスタの差動対としたが、ｐｎｐトランジスタの差動対で構成してもよい。さらに、入力トランジスタをｎｃｈＭＯＳトランジスタの差動対で構成してもよい。さらに、図８のように入力トランジスタをｐｃｈＭＯＳトランジスタの差動対で構成してもよい。
【００３４】
次に図９は第５の実施形態におけるレベルシフト回路の回路図を示すものである。図９において、１４は直流電圧シフト回路である。
【００３５】
以上のように構成された第５の実施形態のレベルシフト回路について以下、その動作を説明する。インバータ６の入力と出力を接続すると、帰還回路として動作して、入力と出力を接続したノードはインバータ６のスレショルド電圧となる。さらに直流電圧シフト回路１４を介してインバータ６の出力電圧をシフトして出力する。これにより、増幅器１の動作中心点はインバータ６のスレショルド電圧にすることができる。インバータ７とインバータ８をインバータ６と等しい特性のトランジスタで構成すると、インバータ７とインバータ８のそれぞれのスレショルド電圧はインバータ６のスレショルド電圧に等しくなる。増幅器１の動作点の中心をインバータ６の出力電圧に設定する。それにより、インバータ７の入力信号としてインバータ６のスレショルド電圧に等しいインバータ７のスレショルド電圧を中心に動作することになる。これにより、インバータのスレショルドの絶対値ばらつきに影響を受けることなく、信号のデューティ比が正確に次段に伝播され、論理回路へ正しく伝えられる。さらに、相対ばらつきを従来例と同様に考察すると、素子の組み合わせはインバータ６とインバータ７の１組と直流電圧シフト内部の素子の組み合わせを１組とし、相対ばらつきの３σ値を１％とすると
√２×１％＝１．４１４％
となる。これは従来例のばらつきの約１／２となり、１Ｖの入力信号のとき１４ｍＶとなる。回路規模も小さくなるので、マスクレイアウトのバランスも取り易く、さらに効果が期待できる。
【００３６】
以上のように第５の実施形態によれば、入力端と出力端とを接続された第１のインバータと、前記第１のインバータで発生した電圧をシフトする電圧シフト回路と、前記電圧バッファ回路の出力電圧を中心に信号を出力する増幅器と、前記第１のインバータと等しいしきい値電圧を持つ第２のインバータとを備えることより、ばらつきによるスレショルドレベルの変動を少なくして、パルスのデューティ比を正しく維持することのできるレベルシフト回路が得られる。
【００３７】
次に、図１０は第６の実施形態におけるレベルシフト回路の回路図を示すものである。
【００３８】
以上のように構成された第６の実施形態のレベルシフト回路について以下、その動作を説明する。インバータ６の入力と出力を接続すると、帰還回路として動作して、入力と出力を接続したノードはインバータ６のスレショルド電圧となる。さらに直流電圧シフト回路１４を介してインバータ６の出力電圧をシフトして出力する。これにより、Ｒ１、Ｒ２の動作中心点はインバータ６のスレショルド電圧にすることができる。インバータ７とインバータ８をインバータ６と等しい特性のトランジスタで構成すると、インバータ７とインバータ８のそれぞれのスレショルド電圧はインバータ６のスレショルド電圧に等しくなる。Ｒ１、Ｒ２はインバータ６のスレショルド電圧で動作しているので、インバータ７の入力信号としてインバータ６のスレショルド電圧に等しいインバータ７のスレショルド電圧を中心に動作することになる。これにより、インバータのスレショルドの絶対値ばらつきに影響を受けることなく、信号のデューティ比が正確に次段に伝播され、論理回路へ正しく伝えられる。さらに、相対ばらつきを従来例と同様に考察すると、素子の組み合わせはインバータ６とインバータ７の１組と直流電圧シフト内部の素子の組み合わせを１組とし、相対ばらつきの３σ値を１％とすると
√２×１％＝１．４１４％
となる。これは従来例のばらつきの約１／２となり、１Ｖの入力信号のとき１４ｍＶとなる。回路規模も小さくなるので、マスクレイアウトのバランスも取り易く、さらに効果が期待できる。
【００３９】
さらに、図１１は第６の実施形態におけるレベルシフト回路の回路図を示すものである。図１１において、１５、１６は電流源、Ｑ３、Ｑ４はトランジスタ、Ｒ３はレベルシフト量を電流源１６とともに決める抵抗である。電流源１５、１６、トランジスタＱ３、Ｑ４および抵抗Ｒ３で直流電圧シフト回路１４を構成している。
【００４０】
以上のように構成された第６の実施形態のレベルシフト回路について以下、その動作を説明する。インバータ６の入力と出力を接続すると、帰還回路として動作して、入力と出力を接続したノードはインバータ６のスレショルド電圧となる。さらに直流電圧シフト回路１４において、シフト電圧幅はＲ３と電流源１６とで決定される。いま、シフト電圧幅をＲ１と電流源１１で決まる振幅幅の１／２に設定する。トランジスタＱ３およびＱ４のエミッタ−ベース間電圧をほぼ等しいとすると、Ｒ１、Ｒ２の動作中心点はインバータ６のスレショルド電圧にすることができる。インバータ７とインバータ８をインバータ６と等しい特性のトランジスタで構成すると、インバータ７とインバータ８のそれぞれのスレショルド電圧はインバータ６のスレショルド電圧に等しくなる。Ｒ１、Ｒ２はインバータ６のスレショルド電圧で動作しているので、インバータ７の入力信号としてインバータ６のスレショルド電圧に等しいインバータ７のスレショルド電圧を中心に動作することになる。これにより、インバータのスレショルドの絶対値ばらつきに影響を受けることなく、信号のデューティ比が正確に次段に伝播され、論理回路へ正しく伝えられる。さらに、相対ばらつきを従来例と同様に考察すると、素子の組み合わせはインバータ６とインバータ７、Ｑ３とＱ４、Ｒ１とＲ３の３組である。相対ばらつきの３σ値を１％とすると
√３×１％＝１．７３２％
となる。これは従来例のばらつきの約１／２となり、１Ｖの入力信号のとき１７ｍＶとなる。ただし、Ｑ３とＱ４の電流値が等しいと仮定した。回路規模も小さくなるので、マスクレイアウトのバランスも取り易く、さらに効果が期待できる。
【００４１】
さらに、図１２は第６の実施形態におけるレベルシフト回路の回路図を示すものである。図１２において、１７は演算増幅器である。演算増幅器１７、抵抗Ｒ３および電流源１６で直流電圧シフト回路１４を構成している。
【００４２】
以上のように構成された第６の実施形態のレベルシフト回路について以下、その動作を説明する。インバータ６の入力と出力を接続すると、帰還回路として動作して、入力と出力を接続したノードはインバータ６のスレショルド電圧となる。さらに直流電圧シフト回路１４において、シフト電圧幅はＲ３と電流源１６とで決定される。いま、シフト電圧幅をＲ１と電流源１１で決まる振幅幅の１／２に設定する。演算増幅器１７の＋入力と−入力は等しくなるので、演算増幅器１７の出力電圧はインバータ６のスレショルド電圧よりＲ１と電流源１１で決まる振幅幅の１／２高い電圧となる。つまり、Ｒ１、Ｒ２の動作中心点はインバータ６のスレショルド電圧にすることができる。インバータ７とインバータ８をインバータ６と等しい特性のトランジスタで構成すると、インバータ７とインバータ８のそれぞれのスレショルド電圧はインバータ６のスレショルド電圧に等しくなる。Ｒ１、Ｒ２はインバータ６のスレショルド電圧で動作しているので、インバータ７の入力信号としてインバータ６のスレショルド電圧に等しいインバータ７のスレショルド電圧を中心に動作することになる。これにより、インバータのスレショルドの絶対値ばらつきに影響を受けることなく、信号のデューティ比が正確に次段に伝播され、論理回路へ正しく伝えられる。さらに、相対ばらつきを従来例と同様に考察すると、素子の組み合わせはインバータ６とインバータ７、Ｒ１とＲ３の２組である。相対ばらつきの３σ値を１％とすると
√２×１％＝１．４１４％
となる。これは従来例のばらつきの約１／２となり、１Ｖの入力信号のとき１４ｍＶとなる。回路規模も小さくなるので、マスクレイアウトのバランスも取り易く、さらに効果が期待できる。
【００４３】
以上のように第６の実施形態によれば、信号入力する第１の入力端子および第２の入力端子と、前記入力端子を接続された差動トランジスタ対と、前記差動トランジスタ対に負荷となる第１の抵抗と、前記差動トランジスタ対の第１の出力端に電流を供給する第２の電流源と、前記差動トランジスタ対の第２の出力端に電流を供給する第３の電流源と、前記差動トランジスタ対の出力端に接続された第１および第２の負荷と、前記第１の負荷他端と第２の負荷他端とを接続してさらに出力端を接続された電圧シフト回路と、前記電圧シフト回路の入力端に入力端と出力端とを接続された第１のインバータと、差動トランジスタ対の第１の出力端と第２の電流源と第１の負荷との接続点に入力端を接続した第２のインバータと、差動トランジスタ対の第２の出力端と第３の電流源と第２の負荷との接続点に入力端を接続した第３のインバータとを備えることより、ばらつきによるスレショルドレベルの変動を少なくして、パルスのデューティ比を正しく維持することのできるレベルシフト回路が得られる。
【００４４】
なお、本実施の形態では入力トランジスタをｎｐｎトランジスタの差動対としたが、ｐｎｐトランジスタの差動対で構成してもよい。さらに、入力トランジスタをｎｃｈＭＯＳトランジスタの差動対で構成してもよい。さらに、図１３のように入力トランジスタをｐｃｈＭＯＳトランジスタの差動対で構成してもよい。
【００４５】
次に図１４は第７の実施形態におけるレベルシフト回路の回路図を示すものである。図１４において、１８は演算増幅器である。演算増幅器１８と増幅器１とにより増幅器１のコモンモードフィードバックを構成している。
【００４６】
以上のように構成された第７の実施形態のレベルシフト回路について以下、その動作を説明する。インバータ６の入力と出力を接続すると、帰還回路として動作して、入力と出力を接続したノードはインバータ６のスレショルド電圧となる。この電圧を演算増幅器１８に入力し、さらに増幅器１の動作中心点を演算増幅器１８により帰還することができる。それにより、増幅器１の動作中心点をインバータ６のスレショルド電圧にすることができる。インバータ７とインバータ８をインバータ６と等しい特性のトランジスタで構成すると、インバータ７とインバータ８のそれぞれのスレショルド電圧はインバータ６のスレショルド電圧に等しくなる。増幅器１の動作点の中心をインバータ６の出力電圧に設定する。それにより、インバータ７の入力信号としてインバータ６のスレショルド電圧に等しいインバータ７のスレショルド電圧を中心に動作することになる。これにより、インバータのスレショルドの絶対値ばらつきに影響を受けることなく、信号のデューティ比が正確に次段に伝播され、論理回路へ正しく伝えられる。さらに、相対ばらつきを従来例と同様に考察すると、素子の組み合わせはインバータ６とインバータ７の１組なので、相対ばらつきの３σ値を１％とすると
√１×１％＝１％
となる。これは従来例のばらつきの１／３となり、１Ｖの入力信号のとき１０ｍＶとなる。回路規模も小さくなるので、マスクレイアウトのバランスも取り易く、さらに効果が期待できる。
【００４７】
以上のように第７の実施形態によれば、入力端と出力端とを接続された第１のインバータと、前記第１のインバータで発生した電圧をシフトする電圧シフト回路と、前記電圧バッファ回路の出力電圧を中心に信号を出力する増幅器と、前記第１のインバータと等しいしきい値電圧を持つ第２のインバータとを備えることより、ばらつきによるスレショルドレベルの変動を少なくして、パルスのデューティ比を正しく維持することのできるレベルシフト回路が得られる。
【００４８】
次に図１５は第８の実施形態におけるレベルシフト回路の回路図を示すものである。図１５において、Ｑ７はトランジスタで電流源１１を構成している。演算増幅器１８と増幅器１の抵抗Ｒ１、Ｒ２およびトランジスタＱ７とにより増幅器１のコモンモードフィードバックを構成している。
【００４９】
以上のように構成された第８の実施形態のレベルシフト回路について以下、その動作を説明する。インバータ６の入力と出力を接続すると、帰還回路として動作して、入力と出力を接続したノードはインバータ６のスレショルド電圧となる。この電圧を演算増幅器１８に入力し、さらに増幅器１の動作中心点を演算増幅器１８で増幅器１の差動対のテール電流源１１を構成するトランジスタＱ７に帰還することができる。それにより、増幅器１の動作中心点をインバータ６のスレショルド電圧にすることができる。インバータ７とインバータ８をインバータ６と等しい特性のトランジスタで構成すると、インバータ７とインバータ８のそれぞれのスレショルド電圧はインバータ６のスレショルド電圧に等しくなる。増幅器１の動作点の中心をインバータ６の出力電圧に設定する。それにより、インバータ７の入力信号としてインバータ６のスレショルド電圧に等しいインバータ７のスレショルド電圧を中心に動作することになる。これにより、インバータのスレショルドの絶対値ばらつきに影響を受けることなく、信号のデューティ比が正確に次段に伝播され、論理回路へ正しく伝えられる。さらに、相対ばらつきを従来例と同様に考察すると、素子の組み合わせはインバータ６とインバータ７の１組なので、相対ばらつきの３σ値を１％とすると
√１×１％＝１％
となる。これは従来例のばらつきの１／３となり、１Ｖの入力信号のとき１０ｍＶとなる。さらに、この構成を用いると差動出力の誤差、つまり、Ｒ１、Ｒ２の相対ばらつき、トランジスタＱ１、Ｑ２の相対ばらつきも帰還することで減少することができる。回路規模も小さくなるので、マスクレイアウトのバランスも取り易く、さらに効果が期待できる。
【００５０】
以上のように第８の実施形態によれば、信号入力する第１の入力端子および第２の入力端子と、前記入力端子を接続された差動トランジスタ対と、前記差動トランジスタ対に負荷となる第１の抵抗と、前記差動トランジスタ対の第１の出力端に電流を供給する第２の電流源と、前記差動トランジスタ対の第２の出力端に電流を供給する第３の電流源と、前記差動トランジスタ対の出力端に接続された第１および第２の負荷と、前記第１の負荷他端と第２の負荷他端とを接続してさらに一方の入力端を接続し、出力を第１の電流源を構成するトランジスタに接続した増幅器と、前記増幅器の他方の入力端に入力端と出力端とを接続された第１のインバータと、差動トランジスタ対の第１の出力端と第２の電流源と第１の負荷との接続点に入力端を接続した第２のインバータと、差動トランジスタ対の第２の出力端と第３の電流源と第２の負荷との接続点に入力端を接続した第３のインバータとを備えることより、ばらつきによるスレショルドレベルの変動を少なくして、パルスのデューティ比を正しく維持することのできるレベルシフト回路が得られる。
【００５１】
なお、本実施の形態では入力トランジスタをｎｐｎトランジスタの差動対としたが、ｐｎｐトランジスタの差動対で構成してもよい。さらに、入力トランジスタをｎｃｈＭＯＳトランジスタの差動対で構成してもよい。さらに、図１６のように入力トランジスタをｐｃｈＭＯＳトランジスタの差動対で構成してもよい。
【００５２】
図１７および図１８にコモンフィードバックを構成する演算増幅器１８の具体的な回路図を含んだ第８の実施形態の回路図を示す。
【００５３】
次に図１９は第９の実施形態におけるレベルシフト回路の回路図を示すものである。図１９において、Ｑ５はトランジスタで電流源９、Ｑ６はトランジスタで電流源１１を構成している。演算増幅器１８と増幅器１の抵抗Ｒ１、Ｒ２およびトランジスタＱ５およびＱ６とにより増幅器１のコモンモードフィードバックを構成している。
【００５４】
以上のように構成された第９の実施形態のレベルシフト回路について以下、その動作を説明する。インバータ６の入力と出力を接続すると、帰還回路として動作して、入力と出力を接続したノードはインバータ６のスレショルド電圧となる。この電圧を演算増幅器１８に入力し、さらに増幅器１の動作中心点を演算増幅器１８で増幅器１の電流源９および１０を構成するトランジスタＱ５およびＱ６に帰還することができる。それにより、増幅器１の動作中心点をインバータ６のスレショルド電圧にすることができる。インバータ７とインバータ８をインバータ６と等しい特性のトランジスタで構成すると、インバータ７とインバータ８のそれぞれのスレショルド電圧はインバータ６のスレショルド電圧に等しくなる。増幅器１の動作点の中心をインバータ６の出力電圧に設定する。それにより、インバータ７の入力信号としてインバータ６のスレショルド電圧に等しいインバータ７のスレショルド電圧を中心に動作することになる。これにより、インバータのスレショルドの絶対値ばらつきに影響を受けることなく、信号のデューティ比が正確に次段に伝播され、論理回路へ正しく伝えられる。さらに、相対ばらつきを従来例と同様に考察すると、素子の組み合わせはインバータ６とインバータ７の１組なので、相対ばらつきの３σ値を１％とすると
√１×１％＝１％
となる。これは従来例のばらつきの１／３となり、１Ｖの入力信号のとき１０ｍＶとなる。さらに、この構成を用いると差動出力の誤差、つまり、Ｒ１、Ｒ２の相対ばらつき、トランジスタＱ１、Ｑ２の相対ばらつきも帰還することで減少することができる。回路規模も小さくなるので、マスクレイアウトのバランスも取り易く、さらに効果が期待できる。
【００５５】
以上のように第９の実施形態によれば、信号入力する第１の入力端子および第２の入力端子と、前記入力端子を接続された差動トランジスタ対と、前記差動トランジスタ対に負荷となる第１の抵抗と、前記差動トランジスタ対の第１の出力端に電流を供給する第２の電流源と、前記差動トランジスタ対の第２の出力端に電流を供給する第３の電流源と、前記差動トランジスタ対の出力端に接続された第１および第２の負荷と、前記第１の負荷他端と第２の負荷他端とを接続してさらに一方の入力端を接続し、出力を第２および第３の電流源を構成するそれぞれのトランジスタに接続した増幅器と、前記増幅器の他方の入力端に入力端と出力端とを接続された第１のインバータと、差動トランジスタ対の第１の出力端と第２の電流源と第１の負荷との接続点に入力端を接続した第２のインバータと、差動トランジスタ対の第２の出力端と第３の電流源と第２の負荷との接続点に入力端を接続した第３のインバータとを備えることより、ばらつきによるスレショルドレベルの変動を少なくして、パルスのデューティ比を正しく維持することのできるレベルシフト回路が得られる。
【００５６】
なお、本実施の形態では入力トランジスタをｎｐｎトランジスタの差動対としたが、ｐｎｐトランジスタの差動対で構成してもよい。さらに、入力トランジスタをｎｃｈＭＯＳトランジスタの差動対で構成してもよい。さらに、図２０のように入力トランジスタをｐｃｈＭＯＳトランジスタの差動対で構成してもよい。
【００５７】
図２１および図２２にコモンフィードバックを構成する演算増幅器１８の具体的な回路図を含んだ回路図を示す。
【００５８】
【発明の効果】
以上のように本発明は、入力端と出力端とを接続された第１のインバータと、前記第１のインバータで発生した電圧を中心に信号を出力する増幅器と、前記第１のインバータと等しいスレショルド電圧を持つ第２のインバータとを備えることにより、ばらつきによるスレショルドレベルの変動を少なくして、パルスのデューティ比を正しく維持することのできる優れたレベルシフト回路を実現できるものである。
【図面の簡単な説明】
【図１】本発明の第１の実施形態におけるレベルシフト回路の回路図
【図２】本発明の第２の実施形態におけるレベルシフト回路の回路図
【図３】本発明の第２の実施形態におけるレベルシフト回路の回路図
【図４】本発明の第２の実施形態におけるレベルシフト回路の回路図
【図５】本発明の第２の実施形態におけるレベルシフト回路の回路図
【図６】本発明の第３の実施形態におけるレベルシフト回路の回路図
【図７】本発明の第４の実施形態におけるレベルシフト回路の回路図
【図８】本発明の第４の実施形態におけるレベルシフト回路の回路図
【図９】本発明の第５の実施形態におけるレベルシフト回路の回路図
【図１０】本発明の第６の実施形態におけるレベルシフト回路の回路図
【図１１】本発明の第６の実施形態におけるレベルシフト回路の回路図
【図１２】本発明の第６の実施形態におけるレベルシフト回路の回路図
【図１３】本発明の第６の実施形態におけるレベルシフト回路の回路図
【図１４】本発明の第７の実施形態におけるレベルシフト回路の回路図
【図１５】本発明の第８の実施形態におけるレベルシフト回路の回路図
【図１６】本発明の第８の実施形態におけるレベルシフト回路の回路図
【図１７】本発明の第８の実施形態におけるレベルシフト回路の回路図
【図１８】本発明の第８の実施形態におけるレベルシフト回路の回路図
【図１９】本発明の第９の実施形態におけるレベルシフト回路の回路図
【図２０】本発明の第９の実施形態におけるレベルシフト回路の回路図
【図２１】本発明の第９の実施形態におけるレベルシフト回路の回路図
【図２２】本発明の第９の実施形態におけるレベルシフト回路の回路図
【図２３】従来のレベルシフト回路の回路図
【符号の説明】
１ 増幅器
２、３ 信号入力端子
４、５ 信号出力端子
６〜８、２１、２２ インバータ
９〜１１、１５、１６、１９、２０ 電流源
１２ 電源印加端子
１３ 電圧バッファ
１４ 直流電圧シフト回路
１７、１８ 増幅器
２３、２４ 入力端子
Ｃ コンデンサ
Ｑ１〜Ｑ１７ トランジスタ
Ｒ１〜Ｒ１０ 抵抗
Claims (9)
- 入力端と出力端とを接続された第１のインバータと、前記第１のインバータで発生した電圧を中心に信号を出力する増幅器と、前記第１のインバータと等しいしきい値電圧を持つ第２のインバータとを備えたレベルシフト回路。
- 信号入力する第１の入力端子および第２の入力端子と、前記入力端子を接続された差動トランジスタ対と、前記差動トランジスタ対に電流を供給する第１の電流源と、前記差動トランジスタ対の第１の出力端に電流を供給する第２の電流源と、前記差動トランジスタ対の第２の出力端に電流を供給する第３の電流源と、前記差動トランジスタ対のそれぞれの出力端に接続された第１および第２の負荷と、前記第１の負荷他端と第２の負荷他端とを接続してさらに入力端と出力端とを接続された第１のインバータと、差動トランジスタ対の第１の出力端と第２の電流源と第１の負荷との接続点に入力端を接続した第２のインバータと、差動トランジスタ対の第２の出力端と第３の電流源と第２の負荷との接続点に入力端を接続した第３のインバータとを備えたレベルシフト回路。
- 入力端と出力端とを接続された第１のインバータと、前記第１のインバータで発生した電圧のインピーダンスを変換する電圧バッファ回路と、前記電圧バッファ回路の出力電圧を中心に信号を出力する増幅器と、前記第１のインバータと等しいしきい値電圧を持つ第２のインバータとを備えたレベルシフト回路。
- 信号入力する第１の入力端子および第２の入力端子と、前記入力端子を接続された差動トランジスタ対と、前記差動トランジスタ対に電流を供給する第１の電流源と、前記差動トランジスタ対の第１の出力端に電流を供給する第２の電流源と、前記差動トランジスタ対の第２の出力端に電流を供給する第３の電流源と、前記差動トランジスタ対のそれぞれの出力端に接続された第１および第２の負荷と、前記第１の負荷他端と第２の負荷他端とを接続してさらに出力端を接続された電圧バッファ回路と、前記電圧バッファ回路の入力端に入力端と出力端とを接続された第１のインバータと、差動トランジスタ対の第１の出力端と第２の電流源と第１の負荷との接続点に入力端を接続した第２のインバータと、差動トランジスタ対の第２の出力端と第３の電流源と第２の負荷との接続点に入力端を接続した第３のインバータとを備えたレベルシフト回路。
- 入力端と出力端とを接続された第１のインバータと、前記第１のインバータで発生した電圧をシフトする電圧シフト回路と、前記電圧バッファ回路の出力電圧を中心に信号を出力する増幅器と、前記第１のインバータと等しいしきい値電圧を持つ第２のインバータとを備えたレベルシフト回路。
- 信号入力する第１の入力端子および第２の入力端子と、前記入力端子を接続された差動トランジスタ対と、前記差動トランジスタ対に負荷となる第１の抵抗と、前記差動トランジスタ対の第１の出力端に電流を供給する第２の電流源と、前記差動トランジスタ対の第２の出力端に電流を供給する第３の電流源と、前記差動トランジスタ対の出力端に接続された第１および第２の負荷と、前記第１の負荷他端と第２の負荷他端とを接続してさらに出力端を接続された電圧シフト回路と、前記電圧シフト回路の入力端に入力端と出力端とを接続された第１のインバータと、差動トランジスタ対の第１の出力端と第２の電流源と第１の負荷との接続点に入力端を接続した第２のインバータと、差動トランジスタ対の第２の出力端と第３の電流源と第２の負荷との接続点に入力端を接続した第３のインバータとを備えたレベルシフト回路。
- コモンモードフィードバック回路を備えた請求項１のレベルシフト回路。
- 信号入力する第１の入力端子および第２の入力端子と、前記入力端子を接続された差動トランジスタ対と、前記差動トランジスタ対に負荷となる第１の抵抗と、前記差動トランジスタ対の第１の出力端に電流を供給する第２の電流源と、前記差動トランジスタ対の第２の出力端に電流を供給する第３の電流源と、前記差動トランジスタ対の出力端に接続された第１および第２の負荷と、前記第１の負荷他端と第２の負荷他端とを接続してさらに一方の入力端を接続し、出力を第１の電流源を構成するトランジスタに接続した増幅器と、前記増幅器の他方の入力端に入力端と出力端とを接続された第１のインバータと、差動トランジスタ対の第１の出力端と第２の電流源と第１の負荷との接続点に入力端を接続した第２のインバータと、差動トランジスタ対の第２の出力端と第３の電流源と第２の負荷との接続点に入力端を接続した第３のインバータとを備えたレベルシフト回路。
- 信号入力する第１の入力端子および第２の入力端子と、前記入力端子を接続された差動トランジスタ対と、前記差動トランジスタ対に負荷となる第１の抵抗と、前記差動トランジスタ対の第１の出力端に電流を供給する第２の電流源と、前記差動トランジスタ対の第２の出力端に電流を供給する第３の電流源と、前記差動トランジスタ対の出力端に接続された第１および第２の負荷と、前記第１の負荷他端と第２の負荷他端とを接続してさらに一方の入力端を接続し、出力を第２および第３の電流源を構成するそれぞれのトランジスタに接続した増幅器と、前記増幅器の他方の入力端に入力端と出力端とを接続された第１のインバータと、差動トランジスタ対の第１の出力端と第２の電流源と第１の負荷との接続点に入力端を接続した第２のインバータと、差動トランジスタ対の第２の出力端と第３の電流源と第２の負荷との接続点に入力端を接続した第３のインバータとを備えたレベルシフト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003064894A JP2004274564A (ja) | 2003-03-11 | 2003-03-11 | レベルシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003064894A JP2004274564A (ja) | 2003-03-11 | 2003-03-11 | レベルシフト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004274564A true JP2004274564A (ja) | 2004-09-30 |
Family
ID=33126072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003064894A Pending JP2004274564A (ja) | 2003-03-11 | 2003-03-11 | レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004274564A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008028533A (ja) * | 2006-07-19 | 2008-02-07 | Renesas Technology Corp | レシーバアンプ回路 |
| JP2009205605A (ja) * | 2008-02-29 | 2009-09-10 | Sanyo Electric Co Ltd | 電圧制御回路 |
| JP2010522503A (ja) * | 2007-03-19 | 2010-07-01 | クゥアルコム・インコーポレイテッド | Ｒｆ通信用線形トランスコンダクタ |
-
2003
- 2003-03-11 JP JP2003064894A patent/JP2004274564A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008028533A (ja) * | 2006-07-19 | 2008-02-07 | Renesas Technology Corp | レシーバアンプ回路 |
| JP2010522503A (ja) * | 2007-03-19 | 2010-07-01 | クゥアルコム・インコーポレイテッド | Ｒｆ通信用線形トランスコンダクタ |
| US8086207B2 (en) | 2007-03-19 | 2011-12-27 | Qualcomm Incorporated | Linear transconductor for RF communications |
| US8385872B2 (en) | 2007-03-19 | 2013-02-26 | Qualcomm Incorporated | Linear transconductor for RF communications |
| JP2009205605A (ja) * | 2008-02-29 | 2009-09-10 | Sanyo Electric Co Ltd | 電圧制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5779490B2 (ja) | 線形増幅回路 | |
| JP2011142173A (ja) | 制御回路及びレーザダイオード駆動回路 | |
| KR900008752B1 (ko) | 전류미러회로 | |
| JP6042117B2 (ja) | 定電圧電源装置 | |
| JPH0629832A (ja) | Ｅｃｌ回路 | |
| US3946325A (en) | Transistor amplifier | |
| JP2004274564A (ja) | レベルシフト回路 | |
| KR100695353B1 (ko) | 진폭 설정 회로 | |
| JP2008072234A (ja) | ドライバ回路 | |
| US20020084806A1 (en) | Low voltage bipolar logic and gate device | |
| JPS63318817A (ja) | レベル変換回路 | |
| JP4291658B2 (ja) | カレントミラー回路 | |
| US7579911B2 (en) | Semiconductor circuit | |
| JPH0851324A (ja) | バッファアンプ | |
| EP1624568A1 (en) | Symmetrical pulse signal generator | |
| JP2005323287A (ja) | 差動入力差動出力型増幅回路 | |
| JPH1127133A (ja) | 半導体集積回路 | |
| JP3553825B2 (ja) | 直流電圧レベルシフト回路 | |
| US7592794B2 (en) | Integrated low power received signal strength indicator (RSSI) with linear characteristic | |
| KR101390303B1 (ko) | 차동 대 단일단 변환기를 위한 장치 | |
| JP3060621B2 (ja) | 半導体レベル変換回路 | |
| JP2833926B2 (ja) | 制御回路 | |
| JPH03201809A (ja) | 差動出力回路 | |
| JP5350882B2 (ja) | 容量増倍回路 | |
| JPWO2013054474A1 (ja) | 出力バッファ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051222 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080212 |