JP2004266248A - キャパシタの形成方法および半導体装置の製造方法 - Google Patents
キャパシタの形成方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004266248A JP2004266248A JP2003349106A JP2003349106A JP2004266248A JP 2004266248 A JP2004266248 A JP 2004266248A JP 2003349106 A JP2003349106 A JP 2003349106A JP 2003349106 A JP2003349106 A JP 2003349106A JP 2004266248 A JP2004266248 A JP 2004266248A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- forming
- trench
- capacitor
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 88
- 238000000034 method Methods 0.000 title claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 196
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 196
- 239000010703 silicon Substances 0.000 claims abstract description 196
- 239000012535 impurity Substances 0.000 claims abstract description 165
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000009792 diffusion process Methods 0.000 claims description 61
- 238000010438 heat treatment Methods 0.000 claims description 29
- 238000000059 patterning Methods 0.000 claims description 10
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 238000005530 etching Methods 0.000 description 7
- 239000007790 solid phase Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000012808 vapor phase Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
【課題】キャパシタ容量を増大させるとともに工程数を抑制することが可能なキャパシタの形成方法および半導体装置の製造方法を提供する。
【解決手段】下部電極、キャパシタ絶縁膜24および上部電極を下層から順に積層してなるキャパシタの形成方法およびこのようなキャパシタを有する半導体装置の製造方法であって、基板11上に第1のシリコン膜21を形成する工程と、第1のシリコン膜21の表面に不純物を吸着させて不純物層22を形成する工程と、不純物層22の表面に第2のシリコン膜23を形成する工程と、第2のシリコン膜23を半球状グレイン化する工程と、熱処理を行うことで、不純物層22から第1のシリコン膜21および半球状グレイン化された第2のシリコン膜23に不純物を拡散させて下部電極を形成する工程とを有することを特徴とするキャパシタの形成方法および半導体装置の製造方法である。
【選択図】図1
【解決手段】下部電極、キャパシタ絶縁膜24および上部電極を下層から順に積層してなるキャパシタの形成方法およびこのようなキャパシタを有する半導体装置の製造方法であって、基板11上に第1のシリコン膜21を形成する工程と、第1のシリコン膜21の表面に不純物を吸着させて不純物層22を形成する工程と、不純物層22の表面に第2のシリコン膜23を形成する工程と、第2のシリコン膜23を半球状グレイン化する工程と、熱処理を行うことで、不純物層22から第1のシリコン膜21および半球状グレイン化された第2のシリコン膜23に不純物を拡散させて下部電極を形成する工程とを有することを特徴とするキャパシタの形成方法および半導体装置の製造方法である。
【選択図】図1
Description
本発明は、キャパシタの形成方法および半導体装置の製造方法に関し、特に、DRAMのトレンチキャパシタにおけるセルプレート電極を構成するシリコン膜の表面を半球状グレイン(Hemispherical Silicon Grain(HSG))化したキャパシタの形成方法および半導体装置の製造方法に関する。
近年の半導体デバイスの微細化に伴い、特にDRAMセルにおいては、キャパシタの占有面積が縮小される傾向にあり、キャパシタ容量の増加は厳しい状況にある。このような状況下において、キャパシタ構造を工夫することによるキャパシタ容量の増加の検討が行われており、基板にトレンチを形成し、そこにキャパシタを作り込むトレンチ型のキャパシタ構造や、電極表面のHSG化の検討が行われている。
トレンチ型のキャパシタ構造では、ディープトレンチ(DT)型のようにトレンチを深く形成して、トレンチ内に形成されるキャパシタ絶縁膜の表面積を増大させることでキャパシタ容量を増加させている。しかし、近年のセルデザインの微細化に伴い、深いトレンチを形成することは困難になってきている。
一方、電極表面のHSG化では、例えば、ノード電極材料であるリンドープトポリシリコンをHSG化し、ノード電極の表面に形成されるキャパシタ絶縁膜の表面積を増大させることでキャパシタ容量を増加させたシリンダ型キャパシタ等が開発されている。
ここでHSGはノンドープまたは低濃度の不純物が導入されたシリコン膜で形成されることが報告されており、HSG化された電極のグレイン(結晶粒)の内部は不純物が導入されていない空乏化状態となることが確認されている。このため、HSG化後にグレイン内に不純物を拡散させる必要がある。
このような不純物の拡散は、一般的に、気相拡散法や固相拡散法により行われている。また、気相拡散法や固相拡散法以外にも、高濃度の不純物が導入されたシリコン膜上にノンドープ非晶質シリコン膜を積層形成し、ノンドープ非晶質シリコン膜をHSG化した後、熱処理を行う方法も報告されている。この方法によれば、熱処理を行うことで下層のシリコン膜中の不純物がその上層に形成されたグレイン内に拡散される。
最近では、上述したような電極の表面のHSG化をDT型のキャパシタ構造に適用し、トレンチ内のセルプレート電極の表面をHSG化し、セルプレート電極上に形成するキャパシタ絶縁膜の表面積を増大させてキャパシタ容量を増加させる検討が行われている。
しかし、通常、トレンチキャパシタ構造を有するDRAMでは、基板にキャパシタを形成した後トランジスタを形成するため、例えば気相拡散法や固相拡散法により、トレンチ内のHSG化された電極のグレイン内に不純物を拡散させると、トレンチの上部側壁からトランジスタのウェル領域が形成される基板内に導電型の異なる不純物が拡散される。このため、ウェル領域とLDD(Lightly Doped Drain)との耐圧不良を引き起こすことになる。また、ウェル濃度を高く設定する必要が生じる。
そこで、不純物がトレンチの上部側壁から基板に拡散するのを防ぐため、トレンチ内にキャパシタを形成する前に、トレンチの上部側壁に絶縁膜からなるカラー酸化膜を形成する例が報告されている(例えば、特許文献1参照)。
しかし、キャパシタの形成前にトレンチ内の上部側壁のみに絶縁膜からなるカラー酸化膜を形成する場合には、例えばトレンチの内壁を覆うように基板上に絶縁膜を形成した後、リソグラフィー技術により、トレンチの上部側壁のみに絶縁膜を残存させるという煩雑な工程を行う必要があった。
また、高濃度の不純物が導入されたシリコン膜上のノンドープ非晶質シリコン膜をHSG化して、熱処理によりグレイン内に不純物を拡散させる方法をトレンチキャパシタに適用する場合には、高濃度の不純物が導入されたシリコン膜のカバレッジ性が悪く、DT型のトレンチの内壁を覆うように形成するのは困難であった。
上記課題を解決するために、本発明の第1のキャパシタの形成方法は、下部電極、キャパシタ絶縁膜および上部電極を下層から順に積層してなるキャパシタの形成方法であって、まず、第1工程では基板上に第1のシリコン膜を形成し、第2工程ではこの第1のシリコン膜の表面に不純物を吸着させて不純物層を形成する。次に、第3工程で不純物層の表面に第2のシリコン膜を形成した後、第4工程で第2のシリコン膜を半球状グレイン化する。その後、第5工程で熱処理を行うことで、不純物層から第1のシリコン膜および半球状グレイン化した第2のシリコン膜に不純物を拡散させて下部電極を形成することを特徴している。
このような第1のキャパシタの形成方法によれば、第1のシリコン膜、不純物層および第2のシリコン膜を下層から順に積層形成することで、不純物の拡散源が第1のシリコン膜と第2のシリコン膜との間に挟持された状態となる。その後、第2のシリコン膜を半球状グレイン化し、熱処理を行うことで、不純物層から第1のシリコン膜および第2のシリコン膜に不純物を拡散させて下部電極を形成することから、気相拡散法や固相拡散法により外側から第2のシリコン膜におけるグレイン内に不純物を導入しなくても、第1のシリコン膜と第2のシリコン膜との間の不純物層からグレイン内に不純物を導入して下部電極を形成することができる。
また、第3工程と第4工程との間、または第4工程と第5工程との間に、第1のシリコン膜、不純物層および第2のシリコン膜のパターニングを行う場合には、不純物の拡散源がパターン形成された部分にのみ存在した状態となることから、その後、熱処理を行い不純物を拡散させることで、不純物を拡散させる領域を限定することができる。
また、本発明の第1の半導体装置の製造方法は、トレンチの内壁に下部電極、キャパシタ絶縁膜および上部電極を積層してなるトレンチキャパシタを備えた半導体装置の製造方法でもあり、まず、第1工程では基板にトレンチを形成し、トレンチの下部領域の内壁に不純物の拡散領域を形成する。次に、第2工程ではトレンチの内壁を覆うように基板上に第1のシリコン膜を形成し、第3工程では第1のシリコン膜の表面に不純物を吸着させて不純物層を形成する。続いて、第4工程では不純物層の表面に第2のシリコン膜を形成し、第5工程では拡散領域を覆うとともにトレンチの上部側壁を露出させるように第1のシリコン膜、不純物層および第2のシリコン膜をパターニングする。次に、第6工程で第2のシリコン膜を半球状グレイン化した後、第7工程で熱処理を行うことで、不純物層から第1のシリコン膜および半球状グレイン化した第2のシリコン膜に不純物を拡散させて下部電極を形成することを特徴としている。
このような第1の半導体装置の製造方法によれば、トレンチの内壁に第1のシリコン膜、不純物層および第2のシリコン膜を下層から順に積層形成することで、不純物の拡散源が第1のシリコン膜と第2のシリコン膜との間に挟持された状態となる。その後、拡散領域を覆うとともにトレンチの上部側壁を露出させるように上記3層をパターニングし、第2のシリコン膜を半球状グレイン化した後、熱処理を行うことで、不純物を拡散させることから、気相拡散法や固相拡散法により外側から第2のシリコン膜におけるグレイン内に不純物を導入しなくても、第1のシリコン膜と第2のシリコン膜との間の不純物層からグレイン内に不純物を導入して下部電極を形成することができる。
また、第1のシリコン膜、不純物層および第2のシリコン膜を拡散領域を覆うとともにトレンチの上部側壁を露出させるようにパターニングすることで、不純物の拡散源が拡散領域上にのみ存在した状態となることから、その後の熱処理により、不純物を拡散させる領域を拡散領域上に限定することができる。このため、第1のシリコン膜、不純物層および第2のシリコン膜が除去されたトレンチの上部側壁から基板に不純物が拡散されるのを防ぐことができる。
しかも、拡散源となる不純物層は第1のシリコン膜の表面に不純物を吸着させただけの層であるため、深いトレンチ内であってもカバレッジ性の問題を生じることなく形成することができる。
また、本発明の第2のキャパシタの形成方法は、下部電極、キャパシタ絶縁膜および上部電極を下層から順に積層してなるキャパシタの形成方法であって、まず、第1工程では基板上に第1のシリコン膜を形成し、第2工程ではこの第1のシリコン膜の表面に不純物を吸着させて不純物層を形成する。次に、第3工程で不純物層の表面に半球状グレイン化した第2のシリコン膜を形成する。その後、第4工程で熱処理を行うことで、不純物層から第1のシリコン膜および第2のシリコン膜に不純物を拡散させて下部電極を形成することを特徴している。
このような第2のキャパシタの形成方法によれば、第1のシリコン膜、不純物層および半球状グレイン化した第2のシリコン膜を下層から順に積層形成し、熱処理を行うことで、不純物層から第1のシリコン膜および第2のシリコン膜に不純物を拡散させることから、上述した第1のキャパシタの形成方法と同様の作用、効果が得られる。
また、本発明の第2の半導体装置の製造方法は、トレンチの内壁に下部電極、キャパシタ絶縁膜および上部電極を積層してなるトレンチキャパシタを備えた半導体装置の製造方法でもあり、まず、第1工程では基板にトレンチを形成し、トレンチの下部領域の内壁に不純物の拡散領域を形成する。次に、第2工程ではトレンチの内壁を覆うように基板上に第1のシリコン膜を形成し、第3工程では第1のシリコン膜の表面に不純物を吸着させて不純物層を形成する。続いて、第4工程では不純物層の表面に半球状グレイン化した第2のシリコン膜を形成し、第5工程では、拡散領域を覆うとともにトレンチの上部側壁を露出させるように、第1のシリコン膜、不純物層および第2のシリコン膜をパターニングする。その後、第7工程で熱処理を行うことで、不純物層から第1のシリコン膜および第2のシリコン膜に不純物を拡散させて下部電極を形成し、下部電極、キャパシタ絶縁膜および上部電極とからなるトレンチキャパシタを形成することを特徴としている。
このような第2の半導体装置の製造方法によっても、トレンチの内壁に第1のシリコン膜、不純物層および半球状グレイン化した第2のシリコン膜を下層から順に積層形成し、拡散領域を覆うとともにトレンチの上部側壁を露出させるようにパターニングする。その後、熱処理を行うことで、不純物層から第1のシリコン膜および第2のシリコン膜に不純物を拡散させることから、上述した第1の半導体装置の製造方法と同様の作用、効果が得られる。
本発明の第1および第2のキャパシタの形成方法によれば、第2のシリコン膜におけるグレイン内に気相拡散法や固相拡散法により外側から不純物を導入しなくても、第1のシリコン膜と第2のシリコン膜との間の不純物層からグレイン内に不純物を導入した下部電極を得ることができる。
また、本発明の第1および第2の半導体装置の製造方法によれば、上記効果に加えて、拡散領域を覆うとともにトレンチの上部側壁を露出させるように第1のシリコン膜、不純物層および第2のシリコン膜をパターニングした後、熱処理を行い不純物を拡散させることで、不純物を拡散させる領域を拡散領域上に限定することができる。
したがって、上記3層が除去されたトレンチの上部側壁から基板に不純物が拡散されるのを防ぐことができる。これにより、基板に不純物が拡散されるのを防ぐために、従来のようにキャパシタを形成する前にトレンチにカラー酸化膜を形成しなくてもよく、工程数を抑制することができる。
また、不純物の拡散源となる不純物層は第1のシリコン膜の表面に不純物を吸着させただけの層であることから、深いトレンチ内であっても、第1のシリコン膜および第2のシリコン膜をカバレッジ性よく成膜することが可能である。
したがって、第2のシリコン膜をHSG化して不純物を導入し、第1のシリコン膜、第2のシリコン膜および拡散領域からなる下部電極を形成することで、トレンチ内に表面積を増大させたキャパシタの下部電極を形成することができる。これにより、下部電極表面に形成するキャパシタ絶縁膜の表面積を増大させることが可能であり、キャパシタ容量を増大させることができる。
この結果、キャパシタ容量を増大させることができるとともに、工程数を抑制することが可能となる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
(第1実施形態)
本発明の第1のキャパシタの形成方法および第1の半導体装置の製造方法に係る、DT型のトレンチキャパシタ構造を有する半導体装置の製造方法を、図1〜図3の製造工程断面図に示す。
(第1実施形態)
本発明の第1のキャパシタの形成方法および第1の半導体装置の製造方法に係る、DT型のトレンチキャパシタ構造を有する半導体装置の製造方法を、図1〜図3の製造工程断面図に示す。
まず、図1(a)に示すように、通常のトレンチを形成する技術と同様に、例えばシリコン基板からなる基板11上に、例えば酸化シリコン膜からなるエッチングストッパ膜12と、例えば窒化シリコン膜からなる無機マスク13とをこの順に積層形成する。このエッチングストッパ膜12と無機マスク13とは基板11にトレンチを形成する際のマスクとなる。
次に、通常のリソグラフィー技術により、無機マスク13とエッチングストッパ膜12とをエッチングしてトレンチを形成するための開口部13aを形成した後、さらに、基板11を例えば側壁テーパ形状となるように所定の深さまでエッチングして、トレンチ上部14aを形成する。
次いで、トレンチキャパシタの必要容量を得るために、エッチング条件を等方的に変化させて、基板11における上記トレンチ上部14aの底部に例えば断面楕円状の所定の深さのトレンチ下部14bを形成することで、上記トレンチ上部14aおよびトレンチ下部14bとからなるトレンチ14を形成する。
その後、例えば固相拡散法により、基板11におけるトレンチ下部14bの下部領域に拡散領域15を形成する。ここでの図示は省略したが、具体的には、トレンチ14の内壁を覆うように無機マスク13上に不純物として例えばヒ素(As)をドーピングした酸化シリコン膜を形成する。さらにトレンチ14内をレジストで埋め込み、レジストを所定の深さまで後退させた後、このレジストをマスクとして、露出された酸化シリコン膜を除去する。続いてレジストを除去した後、熱処理を行うことで、酸化シリコン膜中の不純物を基板11に拡散させて、不純物の拡散領域15を形成する。その後、この酸化シリコン膜を除去する。
次に、図1(b)に示すように、トレンチ14の内壁を覆うように、無機マスク13上に、例えばノンドープ非晶質シリコン膜からなる第1のシリコン膜21を形成する。ここでの成膜条件の一例としては、プロセスガスにシラン(SiH4)〔流量:250cm3/min〕を用い、成膜雰囲気内圧力を130Pa、成膜温度を510℃、成膜時間を5分27秒、成膜膜厚を5nmに設定する。なお、ガス流量は標準状態における体積流量を示すものとする。
なお、ここでは、第1のシリコン膜21がノンドープ非晶質シリコン膜であることとしたが、ノンドープポリシリコン膜であってもよい。ただし、第1のシリコン21をノンドープ非晶質シリコン膜とするとカバレッジ性が良好となるため好ましい。また、カバレッジ性に問題がなければ、第1のシリコン膜21は不純物が導入された非晶質シリコン膜またはポリシリコン膜であってもよい。
次に、第1のシリコン膜21の表面に、例えばAsからなる不純物を吸着させて、不純物層22を形成する。ここでの堆積条件の一例としては、プロセスガスに水素化ヒ素(AsH3)〔流量:500cm3/min〕とヘリウム(He)〔流量:500cm3/min〕とを用い、成膜雰囲気内圧力を66.5Pa、成膜温度を510℃、成膜時間を5分に設定する。
続いて、この不純物層22の表面に例えばノンドープ非晶質シリコン膜からなる第2のシリコン膜23を形成する。ここでの成膜条件の一例としては、プロセスガスにシラン(SiH4)〔流量:250cm3/min〕を用い、成膜雰囲気内圧力を130Pa、成膜温度を510℃、成膜時間を22分46秒、成膜膜厚を15nmに設定する。
なお、ここでは、第2のシリコン膜23がノンドープ非晶質シリコン膜であることとしたが、本発明はこれに限定されず、カバレッジ性が良好で、かつHSG化が可能であればよく、HSG化が可能な程度の不純物(例えばAs)が導入されていてもよい。
ここで、図1(b)におけるトレンチ14の底部において第1のシリコン膜21、不純物層22および第2のシリコン膜23が下層から順に積層形成された状態の要部拡大図を図1(c)に示す。本実施形態では、上述した第1のシリコン膜21、不純物層22および第2のシリコン膜23をin−situで連続して形成することとする。
また、ここでは第1のシリコン膜21を5nm、第2のシリコン膜23を15nmに設定することとしたが、第1のシリコン膜21および第2のシリコン膜23の膜厚は、トレンチ14(前記図1(b)参照)の寸法または後工程で形成するHSGグレインサイズにより適宜設定することとする。
続いて、図2(d)に示すように、トレンチ14の内部を埋め込むようにレジスト(図示省略)を塗付形成した後、レジストを基板11における拡散領域15の上面まで後退させる。その後、このレジストをマスクにして、例えば等方性ドライエッチングにより、露出された第2のシリコン膜23、その下層の不純物層22および第1のシリコン膜21を除去し、上記の3層が拡散領域15を覆うとともにトレンチ14の上部側壁を露出させるようにパターニングする。続いてトレンチ14内のレジストを除去する。
次に、図2(e)に示すように、既知のHSG化技術により、第2のシリコン膜23をHSG化することで、不純物層22上に選択的にHSG31を形成する。ここでのHSG化条件としては、プロセスガスにSiH4〔流量:20cm3/min〕を用い、処理温度を560度、処理時間25分で第2のシリコン膜23に核を形成した後、同一温度で7分間この核を成長させることとする。
この工程により第2のシリコン膜23がHSG化され、HSG31が形成される。ここで、図2(e)におけるトレンチ14底部の第1のシリコン膜21、不純物層22、HSG化された第2のシリコン膜23の積層状態を、図2(f)の要部拡大図に示す。
なお、ここでは第2のシリコン膜23が全体的にHSG化されることとしたが、本発明はこれに限定されず、第2のシリコン膜23の表面にHSG31が形成された形状であってもよい。
また、本実施形態では、拡散領域15を覆うとともにトレンチ14の上部側壁を露出させるように第1のシリコン膜21、不純物層22および第2のシリコン膜23をパターニングした後、第2のシリコン膜23をHSG化する例について説明したが、第2のシリコン膜23をHSG化する際に基板11へ不純物が拡散されなければ、第1のシリコン膜21、不純物層22および第2のシリコン膜23を積層形成し、第2のシリコン膜23をHSG化した後、パターニングしてもよい。
この後の工程は、既知のトレンチキャパシタの製造工程と同様に行われる。すなわち、図3(g)に示すように、HSG化された第2のシリコン膜23の表面およびトレンチ14の内壁を覆うように、無機マスク13上に例えば窒化シリコン膜からなるキャパシタ絶縁膜24を成膜する。その後、トレンチ14を埋め込むように、キャパシタ絶縁膜24上に、例えばAsが導入されたポリシリコン膜からなる導電性膜25を成膜する成膜工程と、エッチバック工程とを繰り返すことで、トレンチ下部14bを導電性膜25で埋め込む。この際、最初のエッチバック工程で、導電性膜25とともにキャパシタ絶縁膜24も除去されるため、少なくともキャパシタ絶縁膜24がHSG化された第2のシリコン膜23を覆う状態を維持するように、最初のエッチバック工程を行う。
次に、図3(h)に示すように、露出されたトレンチ上部14aの側壁をクリーニングした後、トレンチ上部14aの内壁を覆うように、例えばSiO2からなるカラー酸化膜26を形成し、エッチバック工程を行って、トレンチ上部14aの側壁のみにカラー酸化膜26を残存させる。
その後、通常のリソグラフィーおよびエッチングを行うことにより、トレンチ上部14aの側壁上部14a’を覆うカラー酸化膜26をエッチング除去し、側壁上部14a’を露出させる。次に、トレンチ上部14a内に導電性膜25を埋め込んで、トレンチ14内の導電性膜25で構成される上部電極(ノード電極)を形成する。
以下、通常のDRAMプロセスを経てDRAMを形成する。DRAMにおけるトランジスタの形成の際、基板11に不純物を拡散させてトランジスタの拡散層32を形成するための熱処理により、不純物層22から第1のシリコン膜21およびHSG化された第2のシリコン膜23に不純物が拡散される。これにより、不純物が導入された第1のシリコン膜21’と第2のシリコン膜23’と拡散領域15とで構成される下部電極(セルプレート電極)を形成する。また、トランジスタの拡散層32と上部電極とがトレンチ上部14aの側壁上部14a’を介して接続されるようにトランジスタを形成する。
このようなトレンチキャパシタ構造を有する半導体装置の製造方法によれば、トレンチ14の内壁に第1のシリコン膜21、不純物層22および第2のシリコン膜23を下層から順に積層形成し、拡散領域15を覆うとともにトレンチ14の上部側壁を露出させるように上記3層をパターニングする。その後、熱処理を行うことで、不純物層22から第1のシリコン膜21および半球状グレイン化した第2のシリコン膜23に不純物を拡散させることから、気相拡散法や固相拡散法により外側から第2のシリコン膜23のHSG31内に不純物を導入しなくても、第1のシリコン膜21と第2のシリコン膜23との間の不純物層22からHSG31内に不純物を導入して下部電極を形成することができる。
また、第1のシリコン膜21、不純物層22および第2のシリコン膜23をパターニングすることで、不純物の拡散源が拡散領域15上にのみ存在した状態とすることから、その後、熱処理を行い不純物を拡散させることで、不純物を拡散させる領域を拡散領域15上に限定することができる。
したがって、第1のシリコン膜21、不純物層22および第2のシリコン膜23が除去されたトレンチ14の上部側壁から基板11に不純物が拡散されるのを防ぐことができる。これにより、基板11に不純物が拡散されるのを防ぐために、従来のようにキャパシタを形成する前にトレンチ上部14aにカラー酸化膜26を形成しなくてもよく、工程数を抑制することができる。
また、第1のシリコン膜21および第2のシリコン膜23にノンドープ非晶質シリコン膜を用いており、不純物の拡散源となる不純物層22は第1のシリコン膜21の表面に吸着させただけの層であることから、トレンチ14の内壁に、第1のシリコン膜21および第2のシリコン膜23をカバレッジ性よく成膜することが可能である。
したがって、第2のシリコン膜23をHSG化して不純物を導入し、第1のシリコン膜21’、第2のシリコン膜23’および拡散領域15からなる下部電極を形成することで、トレンチ14内に表面積を増大させたキャパシタの下部電極を形成することができる。これにより、下部電極表面に形成するキャパシタ絶縁膜24の表面積を増大させることが可能であり、キャパシタ容量を増大させることができる。
また、トレンチ14内に上部電極を形成した後、基板11に不純物を拡散させてトランジスタの拡散層32を形成する際の熱処理により、不純物層22から第1のシリコン膜21および第2のシリコン膜23に不純物を拡散させることで、工程数をさらに抑制することができる。
この結果、キャパシタ容量を増大させることができるとともに、工程数を抑制することが可能となる。
なお、本実施形態では、基板11に不純物を拡散させてトランジスタの拡散層32を形成する際の熱処理により、不純物層22から第1のシリコン膜21および第2のシリコン膜23に不純物を拡散させることとしたが、図2(e)を用いて説明した第2のシリコン膜23のHSG化工程の際に、不純物層22から第1のシリコン膜21に不純物が拡散され、第1のシリコン膜21’となってもよい。この場合には、トランジスタの拡散層32を形成する際の熱処理より、第1のシリコン膜21’からHSG化された第2のシリコン膜23に不純物が拡散されて第2のシリコン膜23’となる。
(第2実施形態)
本実施形態では本発明の第2のキャパシタの形成方法および第2の半導体装置の製造方法に係る、DT型のトレンチキャパシタ構造を有する半導体装置の製造方法を、図4〜図5の製造工程断面図を用いて説明する。なお、不純物層22を形成するまでの工程は第1実施形態で図1を用いて説明した工程と同様とし、不純物層22が形成された状態を図4(a)に示す。
本実施形態では本発明の第2のキャパシタの形成方法および第2の半導体装置の製造方法に係る、DT型のトレンチキャパシタ構造を有する半導体装置の製造方法を、図4〜図5の製造工程断面図を用いて説明する。なお、不純物層22を形成するまでの工程は第1実施形態で図1を用いて説明した工程と同様とし、不純物層22が形成された状態を図4(a)に示す。
図4(a)に示すように、第1のシリコン膜21の表面に不純物層22を形成した後、図4(b)に示すように、例えばLP−CVD法により、シリコンが非晶質状態から結晶状態になる遷移領域の温度(例えば570℃)で、不純物層22の表面にHSG化した第2のシリコン膜23を形成する。
次に、図5(c)に示すように、トレンチ14の内部を埋め込むようにレジスト(図示省略)を塗付形成した後、レジストをトレンチ14の内壁に形成された拡散領域15の上面まで後退させる。その後、このレジストをマスクにして、例えば等方性ドライエッチングにより、露出された第2のシリコン膜23、その下層の不純物層22および第1のシリコン膜21を除去する。続いてトレンチ14内のレジストを除去する。
この後は図5(d)に示すように、第1実施形態と同様に、既知の方法でトレンチ14内にキャパシタ絶縁膜24、カラー酸化膜26、導電性膜25からなる上部電極の形成を行う。その後、既知の方法で基板11にトランジスタを形成する。この基板11に不純物を拡散させてトランジスタの拡散層32を形成するための熱処理により、不純物層22(図5(c)参照)から第1のシリコン膜21および第2のシリコン膜23に不純物が拡散され、不純物が導入された第1のシリコン膜21’、第2のシリコン膜23’および拡散領域15から構成されるトレンチキャパシタの下部電極が形成される。
このようなキャパシタの形成方法および半導体装置の製造方法によっても、トレンチ14の内壁に第1のシリコン膜21、不純物層22および半球状グレイン化した第2のシリコン膜23を下層から順に積層形成し、拡散領域15を覆うとともにトレンチ14の上部側壁を露出させるようにパターニングする。その後、熱処理を行うことで、不純物層22から第1のシリコン膜21および第2のシリコン膜23に不純物を拡散させることから、第1実施形態と同様の効果を奏することができる。
11…基板、14…トレンチ、15…拡散領域、21…第1のシリコン膜、22…不純物層、23…第2のシリコン膜、24…キャパシタ絶縁膜、31…半球状グレイン(HSG)、32…拡散層
Claims (10)
- 下部電極、キャパシタ絶縁膜および上部電極を下層から順に積層してなるキャパシタの形成方法であって、
基板上に第1のシリコン膜を形成する第1工程と、
前記第1のシリコン膜の表面に不純物を吸着させて不純物層を形成する第2工程と、
前記不純物層の表面に第2のシリコン膜を形成する第3工程と、
前記第2のシリコン膜を半球状グレイン化する第4工程と、
熱処理を行うことで、前記不純物層から前記第1のシリコン膜および半球状グレイン化された前記第2のシリコン膜に前記不純物を拡散させて下部電極を形成する第5工程とを有する
ことを特徴とするキャパシタの形成方法。 - 前記第3工程と前記第4工程との間、または前記第4工程と前記第5工程との間に、
前記第1のシリコン膜、不純物層および第2のシリコン膜をパターニングする工程を行う
ことを特徴とする請求項1記載のキャパシタの形成方法。 - トレンチの内壁に下部電極、キャパシタ絶縁膜および上部電極を下層から順に積層してなるトレンチキャパシタを備えた半導体装置の製造方法であって、
基板にトレンチを形成し、当該トレンチの下部領域の内壁に不純物の拡散領域を形成する第1工程と、
前記トレンチの内壁を覆うように前記基板上に第1のシリコン膜を形成する第2工程と、
前記第1のシリコン膜の表面に不純物を吸着させて不純物層を形成する第3工程と、
前記不純物層の表面に第2のシリコン膜を形成する第4工程と、
前記拡散領域を覆うとともに前記トレンチの上部側壁を露出させるように、前記第1のシリコン膜、不純物層および第2のシリコン膜をパターニングする第5工程と、
前記第2のシリコン膜を半球状グレイン化する第6工程と、
熱処理を行うことで、前記不純物層から前記第1のシリコン膜および半球状グレイン化された前記第2のシリコン膜に不純物を拡散させて下部電極を形成する第7工程とを有する
ことを特徴とする半導体装置の製造方法。 - 前記第6工程の後に、前記基板にトランジスタを形成する工程を行い、
前記トレンチキャパシタの上部電極と前記トレンチの上部側壁を介して接続するように、前記トランジスタの拡散層を形成する
ことを特徴とする請求項3記載の半導体装置の製造方法。 - 前記第6工程の後に、前記基板にトランジスタを形成する工程を行い、
前記第7工程は、前記基板に不純物を拡散させてトランジスタの拡散層を形成するための熱処理と同工程で行う
ことを特徴とする請求項4記載の半導体装置の製造方法。 - 下部電極、キャパシタ絶縁膜および上部電極を下層から順に積層してなるキャパシタの形成方法であって、
基板上に第1のシリコン膜を形成する第1工程と、
前記第1のシリコン膜の表面に不純物を吸着させて不純物層を形成する第2工程と、
前記不純物層の表面に半球状グレイン化した第2のシリコン膜を形成する第3工程と、
熱処理を行うことで、前記不純物層から前記第1のシリコン膜および前記第2のシリコン膜に前記不純物を拡散させて下部電極を形成する第4工程とを有する
ことを特徴とするキャパシタの形成方法。 - 前記第3工程と前記第4工程との間に
前記第1のシリコン膜、不純物層および第2のシリコン膜をパターニングする工程を行う
ことを特徴とする請求項6記載のキャパシタの形成方法。 - トレンチの内壁に下部電極、キャパシタ絶縁膜および上部電極を下層から順に積層してなるトレンチキャパシタを備えた半導体装置の製造方法であって、
基板にトレンチを形成し、当該トレンチの下部領域の内壁に不純物の拡散領域を形成する第1工程と、
前記トレンチの内壁を覆うように前記基板上に第1のシリコン膜を形成する第2工程と、
前記第1のシリコン膜の表面に不純物を吸着させて不純物層を形成する第3工程と、
前記不純物層の表面に半球状グレイン化した第2のシリコン膜を形成する第4工程と、
前記拡散領域を覆うとともに前記トレンチの上部側壁を露出させるように第1のシリコン膜、不純物層および第2のシリコン膜をパターニングする第5工程と、
熱処理を行うことで、前記不純物層から前記第1のシリコン膜および前記第2のシリコン膜に不純物を拡散させて下部電極を形成する第6工程とを有する
ことを特徴とする半導体装置の製造方法。 - 前記第5工程の後に、前記基板にトランジスタを形成する工程を行い、
前記トレンチキャパシタの上部電極と前記トレンチの上部側壁を介して接続するように、前記トランジスタの拡散層を形成する
ことを特徴とする請求項8記載の半導体装置の製造方法。 - 前記第5工程の後に、前記基板にトランジスタを形成する工程を行い、
前記第6工程は、前記基板に不純物を拡散させてトランジスタの拡散層を形成するための熱処理と同工程で行う
ことを特徴とする請求項9記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003349106A JP2004266248A (ja) | 2003-02-14 | 2003-10-08 | キャパシタの形成方法および半導体装置の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003035941 | 2003-02-14 | ||
JP2003349106A JP2004266248A (ja) | 2003-02-14 | 2003-10-08 | キャパシタの形成方法および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004266248A true JP2004266248A (ja) | 2004-09-24 |
Family
ID=33133962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003349106A Pending JP2004266248A (ja) | 2003-02-14 | 2003-10-08 | キャパシタの形成方法および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004266248A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006319232A (ja) * | 2005-05-16 | 2006-11-24 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2021158256A (ja) * | 2020-03-27 | 2021-10-07 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2003
- 2003-10-08 JP JP2003349106A patent/JP2004266248A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006319232A (ja) * | 2005-05-16 | 2006-11-24 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2021158256A (ja) * | 2020-03-27 | 2021-10-07 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
JP7396947B2 (ja) | 2020-03-27 | 2023-12-12 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000049304A (ja) | 高集積dramセルキャパシタ及びその製造方法 | |
JP2930016B2 (ja) | 半導体装置の製造方法 | |
JP2003347430A (ja) | 王冠構造のキャパシタを有する半導体集積回路装置およびその製造方法 | |
JPH0653412A (ja) | 半導体記憶装置およびその製造方法 | |
US20110121377A1 (en) | Reservoir capacitor of semiconductor device and method for fabricating the same | |
JP4257343B2 (ja) | 半導体装置の製造方法 | |
JP4437301B2 (ja) | 半導体装置の製造方法 | |
US20060163638A1 (en) | Semiconductor device and method for fabricating the same | |
JPH10189895A (ja) | 半導体装置の製造方法 | |
JP2008042075A (ja) | 半導体記憶装置及びその製造方法 | |
JPH1065122A (ja) | 半導体装置およびその製造方法 | |
KR20110135768A (ko) | 반도체 소자의 제조방법 | |
JP2004266248A (ja) | キャパシタの形成方法および半導体装置の製造方法 | |
JP2004040117A (ja) | ダマシーンゲート及びエピタキシャル工程を利用した半導体メモリー装置及びその製造方法 | |
JPH10242417A (ja) | 半導体装置及びその製造方法 | |
JP3425575B2 (ja) | 半導体装置の製造方法 | |
US6245633B1 (en) | Fabrication method for a double-side double-crown stacked capacitor | |
JP3305483B2 (ja) | 半導体装置及びその製造方法 | |
JPH0917968A (ja) | 半導体装置とその製造方法 | |
JP2009170637A (ja) | 半導体記憶装置の製造方法および半導体記憶装置 | |
JP2008153439A (ja) | 半導体装置及び半導体装置の製造方法 | |
US6400022B1 (en) | Semiconductor device and fabrication process therefor and capacitor structure | |
JP2005051045A (ja) | 半導体装置の製造方法および半導体装置 | |
JPH04267558A (ja) | 半導体装置 | |
JP2000049302A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090310 |