JP2004253599A - パネル型表示装置とその製造方法および製造装置 - Google Patents
パネル型表示装置とその製造方法および製造装置 Download PDFInfo
- Publication number
- JP2004253599A JP2004253599A JP2003042148A JP2003042148A JP2004253599A JP 2004253599 A JP2004253599 A JP 2004253599A JP 2003042148 A JP2003042148 A JP 2003042148A JP 2003042148 A JP2003042148 A JP 2003042148A JP 2004253599 A JP2004253599 A JP 2004253599A
- Authority
- JP
- Japan
- Prior art keywords
- laser
- pixel
- insulating substrate
- display device
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 196
- 239000013078 crystal Substances 0.000 claims abstract description 192
- 239000010408 film Substances 0.000 claims abstract description 131
- 239000010409 thin film Substances 0.000 claims abstract description 79
- 230000002093 peripheral effect Effects 0.000 claims abstract description 69
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 46
- 238000000137 annealing Methods 0.000 claims description 117
- 230000003287 optical effect Effects 0.000 claims description 68
- 238000005224 laser annealing Methods 0.000 claims description 66
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 55
- 230000010355 oscillation Effects 0.000 claims description 31
- 239000004973 liquid crystal related substance Substances 0.000 claims description 27
- 230000001678 irradiating effect Effects 0.000 claims description 24
- 239000010410 layer Substances 0.000 claims description 20
- 238000012546 transfer Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000011159 matrix material Substances 0.000 claims description 10
- 230000005284 excitation Effects 0.000 claims description 9
- 230000007246 mechanism Effects 0.000 claims description 5
- 230000003746 surface roughness Effects 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 37
- 229910052710 silicon Inorganic materials 0.000 abstract description 37
- 239000010703 silicon Substances 0.000 abstract description 37
- 239000007787 solid Substances 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract 1
- 239000011521 glass Substances 0.000 description 47
- 230000015572 biosynthetic process Effects 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 238000001259 photo etching Methods 0.000 description 8
- 238000002844 melting Methods 0.000 description 6
- 230000008018 melting Effects 0.000 description 6
- 239000013307 optical fiber Substances 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 239000011324 bead Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 239000003086 colorant Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000007711 solidification Methods 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000010349 pulsation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02683—Continuous wave laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02609—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- High Energy & Nuclear Physics (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】画素部に均一な特性のトランジスタを有し、駆動回路を含めた周辺回路部には特性の優れたトランジスタ有する表示装置を得る。
【解決手段】非晶質シリコン膜が形成された絶縁基板１００の全面に線状あるいは矩形状に形成した固体パルスレーザを走査・照射して画素領域を形成するための均一な微細多結晶シリコン膜１０３とし、さらに線状に形成し時間変調した連続発振固体レーザ１０４を画素領域の周辺に走査・照射することで当該走査方向に結晶を成長させた多結晶シリコン膜として駆動回路を含む周辺回路領域１０５、１０６、１０７とする。均一な微細多結晶シリコン膜１０３に画素部薄膜トランジスタと作り込み、周辺回路領域１０５、１０６、１０７に駆動回路やインターフェース回路を作り込んでパネル型表示装置の一方の基板とする。
【選択図】 図７
【解決手段】非晶質シリコン膜が形成された絶縁基板１００の全面に線状あるいは矩形状に形成した固体パルスレーザを走査・照射して画素領域を形成するための均一な微細多結晶シリコン膜１０３とし、さらに線状に形成し時間変調した連続発振固体レーザ１０４を画素領域の周辺に走査・照射することで当該走査方向に結晶を成長させた多結晶シリコン膜として駆動回路を含む周辺回路領域１０５、１０６、１０７とする。均一な微細多結晶シリコン膜１０３に画素部薄膜トランジスタと作り込み、周辺回路領域１０５、１０６、１０７に駆動回路やインターフェース回路を作り込んでパネル型表示装置の一方の基板とする。
【選択図】 図７
Description
【０００１】
【発明の属する技術分野】
本発明は、パネル型の表示装置に係り、特に当該表示装置を構成する絶縁基板上に形成された非晶質または多結晶半導体膜にレーザ光を照射して膜質を改善し、あるいは結晶粒を拡大した半導体膜として、画素領域と周辺回路領域におけるそれぞれの薄膜トランジスタ等のアクティブ素子の特性を最適化、高精細かつ高品質の表示を可能とした表示装置とその製造方法および製造装置に関する。
【０００２】
【従来の技術】
液晶表示装置や有機発光表示装置などの、所謂アクティブ駆動のパネル型表示装置では、当該パネルを構成する一方の基板（アクティブ基板または薄膜トランジスタ（ＴＦＴ）基板）に半導体膜で構成した薄膜トランジスタ等のアクティブ素子を有する。例えば、ガラスや溶融石英などを好適とする二枚の基板間に液晶を封止した液晶パネルでは、当該基板上の非晶質シリコン膜で形成された薄膜トランジスタで駆動されるマトリクス配列された多数の画素を上記薄膜トランジスタのスイッチングによりオン・オフすることで二次元の画像を形成している。この基板上に画素を駆動する薄膜トランジスタを画素トランジスタとも称する。そして、画素トランジスタは基板の周辺（周辺回路部）に設置した駆動回路（以下、ドライバ回路とも称し、ドライバ回路を構成する薄膜トランジスタをドライバトランジスタとも称する）により選択されて表示信号が供給され、これを当該画素トランジスタの出力電極に接続された画素電極に印加して点灯する。
【０００３】
現在では、ドライバ回路を含む周辺回路は集積回路チップとして基板の画素領域（表示領域）の周辺に搭載されているのが一般的である。このドライバ回路を画素トランジスタと同時に基板の周辺回路部に形成することが可能になれば、いわゆるシステムイン（システム・イン・パネル）が実現でき、飛躍的な製造コスト低減および信頼性の向上が期待できる。しかし、現状ではトランジスタの能動層を形成するシリコン膜（半導体膜）は結晶性が悪いため、移動度に代表される薄膜トランジスタの性能が低く、高速・高機能が要求される回路の製作は困難である。これら高速・高機能の回路を製作するためには、高移動度薄膜トランジスタを必要とし、これを実現するためにシリコン薄膜の結晶性を改善する必要がある。
【０００４】
この結晶性改善の手法として、従来からエキシマレーザアニールが注目を浴びている。この方法はガラスなどの絶縁基板（以下、単に基板とも称する）上に形成された非晶質シリコン膜（移動度は１ｃｍ２ ／Ｖｓ以下）にエキシマレーザを照射して、非晶質シリコン膜を多結晶シリコン膜に変化させることで移動度を改善するものである。しかしながら、エキシマレーザの照射により得られた多結晶シリコン膜は、その結晶粒径が数１００ｎｍ程度、移動度も１００ｃｍ２ ／Ｖｓ程度であり、液晶パネルを駆動するドライバ回路などに適用するには性能不足である。
【０００５】
これを解決する方法として、「非特許文献１」に記載された連続発振レーザによるアニール技術、また「特許文献１」に記載されたエキシマレーザで結晶核を発生させ、パルスＹＡＧレーザの高調波で結晶を成長させる技術が提案されている。
【０００６】
【非特許文献１】
Ｆ．Ｔａｋｅｕｃｈｉ 等「Ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ｐｏｌｙ−Ｓｉ ＴＦＴｓ ｆａｂｒｉｃａｔｅｄ ｂｙ ａ Ｓｔａｂｌｅ Ｓｃａｎｎｉｎｇ ＣＷ Ｌａｓｅｒ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ」、ＡＭ−ＬＣＤ ’０１（ＴＦＴ４−３）
【特許文献１】
特開２００２−２７０５０５号公報
【０００７】
【発明が解決しようとする課題】
上記「非特許文献１」に記載の従来技術では、ダイオード励起連続発振ＹＶＯ４ レーザの第二高調波を、ガラス基板上に形成した非晶質シリコン薄膜上を走査して結晶成長させることで、５００ｃｍ２ ／Ｖｓを越える移動度を得ている。この程度の移動度が得られると、十分な性能のドライバ回路を形成することができ、システム・オン・パネルが実現できる。しかしながら、ここで用いているダイオード励起連続発振ＹＶＯ４ レーザの第二高調波は、現在市販されている装置の出力が最大でも１０Ｗ程度と小さく、基板全面をアニールするにはスループットが問題になる。更に、連続発振レーザの照射を継続すると、結晶成長方向が乱れたり、基板への熱蓄積によって溶融したシリコンが表面張力により凝集して、均一な膜として存在できなくなる現象が発生する。
【０００８】
また、上記「特許文献１」に記載の従来技術では、非晶質（アモルファス）材料層（非晶質シリコン膜）を全面に形成した基板の画素領域及び周辺回路領域にエキシマレーザを照射し、非晶質材料層に結晶核を発生させて結晶粒に成長させる。そして、周辺回路領域にのみＬＤ（レーザ・ダイオード）励起固体レーザのパルス光を更に照射して結晶粒を成長させている。しかしながら、画素領域に照射されるエキシマレーザは出力が大きい反面、有害なガスを使用することから、その処理を含め製造装置に膨大な運転コストがかかる。また、エキシマレーザは、そのパルス毎のエネルギにバラツキが大きく、出力及びエネルギ密度分布が時間とともに変化するため、基板全面を均一にアニールすることが難しい。このため、エキシマレーザを照射して形成された多結晶シリコン膜で形成した薄膜トランジスタには特性のばらつきが大きく、これを用いて最終的に得られる液晶表示装置等の表示装置の品質向上には限界がある。
【０００９】
本発明の目的は、上記した従来技術の欠点を解決して、画素領域および周辺回路領域における各薄膜トランジスタに要求される特性を実現して高品質の表示画像を実現した表示装置とその製造方法および製造装置を提供することにある。すなわち、画素領域の薄膜トランジスタ（画素トランジスタ）を表示領域にわたって均一な特性とし、周辺回路部の薄膜トランジスタ（ドライバトランジスタ）は移動度を改善することでそれぞれの機能に応じた特性とする。このような薄膜トランジスタで構成した画素回路とドライバ回路を作り込んだ基板をアクティブ基板として表示装置を構成する。また、製造装置の運転コストを低減し、スループットを確保しつつ画素領域と周辺回路部を有するシステム・イン・パネルを実現する。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明による表示装置は、固体パルスレーザでアニールを行って特性の揃った多結晶シリコン膜で画素トランジスタを形成した画素領域を有し、ＬＤ励起固体パルスレーザでアニールを行った後、ＬＤ励起連続発振レーザを時間変調して照射することで実質的に単結晶と同性能の多結晶シリコン膜で形成したドライバトランジスタを用いた周辺回路部を有するアクティブ基板で構成される。
【００１１】
また、上記目的を達成するために、本発明は、レーザアニール装置で構成した製造装置を用いて基板上の画素領域に対しては固体パルスレーザ光を照射して特性の揃った多結晶シリコン膜とし、駆動回路を含む周辺回路が形成される領域には固体パルスレーザ光を照射した後に時間変調した固体レーザ連続発振光を照射する。こうして処理した半導体膜に薄膜トランジスタを作り込む。これにより、画素領域では特性のそろった多結晶シリコン膜で画素トランジスタを形成し、周辺回路部では特性が優れ、実質的に単結晶と同性能の多結晶シリコン膜でドライバトランジスタを形成することで、製造装置の運転コストを低減して十分なスループットで表示装置を製造することができる。
【００１２】
上記のレーザアニール装置を有する製造装置は、ＬＤ励起固体パルスレーザをレーザ源とした画素領域アニールステーションと、ＬＤ励起連続発振レーザをレーザ源とした駆動回路を含む周辺回路部アニールステーションを有し、両者は必要に応じて大気から隔離が可能な基板搬送部で結合されて構成される。
【００１３】
また、本発明のパネル型表示装置は、上記レーザアニール装置を有する製造装置を用いて上記レーザアニール方法を適用して製造された均一な微細多結晶からなる画素領域と高性能シリコン薄膜から構成された駆動回路を含む周辺回路部で構成され。
【００１４】
なお、本発明は上記の構成および後述する発明の実施の形態に記載された構成に限定されるものではなく、液晶表示装置や有機エレクトロルミネッセンス表示装置、その他のアクティブ駆動されるパネル型表示装置等、本発明の技術思想を逸脱することなく、種々の適用と変更が可能であることが言うまでもない。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について、実施例の図面を参照して詳細に説明する。なお、本発明の理解を容易にするため、先ず製造方法および製造装置の実施例から説明する。図１は本発明による表示装置の製造方法の第一実施例を適用する製造装置を構成するレーザアニール装置の全体構成を示す模式図である。このレーザアニール装置は、絶縁基板（以下、ガラス基板を用いるものとし、単に基板とも称する）を格納するための複数のカセット１、２、３、４を設置するためのカセット設置台５、基板をカセット１あるいは２あるいは３あるいは４とロードロック室９の間で搬送するためのロボット６、ロボット６の走行領域７、ゲートバルブ８で結合されたロードロック室９と搬送室１０、ゲートバルブ１２で搬送室１０と結合された画素領域（以下、画素部とも称する）アニール室１３、それぞれゲートバルブ１４、１６で搬送室１０と結合された駆動回路部（以下、周辺回路領域とも称する）アニール室１５および１７、画素部アニール室１３に設置された画素部アニール用レーザ照射光学系２１および２１’、駆動回路部アニール室１５と１７に設置された駆動回路部アニール用レーザ照射光学系２２、２２’、２３、２３’から構成されている。なお、画素部は基板の中央領域の大部分を占め、駆動回路部は画素部の外側で基板の外周に沿った領域にある。
【００１６】
図２は図１における画素部アニール室の構成例を模式的に示す斜視図である。画素部アニール室１３は、内部に基板３３が載置される、所謂ＸＹステージ３２が設置されたチャンバ３１、チャンバ３１の上方に位置調整機構３４を介してＸＹＺ（縦方向：Ｘ、横方向：Ｙ、高さ方向：Ｚ）に位置調整可能に設置された光学筐体３５と３５’、および光学筐体３５と３５’内のそれぞれに設置された固体レーザ発振器３６と３６’に光ファイバ４７と４７’でそれぞれ結合されて光学筐体３５と３５’のそれぞれの外におかれた励起用ＬＤを含むＬＤ電源３７と３７’が設置されている。
【００１７】
図３は図１における画素部アニール用レーザ照射光学系の構成例を説明する模式図である。画素部アニール用レーザ照射光学系２１と２１’は同様の構成であるのでここでは画素部アニール用レーザ照射光学系２１で説明る。図３に示すように、画素部アニール用レーザ照射光学系２１は、基板の画素部をアニールするためのレーザ光４６を発振させる固体レーザ発振器３６、透過率可変フィルタ４１、ビームホモジナイザ４２、シリンドリカルレンズ４３、可変矩形スリット４４、着脱可能なマスク４８、対物レンズ４５、観察用ＣＣＤカメラ４９から構成され、光学筐体３５内に格納されている。固体レーザ発振器３６は励起用電源３７内に設置されたＬＤと光ファイバ４７で結合され、励起される。
【００１８】
図４は図１におけるアニール室のレーザアニール装置を構成する駆動回路部アニール室の構成を模式的に説明する斜視図である。駆動回路部アニール室１５、１７は図４に示すように、内部に基板５３が載置されるＸＹステージ５２が設置されたチャンバ５１、チャンバ５１上方に位置調整機構５４を介してＸＹＺに位置調整可能に設置された光学筐体５５と５５’、光学筐体５５と５５’内に設置された固体レーザ発振器５６と５６’に光ファイバで結合されて光学筐体５５と５５’の外におかれた励起用ＬＤを含むＬＤ電源５７と５７’で構成されている。
【００１９】
図５は図１における駆動回路部アニール用レーザ照射光学系の構成を説明する模式図である。駆動回路部アニール用レーザ照射光学系２２’と２３’は同様の構成であるので、ここでは駆動回路部アニール用レーザ照射光学系２２および２３で説明する。図５に示すように、駆動回路部アニール用レーザ照射光学系２２および２３は、駆動回路を含む周辺回路部をアニールするためのレーザ光６５を発振させる固体レーザ発振器５６、透過率可変フィルタ６１、ＥＯモジュレータ６８ビームホモジナイザ６２、シリンドリカルレンズ６３、可変矩形スリット６４、対物レンズ６６、観察用ＣＣＤカメラ６７から構成され、光学筐体５５、５５’内に格納されている。固体レーザ発振器５６は、励起用電源５７内に設置されたＬＤと光ファイバ６９で結合されて励起される。
【００２０】
次に、本実施例のレーザアニール装置の動作を図１〜図５を参照して説明する。まず、基板を格納したカセット１をカセット設置台５上に設置する。ここで、基板とは厚さ０．３〜１．０ｍｍのガラス基板上に、絶縁膜としてＳｉＯ２ あるいはＳｉＮ、あるいはそれらの複合膜が膜厚５０〜４００ｎｍの範囲で形成された上に、非晶質シリコン膜が３０〜１５０ｎｍの厚さで形成されたものである。搬送ロボット６がカセット１内から基板を１枚取り出し、走行領域７を移動してロードロック室９内に載置する。ロードロック室９には、必要に応じて開閉が可能で、気密性を保つための扉（蓋）が設置されている。ロードロック室９内に載置された基板はゲートバルブ８を通過して搬送室１０内を移動し、ゲートバルブ１２を通過して画素部アニール室１３内のステージ２２上に載置される。搬送室１０は必要に応じて、レーザアニール時の基板を特定の雰囲気に保持するため、気密構造になっている。特定の雰囲気が真空あるいは減圧あるいは昇圧状態の場合には、それらの圧力に耐える構造が必要である。圧力が大気圧と同程度であり、特定のガス雰囲気に保つのみの場合は、圧力差に対する考慮は不要である。また、特定雰囲気が不要な場合には単なる搬送機構と置き換えても良く、その場合にはゲートバルブ８、１２、１４、１６は不要であり、ロードロック室９は単なる基板受け渡し機構に置き換えても良い。
【００２１】
ステージ３２上に載置された基板３３は、位置決めされた後、ＬＤ電源３７、３７’内に格納されているＬＤの出力を光ファイバ４７で伝送して励起された固体レーザ発振器３６、３６’からのレーザ光４６により、図示していない光学窓を介して照射され、アニールされる。更に、これを図３に従って詳細に説明すると、固体レーザ発振器３６から発振されたレーザ光４６は透過率可変フィルタ４１により出力を調整され、ホモジナイザ４２で均一なエネルギ密度を有するビームに変換される。そして、シリンドリカルレンズ４３で１方向に圧縮されて線状（あるいは帯状）に整形され、矩形開口スリット４４により不要な部分が除去されて、対物レンズ４５により基板３３上に矩形開口スリット４４の投影像として、少なくとも画素部が形成される領域（画素領域）に照射される。
【００２２】
ここで、レーザ発振器３６として、パルス光が得られるＬＤ励起固体レーザが用いられるが、更に詳しくは、ＬＤ励起Ｑスイッチパルス発振ＹＡＧレーザあるいはＬＤ励起Ｑスイッチパルス発振ＹＶＯ４ レーザの第２高調波（波長：５３２ｎｍ）、第３高調波（波長：３５５ｎｍ）、第４高調波（波長：２６６ｎｍ）が望ましく、出力の大きさ、安定性から第２高調波が最も適している。パルス幅としては、５〜２００ｎｓあるいはそれ以上のものが使用できるが、本発明の目的には５０ｎｓ以上、望ましくは２００ｎｓ以上のものが望ましい。
【００２３】
少なくとも画素部（画素領域）のアニールに必要なレーザ照射を完了した基板３３は、ゲートバルブ１２を通過し搬送室１０内を移動してゲートバルブ１４あるいは１６を通過し、駆動回路部アニール室１５あるいは１７内のステージ５２上に載置される。ステージ５２上に載置された基板３３は、位置決めされた後、ＬＤ電源５７、５７’内に格納されているＬＤの出力を光ファイバ６９で伝送して励起された固体レーザ発振器５６、５６’からのレーザ光６５により図示していない光学窓を介して照射され、アニールされる。
【００２４】
更に、この動作を図５に従って詳細に説明する。固体レーザ発振器５６から発振されたレーザ光６５は透過率可変フィルタ６１により出力を調整され、ＥＯモジュレータ６８によって必要なタイミングで必要な変化が得られるように時間変調され、ホモジナイザ６２で均一なエネルギ密度を有するビームに変換される。そして、シリンドリカルレンズ６３で１方向に圧縮されて線状（あるいは帯状）に整形され、矩形開口スリット６４により不要な部分を除去されて対物レンズ６６により基板３３上に矩形開口スリット６４の投影像として、駆動回路を含む周辺回路が形成される領域に照射される。ここで、レーザ発振器５６として、連続発振光が得られるＬＤ励起固体レーザが用いられるが、更に詳しくはＬＤ励起連続発振ＹＡＧレーザあるいはＬＤ励起連続発振ＹＶＯ４ レーザの第２高調波（波長：５３２ｎｍ）、第３高調波（波長：３５５ｎｍ）、第４高調波（波長：２６６ｎｍ）が使用でき、出力の大きさ、安定性から第２高調波が最も適している。
【００２５】
基板３３が駆動回路部アニール室１５でアニールされている間に並行して、他の基板がカセット１から搬送ロボット６により取り出され、走行領域７を移動して、ロードロック室９内に載置される。ロードロック室９内に載置された基板は、ゲートバルブ８を通過して搬送室１０内を移動し、ゲートバルブ１２を通過して画素部アニール室１３内のステージ２２上に載置され、上記したように少なくとも画素部がＬＤ励起固体パルスレーザで照射される。
【００２６】
駆動回路を含む周辺回路が形成される領域（周辺回路部）にＬＤ励起連続発振レーザ光６５を時間変調して照射した後、基板３３はゲートバルブ１６、搬送室１０、ゲートバルブ８を通過してロードロック室９に戻り、搬送ロボット６がロードロック室９内から基板３３を取り出し、走行領域７を移動して、処理済みの基板を格納するためのカセット（例えば、カセット４）内に格納される。その後、画素部アニール室１３での処理が終了した基板は、駆動回路部アニール室１５あるいは１７に搬送させるとともに、新たな基板が画素部アニール室１３に搬送され、それぞれのアニール処理が並行して行われる。
【００２７】
尚、図１〜図５に示した実施例では、画素部アニール（画素領域アニール）と駆動回路部アニール（周辺回路部アニール）のスループットを２：１と想定して、画素部アニール室を１室、駆動回路部アニール室を２室の構成としたが、本発明はこの構成に限定するものではない。要は、画素部のアニールと駆動回路部のアニールを並行して処理することが重要であり、各アニールのスループットに応じて各アニール室数を最適化すればよい。
【００２８】
以下、上記したレーザアニール装置によるレーザアニール方法を用いた本発明による表示装置の製造方法の１実施例について図６と図７および前記図１〜図５を参照して説明する。図６と図７は本発明の表示装置の製造方法の第一実施例におけるレーザアニール方法を工程順に説明する基板の斜視図であり、図６の工程（ａ）（ｂ）（ｃ）は図７の（ｄ）（ｅ）（ｆ）に続く。本実施例の製造方法が対象とするのは、図６（ａ）に示すように、ガラス基板１００上に絶縁膜（図示せず）を介して非晶質シリコン薄膜１０１が形成されたものである。通常は一枚の大サイズの母基板内に複数のパネルが形成される。例えば、携帯電話等に使用される一枚のパネルは公称１．５〜３形（画素部対角が１．５〜３インチ）と呼ばれるものであり、およそ１ｍ角の母基板には数百パネルが形成される。これらを全て表現するのは現実的でないため、図６と図７では１パネル分を代表させて示す。
【００２９】
上記したように、最表面に膜厚が３０〜１５０ｎｍの非晶質シリコン薄膜１０１が形成されたガラス基板１００は画素部アニール室１３に搬送され、必要に応じてアライメントマーク（図示せず）によりアライメントされた後、図６（ｂ）に示すように線状に集光されたＬＤ励起Ｑスイッチパルス固体レーザ光１０２が、より具体的にはＬＤ励起ＱスイッチパルスＹＡＧレーザの第２高調波、あるいはＬＤ励起ＱスイッチパルスＹＶＯ４ レーザの第２高調波が、基板１００全面を走査しながら照射される。
【００３０】
この時、ＬＤ励起Ｑスイッチパルス固体レーザ光１０２は、同一箇所に５〜２０パルスのレーザ光が照射されるように、集光された線状レーザ光の幅の１／５〜１／２０のピッチで移動と照射を交互に繰り返す。ステージ３２（図２）を連続的に移動させながら、集光された線状レーザ光の幅の１／５〜１／２０だけ移動した時点にレーザ光を照射しても良いし、あるいはステージが停止した状態で５〜２０パルスが照射された後、線状レーザ光の集光幅だけ移動し、これを繰り返しても良い。このレーザ照射により、非晶質シリコン薄膜１０１は溶融再凝固の過程を経て、結晶粒径が１ミクロン（μｍ）以下、典型的には２００〜５００ｎｍの微細多結晶シリコン薄膜１０３に変化する。即ち、図６（ｃ）に示すようにガラス基板１００上の非晶質シリコン薄膜１０１全面が微細多結晶シリコン薄膜１０３に変化する。これにより得られたシリコン膜の移動度は典型的には数１０〜１００ｃｍ２ ／Ｖｓ程度であり、アニールされた表面、特に結晶粒界に突起が形成されて、３０〜７０ｎｍ程度の凹凸が発生するが、画素のスイッチングを行うトランジスタを形成するのに十分な性能であり、凹凸も特に問題とはならない。
【００３１】
母基板であるガラス基板１００は前述したように１ｍ角あるいはそれ以上の大きさがあり、図１に示したように光学系を２組設置して同時に照射しても、１回の走査で全面をアニールできない場合がある。そのような場合は、必要な回数だけ走査して照射することになる。複数回の走査あるいは複数の光学系で分割して照射した場合のつなぎ目は、通常部分の２倍のパルス数が照射されるか、あるいは全く照射されない場合もあり、その部分の結晶状態は通常のアニール部分とは異なるため、その部分に形成されたトランジスタの特性が変化する。このため、つなぎ目が画素部トランジスタ位置以外になるようにレイアウトすることが望ましい。
【００３２】
図１あるいは図２に示したレーザアニール装置では、画素部をアニールする光学系が２組設置されていて、２箇所が同時にアニールできるように構成されているが、本発明はこれに限定されるものではない。光学筐体を一つだけ設置しても良い。また、光学系筐体３６、３６’の大きさとガラス基板１００の大きさで決まる数だけの光学系を設置しても良い。特に小形のパネルをアニールする場合には、光学系の数がスループットを決定することから、多数の光学系を搭載した方が装置価格は上昇するがスループット向上には有利である。
【００３３】
次に、ガラス基板１００は駆動回路部アニール室１５（あるいは１７）に搬送され、アライメントマークによりアライメントされた後、まず、図７（ｄ）に示すように周辺回路部の信号線駆動回路部１０５にＬＤ励起連続発振固体レーザ光１０４が、より具体的にはＬＤ励起連続発振ＹＡＧレーザの第２高調波あるいはＬＤ励起連続発振ＹＶＯ４ レーザの第２高調波が照射される。ＥＯモジュレータ６８による時間変調（パルス化）と走査（光学筐体５５の移動、あるいはステージ５２の移動）が同期をとって実施される。これにより、信号線駆動回路のトランジスタが形成される位置に正しくレーザ光１０４が照射され、溶融したシリコンは再凝固時に溶融部と多結晶部の境界部の結晶を種結晶として、レーザ光１０４が走査される方向に成長する。
【００３４】
次いで、図７（ｅ）に示すように、周辺回路部の走査線駆動回路１０６およびインタフェース回路１０７にＬＤ励起連続発振固体レーザ光１０４が、ＥＯモジュレータ６８による時間変調（パルス化）と走査（光学筐体５５の移動、あるいはステージ５２の移動）が同期をとって照射される。これにより、図７（ｆ）に示すように、走査線駆動回路１０６およびインタフェース回路１０７のトランジスタが形成される位置に正しくレーザ光１０４が照射され、溶融したシリコンは溶融部と多結晶部の境界部の結晶を種結晶として、レーザ光１０４が走査される方向に成長する。
【００３５】
ここで、時間変調連続発振レーザ光が照射された場合の多結晶シリコン薄膜の挙動を図８と図９に従って説明する。図８と図９は本発明の表示装置の製造方法の第一実施例であるレーザアニール方法における多結晶シリコン膜から高性能トランジスタが形成される手順を示す模式図である。前述したように、本実施例では、ガラス基板１００上に固体パルスレーザでアニールされた多結晶シリコン薄膜が形成された基板がアニール対象になる。固体パルスレーザによるアニールで得られた多結晶シリコン薄膜１５１は、結晶粒径が１ ミクロン以下（数１００ｎｍ）の微細な結晶粒１５１の集合体である。尚、図８（ａ）には多結晶膜の一部分（レーザ照射開始部）のみ、結晶粒を示している。
【００３６】
図８（ａ） に示すように、線状に集光された連続発振レーザ光１５２を走査しながら膜質を改善すべき領域１５３に照射する。レーザ照射領域外の微細結晶粒１２０はそのまま残るが、レーザ照射領域内の微細結晶粒は溶融する。その後、レーザ照射領域が通過することにより急速に凝固・再結晶し、最後に盛り上がり部（突起部）１６２が形成されて、この領域１５３のアニールが終了する。更に、任意の間隔をあけてレーザの照射開始・終了を繰り返す。即ち、ブロック状のレーザ照射領域がアニールを必要とする領域を覆うことで、周辺回路部のレーザアニールが終了する。
【００３７】
この時、溶融したシリコンは図８（ｂ）に示すように、溶融開始部周辺に残留している結晶粒を種結晶として、種結晶の結晶方位にならった結晶が温度勾配に従ってレーザ光の走査方向に成長して行く。この時、結晶粒の成長速度は結晶方位によって異なるため、最終的には最も成長速度の早い結晶方位を持つ結晶粒だけが結晶成長を続ける。即ち、成長速度の遅い結晶方位をもつ結晶粒１５５は、周囲の成長速度の早い結晶方位をもつ結晶粒１５６、１５７の成長に抑えられ、結晶成長が止まる。また、成長速度が中程度の結晶方位を持つ結晶粒１５６は成長を続けるが、さらに成長速度の大きい結晶粒１５７、１５８の成長に抑えられ、やがて成長が停止する。最終的には成長速度の最も大きな結晶方位を持つ結晶粒のみが成長を続ける。ただし、無限に成長するのではなく、５〜５０ミクロン程度の長さに成長すると、やがて新たに成長を開始した結晶粒に抑えられ、結果的に幅が０．２〜２ミクロン、長さ５〜５０ミクロンの多結晶薄膜が得られる。なお、符号１６２は突起部である。
【００３８】
これら、結晶成長が続いた結晶粒１５７、１５８は厳密な意味では独立した結晶粒であるが、ほとんど同じ結晶方位を有しており、溶融再結晶した部分は実効的にほぼ単結晶（疑似単結晶）と見なすことができる。しかも、このレーザ照射後における表面の凹凸は１０ｎｍ以下であり、極めて平坦な状態である。レーザ光を上記したように多結晶シリコン薄膜に照射することにより、レーザ光を照射した部分のみが島状にアニールされ、特定の結晶方位を有する結晶粒のみが成長して、厳密な意味では多結晶状態であるが、ほぼ単結晶に近い性質を有する領域が形成されたことになる。特に、結晶粒界を横切らない方向（結晶の成長方向、即ちレーザの走査方向）においては、実質的に単結晶（疑似単結晶）と考えて良い。この時の シリコン膜の移動度として、３００ｃｍ２ ／Ｖｓ以上、典型的には４５０ｃｍ２ ／Ｖｓが得られる。
【００３９】
ガラス基板１を相対的に走査しながらこの手順を繰り返し、順次アニールの必要な部分にレーザ光を照射することにより、駆動回路部のトランジスタを形成する領域をすべて、ほぼ単結晶に近い性質を有する領域に変換することができる。単結晶に近い性質を有する領域は結晶粒が一定方向に成長しているため、トランジスタを形成した際に、電流が流れる方向（ソース−ドレイン方向）と結晶粒の成長方向を一致させることにより、結晶粒界を横切るように電流が流れるのを避けることができる。
【００４０】
そこで、図９（ｃ）に示す領域１６０、１６１が駆動用トランジスタの能動層（活性領域）となるように、位置合わせすればよい。不純物拡散工程およびフォトエッチング工程を経て、括性領域１６０、１６１以外を除去し、フォトレジスト工程により図９（ｄ）に示すようなゲート絶縁膜（図示せず）を介したゲート電極１６３、オーミックな接続を有するソース電極１６４およびドレイン電極１６５を形成してトランジスタが完成する。ここで、活性領域１６０にはいくつかの結晶粒界が存在する。しかし、電流はソース電極１６４とドレイン電極１６５の間を流れるため、電流が結晶粒界を横切ることがなく、実質的に単結晶（疑似単結晶）で構成された場合と等価な移動度が得られる。
【００４１】
上記したように時間変調連続発振固体レーザを照射して溶融再結晶した部分は、電流の流れる方向を、結晶粒界を横切らない方向に一致させることで、その移動度は固体パルスレーザによるアニールを行っただけの多結晶シリコン薄膜と比較して、２倍以上に改善することができる。この移動度は、液晶を高速に駆動するための駆動回路を含む周辺回路（周辺回路領域）を形成するに十分な値である。
【００４２】
一方、画素部のスイッチング用トランジスタは、固体パルスレーザによるアニールを実施しただけの多結晶シリコン薄膜１５１の領域で形成する。固体パルスレーザによるアニールで得られた多結晶膜は結晶粒が微細で結晶方向もランダムなため、時間変調連続発振固体レーザのアニールで得られた結晶粒に比べて移動度は小さいが、画素部のスイッチング用トランジスタに使用するには十分である。
【００４３】
ここでは、駆動回路を含む周辺回路部のアニールの手順として、信号線駆動回路部を先にアニールする場合について説明したが、先に走査線駆動回路部をアニールしても全く同じ結果が得られる。後述する他の実施例についても同様である。これにより、図７（ｆ）に示すように信号線駆動回路１０５、走査線駆動回路１０６、及び必要に応じて高速回路あるいはインタフェース回路１０７が形成される領域に、大粒径多結晶シリコン薄膜（あるいは実効的に単結晶と同程度の性能が得られるので、疑似単結晶薄膜とも称する）が形成される。また、上記信号線駆動回路１０５、走査線駆動回路１０６、及び必要に応じて高速回路あるいはインタフェース回路１０７が形成される領域以外の領域には、移動度で代表される性能はそれほど高くはないが均一な結晶粒径の多結晶シリコン薄膜が形成される。
【００４４】
尚、図７（ｅ）において、走査線駆動回路１０６およびインタフェース回路１０７にレーザ光１０４を照射する場合は、必要に応じてガラス基板１００を９０度回転させるか、あるいは線状に集光するレーザ光１０４の長手方向を９０度回転させ、且つ走査方向を９０度変えることで実現できる。この場合、信号線駆動回路部１０５と走査線駆動回路部１０６、高速回路あるいはインタフェース回路１０７はレーザアニールにより成長する結晶粒の方向は９０度異なり、結晶粒の成長方向とトランジスタのソース−ドレイン方向が一致するようにレイアウトする必要がある。また、レーザ照射領域の最後に発生する突起部がトランジスタ領域と重ならない様にレイアウトする必要がある。
【００４５】
図１に示したレーザアニール装置では、駆動回路を含む周辺回路部をアニールする光学系が２組設置されていて、２パネルが同時にアニールできるように構成されているが、本発明はこれに限定されるものではない。光学系筐体５５、５５’の大きさとガラス基板１００の大きさで決まる数だけの光学系を設置することが可能である。特に小形のパネルをアニールする場合には、光学系の数がスループットを決定することから、多数の光学系を搭載した方がスループット向上には有利である。
【００４６】
上記実施例で説明したレーザアニール方法により、画素部は固体パルスレーザ１０２のみで均一な微細多結晶シリコンが形成され、移動度が数１０〜１００ｃｍ２ ／Ｖｓで画素のスイッチングには十分な性能のシリコン薄膜が安定して得られる。また駆動回路を含む周辺回路部は時間変調した連続発振固体レーザ光１０４によるアニールで、レーザ光走査方向に大きく成長した多結晶シリコン薄膜が形成され、移動度が３００ｃｍ２ ／Ｖｓ以上、典型的には４５０ｃｍ２ ／Ｖｓ前後で、高速な回路を形成可能な高性能なシリコン薄膜が安定して得られる。 全てのアニールが終了した後、ガラス基板１００は駆動回路部アニール室１５（あるいは１７）から搬出され、アニール済みの基板を格納するカセット（例えば４）に格納される。
【００４７】
図１０は本発明による表示装置の製造方法の第一実施例を工程順に説明する流れ図である。また、図１１は図１０のレーザアニール工程の詳細を説明する流れ図である。そして、図１２はレーザアニールを実施して完成したＴＦＴ基板を組み立てる手順を示す説明図である。図１０と図１１において、各工程を「Ｐ」で示す。図１０に示すように、まずガラス基板上に絶縁膜が形成され（Ｐ−１）、その上に非晶質シリコン（ａ−Ｓｉ）膜が形成される（Ｐ−２）。非晶質シリコン（ａ−Ｓｉ）膜が形成された基板に対して上記の実施例で説明したレーザアニール（Ｐ−３）が実施される。本実施例のレーザアニールは図１１に示すように、基板がアニール室に搬送され（Ｐ−３１）、プリアライメント（Ｐ−３２）の後にアライメントマークが形成される（Ｐ−３３）。アライメントマーク形成はアニール用のレーザで行っても良いし、インクジェットのような手段で行っても良い。また、予めフォトエッチングプロセスで形成することも可能であり、その場合には、ここでは省略することができる。
【００４８】
形成したアライメントマークでアライメントを行い（Ｐ−３４）、先に述べた実施例に従えば、基板全面に固体パルスレーザを照射して微細多結晶シリコン膜を形成する画素部アニールを施し（Ｐ−３５Ａ）。次に、基板を周辺回路部アニール室に搬送して（Ｐ−３６）、アライメント後（Ｐ−３７）、周辺回路部に時間変調した固体連続発振レーザ光を照射してレーザ光の走査方向に結晶を成長させる（Ｐ−３８Ａ）。必要なアニールが終了すると、基板をレーザアニール装置から搬出し次工程へ送られる（Ｐ−３９）。
【００４９】
レーザアニール後、図１０のフォトエッチング工程（Ｐ−４）によりトランジスタ形成に必要なシリコン膜のみを残し、ゲート絶縁膜形成（Ｐ−５）、ゲート電極形成（Ｐ−６）、不純物拡散（Ｐ−７）、活性化（Ｐ−８）、層間絶縁膜形成（Ｐ−９）、ソース・ドレイン電極形成（Ｐ−１０）、保護膜（パシベーション膜）形成（Ｐ−１１）を経てＴＦＴ基板が完成する。
【００５０】
この後、図１２（ａ）に示す上記のＴＦＴ基板に配向膜（図示せず）を形成し、ラビング工程を経て最終ＴＦＴ基板２００を得る。この最終的ＴＦＴ基板２００に、図１２（ｂ）に示す様に、他方の基板であるカラーフィルタ基板２０１を重ね、最終ＴＦＴ基板２００との間に液晶（図示せず）を封入するＬＣＤ（パネル）工程（Ｐ−１２）、信号及び電源の端子２０２を接続後、図１２（ｃ）に示す様にバックライト（図示せず）などと一緒にシャーシ２０３に組み込むモジュール工程（Ｐ−１３）を経て、高速駆動回路および必要に応じてインタフェース回路などの高速回路をガラス基板上に形成した液晶表示装置（いわゆるシステム・オン・パネル）が完成する。
【００５１】
図１３は最終ＴＦＴ基板２００とカラーフィルタ基板２０３を重ねて液晶を封入したパネルの断面図である。即ち、ガラス基板２２１上にＳｉＮ膜２２２とＳｉＯ２ 膜２２３から構成される絶縁膜を介して、本実施例の固体パルスレーザでレーザアニールを行ったシリコン膜２２４でトランジスタの能動層が形成されている。ゲート絶縁膜２２５を介してゲート電極２２６が形成され、シリコン膜２２４とオーミックな接続を有するソース電極２２７、ドレイン電極２２８がスルーホールを介して層間絶縁膜２２９上に形成されている。また、透明画素電極２３１が保護膜（パシベーション膜）２３０上にスルーホールを介してソース電極２２７に接続して形成され、その上に全面を覆う配向膜２３２が形成されている。
【００５２】
一方、カラーフィルタ基板は、ガラス基板２５１上にＲ（赤）Ｇ（緑）Ｂ（青）３色からなるカラーフィルタ層２５２が形成され、保護膜２５３を介して透明電極２５４、そして配向膜２５５が形成されている。必要に応じてカラーフィルタ層２５２にはＲＧＢ各色の境界部に黒色の層（ブラックマトリクス層２５６）を設ける場合がある。あるいは、ブラックマトリクス層はカラーフィルタ層２５２とガラス基板２５１との間に設けられる場合もある。
【００５３】
これら、最終ＴＦＴ基板とカラーフィルタ基板の間に、液晶２５７が、ビーズ２５８により一定の間隙を保って封入されている。ビーズ２５８の代わりにカラムスペーサを最終ＴＦＴ基板側あるいはカラーフィルタ基板側に形成する場合もある。カラーフィルタ基板の外側には偏光板２５９が貼り付けられている。
【００５４】
次に、本発明の表示装置の製造方法の第二実施例におけるレーザアニール方法を図１４〜図１７および図１〜図５を参照して説明する。図１４と図１５は本発明の表示装置の製造方法の第二実施例におけるレーザアニール方法を工程順に説明する基板の斜視図であり、図１４の工程（ａ）（ｂ）（ｃ）は図１５の（ｄ）（ｅ）（ｆ）に続く。本実施例の対象となるのは図７（ａ）に示すように、ガラス基板１００上に絶縁膜（図示せず）を介して非晶質シリコン薄膜１１１が形成されたものである。前記実施例と同様に、通常は一枚の大サイズの母基板内に複数のパネルが形成される。例えば、携帯電話等に使用される一枚のパネルは公称１．５〜３形（画素部対角が１．５〜３インチ）と呼ばれるものであり、およそ１ｍ角の母基板には数百パネルが形成される。これらを全て表現するのは現実的でないため、図１４と図１５では１パネル分を代表させて示す。
【００５５】
第一実施例と同様に、ガラス基板１００は画素部アニール室１３に搬送され、アライメントマークによりアライメントされた後、図１４（ｂ）に示すように線状に集光されたＬＤ励起Ｑスイッチパルス固体レーザ光１１２が、より具体的にはＬＤ励起ＱスイッチパルスＹＡＧレーザの第２高調波、あるいはＬＤ励起ＱスイッチパルスＹＶＯ４ レーザの第２高調波が基板１００の画素部のみを走査しながら照射される。この時、ＬＤ励起Ｑスイッチパルス固体レーザ光１１２は５〜２０パルスのレーザ光が照射されるように、集光された線状レーザ光の幅の１／５ 〜１／２０のピッチで移動と照射を交互に繰り返す。
【００５６】
ステージを連続的に移動させながら、集光された線状レーザ光の幅の１／５〜１／２０だけ移動した時点にレーザ光を照射しても良いし、あるいはステージが停止した状態で５〜２０パルスが照射された後、線状レーザ光の集光幅だけ移動し、これを繰り返しても良い。このレーザ照射により、非晶質シリコン薄膜１１１は溶融再凝固の過程を経て、結晶粒径が１ミクロン以下、典型的には２００〜５００ｎｍの微細多結晶シリコン薄膜１１３に変化する。即ち、図１４（ｃ）に示すようにガラス基板１００上の非晶質シリコン薄膜１１１のうち、画素が形成される部分（画素領域）のみが微細多結晶シリコン薄膜１１３に変化する。これにより得られたシリコン膜の移動度は典型的には数１０〜１００ｃｍ２ ／Ｖｓ程度であり、アニールされた表面、特に結晶粒界に突起が形成されて、３０〜７０ｎｍ程度の凹凸が発生するが、画素のスイッチングを行うトランジスタを形成するのに十分な性能であり、凹凸も特に問題とはならない。
【００５７】
尚、画素領域のみをアニールするに当たり、図３に示した光学系の矩形開口スリット４４で画素部の大きさに調整しても良いし、集光した線状レーザ光の長さが複数のパネルの画素部をカバーできる場合には、矩形開口スリット４４の変わりに、線状に集光したレーザ光 の長手方向を画素部の大きさに合わせた複数の開口を有するマスク４８を挿入して、複数のパネルの画素部を一括して走査し、レーザ照射するようにしても良い。
【００５８】
図１あるいは図２に示したレーザアニール装置では、画素領域をアニールする光学系が２組設置されていて、２枚のパネルが同時にアニールできるように構成されているが、本発明はこれに限定されるものではない。光学系筐体を一つだけ設置しても良い。また、光学系筐体３７、３７’の大きさとガラス基板１００の大きさで決まる数だけの光学系筐体を設置しても良い。特に小形のパネルをアニールする場合には、光学系の数がスループットを決定することから、多数の光学系を搭載した方が価格は上昇するがスループット向上には有利である。
【００５９】
次に、ガラス基板１００は駆動回路部アニール室１５（あるいは１７）に搬送され、アライメントマークによりアライメントされた後、まず図１５（ｄ）に示すように周辺回路部の信号線駆動回路部１１５にＬＤ励起連続発振固体レーザ光１１４が、より具体的にはＬＤ励起連続発振ＹＡＧレーザの第２高調波あるいはＬＤ励起連続発振ＹＶＯ４ レーザの第２高調波が照射される。ＥＯモジュレータ６８による時間変調（パルス化）と走査（光学筐体５５の移動、あるいはステージ５２の移動）が同期をとって実施される。これにより、信号線駆動回路のトランジスタが形成される位置に正しくレーザ光１１４が照射され、溶融したシリコンは再凝固時にレーザ照射領域の境界部の結晶を種結晶として、レーザ光１１４が走査される方向に成長する。
【００６０】
次いで、図１５（ｅ）に示すように、周辺回路部の走査線駆動回路部１１６およびインタフェース回路部１１７にＬＤ励起連続発振固体レーザ光１１４が、ＥＯモジュレータ６８による時間変調（パルス化）と走査（光学筐体５５の移動、あるいはステージ５２の移動）が同期をとって照射される。これにより、走査線駆動回路部１１６およびインタフェース部回路１１７のトランジスタが形成される位置に正しくレーザ光１１４が照射され、溶融したシリコンは再凝固時にレーザ照射領域の境界部の結晶を種結晶として、レーザ光１１４が走査される方向に成長する。
【００６１】
ここで、時間変調連続発振レーザ光が照射された場合の非晶質シリコン薄膜の挙動を図１６と図１７に従って説明する。図１６と図１７は本発明の表示装置の製造方法の第二実施例であるレーザアニール方法における多結晶シリコン膜から高性能トランジスタが形成される手順を示す模式図である。前述したように、本実施例では、ガラス基板上に非晶質シリコン薄膜１７０が形成された基板がアニール対象になる。図１６（ ａ） に示すように、線状に集光された連続発振レーザ光１７２を走査しながら領域１７３に照射する。レーザ照射領域外の非晶質シリコン膜１７０はそのまま残るが、レーザ照射領域内の非晶質シリコンは溶融する。その後、レーザ照射領域が通過することにより急速に凝固・再結晶し、最後に盛り上がり部（突起）が形成されて、この領域のアニールは終了する。更に、任意の間隔をあけてレーザの照射開始・終了を繰り返す。即ち、ブロック状のレーザ照射領域がアニールを必要とする領域を覆うことで、周辺回路部のレーザアニールが終了する。
【００６２】
この時、溶融したシリコンは図１６（ｂ）に示すように、溶融開始部周辺から冷却され、微細な結晶粒（例えば、１７１）が形成される。以後、この結晶粒を種結晶として、種結晶の結晶方位にならった結晶が温度勾配に従ってレーザ光の走査方向に成長して行く。この時、結晶粒の成長速度は結晶方位によって異なるため、最終的には最も成長速度の早い結晶方位を持つ結晶粒だけが結晶成長を続ける。即ち、成長速度の遅い結晶方位をもつ結晶粒１７５は、周囲の成長速度の早い結晶方位をもつ結晶粒１７６、１７７の成長に抑えられ、結晶成長が止まる。また、成長速度が中程度の結晶方位を持つ結晶粒１７６は成長を続けるが、さらに成長速度の大きい結晶粒１７７、１７８の成長に抑えられ、やがて成長 が停止する。最終的には成長速度の最も大きな結晶方位を持つ結晶粒のみが成長を続ける。ただし、無限に成長するのではなく、５〜５０ミクロン程度の長さに成長すると、やがて新たに成長を開始した結晶粒に抑えられ、結果的に幅が０．２〜２ミクロン、長さ５〜５０ミクロンの多結晶薄膜が得られる。
【００６３】
これら結晶成長が続いた結晶粒１７７、１７８は厳密な意味では独立した結晶粒であるが、ほとんど同じ結晶方位を有しており、溶融再結晶した部分は実効的にほぼ単結晶（疑似単結晶）と見做すことができる。しかも、このレーザ照射後における表面の凹凸は１０ｎｍ以下であり、極めて平坦な状態である。レーザ光を上記したように多結晶シリコン薄膜に照射することにより、レーザ光を照射した部分のみが島状にアニールされ、特定の結晶方位を有する結晶粒のみが成長して、厳密な意味では多結晶状態であるが、ほぼ単結晶に近い性質を有する領域が形成されたことになる。特に、結晶粒界を横切らない方向、即ち結晶の成長方向においては、実質的に単結晶（疑似単結晶）と考えて良い。この時のシリコン膜（疑似単結晶シリコン膜）の移動度として、３００ｃｍ２ ／Ｖｓ以上、典型的には４５０ｃｍ２ ／Ｖｓが得られる。
【００６４】
ガラス基板を相対的に走査しながらこの手順を繰り返し、順次アニールの必要な部分にレーザ光を照射することにより、駆動回路部のトランジスタを形成する領域をすべて、ほぼ単結晶に近い性質を有する領域に変換することができる。単結晶に近い性質を有する領域は結晶粒が一定方向に成長しているため、トランジスタを形成した際に、電流が流れる方向（ソース−ドレイン方向）と結晶粒の成長方向を一致させることにより、結晶粒界を横切るように電流が流れるのを避けることができる。
【００６５】
そこで、図１７（ｃ）に示すように、図１６（ｂ）に示す領域１８０、１８１が駆動用トランジスタの能動層（活性領域）となるように、位置合わせすればよい。不純物拡散工程およびフォトエッチング工程を経て、括性領域１８０、１８１以外を除去し、フォトレジスト工程により図１７（ｄ）に示すようなゲート絶縁膜を介したゲート電極１８３、オーミックな接続を有するソース電極１８４およびドレイン電極１８５を形成してトランジスタが完成する。ここで、活性領域１８０にはいくつかの結晶粒界が存在する。しかし、電流はソース電極１８４とドレイン電極１８５の間を流れるため、電流が結晶粒界を横切ることがなく、実質的に単結晶（疑似単結晶）で構成された場合と等価な移動度が得られる。
【００６６】
上記したように時間変調連続発振固体レーザを照射して溶融再結晶した部分は、電流の流れる方向を結晶粒界を横切らない方向に、即ち結晶粒の成長方向と一致させることで、シリコン膜の移動度として、３００ｃｍ２ ／Ｖｓ以上、典型的には４５０ｃｍ２ ／Ｖｓが得られる。この移動度は、液晶を高速に駆動するための駆動回路を含む周辺回路を形成するに十分な値である。
【００６７】
これにより、図１５（ｆ）に示すように信号線駆動回路１１５、走査線駆動回路１１６、及び必要に応じて高速回路あるいはインタフェース回路１１７が形成される領域（周辺回路部）に、大粒径多結晶シリコン薄膜（あるいは実効的に単結晶と同程度の性能が得られるので、疑似単結晶薄膜とも称する）が形成される。尚、図１５（ｅ）において、走査線駆動回路１１６およびインタフェース回路１１７にレーザ光１１４を照射する場合は、必要に応じてガラス基板１００を９０度回転させるか、あるいは線状に集光するレーザ光１１４の長手方向を９０度回転させ、且つ走査方向を９０度変えることで実現できる。この場合、信号線駆動回路部１１５と走査線駆動回路部１１６、高速回路あるいはインタフェース回路１１７はレーザアニールにより成長する結晶粒の方向は９０度異なり、結晶粒の成長方向とトランジスタのソース−ドレイン方向が一致するようにレイアウトする必要がある。また、レー ザ照射領域の最後に発生する突起部がトランジスタ領域と重ならない様にレイアウトする必要がある。
【００６８】
図１〜図５に示したレーザアニール装置では、駆動回路を含む周辺回路部をアニールする光学系が２組設置されていて、２つのパネルが同時にアニールできるように構成されているが、本実施例はこれに限定されるものではない。光学系筐体５５、５５’の大きさとガラス基板１００の大きさで決まる数だけの光学系を設置することが可能である。特に小形のパネルをアニールする場合には、光学系の数がスループットを決定することから、多数の光学系を搭載した方がスループット向上には有利である。
【００６９】
上記したレーザアニール方法により、画素部である画素領域は固体パルスレーザ１１２のみで均一な微細多結晶シリコンが形成され、移動度が数１０〜１００ｃｍ２ ／Ｖｓで画素のスイッチングには十分な性能のシリコン薄膜が安定して得られる。また駆動回路を含む周辺回路部は時間変調した固体連続発振レーザ光１１４によるアニールで、レーザ光走査方向に大きく成長した多結晶シリコン薄膜が形成され、移動度が３００ｃｍ２ ／Ｖｓ以上、典型的には４５０ｃｍ２ ／Ｖｓ前後で高速な回路を形成可能な高性能なシリコン薄膜が安定して得られる。特に、本実施例では駆動回路を含む周辺回路部がパルスレーザ光１１２を照射されることなく、非晶質シリコン薄膜１１１に直接、時間変調連続発振レーザ光１１４が照射されるため、余分な熱履歴が加わらないため、より安定した多結晶シリコン薄膜（疑似単結晶シリコン膜）が形成される。全てのアニールが終了した後、ガラス基板１００は駆動回路部アニール室１５（あるいは１７）から搬出され、アニール済みの基板を格納するカセット（例えば４）に格納される。
【００７０】
ここで、前記した第二実施例のアニール工程を含む液晶表示装置の製造工程を図１０及び図１１に従って説明する。図１０に示すように、まずガラス基板上に絶縁膜が形成され（Ｐ−１）、その上に非晶質シリコン（ａ−Ｓｉ）膜が形成され（Ｐ−１）、本実施例のレーザアニールが実施される（Ｐ−３）。本実施例のレーザアニールは図１１に示すように、基板がアニール室に搬送され（Ｐ−３１）、プリアライメント（Ｐ−３２）の後、アライメントマークが形成される（Ｐ−３３）。アライメントマーク形成はアニール用のレーザで行っても良いし、インクジェットのような手段で行っても良い。予めフォトエッチングプロセスで形成することも可能であり、その場合には、ここでは省略することができる。
【００７１】
形成したアライメントマークでアライメントを行い（Ｐ−３４）、本実施例に従えば、画素部のみに固体パルスレーザを照射して微細多結晶シリコン膜を形成し（Ｐ−３５Ａ）、基板を周辺回路部アニール室に搬送して（Ｐ−３６）、アライメント（Ｐ−３７）後、周辺回路部のみに時間変調した固体連続発振レーザ光を照射してレーザ光の走査方向に結晶を成長させる（Ｐ−３８Ａ）。必要なアニールが終了すると、基板はレーザアニール装置から搬出され（Ｐ−３９）次工程へ送られる。
【００７２】
レーザアニール後、図１０のフォトエッチング工程（Ｐ−４）によりトランジスタ形成に必要なシリコン膜のみを残し、ゲート絶縁膜形成（Ｐ−５）、ゲート電極形成（Ｐ−６）、不純物拡散（Ｐ−７）、その活性化（Ｐ−８）、層間絶縁膜形成（Ｐ−９）、ソース・ドレイン電極形成（Ｐ−１０）、保護膜（パシベーション膜）形成（Ｐ−１１）を経てＴＦＴ基板が完成する。この後、図１２（ａ）に示すＴＦＴ基板に配向膜を形成し、ラビング工程を経た最終ＴＦＴ基板２００に、図１２（ｂ）に示す様に、力ラーフィルタ基板２０１を重ね、最終ＴＦＴ基板２００との間に液晶（液晶材料）を封入するＬＣＤ（パネル）工程（Ｐ−１２）、信号及び電源の端子２０２を接続後、図１２（ｃ）に示すようにバックライト（図示せず）などと一緒にシャーシ２０３に組み込むモジュール工程（Ｐ−１３）を経て、高速駆動回路および必要に応じてインタフェース回路などの高速回路をガラス基板上に形成した液晶表示装置（いわゆるシステム・オン・パネル）が完成する。この時の、ＴＦＴ基板とカラーフィルタ基板が重ねられ、液晶を封入したパネルの断面図を図１４に示す。
【００７３】
次に、本発明の表示装置の製造方法の第三実施例におけるレーザアニール方法を図１８と図１９および図１〜図５を参照して説明する。図１８と図１９は本発明の表示装置の製造方法の第三実施例におけるレーザアニール方法を工程順に説明する基板の斜視図であり、図１８の工程（ａ）（ｂ）（ｃ）は図１９の（ｄ）（ｅ）（ｆ）に続く。
【００７４】
本発明の対象となるのは図１８（ａ）に示すように、ガラス基板１００上に絶縁膜（図示せず）を介して非晶質シリコン薄膜１２１が形成されたものである。通常は一枚の母基板内に複数のパネルが形成される。例えば、携帯電話等に使用されるパネルは１．５〜３形（画素部対角が１．５〜３インチ）であり、およそ１ｍ角の基板には数百パネルが形成される。これらを全て表現するのは現実的でないため、図１８と図１９では一枚のパネル分を代表させて示す。
【００７５】
前記したように、最表面に３０〜１５０ｎｍの非晶質シリコン薄膜１２１が形成されたガラス基板１００は駆動回路部アニール室１５（あるいは１７）に搬送され、アライメントマークによりアライメントされた後、まず、図１８（ｂ）に示すように周辺回路部の信号線駆動回路部１２５にＬＤ励起連続発振固体レーザ光１２４が、より具体的にはＬＤ励起連続発振ＹＡＧレーザの第２高調波あるいはＬＤ励起連続発振ＹＶＯ４ レーザの第２高調波が照射される。ＥＯモジュレータ６８による時間変調（パルス化）と走査（光学筐体５５の移動、あるいはステージ５２の移動）が同期をとって実施される。これにより、信号線駆動回路のトランジスタが形成される位置に正しくレーザ光１２４が照射され、非晶質シリコンが溶融する。溶融したシリコンのうち、走査方向と反対側のレーザ照射領域境界部から再凝固が始まって多結晶を形成し、それらが種結晶となってレーザ光の走査方向に結晶粒が成長する。
【００７６】
次いで、図１８（ｃ）に示すように、周辺回路部の走査線駆動回路１２６およびインタフェース回路１２７（図１９）にＬＤ励起連続発振固体レーザ光１２４が、ＥＯモジュレータ６８による時間変調（パルス化）と走査（光学筐体５５の移動、あるいはステージ５２の移動）が同期をとって照射される。これにより、走査線駆動回路１２６およびインタフェース回路１２７のトランジスタが形成される位置に正しくレーザ光１２４が照射され、非晶質シリコンが溶融する。溶融したシリコンのうち、走査方向と反対側のレーザ照射領域境界部から再凝固が始まって多結晶を形成し、それらが種結晶となってレーザ光の走査方向に結晶粒が成長する。
【００７７】
ここで、時間変調連続発振レーザ光が照射された場合の非晶質シリコン薄膜の挙動を図１６に従って説明する。前述したように、本実施例では、ガラス基板１上に非晶質シリコン薄膜１７０が形成された基板がアニール対象になる。図１６（ａ） に示すように、線状に集光された連続発振レーザ光１７２を走査しながら領域１７３に照射する。レーザ照射領域外の非晶質シリコン膜１７０はそのまま残るが、レーザ照射領域内の非晶質シリコンは溶融する。その後、レーザ照射領域が通過することにより急速に凝固・再結晶し、最後に盛り上がり部（突起）が形成されて、この領域のアニールが終了する。更に、任意の間隔をあけてレーザの照射開始・終了を繰り返す。即ち、ブロック状のレーザ照射領域がアニールを必要とする領域を覆うことで、周辺回路部のレーザアニールが終了する。
【００７８】
この時、溶融したシリコンは図１６（ｂ）に示すように、溶融開始部周辺から冷却され、微細な結晶粒（例えば、１７１）が形成される。以後、この結晶粒を種結晶として、種結晶の結晶方位にならった結晶が温度勾配に従ってレーザ光の走査方向に成長して行く。この時、結晶粒の成長速度は結晶方位によって異なるため、最終的には最も成長速度の早い結晶方位を持つ結晶粒だけが結晶成長を続ける。即ち、成長速度の遅い結晶方位をもつ結晶粒１７５は、周囲の成長速度の早い結晶方位をもつ結晶粒１７６、１７７の成長に抑えられ、結晶成長が止まる。また、成長速度が中程度の結晶方位を持つ結晶粒１７６は成長を続けるが、さらに成長速度の大きい結晶粒１７７、１７８の成長に抑えられ、やがて成長が停止する。
【００７９】
最終的には成長速度の最も大きな結晶方位を持つ結晶粒のみが成長を続ける。ただし、無限に成長するのではなく、５〜５０ミクロン程度の長さに成長すると、やがて新たに成長を開始した結晶粒に抑えられ、結果的に幅が０．２〜２ミクロン、長さ５〜５０ミクロンの多結晶薄膜が得られる。これら、結晶成長が続いた結晶粒１７７、１７８は厳密な意味では独立した結晶粒であるが、ほとんど同じ結晶方位を有しており、溶融再結晶した部分は実効的にほぼ単結晶（疑似単結晶）と見なすことができる。しかも、このレーザ照射後における表面の凹凸は１０ｎｍ以下であり、極めて平坦な状態である。レーザ光を上記したように多結晶シリコン薄膜に照射することにより、レーザ光を照射した部分のみが島状にアニールされ、特定の結晶方位を有する結晶粒のみが成長して、厳密な意味では多結晶状態であるが、ほぼ単結晶に近い性質を有する領域が形成されたことになる。特に、結晶粒界を横切らない方向、即ち結晶の成長方向においては、実質的に単結晶（疑似単結晶）と考えて良い。この時のシリコン膜（疑似単結晶シリコン膜）の移動度として、３００ｃｍ２ ／Ｖｓ以上、典型的には４５０ｃｍ２ ／Ｖｓが得られる。
【００８０】
これにより、図１９（ｄ）に示すように信号線駆動回路部１２５、走査線駆動回路部１２６、及び必要に応じて高速回路あるいはインタフェース回路部１２７が形成される周辺回路部に、大粒径多結晶シリコン薄膜（あるいは実効的に単結晶と同程度の性能が得られるので、疑似単結晶薄膜とも称する）が形成される。尚、図１８（ｃ）において、信号線駆動回路１２５と走査線駆動回路１２６、インタフェース回路１２７は必要に応じて結晶粒の成長方向が９０度異なるが、ガラス基板１００を９０度回転させるか、あるいは線状に集光するレーザ光１２４の長手方向を９０度回転させ、且つ走査方向を９０度変えることで実現できる。この場合、信号線駆動回路部１１５と走査線駆動回路部１１６、高速回路あるいはインタフェース回路１２７はレーザアニールにより成長する結晶粒の方向は９０度異なり、結晶粒の成長方向とトランジスタのソース−ドレイン方向が一致するようにレイアウトする必要がある。また、レーザ照射領域の最後に発生する突起部がトランジスタ領域と重ならない様にレイアウトする必要がある。
【００８１】
図１に示したレーザアニール装置では、駆動回路を含む周辺回路部をアニールする光学系が２組設置されていて、２パネルが同時にアニールできるように構成されているが、本発明はこれに限定されるものではない。光学系筐体５５、５５’の大きさとガラス基板１００の大きさで決まる数だけの光学系を設置することが可能である。特に小形のパネルをアニールする場合には、光学系の数がスループットを決定することから、多数の光学系を搭載した方がスループット向上には有利である。
【００８２】
次に、ガラス基板１００は画素部アニール室１３に搬送され、アライメントマークによりアライメントされた後、図１９（ｅ）に示すように線状に集光されたＬＤ励起Ｑスイッチパルス固体レーザ光１２２が、より具体的にはＬＤ励起ＱスイッチパルスＹＡＧレーザの第２高調波、あるいはＬＤ励起ＱスイッチパルスＹＶＯ４ レーザの第２高調波が基板１００の画素部のみを走査しながら照射される。
【００８３】
この時、ＬＤ励起Ｑスイッチパルス固体レーザ光１２２は５〜１０パルスのレーザ光が照射されるように、集光された線状レーザ光の幅の１／５〜１／２０のピッチで移動と照射を交互に繰り返す。あるいはステージが停止した状態で５〜２０パルスが照射された後、線状レーザ光の集光幅だけ移動し、これを繰り返しても良い。このレーザ照射により、非晶質シリコン薄膜１２１は溶融再凝固の過程を経て、結晶粒径が１ミクロン以下、典型的には２００〜５００ｎｍ程度の微細多結晶シリコン薄膜１２３に変化する。即ち、図１９（ｆ）に示すようにガラス基板上の非晶質シリコン薄膜１２１のうち、画素が形成される部分のみが微細多結晶シリコン薄膜１２３に変化する。これにより得られたシリコン膜の移動度は典型的には数１０〜１００ｃｍ２ ／Ｖｓ程度であり、アニールされた表面特に結晶粒 に突起が形成されて、３０〜７０ｎｍ程度の凹凸が発生するが、画素のスイッチングを行うトランジスタを形成するのに十分な性能であり、凹凸も特に問題とはならない。
【００８４】
尚、画素部のみをアニールするに当たり、図３に示した光学系の矩形開口スリット４４で画素部の大きさに調整しても良いし、集光した線状レーザ光の長さが複数のパネルの画素部をカバーできる場合には、矩形開口スリット４４の変わりに、線状に集光したレーザ光の長手方向を画素部の大きさに合わせた複数の開口を有するマスク４８を挿入して、複数のパネルの画素部を一括してレーザ照射するようにしても良い。
【００８５】
図１あるいは図２に示したレーザアニール装置では、画素部をアニールする光学系が２組設置されていて、２パネルが同時にアニールできるように構成されているが、本発明はこれに限定されるものではない。光学系筐体３７、３７’の大きさとガラス基板１００の大きさで決まる数だけの光学系を設置することが可能である。特に小形のパネルをアニールする場合には、光学系の数がスループットを決定することから、多数の光学系を搭載した方が価格は上昇するがスループット向上には有利である。
【００８６】
上記したレーザアニール方法により、画素部は固体パルスレーザ１２２のみで均一な微細多結晶シリコンが形成され、移動度が数１０〜１００ｃｍ２ ／Ｖｓで画素のスイッチングには十分な性能のシリコン薄膜が安定して得られる。また駆動回路を含む周辺回路部は時間変調した固体連続発振レーザ光１２４によるアニールで、レーザ光走査方向に大きく成長した多結晶シリコン薄膜が形成され、移動度が３００ｃｍ２ ／Ｖｓ以上、典型的には４５０ｃｍ２ ／Ｖｓ前後で高速な回路を形成可能な高性能なシリコン薄膜が安定して得られる。特に、本実施例では駆動回路を含む周辺回路部がパルスレーザ光１２２を照射されることなく、非晶質シリコン薄膜１２１に直接時間変調連続発振レーザ光１２４が照射されるため、より安定した多結晶シリコン薄膜が形成される。特に、本実施例では駆動回路を含む周辺回路部がパルスレーザ光１１２を照射されることなく、非晶質シリコン薄膜１１１に直接、時間変調連続発振レーザ光１１４が照射され、余分な熱履歴が加わらないため、より安定した多結晶（疑似単結晶）シリコン薄膜が形成される。全てのアニールが終了した後、ガラス基板１００は駆動回路部アニール室１５（あるいは１７）から搬出され、アニール済みの基板を格納するカセット（例えば４）に格納される。
【００８７】
ここで、前記したアニール工程を含む液晶表示装置の製造工程を図１０及び図１１に従って説明する。図１０に示すように、まずガラス基板上に絶縁膜が形成され（Ｐ−１）、その上に非晶質シリコン（ａ−Ｓｉ）膜が成膜され（Ｐ−１）、本実施例のレーザアニールが実施される。本実施例のレーザアニールは図１１に示すように、基板がアニール室に搬送され（Ｐ−３１）、プリアライメント（Ｐ−３２）の後、アライメントマークが形成される（Ｐ−３３）。アライメントマーク形成はアニール用のレーザで行っても良いし、インクジェットのような手段で行っても良い。予めフォトエッチングプロセスで形成することも可能であり、その場合には、ここでは省略することができる。
【００８８】
形成したアライメントマークでアライメントを行い、第三の実施例に従えば、周辺回路部のみに時間変調した固体連続発振レーザ光を照射してレーザ光の走査方向に結晶を成長させる（Ｐ−３５Ｂ）。その後、基板を画素部アニール室に搬送して（Ｐ−３６）、アライメント後（Ｐ−３７）、画素部のみに固体パルスレーザ光を照射して微細多結晶シリコン膜を形成する（Ｐ−３８Ｂ）。必要なアニールが終了すると、基板はレーザアニール装置から搬出され（Ｐ−３９）、次工程へ送られる。
【００８９】
レーザアニール後、図１０のフォトエッチング工程（Ｐ−４）によりトランジスタ形成に必要なシリコン膜のみを残し、ゲート絶縁膜形成（Ｐ−５）、ゲート電極形成（Ｐ−６）、不純物拡散（Ｐ−７）、その活性化（Ｐ−８）、層間絶縁膜形成（Ｐ−９）、ソース・ドレイン電極形成（Ｐ−１０）、保護膜（パシベーション膜）形成（Ｐ−１１）を経てＴＦＴ基板が完成する。この後、図１２（ａ）に示すＴＦＴ基板に配向膜（図示せず）を形成し、ラビング工程を経た最終ＴＦＴ基板２００に、図１２（ｂ）に示す様に、力ラーフィルタ基板２０１を重ね、最終ＴＦＴ基板２００との間に液晶（液晶材料）を封入するＬＣＤ（パネル）工程（Ｐ−１２）、信号及び電源の端子２０２を接続後、図１２（ｃ）に示すようにバックライト（図示せず）などと一緒にシャーシ２０３組に組み込むモジュール工程（Ｐ−１３）を経て、高速駆動回路および必要に応じてインタフェース回路などの高速回路をガラス基板上に形成した液晶表示装置（いわゆるシステム・オン・パネル）が完成する。
【００９０】
この時の、最終ＴＦＴ基板とカラーフィルタ基板が重ねられ、液晶を封入したパネルの断面図を図１３に示す。即ち、ガラス基板２２１上にＳｉＮ膜２２２とＳｉＯ２ 膜２２３から構成される絶縁膜を介して、本発明のレーザアニールを行ったシリコン膜２２４でトランジスタの能動層が形成されている。ゲート絶縁膜２２５を介してゲート電極２２６が形成され、シリコン膜２２４とオーミックな接続を有するソース電極２２７、ドレイン電極２２８がスルーホールを介して層間絶縁膜２２９上に形成されている。また、透明画素電極２３１が保護膜（パシベーション膜）２３０上にスルーホールを介してソース電極２２７に接続して形成され、その上に全面を覆う配向膜２３２が形成されている。
【００９１】
一方、カラーフィルタ基板はガラス基板２５１上にＲ（赤）Ｇ（緑）Ｂ（青）３色からなるカラーフィルタ層２５２が形成され、保護膜２５３を介して透明電極２５４、そして配向膜２５５が形成されている。必要に応じてカラーフィルタ層２５２にはＲＧＢ各色の境界部に黒色の層（ブラックマトリクス層２５６）を設ける場合がある。あるいは、ブラッ クマトリクス層はカラーフィルタ層２５２とガラス基板２５１との間に設けられる場合もある。これら、ＴＦＴ基板とカラーフィルタ基板の間に、液晶２５７が、ビーズ２５８により一定の間隙を保って封入されている。ビーズ２５８の代わりにカラムスペーサをＴＦＴ基板側あるいはカラーフィルタ基板側に形成する場合もある。カラーフィルタ基板の外側には偏光板２５９が貼り付けられている。
【００９２】
上記各実施例により、画素領域および周辺回路領域における各薄膜トランジスタに要求される特性を実現して高品質の表示画像を実現した表示装置とその製造方法および製造装置を提供することができる。なお、前記製造方法の各実施例を適宜組合せることも可能である。
【００９３】
【発明の効果】
上記したように、本発明によれば、画素部が形成される画素領域にはＱスイッチパルス固体レーザのみが照射され、移動度で代表される性能はそれほど高くないが、画素のスイッチングに必要な性能を有する特性のそろったトランジスタが形成できる。また駆動回路を含む周辺回路部には時間変調された連続発振固体レーザが照射され、前記シリコン膜の履歴によらずレーザ光の走査方向に大きく成長した結晶粒を有するシリコン膜が得られ、駆動回路を形成するに十分な性能を有するトランジスタが形成される。
【００９４】
これらのアニールは全て固体レーザ光を熱源として実施されるため、従来のエキシレーザアニールを実施するに必要だった運転コストを低減することができる。更には、ガラス基板上に高速に動作するトランジスタが形成できるため、いわゆるシステム・オン・パネル（システムインとも称する）と呼ばれる駆動回路、インタフェース回路などを内蔵したアクティブ基板が実現でき、これを用いて高品質の表示装置を得ることができる。また、製造装置の運転コストを低減し、スループットを確保しつつ画素領域と周辺回路部を有する表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明による表示装置の製造方法の第一実施例を適用するレーザアニール装置の全体構成を示す模式図である。
【図２】図１における画素部アニール室の構成例を模式的に示す斜視図である。
【図３】本発明の１実施例であるレーザアニール装置の画素部アニール用光学系の構成を示す斜視図である。
【図４】図１におけるアニール室のレーザアニール装置を構成する駆動回路部アニール室の構成を模式的に説明する斜視図である。
【図５】図１における駆動回路部アニール用レーザ照射光学系の構成を説明する模式図である。
【図６】本発明の表示装置の製造方法の第一実施例におけるレーザアニール方法を工程順に説明する基板の斜視図である。
【図７】本発明の表示装置の製造方法の第一実施例におけるレーザアニール方法を工程順に説明する図６に続く基板の斜視図である。
【図８】本発明の表示装置の製造方法の第一実施例であるレーザアニール方法における多結晶シリコン膜から高性能トランジスタが形成される手順を示す模式図である。
【図９】本発明の表示装置の製造方法の第一実施例であるレーザアニール方法における多結晶シリコン膜から高性能トランジスタが形成される手順を示す図８に続く模式図である。
【図１０】本発明による表示装置の製造方法の第一実施例を工程順に説明する流れ図である。
【図１１】図１０のレーザアニール工程の詳細を説明する流れ図である。
【図１２】レーザアニールを実施して完成したＴＦＴ基板を組み立てる手順を示す説明図である。
【図１３】最終ＴＦＴ基板とカラーフィルタ基板を重ねて液晶を封入したパネルの断面図である。
【図１４】本発明の表示装置の製造方法の第二実施例におけるレーザアニール方法を工程順に説明する基板の斜視図である。
【図１５】本発明の表示装置の製造方法の第二実施例におけるレーザアニール方法を工程順に説明する図１４に続く基板の斜視図である。
【図１６】本発明の表示装置の製造方法の第二実施例であるレーザアニール方法における多結晶シリコン膜から高性能トランジスタが形成される手順を示す模式図である。
【図１７】本発明の表示装置の製造方法の第二実施例であるレーザアニール方法における多結晶シリコン膜から高性能トランジスタが形成される手順を示す図１６に続く模式図である。
【図１８】本発明の表示装置の製造方法の第三実施例におけるレーザアニール方法を工程順に説明する基板の斜視図である。
【図１９】本発明の表示装置の製造方法の第三実施例におけるレーザアニール方法を工程順に説明する図１８に続く基板の斜視図である。
【符号の説明】
１〜４・・・・カセット、６・・・・搬送ロボット、９・・・・ロードロック室、１０・・・・搬送室、１２、１４、１６・・・・ゲートバルブ、１３・・・・画素部アニール室、１５、１７・・・・駆動回路部アニール室、２１・・・・画素部アニール光学系、２２、２３・・・・駆動回路部アニール光学系、３２、５２・・・・ステージ、３６、５５・・・・光学筐体、３６・・・・Ｑスイッチパルス固体レーザ、５６・・・・連続発振固体レーザ、４２、６２・・・・ビームホモジナイザ、４３、６３・・・・シリンドリカルレンズ、６８・・・・ＥＯモジュレータ、４４、６４・・・・矩形開口スリット、４５、６６・・・・対物レンズ、１０・・・・ガラス基板、１０１、１１１、１２１・・・・非晶質シリコン薄膜、１０２、１１２、１２２・・・・画素部アニール用固体レーザ光、１０４、１１４、１２４・・・・駆動回路部アニール用固体レーザ光、１０３、１１３、１２３・・・・微細均一多結晶シリコン膜、１０５、１１５、１２５・・・・信号線駆動回路部、１０６、１１６、１２６・・・・走査線駆動回路部、１０７、１１７、１２７・・・・インタフェース回路部、１５１・・・・微細結晶粒、１６０、１６１、１８０、１８１・・・・活性領域、１６３、１８３・・・・ゲート電極、１６４、１８４・・・・ソース電極、１６５、１８５・・・・ドレイン電極、２００・・・・ＴＦＴ基板、２０１・・・・カラーフィルタ、２０２・・・・端子、２０３・・・・シャーシ、２５７・・・・液晶、２５８・・・・ビーズ、２５９・・・・偏光板。
【発明の属する技術分野】
本発明は、パネル型の表示装置に係り、特に当該表示装置を構成する絶縁基板上に形成された非晶質または多結晶半導体膜にレーザ光を照射して膜質を改善し、あるいは結晶粒を拡大した半導体膜として、画素領域と周辺回路領域におけるそれぞれの薄膜トランジスタ等のアクティブ素子の特性を最適化、高精細かつ高品質の表示を可能とした表示装置とその製造方法および製造装置に関する。
【０００２】
【従来の技術】
液晶表示装置や有機発光表示装置などの、所謂アクティブ駆動のパネル型表示装置では、当該パネルを構成する一方の基板（アクティブ基板または薄膜トランジスタ（ＴＦＴ）基板）に半導体膜で構成した薄膜トランジスタ等のアクティブ素子を有する。例えば、ガラスや溶融石英などを好適とする二枚の基板間に液晶を封止した液晶パネルでは、当該基板上の非晶質シリコン膜で形成された薄膜トランジスタで駆動されるマトリクス配列された多数の画素を上記薄膜トランジスタのスイッチングによりオン・オフすることで二次元の画像を形成している。この基板上に画素を駆動する薄膜トランジスタを画素トランジスタとも称する。そして、画素トランジスタは基板の周辺（周辺回路部）に設置した駆動回路（以下、ドライバ回路とも称し、ドライバ回路を構成する薄膜トランジスタをドライバトランジスタとも称する）により選択されて表示信号が供給され、これを当該画素トランジスタの出力電極に接続された画素電極に印加して点灯する。
【０００３】
現在では、ドライバ回路を含む周辺回路は集積回路チップとして基板の画素領域（表示領域）の周辺に搭載されているのが一般的である。このドライバ回路を画素トランジスタと同時に基板の周辺回路部に形成することが可能になれば、いわゆるシステムイン（システム・イン・パネル）が実現でき、飛躍的な製造コスト低減および信頼性の向上が期待できる。しかし、現状ではトランジスタの能動層を形成するシリコン膜（半導体膜）は結晶性が悪いため、移動度に代表される薄膜トランジスタの性能が低く、高速・高機能が要求される回路の製作は困難である。これら高速・高機能の回路を製作するためには、高移動度薄膜トランジスタを必要とし、これを実現するためにシリコン薄膜の結晶性を改善する必要がある。
【０００４】
この結晶性改善の手法として、従来からエキシマレーザアニールが注目を浴びている。この方法はガラスなどの絶縁基板（以下、単に基板とも称する）上に形成された非晶質シリコン膜（移動度は１ｃｍ２ ／Ｖｓ以下）にエキシマレーザを照射して、非晶質シリコン膜を多結晶シリコン膜に変化させることで移動度を改善するものである。しかしながら、エキシマレーザの照射により得られた多結晶シリコン膜は、その結晶粒径が数１００ｎｍ程度、移動度も１００ｃｍ２ ／Ｖｓ程度であり、液晶パネルを駆動するドライバ回路などに適用するには性能不足である。
【０００５】
これを解決する方法として、「非特許文献１」に記載された連続発振レーザによるアニール技術、また「特許文献１」に記載されたエキシマレーザで結晶核を発生させ、パルスＹＡＧレーザの高調波で結晶を成長させる技術が提案されている。
【０００６】
【非特許文献１】
Ｆ．Ｔａｋｅｕｃｈｉ 等「Ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ｐｏｌｙ−Ｓｉ ＴＦＴｓ ｆａｂｒｉｃａｔｅｄ ｂｙ ａ Ｓｔａｂｌｅ Ｓｃａｎｎｉｎｇ ＣＷ Ｌａｓｅｒ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ」、ＡＭ−ＬＣＤ ’０１（ＴＦＴ４−３）
【特許文献１】
特開２００２−２７０５０５号公報
【０００７】
【発明が解決しようとする課題】
上記「非特許文献１」に記載の従来技術では、ダイオード励起連続発振ＹＶＯ４ レーザの第二高調波を、ガラス基板上に形成した非晶質シリコン薄膜上を走査して結晶成長させることで、５００ｃｍ２ ／Ｖｓを越える移動度を得ている。この程度の移動度が得られると、十分な性能のドライバ回路を形成することができ、システム・オン・パネルが実現できる。しかしながら、ここで用いているダイオード励起連続発振ＹＶＯ４ レーザの第二高調波は、現在市販されている装置の出力が最大でも１０Ｗ程度と小さく、基板全面をアニールするにはスループットが問題になる。更に、連続発振レーザの照射を継続すると、結晶成長方向が乱れたり、基板への熱蓄積によって溶融したシリコンが表面張力により凝集して、均一な膜として存在できなくなる現象が発生する。
【０００８】
また、上記「特許文献１」に記載の従来技術では、非晶質（アモルファス）材料層（非晶質シリコン膜）を全面に形成した基板の画素領域及び周辺回路領域にエキシマレーザを照射し、非晶質材料層に結晶核を発生させて結晶粒に成長させる。そして、周辺回路領域にのみＬＤ（レーザ・ダイオード）励起固体レーザのパルス光を更に照射して結晶粒を成長させている。しかしながら、画素領域に照射されるエキシマレーザは出力が大きい反面、有害なガスを使用することから、その処理を含め製造装置に膨大な運転コストがかかる。また、エキシマレーザは、そのパルス毎のエネルギにバラツキが大きく、出力及びエネルギ密度分布が時間とともに変化するため、基板全面を均一にアニールすることが難しい。このため、エキシマレーザを照射して形成された多結晶シリコン膜で形成した薄膜トランジスタには特性のばらつきが大きく、これを用いて最終的に得られる液晶表示装置等の表示装置の品質向上には限界がある。
【０００９】
本発明の目的は、上記した従来技術の欠点を解決して、画素領域および周辺回路領域における各薄膜トランジスタに要求される特性を実現して高品質の表示画像を実現した表示装置とその製造方法および製造装置を提供することにある。すなわち、画素領域の薄膜トランジスタ（画素トランジスタ）を表示領域にわたって均一な特性とし、周辺回路部の薄膜トランジスタ（ドライバトランジスタ）は移動度を改善することでそれぞれの機能に応じた特性とする。このような薄膜トランジスタで構成した画素回路とドライバ回路を作り込んだ基板をアクティブ基板として表示装置を構成する。また、製造装置の運転コストを低減し、スループットを確保しつつ画素領域と周辺回路部を有するシステム・イン・パネルを実現する。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明による表示装置は、固体パルスレーザでアニールを行って特性の揃った多結晶シリコン膜で画素トランジスタを形成した画素領域を有し、ＬＤ励起固体パルスレーザでアニールを行った後、ＬＤ励起連続発振レーザを時間変調して照射することで実質的に単結晶と同性能の多結晶シリコン膜で形成したドライバトランジスタを用いた周辺回路部を有するアクティブ基板で構成される。
【００１１】
また、上記目的を達成するために、本発明は、レーザアニール装置で構成した製造装置を用いて基板上の画素領域に対しては固体パルスレーザ光を照射して特性の揃った多結晶シリコン膜とし、駆動回路を含む周辺回路が形成される領域には固体パルスレーザ光を照射した後に時間変調した固体レーザ連続発振光を照射する。こうして処理した半導体膜に薄膜トランジスタを作り込む。これにより、画素領域では特性のそろった多結晶シリコン膜で画素トランジスタを形成し、周辺回路部では特性が優れ、実質的に単結晶と同性能の多結晶シリコン膜でドライバトランジスタを形成することで、製造装置の運転コストを低減して十分なスループットで表示装置を製造することができる。
【００１２】
上記のレーザアニール装置を有する製造装置は、ＬＤ励起固体パルスレーザをレーザ源とした画素領域アニールステーションと、ＬＤ励起連続発振レーザをレーザ源とした駆動回路を含む周辺回路部アニールステーションを有し、両者は必要に応じて大気から隔離が可能な基板搬送部で結合されて構成される。
【００１３】
また、本発明のパネル型表示装置は、上記レーザアニール装置を有する製造装置を用いて上記レーザアニール方法を適用して製造された均一な微細多結晶からなる画素領域と高性能シリコン薄膜から構成された駆動回路を含む周辺回路部で構成され。
【００１４】
なお、本発明は上記の構成および後述する発明の実施の形態に記載された構成に限定されるものではなく、液晶表示装置や有機エレクトロルミネッセンス表示装置、その他のアクティブ駆動されるパネル型表示装置等、本発明の技術思想を逸脱することなく、種々の適用と変更が可能であることが言うまでもない。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について、実施例の図面を参照して詳細に説明する。なお、本発明の理解を容易にするため、先ず製造方法および製造装置の実施例から説明する。図１は本発明による表示装置の製造方法の第一実施例を適用する製造装置を構成するレーザアニール装置の全体構成を示す模式図である。このレーザアニール装置は、絶縁基板（以下、ガラス基板を用いるものとし、単に基板とも称する）を格納するための複数のカセット１、２、３、４を設置するためのカセット設置台５、基板をカセット１あるいは２あるいは３あるいは４とロードロック室９の間で搬送するためのロボット６、ロボット６の走行領域７、ゲートバルブ８で結合されたロードロック室９と搬送室１０、ゲートバルブ１２で搬送室１０と結合された画素領域（以下、画素部とも称する）アニール室１３、それぞれゲートバルブ１４、１６で搬送室１０と結合された駆動回路部（以下、周辺回路領域とも称する）アニール室１５および１７、画素部アニール室１３に設置された画素部アニール用レーザ照射光学系２１および２１’、駆動回路部アニール室１５と１７に設置された駆動回路部アニール用レーザ照射光学系２２、２２’、２３、２３’から構成されている。なお、画素部は基板の中央領域の大部分を占め、駆動回路部は画素部の外側で基板の外周に沿った領域にある。
【００１６】
図２は図１における画素部アニール室の構成例を模式的に示す斜視図である。画素部アニール室１３は、内部に基板３３が載置される、所謂ＸＹステージ３２が設置されたチャンバ３１、チャンバ３１の上方に位置調整機構３４を介してＸＹＺ（縦方向：Ｘ、横方向：Ｙ、高さ方向：Ｚ）に位置調整可能に設置された光学筐体３５と３５’、および光学筐体３５と３５’内のそれぞれに設置された固体レーザ発振器３６と３６’に光ファイバ４７と４７’でそれぞれ結合されて光学筐体３５と３５’のそれぞれの外におかれた励起用ＬＤを含むＬＤ電源３７と３７’が設置されている。
【００１７】
図３は図１における画素部アニール用レーザ照射光学系の構成例を説明する模式図である。画素部アニール用レーザ照射光学系２１と２１’は同様の構成であるのでここでは画素部アニール用レーザ照射光学系２１で説明る。図３に示すように、画素部アニール用レーザ照射光学系２１は、基板の画素部をアニールするためのレーザ光４６を発振させる固体レーザ発振器３６、透過率可変フィルタ４１、ビームホモジナイザ４２、シリンドリカルレンズ４３、可変矩形スリット４４、着脱可能なマスク４８、対物レンズ４５、観察用ＣＣＤカメラ４９から構成され、光学筐体３５内に格納されている。固体レーザ発振器３６は励起用電源３７内に設置されたＬＤと光ファイバ４７で結合され、励起される。
【００１８】
図４は図１におけるアニール室のレーザアニール装置を構成する駆動回路部アニール室の構成を模式的に説明する斜視図である。駆動回路部アニール室１５、１７は図４に示すように、内部に基板５３が載置されるＸＹステージ５２が設置されたチャンバ５１、チャンバ５１上方に位置調整機構５４を介してＸＹＺに位置調整可能に設置された光学筐体５５と５５’、光学筐体５５と５５’内に設置された固体レーザ発振器５６と５６’に光ファイバで結合されて光学筐体５５と５５’の外におかれた励起用ＬＤを含むＬＤ電源５７と５７’で構成されている。
【００１９】
図５は図１における駆動回路部アニール用レーザ照射光学系の構成を説明する模式図である。駆動回路部アニール用レーザ照射光学系２２’と２３’は同様の構成であるので、ここでは駆動回路部アニール用レーザ照射光学系２２および２３で説明する。図５に示すように、駆動回路部アニール用レーザ照射光学系２２および２３は、駆動回路を含む周辺回路部をアニールするためのレーザ光６５を発振させる固体レーザ発振器５６、透過率可変フィルタ６１、ＥＯモジュレータ６８ビームホモジナイザ６２、シリンドリカルレンズ６３、可変矩形スリット６４、対物レンズ６６、観察用ＣＣＤカメラ６７から構成され、光学筐体５５、５５’内に格納されている。固体レーザ発振器５６は、励起用電源５７内に設置されたＬＤと光ファイバ６９で結合されて励起される。
【００２０】
次に、本実施例のレーザアニール装置の動作を図１〜図５を参照して説明する。まず、基板を格納したカセット１をカセット設置台５上に設置する。ここで、基板とは厚さ０．３〜１．０ｍｍのガラス基板上に、絶縁膜としてＳｉＯ２ あるいはＳｉＮ、あるいはそれらの複合膜が膜厚５０〜４００ｎｍの範囲で形成された上に、非晶質シリコン膜が３０〜１５０ｎｍの厚さで形成されたものである。搬送ロボット６がカセット１内から基板を１枚取り出し、走行領域７を移動してロードロック室９内に載置する。ロードロック室９には、必要に応じて開閉が可能で、気密性を保つための扉（蓋）が設置されている。ロードロック室９内に載置された基板はゲートバルブ８を通過して搬送室１０内を移動し、ゲートバルブ１２を通過して画素部アニール室１３内のステージ２２上に載置される。搬送室１０は必要に応じて、レーザアニール時の基板を特定の雰囲気に保持するため、気密構造になっている。特定の雰囲気が真空あるいは減圧あるいは昇圧状態の場合には、それらの圧力に耐える構造が必要である。圧力が大気圧と同程度であり、特定のガス雰囲気に保つのみの場合は、圧力差に対する考慮は不要である。また、特定雰囲気が不要な場合には単なる搬送機構と置き換えても良く、その場合にはゲートバルブ８、１２、１４、１６は不要であり、ロードロック室９は単なる基板受け渡し機構に置き換えても良い。
【００２１】
ステージ３２上に載置された基板３３は、位置決めされた後、ＬＤ電源３７、３７’内に格納されているＬＤの出力を光ファイバ４７で伝送して励起された固体レーザ発振器３６、３６’からのレーザ光４６により、図示していない光学窓を介して照射され、アニールされる。更に、これを図３に従って詳細に説明すると、固体レーザ発振器３６から発振されたレーザ光４６は透過率可変フィルタ４１により出力を調整され、ホモジナイザ４２で均一なエネルギ密度を有するビームに変換される。そして、シリンドリカルレンズ４３で１方向に圧縮されて線状（あるいは帯状）に整形され、矩形開口スリット４４により不要な部分が除去されて、対物レンズ４５により基板３３上に矩形開口スリット４４の投影像として、少なくとも画素部が形成される領域（画素領域）に照射される。
【００２２】
ここで、レーザ発振器３６として、パルス光が得られるＬＤ励起固体レーザが用いられるが、更に詳しくは、ＬＤ励起Ｑスイッチパルス発振ＹＡＧレーザあるいはＬＤ励起Ｑスイッチパルス発振ＹＶＯ４ レーザの第２高調波（波長：５３２ｎｍ）、第３高調波（波長：３５５ｎｍ）、第４高調波（波長：２６６ｎｍ）が望ましく、出力の大きさ、安定性から第２高調波が最も適している。パルス幅としては、５〜２００ｎｓあるいはそれ以上のものが使用できるが、本発明の目的には５０ｎｓ以上、望ましくは２００ｎｓ以上のものが望ましい。
【００２３】
少なくとも画素部（画素領域）のアニールに必要なレーザ照射を完了した基板３３は、ゲートバルブ１２を通過し搬送室１０内を移動してゲートバルブ１４あるいは１６を通過し、駆動回路部アニール室１５あるいは１７内のステージ５２上に載置される。ステージ５２上に載置された基板３３は、位置決めされた後、ＬＤ電源５７、５７’内に格納されているＬＤの出力を光ファイバ６９で伝送して励起された固体レーザ発振器５６、５６’からのレーザ光６５により図示していない光学窓を介して照射され、アニールされる。
【００２４】
更に、この動作を図５に従って詳細に説明する。固体レーザ発振器５６から発振されたレーザ光６５は透過率可変フィルタ６１により出力を調整され、ＥＯモジュレータ６８によって必要なタイミングで必要な変化が得られるように時間変調され、ホモジナイザ６２で均一なエネルギ密度を有するビームに変換される。そして、シリンドリカルレンズ６３で１方向に圧縮されて線状（あるいは帯状）に整形され、矩形開口スリット６４により不要な部分を除去されて対物レンズ６６により基板３３上に矩形開口スリット６４の投影像として、駆動回路を含む周辺回路が形成される領域に照射される。ここで、レーザ発振器５６として、連続発振光が得られるＬＤ励起固体レーザが用いられるが、更に詳しくはＬＤ励起連続発振ＹＡＧレーザあるいはＬＤ励起連続発振ＹＶＯ４ レーザの第２高調波（波長：５３２ｎｍ）、第３高調波（波長：３５５ｎｍ）、第４高調波（波長：２６６ｎｍ）が使用でき、出力の大きさ、安定性から第２高調波が最も適している。
【００２５】
基板３３が駆動回路部アニール室１５でアニールされている間に並行して、他の基板がカセット１から搬送ロボット６により取り出され、走行領域７を移動して、ロードロック室９内に載置される。ロードロック室９内に載置された基板は、ゲートバルブ８を通過して搬送室１０内を移動し、ゲートバルブ１２を通過して画素部アニール室１３内のステージ２２上に載置され、上記したように少なくとも画素部がＬＤ励起固体パルスレーザで照射される。
【００２６】
駆動回路を含む周辺回路が形成される領域（周辺回路部）にＬＤ励起連続発振レーザ光６５を時間変調して照射した後、基板３３はゲートバルブ１６、搬送室１０、ゲートバルブ８を通過してロードロック室９に戻り、搬送ロボット６がロードロック室９内から基板３３を取り出し、走行領域７を移動して、処理済みの基板を格納するためのカセット（例えば、カセット４）内に格納される。その後、画素部アニール室１３での処理が終了した基板は、駆動回路部アニール室１５あるいは１７に搬送させるとともに、新たな基板が画素部アニール室１３に搬送され、それぞれのアニール処理が並行して行われる。
【００２７】
尚、図１〜図５に示した実施例では、画素部アニール（画素領域アニール）と駆動回路部アニール（周辺回路部アニール）のスループットを２：１と想定して、画素部アニール室を１室、駆動回路部アニール室を２室の構成としたが、本発明はこの構成に限定するものではない。要は、画素部のアニールと駆動回路部のアニールを並行して処理することが重要であり、各アニールのスループットに応じて各アニール室数を最適化すればよい。
【００２８】
以下、上記したレーザアニール装置によるレーザアニール方法を用いた本発明による表示装置の製造方法の１実施例について図６と図７および前記図１〜図５を参照して説明する。図６と図７は本発明の表示装置の製造方法の第一実施例におけるレーザアニール方法を工程順に説明する基板の斜視図であり、図６の工程（ａ）（ｂ）（ｃ）は図７の（ｄ）（ｅ）（ｆ）に続く。本実施例の製造方法が対象とするのは、図６（ａ）に示すように、ガラス基板１００上に絶縁膜（図示せず）を介して非晶質シリコン薄膜１０１が形成されたものである。通常は一枚の大サイズの母基板内に複数のパネルが形成される。例えば、携帯電話等に使用される一枚のパネルは公称１．５〜３形（画素部対角が１．５〜３インチ）と呼ばれるものであり、およそ１ｍ角の母基板には数百パネルが形成される。これらを全て表現するのは現実的でないため、図６と図７では１パネル分を代表させて示す。
【００２９】
上記したように、最表面に膜厚が３０〜１５０ｎｍの非晶質シリコン薄膜１０１が形成されたガラス基板１００は画素部アニール室１３に搬送され、必要に応じてアライメントマーク（図示せず）によりアライメントされた後、図６（ｂ）に示すように線状に集光されたＬＤ励起Ｑスイッチパルス固体レーザ光１０２が、より具体的にはＬＤ励起ＱスイッチパルスＹＡＧレーザの第２高調波、あるいはＬＤ励起ＱスイッチパルスＹＶＯ４ レーザの第２高調波が、基板１００全面を走査しながら照射される。
【００３０】
この時、ＬＤ励起Ｑスイッチパルス固体レーザ光１０２は、同一箇所に５〜２０パルスのレーザ光が照射されるように、集光された線状レーザ光の幅の１／５〜１／２０のピッチで移動と照射を交互に繰り返す。ステージ３２（図２）を連続的に移動させながら、集光された線状レーザ光の幅の１／５〜１／２０だけ移動した時点にレーザ光を照射しても良いし、あるいはステージが停止した状態で５〜２０パルスが照射された後、線状レーザ光の集光幅だけ移動し、これを繰り返しても良い。このレーザ照射により、非晶質シリコン薄膜１０１は溶融再凝固の過程を経て、結晶粒径が１ミクロン（μｍ）以下、典型的には２００〜５００ｎｍの微細多結晶シリコン薄膜１０３に変化する。即ち、図６（ｃ）に示すようにガラス基板１００上の非晶質シリコン薄膜１０１全面が微細多結晶シリコン薄膜１０３に変化する。これにより得られたシリコン膜の移動度は典型的には数１０〜１００ｃｍ２ ／Ｖｓ程度であり、アニールされた表面、特に結晶粒界に突起が形成されて、３０〜７０ｎｍ程度の凹凸が発生するが、画素のスイッチングを行うトランジスタを形成するのに十分な性能であり、凹凸も特に問題とはならない。
【００３１】
母基板であるガラス基板１００は前述したように１ｍ角あるいはそれ以上の大きさがあり、図１に示したように光学系を２組設置して同時に照射しても、１回の走査で全面をアニールできない場合がある。そのような場合は、必要な回数だけ走査して照射することになる。複数回の走査あるいは複数の光学系で分割して照射した場合のつなぎ目は、通常部分の２倍のパルス数が照射されるか、あるいは全く照射されない場合もあり、その部分の結晶状態は通常のアニール部分とは異なるため、その部分に形成されたトランジスタの特性が変化する。このため、つなぎ目が画素部トランジスタ位置以外になるようにレイアウトすることが望ましい。
【００３２】
図１あるいは図２に示したレーザアニール装置では、画素部をアニールする光学系が２組設置されていて、２箇所が同時にアニールできるように構成されているが、本発明はこれに限定されるものではない。光学筐体を一つだけ設置しても良い。また、光学系筐体３６、３６’の大きさとガラス基板１００の大きさで決まる数だけの光学系を設置しても良い。特に小形のパネルをアニールする場合には、光学系の数がスループットを決定することから、多数の光学系を搭載した方が装置価格は上昇するがスループット向上には有利である。
【００３３】
次に、ガラス基板１００は駆動回路部アニール室１５（あるいは１７）に搬送され、アライメントマークによりアライメントされた後、まず、図７（ｄ）に示すように周辺回路部の信号線駆動回路部１０５にＬＤ励起連続発振固体レーザ光１０４が、より具体的にはＬＤ励起連続発振ＹＡＧレーザの第２高調波あるいはＬＤ励起連続発振ＹＶＯ４ レーザの第２高調波が照射される。ＥＯモジュレータ６８による時間変調（パルス化）と走査（光学筐体５５の移動、あるいはステージ５２の移動）が同期をとって実施される。これにより、信号線駆動回路のトランジスタが形成される位置に正しくレーザ光１０４が照射され、溶融したシリコンは再凝固時に溶融部と多結晶部の境界部の結晶を種結晶として、レーザ光１０４が走査される方向に成長する。
【００３４】
次いで、図７（ｅ）に示すように、周辺回路部の走査線駆動回路１０６およびインタフェース回路１０７にＬＤ励起連続発振固体レーザ光１０４が、ＥＯモジュレータ６８による時間変調（パルス化）と走査（光学筐体５５の移動、あるいはステージ５２の移動）が同期をとって照射される。これにより、図７（ｆ）に示すように、走査線駆動回路１０６およびインタフェース回路１０７のトランジスタが形成される位置に正しくレーザ光１０４が照射され、溶融したシリコンは溶融部と多結晶部の境界部の結晶を種結晶として、レーザ光１０４が走査される方向に成長する。
【００３５】
ここで、時間変調連続発振レーザ光が照射された場合の多結晶シリコン薄膜の挙動を図８と図９に従って説明する。図８と図９は本発明の表示装置の製造方法の第一実施例であるレーザアニール方法における多結晶シリコン膜から高性能トランジスタが形成される手順を示す模式図である。前述したように、本実施例では、ガラス基板１００上に固体パルスレーザでアニールされた多結晶シリコン薄膜が形成された基板がアニール対象になる。固体パルスレーザによるアニールで得られた多結晶シリコン薄膜１５１は、結晶粒径が１ ミクロン以下（数１００ｎｍ）の微細な結晶粒１５１の集合体である。尚、図８（ａ）には多結晶膜の一部分（レーザ照射開始部）のみ、結晶粒を示している。
【００３６】
図８（ａ） に示すように、線状に集光された連続発振レーザ光１５２を走査しながら膜質を改善すべき領域１５３に照射する。レーザ照射領域外の微細結晶粒１２０はそのまま残るが、レーザ照射領域内の微細結晶粒は溶融する。その後、レーザ照射領域が通過することにより急速に凝固・再結晶し、最後に盛り上がり部（突起部）１６２が形成されて、この領域１５３のアニールが終了する。更に、任意の間隔をあけてレーザの照射開始・終了を繰り返す。即ち、ブロック状のレーザ照射領域がアニールを必要とする領域を覆うことで、周辺回路部のレーザアニールが終了する。
【００３７】
この時、溶融したシリコンは図８（ｂ）に示すように、溶融開始部周辺に残留している結晶粒を種結晶として、種結晶の結晶方位にならった結晶が温度勾配に従ってレーザ光の走査方向に成長して行く。この時、結晶粒の成長速度は結晶方位によって異なるため、最終的には最も成長速度の早い結晶方位を持つ結晶粒だけが結晶成長を続ける。即ち、成長速度の遅い結晶方位をもつ結晶粒１５５は、周囲の成長速度の早い結晶方位をもつ結晶粒１５６、１５７の成長に抑えられ、結晶成長が止まる。また、成長速度が中程度の結晶方位を持つ結晶粒１５６は成長を続けるが、さらに成長速度の大きい結晶粒１５７、１５８の成長に抑えられ、やがて成長が停止する。最終的には成長速度の最も大きな結晶方位を持つ結晶粒のみが成長を続ける。ただし、無限に成長するのではなく、５〜５０ミクロン程度の長さに成長すると、やがて新たに成長を開始した結晶粒に抑えられ、結果的に幅が０．２〜２ミクロン、長さ５〜５０ミクロンの多結晶薄膜が得られる。なお、符号１６２は突起部である。
【００３８】
これら、結晶成長が続いた結晶粒１５７、１５８は厳密な意味では独立した結晶粒であるが、ほとんど同じ結晶方位を有しており、溶融再結晶した部分は実効的にほぼ単結晶（疑似単結晶）と見なすことができる。しかも、このレーザ照射後における表面の凹凸は１０ｎｍ以下であり、極めて平坦な状態である。レーザ光を上記したように多結晶シリコン薄膜に照射することにより、レーザ光を照射した部分のみが島状にアニールされ、特定の結晶方位を有する結晶粒のみが成長して、厳密な意味では多結晶状態であるが、ほぼ単結晶に近い性質を有する領域が形成されたことになる。特に、結晶粒界を横切らない方向（結晶の成長方向、即ちレーザの走査方向）においては、実質的に単結晶（疑似単結晶）と考えて良い。この時の シリコン膜の移動度として、３００ｃｍ２ ／Ｖｓ以上、典型的には４５０ｃｍ２ ／Ｖｓが得られる。
【００３９】
ガラス基板１を相対的に走査しながらこの手順を繰り返し、順次アニールの必要な部分にレーザ光を照射することにより、駆動回路部のトランジスタを形成する領域をすべて、ほぼ単結晶に近い性質を有する領域に変換することができる。単結晶に近い性質を有する領域は結晶粒が一定方向に成長しているため、トランジスタを形成した際に、電流が流れる方向（ソース−ドレイン方向）と結晶粒の成長方向を一致させることにより、結晶粒界を横切るように電流が流れるのを避けることができる。
【００４０】
そこで、図９（ｃ）に示す領域１６０、１６１が駆動用トランジスタの能動層（活性領域）となるように、位置合わせすればよい。不純物拡散工程およびフォトエッチング工程を経て、括性領域１６０、１６１以外を除去し、フォトレジスト工程により図９（ｄ）に示すようなゲート絶縁膜（図示せず）を介したゲート電極１６３、オーミックな接続を有するソース電極１６４およびドレイン電極１６５を形成してトランジスタが完成する。ここで、活性領域１６０にはいくつかの結晶粒界が存在する。しかし、電流はソース電極１６４とドレイン電極１６５の間を流れるため、電流が結晶粒界を横切ることがなく、実質的に単結晶（疑似単結晶）で構成された場合と等価な移動度が得られる。
【００４１】
上記したように時間変調連続発振固体レーザを照射して溶融再結晶した部分は、電流の流れる方向を、結晶粒界を横切らない方向に一致させることで、その移動度は固体パルスレーザによるアニールを行っただけの多結晶シリコン薄膜と比較して、２倍以上に改善することができる。この移動度は、液晶を高速に駆動するための駆動回路を含む周辺回路（周辺回路領域）を形成するに十分な値である。
【００４２】
一方、画素部のスイッチング用トランジスタは、固体パルスレーザによるアニールを実施しただけの多結晶シリコン薄膜１５１の領域で形成する。固体パルスレーザによるアニールで得られた多結晶膜は結晶粒が微細で結晶方向もランダムなため、時間変調連続発振固体レーザのアニールで得られた結晶粒に比べて移動度は小さいが、画素部のスイッチング用トランジスタに使用するには十分である。
【００４３】
ここでは、駆動回路を含む周辺回路部のアニールの手順として、信号線駆動回路部を先にアニールする場合について説明したが、先に走査線駆動回路部をアニールしても全く同じ結果が得られる。後述する他の実施例についても同様である。これにより、図７（ｆ）に示すように信号線駆動回路１０５、走査線駆動回路１０６、及び必要に応じて高速回路あるいはインタフェース回路１０７が形成される領域に、大粒径多結晶シリコン薄膜（あるいは実効的に単結晶と同程度の性能が得られるので、疑似単結晶薄膜とも称する）が形成される。また、上記信号線駆動回路１０５、走査線駆動回路１０６、及び必要に応じて高速回路あるいはインタフェース回路１０７が形成される領域以外の領域には、移動度で代表される性能はそれほど高くはないが均一な結晶粒径の多結晶シリコン薄膜が形成される。
【００４４】
尚、図７（ｅ）において、走査線駆動回路１０６およびインタフェース回路１０７にレーザ光１０４を照射する場合は、必要に応じてガラス基板１００を９０度回転させるか、あるいは線状に集光するレーザ光１０４の長手方向を９０度回転させ、且つ走査方向を９０度変えることで実現できる。この場合、信号線駆動回路部１０５と走査線駆動回路部１０６、高速回路あるいはインタフェース回路１０７はレーザアニールにより成長する結晶粒の方向は９０度異なり、結晶粒の成長方向とトランジスタのソース−ドレイン方向が一致するようにレイアウトする必要がある。また、レーザ照射領域の最後に発生する突起部がトランジスタ領域と重ならない様にレイアウトする必要がある。
【００４５】
図１に示したレーザアニール装置では、駆動回路を含む周辺回路部をアニールする光学系が２組設置されていて、２パネルが同時にアニールできるように構成されているが、本発明はこれに限定されるものではない。光学系筐体５５、５５’の大きさとガラス基板１００の大きさで決まる数だけの光学系を設置することが可能である。特に小形のパネルをアニールする場合には、光学系の数がスループットを決定することから、多数の光学系を搭載した方がスループット向上には有利である。
【００４６】
上記実施例で説明したレーザアニール方法により、画素部は固体パルスレーザ１０２のみで均一な微細多結晶シリコンが形成され、移動度が数１０〜１００ｃｍ２ ／Ｖｓで画素のスイッチングには十分な性能のシリコン薄膜が安定して得られる。また駆動回路を含む周辺回路部は時間変調した連続発振固体レーザ光１０４によるアニールで、レーザ光走査方向に大きく成長した多結晶シリコン薄膜が形成され、移動度が３００ｃｍ２ ／Ｖｓ以上、典型的には４５０ｃｍ２ ／Ｖｓ前後で、高速な回路を形成可能な高性能なシリコン薄膜が安定して得られる。 全てのアニールが終了した後、ガラス基板１００は駆動回路部アニール室１５（あるいは１７）から搬出され、アニール済みの基板を格納するカセット（例えば４）に格納される。
【００４７】
図１０は本発明による表示装置の製造方法の第一実施例を工程順に説明する流れ図である。また、図１１は図１０のレーザアニール工程の詳細を説明する流れ図である。そして、図１２はレーザアニールを実施して完成したＴＦＴ基板を組み立てる手順を示す説明図である。図１０と図１１において、各工程を「Ｐ」で示す。図１０に示すように、まずガラス基板上に絶縁膜が形成され（Ｐ−１）、その上に非晶質シリコン（ａ−Ｓｉ）膜が形成される（Ｐ−２）。非晶質シリコン（ａ−Ｓｉ）膜が形成された基板に対して上記の実施例で説明したレーザアニール（Ｐ−３）が実施される。本実施例のレーザアニールは図１１に示すように、基板がアニール室に搬送され（Ｐ−３１）、プリアライメント（Ｐ−３２）の後にアライメントマークが形成される（Ｐ−３３）。アライメントマーク形成はアニール用のレーザで行っても良いし、インクジェットのような手段で行っても良い。また、予めフォトエッチングプロセスで形成することも可能であり、その場合には、ここでは省略することができる。
【００４８】
形成したアライメントマークでアライメントを行い（Ｐ−３４）、先に述べた実施例に従えば、基板全面に固体パルスレーザを照射して微細多結晶シリコン膜を形成する画素部アニールを施し（Ｐ−３５Ａ）。次に、基板を周辺回路部アニール室に搬送して（Ｐ−３６）、アライメント後（Ｐ−３７）、周辺回路部に時間変調した固体連続発振レーザ光を照射してレーザ光の走査方向に結晶を成長させる（Ｐ−３８Ａ）。必要なアニールが終了すると、基板をレーザアニール装置から搬出し次工程へ送られる（Ｐ−３９）。
【００４９】
レーザアニール後、図１０のフォトエッチング工程（Ｐ−４）によりトランジスタ形成に必要なシリコン膜のみを残し、ゲート絶縁膜形成（Ｐ−５）、ゲート電極形成（Ｐ−６）、不純物拡散（Ｐ−７）、活性化（Ｐ−８）、層間絶縁膜形成（Ｐ−９）、ソース・ドレイン電極形成（Ｐ−１０）、保護膜（パシベーション膜）形成（Ｐ−１１）を経てＴＦＴ基板が完成する。
【００５０】
この後、図１２（ａ）に示す上記のＴＦＴ基板に配向膜（図示せず）を形成し、ラビング工程を経て最終ＴＦＴ基板２００を得る。この最終的ＴＦＴ基板２００に、図１２（ｂ）に示す様に、他方の基板であるカラーフィルタ基板２０１を重ね、最終ＴＦＴ基板２００との間に液晶（図示せず）を封入するＬＣＤ（パネル）工程（Ｐ−１２）、信号及び電源の端子２０２を接続後、図１２（ｃ）に示す様にバックライト（図示せず）などと一緒にシャーシ２０３に組み込むモジュール工程（Ｐ−１３）を経て、高速駆動回路および必要に応じてインタフェース回路などの高速回路をガラス基板上に形成した液晶表示装置（いわゆるシステム・オン・パネル）が完成する。
【００５１】
図１３は最終ＴＦＴ基板２００とカラーフィルタ基板２０３を重ねて液晶を封入したパネルの断面図である。即ち、ガラス基板２２１上にＳｉＮ膜２２２とＳｉＯ２ 膜２２３から構成される絶縁膜を介して、本実施例の固体パルスレーザでレーザアニールを行ったシリコン膜２２４でトランジスタの能動層が形成されている。ゲート絶縁膜２２５を介してゲート電極２２６が形成され、シリコン膜２２４とオーミックな接続を有するソース電極２２７、ドレイン電極２２８がスルーホールを介して層間絶縁膜２２９上に形成されている。また、透明画素電極２３１が保護膜（パシベーション膜）２３０上にスルーホールを介してソース電極２２７に接続して形成され、その上に全面を覆う配向膜２３２が形成されている。
【００５２】
一方、カラーフィルタ基板は、ガラス基板２５１上にＲ（赤）Ｇ（緑）Ｂ（青）３色からなるカラーフィルタ層２５２が形成され、保護膜２５３を介して透明電極２５４、そして配向膜２５５が形成されている。必要に応じてカラーフィルタ層２５２にはＲＧＢ各色の境界部に黒色の層（ブラックマトリクス層２５６）を設ける場合がある。あるいは、ブラックマトリクス層はカラーフィルタ層２５２とガラス基板２５１との間に設けられる場合もある。
【００５３】
これら、最終ＴＦＴ基板とカラーフィルタ基板の間に、液晶２５７が、ビーズ２５８により一定の間隙を保って封入されている。ビーズ２５８の代わりにカラムスペーサを最終ＴＦＴ基板側あるいはカラーフィルタ基板側に形成する場合もある。カラーフィルタ基板の外側には偏光板２５９が貼り付けられている。
【００５４】
次に、本発明の表示装置の製造方法の第二実施例におけるレーザアニール方法を図１４〜図１７および図１〜図５を参照して説明する。図１４と図１５は本発明の表示装置の製造方法の第二実施例におけるレーザアニール方法を工程順に説明する基板の斜視図であり、図１４の工程（ａ）（ｂ）（ｃ）は図１５の（ｄ）（ｅ）（ｆ）に続く。本実施例の対象となるのは図７（ａ）に示すように、ガラス基板１００上に絶縁膜（図示せず）を介して非晶質シリコン薄膜１１１が形成されたものである。前記実施例と同様に、通常は一枚の大サイズの母基板内に複数のパネルが形成される。例えば、携帯電話等に使用される一枚のパネルは公称１．５〜３形（画素部対角が１．５〜３インチ）と呼ばれるものであり、およそ１ｍ角の母基板には数百パネルが形成される。これらを全て表現するのは現実的でないため、図１４と図１５では１パネル分を代表させて示す。
【００５５】
第一実施例と同様に、ガラス基板１００は画素部アニール室１３に搬送され、アライメントマークによりアライメントされた後、図１４（ｂ）に示すように線状に集光されたＬＤ励起Ｑスイッチパルス固体レーザ光１１２が、より具体的にはＬＤ励起ＱスイッチパルスＹＡＧレーザの第２高調波、あるいはＬＤ励起ＱスイッチパルスＹＶＯ４ レーザの第２高調波が基板１００の画素部のみを走査しながら照射される。この時、ＬＤ励起Ｑスイッチパルス固体レーザ光１１２は５〜２０パルスのレーザ光が照射されるように、集光された線状レーザ光の幅の１／５ 〜１／２０のピッチで移動と照射を交互に繰り返す。
【００５６】
ステージを連続的に移動させながら、集光された線状レーザ光の幅の１／５〜１／２０だけ移動した時点にレーザ光を照射しても良いし、あるいはステージが停止した状態で５〜２０パルスが照射された後、線状レーザ光の集光幅だけ移動し、これを繰り返しても良い。このレーザ照射により、非晶質シリコン薄膜１１１は溶融再凝固の過程を経て、結晶粒径が１ミクロン以下、典型的には２００〜５００ｎｍの微細多結晶シリコン薄膜１１３に変化する。即ち、図１４（ｃ）に示すようにガラス基板１００上の非晶質シリコン薄膜１１１のうち、画素が形成される部分（画素領域）のみが微細多結晶シリコン薄膜１１３に変化する。これにより得られたシリコン膜の移動度は典型的には数１０〜１００ｃｍ２ ／Ｖｓ程度であり、アニールされた表面、特に結晶粒界に突起が形成されて、３０〜７０ｎｍ程度の凹凸が発生するが、画素のスイッチングを行うトランジスタを形成するのに十分な性能であり、凹凸も特に問題とはならない。
【００５７】
尚、画素領域のみをアニールするに当たり、図３に示した光学系の矩形開口スリット４４で画素部の大きさに調整しても良いし、集光した線状レーザ光の長さが複数のパネルの画素部をカバーできる場合には、矩形開口スリット４４の変わりに、線状に集光したレーザ光 の長手方向を画素部の大きさに合わせた複数の開口を有するマスク４８を挿入して、複数のパネルの画素部を一括して走査し、レーザ照射するようにしても良い。
【００５８】
図１あるいは図２に示したレーザアニール装置では、画素領域をアニールする光学系が２組設置されていて、２枚のパネルが同時にアニールできるように構成されているが、本発明はこれに限定されるものではない。光学系筐体を一つだけ設置しても良い。また、光学系筐体３７、３７’の大きさとガラス基板１００の大きさで決まる数だけの光学系筐体を設置しても良い。特に小形のパネルをアニールする場合には、光学系の数がスループットを決定することから、多数の光学系を搭載した方が価格は上昇するがスループット向上には有利である。
【００５９】
次に、ガラス基板１００は駆動回路部アニール室１５（あるいは１７）に搬送され、アライメントマークによりアライメントされた後、まず図１５（ｄ）に示すように周辺回路部の信号線駆動回路部１１５にＬＤ励起連続発振固体レーザ光１１４が、より具体的にはＬＤ励起連続発振ＹＡＧレーザの第２高調波あるいはＬＤ励起連続発振ＹＶＯ４ レーザの第２高調波が照射される。ＥＯモジュレータ６８による時間変調（パルス化）と走査（光学筐体５５の移動、あるいはステージ５２の移動）が同期をとって実施される。これにより、信号線駆動回路のトランジスタが形成される位置に正しくレーザ光１１４が照射され、溶融したシリコンは再凝固時にレーザ照射領域の境界部の結晶を種結晶として、レーザ光１１４が走査される方向に成長する。
【００６０】
次いで、図１５（ｅ）に示すように、周辺回路部の走査線駆動回路部１１６およびインタフェース回路部１１７にＬＤ励起連続発振固体レーザ光１１４が、ＥＯモジュレータ６８による時間変調（パルス化）と走査（光学筐体５５の移動、あるいはステージ５２の移動）が同期をとって照射される。これにより、走査線駆動回路部１１６およびインタフェース部回路１１７のトランジスタが形成される位置に正しくレーザ光１１４が照射され、溶融したシリコンは再凝固時にレーザ照射領域の境界部の結晶を種結晶として、レーザ光１１４が走査される方向に成長する。
【００６１】
ここで、時間変調連続発振レーザ光が照射された場合の非晶質シリコン薄膜の挙動を図１６と図１７に従って説明する。図１６と図１７は本発明の表示装置の製造方法の第二実施例であるレーザアニール方法における多結晶シリコン膜から高性能トランジスタが形成される手順を示す模式図である。前述したように、本実施例では、ガラス基板上に非晶質シリコン薄膜１７０が形成された基板がアニール対象になる。図１６（ ａ） に示すように、線状に集光された連続発振レーザ光１７２を走査しながら領域１７３に照射する。レーザ照射領域外の非晶質シリコン膜１７０はそのまま残るが、レーザ照射領域内の非晶質シリコンは溶融する。その後、レーザ照射領域が通過することにより急速に凝固・再結晶し、最後に盛り上がり部（突起）が形成されて、この領域のアニールは終了する。更に、任意の間隔をあけてレーザの照射開始・終了を繰り返す。即ち、ブロック状のレーザ照射領域がアニールを必要とする領域を覆うことで、周辺回路部のレーザアニールが終了する。
【００６２】
この時、溶融したシリコンは図１６（ｂ）に示すように、溶融開始部周辺から冷却され、微細な結晶粒（例えば、１７１）が形成される。以後、この結晶粒を種結晶として、種結晶の結晶方位にならった結晶が温度勾配に従ってレーザ光の走査方向に成長して行く。この時、結晶粒の成長速度は結晶方位によって異なるため、最終的には最も成長速度の早い結晶方位を持つ結晶粒だけが結晶成長を続ける。即ち、成長速度の遅い結晶方位をもつ結晶粒１７５は、周囲の成長速度の早い結晶方位をもつ結晶粒１７６、１７７の成長に抑えられ、結晶成長が止まる。また、成長速度が中程度の結晶方位を持つ結晶粒１７６は成長を続けるが、さらに成長速度の大きい結晶粒１７７、１７８の成長に抑えられ、やがて成長 が停止する。最終的には成長速度の最も大きな結晶方位を持つ結晶粒のみが成長を続ける。ただし、無限に成長するのではなく、５〜５０ミクロン程度の長さに成長すると、やがて新たに成長を開始した結晶粒に抑えられ、結果的に幅が０．２〜２ミクロン、長さ５〜５０ミクロンの多結晶薄膜が得られる。
【００６３】
これら結晶成長が続いた結晶粒１７７、１７８は厳密な意味では独立した結晶粒であるが、ほとんど同じ結晶方位を有しており、溶融再結晶した部分は実効的にほぼ単結晶（疑似単結晶）と見做すことができる。しかも、このレーザ照射後における表面の凹凸は１０ｎｍ以下であり、極めて平坦な状態である。レーザ光を上記したように多結晶シリコン薄膜に照射することにより、レーザ光を照射した部分のみが島状にアニールされ、特定の結晶方位を有する結晶粒のみが成長して、厳密な意味では多結晶状態であるが、ほぼ単結晶に近い性質を有する領域が形成されたことになる。特に、結晶粒界を横切らない方向、即ち結晶の成長方向においては、実質的に単結晶（疑似単結晶）と考えて良い。この時のシリコン膜（疑似単結晶シリコン膜）の移動度として、３００ｃｍ２ ／Ｖｓ以上、典型的には４５０ｃｍ２ ／Ｖｓが得られる。
【００６４】
ガラス基板を相対的に走査しながらこの手順を繰り返し、順次アニールの必要な部分にレーザ光を照射することにより、駆動回路部のトランジスタを形成する領域をすべて、ほぼ単結晶に近い性質を有する領域に変換することができる。単結晶に近い性質を有する領域は結晶粒が一定方向に成長しているため、トランジスタを形成した際に、電流が流れる方向（ソース−ドレイン方向）と結晶粒の成長方向を一致させることにより、結晶粒界を横切るように電流が流れるのを避けることができる。
【００６５】
そこで、図１７（ｃ）に示すように、図１６（ｂ）に示す領域１８０、１８１が駆動用トランジスタの能動層（活性領域）となるように、位置合わせすればよい。不純物拡散工程およびフォトエッチング工程を経て、括性領域１８０、１８１以外を除去し、フォトレジスト工程により図１７（ｄ）に示すようなゲート絶縁膜を介したゲート電極１８３、オーミックな接続を有するソース電極１８４およびドレイン電極１８５を形成してトランジスタが完成する。ここで、活性領域１８０にはいくつかの結晶粒界が存在する。しかし、電流はソース電極１８４とドレイン電極１８５の間を流れるため、電流が結晶粒界を横切ることがなく、実質的に単結晶（疑似単結晶）で構成された場合と等価な移動度が得られる。
【００６６】
上記したように時間変調連続発振固体レーザを照射して溶融再結晶した部分は、電流の流れる方向を結晶粒界を横切らない方向に、即ち結晶粒の成長方向と一致させることで、シリコン膜の移動度として、３００ｃｍ２ ／Ｖｓ以上、典型的には４５０ｃｍ２ ／Ｖｓが得られる。この移動度は、液晶を高速に駆動するための駆動回路を含む周辺回路を形成するに十分な値である。
【００６７】
これにより、図１５（ｆ）に示すように信号線駆動回路１１５、走査線駆動回路１１６、及び必要に応じて高速回路あるいはインタフェース回路１１７が形成される領域（周辺回路部）に、大粒径多結晶シリコン薄膜（あるいは実効的に単結晶と同程度の性能が得られるので、疑似単結晶薄膜とも称する）が形成される。尚、図１５（ｅ）において、走査線駆動回路１１６およびインタフェース回路１１７にレーザ光１１４を照射する場合は、必要に応じてガラス基板１００を９０度回転させるか、あるいは線状に集光するレーザ光１１４の長手方向を９０度回転させ、且つ走査方向を９０度変えることで実現できる。この場合、信号線駆動回路部１１５と走査線駆動回路部１１６、高速回路あるいはインタフェース回路１１７はレーザアニールにより成長する結晶粒の方向は９０度異なり、結晶粒の成長方向とトランジスタのソース−ドレイン方向が一致するようにレイアウトする必要がある。また、レー ザ照射領域の最後に発生する突起部がトランジスタ領域と重ならない様にレイアウトする必要がある。
【００６８】
図１〜図５に示したレーザアニール装置では、駆動回路を含む周辺回路部をアニールする光学系が２組設置されていて、２つのパネルが同時にアニールできるように構成されているが、本実施例はこれに限定されるものではない。光学系筐体５５、５５’の大きさとガラス基板１００の大きさで決まる数だけの光学系を設置することが可能である。特に小形のパネルをアニールする場合には、光学系の数がスループットを決定することから、多数の光学系を搭載した方がスループット向上には有利である。
【００６９】
上記したレーザアニール方法により、画素部である画素領域は固体パルスレーザ１１２のみで均一な微細多結晶シリコンが形成され、移動度が数１０〜１００ｃｍ２ ／Ｖｓで画素のスイッチングには十分な性能のシリコン薄膜が安定して得られる。また駆動回路を含む周辺回路部は時間変調した固体連続発振レーザ光１１４によるアニールで、レーザ光走査方向に大きく成長した多結晶シリコン薄膜が形成され、移動度が３００ｃｍ２ ／Ｖｓ以上、典型的には４５０ｃｍ２ ／Ｖｓ前後で高速な回路を形成可能な高性能なシリコン薄膜が安定して得られる。特に、本実施例では駆動回路を含む周辺回路部がパルスレーザ光１１２を照射されることなく、非晶質シリコン薄膜１１１に直接、時間変調連続発振レーザ光１１４が照射されるため、余分な熱履歴が加わらないため、より安定した多結晶シリコン薄膜（疑似単結晶シリコン膜）が形成される。全てのアニールが終了した後、ガラス基板１００は駆動回路部アニール室１５（あるいは１７）から搬出され、アニール済みの基板を格納するカセット（例えば４）に格納される。
【００７０】
ここで、前記した第二実施例のアニール工程を含む液晶表示装置の製造工程を図１０及び図１１に従って説明する。図１０に示すように、まずガラス基板上に絶縁膜が形成され（Ｐ−１）、その上に非晶質シリコン（ａ−Ｓｉ）膜が形成され（Ｐ−１）、本実施例のレーザアニールが実施される（Ｐ−３）。本実施例のレーザアニールは図１１に示すように、基板がアニール室に搬送され（Ｐ−３１）、プリアライメント（Ｐ−３２）の後、アライメントマークが形成される（Ｐ−３３）。アライメントマーク形成はアニール用のレーザで行っても良いし、インクジェットのような手段で行っても良い。予めフォトエッチングプロセスで形成することも可能であり、その場合には、ここでは省略することができる。
【００７１】
形成したアライメントマークでアライメントを行い（Ｐ−３４）、本実施例に従えば、画素部のみに固体パルスレーザを照射して微細多結晶シリコン膜を形成し（Ｐ−３５Ａ）、基板を周辺回路部アニール室に搬送して（Ｐ−３６）、アライメント（Ｐ−３７）後、周辺回路部のみに時間変調した固体連続発振レーザ光を照射してレーザ光の走査方向に結晶を成長させる（Ｐ−３８Ａ）。必要なアニールが終了すると、基板はレーザアニール装置から搬出され（Ｐ−３９）次工程へ送られる。
【００７２】
レーザアニール後、図１０のフォトエッチング工程（Ｐ−４）によりトランジスタ形成に必要なシリコン膜のみを残し、ゲート絶縁膜形成（Ｐ−５）、ゲート電極形成（Ｐ−６）、不純物拡散（Ｐ−７）、その活性化（Ｐ−８）、層間絶縁膜形成（Ｐ−９）、ソース・ドレイン電極形成（Ｐ−１０）、保護膜（パシベーション膜）形成（Ｐ−１１）を経てＴＦＴ基板が完成する。この後、図１２（ａ）に示すＴＦＴ基板に配向膜を形成し、ラビング工程を経た最終ＴＦＴ基板２００に、図１２（ｂ）に示す様に、力ラーフィルタ基板２０１を重ね、最終ＴＦＴ基板２００との間に液晶（液晶材料）を封入するＬＣＤ（パネル）工程（Ｐ−１２）、信号及び電源の端子２０２を接続後、図１２（ｃ）に示すようにバックライト（図示せず）などと一緒にシャーシ２０３に組み込むモジュール工程（Ｐ−１３）を経て、高速駆動回路および必要に応じてインタフェース回路などの高速回路をガラス基板上に形成した液晶表示装置（いわゆるシステム・オン・パネル）が完成する。この時の、ＴＦＴ基板とカラーフィルタ基板が重ねられ、液晶を封入したパネルの断面図を図１４に示す。
【００７３】
次に、本発明の表示装置の製造方法の第三実施例におけるレーザアニール方法を図１８と図１９および図１〜図５を参照して説明する。図１８と図１９は本発明の表示装置の製造方法の第三実施例におけるレーザアニール方法を工程順に説明する基板の斜視図であり、図１８の工程（ａ）（ｂ）（ｃ）は図１９の（ｄ）（ｅ）（ｆ）に続く。
【００７４】
本発明の対象となるのは図１８（ａ）に示すように、ガラス基板１００上に絶縁膜（図示せず）を介して非晶質シリコン薄膜１２１が形成されたものである。通常は一枚の母基板内に複数のパネルが形成される。例えば、携帯電話等に使用されるパネルは１．５〜３形（画素部対角が１．５〜３インチ）であり、およそ１ｍ角の基板には数百パネルが形成される。これらを全て表現するのは現実的でないため、図１８と図１９では一枚のパネル分を代表させて示す。
【００７５】
前記したように、最表面に３０〜１５０ｎｍの非晶質シリコン薄膜１２１が形成されたガラス基板１００は駆動回路部アニール室１５（あるいは１７）に搬送され、アライメントマークによりアライメントされた後、まず、図１８（ｂ）に示すように周辺回路部の信号線駆動回路部１２５にＬＤ励起連続発振固体レーザ光１２４が、より具体的にはＬＤ励起連続発振ＹＡＧレーザの第２高調波あるいはＬＤ励起連続発振ＹＶＯ４ レーザの第２高調波が照射される。ＥＯモジュレータ６８による時間変調（パルス化）と走査（光学筐体５５の移動、あるいはステージ５２の移動）が同期をとって実施される。これにより、信号線駆動回路のトランジスタが形成される位置に正しくレーザ光１２４が照射され、非晶質シリコンが溶融する。溶融したシリコンのうち、走査方向と反対側のレーザ照射領域境界部から再凝固が始まって多結晶を形成し、それらが種結晶となってレーザ光の走査方向に結晶粒が成長する。
【００７６】
次いで、図１８（ｃ）に示すように、周辺回路部の走査線駆動回路１２６およびインタフェース回路１２７（図１９）にＬＤ励起連続発振固体レーザ光１２４が、ＥＯモジュレータ６８による時間変調（パルス化）と走査（光学筐体５５の移動、あるいはステージ５２の移動）が同期をとって照射される。これにより、走査線駆動回路１２６およびインタフェース回路１２７のトランジスタが形成される位置に正しくレーザ光１２４が照射され、非晶質シリコンが溶融する。溶融したシリコンのうち、走査方向と反対側のレーザ照射領域境界部から再凝固が始まって多結晶を形成し、それらが種結晶となってレーザ光の走査方向に結晶粒が成長する。
【００７７】
ここで、時間変調連続発振レーザ光が照射された場合の非晶質シリコン薄膜の挙動を図１６に従って説明する。前述したように、本実施例では、ガラス基板１上に非晶質シリコン薄膜１７０が形成された基板がアニール対象になる。図１６（ａ） に示すように、線状に集光された連続発振レーザ光１７２を走査しながら領域１７３に照射する。レーザ照射領域外の非晶質シリコン膜１７０はそのまま残るが、レーザ照射領域内の非晶質シリコンは溶融する。その後、レーザ照射領域が通過することにより急速に凝固・再結晶し、最後に盛り上がり部（突起）が形成されて、この領域のアニールが終了する。更に、任意の間隔をあけてレーザの照射開始・終了を繰り返す。即ち、ブロック状のレーザ照射領域がアニールを必要とする領域を覆うことで、周辺回路部のレーザアニールが終了する。
【００７８】
この時、溶融したシリコンは図１６（ｂ）に示すように、溶融開始部周辺から冷却され、微細な結晶粒（例えば、１７１）が形成される。以後、この結晶粒を種結晶として、種結晶の結晶方位にならった結晶が温度勾配に従ってレーザ光の走査方向に成長して行く。この時、結晶粒の成長速度は結晶方位によって異なるため、最終的には最も成長速度の早い結晶方位を持つ結晶粒だけが結晶成長を続ける。即ち、成長速度の遅い結晶方位をもつ結晶粒１７５は、周囲の成長速度の早い結晶方位をもつ結晶粒１７６、１７７の成長に抑えられ、結晶成長が止まる。また、成長速度が中程度の結晶方位を持つ結晶粒１７６は成長を続けるが、さらに成長速度の大きい結晶粒１７７、１７８の成長に抑えられ、やがて成長が停止する。
【００７９】
最終的には成長速度の最も大きな結晶方位を持つ結晶粒のみが成長を続ける。ただし、無限に成長するのではなく、５〜５０ミクロン程度の長さに成長すると、やがて新たに成長を開始した結晶粒に抑えられ、結果的に幅が０．２〜２ミクロン、長さ５〜５０ミクロンの多結晶薄膜が得られる。これら、結晶成長が続いた結晶粒１７７、１７８は厳密な意味では独立した結晶粒であるが、ほとんど同じ結晶方位を有しており、溶融再結晶した部分は実効的にほぼ単結晶（疑似単結晶）と見なすことができる。しかも、このレーザ照射後における表面の凹凸は１０ｎｍ以下であり、極めて平坦な状態である。レーザ光を上記したように多結晶シリコン薄膜に照射することにより、レーザ光を照射した部分のみが島状にアニールされ、特定の結晶方位を有する結晶粒のみが成長して、厳密な意味では多結晶状態であるが、ほぼ単結晶に近い性質を有する領域が形成されたことになる。特に、結晶粒界を横切らない方向、即ち結晶の成長方向においては、実質的に単結晶（疑似単結晶）と考えて良い。この時のシリコン膜（疑似単結晶シリコン膜）の移動度として、３００ｃｍ２ ／Ｖｓ以上、典型的には４５０ｃｍ２ ／Ｖｓが得られる。
【００８０】
これにより、図１９（ｄ）に示すように信号線駆動回路部１２５、走査線駆動回路部１２６、及び必要に応じて高速回路あるいはインタフェース回路部１２７が形成される周辺回路部に、大粒径多結晶シリコン薄膜（あるいは実効的に単結晶と同程度の性能が得られるので、疑似単結晶薄膜とも称する）が形成される。尚、図１８（ｃ）において、信号線駆動回路１２５と走査線駆動回路１２６、インタフェース回路１２７は必要に応じて結晶粒の成長方向が９０度異なるが、ガラス基板１００を９０度回転させるか、あるいは線状に集光するレーザ光１２４の長手方向を９０度回転させ、且つ走査方向を９０度変えることで実現できる。この場合、信号線駆動回路部１１５と走査線駆動回路部１１６、高速回路あるいはインタフェース回路１２７はレーザアニールにより成長する結晶粒の方向は９０度異なり、結晶粒の成長方向とトランジスタのソース−ドレイン方向が一致するようにレイアウトする必要がある。また、レーザ照射領域の最後に発生する突起部がトランジスタ領域と重ならない様にレイアウトする必要がある。
【００８１】
図１に示したレーザアニール装置では、駆動回路を含む周辺回路部をアニールする光学系が２組設置されていて、２パネルが同時にアニールできるように構成されているが、本発明はこれに限定されるものではない。光学系筐体５５、５５’の大きさとガラス基板１００の大きさで決まる数だけの光学系を設置することが可能である。特に小形のパネルをアニールする場合には、光学系の数がスループットを決定することから、多数の光学系を搭載した方がスループット向上には有利である。
【００８２】
次に、ガラス基板１００は画素部アニール室１３に搬送され、アライメントマークによりアライメントされた後、図１９（ｅ）に示すように線状に集光されたＬＤ励起Ｑスイッチパルス固体レーザ光１２２が、より具体的にはＬＤ励起ＱスイッチパルスＹＡＧレーザの第２高調波、あるいはＬＤ励起ＱスイッチパルスＹＶＯ４ レーザの第２高調波が基板１００の画素部のみを走査しながら照射される。
【００８３】
この時、ＬＤ励起Ｑスイッチパルス固体レーザ光１２２は５〜１０パルスのレーザ光が照射されるように、集光された線状レーザ光の幅の１／５〜１／２０のピッチで移動と照射を交互に繰り返す。あるいはステージが停止した状態で５〜２０パルスが照射された後、線状レーザ光の集光幅だけ移動し、これを繰り返しても良い。このレーザ照射により、非晶質シリコン薄膜１２１は溶融再凝固の過程を経て、結晶粒径が１ミクロン以下、典型的には２００〜５００ｎｍ程度の微細多結晶シリコン薄膜１２３に変化する。即ち、図１９（ｆ）に示すようにガラス基板上の非晶質シリコン薄膜１２１のうち、画素が形成される部分のみが微細多結晶シリコン薄膜１２３に変化する。これにより得られたシリコン膜の移動度は典型的には数１０〜１００ｃｍ２ ／Ｖｓ程度であり、アニールされた表面特に結晶粒 に突起が形成されて、３０〜７０ｎｍ程度の凹凸が発生するが、画素のスイッチングを行うトランジスタを形成するのに十分な性能であり、凹凸も特に問題とはならない。
【００８４】
尚、画素部のみをアニールするに当たり、図３に示した光学系の矩形開口スリット４４で画素部の大きさに調整しても良いし、集光した線状レーザ光の長さが複数のパネルの画素部をカバーできる場合には、矩形開口スリット４４の変わりに、線状に集光したレーザ光の長手方向を画素部の大きさに合わせた複数の開口を有するマスク４８を挿入して、複数のパネルの画素部を一括してレーザ照射するようにしても良い。
【００８５】
図１あるいは図２に示したレーザアニール装置では、画素部をアニールする光学系が２組設置されていて、２パネルが同時にアニールできるように構成されているが、本発明はこれに限定されるものではない。光学系筐体３７、３７’の大きさとガラス基板１００の大きさで決まる数だけの光学系を設置することが可能である。特に小形のパネルをアニールする場合には、光学系の数がスループットを決定することから、多数の光学系を搭載した方が価格は上昇するがスループット向上には有利である。
【００８６】
上記したレーザアニール方法により、画素部は固体パルスレーザ１２２のみで均一な微細多結晶シリコンが形成され、移動度が数１０〜１００ｃｍ２ ／Ｖｓで画素のスイッチングには十分な性能のシリコン薄膜が安定して得られる。また駆動回路を含む周辺回路部は時間変調した固体連続発振レーザ光１２４によるアニールで、レーザ光走査方向に大きく成長した多結晶シリコン薄膜が形成され、移動度が３００ｃｍ２ ／Ｖｓ以上、典型的には４５０ｃｍ２ ／Ｖｓ前後で高速な回路を形成可能な高性能なシリコン薄膜が安定して得られる。特に、本実施例では駆動回路を含む周辺回路部がパルスレーザ光１２２を照射されることなく、非晶質シリコン薄膜１２１に直接時間変調連続発振レーザ光１２４が照射されるため、より安定した多結晶シリコン薄膜が形成される。特に、本実施例では駆動回路を含む周辺回路部がパルスレーザ光１１２を照射されることなく、非晶質シリコン薄膜１１１に直接、時間変調連続発振レーザ光１１４が照射され、余分な熱履歴が加わらないため、より安定した多結晶（疑似単結晶）シリコン薄膜が形成される。全てのアニールが終了した後、ガラス基板１００は駆動回路部アニール室１５（あるいは１７）から搬出され、アニール済みの基板を格納するカセット（例えば４）に格納される。
【００８７】
ここで、前記したアニール工程を含む液晶表示装置の製造工程を図１０及び図１１に従って説明する。図１０に示すように、まずガラス基板上に絶縁膜が形成され（Ｐ−１）、その上に非晶質シリコン（ａ−Ｓｉ）膜が成膜され（Ｐ−１）、本実施例のレーザアニールが実施される。本実施例のレーザアニールは図１１に示すように、基板がアニール室に搬送され（Ｐ−３１）、プリアライメント（Ｐ−３２）の後、アライメントマークが形成される（Ｐ−３３）。アライメントマーク形成はアニール用のレーザで行っても良いし、インクジェットのような手段で行っても良い。予めフォトエッチングプロセスで形成することも可能であり、その場合には、ここでは省略することができる。
【００８８】
形成したアライメントマークでアライメントを行い、第三の実施例に従えば、周辺回路部のみに時間変調した固体連続発振レーザ光を照射してレーザ光の走査方向に結晶を成長させる（Ｐ−３５Ｂ）。その後、基板を画素部アニール室に搬送して（Ｐ−３６）、アライメント後（Ｐ−３７）、画素部のみに固体パルスレーザ光を照射して微細多結晶シリコン膜を形成する（Ｐ−３８Ｂ）。必要なアニールが終了すると、基板はレーザアニール装置から搬出され（Ｐ−３９）、次工程へ送られる。
【００８９】
レーザアニール後、図１０のフォトエッチング工程（Ｐ−４）によりトランジスタ形成に必要なシリコン膜のみを残し、ゲート絶縁膜形成（Ｐ−５）、ゲート電極形成（Ｐ−６）、不純物拡散（Ｐ−７）、その活性化（Ｐ−８）、層間絶縁膜形成（Ｐ−９）、ソース・ドレイン電極形成（Ｐ−１０）、保護膜（パシベーション膜）形成（Ｐ−１１）を経てＴＦＴ基板が完成する。この後、図１２（ａ）に示すＴＦＴ基板に配向膜（図示せず）を形成し、ラビング工程を経た最終ＴＦＴ基板２００に、図１２（ｂ）に示す様に、力ラーフィルタ基板２０１を重ね、最終ＴＦＴ基板２００との間に液晶（液晶材料）を封入するＬＣＤ（パネル）工程（Ｐ−１２）、信号及び電源の端子２０２を接続後、図１２（ｃ）に示すようにバックライト（図示せず）などと一緒にシャーシ２０３組に組み込むモジュール工程（Ｐ−１３）を経て、高速駆動回路および必要に応じてインタフェース回路などの高速回路をガラス基板上に形成した液晶表示装置（いわゆるシステム・オン・パネル）が完成する。
【００９０】
この時の、最終ＴＦＴ基板とカラーフィルタ基板が重ねられ、液晶を封入したパネルの断面図を図１３に示す。即ち、ガラス基板２２１上にＳｉＮ膜２２２とＳｉＯ２ 膜２２３から構成される絶縁膜を介して、本発明のレーザアニールを行ったシリコン膜２２４でトランジスタの能動層が形成されている。ゲート絶縁膜２２５を介してゲート電極２２６が形成され、シリコン膜２２４とオーミックな接続を有するソース電極２２７、ドレイン電極２２８がスルーホールを介して層間絶縁膜２２９上に形成されている。また、透明画素電極２３１が保護膜（パシベーション膜）２３０上にスルーホールを介してソース電極２２７に接続して形成され、その上に全面を覆う配向膜２３２が形成されている。
【００９１】
一方、カラーフィルタ基板はガラス基板２５１上にＲ（赤）Ｇ（緑）Ｂ（青）３色からなるカラーフィルタ層２５２が形成され、保護膜２５３を介して透明電極２５４、そして配向膜２５５が形成されている。必要に応じてカラーフィルタ層２５２にはＲＧＢ各色の境界部に黒色の層（ブラックマトリクス層２５６）を設ける場合がある。あるいは、ブラッ クマトリクス層はカラーフィルタ層２５２とガラス基板２５１との間に設けられる場合もある。これら、ＴＦＴ基板とカラーフィルタ基板の間に、液晶２５７が、ビーズ２５８により一定の間隙を保って封入されている。ビーズ２５８の代わりにカラムスペーサをＴＦＴ基板側あるいはカラーフィルタ基板側に形成する場合もある。カラーフィルタ基板の外側には偏光板２５９が貼り付けられている。
【００９２】
上記各実施例により、画素領域および周辺回路領域における各薄膜トランジスタに要求される特性を実現して高品質の表示画像を実現した表示装置とその製造方法および製造装置を提供することができる。なお、前記製造方法の各実施例を適宜組合せることも可能である。
【００９３】
【発明の効果】
上記したように、本発明によれば、画素部が形成される画素領域にはＱスイッチパルス固体レーザのみが照射され、移動度で代表される性能はそれほど高くないが、画素のスイッチングに必要な性能を有する特性のそろったトランジスタが形成できる。また駆動回路を含む周辺回路部には時間変調された連続発振固体レーザが照射され、前記シリコン膜の履歴によらずレーザ光の走査方向に大きく成長した結晶粒を有するシリコン膜が得られ、駆動回路を形成するに十分な性能を有するトランジスタが形成される。
【００９４】
これらのアニールは全て固体レーザ光を熱源として実施されるため、従来のエキシレーザアニールを実施するに必要だった運転コストを低減することができる。更には、ガラス基板上に高速に動作するトランジスタが形成できるため、いわゆるシステム・オン・パネル（システムインとも称する）と呼ばれる駆動回路、インタフェース回路などを内蔵したアクティブ基板が実現でき、これを用いて高品質の表示装置を得ることができる。また、製造装置の運転コストを低減し、スループットを確保しつつ画素領域と周辺回路部を有する表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明による表示装置の製造方法の第一実施例を適用するレーザアニール装置の全体構成を示す模式図である。
【図２】図１における画素部アニール室の構成例を模式的に示す斜視図である。
【図３】本発明の１実施例であるレーザアニール装置の画素部アニール用光学系の構成を示す斜視図である。
【図４】図１におけるアニール室のレーザアニール装置を構成する駆動回路部アニール室の構成を模式的に説明する斜視図である。
【図５】図１における駆動回路部アニール用レーザ照射光学系の構成を説明する模式図である。
【図６】本発明の表示装置の製造方法の第一実施例におけるレーザアニール方法を工程順に説明する基板の斜視図である。
【図７】本発明の表示装置の製造方法の第一実施例におけるレーザアニール方法を工程順に説明する図６に続く基板の斜視図である。
【図８】本発明の表示装置の製造方法の第一実施例であるレーザアニール方法における多結晶シリコン膜から高性能トランジスタが形成される手順を示す模式図である。
【図９】本発明の表示装置の製造方法の第一実施例であるレーザアニール方法における多結晶シリコン膜から高性能トランジスタが形成される手順を示す図８に続く模式図である。
【図１０】本発明による表示装置の製造方法の第一実施例を工程順に説明する流れ図である。
【図１１】図１０のレーザアニール工程の詳細を説明する流れ図である。
【図１２】レーザアニールを実施して完成したＴＦＴ基板を組み立てる手順を示す説明図である。
【図１３】最終ＴＦＴ基板とカラーフィルタ基板を重ねて液晶を封入したパネルの断面図である。
【図１４】本発明の表示装置の製造方法の第二実施例におけるレーザアニール方法を工程順に説明する基板の斜視図である。
【図１５】本発明の表示装置の製造方法の第二実施例におけるレーザアニール方法を工程順に説明する図１４に続く基板の斜視図である。
【図１６】本発明の表示装置の製造方法の第二実施例であるレーザアニール方法における多結晶シリコン膜から高性能トランジスタが形成される手順を示す模式図である。
【図１７】本発明の表示装置の製造方法の第二実施例であるレーザアニール方法における多結晶シリコン膜から高性能トランジスタが形成される手順を示す図１６に続く模式図である。
【図１８】本発明の表示装置の製造方法の第三実施例におけるレーザアニール方法を工程順に説明する基板の斜視図である。
【図１９】本発明の表示装置の製造方法の第三実施例におけるレーザアニール方法を工程順に説明する図１８に続く基板の斜視図である。
【符号の説明】
１〜４・・・・カセット、６・・・・搬送ロボット、９・・・・ロードロック室、１０・・・・搬送室、１２、１４、１６・・・・ゲートバルブ、１３・・・・画素部アニール室、１５、１７・・・・駆動回路部アニール室、２１・・・・画素部アニール光学系、２２、２３・・・・駆動回路部アニール光学系、３２、５２・・・・ステージ、３６、５５・・・・光学筐体、３６・・・・Ｑスイッチパルス固体レーザ、５６・・・・連続発振固体レーザ、４２、６２・・・・ビームホモジナイザ、４３、６３・・・・シリンドリカルレンズ、６８・・・・ＥＯモジュレータ、４４、６４・・・・矩形開口スリット、４５、６６・・・・対物レンズ、１０・・・・ガラス基板、１０１、１１１、１２１・・・・非晶質シリコン薄膜、１０２、１１２、１２２・・・・画素部アニール用固体レーザ光、１０４、１１４、１２４・・・・駆動回路部アニール用固体レーザ光、１０３、１１３、１２３・・・・微細均一多結晶シリコン膜、１０５、１１５、１２５・・・・信号線駆動回路部、１０６、１１６、１２６・・・・走査線駆動回路部、１０７、１１７、１２７・・・・インタフェース回路部、１５１・・・・微細結晶粒、１６０、１６１、１８０、１８１・・・・活性領域、１６３、１８３・・・・ゲート電極、１６４、１８４・・・・ソース電極、１６５、１８５・・・・ドレイン電極、２００・・・・ＴＦＴ基板、２０１・・・・カラーフィルタ、２０２・・・・端子、２０３・・・・シャーシ、２５７・・・・液晶、２５８・・・・ビーズ、２５９・・・・偏光板。
Claims (14)
- 絶縁基板上に形成した半導体膜に画素部アクティブ素子を有する多数の画素がマトリクス配列された画素領域と、画素領域の外側で前記絶縁基板の周辺に配置されて駆動部アクティブ素子を有する駆動回路部を含む周辺回路領域とを有し、前記駆動部アクティブ素子による前記画素部アクティブ素子のオン・オフで前記画素の点灯と消灯を制御して画像を表示するパネル型表示装置であって、
前記絶縁基板の前記画素領域の半導体膜の結晶の大きさと前記周辺回路領域の半導体膜の結晶の大きさが異なることを特徴とするパネル型表示装置。 - 絶縁基板上に形成した半導体膜に画素部アクティブ素子を有する多数の画素がマトリクス配列された画素領域と、画素領域の外側で前記絶縁基板の周辺に配置されて駆動部アクティブ素子を有する駆動回路部を含む周辺回路領域とを有し、前記駆動部アクティブ素子による前記画素部アクティブ素子のオン・オフで前記画素の点灯と消灯を制御して画像を表示するパネル型表示装置であって、
前記絶縁基板の前記画素領域に形成された画素部アクティブ素子を構成する半導体膜の移動度よりも前記駆動回路部を含む周辺回路領域に形成された駆動部アクティブ素子を構成する半導体膜の移動度が大であることを特徴とするパネル型表示装置。 - 前記絶縁基板の前記画素領域に形成された画素部アクティブ素子を構成する半導体膜の移動度が２００ｃｍ２ ／Ｖ以下で、前記駆動回路部を含む周辺回路領域に形成された駆動部アクティブ素子を構成する半導体膜の移動度が３００ｃｍ２ ／Ｖｓ以上であることを特徴とする請求項２に記載のパネル型表示装置。
- 前記絶縁基板上に形成された駆動回路部を含む周辺回路領域のアクティブ素子が当該絶縁基板の面上の一方向における成長の長さが５ミクロン以上の多結晶シリコン膜で構成され、かつ前記画素領域のアクティブ素子が粒径１ミクロン以下の微細多結晶シリコン膜で構成されたことを特徴とする請求項２または３に記載のパネル型表示装置。
- 前記絶縁基板上に形成された駆動回路部を含む周辺回路領域のアクティブ素子を構成する多結晶シリコン膜の表面粗さが１０ｎｍ以下であり、前記画素領域のアクティブ素子を構成する多結晶シリコン膜の表面粗さが２０ｎｍ以上であることを特徴とする請求項４に記載のパネル型表示装置。
- 前記アクティブ素子が薄膜トランジスタであり、前記絶縁基板を一方の基板として他方の基板との貼り合わせ間隙に液晶層が挟持されていることを特徴とする請求項２〜５の何れかに記載のパネル型表示装置。
- 一主面に非晶質シリコン膜あるいは多結晶シリコン膜が形成され、中央部が画素アクティブ素子を有する多数の画素をマトリクス配列した画素領域になり、前記画素領域の外側で前記絶縁基板の周辺に配置された駆動部アクティブ素子を有する駆動回路部を含む周辺回路領域になる絶縁基板をステージ上に載置し、
前記絶縁基板上の前記非晶質シリコン膜あるいは多結晶シリコン膜の全面に固体パルスレーザ光を照射し、しかる後、前記周辺回路領域のみに時間変調した固体レーザ連続発振光を照射するレーザアニール工程を含むことを特徴とするパネル型表示装置の製造方法。 - 一主面に非晶質シリコン膜あるいは多結晶シリコン膜が形成され、中央部が画素アクティブ素子を有する多数の画素をマトリクス配列した画素領域になり、前記画素領域の外側で前記絶縁基板の周辺に配置された駆動部アクティブ素子を有する駆動回路部を含む周辺回路領域になる絶縁基板をステージ上に載置し、
前記画素領域のみに固体レーザパルス光を照射し、しかる後、前記周辺回路領域のみに時間変調した固体レーザ連続発振光を照射するレーザアニール工程を含むことを特徴とするパネル型表示装置の製造方法。 - 一主面に非晶質シリコン膜あるいは多結晶シリコン膜が形成され、中央部が画素アクティブ素子を有する多数の画素をマトリクス配列した画素領域になり、前記画素領域の外側で前記絶縁基板の周辺に配置された駆動部アクティブ素子を有する駆動回路部を含む周辺回路領域になる絶縁基板をステージ上に載置し、
前記周辺回路領域のみに時間変調した固体レーザ連続発振光を照射し、しかる後、画素アクティブ素子が形成される領域のみに固体レーザパルス光を照射するレーザアニール工程を含むことを特徴とするパネル型表示装置の製造方法。 - 前記固体レーザパルス光がＬＤ励起ＱスイッチパルスＹＡＧレーザの高調波あるいはＬＤ励起ＱスイッチパルスＹＶＯ４ レーザの高調波であることを特徴とする請求項６〜８の何れかに記載のパネル型表示装置の製造方法。
- 前記固体レーザ連続発振光がＬＤ励起連続発振ＹＡＧレーザの高調波あるいはＬＤ励起連続発振ＹＶＯ４ レーザの高調波であることを特徴とする請求項７〜９の何れかに記載のパネル型表示装置の製造方法。
- 非晶質シリコン膜あるいは多結晶シリコン膜が形成された絶縁基板を載置し移動するステージ手段と、Ｑスイッチパルス光を出力する固体レーザ発振器と、該レーザ発振器から発振されるレーザ光を線状あるいは矩形形状に成形して前記絶縁基板に照射する光学系とから構成される画素部アニール室、および非晶質シリコン膜あるいは多結晶シリコン膜が形成された絶縁基板を載置し移動するステージ手段と、連続発振光を出力する固体レーザ発振器と、該レーザ発振器から発振されるレーザ光を時間変調し、かつ線状あるいは矩形形状に成形して前記絶縁基板に照射する光学系とから構成される周辺回路部アニール室と、前記画素部アニール室と前記周辺回路部アニール室を結合する基板搬送機構とから構成されていることを特徴とするパネル型表示装置の製造装置。
- 前記Ｑスイッチパルス光を出力する固体レーザ発振器がＬＤ励起ＱスイッチパルスＹＡＧレーザの高調波を発生させる発振器、あるいはＬＤ励起ＱスイッチパルスＹＶＯ４ レーザの高調波を発生させる発振器であることを特徴とする特許請求項１２に記載のパネル型表示装置の製造装置。
- 前記連続発振光を出力する固体レーザ発振器が、ＬＤ励起連続発振ＹＡＧレーザの高調波を発生させる発振器、あるいはＬＤ励起連続発振ＹＶＯ４ レーザの高調波を発生させる発振器であることを特徴とする特許請求項１２に記載のパネル型表示装置の製造装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003042148A JP4116465B2 (ja) | 2003-02-20 | 2003-02-20 | パネル型表示装置とその製造方法および製造装置 |
| US10/753,157 US7132343B2 (en) | 2003-02-20 | 2004-01-08 | Method and apparatus for manufacturing display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003042148A JP4116465B2 (ja) | 2003-02-20 | 2003-02-20 | パネル型表示装置とその製造方法および製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004253599A true JP2004253599A (ja) | 2004-09-09 |
| JP4116465B2 JP4116465B2 (ja) | 2008-07-09 |
Family
ID=32866424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003042148A Expired - Fee Related JP4116465B2 (ja) | 2003-02-20 | 2003-02-20 | パネル型表示装置とその製造方法および製造装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7132343B2 (ja) |
| JP (1) | JP4116465B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006203047A (ja) * | 2005-01-21 | 2006-08-03 | Hitachi Displays Ltd | 表示装置の製造方法 |
| JP2006332323A (ja) * | 2005-05-26 | 2006-12-07 | Hitachi Displays Ltd | 画像表示装置とその製造方法 |
| JP2008130713A (ja) * | 2006-11-20 | 2008-06-05 | Ihi Corp | レーザアニール方法及び装置 |
| JP2009188381A (ja) * | 2008-02-05 | 2009-08-20 | Toppoly Optoelectronics Corp | ポリシリコン層及び微細結晶シリコン層を有する２重活性層構造、その製造方法及びこれを使用する装置 |
| JP2009199080A (ja) * | 2008-02-20 | 2009-09-03 | Toppoly Optoelectronics Corp | 有機電界発光表示装置及びその製造方法 |
| JP2011165717A (ja) * | 2010-02-04 | 2011-08-25 | Hitachi Displays Ltd | 表示装置及び表示装置の製造方法 |
| WO2012157410A1 (ja) * | 2011-05-16 | 2012-11-22 | 株式会社ブイ・テクノロジー | レーザ処理装置 |
| WO2013042522A1 (ja) * | 2011-09-22 | 2013-03-28 | Ｎｅｃエンジニアリング株式会社 | 光記録ヘッドおよび画像形成装置 |
| WO2014185228A1 (ja) * | 2013-05-16 | 2014-11-20 | コニカミノルタ株式会社 | 有機エレクトロルミネッセンス素子のパターン形成装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003043070A1 (en) * | 2001-11-12 | 2003-05-22 | Sony Corporation | Laser annealing device and thin-film transistor manufacturing method |
| CN101677061B (zh) | 2004-03-26 | 2013-04-03 | 株式会社半导体能源研究所 | 激光辐照方法和激光辐照装置 |
| CN101667538B (zh) * | 2004-08-23 | 2012-10-10 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| US7619786B2 (en) * | 2005-03-24 | 2009-11-17 | Carestream Health, Inc. | Linear illumination apparatus and method |
| WO2006118312A1 (en) * | 2005-05-02 | 2006-11-09 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus and laser irradiation method |
| US7491559B2 (en) * | 2005-11-08 | 2009-02-17 | Au Optronics Corporation | Low-temperature polysilicon display and method for fabricating same |
| US20070262311A1 (en) * | 2006-05-11 | 2007-11-15 | Toppoly Optoelectronics Corp. | Flat panel display and fabrication method and thereof |
| JP5133548B2 (ja) * | 2006-09-29 | 2013-01-30 | 富士フイルム株式会社 | レーザアニール方法およびそれを用いたレーザアニール装置 |
| TWI464880B (zh) * | 2008-09-04 | 2014-12-11 | Au Optronics Corp | 薄膜電晶體陣列基板及其製作方法 |
| JP6887234B2 (ja) * | 2016-09-21 | 2021-06-16 | 株式会社日本製鋼所 | レーザ照射装置、レーザ照射方法、及び半導体装置の製造方法 |
| CN106547950B (zh) * | 2016-10-11 | 2019-11-01 | 西安电子科技大学 | 一种减小几何光学与物理光学混合算法误差的方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07211620A (ja) * | 1994-01-25 | 1995-08-11 | Sony Corp | 半導体露光装置 |
| US6093655A (en) | 1998-02-12 | 2000-07-25 | Micron Technology, Inc. | Plasma etching methods |
| US6737672B2 (en) * | 2000-08-25 | 2004-05-18 | Fujitsu Limited | Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus |
| JP4744700B2 (ja) | 2001-01-29 | 2011-08-10 | 株式会社日立製作所 | 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置 |
| JP4939690B2 (ja) * | 2001-01-30 | 2012-05-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3973849B2 (ja) | 2001-03-09 | 2007-09-12 | 住友重機械工業株式会社 | レーザアニール方法 |
| JP3903761B2 (ja) | 2001-10-10 | 2007-04-11 | 株式会社日立製作所 | レ−ザアニ−ル方法およびレ−ザアニ−ル装置 |
| JP2003168645A (ja) | 2001-12-03 | 2003-06-13 | Hitachi Ltd | 半導体薄膜装置、その製造方法及び画像表示装置 |
| JP2003179068A (ja) | 2001-12-12 | 2003-06-27 | Hitachi Ltd | 画像表示装置およびその製造方法 |
| US7304005B2 (en) * | 2003-03-17 | 2007-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus, laser irradiation method, and method for manufacturing a semiconductor device |
| US7358165B2 (en) * | 2003-07-31 | 2008-04-15 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and method for manufacturing semiconductor device |
-
2003
- 2003-02-20 JP JP2003042148A patent/JP4116465B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-08 US US10/753,157 patent/US7132343B2/en active Active
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006203047A (ja) * | 2005-01-21 | 2006-08-03 | Hitachi Displays Ltd | 表示装置の製造方法 |
| JP4674092B2 (ja) * | 2005-01-21 | 2011-04-20 | 株式会社 日立ディスプレイズ | 表示装置の製造方法 |
| JP2006332323A (ja) * | 2005-05-26 | 2006-12-07 | Hitachi Displays Ltd | 画像表示装置とその製造方法 |
| JP2008130713A (ja) * | 2006-11-20 | 2008-06-05 | Ihi Corp | レーザアニール方法及び装置 |
| JP2009188381A (ja) * | 2008-02-05 | 2009-08-20 | Toppoly Optoelectronics Corp | ポリシリコン層及び微細結晶シリコン層を有する２重活性層構造、その製造方法及びこれを使用する装置 |
| JP2009199080A (ja) * | 2008-02-20 | 2009-09-03 | Toppoly Optoelectronics Corp | 有機電界発光表示装置及びその製造方法 |
| JP2011165717A (ja) * | 2010-02-04 | 2011-08-25 | Hitachi Displays Ltd | 表示装置及び表示装置の製造方法 |
| WO2012157410A1 (ja) * | 2011-05-16 | 2012-11-22 | 株式会社ブイ・テクノロジー | レーザ処理装置 |
| WO2013042522A1 (ja) * | 2011-09-22 | 2013-03-28 | Ｎｅｃエンジニアリング株式会社 | 光記録ヘッドおよび画像形成装置 |
| JP2013068807A (ja) * | 2011-09-22 | 2013-04-18 | Nec Engineering Ltd | 光記録ヘッドおよび画像形成装置 |
| US9145001B2 (en) | 2011-09-22 | 2015-09-29 | Nec Engineering, Ltd. | Optical recording head and image forming apparatus |
| WO2014185228A1 (ja) * | 2013-05-16 | 2014-11-20 | コニカミノルタ株式会社 | 有機エレクトロルミネッセンス素子のパターン形成装置 |
| JPWO2014185228A1 (ja) * | 2013-05-16 | 2017-02-23 | コニカミノルタ株式会社 | 有機エレクトロルミネッセンス素子のパターン形成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4116465B2 (ja) | 2008-07-09 |
| US20040164306A1 (en) | 2004-08-26 |
| US7132343B2 (en) | 2006-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4116465B2 (ja) | パネル型表示装置とその製造方法および製造装置 | |
| TWI272722B (en) | Semiconductor device and manufacturing method therefor | |
| JP4813743B2 (ja) | 画像表示装置の製造方法 | |
| US7569441B2 (en) | Laser irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device | |
| CN100552749C (zh) | 显示屏的制造方法及显示屏 | |
| US7863541B2 (en) | Laser annealing apparatus and semiconductor device manufacturing method | |
| JP4474108B2 (ja) | 表示装置とその製造方法および製造装置 | |
| US8003499B2 (en) | Laser irradiating device, laser irradiating method and manufacturing method of semiconductor device | |
| US7943936B2 (en) | Crystallizing method, thin-film transistor manufacturing method, thin-film transistor, and display device | |
| US7226817B2 (en) | Method of manufacturing | |
| US7466735B2 (en) | Manufacturing method of semiconductor device | |
| TW529092B (en) | Method of manufacturing a semiconductor device | |
| JP2004054168A (ja) | 画像表示装置 | |
| JP2011165717A (ja) | 表示装置及び表示装置の製造方法 | |
| JP5090690B2 (ja) | 半導体薄膜の製造方法、薄膜トランジスタの製造方法、及び半導体薄膜の製造装置 | |
| JP2005347764A (ja) | 画像表示装置の製造方法 | |
| JP2007141945A (ja) | 表示装置の製造方法及び表示装置 | |
| JP2006032646A (ja) | 結晶性薄膜形成方法、結晶性薄膜、結晶性薄膜半導体装置およびディスプレイ装置 | |
| KR20120119367A (ko) | 레이저 빔 조사 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050725 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080229 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080417 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4116465 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |