JP2004253410A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2004253410A
JP2004253410A JP2003038888A JP2003038888A JP2004253410A JP 2004253410 A JP2004253410 A JP 2004253410A JP 2003038888 A JP2003038888 A JP 2003038888A JP 2003038888 A JP2003038888 A JP 2003038888A JP 2004253410 A JP2004253410 A JP 2004253410A
Authority
JP
Japan
Prior art keywords
conductive layer
layer
conductive
etching
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003038888A
Other languages
English (en)
Other versions
JP4663963B2 (ja
JP2004253410A5 (ja
Inventor
Shigeharu Monoe
滋春 物江
Takashi Yokoshima
尚 横島
Shinya Sasagawa
慎也 笹川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003038888A priority Critical patent/JP4663963B2/ja
Priority to US10/777,117 priority patent/US7172931B2/en
Publication of JP2004253410A publication Critical patent/JP2004253410A/ja
Publication of JP2004253410A5 publication Critical patent/JP2004253410A5/ja
Priority to US11/438,303 priority patent/US7560315B2/en
Application granted granted Critical
Publication of JP4663963B2 publication Critical patent/JP4663963B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】本発明は、エッチング加工の選択比を高め、良好で均一な特性を持つ半導体装置を歩留まり良く作製する方法を提供することを目的とする。
【解決手段】本発明の半導体装置の作製方法は、半導体層を形成し、前記半導体層上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に第１導電膜層を形成し、前第１導電膜層上に第２導電膜層を形成し、前記第１導電膜層及び第２導電膜層をエッチングして、第１の導電層パターンを形成し、三塩化ホウ素、塩素、酸素プラズマを用いて、前記第１の導電層パターンにおける第２導電膜層を選択的にエッチングして、第２の導電層パターンを形成し、前記半導体層に、第１の不純物領域及び第２の不純物領域を形成することを特徴とする。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の作製方法に関し、特にエッチングによるそのゲート電極の加工方法により、半導体層に不純物領域を形成する技術を特徴とする。
【０００２】
【従来の技術】
液晶を用いた表示装置は、液晶テレビ受像機に代表されるように２０インチを越える大型画面の部品が実用化されている。近年では多結晶シリコン膜を活性層に用いたＴＦＴで、駆動回路一体型も液晶表示装置が実現されている。
【０００３】
しかし、多結晶シリコン膜を用いた薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）はドレイン接合耐圧が低く、接合漏れ電流（以下、オフリーク電流と呼ぶ）が大きくなるという欠点が指摘されている。その対策として、低濃度ドレイン（ＬＤＤ：Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を形成することが有効であることが知られている。
【０００４】
また、ドレイン領域近傍での高電界が生じ、発生したホットキャリアがＬＤＤ領域上のゲート絶縁膜にトラップされ、しきい値電圧など素子特性が大幅に変動し、低下する現象が問題として指摘されている。そのようなホットキャリアによる劣化を防止するために、ＬＤＤ領域がゲート電極とオーバーラップしたＴＦＴが開示されている（例えば、特許文献１参照。）。ゲートオーバーラップＬＤＤ構造のＴＦＴは、通常のＬＤＤ構造のＴＦＴと比較して電流駆動能力が高く、ドレイン領域近傍での高電界を有効に緩和してホットキャリアによる劣化を抑止できる。
【０００５】
【特許文献１】
特開２０００−２９４７８７号公報
【０００６】
しかしながら、上記特許文献１に開示されたゲートオーバーラップＬＤＤ構造のＴＦＴは、ＬＤＤを形成する不純物領域を半導体層に形成した後、ゲート電極を重ね合わせて作製する。よって、設計ルールが縮小していくと、ゲート電極とのオーバーラップ量を正確に作り込むことができなくなる。
【０００７】
一方、自己整合的にゲートオーバーラップＬＤＤ構造のＴＦＴを作製する方法として、少なくとも二層積層した導電層を１回の光露光処理と複数回のエッチング加工により、上層部と下層部の導電層の寸法を異ならせ、その寸法差と膜厚差を利用してイオンドーピングすることにより自己整合的にゲート電極とオーバーラップするＬＤＤ領域を形成する技術が開示されている（例えば、特許文献２参照。）。
【０００８】
【特許文献２】
特開２００２−１４３３７号公報
【０００９】
【発明が解決しようとする課題】
ホットキャリアに起因するＴＦＴ特性の劣化対策としてゲート電極とオーバーラップするＬＤＤの機能を最大限に発揮させるためには、ＴＦＴの駆動電圧に応じてＬＤＤの長さ（チャネル長に対する長さ）を最適化することが好ましい。そこで、ＬＤＤの長さ（チャネル長に対する長さ）を、ドレイン領域近傍の高電界を有効に緩和する最適な長さに調節する必要がある。
【００１０】
ゲート電極とオーバーラップするＬＤＤの長さは、そのイオンドーピング時のマスクとなる導電層の形状によって制御される。マスクは、二層積層された導電層をエッチング加工し、導電層のうち、上層のみを選択的に異方性エッチング加工して形成される。よって異方性エッチング加工で、導電層を形成する材料の選択比が高いことが重要となる。
【００１１】
つまり、エッチングガスと被加工物である材料との関係を考慮する必要がある。選択比が低いと、エッチングの不要な個所をエッチングしてしまい望む形状を得られない、個々の形状が不均一である、といった問題がある。また、エッチング加工工程の条件の制御も正確にできない。よって半導体装置の信頼性は低下し、また、歩留まりも悪くなってしまう。
【００１２】
よって本発明は、エッチング加工の選択比を高め、ホットキャリア等による半導体装置の特性劣化を防止し、良好で均一な特性を持つ半導体装置を歩留まり良く作製する方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明の半導体装置の作製方法は、半導体層を形成し、前記半導体層上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に第１導電膜層を形成し、前第１導電膜層上に第２導電膜層を形成し、前記第１導電膜層及び第２導電膜層をエッチングして、第１の導電層パターンを形成し、三塩化ホウ素、塩素、酸素プラズマを用いて、前記第１の導電層パターンにおける第２導電膜層を選択的にエッチングして、第２の導電層パターンを形成し、前記半導体層に、第１の不純物領域及び第２の不純物領域を形成することを特徴とする。
【００１４】
本発明の半導体装置の作製方法は、半導体層を形成し、前記半導体層上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に第１導電膜層を形成し、前記第１導電膜層上に第２導電膜層を形成し、前記第２導電膜層上に第３導電膜層を形成し、前記第１導電膜層、前記第２導電膜層及び第３導電膜層をエッチングして、第１の導電膜層パターンを形成し、三塩化ホウ素、塩素、酸素プラズマを用いて、前記第１の導電層パターンにおける第２導電膜層及び第３導電膜層を選択的にエッチングして、第２の導電層パターンを形成し、前記半導体層に、第１の不純物領域及び第２の不純物領域を形成することを特徴とする。
【００１５】
上記方法において、前記第１の導電膜層パターンにおける第２導電膜層、または第２導電膜層及び第３導電膜層を選択的にエッチングする際、三塩化ホウ素、塩素、酸素プラズマを用いることによって、第１導電膜層と、第２導電膜層及び第３導電膜層を選択性良くエッチングすることができる。この選択比の高さにより、望む形状の第２の導電層パターンを得られ、ホットキャリア劣化を防ぐ効果のある不純物領域の範囲を正確に制御し、均一で良好な性質を有する信頼性の高い半導体装置を歩留まり良く作製することができる。
【００１６】
上記方法において、第１の導電層パターンにおける第２導電層を選択的にエッチングして、第１導電膜層と第２導電膜層のチャネル長方向の幅が異なる第２の導電層パターンを形成することができる。これを電界で加速されたイオンの遮蔽マスクとして用いることで、半導体層に第１の不純物領域と第２の不純物領域を形成することができる。このとき第２の不純物領域は第１導電膜層に重なる領域に、第１の不純物領域は第１導電膜層に重ならない領域にそれぞれ形成される。
【００１７】
第２の導電層パターンを構成する第２または第３導電膜層の端部が、第１の導電膜層の端部より内側に位置するように第２の導電層パターンを形成すると、第１導電膜層に重なる第２の不純物領域は、第１の不純物領域より低濃度な、低濃度不純物領域とすることができる。即ち、自己整合的に低濃度ドレイン領域を形成することができる。このゲート電極とオーバーラップするＬＤＤ領域によって、ホットキャリア等による半導体装置の特性劣化を防止し、寿命時間を長大することができる。勿論、第２の導電層パターンはゲート電極として用いることができる。
【００１８】
また、半導体層に不純物元素をドーピングして自己整合的に不純物領域を形成することが可能となって、従来よりもマスク枚数を削減でき、マスク形成の際のトラブルも無くすことができる。従って、半導体装置の製造コスト、製造に要する時間も減少することができる。
【００１９】
また、本明細書中では便宜上、導電層の側斜面が水平面となす角度をテーパー角（テーパー角度とも言う）と呼び、このテーパー角を有している側斜面をテーパー形状と呼び、テーパー形状を有している部分をテーパー部と呼ぶ。
【００２０】
上記方法において、前記第１の導電層パターンは、端部がテーパー形状であるように形成することが望ましい。テーパー形状にすることによってエッチングの際に、反応副生成物が被加工物に付着することを防ぐことができる。よって良好な形状を得ることができる。
【００２１】
上記発明の構成において、適した第１導電膜層と第２導電膜層の組み合わせは、第１導電膜層は窒化タンタルであり、第２導電膜層はチタン、又は、チタンを主成分とする合金もしくは化合物である。これらの材料を用いると、三塩化ホウ素／塩素／酸素プラズマによるエッチングの際、より高い選択比でエッチングすることができ、効果的である。また、チタンは広く用いられているコストの高いタングステンより、コストも安いため、低コストで半導体装置を作製できる。
【００２２】
本明細書において、第１の導電層パターンを形成するエッチングをテーパーエッチング加工、第２の導電層パターンを形成するエッチングを異方性エッチング加工と呼ぶ。またゲート電極とオーバーラップする不純物領域（ＬＤＤ）のチャネル方向の長さをＬｏｖと呼ぶ。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。尚、本発明は以下に示す実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形を許容するものである。
【００２４】
本出願人によれば、ホットキャリアに対する劣化を制御するために必要なゲート電極とオーバーラップするＬＤＤの長さ（Ｌｏｖ）については以下のように考察されている。
【００２５】
まず、ＴＦＴの劣化に対してＬｏｖが所定の値である場合に、電界効果移動度の最大値が１０％低下する時間を寿命時間と定義して、図９で示すようにドレイン電圧の逆数を片対数グラフにプロットして得られる直線的な関係から、寿命時間が１０年となる電圧を１０年保証電圧として導出する。たとえば、図９において、Ｌｏｖが１．０μｍのＴＦＴにおける１０年保証電圧は１６Ｖである。図１０はこのようにして求めた推定保証電圧を、Ｌｏｖが０．５μｍ、０．７８μｍ、１．０μｍ、１．５μｍ、１．７μｍのそれぞれの場合における値をプロットしたグラフである。また、図１０では、バイアスストレス試験で、ＴＦＴのオン電流値が１０％変動するまでの時間が２０時間となるドレイン電圧値を２０時間保証電圧として示している。
【００２６】
ホットキャリア効果による劣化は、駆動電圧が低ければほとんど問題とならないが、１０Ｖ以上で駆動する場合には無視出来なくなる。図１０から明らかなように、駆動電圧が１６Ｖである場合には、Ｌｏｖが１μｍ以上、好ましくは１．５μｍ以上とする必要があることを示している。
【００２７】
よって本実施の形態では、チャネル長１０μｍ程度のＴＦＴが１０〜２０Ｖで駆動するのに必要な長さである１〜１．５μｍのＬｏｖを持つ半導体装置を作製する。しかし、この長さはチャネル長や駆動電圧に応じて実施者が適宜設定すれば良く、本実施の形態に限定されない。本発明の半導体装置の作製方法を用いれば、Ｌｏｖの長さは正確に制御でき、良質な特性を有する信頼性の高い半導体装置が歩留まりよく作製できる。
【００２８】
図１（Ａ）においてガラス基板１００上に第１絶縁膜（下地膜）１０１、半導体層１０２、第２絶縁膜（ゲート絶縁膜）１０３が形成され、その上に第１導電層１０４、第２導電層１０５、第３導電層１０６が形成されている。マスクパターン１０７は光露光工程によりフォトレジストを用いて形成する。
【００２９】
第１導電層はタングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）またはモリブデン（Ｍｏ）などの高融点金属を３０〜５０ｎｍの厚さで形成し、第２導電層はチタン又はチタンを主成分とする合金もしくは化合物で３００〜６００ｎｍの厚さに形成する。
【００３０】
第３導電層は窒化チタン（ＴｉＮ）、タングステン（Ｗ）などの金属を用いる。ただし第３導電層は第３導電層の上に成膜する層間膜にコンタクトホールを開孔するときのストッパー膜として設けるものであり、本発明の構成において必須の構成要件とはならない。窒化チタン（ＴｉＮ）はチタンと同じエッチングガスで加工できるので、第１導電層を窒化タンタル（ＴａＮ）とする組み合わせにより、選択的に加工が可能である。
【００３１】
次に、図１（Ｂ）に示すように、ドライエッチングにより第２導電層１０５と第３導電層１０６のエッチングを行う。エッチングガスには、ＣＦ４、ＳＦ６のようなフッ素系ガス、Ｃｌ２、ＢＣｌ３のような塩素系ガス、及びＯ２の中から選んで組み合わせて用いる。エッチング速度の向上にはＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）やＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）などの高密度プラズマ源を用いたドライエッチング装置を用いる。
【００３２】
次に、図１（Ｃ）に示すようにエッチングガスをＣＦ４，Ｃｌ２に切り替えて第１導電層１０４である窒化タンタルのエッチングを行う。このように二段階のエッチング加工を行うと、下地が酸化珪素であると触刻されて極端に薄くなるのを防ぐ効果がある。
【００３３】
勿論、導電層の全層を同時にエッチングし、図１（Ｃ）の状態を得ても良い。この場合膜厚の厚い第２導電層１０５のエッチング時にはエッチング速度のバラツキを見込んでエッチング時間を長めに設定する必要がある。ドライエッチングにより第１導電層１０４と第２導電層１０５と第３導電層１０６のエッチングを一回で行う。エッチングガスには、ＣＦ４、ＳＦ６、Ｃｌ２、ＢＣｌ３、Ｏ２などを用いる。エッチング速度の向上にはＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）やＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｚｍａ）などの高密度プラズマ源を用いたドライエッチング装置を用いる。また、マスクパターンに基づく加工形状において、端部もしくは側壁部をテーパー形状に加工するためには、基板側に負のバイアス電圧を印加する。
【００３４】
レジストで形成したマスクパターン７０７は電界で加速されたイオンによりスパッタされ、反応副生成物が被加工物の側壁に付着する。これは側壁保護膜とも呼ばれるが、この段階の加工で被加工物をテーパー形状とする理由は、この側壁保護膜の排除である。つまり、図７（Ａ）で示すようにテーパー部を有する被加工物７０５に対し、その後異方性エッチングを行っても反応副生成物が側壁に堆積しにくいので、図７（Ｂ）にで示すように残渣をなくすことなくエッチング加工して７０５’のパターンを形成することができる。これに対し図８（Ａ）のように被加工物８０５の側壁がほぼ垂直であるとエッチング加工時に反応副生成物が堆積し、図８（Ｂ）で示すようにその後異方性エッチングしても、その反応副生成物が残ってしまい形状不良となる。すなわち、被加工物をテーパー形状に加工しておくと側壁保護膜を排除することができる。よって本実施の形態では、この段階の加工で被加工物である導電層をテーパー形状とする。
【００３５】
こうして図１（Ｃ）で示すように、第２絶縁膜１０３上に第１導電層１０４’、第２導電層１０５’、第３導電層１０６’からなる第１の導電層パターン１０８が形成される。端部におけるテーパー形状の基板１００の表面と成す角度は１０〜３０度にする。この角度は主に第２導電層の膜厚との関係で決まるが、このテーパー部の占める長さが概略０．５〜１．５μｍとなるようにする。
【００３６】
各導電膜をテーパー加工した後、アルゴンプラズマ処理することによって、テーパー側壁部付着していた反応生成物を除去してもよい。このアルゴンプラズマ処理を行なうと、第２導電層端部のエッチング残りが防止でき、後の異方性エッチング加工で垂直に近い形状が形成されやすい。
【００３７】
そして、エッチングガスに、ＢＣｌ３、Ｃｌ２、Ｏ２を用いて、第２導電層１０５’及び第３導電層１０６’をマスクパターン１０７’に基づいて選択的にエッチングする。この場合、基板側に印加するバイアス電圧は低くして第１導電層１０４’は残存せしめるようにする。第２導電層１０５’の端部は第１導電層１０４’よりも内側に後退し、後述するようにその後退量でＬｏｖの長さが決まる。こうして第１導電層１０４’、第２導電層１０５’’、第３導電層１０６’’から成る第２の導電層パターン１０９が形成され、これが半導体層１０２と交差する部位においてゲート電極となる。（図１（Ｄ））
【００３８】
第２の導電層パターン作製時のエッチング加工に、ＢＣｌ３、Ｃｌ２、Ｏ２からなるエッチングガスを用いることにより、第１導電膜１０４’と第２導電層１０５’及び第３導電層１０６’の選択比が大きくなる。選択性が良くなることによって、第１の導電層１０４’までエッチングしてしまうことなく、Ｌｏｖの長さの正確な制御ができるようになる。よって、ホットキャリアによる半導体装置の特性劣化を防止し、良好で均一な特性を持つ半導体装置を歩留まり良く作製することが出来る。
【００３９】
半導体層１０３への一導電型不純物の添加、すなわちＬＤＤやソース・ドレイン領域の形成は、第２の導電層パターン１０９を用いて自己整合的に形成することができる。図２（Ａ）はゲート電極とオーバーラップするＬＤＤを形成するためのドーピング処理であり、一導電型不純物のイオンを第１導電層１０４’を透過させて、その下層部に位置する半導体層１０２に添加して第１濃度の一導電型不純物領域１１０を形成する。第２絶縁層や第１導電層の膜厚にもよるが、この場合には５０ｋＶ以上の加速電圧を要する。第１濃度の一導電型不純物領域１１０の不純物領域の不純物濃度は、ＬＤＤを前提とすると１×１０１６〜５×１０１８／ｃｍ３（ピーク値）とする。
【００４０】
ソース・ドレイン領域を形成するドーピング処理は、第２の導電層パターン１０９をイオンの遮蔽マスクとして用い、第１濃度の一導電型不純物１１０の外側に第２濃度の一導電型不純物領域１１１を形成する。この場合には加速電圧を３０ｋＶ以下として行なう。第２濃度の一導電型不純物領域１１１の不純物濃度は１×１０１９〜５×１０２１／ｃｍ３（ピーク値）とする。
【００４１】
その後、窒化珪素を用いる第３絶縁層１１２、低誘電率の有機化合物材料を用いた第４絶縁膜１１３、配線１１４を形成する。
【００４２】
以上のように、本実施の形態は、ゲート電極をイオンドーピング時のマスクとして用い、ゲート電極とオーバーラップするＬＤＤを自己整合的に形成し、且つ、その長さ（Ｌｏｖ）を必要とする長さに調整することができる。また本発明により、ゲート電極とオーバーラップするＬＤＤ領域の長さを正確に制御することができるようになり、ホットキャリア劣化に対する寿命時間を長大し、信頼性の高い半導体装置を歩留まり良く作製できる。
【００４３】
【実施例】
（実施例１）
本実施例は、実施形態１に基づく工程に従って、ゲート電極を加工する一例について示す。本実施例は図１を参照して説明する。
【００４４】
本実施例では、チャネル長１０μｍ程度のＴＦＴが１０〜２０Ｖで駆動するのに必要な長さである１〜１．５μｍのＬｏｖを持つ半導体装置を作製する。しかし、この長さはチャネル長や駆動電圧に応じて実施者が適宜設定すれば良く、本実施例に限定されない。本発明の半導体装置の作製方法を用いれば、Ｌｏｖの長さは正確に制御でき、良質な特性を有する信頼性の高い半導体装置が歩留まりよく作製できる。
【００４５】
まず、アルミノシリケートガラス基板１００上にプラズマＣＶＤ法で１５０ｎｍの酸窒化珪素膜で第１絶縁層１０１を形成する。半導体層１０２は５０ｎｍの非晶質珪素膜をレーザーアニールにより結晶化した結晶性珪素膜で形成し、島状に孤立分離するように形成する。第２絶縁膜１０３は、ＳｉＨ４とＮ２ＯをソースガスとしてプラズマＣＶＤ方により１１５ｎｍの酸窒化珪素膜を形成する。窒化タンタル（ＴａＮ）で形成する第１導電層１０４は３０ｎｍの厚さとし、チタンで形成する第２導電層１０５は３２０ｎｍの厚さとし、窒化チタンで形成する第３導電層１０６は５０ｎｍで形成する。マスクパターン１０７はポジ型のフォトレジストで１．５μｍの厚さに形成する。マスクパターンの幅は適宜設定すれば良いが、本実施例においては４．５μｍと１０μｍのマスクパターンで光露光形成した。（図１（Ａ））
【００４６】
次に、ドライエッチングにより第２導電層（チタン）１０５と第３導電層（窒化チタン）１０６のエッチングを行う。エッチングにはＩＣＰエッチング装置を用いる。図３はＩＣＰエッチング装置の構成を示す。反応室８０１にはエッチング用のガス供給手段８０３、反応室内を減圧状態に保持する排気手段８０４が連結されている。プラズマ生成手段は反応室８０１に石英板を介して誘導結合するスパイラルコイル８０２、高周波（１３．５６ＭＨｚ）電力供給手段８０５から成っている。基板側へのバイアス印加は高周波（１３．５６ＭＨｚ）電力供給手段８０６で行ない、基板を載置するステージに自己バイアスが発生するような構成となっている。エッチング加工には供給するエッチングガス種と、高周波（１３．５６ＭＨｚ）電力供給手段８０６、８０７より供給されるそれぞれの高周波電力、エッチング圧力が主なパラメーターとなる。
【００４７】
図１（Ｂ）のエッチング加工には、エッチングガスとしてＣＦ４、ＳＦ６、Ｃｌ２、ＢＣｌ３、Ｏ２を用いる。エッチング圧力は１．３Ｐａとし、５００Ｗのプラズマ生成用の電力、３００Ｗの基板バイアス用の電力を供給する。続いて図１（Ｃ）に示すようにエッチングガスをＣＦ４、Ｃｌ２に切り替えて第１導電層である窒化タンタルのエッチングを行う。この時のエッチング条件は、エッチング圧力１．５Ｐａ、５００Ｗのプラズマ生成用の電力、１０Ｗの基板バイアス用の電力を供給する。以上のようにして、第１導電層パターン１０８が形成することができる。
【００４８】
また、導電層１０８の形成を１段階のエッチングで行ってもよい。この場合エッチング加工には、エッチングガスとして、ＣＦ４、ＳＦ６、Ｃｌ２、ＢＣｌ３、Ｏ２を用いる。エッチング圧力は１．３Ｐａとし、８００Ｗのプラズマ生成用の電力、３００Ｗの基板バイアス用の電力を供給する。以上のようにして、第１の導電層パターン１０８が形成することができる。
【００４９】
その後、第１導電層パターン１０８のテーパー側壁部に付着しているストッパー膜とされる反応生成物（ＴｉＯｘ）を除去又は減少させるためアルゴンプラズマ処理を行ってもよい。このアルゴンプラズマ処理は同様にＩＣＰエッチング装置を用い、アルゴンを１５０ｓｃｃｍ供給し、２．０Ｐａの処圧力で４５０Ｗのプラズマ生成用の電力、１００Ｗの基板バイアス用の電力を供給し３０ｓｅｃの処理を行う。
【００５０】
次に、エッチングガスにＢＣｌ３、Ｃｌ２、Ｏ２を用いて異方性エッチングを行なう。主として第２導電層１０５’の加工を行う。エッチング圧力は１．９Ｐａとし、５００Ｗのプラズマ生成用の電力、１０Ｗの基板バイアス用の電力を供給する。第２導電層１０５’の端部は第１導電層１０４’よりも内側に後退する。こうして第２の導電層パターン１０９が形成され、これが半導体層１０２と交差する部位においてゲート電極となる。そして、第１導電層１０４’の端部からの後退幅は１μｍ以上とすることが可能である。図４で示すようにこの後退幅ｄがＬｏｖ長を決める長さとなる。表１は本実施例と同様の工程の異方性エッチング加工においてＣＦ４、Ｃｌ２、Ｏ２系ガスを用いた場合と、ＢＣｌ３、Ｃｌ２、Ｏ２系ガスを用いた場合とのチタンおよび窒化タンタルのエッチングレートおよび選択比を比較した表である。
【００５１】
【表１】
Figure 2004253410
【００５２】
表１から明らかなように第１導電層が窒化タンタル、第２導電層がチタン、第３導電層が窒化チタンである積層体において、前述第２の導電層パターンを形成するための異方性エッチングでのエッチングガスにＢＣｌ３、Ｃｌ２、Ｏ２系ガスを用いることは、窒化タンタルに対するチタンの選択比が高い。
【００５３】
図５はチタンとタンタルのフッ化物、塩化物の蒸気圧を示している。図５によると蒸気圧は、ＴｉＦ４＜ＴａＦ５、ＴｉＣｌ４＞ＴａＣｌ５であり、フッ素系ガスよりも塩素系ガスを主体にしてエッチングを行うことでチタン（Ｔｉ）がエッチングされやすく窒化タンタル（ＴａＮ）がエッチングされずらくなるということが推測できる。つまり塩素系ガスを異方性エッチングに用いることで、窒化タンタルに対するチタンの選択比が高いエッチング特性が得られる。
【００５４】
第２導電層１０５’（チタン）の端部の表面は酸化されて酸化チタン（ＴｉＯｘ）となっているため、異方性エッチングのエッチングガスにフッ素系ガスや塩素を用いた場合は、表面の酸化チタン（ＴｉＯｘ）がエッチングされずらいためエッチング加工が困難となる。そのため表１のＣＦ４、Ｃｌ２、Ｏ２系ガスを用いたエッチングでは、チタンのエッチレートの測定結果が極端に低かったり、かと言ってエッチング時間を延ばすと表面の酸化チタン（ＴｉＯｘ）がエッチングされ終わったあとはチタンが高速でエッチングされてしまうという事態に陥る。しかしＢＣｌ３を用いた場合は、表面の酸化チタン（ＴｉＯｘ）を容易にエッチングするのでエッチング加工が容易になる。
【００５５】
図６は異方性エッチング加工にＢＣｌ３、Ｃｌ２、Ｏ２ガスを用いてエッチングした場合の代表的な加工形状を示す走査電子顕微鏡（ＳＥＭ）像である。下層から窒化タンタル層、チタン層が積層形成されている状態を示している。同図は斜方から観察したＳＥＭ像であるが、チタン層の後退幅もしくは窒化タンタル層の突出幅は１．１〜１．５μｍ程度と見込まれている。よって本発明により、Ｌｏｖを正確に制御することができることが確認された。
【００５６】
以降、ＬＤＤを形成する第１濃度の一導電型不純物領域１１０に１×１０１６〜５×１０１８／ｃｍ３（ピーク値）の濃度でリンまたはボロンを５０ｋＶの加速電圧でイオンドーピング処理により添加する。（図２（Ａ））
【００５７】
さらに、ソース・ドレイン領域を形成するドーピング処理は、第２の導電層パターン１０９をイオンの遮蔽マスクとして用い、第１濃度の一導電型不純物領域１１０の外側に第２濃度の一導電型不純物領域１１１を形成する。この場合には加速電圧を１０ｋＶとして、リン又はボロンの濃度を１×１０１９〜５×１０２１／ｃｍ３（ピーク値）として形成する。（図２（Ｂ））
【００５８】
その後、プラズマＣＶＤ法で水素を含有する酸窒化珪素を１００ｎｍの厚さで形成し、感光性または非感光性のアクリルまたはポリイミド樹脂を１μｍの厚さに形成して第４絶縁膜１１３を形成する。さらに必要に応じて配線１１４を形成する。
【００５９】
以上のように、本実例により、ゲート電極をイオンドーピング時のマスクとして用い、ゲート電極とオーバーラップするＬＤＤを自己整合的に形成し、且つ、その長さ（Ｌｏｖ）を必要とする長さに調整することができる。ゲート電極とオーバーラップするＬＤＤ領域の長さを正確に制御することができるようになり、ホットキャリア劣化に対する寿命時間を長大し、信頼性の高い半導体装置を歩留まり良く作製できる。
【００６０】
（実施例２）
本発明は様々な表示画面を設けた半導体装置に適用することができる。
【００６１】
図１２は表示パネル９０１を筐体９００に組み込んだ半導体装置の一構成例であり、テレビ受信機やコンピュータのモニタシステムとして適用できるものである。筐体９００には半導体集積回路で形成した増幅器や高周波回路、及びメモリ機能として半導体メモリもしくはハードディスクなど磁気メモリなどを組み込んで画像表示機能を充足させる電子回路基板９０２や音声を再生するスピーカ９０３が装着されている。
【００６２】
表示パネル９０１は本発明に係るゲートオーバーラップＴＦＴを用いて、ＴＦＴをマトリクス状に配列させてなるアクティブマトリクス画素回路９０４、走査線駆動回路９０５、データ線駆動回路９０６を一体形成したドライバ一体型とすることができる。
【００６３】
図１１はアクティブマトリクス画素回路９０４の主要な構成を示す図である。半導体層３０１と交差するゲート電極３０２とデータ信号線３０３が同一層で形成されている。すなわち、少なくともチタンを主成分とする導電層を一層含む積層体で形成され、そのゲート電極もしくは配線のパターンを形成するエッチング加工は実施例１により行なうものである。これにより、Ｌｏｖ長が１μｍ以上のゲートオーバーラップＴＦＴを低コストで形成することが可能である。ゲート信号線３０４は層間絶縁膜を介してその上層に形成され、コンタクトホールを介してゲート電極３０２と接続する構成となっている。勿論、この配線もチタンおよびアルミニウムで形成可能である。データ信号線３０３と半導体層３０１を接続する配線３０５もゲート信号線３０４と同一層で形成可能である。画素電極３０６は酸化インジウムと酸化スズの化合物であるＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）を用いて形成している。なお、このような画素の詳細については、特開２００１−３１３３９７号公開で開示されている。
【００６４】
本実施例では半導体装置の一例を示したが、本発明は本実施例に限定されず様々な半導体装置に適用することができる。例えば、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）に加え、冷蔵庫装置、洗濯機、炊飯器、固定電話装置、真空掃除機、体温計など家庭電化製品から、電車内の吊り広告、鉄道駅や空港の発着案内版などのインフォーメーションディスプレイまで様々な分野に適応することができる。
【００６５】
なお、本発明における実施例については以上のように示されているが、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるものである。
【００６６】
【発明の効果】
本発明によって、半導体装置作製時におけるエッチング加工の選択性を高めることができる。この選択比の高さにより、望む形状のマスクパターンを得られ、ホットキャリア劣化を防ぐ効果のある不純物領域の範囲を正確に制御し、均一で良好な性質を有する信頼性の高い半導体装置を歩留まり良く作製することができる。
【００６７】
また、半導体層に不純物元素をドーピングして自己整合的に不純物領域を形成することが可能となって、従来よりもマスク枚数を削減でき、マスク形成の際のトラブルも無くすことができる。従って、半導体装置の製造コスト、製造に要する時間も減少することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の作成工程を説明する断面図である。
【図２】本発明の半導体装置の作成工程を説明する断面図である。
【図３】ＩＣＰエッチング装置の構成を説明する図である。
【図４】第２導電層の後退幅ｄとゲートオーバーラップＴＦＴのＬｏｖ長の関係を説明する図である。
【図５】チタンとタンタルのフッ化物、塩化物の蒸気圧を示す図である。
【図６】実施例１に従いエッチング加工された導電層パターンの形状を示すＳＥＭ像である。
【図７】テーパーエッチングによる反応副生成物除去効果を説明する図である。
【図８】テーパーエッチングを行わない場合における反応副生成物の影響を説明する図である。
【図９】バイアスストレス試験に基づくＴＦＴの寿命を推定する特性図でありＬｏｖ依存性について示すグラフである。
【図１０】推定保証電圧（オン電流１０％劣化）のＬｏｖ長依存性を示すグラフである。
【図１１】本発明に係る半導体装置のアクティブマトリクス型の画素を示す上面図である。
【図１２】半導体装置の一例を示す図である。

Claims (7)

  1. 半導体層を形成し、
    前記半導体層上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に第１導電膜層を形成し、
    前第１導電膜層上に第２導電膜層を形成し、
    前記第１導電膜層及び第２導電膜層をエッチングして、第１の導電層パターンを形成し、
    三塩化ホウ素、塩素及び酸素プラズマを用いて、前記第１の導電層パターンにおける第２導電膜層を選択的にエッチングして、第２の導電層パターンを形成し、
    前記半導体層に、第１の不純物領域及び第２の不純物領域を形成することを特徴とする半導体装置の作製方法。
  2. 半導体層を形成し、
    前記半導体層上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に第１導電膜層を形成し、
    前記第１導電膜層上に第２導電膜層を形成し、
    前記第２導電膜層上に第３導電膜層を形成し、
    前記第１導電膜層、前記第２導電膜層及び第３導電膜層をエッチングして、第１の導電層パターンを形成し、
    三塩化ホウ素、塩素及び酸素プラズマを用いて、前記第１の導電層パターンにおける前記第２導電膜層及び前記第３導電膜層を選択的にエッチングして、第２の導電層パターンを形成し、
    前記半導体層に、第１の不純物領域及び第２の不純物領域を形成することを特徴とする半導体装置の作製方法。
  3. 請求項１または請求項２において、前記第１の導電層パターンは、端部がテーパー形状であるように形成することを特徴とする半導体装置の作製方法。
  4. 請求項１乃至３のいずれか一項において、前記第１導電膜層は、窒化タンタルを用いて、前記第２導電膜層は、チタン、又は、チタンを主成分とする合金もしくは化合物を用いて形成することを特徴とする半導体装置の作製方法。
  5. 請求項１乃至４のいずれか一項において、前記第２の導電層パターンを構成する前記第２の導電膜層の端部、または前記第２の導電膜層及び前記第３の導電膜層の端部は、前記第１の導電膜層の端部より内側に位置するように形成することを特徴とする半導体装置の作製方法。
  6. 請求項１乃至５のいずれか一項において、前記第１の不純物領域及び前記第２の不純物領域は、前記第２の導電層パターンをマスクとして前記半導体層に不純物をドーピングすることにより形成することを特徴とする半導体装置の作製方法。
  7. 請求項１乃至６のいずれか一項において、前記第２の不純物領域を前記第２の導電層パターンにおける前記第１導電膜層と重なる領域に形成することを特徴とする半導体装置の作製方法。
JP2003038888A 2003-02-17 2003-02-17 半導体装置の作製方法 Expired - Fee Related JP4663963B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003038888A JP4663963B2 (ja) 2003-02-17 2003-02-17 半導体装置の作製方法
US10/777,117 US7172931B2 (en) 2003-02-17 2004-02-13 Manufacturing method for semiconductor device
US11/438,303 US7560315B2 (en) 2003-02-17 2006-05-23 Manufacturing method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003038888A JP4663963B2 (ja) 2003-02-17 2003-02-17 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2004253410A true JP2004253410A (ja) 2004-09-09
JP2004253410A5 JP2004253410A5 (ja) 2006-03-30
JP4663963B2 JP4663963B2 (ja) 2011-04-06

Family

ID=32905105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003038888A Expired - Fee Related JP4663963B2 (ja) 2003-02-17 2003-02-17 半導体装置の作製方法

Country Status (2)

Country Link
US (2) US7172931B2 (ja)
JP (1) JP4663963B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4454921B2 (ja) * 2002-09-27 2010-04-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7485579B2 (en) * 2002-12-13 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2004200378A (ja) * 2002-12-18 2004-07-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4663963B2 (ja) * 2003-02-17 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7807516B2 (en) * 2005-06-30 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR20080064611A (ko) * 2007-01-05 2008-07-09 삼성전자주식회사 금속층 상에 형성된 금속 산화물의 식각 방법
TWI427784B (zh) * 2010-07-16 2014-02-21 Au Optronics Corp 畫素結構的製造方法及有機發光元件的製造方法
US8409937B2 (en) * 2011-01-07 2013-04-02 Eastman Kodak Company Producing transistor including multi-layer reentrant profile
JP2017041596A (ja) * 2015-08-21 2017-02-23 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、半導体装置および電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274336A (ja) * 1995-03-30 1996-10-18 Toshiba Corp 多結晶半導体薄膜トランジスタ及びその製造方法
JP2002083805A (ja) * 2000-05-12 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2002359191A (ja) * 2001-05-31 2002-12-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US35526A (en) * 1862-06-10 Improved mode of making buildings water-proof
US55841A (en) * 1866-06-26 Improved brick-machine
US30322A (en) * 1860-10-09 Machine pob straightening bale-hoops
US4707721A (en) * 1986-02-20 1987-11-17 Texas Instruments Incorporated Passivated dual dielectric gate system and method for fabricating same
US4963504A (en) * 1987-11-23 1990-10-16 Xerox Corporation Method for fabricating double implanted LDD transistor self-aligned with gate
US5498573A (en) * 1989-11-29 1996-03-12 General Electric Company Method of making multi-layer address lines for amorphous silicon liquid crystal display devices
JPH0465168A (ja) * 1990-07-05 1992-03-02 Hitachi Ltd 薄膜トランジスタ
US5302240A (en) * 1991-01-22 1994-04-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JPH0653324A (ja) 1992-07-29 1994-02-25 Kawasaki Steel Corp 多層配線形成工程における層間絶縁膜のスルーホール形成方法
US5583067A (en) * 1993-01-22 1996-12-10 Intel Corporation Inverse T-gate semiconductor device with self-aligned punchthrough stops and method of fabrication
JPH0730125A (ja) * 1993-07-07 1995-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
GB9503476D0 (en) * 1995-02-22 1995-04-12 Scot Young Research Mopheads
JP3009032B2 (ja) 1996-06-25 2000-02-14 日本電気株式会社 半導体装置の製造方法
JP3254678B2 (ja) 1999-03-16 2002-02-12 日本電気株式会社 半導体装置の製造方法
JP3403115B2 (ja) * 1999-04-02 2003-05-06 シャープ株式会社 半導体装置の製造方法
JP2001110780A (ja) * 1999-10-07 2001-04-20 Nec Corp 半導体装置の製造方法
US6646287B1 (en) * 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7301520B2 (en) * 2000-02-22 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Image display device and driver circuit therefor
TW495854B (en) * 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW513753B (en) * 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
US7525165B2 (en) 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US6706544B2 (en) * 2000-04-19 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and fabricating method thereof
JP5057613B2 (ja) 2000-04-27 2012-10-24 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US6747289B2 (en) 2000-04-27 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
TWI224806B (en) * 2000-05-12 2004-12-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6872604B2 (en) * 2000-06-05 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a light emitting device
TW501282B (en) * 2000-06-07 2002-09-01 Semiconductor Energy Lab Method of manufacturing semiconductor device
US6690034B2 (en) * 2000-07-31 2004-02-10 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4939690B2 (ja) * 2001-01-30 2012-05-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4926329B2 (ja) * 2001-03-27 2012-05-09 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、電気器具
JP4869509B2 (ja) * 2001-07-17 2012-02-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101257743B (zh) * 2001-08-29 2011-05-25 株式会社半导体能源研究所 发光器件及这种发光器件的驱动方法
US6773944B2 (en) * 2001-11-07 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP3840123B2 (ja) 2002-03-07 2006-11-01 株式会社日立ハイテクノロジーズ 難エッチング材のエッチング方法
JP4408012B2 (ja) * 2002-07-01 2010-02-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6894353B2 (en) * 2002-07-31 2005-05-17 Freescale Semiconductor, Inc. Capped dual metal gate transistors for CMOS process and method for making the same
US7485579B2 (en) * 2002-12-13 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2004200378A (ja) * 2002-12-18 2004-07-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4663963B2 (ja) * 2003-02-17 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274336A (ja) * 1995-03-30 1996-10-18 Toshiba Corp 多結晶半導体薄膜トランジスタ及びその製造方法
JP2002083805A (ja) * 2000-05-12 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2002359191A (ja) * 2001-05-31 2002-12-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
US7172931B2 (en) 2007-02-06
US20040171242A1 (en) 2004-09-02
JP4663963B2 (ja) 2011-04-06
US7560315B2 (en) 2009-07-14
US20070015370A1 (en) 2007-01-18

Similar Documents

Publication Publication Date Title
JP4408012B2 (ja) 半導体装置の作製方法
US7560315B2 (en) Manufacturing method for semiconductor device
JP5578389B2 (ja) 積層膜パターン形成方法及びゲート電極形成方法
JP2008140984A (ja) 半導体素子、半導体素子の製造方法、及び表示装置
US7485579B2 (en) Method of manufacturing a semiconductor device
KR20100085840A (ko) Ｓｏｉ 기판의 제작 방법 및 반도체 장치의 제작 방법
KR20100036209A (ko) 반도체 기판의 제작 방법
US7253044B2 (en) Manufacturing method for semiconductor device
US10431668B2 (en) Method of fabricating thin film transistor, thin film transistor, and display apparatus
JP2004007004A (ja) 半導体装置
JP4666907B2 (ja) 半導体装置の作製方法
JP2007180422A (ja) 半導体素子及びその製造方法
JP5977804B2 (ja) 半導体装置の作製方法
US8927436B2 (en) Thin film transistor and method of manufacturing trench, metal wire, and thin film transistor array panel
JP2003273124A (ja) 半導体装置の作製方法
JPH0541390A (ja) 薄膜トランジスタの製造方法
JP2014112619A (ja) 酸化物半導体装置の製造方法
JP2012019237A (ja) 半導体装置の作製方法
JP2014075593A (ja) 配線の作製方法
JP2012124508A (ja) 半導体装置、液晶モジュール、電子機器及び配線
JP2011077532A (ja) 配線の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110106

R150 Certificate of patent or registration of utility model

Ref document number: 4663963

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees