JP2002083805A

JP2002083805A - 半導体装置およびその作製方法

Info

Publication number: JP2002083805A
Application number: JP2001141133A
Authority: JP
Inventors: Hideomi Suzawa; 英臣須沢; Koji Ono; 幸治小野; Toru Takayama; 徹高山
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2000-05-12
Filing date: 2001-05-11
Publication date: 2002-03-22
Anticipated expiration: 2021-05-11
Also published as: JP4011304B2

Abstract

(57)【要約】【課題】アクティブマトリクス型の表示装置に代表さ
れる半導体装置を作成する上で、フォトリソグラフィー
を伴うレジストマスクのパターニングはその工程数の増
加、工程時間の延長などを引き起こし、コスト増加の要
因の一つとなっていた。【解決手段】半導体層３０３に不純物領域を形成する方
法として、２層に形成されたゲート電極のうち第２の導
電膜３０６をマスクとして自己整合的に半導体層３０３
に不純物元素をドーピングする。このとき、第１の導電
膜３０５及び絶縁膜３０４を通り抜けて半導体層に不純
物元素のドーピングを行うことで半導体層３１３にはＧ
ＯＬＤ構造のＬＤＤ領域が形成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置及びその
作製方法に関し、特にドライエッチングによるそのゲー
ト電極の加工方法により半導体層に不純物ドーピング領
域を制御する技術を特徴とする。その用途は上記半導体
装置を表示部に用いた表示装置、特に液晶ディスプレ
イ、有機ＥＬディスプレイ及びそれら表示装置を用いた
電子機器に関する。

【０００２】

【従来の技術】半導体装置を作製する上でドライエッチ
ングあるいはウェットエッチングにより半導体層の形状
を形成する場合、あるいはドーピングにより半導体層に
不純物領域を形成する場合、フォトレジストからなるマ
スクが用いられる。

【０００３】ドライエッチングあるいはウェットエッチ
ングではマスクで覆われた部分の外側の材質が除去さ
れ、被エッチング材質はマスクの形状と同様の形状が形
成される。一方で、ドーピングを行う際にはマスクで覆
われていない半導体層に不純物領域が形成される。

【０００４】近年、薄膜トランジスタ（以下、ＴＦＴと
いう）を備えた半導体装置の構造は微細化が進んでい
る。そのためマスク形成にも微細な位置合わせが要求さ
れる。微細な位置合わせはレジストからなるマスクを形
成する際に形状不良を引き起こす要因の一つとなる。そ
こでマスクを形成し、ドライエッチングなどでＴＦＴの
一部（例えばゲート電極）を形成した後、形成した前記
ＴＦＴの一部（例えばゲート電極）をマスクとして、Ｔ
ＦＴのその他の部分（例えばソース領域またはドレイン
領域）を形成する自己整合的に半導体装置を作製する方
法が知られている。

【０００５】自己整合的に半導体装置を作製する方法
は、フォトリソグラフィーの技術において、フォトレジ
ストからなるマスクを形成するの際に使用されるフォト
マスク枚数の削減が実現でき、微細な位置あわせも不要
となるため現在注目されている技術である。

【０００６】半導体層に不純物領域を形成するにはリン
やヒ素などに代表される（周期表における）１５族の不
純物元素あるいはボロンなどに代表される（周期表にお
ける）１３族の不純物元素を半導体層にドーピングする
方法が用いられる。

【０００７】１５族の不純物元素をドーピングすること
でｎ型半導体層が形成され、１３族の不純物元素をドー
ピングすることでｐ型半導体層が形成され、半導体層に
ソース領域あるいはドレイン領域が形成される。

【０００８】一方でＴＦＴの特性の一つにオフ電流（Ｔ
ＦＴがオフ動作時にチャネル領域を流れる電流のことを
いい、本明細書ではＩ_offと呼ぶ）がある。ＴＦＴの特
性を評価する際に、このＩ_offの値が小さいことが要求
される。

【０００９】Ｉ_offの値を小さくするためにはゲート電
極の外側に位置する半導体層に第1のＬＤＤ（Lightly D
oped Drain）領域を形成することが望まれる。

【００１０】またＴＦＴが駆動状態の時（即ち、オン動
作時）にチャネル領域にホットキャリアが発生すると半
導体素子の劣化の原因になる。それを防ぐためにはゲー
ト電極と重なる半導体層に第２のＬＤＤ領域を形成する
ことが望まれる。

【００１１】なおゲート電極とゲート絶縁膜を介して重
なっているＬＤＤ領域を有する半導体装置はＧＯＬＤ
（Gate-drain overlapped LDD）構造として知られてい
る。

【００１２】なおＧＯＬＤ構造は、ＬＡＴＩＤ（Large-
tilt-angle implanted drain）構造、またはＩＴＬＤＤ
（Inverse T LDD）構造等としても知られている。そし
て、例えば「Mutsuko Hatano, Hajime Akimoto and Tak
eshi Sakai, IEDM97 TECHNICAL DIGEST, p523-526, 199
7」では、シリコンで形成したサイドウォールによるＧ
ＯＬＤ構造であるが、他の構造のＴＦＴと比べ、極めて
優れた信頼性が得られていることが確認されている。

【００１３】

【発明が解決しようとする課題】ＴＦＴを備えた半導体
装置を作製する上でフォトレジストからなるマスクを形
成するには前後に多くの工程を必要とする。例えば、基
板洗浄、レジスト材料塗布、プリベーク、露光、現像及
びポストベーク等である。

【００１４】また、前記フォトレジストからなるマスク
はエッチング処理またはドーピング処理後に除去する必
要があり、除去する際にも多くの工程を要する。例え
ば、Ｏ ₂、Ｈ₂ＯあるいはＣＦ₄などから選ばれたガスに
よるアッシング処理、各種薬液を利用した剥離処理ある
いは前記アッシング処理と薬液を用いた処理とを組み合
わせた剥離処理などがある。この時、薬液を用いた剥離
処理には薬液処理、純水でのリンス処理、基板乾燥等の
工程が必要となる。

【００１５】そのためフォトレジストからなるマスクを
用いることは半導体装置の作製工程数を増加させてしま
うという問題があった。

【００１６】また、半導体装置の微細化に伴い、マスク
形成にも微細な位置合わせが要求されている。微細な位
置合わせはレジストマスクの形成不良を引き起こし、そ
のリペアに費やす時間が工程時間の増加を引き起こし、
製造コストを増加させる要因となっていた。

【００１７】以上のように、半導体装置を作製する上で
フォトレジストからなるマスクを用いることは、工程数
の増加、工程時間の増加を引き起こしそのために製造コ
ストを増加させ、製品の歩留まりにも影響を与えてい
た。

【００１８】そのため、マスク枚数を削減することは半
導体装置の製造コストを削減することに有効である。

【００１９】また、半導体装置に設けられたＴＦＴの特
性を考えた時に半導体層には上記第１のＬＤＤ領域が形
成されている方が望ましく、ＴＦＴの特性項目の一つで
あるＩ_offの値をひくくすることに有効である。

【００２０】また、半導体装置の劣化を防ぐにはＧＯＬ
Ｄ構造を有している方が望ましく、ゲート絶縁膜を挟ん
でゲート電極と重なるように半導体層に上記第２のＬＤ
Ｄ領域を形成することでチャネル領域とドレイン領域の
界面に発生するホットキャリアを抑制することができ
る。

【００２１】なお、本明細書では上記第１のＬＤＤ領域
をＬ_off領域と呼び、上記第２のＬＤＤ領域をＬ_ov領域
と呼ぶ。

【００２２】しかし、Ｌ_off領域およびＬ_ov領域に不純
物をドーピングするにはそれぞれフォトレジストからな
るマスクを半導体層に形成する必要があり、マスク枚数
の増加に伴う工程数の増加が問題となっている。

【００２３】また、Ｌ_off領域とＬ_ov領域の間の位置上
にゲート絶縁膜を挟んでゲート電極の端部が位置するＧ
ＯＬＤ構造の半導体装置ではフォトレジストからなるマ
スク形成の際に微妙な位置合わせを必要とし、工程が複
雑化していた。そのためにマスク形成時に位置合わせの
不良などを引き起こすトラブルが発生することが多かっ
た。

【００２４】以上のことから、ＧＯＬＤ構造の半導体装
置を形成するには、その微細な位置制御を要する構造
上、マスク枚数の増加及びフォトレジストからなるマス
クの形成でのトラブルが大きな問題となり、半導体装置
の製造コストの増加、製造に要する時間の増加及び製造
歩留まりの低下を引き起こす要因となっていた。

【００２５】そこで、ＧＯＬＤ構造の半導体装置のＬＤ
Ｄ領域を形成する際に、ＬＤＤ領域を形成するためのフ
ォトレジストからなるマスクを用いずに自己整合的にＬ
_off領域及びＬ_ov領域を形成することができないか研究
していた本発明者らはゲート電極の材質及びドライエッ
チング方法を工夫することで、自己整合的に不純物元素
をドーピングしてＬ_off領域及びＬ_ov領域を形成する作
製方法を発明した。

【００２６】この方法を用いれば、自己整合的に半導体
層に不純物元素をドーピングしてＬ _off領域及びＬ_ov領
域を形成することが可能となって、従来よりもマスク枚
数を削減でき、マスク形成の際のトラブルも無くすこと
ができる。従って、半導体装置の製造コスト、製造に要
する時間を減少することができる。

【００２７】

【課題を解決するための手段】半導体装置を作製する
際、ＬＤＤ領域を有していることが望ましい。また、半
導体装置の劣化を抑えるにはＧＯＬＤ構造が形成されて
いることが望ましい。しかし、従来では、このようなＬ
ＤＤ領域を形成するにはレジストからなるマスクを形成
する必要があった。そのためにマスク枚数が増加し、製
造コストの増加が問題となっていた。しかし、本発明に
よりＬ_off領域及びＬ_ov領域を自己整合的に形成するこ
とが可能となり、半導体装置の製造工程に要するマスク
枚数を削減でき、製造時間の短縮及び製造コストの削減
が可能となる。

【００２８】ＧＯＬＤ構造の半導体装置におけるゲート
電極の端部は、ゲート絶縁膜を間に挟んでＬＤＤ領域の
一部と重なるように構成されている。本発明ではゲート
電極の形状をドライエッチングによりテーパー形状に加
工し、加工したゲート電極をマスクに用いて自己整合的
にドーピングすることを繰り返して行う。本発明は、こ
うすることによって半導体層にソース領域、ドレイン領
域、Ｌ_off領域及びＬ_o _v領域を形成する。なお、ドーピ
ングする時、ゲート電極の一部を不純物が通り抜けるよ
うにドーピングすることでゲート電極と重なる半導体層
にＬ_ov領域を形成するため、半導体層にはそれぞれ不純
物濃度の異なる不純物領域が形成される。

【００２９】本発明は、半導体層を形成する第１の工程
と、前記半導体層上にゲート絶縁膜を形成する第２の工
程と、前記ゲート絶縁膜上に第１の導電膜を形成する第
３の工程と、前記第１の導電膜上に第２の導電膜を形成
する第４の工程と、前記第２の導電膜及び前記第１の導
電膜に対してドライエッチングを１回または複数回行い
第１の形状のゲート電極を形成する第５の工程と、前記
半導体層に第１の不純物領域を形成する第６の工程と、
前記第１の形状のゲート電極に対してドライエッチング
を行い第２の形状のゲート電極を形成する第７の工程
と、前記第２の形状のゲート電極を構成する第２の導電
膜に対して選択的にドライエッチングを行い第３の形状
のゲート電極を形成する第８の工程と、前記半導体層に
第２の不純物領域を形成する第９の工程とを有する半導
体装置の作製方法によって、前記半導体装置に自己整合
的にＧＯＬＤ構造を形成することを特徴としている。

【００３０】上記本発明において、前記第１の導電膜と
前記第２の導電膜は、それぞれタングステン、タンタ
ル、チタン、モリブデンなどの高融点金属、または、こ
れら金属を成分とする窒化物、または、これら金属を含
む合金などから選ばれた材質を用いる。なお、前記第１
の導電膜と前記第２の導電膜は異なる材質とする。、

【００３１】また、上記ドライエッチングには高密度プ
ラズマを用いたドライエッチング法を適用し、プラズマ
発生源の電力と基板側に負のバイアス電圧を発生させる
バイアス電力を独立に制御できるエッチング装置を用い
る。本発明者らの実験結果よりゲート電極端部のテーパ
ー角度は基板側のバイアス電圧に依存することを見いだ
し、ドライエッチング装置のバイアス電力をより大きく
設定することでゲート電極のテーパー角度をより小さく
することができるということがわかった。バイアス電力
を適宜制御することによって、端部に５〜８０°のテー
パー角度を有するゲート電極を形成することができ、こ
のゲート電極を不純物領域を形成する際のマスクに用い
る。

【００３２】また、本明細書中では便宜上、導電層の側
斜面が水平面となす角度をテーパー角度（テーパー角と
も言う）と呼び、このテーパー角度を有している側斜面
をテーパー形状と呼び、テーパー形状を有している部分
をテーパー部と呼ぶ。

【００３３】また、前記第５の工程ではゲート電極の端
部に５〜６０°のテーパー角度が形成されるようにドラ
イエッチングを行い、第１の形状のゲート電極を形成し
ている。

【００３４】また、前記第７の工程では第５の工程での
ドライエッチング条件よりも小さいバイアス電力の条件
でドライエッチングする。バイアス電力を小さくするこ
とでゲート電極端部のテーパー角度は前記第１の形状の
ゲート電極よりも大きくなる。このため第１の形状のゲ
ート電極よりも幅の細い第２の形状のゲート電極が形成
される。

【００３５】前記第８の工程では前記第２の導電膜を選
択的にドライエッチングする。前記第８の工程で第２の
形状のゲート電極を構成する第２の導電膜における端部
のテーパー角度を大きくする。一方、第８の工程では、
第２の形状のゲート電極を構成する第１の導電膜はほと
んどエッチングされないため、第１の導電膜に比べ第２
の導電膜の幅が細くなった第３の形状のゲート電極を形
成する。

【００３６】不純物領域を形成するにはイオンドーピン
グ法を用いている。イオンドーピング法の他にイオン注
入法を用いることも可能である。本発明では不純物をド
ーピングする際フォトレジストからなるマスクを用いず
にゲート電極をマスクに用いている。そのために半導体
装置を作製するためのマスク枚数を削減している。ｎ型
の半導体装置を形成するならば、前記第６の工程及び前
記第９の工程においてリンやヒ素などに代表される１５
族の不純物元素をドーピングすればよく、ｐ型の半導体
装置を形成するならば、前記第６の工程及び前記第９の
工程においてボロンなどに代表される１３族の不純物元
素をドーピングすればよい。

【００３７】前記第６の工程では第１の形状のゲート電
極をマスクに用いて不純物元素をドーピングすることで
ゲート絶縁膜を通り抜け、第１の形状の外側に位置する
半導体層に第１の不純物領域が形成される。前記第１の
不純物領域はソース領域あるいはドレイン領域となる。

【００３８】前記第９の工程では第３の形状のゲート電
極のうち第２の導電膜をマスクに用いて不純物元素をド
ーピングすることで第２の不純物領域を形成する。前記
第９の工程でのドーピング条件は、第１の不純物領域を
形成した時の条件よりも少ないドーズ量、高い加速電圧
としてドライエッチングを行うことで半導体層には第１
の不純物領域よりも不純物濃度の低い第２の不純物領域
が形成される。また、不純物元素は第３の形状のゲート
電極のうち第１の導電膜及びゲート絶縁膜を通り抜けて
半導体層にドーピングされる。第２の不純物領域のうち
第３の形状のゲート電極の外側にＬ_off領域が形成さ
れ、第２の導電膜と重ならない第１の導電膜と重なる領
域にＬ_ov領域が形成される。

【００３９】以上の手段を用いることで、ソース領域、
ドレイン領域、ゲート電極の外側に位置するＬＤＤ領域
及びゲート電極と重なるＬＤＤ領域を有する半導体層
と、ゲート絶縁膜と、ゲート電極を有するＧＯＬＤ構造
の半導体装置を形成する。また、この半導体装置を形成
するまでに要したフォトマスクは島状の半導体層を形成
する為のフォトマスクとゲート電極を形成する為のフォ
トマスクの２枚のみである。そのうちゲート電極を形成
する為のマスクによりゲート電極を形成し、そのゲート
電極を用いて自己整合的に半導体層にソース領域、ドレ
イン領域、Ｌ_off領域及びＬ_ov領域を形成する。

【００４０】上記手段を用いてマスク枚数を削減するこ
とで半導体装置の製造工程数、製造に要する時間を削減
でき、製造コストの削減及び歩留まりの改善が可能とな
る。

【００４１】また、上記の処理のほかにもドライエッチ
ングや不純物ドーピングの処理順序及び条件を変えるこ
とで同じマスク枚数にて島状に形成された半導体層とゲ
ート絶縁膜とゲート電極を有する半導体装置にＧＯＬＤ
構造を形成することができる。以下に上記構成とは他の
例として具体的な製造プロセスを説明する。

【００４２】半導体層を形成する第１の工程と、前記半
導体層上にゲート絶縁膜を形成する第２の工程と、前記
ゲート絶縁膜上に第１の導電膜を形成する第３の工程
と、前記第１の導電膜上に第２の導電膜を形成する第４
の工程と、前記第２の導電膜及び前記第１の導電膜に対
してドライエッチングを１回または複数回行い第１の形
状のゲート電極を形成する第５の工程と、前記半導体層
に第１の不純物領域を形成する第６の工程と、前記第１
の形状のゲート電極を構成する第２の導電膜に対して選
択的にドライエッチングを行い第２の形状のゲート電極
を形成する第７の工程と、前記半導体層に第２の不純物
領域を形成する第８の工程と、前記第２の形状のゲート
電極を構成する第１の導電膜に対して選択的にドライエ
ッチングを行い第３の形状のゲート電極を形成する第９
の工程とを有する半導体装置の作製方法によって、自己
整合的にＧＯＬＤ構造を形成することを特徴としてい
る。

【００４３】上記本発明において、前記第１の導電膜と
前記第２の導電膜は、それぞれタングステン、タンタ
ル、チタン、モリブデンなどの高融点金属、または、こ
れら金属を成分とする窒化物、または、これら金属を含
む合金などから選ばれた材質を用いる。なお、前記第１
の導電膜と前記第２の導電膜は異なる材質とする。

【００４４】ドライエッチングにはプラズマ発生源の電
力と基板側に負のバイアス電圧を発生させるバイアス電
力を独立に制御できるドライエッチング装置、あるいは
平行平板型のＲＩＥ装置を用いる。

【００４５】また、前記第５の工程ではゲート電極の端
部に５〜６０°のテーパー角度が形成されるようにドラ
イエッチングを行い、第１の形状のゲート電極を形成す
る。

【００４６】前記第７の工程では第１の形状のゲート電
極のうち、第２の導電膜を選択的にエッチングする。前
記第７の工程では、第５の工程でのドライエッチング条
件よりも小さいバイアス電力の条件で処理する。バイア
ス電力を小さくすることで前記第２の導電膜端部のテー
パー角度は前記第１の形状のゲート電極よりも大きくな
る。第１の導電膜はほとんどエッチングされないため第
１の導電膜よりも第２の導電膜のほうが幅の細い第２の
形状のゲート電極が形成される。

【００４７】不純物領域を形成するにはイオンドーピン
グ法を用いている。イオンドーピング法の他にイオン注
入法を用いることも可能である。前記第６の工程では第
１の形状のゲート電極をマスクに用い、ゲート絶縁膜を
通り抜けて不純物元素をドーピングすることで第１の形
状の外側に位置する半導体層に第１の不純物領域を形成
する。前記第１の不純物領域はソース領域あるいはドレ
イン領域となる。

【００４８】前記第８の工程では第２の形状のゲート電
極のうち第２の導電膜をマスクに用いて不純物元素をド
ーピングして第２の不純物領域を形成する。前記第８の
工程のドーピング条件は、第１の不純物領域を形成した
時の条件よりも少ないドーズ量、高い加速電圧で行い、
半導体層に第１の不純物領域よりも不純物濃度の低い第
２の不純物領域を形成する。また、不純物元素は第２の
形状のゲート電極のうち第１の導電膜及びゲート絶縁膜
を通り抜けて半導体層にドーピングされる。

【００４９】前記第９の工程では前記第１の導電膜を選
択的にドライエッチングする。第１の導電膜において
は、第７の工程によって第２の導電膜と重ならない部分
に非常に小さなテーパー角度が形成されている為、第１
の導電膜は端部からエッチングされ細くなり、第３の形
状のゲート電極を形成する。この時、第１の導電膜と重
なる半導体層には第２の不純物領域が形成されており、
第１の導電膜が細くなることにより第２の不純物領域の
一部は第３の形状のゲート電極の外側に位置するように
なる。前記第２の不純物領域の内、第３の形状のゲート
電極外側に位置する領域はＬ_off領域となり、第３の形
状のゲート電極と重なる領域はＬ_ov領域となる。

【００５０】以上の手段を用いても、２枚のフォトマス
ク枚数でソース領域、ドレイン領域、Ｌ_off領域及びＬ
_ov領域が形成された半導体層と、ゲート絶縁膜とゲート
電極を有する半導体装置を形成することができる。

【００５１】また、本発明は、ゲート電極の形成方法に
特徴があると言える。

【００５２】本発明は、絶縁表面上に形成された半導体
層と、該半導体層上に形成された絶縁膜と、該絶縁膜上
に形成されたゲート電極とを含む半導体装置の作製方法
であって、絶縁表面上に半導体層を形成する第１の工程
と、前記半導体層上に絶縁膜を形成する第２の工程と、
前記絶縁膜上に、第１の導電層と、前記第１の導電層の
端部におけるテーパー角度より大きいテーパー角度を端
部に有する第２の導電層との積層からなるゲート電極を
形成する第３の工程とを含むことを特徴とする半導体装
置の作製方法である。

【００５３】また、上記本発明において、図３または図
９に示したように前記半導体層の端部は、テーパー形状
とすることが好ましい。

【００５４】また、上記本発明において、前記第１の導
電層の端部は、テーパー形状であることが好ましく、テ
ーパー形状とするため、前記第３の工程は、塩素系ガス
及びフッ素系ガス、若しくは、前記塩素系ガス及び前記
フッ素系ガス及びＯ₂を用いてドライエッチングを行っ
た後、塩素系ガス及びフッ素系ガス及びＯ₂を用いてド
ライエッチングを行うことでテーパー形状を端部に有す
るゲート電極を形成することを特徴としている。

【００５５】なお、上記ゲート電極は、前記第１の導電
層の端部におけるテーパー角度（６０°以下、好ましく
は５°未満）より大きいテーパー角度（４５°〜８０
°）を端部に有する第２の導電層としたため、第２の導
電層は、第１の導電層の幅より幅が狭いことを特徴とし
ている。

【００５６】なお、前記塩素系ガスは、Ｃｌ₂、ＢＣ
ｌ₃、ＳｉＣｌ₄、ＣＣｌ₄から選ばれたガスである。ま
た、前記フッ素系ガスは、ＣＦ₄、ＳＦ₆、ＮＦ₃から選
ばれたガスである。

【００５７】また、上記方法により得られるテーパー形
状を有するゲート電極を備えた半導体装置も本発明の特
徴の一つである。テーパー角度の異なる第１の導電層と
第２の導電層からなるゲート電極を形成して不純物元素
のドーピングを行えば自己整合的にＧＯＬＤ構造のＴＦ
Ｔを得ることができる。

【００５８】その構成は、絶縁表面上に形成された半導
体層と、該半導体層上に形成された絶縁膜と、該絶縁膜
上に形成されたゲート電極とを含む半導体装置であっ
て、前記ゲート電極は、第１の導電層を下層とし、前記
第１の導電層の端部におけるテーパー角度より大きいテ
ーパー角を端部に有する第２の導電層を上層とする積層
構造を有し、前記半導体層は、絶縁膜を間に挟んで前記
第２の導電層と重なるチャネル形成領域と、絶縁膜を間
に挟んで前記第１の導電層と重なるＬＤＤ領域と、ソー
ス領域及びドレイン領域とを有していることを特徴とす
る半導体装置である。

【００５９】上記構成において、図３または図９に示し
たように前記半導体層の端部はテーパー形状であること
を特徴としている。

【００６０】また、上記構成において、図３または図９
に示したように前記半導体層の端部は、前記ゲート電極
と前記半導体層との間に設けられた絶縁膜に覆われてい
ることを特徴としている。また、図３または図９に示し
たように前記絶縁膜のうち、ゲート電極近傍は、テーパ
ー形状を有していることを特徴としている。

【００６１】

【発明の実施の形態】本発明の実施の形態について本発
明者らはいくつかの実験を行った。図１〜４を用いて以
下に説明する。ここでは、窒化タンタルを下層とし、タ
ングステンを上層としたゲート電極構造を例に説明する
が、このゲート構造に限定されず、タングステン、タン
タル、チタン、モリブデン、銀、銅等から選ばれた元
素、あるいは前記元素を成分とする窒化物、あるいは前
記元素を組み合わせた合金を適宜選択して積層すればよ
い。

【００６２】本発明では、エッチング装置にＩＣＰ（In
ductively Coupled Plasma）プラズマ発生源を有する
装置（以下、ＩＣＰ方式ドライエッチング装置とも呼
ぶ）を用いた。ＩＣＰ方式ドライエッチング装置の特徴
はプラズマ発生源であるＩＣＰ電力と基板側に負のバイ
アス電圧を発生させるバイアス電力をそれぞれ独立に制
御できる点である。

【００６３】（実験１）まず、上記ＩＣＰ方式ドライエ
ッチング装置を用いてタングステン（Ｗ）膜及び窒化タ
ンタル（ＴａＮ）膜をエッチングした場合の諸特性につ
いて説明する。

【００６４】ＩＣＰ方式ドライエッチング装置を用いた
場合、そのエッチングで重要となるパラメーターにＩＣ
Ｐ電力、バイアス電力、エッチングチャンバー圧力及び
使用ガスとその流量がある。これらパラメーターの条件
を振り分けてＷ膜及びＴａＮ膜のエッチングレートを測
定した。表１及び図１にその結果を示す。

【００６５】

【表１】

【００６６】なお、エッチングレート測定に使用したサ
ンプル構造はコーニング社製＃１７３７基板上にスパッ
タリングにてＷ膜を４００ｎｍあるいはＴａＮ膜を３０
０ｎｍ成膜し、フォトレジストなどによる適当な形状の
マスクを用いて適当な時間にてＷ膜あるいはＴａＮ膜を
ハーフエッチングする。その後、Ｗ膜あるいはＴａＮ膜
のエッチング量を段差測定器にて測定し、そのときのエ
ッチング時間からエッチングレートを算出した。結果を
表１及び図１に示す。

【００６７】表１では、ＩＣＰ電力を５００Ｗとし、チ
ャンバー圧力を１．０Ｐａで固定し、バイアス電力及び
使用ガスの条件を振り分けてエッチングレートを評価し
ている。

【００６８】表１及び図１（Ａ）はＷ膜のエッチングレ
ートのバイアス電力及び使用ガスの依存性を示すデータ
である。バイアス電力の増加と使用ガスに酸素（Ｏ₂）
を添加させることでＷ膜のエッチングレートが増加して
いることがわかる。

【００６９】一方、表１及び図１（Ｂ）はＴａＮ膜のエ
ッチングレートのバイアス電力及び使用ガスの依存性を
示すデータである。上記Ｗ膜のエッチングレートと同様
にバイアス電力の増加に伴いＴａＮ膜のエッチングレー
トは増加するが、使用ガスに酸素を添加することでエッ
チングレートは減少していることがわかる。

【００７０】表1のデータをもとにＴａＮ膜に対するＷ
膜の選択比（Ｗ膜エッチングレートとＴａＮ膜エッチン
グレートの比）を求めると、表１及び図１（Ｃ）に示し
たように使用ガスに酸素が添加されていない状態では１
未満であった選択比がエッチングガスに酸素を添加する
ことで最大１３．６９５まで増加することがわかった。

【００７１】(実験２)この結果を検証するために、本発
明者らはガラス基板上にＴａＮ膜を成膜しさらにその上
にＷ膜を成膜して積層構造としたサンプルを表１に示す
条件の中から選出し、実際にエッチングを行った。エッ
チング条件及び結果の光学顕微鏡写真を図２に示す。

【００７２】図２は、コーニング社製＃１７３７ガラス
基板にシリコンを主成分とする絶縁膜を成膜し、その上
に熱またはレーザーにより結晶化されたシリコン２０１
が島状の半導体層として５５ｎｍの厚さで形成されてい
る。なお、前記絶縁膜層はガラス基板からの不純物の放
出を防ぐために形成されたもので絶縁性を有するもので
あれば膜質及び膜厚は問わない。

【００７３】前記絶縁膜上の前記島状半導体層を覆うよ
うにしてゲート絶縁膜が形成されている。

【００７４】前記ゲート絶縁膜上に第１の導電膜となる
ＴａＮ膜を３０ｎｍの厚さで形成し、さらに前記第１の
導電膜上に第２の導電膜となるＷ膜を３７０ｎｍの厚さ
で形成して、フォトレジストによりゲート電極及びゲー
ト配線のマスク２０２を形成した。

【００７５】表１において条件７（ＩＣＰ電力を５００
Ｗ、バイアス電力を１５０Ｗ、チャンバー圧力を１．０
Ｐａとする。ガスはＣｌ₂、ＣＦ₄及びＯ₂を使用する。
ガスの流量はそれぞれＣｌ₂を２５ｓｃｃｍ、ＣＦ₄を２
５ｓｃｃｍ、Ｏ₂を１０ｓｃｃｍである。）を用いて第
２の導電膜を選択的にエッチングしたのが図２（Ａ）で
ある。

【００７６】また、図２（Ｂ）は条件７によりＷ膜を選
択的にエッチングした基板を続けて表１の条件１（ＩＣ
Ｐ電力を５００Ｗ、バイアス電力を２０Ｗ、チャンバー
圧力を１．０Ｐａとし、ガスはＣｌ₂、ＣＦ₄を使用す
る。ガスの流量はＣｌ₂を３０ｓｃｃｍ、ＣＦ₄を３０ｓ
ｃｃｍである。）を用いてＷ膜及びＴａＮ膜をエッチン
グした後のゲート電極の写真である。

【００７７】図２（Ａ）では、Ｗ膜がテーパー角度２６
°のテーパー形状を有し、その端部２０３がレジストマ
スクの外側に７００〜８００ｎｍ程度はみ出でており、
さらにその外側にはＴａＮ膜２０４がエッチングされず
にゲート絶縁膜上に残っているのがわかる。

【００７８】図２（Ｂ）は、ＴａＮ膜及びＷ膜を同時に
エッチングしており、テーパー形状のＷ膜の外側に残っ
ていたＴａＮ膜は完全にエッチングされている。

【００７９】表１で求められたＷ膜とＴａ膜の選択比を
元に実験２を行ったが、実際にＴａＮ膜とＷ膜の積層構
造を有するサンプルでも選択的にエッチングができるこ
とが確認できた。また、実験１、及び実験２でＷ膜のエ
ッチング後の形状からＷ膜のテーパー角度とバイアス電
力に相関関係があることがわかった。

【００８０】(実験３)次に、Ｗ膜のエッチングによるテ
ーパー角度を測定した。コーニング社製＃１７３７ガラ
ス基板にシリコンを主成分とする絶縁膜を成膜し、その
上にＷ膜を４００ｎｍ成膜し、次にフォトレジストから
なる３．５μｍラインのマスクをパターニングした。こ
の時、フォトレジスト端部には６０°のテーパー角度が
形成されている。

【００８１】なお、前記絶縁膜はＷ膜のエッチング中に
ガラス基板からの不純物放出を防ぐために設けられたも
のでＷ膜のエッチング条件に対して選択性があるものな
らば種類や膜厚は問わない。上記サンプルをバイアス電
力及び使用ガスを振り分けてエッチングし、断面形状を
ＳＥＭ（Scanning Electron Microscopy）にて観察しテ
ーパー角度を計測した。

【００８２】表１及び図１（Ｄ）に結果を示す。バイア
ス電力が５０〜２５０Ｗの間で増加するとＷ膜のテーパ
ー角度は３７〜１８°まで緩やかに小さくなるがバイア
ス電力が２０Ｗの時はテーパー角度７０〜８０°となり
垂直に近い形状となる。

【００８３】本発明は、ゲート電極を第１の導電膜から
なるゲート電極及び該ゲート電極の上に形成された第２
の導電膜からなるゲート電極の２層構造とし、ドライエ
ッチングにおける使用ガスを制御することで第２の導電
膜からなるゲート電極を選択的にエッチングすること、
及びドライエッチングにおいて基板側に負のバイアス電
圧を発生させるバイアス電力を制御することでゲート電
極の端部のテーパー角度を制御を特徴とする半導体装置
の製造方法であり、ゲート電極の形状を自在に加工し、
ドーピング時のマスクに使うことで自己整合的にソース
領域、ドレイン領域、Ｌ_off領域及びＬ_ov領域を有する
ＬＤＤ領域に不純物をドーピングし、ソース領域、ドレ
イン領域、Ｌ_off領域及びＬ_ov領域を形成することを特
徴とする半導体装置の製造方法である。

【００８４】(実施の形態)つぎに、ゲート電極の一方の
端部を示す断面図である図３を用いて前記実験１、実験
２及び実験３の結果を利用して実際にゲート電極をマス
クとしたドーピングにより自己整合的に半導体層にソー
ス領域、ドレイン領域、Ｌ_ov領域及びＬ_of _f領域を形成
する方法を詳しく説明する。

【００８５】まず、以下のようなサンプルを用意する。
ガラス基板３０１上にガラス基板からの不純物の拡散を
防ぐためにシリコンを主成分とする絶縁膜２０２を形成
する。次に島状に形成された半導体層３０３とそれを覆
うように形成された第１の形状のゲート絶縁膜３０４Ａ
からなるサンプルを用意する。

【００８６】前記サンプルに第１の導電膜となるＴａＮ
膜を３０ｎｍの膜厚で成膜し、前記第１の導電膜上に第
２の導電膜となるＷ膜を３７０ｎｍの膜厚でスパッタに
て成膜する。前記島状の半導体層とチャネル領域で重な
るようにフォトレジストにてマスクを形成する。

【００８７】第１のドライエッチングを行う。（図３
（Ａ））エッチング条件はＩＣＰ電力を５００Ｗ、バイ
アス電力を１５０Ｗ、チャンバー圧力を１．０Ｐａと
し、ガスはＣｌ₂、ＣＦ₄、Ｏ₂を使用する。ガス流量は
それぞれＣｌ₂を２５ｓｃｃｍ、ＣＦ₄を２５ｓｃｃｍ、
Ｏ₂を１０ｓｃｃｍとする。このエッチング条件は図１
に示した７の条件であり、Ｗ膜にテーパー角度２６°の
テーパー形状を形成することができ、ＴａＮ膜に対する
Ｗ膜の選択比は約２．５である。ここでは、この条件を
用いてＷ膜を選択的にドライエッチングする。なお、エ
ッチングではプラズマの発光強度をモニタリングし、Ｗ
膜のエッチング終了点を検出する。

【００８８】終了点検出後、エッチング残渣などが発生
しないようにオーバーエッチングを行うことが望ましい
が、長時間のオーバーエッチングによりＴａＮ膜が過剰
にエッチングされてしまうのを防ぐため、ここでは１０
％のオーバーエッチングを行った。

【００８９】上記第１のドライエッチングにより、第２
の導電膜であるＷ膜は２６°のテーパー角度を有する第
１の形状のゲート電極（第２の導電層）３０６Ａとな
り、第１の導電膜であるＴａＮ膜はオーバーエッチング
により１３〜１４ｎｍエッチングされるが基板に対して
全面に残っている状態となり、第１の導電膜３０５Ａと
なる。

【００９０】また、上記第１のドライエッチングはエッ
チングガスにＣｌ₂、ＢＣｌ₃、ＳｉＣｌ₄、ＣＣｌ₄など
の塩素系ガス、ＣＦ₄、ＳＦ₆、ＮＦ₃などのフッ素系ガ
ス及びＯ₂から選ばれたガス、またはこれらを主成分と
する混合ガスを用いても良い。

【００９１】このとき、ゲート絶縁膜３０４Ａは、Ｔａ
Ｎ膜がストッパー層の役割をするためエッチングされな
い。

【００９２】続けてフォトレジストを除去せず、第２の
ドライエッチングを行う。エッチング条件はＩＣＰ電力
を５００Ｗ、バイアス電力を２０Ｗ、チャンバー圧力を
１．０Ｐａとし、ガスはＣｌ₂及びＣＦ₄を使用した。ガ
ス流量はそれぞれＣｌ₂を３０ｓｃｃｍ、ＣＦ₄を３０ｓ
ｃｃｍとした。これは表１に示した１の条件であり、Ｗ
膜及びＴａＮ膜はほぼ同じエッチングレートでエッチン
グされ、第２の形状のゲート電極３０５Ｂ、３０６Ｂと
なる。

【００９３】また、第２のドライエッチングの際、Ｔａ
Ｎ膜のオーバーエッチング時に第１の形状のゲート絶縁
膜は１３．８〜２５．８ｎｍ程度エッチングされ、第２
の形状のゲート絶縁膜３０４Ｂとなる。

【００９４】また、第２のドライエッチングはエッチン
グガスにＣｌ₂、ＢＣｌ₃、ＳｉＣｌ ₄、ＣＣｌ₄などの塩
素系ガス、ＣＦ₄、ＳＦ₆、ＮＦ₃などのフッ素系ガス及
びＯ₂から選ばれたガス、またはこれらを主成分とする
混合ガスを用いても良い。

【００９５】次に、フォトレジストを除去せず、第１の
ドーピングを行い、半導体層３０３にソース領域及びド
レイン領域を形成する。ここではｎ型半導体層を形成す
るためリンをドーズ量１．５×１０¹⁵ atoms/cm²、加速
電圧８０ｋＶでドーピングした。リンがドーピングされ
た半導体層にはｎ型のソース領域及びドレイン領域３０
８が形成される。（図３（Ｂ））

【００９６】次に、フォトレジストを除去せず、第３の
ドライエッチングを行う。（図３（Ｃ））フォトレジス
ト３０７Ａは第２のドライエッチングにより第２の形状
のフォトレジスト３０７Ｂとなっている。第３のドライ
エッチングのエッチング条件はＩＣＰ電力を５００Ｗ、
バイアス電力を２０Ｗ、チャンバー圧力を１．０Ｐａと
した。ガスはＣｌ₂及びＣＦ₄を使用した。ガス流量はそ
れぞれＣｌ₂を３０ｓｃｃｍ、ＣＦ₄を３０ｓｃｃｍとし
た。

【００９７】この第３のドライエッチングによりＷ膜及
びＴａＮ膜は共にエッチングされる。上記第１及び第２
のドライエッチングにより形成されたゲート電極のテー
パー部は第３のドライエッチングにより、より大きな角
度となってゲート電極の幅は細くなり、第３の形状のゲ
ート電極３０５Ｃ、３０６Ｃが形成される。

【００９８】この第３のドライエッチングの際、第２の
形状のゲート電極３０５Ｂと重ならない第２の形状のゲ
ート絶縁膜３０４Ｂは若干エッチングされる。また第２
の形状のゲート電極がエッチングされて、第３の形状の
ゲート電極へと幅が細くなるにしたがいプラズマに曝さ
れるゲート絶縁膜も徐々にエッチングされ、テーパー形
状を有する第３の形状のゲート絶縁膜３０４Ｃが形成さ
れる。ここでは、第３のドライエッチングを行うことで
約６０ｎｍのゲート絶縁膜がエッチングされる。

【００９９】また、第３のドライエッチングはエッチン
グガスにＣｌ₂、ＢＣｌ₃、ＳｉＣｌ ₄、ＣＣｌ₄などの塩
素系ガス、ＣＦ₄、ＳＦ₆、ＮＦ₃などのフッ素系ガス及
びＯ₂から選ばれたガス、またはこれらを主成分とする
混合ガスを用いることができる。

【０１００】なお、第３のドライエッチングの際、Ｗ膜
及びＴａＮ膜のエッチングするガスにＳＦ₆を用いる
と、ゲート絶縁膜に対して高い選択比を得ることができ
るため好ましい。

【０１０１】第３のドライエッチングで使用するガスに
ＳＦ₆を用いる場合、例えば、ＩＣＰ電力を５００Ｗ、
バイアス電力を１０Ｗ、チャンバー圧力を１．３Ｐａと
して、Ｃｌ₂及びＳＦ₆をエッチングガスに用い、ガス流
量をそれぞれＣｌ₂を２０ｓｃｃｍ、ＳＦ₆を４０ｓｃｃ
ｍとする。このときＷ膜のエッチングレートは１２９．
５ｎｍ／ｍｉｎ、またゲート絶縁膜のエッチングレート
は１４．０ｎｍ／ｍｉｎとなり、ゲート絶縁膜に対する
Ｗ膜の選択比は９．６１となる。この条件にて前記第３
のドライエッチングを行うと、ゲート絶縁膜は５ｎｍ程
度しかエッチングされない。

【０１０２】また、Ｃｌ₂及びＳＦ₆、あるいはＣｌ₂、
ＳＦ₆及びＯ₂を用い、上記条件以外の条件にてＷ膜、Ｓ
ｉＯ₂膜、ＴａＮ膜のエッチングレートを評価する実験
を行った。その実験結果を表２に示す。

【０１０３】

【表２】

【０１０４】第３のドライエッチングで使用するガス
に、Ｃｌ₂及びＳＦ₆、あるいはＣｌ₂、ＳＦ₆及びＯ₂を
用いる場合は、表２の条件を適宜選択して使用すればよ
い。

【０１０５】次いで、フォトレジストを除去せず、第４
のドライエッチングを行う。（図３（Ｄ））なお、フォ
トレジスト３０７Ｂは第２のドライエッチングにより形
状は変化し第３の形状３０７Ｃを有している。第４のド
ライエッチングのエッチング条件はＩＣＰ電力を５００
Ｗ、バイアス電力を２０Ｗ、チャンバー圧力を１．０Ｐ
ａとし、使用ガスはＣｌ₂、ＣＦ₄、Ｏ₂とした。ガス流
量はそれぞれＣｌ₂を２５ｓｃｃｍ、ＣＦ₄を２５ｓｃｃ
ｍ、Ｏ₂を１０ｓｃｃｍとした。

【０１０６】この第４のドライエッチングにより、バイ
アス電力を２０Ｗとすることで第３の形状のゲート電極
（Ｗ膜）の端部にさらに大きな７０°のテーパー角度を
形成する。ゲート電極のＷ膜の幅をさらに細くし第４の
形状のゲート電極３０６Ｄを形成する。第４のドライエ
ッチングによりゲート電極３０５Ｄに比べ幅の細いゲー
ト電極３０６Ｄを有する第４の形状のゲート電極が形成
される。

【０１０７】また、この第４のドライエッチングによ
り、第３の形状のゲート電極のＷ膜を選択的にエッチン
グすることにより第４の形状のゲート電極のＴａＮ膜の
端部が露出する。第４のドライエッチングのエッチング
ガスにＯ₂を添加したためにゲート電極の下層に設けら
れているＴａＮ膜のエッチングレートは、表１より２
０．６７ｎｍ/ｍｉｎであり、１２４．６２ｎｍ/ｍｉｎ
のエッチングレートを有するＷ膜に比べて遅いため、ほ
とんどエッチングされない。

【０１０８】従って、第４のドライエッチングにより、
第４の形状のゲート電極の下層に設けられているＴａＮ
膜は、第３の形状のゲート電極の幅と同じ幅を有し、そ
の端部にテーパー形状を有する第４の形状のゲート電極
３０５Ｄが形成される。

【０１０９】また、第４のドライエッチングはエッチン
グガスにＣｌ₂、ＢＣｌ₃、ＳｉＣｌ ₄、ＣＣｌ₄などの塩
素系ガス、ＣＦ₄、ＳＦ₆、ＮＦ₃などのフッ素系ガス及
びＯ₂から選ばれたガス、またはこれらを主成分とする
混合ガスを用いても良い。

【０１１０】なお、第４のドライエッチングの際、第３
の形状のゲート電極３０５Ｃと重ならない第３の形状の
ゲート絶縁膜３０４Ｃは、若干エッチングされて第４の
形状のゲート絶縁膜３０４Ｄが形成される。

【０１１１】第３及び第４のドライエッチングにより第
４の形状のゲート電極３０５Ｄと重ならないゲート絶縁
膜は５７〜７３ｎｍ程度エッチングされ、第１〜第４の
ドライエッチングによりゲート絶縁膜は最大８８ｎｍ程
度エッチングされる。

【０１１２】ただし、第２、第３及び第４のエッチン
グ、特に第３のエッチングにおいてエッチングガスにＳ
Ｆ₆を用いた場合、ゲート絶縁膜は最大２０ｎｍ程度し
かエッチングされない。

【０１１３】以上、第１、第２、第３及び第４のドライ
エッチングにより、ゲート電極３０５Ｄはゲート電極３
０６Ｄよりもチャネル長方向に長い形状、即ち大きい幅
を有し、第４の形状のゲート絶縁膜３０４Ｄは前記ゲー
ト電極（ＴａＮ膜）と重なる領域で第１の厚さを有する
第１のゲート絶縁膜３０９と、前記第１ゲート電極の外
側に第２の厚さを有する第２のゲート絶縁膜３１０と、
前記第１の領域と前記第２の領域の間に第１の厚さから
第２の厚さへ変化する第３のゲート絶縁膜３１１と、便
宜上、前記第１のゲート絶縁膜３０９の内、前記第４の
形状のゲート電極３０６Ｄと重なる第４のゲート絶縁膜
３１２を有する形状となり、前記第４のゲート絶縁膜を
含む第１のゲート絶縁膜が最も厚く、第２のゲート絶縁
膜が最も薄くなっていることを特徴とするゲート絶縁膜
及びゲート電極が形成された。

【０１１４】なお、前記第１、第２、第３及び第４のド
ライエッチングにおいて、第１及び第２のドライエッチ
ングは同一チャンバーで条件を変更することにより連続
的に処理すればよく、第３及び第４のドライエッチング
についても同一チャンバーで条件を変更することにより
連続的に処理すればよい。

【０１１５】上記第４のドライエッチングが終了したら
第４のドライエッチングにより変形し第４の形状となっ
たマスク３０７Ｄを除去する。ここでは、ＲＩＥ方式の
ドライエッチング装置を用いてＯ₂ガスプラズマにより
マスク３０７Ｄを除去した。

【０１１６】次に第４の形状のゲート電極をマスクに用
いて第２のドーピングを行い半導体層３０３に自己整合
的にＬＤＤ領域となるｎ型半導体層を形成する。（図３
（Ｅ））ここでも便宜上、前記第１〜第４のゲート絶縁
膜における４つの領域に対応して、半導体層３０３にも
領域を指定する。

【０１１７】第１のゲート絶縁膜の領域と重なる半導体
層を第１の半導体層３１３とし、第３のゲート絶縁膜の
領域と重なる半導体層を第３の半導体層３１４とし、第
４のゲート絶縁膜の領域と重なる半導体層を第４の半導
体層３１５とする。ここで第４の半導体層３１５はチャ
ネル領域となり、半導体素子がｏｎの時に電流が流れる
領域である。

【０１１８】ただしソース領域あるいはドレイン領域３
０８は第２のゲート絶縁膜に一致するので第２の半導体
層３０８としてそのまま用いる。

【０１１９】この時、ゲート電極３０５Ｄ及び第１のゲ
ート絶縁膜３０９を通って不純物が第１の半導体層３１
３にドーピングされるようにすることが重要である。

【０１２０】ドーパントにリンを用いて、ドーピング条
件をドーズ量３．５×１０¹² atoms/cm²、加速電圧を９
０ｋＶとすることで第１の半導体層３１３及び第３の半
導体層３１４に第1のドーピングで形成したソース領域
あるいはドレイン領域３０８よりも不純物濃度が低いｎ
型のＬＤＤ領域を形成する。

【０１２１】前記ＬＤＤ領域において第１の半導体層３
１３はゲート絶縁膜３０９を挟んでゲート電極３０５Ｄ
と重なっているためＬ_ov領域となる。

【０１２２】第２のドーピングにより半導体層３１３か
ら３１５及び３０８はそれぞれ不純物濃度の異なる半導
体層となり、その不純物濃度はソース領域及びドレイン
領域３０８における値が１番高く、チャネル領域３１５
における値が１番低く、Ｌ_of _f領域３１４における値に
比べＬ_ov領域３１３における値の方が低いことを特徴と
する。

【０１２３】Ｌ_off領域に比べＬ_ov領域の不純物濃度が
低くなるのは、Ｌ_off領域３１４及びＬ_ov領域３１３そ
れぞれの上層に位置する膜及びそれらの膜厚差が異なる
からである。半導体層上に形成された膜を突き抜けて半
導体層に不純物をドーピングする場合、半導体層上の膜
厚や膜質が異なると半導体層に到達する不純物量が異な
り、半導体層の不純物濃度が異なってくる。

【０１２４】Ｌ_off領域３１４の上層には、前記第１の
厚さから第２の厚さへと変化している第３のゲート絶縁
膜３１１が形成されている。

【０１２５】一方、Ｌ_ov領域３１３の上層には前記第１
の厚さを有する第１のゲート絶縁膜３０９が形成されて
おり、前記第１のゲート絶縁膜上には第４の形状のゲー
ト電極３０５Ｄが形成されている。

【０１２６】この為、不純物元素のドーピングを行った
時、Ｌ_off領域に比べＬ_ov領域の不純物の到達量は少な
くなり、Ｌ_off領域に比べＬ_ov領域の不純物濃度が低く
なる。

【０１２７】上記本実施の形態ではゲート電極を２層と
し、ゲート電極（Ｗ膜）の端部に２６〜７０°のテーパ
ー形状を形成すること、及びゲート電極（ＴａＮ膜）に
対して選択的にゲート電極（Ｗ膜）をエッチングするこ
とを特徴としてゲート電極を自在に加工した。そして前
記ゲート電極をマスクに用いて不純物をドーピングする
ことで、自己整合的に島状の半導体層にソース領域、ド
レイン領域、Ｌ_ov領域及びＬ_off領域を形成し、ＧＯＬ
Ｄ構造のｎ型の半導体装置を形成することができた。

【０１２８】また、上記本実施の形態でゲート電極をマ
スクに用いて自己整合的にＬ_off領域及びＬ_ov領域を有
するＬＤＤ領域を形成したが、実際に半導体装置を作製
する際にはそれらのチャネル長方向の長さ（以降簡単に
ＬＤＤ長、Ｌ_off長及びＬ_ov長と呼ぶ）が半導体装置の
特性に影響してくる。そして、その半導体装置の使用目
的により前記ＬＤＤ長、Ｌ_off長及びＬ_ov長の最適な長
さは異なる。製造プロセスごとに前記ＬＤＤ長、Ｌ_off
長及びＬ_ov長の長さを制御できることが要求される。

【０１２９】ここで再び図３を用いてＬＤＤ領域、Ｌ
_off領域及びＬ_ov領域が形成される仕組みを説明する。

【０１３０】図３（Ｂ）より、ＬＤＤ長は第２のドライ
エッチングにより形成された第２の形状を有するゲート
電極３０５Ｂ及び３０６Ｂのレジストの外側に位置する
テーパー部のチャネル長方向成分の長さに一致し、図３
（Ｃ）より、Ｌ_off長は第３のドライエッチングにより
ゲート電極３０５Ｂがチャネル長方向にエッチングされ
た長さに一致し、また図３（Ｃ）より、Ｌ_ov長は第４の
ドライエッチングによりゲート電極３０６Ｂのみが選択
的にエッチングされ、チャネル長方向にエッチングされ
た長さに一致する。

【０１３１】つまりＬＤＤ長を制御するには第１及び第
２のドライエッチングにより得られるゲート電極のテー
パー部の角度を制御すればよく、Ｌ_off長を制御するに
は第３のドライエッチングによるゲート電極（ＴａＮ
膜）のエッチング量すなわちエッチング時間を制御すれ
ばよく、Ｌ_ov長を制御するには第４のドライエッチング
によるゲート電極（Ｗ膜）のエッチング量すなわちエッ
チング時間を制御すればよい。

【０１３２】そこで第１及び第２のドライエッチングに
より得られるゲート電極のテーパー角度を２６°とし
て、第３及び第４のドライエッチングにおけるエッチン
グ時間を振り分けた場合のＬ_off長及びＬ_ov長を測定
し、表３にまとめた。

【０１３３】

【表３】

【０１３４】なお、ここでの第１の導電膜からなるゲー
ト電極及び第２の導電膜からなるゲート電極の膜厚の合
計は４００ｎｍで、ＬＤＤ領域長は８２０ｎｍ程度とな
るが、実際には第３及び第４のドライエッチングによる
レジストマスクのチャネル長方向へのエッチングによっ
て、さらに１００ｎｍ程度長くなる。

【０１３５】第３及び第４のエッチング時間を合計８０
ｓｅｃとして３条件にてＬ_off長及びＬ_ov長の評価を行
ったところ第３のエッチング時間を増加し第４のエッチ
ング時間を減少させることで、Ｌ_off長は長くなり、Ｌ
_ov長が短くなることが確認できた。Ｌ_off長及びＬ_ov長
はＬＤＤ長を最大とし、第３及び第４のドライエッチン
グによりそれらの長さを自在に制御できることを見出し
た。

【０１３６】（実施例） [実施例１]本実施例では本発明の技術を用いて５枚のマ
スク枚数にてｎ型及びｐ型半導体層を有し、ＴＦＴを作
製し、反射型の液晶ディスプレイを製造する工程を詳し
く説明する。

【０１３７】本実施例ではバリウムホウケイ酸ガラスや
アルミノホウケイ酸ガラスに属するコーニング社の＃１
７３７ガラス基板５０１を用いた。他にも石英基板やシ
リコンウェハー、あるいは耐熱性のあるプラスチック基
板を用いても良い。

【０１３８】基板５０１のＴＦＴを作製する面に下地膜
５０２を成膜する。これは基板５０１からの不純物の拡
散を防ぐもので、酸化シリコン膜、窒化シリコン膜や酸
化窒化シリコン膜などシリコンを主成分とした絶縁性を
有する膜であれば良い。プラズマＣＶＤもしくはスパッ
タ法にてこれら絶縁膜から１種もしくは２種類以上を選
択し、必要に応じて積層して成膜すれば良い。本実施例
では下地膜は２層構造とした。

【０１３９】１層目の絶縁膜５０２ａをプラズマＣＶＤ
法によりにより、ＳｉＨ₄、ＮＨ₃、及びＮ₂Ｏを反応ガ
スとして成膜される酸化窒化シリコン膜を１０〜２００
ｎｍ（好ましくは５０〜１００ｎｍ）形成する。本実施
例では１層目の下地膜５０２ａを酸化窒化シリコン膜
（組成比Ｓｉ＝３２％，Ｏ＝２７％，Ｎ＝２４％，Ｈ＝
１７％）とし、５０ｎｍ成膜した。

【０１４０】次に、２層目の下地膜５０２ｂを成膜す
る。プラズマＣＶＤ法によりＳｉＨ₄及びＮ₂Ｏを反応ガ
スとして成膜される酸化窒化シリコン膜５０２ｂを５０
〜２００ｎｍ（好ましくは１００から１５０ｎｍ）の厚
さに積層形成する。本実施例では膜厚１００ｎｍの酸化
窒化シリコン膜５０２ｂ（組成比Ｓｉ＝３２％、Ｏ＝５
９％、Ｎ＝７％，Ｈ＝２％）を形成した。

【０１４１】続けて、下地膜５０２上に半導体層５０３
〜５０７を成膜する。半導体層５０３〜５０７はプラズ
マＣＶＤ法、スパッタ法など公知の手段により成膜した
後レーザー結晶化や熱結晶化など公知の結晶化法を用い
ることにより非晶質層を結晶化し、パターニング工程を
経て島状の半導体層を形成する。半導体層は２５〜８０
ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。
このとき半導体の材料にはシリコンやシリコンゲルマニ
ウムなどの合金などで形成されるのが良い。

【０１４２】本実施例では、プラズマＣＶＤ法により非
晶質シリコン膜を５５ｎｍ成膜した後、ニッケルを含む
溶液を非晶質シリコン膜上に保持させた。この非晶質シ
リコン膜を５００℃に加熱した炉にて１時間熱処理し脱
水素化を行い、その後炉の温度を上昇し、５５０℃にて
４時間熱結晶化を行う。さらに結晶化を促すためレーザ
ーアニール処理を行って結晶質シリコン膜を形成した。

【０１４３】また、非晶質シリコン膜を形成する際、１
層目の下地膜５０２ａと２層目の下地膜５０２ｂと半導
体層５０３〜５０７の界面に不純物などによる汚染を防
ぐために下地膜５０２ｂと同一チャンバーまたは真空排
気された予備室を経由して別のチャンバーにて大気に曝
すことなく連続で成膜することが望ましい。

【０１４４】この結晶質シリコン膜をフォトリソグラフ
ィーにより必要な部分をマスクし、ドライエッチングに
て島状の半導体層５０３〜５０７を形成した。ドライエ
ッチングにはＣＦ₄をはじめとするフッ素系ガス及びＯ₂
をプロセスガスに用いることでフォトレジストと一緒に
結晶質シリコン膜をエッチングすることで結晶質シリコ
ン膜からなる半導体層の端部がテーパー形状となり、そ
の後のゲート絶縁膜及び層間絶縁膜の成膜におけるカバ
レッジが良好になる。本実施例ではＲＩＥ装置を用い、
エッチングチャンバー圧力１３．３Ｐａ、ＲＦ電力５０
０Ｗとし、プロセスガスにＯ₂＝４５ｓｃｃｍ、ＣＦ₄＝
５０ｓｃｃｍ流入することで結晶質シリコン膜をエッチ
ングし、端部にテーパー角度２２〜３８°のテーパー形
状有する結晶質シリコン膜からなる半導体層５０３〜５
０７を形成した。

【０１４５】半導体層５０３〜５０７においてはＴＦＴ
の閾値制御のため、チャネル領域に微量な不純物元素
（ボロンなど１５族原子またはリンなどの１５族原子）
を添加しても良い。本実施例では半導体層５０３〜５０
７の全面にボロンをドーズ量５×１０¹³atoms/cm²、加
速電圧を３０ｋＶの条件でドーピングを行った。

【０１４６】ゲート絶縁膜５０８は半導体層５０３〜５
０７を覆うようにして絶縁膜上に形成される。ゲート絶
縁膜５０８はプラズマＣＶＤ法またはスパッタ法など公
知の方法を用いて、４０〜１５０ｎｍの厚さで形成す
る。ゲート絶縁膜の材料にはシリコンを主体とした酸化
膜及び窒化膜、またはタンタルやアルミなど金属の酸化
膜を用いる。本実施例では、プラズマＣＶＤ法により１
１５ｎｍの厚さの酸化窒化シリコン膜（組成比Ｓｉ＝３
２％、Ｏ＝５９％，Ｎ＝７％，Ｈ＝２％）で形成した。
また、本実施例においてはゲート絶縁膜５０８を単層に
て形成したがシリコンを主体とした絶縁膜またはタンタ
ルやアルミなど金属の酸化膜などから選ばれた材質を２
層以上積層した構造としても良い。

【０１４７】また、酸化シリコン膜を用いる場合、プラ
ズマＣＶＤ法によりＴＥＯＳ（Tetraethyl Orthosilica
te）とＯ₂とを混合し、反応圧力４０Ｐａ、基板温度３
００〜４００℃とし、高周波（１３．５６ＭＨｚ）電力
密度０．５〜０．８Ｗ/ｃｍ²で放電させて形成させるこ
とができる。このようにして作製される酸化シリコン膜
は、その後４００〜５００℃の熱アニールによりゲート
絶縁膜として良好な特性を得ることができる。

【０１４８】次に、ゲート絶縁膜５０８上に第１の導電
膜５０９と、第２の導電膜５１０を形成する。各導電膜
には低抵抗率かつ耐熱性を有する材質であることが好ま
しく、タングステン、タンタル、チタン、モリブデン、
銀、銅等から選ばれた元素あるいは前記元素を成分とす
る窒化物、あるいは前記元素を組み合わせた合金から形
成する。

【０１４９】前記第１の導電膜５０９及び第２の導電膜
５１０は、後の工程によりゲート電極及びゲート配線と
して機能する。本発明はゲート電極を２層にすることを
特徴としており、下層の第１の導電膜５０９からなるゲ
ート電極は２０〜１００ｎｍの膜厚を有し、上層の第２
の導電膜５１０からなるゲート電極は１００〜４００ｎ
ｍの膜厚を有しているゲート電極である。

【０１５０】本実施例では、第１の導電膜にＴａＮを選
び、スパッタ法にて３０ｎｍ成膜した。第２の導電膜５
１０は第１の導電膜５０９を成膜した装置と同じ装置に
て成膜されることが望ましく、一つの成膜チャンバー内
に複数のターゲットを有している装置、あるいは複数の
成膜チャンバーを有している装置で連続的に成膜するこ
とが望ましい。同一装置にて大気に曝されることなく連
続で成膜されることにより第１の導電膜と第２の導電膜
との界面に不純物による汚染が生じないようにするため
である。

【０１５１】第２の導電膜５１０にはタングステン
（Ｗ）を選び、同様にスパッタ法にて３７０ｎｍ成膜し
た。タングステンはプラズマＣＶＤ法により成膜するこ
ともできる。ただしゲート電極として使用するにはＷ膜
の抵抗率を２０μΩｃｍ以下にすることが望ましい。本
実施例では純度９９．９９９９％または９９．９９％の
タングステンターゲットを使いさらに成膜時に気相中か
らの不純物の混入がないように十分配慮して成膜したこ
とにより、抵抗率９〜２０μΩｃｍを実現することがで
きた。

【０１５２】次に、フォトリソグラフィーによるレジス
トマスクを用いて前記第１の導電膜及び第２の導電膜を
ドライエッチングしてゲート電極及びゲート配線を形成
する。第２の導電膜上にレジストマスク５１１〜５１７
を形成する。

【０１５３】本実施例において、ゲート電極のドライエ
ッチングにはＩＣＰ（InductivelyCoupled Plasma）方
式のプラズマ発生源を搭載するドライエッチング装置を
用いた。ここでは、図３と図５、図６を対応させながら
説明する。図３には各ドライエッチング後のゲート電極
３０５、ゲート電極３０６、及びゲート絶縁膜３０４、
フォトレジスト３０７を詳細に示す。第１のドライエッ
チング工程では前記第２の導電膜３０６Ａを選択的にエ
ッチングし、第１の形状を有するゲート電極３０５Ａ及
びゲート配線、ゲート電極３０６Ａ及びゲート配線を形
成する。ここで図３にはゲート電極のみを図示し、ゲー
ト配線に関しては図示しない。

【０１５４】本実施例では、ドライエッチング条件をＩ
ＣＰ電力を５００Ｗ、バイアス電力を１５０Ｗ、エッチ
ングチャンバー圧力を１．０Ｐａとし、プロセスガスに
Ｃｌ ₂、ＣＦ₄及びＯ₂を用いた。ガス流量はそれぞれＣ
ｌ₂を２５ｓｃｃｍ、ＣＦ₄を２５ｓｃｃｍ、Ｏ₂を１０
ｓｃｃｍとした。

【０１５５】また、ここでは、第２の導電膜であるタン
グステンを選択的にエッチングし、その端部にはテーパ
ー角度約２３°のテーパー形状を形成する。プロセスガ
スにＯ₂が入っていることでタングステンのエッチング
レートが上昇しＴａＮ膜のエッチングレートが減少する
ためゲート電極（Ｗ膜）が選択的にエッチングされ、バ
イアス電力を１５０Ｗに設定することでテーパー角度の
小さいゲート電極が形成される結果となる。

【０１５６】また、第１のドライエッチングはエッチン
グガスにＣｌ₂、ＢＣｌ₃、ＳｉＣｌ ₄、ＣＣｌ₄などの塩
素系ガス、ＣＦ₄、ＳＦ₆、ＮＦ₃などのフッ素系ガス及
びＯ₂から選ばれたガス、またはこれらを主成分とする
混合ガスを用いても良い。

【０１５７】ゲート電極３０５Ａはゲート電極３０６Ａ
のオーバーエッチングにより１３〜１４ｎｍ程度エッチ
ングされるだけで基板全面に残っているためその下層に
位置するゲート絶縁膜はエッチングされずに３０４Ａに
示した形状を有している。

【０１５８】続けて第２のドライエッチング工程を行
う。フォトレジストによるマスクは第１のエッチングに
より第１の形状３０７Ａとなっている。このフォトレジ
スト３０７Ａは除去しないでそのまま用いる。また、エ
ッチングにおいては条件を切り替えて同じ装置、同じチ
ャンバーにて処理を行えば良い。

【０１５９】ドライエッチングにおけるプロセスガス及
びプロセス条件の変更により前記ゲート電極（ＴａＮ
膜）及びゲート電極（Ｗ膜）を同時にエッチングし、第
２の形状を有するゲート電極３０５Ｂ及びゲート電極３
０６Ｂを形成する。本実施例ではＩＣＰ電力を５００
Ｗ、バイアス電力を２０Ｗ、エッチングチャンバー圧力
を１．０Ｐａとし、プロセスガスにＣｌ₂及びＣＦ₄を用
いた。ガス流量はそれぞれＣｌ₂を３０ｓｃｃｍ、ＣＦ₄
を３０ｓｃｃｍとした。

【０１６０】バイアス電力を第１のドライエッチング工
程よりも小さくすることでゲート電極端部のテーパー角
度が大きくなり、ゲート電極の幅は細くなる。さらにプ
ロセスガスにおいてＯ₂が含まれていない条件であるこ
とからタングステンおよびＴａＮ膜は同時にエッチング
され、第２の形状を有するゲート電極３０５Ｂ及びゲー
ト電極３０６Ｂが形成する。このときゲート絶縁膜３０
４Ａは第２のドライエッチング時に１３．８〜２５．８
ｎｍ程度エッチングされ、第２の形状のゲート絶縁膜３
０４Ｂとなっている。

【０１６１】また、第２のドライエッチングはエッチン
グガスにＣｌ₂、ＢＣｌ₃、ＳｉＣｌ ₄、ＣＣｌ₄などの塩
素系ガス、ＣＦ₄、ＳＦ₆、ＮＦ₃などのフッ素系ガス及
びＯ₂から選ばれたガス、またはこれらを主成分とする
混合ガスを用いても良い。

【０１６２】第２の形状のゲート電極においてテーパー
部とゲート絶縁膜を挟んで重なる半導体層は後の第３の
ドーピングを行うことによりＬＤＤ領域となる。本実施
例ではゲート電極の膜厚が４００ｎｍでテーパー角度が
約２６°であるので、ＬＤＤ領域の長さは８２０ｎｍと
レジストマスクのチャネル長方向へのエッチング量約１
００ｎｍを合わせた長さとなる。

【０１６３】第２のドライエッチングによりレジストマ
スクは第２の形状３０７Ｂとなっている。このレジスト
マスク３０７Ｂを除去せずに続く第２のドーピング工程
を行い、ｎ型半導体層を形成する。第２の形状のゲート
電極をマスクにソース領域あるいはドレイン領域にｎ型
を付与する不純物元素（リンやヒ素に代表されるような
１５族の元素）をドーピングする。

【０１６４】本実施例ではリンをドーズ量１．５×１０
¹⁵atoms/cm²、加速電圧を８０ｋＶとしてドーピングす
ることで自己整合的にソース領域あるいはドレイン領域
２０８〜２１１に１×１０²⁰〜１×１０²¹atoms/cm³の
不純物領域を形成した。（図３（Ａ））

【０１６５】なお、図３（Ａ）が図５（Ｂ）と対応して
おり、第２の形状を有するゲート電極３０５Ｂが５１８
〜５２４に対応し、ゲート電極３０６Ｂが５２５〜５３
１に対応している。ただし、５２１、５２４、５２８、
５３１はゲート電極ではない。また、ソース領域あるい
はドレイン領域２０８〜２１１は、５３２〜５３６に対
応している。ただし、５３６はソース領域、ドレイン領
域ではない。

【０１６６】次にレジストマスクを除去せずに第３のド
ライエッチング工程を行う。第３のドライエッチング工
程では前記第２の形状のゲート電極３０５Ｂ及びゲート
電極３０６Ｂの両方をエッチングして、さらに第２の形
状ではテーパー角度２６°程度あったテーパー部をより
大きな角度になるようにエッチングして第３の形状のゲ
ート電極３０５Ｃ及びゲート電極３０６Ｃを形成する。

【０１６７】ゲート絶縁膜を挟んで第３の形状のゲート
電極３０５Ｃと重ならない第２の形状のゲート電極３０
５Ｂと重なる半導体層３１４は後の第３のドーピング工
程によりＬ_off領域となる。第３のドライエッチング時
間によって前記ゲート電極３０５Ｃのチャネル長方向へ
のエッチング量を制御し、Ｌ_off領域の長さを制御す
る。

【０１６８】エッチング装置は再びＩＣＰ方式ドライエ
ッチング装置を用いる。エッチング条件はＩＣＰ電力を
５００Ｗ、バイアス電力を２０Ｗ、エッチングチャンバ
ー圧力を１．０Ｐａとした。ガスはＣｌ₂及びＣＦ₄を用
いた。ガス流量はそれぞれＣｌ₂を３０ｓｃｃｍ、ＣＦ₄
を３０ｓｃｃｍとした。第２の形状を有するゲート電極
３０５Ｂ、３０６Ｂをエッチングして、上記のように第
３の形状を有するゲート電極３０５Ｃ、３０６Ｃを形成
する。この時、実質的にＬ_off長となるゲート電極３０
５Ｃのチャネル長方向へのエッチング量が４８０ｎｍと
なるようにエッチング時間を調整した。

【０１６９】また、第３のドライエッチングはエッチン
グガスにＣｌ₂、ＢＣｌ₃、ＳｉＣｌ ₄、ＣＣｌ₄などの塩
素系ガス、ＣＦ₄、ＳＦ₆、ＮＦ₃などのフッ素系ガス及
びＯ₂から選ばれたガス、またはこれらを主成分とする
混合ガスを用いても良い。

【０１７０】第３のエッチングにより前記ゲート電極３
０５Ｃと重ならないゲート絶縁膜はエッチングされ、第
３の形状のゲート絶縁膜３０４Ｃとなる。

【０１７１】続けて第４のドライエッチング工程を行
う。レジストマスクは第３のエッチングにより第３の形
状３０７Ｃとなっている。このレジストマスク３０７Ｃ
は除去しないでそのまま用いる。エッチング条件を切り
替えて同じ装置、同じチャンバーにて処理を行えば良
い。第４のエッチングでは再びゲート電極３０６Ｃを選
択的にエッチングする。ゲート電極３０５Ｃがエッチン
グされないような条件で処理することでゲート電極３０
５Ｃのほうがゲート電極３０６Ｃに比べチャネル長方向
に長い形状を得る。

【０１７２】また、第３のエッチングにより得られる第
４の形状のゲート電極において、ゲート絶縁膜を挟んで
ゲート電極（Ｗ膜）とは重ならないゲート電極（ＴａＮ
膜）と重なる半導体層３１３は後の第３のドーピングに
よりＬ_ov領域となる。

【０１７３】Ｌ_ov領域はＬＤＤ領域の長さから第３のド
ライエッチングにより決定したＬ_of _fの長さを引いた長
さで形成される。

【０１７４】本実施例では、ＩＣＰ電力を５００Ｗ、バ
イアス電力を２０Ｗ、エッチングチャンバー圧力を１．
０Ｐａとした。ガスはＣｌ₂、ＣＦ₄及びＯ₂を用いた。
ガス流量はそれぞれＣｌ₂を２５ｓｃｃｍ、ＣＦ₄を２５
ｓｃｃｍ、Ｏ₂を１０ｓｃｃｍとした。第３の形状のゲ
ート電極（Ｗ膜）を選択的にエッチングし、端部のテー
パー角度をさらに大きくすることで第３の形状のゲート
電極３０６Ｃよりも幅が細い第４の形状を有するゲート
電極３０６Ｄを形成した。

【０１７５】また、ゲート電極（ＴａＮ膜）は約７ｎｍ
程度しかエッチングされず、第３の形状のゲート電極３
０５Ｃとほぼ同じ幅の第４の形状のゲート電極３０５Ｄ
が形成される。

【０１７６】第４の形状のゲート電極３０５Ｄは、ゲー
ト電極３０６Ｄに比べゲート電極の片側だけで評価した
場合、４２０ｎｍ（ゲート幅全体では８４０ｎｍ）長い
形状となり本実施例では４２０ｎｍのＬ_ov領域３１３を
確保した。

【０１７７】また、第４のドライエッチングはエッチン
グガスにＣｌ₂、ＢＣｌ₃、ＳｉＣｌ ₄、ＣＣｌ₄などの塩
素系ガス、ＣＦ₄、ＳＦ₆、ＮＦ₃などのフッ素系ガス及
びＯ₂から選ばれたガス、またはこれらを主成分とする
混合ガスを用いても良い。

【０１７８】なお、図３（Ｄ）が図５（Ｃ）と対応して
おり、第４の形状を有するゲート電極３０５Ｄが５３８
〜５４４に対応し、ゲート電極３０６Ｄが５４５〜５５
１に対応している。ただし、５４１、５４４、５４８、
５５１はゲート電極ではない。

【０１７９】第４のドライエッチング終了後、フォトレ
ジストにより形成されたマスク３０７Ｄを除去する。Ｏ
₂アッシング、Ｈ₂Ｏアッシング、またはＯ₂、Ｈ₂Ｏの混
合ガスによるアッシング、あるいは前記アッシングガス
に窒素あるいはＣＦ₄などのフッ素系ガスを添加したア
ッシング処理、あるいは薬液での除去など公知の方法に
より除去すればよい。本実施例では、ＲＩＥ方式のドラ
イエッチング装置を用いてＯ₂アッシングによりマスク
３０７Ｄを除去した。

【０１８０】次に、ＬＤＤ領域を形成するための第３の
ドーピング工程を行う。（図３（Ｅ））前記第４の形状
のゲート電極３０６Ｄをマスクに用いて半導体層３１３
及び３１４に前記ソース領域及びドレイン領域に比べ不
純物濃度の低いｎ型半導体層を形成する。半導体層３１
３ではゲート電極３０５Ｄ及びゲート絶縁膜３０９を突
き抜けてＬ_ov領域半導体層に不純物を注入する為、ドー
ピングの条件は低濃度かつ高い加速電圧で行う。

【０１８１】本実施例では、ドーズ量を３．５×１０¹²
atoms/cm²、加速電圧を９０ｋＶとすることでＬ_off領域
３１４及びＬ_ov領域３１３を形成した。

【０１８２】なお、本実施例では第４のゲート電極エッ
チング後にレジストマスク３０７Ｄを除去したが、第３
のドーピング後に行っても問題はない。

【０１８３】なお、図３（Ｅ）が図６（Ａ）と対応して
おり、Ｌ_off領域３１４が５５７〜５６１に対応し、Ｌ
_ov領域３１３が５６２〜５６６に対応している。ただ
し、５５６、５６１、５６６はＬ_ov領域やＬ_off領域と
して機能しない。

【０１８４】続けて、ｎ型半導体として機能する素子を
覆うように新たにフォトレジストからなるマスク５６７
を形成し第４のドーピング工程によりｐ型の半導体素子
を形成する。（図６（Ｂ））その後ｐ型半導体を寄与す
る元素をドーピングすることでｐ型半導体層５７０〜５
７５を形成する。

【０１８５】このとき、前記半導体素子５７０〜５７５
にはｎ型を寄与する不純物が添加されているが、ｐ型を
付与する不純物の濃度を２×１０²⁰〜２×１０²¹atoms/
cm³となるようにドーピングすることでｐ型半導体素子
として機能する上で問題は生じない。

【０１８６】本実施例ではボロンをドーズ量３×１０¹⁵
atoms/cm²、加速電圧を２０〜３０ｋＶとすることでｐ
型半導体素子５７０〜５７５を形成した。

【０１８７】フォトレジストマスク５７６を除去した
後、基板全面に第１の層間絶縁膜５７６を形成する。本
工程ではプラズマＣＶＤ法により酸化窒化シリコンを１
５０ｎｍ成膜したが、勿論スパッタなど他の方法を用い
ても良いし、酸化窒化シリコン膜に限らずシリコンを主
成分とする絶縁膜であればよい。またシリコンを主成分
とした絶縁膜において単層でも２種類以上の積層膜でも
問題はない。

【０１８８】次に、半導体層に添加された不純物元素を
活性化処理する工程を行う。この活性化工程はファーネ
スアニール炉を用いる熱アニール法で行う。熱アニール
法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．
１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表
的には５００〜５５０℃で行えばよく、本実施例では５
５０℃、４時間の熱処理で活性化処理を行った。なお、
熱アニール法の他に、レーザーアニール法、またはラピ
ッドサーマルアニール法（ＲＴＡ法）を適用することが
できる。

【０１８９】なお、この活性化工程は前記第１の層間絶
縁膜５７６の成膜前に行っても良いが、ここでは熱を加
える工程となるのでゲート電極等に用いた材料が熱に弱
い物質の場合はあらかじめシリコンなどを主成分とする
酸化シリコン膜、窒化シリコン膜及び酸化窒化シリコン
膜などを保護膜として形成するか、本実施例のように第
１の層間膜を保護膜としても機能させておく事が望まし
い。

【０１９０】その後、３〜１００％の水素雰囲気中、３
００〜５５０℃で１〜１２時間の熱処理を行い、半導体
層を水素化する工程を行う。

【０１９１】本実施例では、Ｈ₂１００％、３５０℃雰
囲気中で１時間の水素化を行った。なお、この水素化は
水素プラズマ雰囲気中にて行われてもよい。

【０１９２】次に、第１の層間絶縁膜５７６上にスピン
塗布にて形成可能なアクリルやポリイミドなどを代表と
する有機樹脂膜からなる第２の層間絶縁膜５７８を形成
する。第２の層間絶縁膜をスピン塗布にて形成すること
で半導体装置が形成された基板の平坦化も目的としてい
る。

【０１９３】本実施例では膜厚１６００ｎｍのアクリル
を形成した。

【０１９４】その後、前記ソース領域、ドレイン領域あ
るいはゲート配線上に位置する前記ゲート絶縁膜５３
７、第１の層間絶縁膜５７６及び第２の層間絶縁膜５７
８をエッチングして中間配線５７９〜５８８と接続する
ためのコンタクトホールを形成する。このとき各絶縁膜
のエッチング方法はそれぞれの膜に合わせ中間配線の成
膜におけるカバレッジを良好にするためにテーパー角度
４５〜８０°のテーパー形状が得られるようにエッチン
グすればよく、例えばアクリルや、ポリイミドなどの有
機絶縁膜及び第１の層間絶縁膜に用いられた酸化窒化シ
リコンなどはＣＦ ₄およびＯ₂などの混合ガスを用いれば
エッチングが可能である。しかし、半導体層上に形成さ
れているゲート絶縁膜をエッチングするには半導体層に
対し高い選択比が取れる条件にて処理しなくてはならな
い。半導体層シリコンに対しゲート絶縁膜である酸化窒
化シリコンを選択的にエッチングするガスにはＣＨ
Ｆ₃、Ｃ₄Ｆ₈などがある。なお、ＣＨＦ₃、Ｃ₄Ｆ₈もフッ
素系ガスと言えるが、シリコンとの選択比が高いガスで
あり、本明細書中で呼んでいるフッ素系ガスとは使用用
途が異なっているため、本明細書中ではフッ素系ガスに
含めないものとする。

【０１９５】本実施例では、ＲＩＥ装置にてガスはＣＦ
₄、Ｈｅ、Ｏ₂を用いて、チャンバー圧力を６６．７Ｐ
ａ、ＲＦ電力を５００Ｗとして、ガス流量はそれぞれＣ
Ｆ₄を５ｓｃｃｍ、Ｈｅを４０ｓｃｃｍ、Ｏ₂を９５ｓｃ
ｃｍとして、第２の層間絶縁膜のアクリルをエッチング
し、同じくＲＩＥ装置にてガスはＣＦ₄、Ｈｅ、Ｏ₂を用
いて、チャンバー圧力を４０．０Ｐａ、ＲＦ電力を３０
０Ｗとして、ガス流量はそれぞれＣＦ₄を５０ｓｃｃ
ｍ、Ｈｅを３５ｓｃｃｍ、Ｏ₂を５０ｓｃｃｍとして、
第１の層間絶縁膜の酸化窒化シリコンをエッチングし、
同じくＲＩＥ装置にてガスはＣＨＦ₃を用いて、チャン
バー圧力を７．３Ｐａ、ＲＦ電力を８００Ｗ、ガスはＣ
ＨＦ₃を３５ｓｃｃｍ流入して、半導体層に対してゲー
ト絶縁膜の酸化窒化シリコンを選択的にエッチングし
た。

【０１９６】続いて、中間配線５７９〜５８８を形成す
る。前記中間配線は画素電極及び反射電極としても機能
するため反射率の高い金属材料を用いることが望まし
く、本実施例ではＴｉ及びＡｌとＴｉの合金膜を積層し
て形成した。スパッタ法を用いて、Ｔｉ膜厚を５０ｎｍ
成膜し、続けてＡｌとＴｉの合金膜を５００ｎｍ連続成
膜して積層構造とした。

【０１９７】フォトレジストによるマスク形成後、塩素
又は塩素を成分に含むガスを用いて前記中間配線をドラ
イエッチングする。本実施例ではエッチングガスに塩素
及び三塩化ホウ素を同じ割合で混合したガスを用いてド
ライエッチングし、中間配線５７９〜５８８を形成し
た。

【０１９８】以上の様にして、ｎチャネル型ＴＦＴ６０
１、ｐチャネル型ＴＦＴ６０２、ｎチャネル型ＴＦＴ６
０３を有する駆動回路６０６と、画素ＴＦＴ６０４、保
持容量６０５とを有する画素部６０７を同一基板上に形
成することができる。本明細書中ではこのような基板を
便宜上アクティブマトリクス基板と呼ぶ。

【０１９９】次に、図８を用いて図７に示したアクティ
ブマトリクス基板を適用した反射型アクティブマトリク
ス型液晶表示装置の作製方法を説明する。

【０２００】まず、アクティブマトリクス上に樹脂膜を
パターニングして得られる柱状のスペーサ５８９を形成
する。またスペーサの配置は任意に決定すればよい。な
お、スペーサは数μｍの粒子を散布して設ける方法でも
よい。

【０２０１】次に、アクティブマトリクス基板の画素部
に液晶を配向させるためのポリイミド樹脂等からなる配
向膜５９０を設ける。配向膜を形成した後、ラビング処
理を施して液晶分子がある一定のプレチルト角を持って
配向するようにした。

【０２０２】次に、対向基板５９１を用意する。対向基
板には遮光膜５９２、透明電極５９３、及び配向膜５９
４を形成する。遮光膜５９２はＴｉ膜、Ｃｒ膜、Ａｌ膜
などを１５０〜３００ｎｍの厚さで形成する。

【０２０３】また、配向膜５９４にはラビング処理が施
されている。そして、画素部と駆動回路が形成されたア
クティブマトリクス基板と対向基板とをシール剤５９５
で貼り合わせる。

【０２０４】その後、両基板の間に液晶材料５９６を注
入する。液晶材料には公知の液晶材料を用いればよい。
例えばＴＮ液晶の他に磁場に対して透過率が連続的に変
化する電気光学応答性を示す無閾値反強誘電性混合液晶
を用いることもできる。この無閾値反強誘電性混合液晶
にはＶ字型の電気光学応答特性を示すものもある。液晶
５９６を注入したら封止剤で完全に封止する。

【０２０５】この様にして図８に示す反射型のアクティ
ブマトリクス型液晶表示装置が完成する。

【０２０６】[実施例２]本実施例では、実施例１におい
て、ドライエッチングにてゲート電極を形成する際に、
エッチングガスにＳＦ₆を用いてゲート絶縁膜に対し、
より高い選択比を得る方法を図３を用いて説明する。な
お本実施例では、ゲート電極を成膜する工程まで及びゲ
ート電極形成後の第３のドーピング以降の工程は実施例
１とまったく同じなので表記しない。

【０２０７】実施例１に従って形成された積層構造の第
１の導電膜３０５及び第２の導電膜３０６をフォトリソ
グラフィーによるレジストマスク３０７を用いてドライ
エッチングする。なお、実施例１と同様に第１の導電膜
にはＴａＮ膜を、第２の導電膜にはＷ膜を用いた。

【０２０８】本実施例においてゲート電極のドライエッ
チングにはＩＣＰ（Inductively Coupled Plasma）方式
のプラズマ発生源を搭載するドライエッチング装置を用
いた。

【０２０９】第１のドライエッチングではＩＣＰ電力を
５００Ｗ、バイアス電力を１５０Ｗ、エッチングチャン
バー圧力を１．０Ｐａとし、プロセスガスにＣｌ₂、Ｃ
Ｆ₄及びＯ₂を用いた。ガス流量はそれぞれＣｌ₂を２５
ｓｃｃｍ、ＣＦ₄を２５ｓｃｃｍ、Ｏ₂を１０ｓｃｃｍと
した。

【０２１０】第２の導電膜であるタングステンを選択的
にエッチングし、その端部にはテーパー角度約２３°の
テーパー形状を形成する。プロセスガスにＯ₂が入って
いることでタングステンのエッチングレートが上昇しＴ
ａＮ膜のエッチングレートが減少するためゲート電極
（Ｗ膜）が選択的にエッチングされる。また、バイアス
電力を１５０Ｗに設定することでテーパー角度の小さい
ゲート電極が形成される結果となる。

【０２１１】ゲート電極３０５Ａはゲート電極（Ｗ膜）
のオーバーエッチングにより１３〜１４ｎｍ程度エッチ
ングされるだけで基板全面に残っているためその下層に
位置するゲート絶縁膜はエッチングされずに３０４Ａの
形状を有している。

【０２１２】なお、第１のドライエッチングにおいては
エッチングガスにＣｌ₂、ＳＦ₆、Ｏ ₂を用いてもよい。

【０２１３】続けて第２のドライエッチング工程を行
う。フォトレジストによるマスクは第１のエッチングに
より第１の形状の３０７Ａとなっている。このフォトレ
ジスト３０７Ａは除去しないでそのまま用いる。また、
エッチングにおいては条件を切り替えて同じ装置、同じ
チャンバーにて処理を行えば良い。

【０２１４】ドライエッチングにおけるプロセスガス及
びプロセス条件の変更により前記ゲート電極（ＴａＮ
膜）及びゲート電極（Ｗ膜）を同時にエッチングし、第
２の形状を有するゲート電極３０５Ｂ及びゲート電極３
０６Ｂを形成する。本実施例ではＩＣＰ電力を５００
Ｗ、バイアス電力を１０Ｗ、エッチングチャンバー圧力
を１．３Ｐａとし、プロセスガスにＣｌ₂及びＳＦ₆を用
いた。ガス流量はそれぞれＣｌ₂を１０ｓｃｃｍ、ＳＦ₆
を５０ｓｃｃｍとした。

【０２１５】バイアス電力を第１のドライエッチング工
程よりも小さくすることでゲート電極端部のテーパー角
度が大きくなり、ゲートの幅は細くなる。また、このと
きのＷ膜のエッチングレートは１０４ｎｍ／ｍｉｎ、Ｔ
ａＮ膜のエッチングレートは１１１ｎｍ／ｍｉｎであ
り、ほとんど同じ速さでエッチングされる。第２の形状
を有するゲート電極３０５Ｂ及びゲート電極３０６Ｂが
形成される。

【０２１６】このとき、第１のドライエッチングで残っ
ていたＴａＮ膜は約８秒でエッチングされる。その後、
ＴａＮ膜のエッチング残渣を完全に除去する為に１５秒
程度のオーバーエッチングを行う。前記オーバーエッチ
ングにより、ＴａＮ膜の下層に位置するゲート絶縁膜は
３．２ｎｍ程度エッチングされ、第２の形状のゲート絶
縁膜３０４Ｂとなる。

【０２１７】第２の形状のゲート電極においてテーパー
部とゲート絶縁膜を挟んで重なる半導体層は後の第３の
ドーピングを行うことによりＬＤＤ領域となる。本実施
例ではゲート電極の膜厚が４００ｎｍでテーパー角度が
約２６°であるので、ＬＤＤ領域の長さは８２０ｎｍと
レジストマスクのチャネル長方向へのエッチング量約１
００ｎｍを合わせた長さとなる。

【０２１８】第２のドライエッチングによりレジストマ
スクは第２の形状３０７Ｂとなっている。このレジスト
マスク３０７Ｂを除去せずに続く第２のドーピング工程
を行い、ｎ型半導体層を形成する。第２の形状のゲート
電極をマスクにソース領域あるいはドレイン領域にｎ型
を付与する不純物元素（リンやヒ素に代表されるような
１５族の元素）をドーピングする。

【０２１９】本実施例ではリンをドーズ量１．５×１０
¹⁵atoms/cm²、加速電圧を８０ｋＶとしてドーピングす
ることで自己整合的にソース領域あるいはドレイン領域
２０８〜２１１に１×１０²⁰〜１×１０²¹atoms/cm³の
不純物領域を形成した。

【０２２０】次にレジストマスクを除去せずに第３のド
ライエッチング工程を行う。第３のドライエッチング工
程では前記第２の形状のゲート電極３０５Ｂ及びゲート
電極３０６Ｂの両方をエッチングして、さらに第２の形
状ではテーパー角度２６°程度あったテーパー部をより
大きな角度になるようにエッチングして第３の形状のゲ
ート電極３０５Ｃ及びゲート電極３０６Ｃを形成する。

【０２２１】ゲート絶縁膜を挟んで第３の形状のゲート
電極３０５Ｃと重ならない第２の形状のゲート電極３０
５Ｂと重なる半導体層３１４は後の第３のドーピング工
程によりＬ_off領域となる。第３のドライエッチング時
間から前記ゲート電極（ＴａＮ膜）のチャネル長方向へ
のエッチング量を制御し、Ｌ_off領域の長さを制御す
る。

【０２２２】エッチング装置は再びＩＣＰ方式ドライエ
ッチング装置を用いる。エッチング条件はＩＣＰ電力を
５００Ｗ、バイアス電力を１０Ｗ、エッチングチャンバ
ー圧力を１．３Ｐａとした。ガスはＣｌ₂及びＳＦ₆を用
いた。ガス流量はそれぞれＣｌ₂を１０ｓｃｃｍ、ＳＦ₆
を５０ｓｃｃｍとした。第２の形状を有するゲート電極
（ＴａＮ膜）及びゲート電極（Ｗ膜）をエッチングし
て、上記のように第３の形状を有するゲート電極３０５
Ｃ及びゲート電極３０６Ｃを形成する。この時、実質的
にＬ_off長となるゲート電極（ＴａＮ膜）のチャネル長
方向へのエッチング量が４８０ｎｍとなるようにエッチ
ング時間を４０秒とした。

【０２２３】第３のエッチングにより前記ゲート電極３
０５Ｃと重ならないゲート絶縁膜は約５．８ｎｍエッチ
ングされ、第３の形状３０４Ｃとなる。なお、ここまで
の工程でゲート絶縁膜は９．０ｎｍエッチングされてい
る。

【０２２４】続けて、第４のドライエッチング工程を行
う。レジストマスクは第３のエッチングにより第３の形
状の３０７Ｃとなっている。このレジストマスク３０７
Ｃは除去しないでそのまま用いる。エッチング条件を切
り替えて同じ装置、同じチャンバーにて処理を行えば良
い。第４のエッチングでは再びゲート電極３０６Ｃを選
択的にエッチングする。ゲート電極（ＴａＮ膜）がエッ
チングされないような条件で処理することでゲート電極
（ＴａＮ膜）のほうがゲート電極（Ｗ膜）に比べチャネ
ル長方向に長い形状を得る。

【０２２５】また、第４のエッチングにより得られる第
４の形状のゲート電極において、ゲート絶縁膜を挟んで
ゲート電極（Ｗ膜）とは重ならないゲート電極（ＴａＮ
膜）と重なる半導体層３１３は後の第３のドーピングに
よりＬ_ov領域となる。

【０２２６】Ｌ_ov領域はＬＤＤ領域の長さから第３のド
ライエッチングにより決定したＬ_of _fの長さを引いた長
さで形成される。

【０２２７】本実施例では、ＩＣＰ電力を５００Ｗ、バ
イアス電力を２０Ｗ、エッチングチャンバー圧力を１．
０Ｐａとした。ガスはＣｌ₂、ＳＦ₆及びＯ₂を用いた。
ガス流量はそれぞれＣｌ₂を２０ｓｃｃｍ、ＣＦ₄を２０
ｓｃｃｍ、Ｏ₂を２０ｓｃｃｍとした。第３の形状のゲ
ート電極を選択的にエッチングし、端部のテーパー角度
をさらに大きくすることで第３の形状のゲート電極３０
６Ｃよりも幅が細い第４の形状を有するゲート電極３０
６Ｄを形成した。

【０２２８】また、ゲート電極（ＴａＮ膜）は数ｎｍ程
度しかエッチングされず、第３の形状のゲート電極３０
５Ｃとほぼ同じ幅の第４の形状のゲート電極３０５Ｄが
形成される。

【０２２９】第４の形状のゲート電極３０５Ｄはゲート
電極３０６Ｄに比べ片側だけで４２０ｎｍ（ゲート幅全
体では８４０ｎｍ）長い形状となり本実施例では４２０
ｎｍのＬ_ov領域３１３を確保した。

【０２３０】第４のドライエッチングによりゲート絶縁
膜は約０．５ｎｍエッチングされる。また、第１、第
２，第３及び第４のエッチングによりゲート絶縁膜がエ
ッチングされる量は９．５ｎｍ程度である。実施例１で
第１、第２，第３及び第４のエッチングによりゲート絶
縁膜がエッチングされる量は最大で８８ｎｍであった
が、本実施例では、エッチングガスにＳＦ₆を用いたた
めゲート絶縁膜との選択比がより高くなり、ゲート絶縁
膜のエッチング量を約８９％減少させることができた。

【０２３１】第４のドライエッチング終了後、フォトレ
ジストにより形成されたマスク３０７Ｄを除去する。Ｏ
₂アッシング、Ｈ₂Ｏアッシング、またはＯ₂、Ｈ₂Ｏの混
合ガスによるアッシング、あるいは前記アッシングガス
に窒素あるいはＣＦ₄などのフッ素系ガスを添加したア
ッシング処理、あるいは薬液での除去など公知の方法に
より除去すればよい。

【０２３２】本実施例では、ＲＩＥ方式のドライエッチ
ング装置を用いてＯ₂アッシングによりマスク３０７Ｄ
を除去した。

【０２３３】以上の方法を用いることで実施例１と同様
のゲート電極の形状を形成することができ、そのときの
ゲート絶縁膜へのエッチング量は９．５ｎｍに抑えるこ
とができた。

【０２３４】なお、本実施例では第２、第３及び第４の
ドライエッチングにおいてＳＦ₆をエッチングガスに用
いたが、実施例１のように適宜ＣＦ₄を用いた条件にて
ドライエッチングを行ってよい。例えば、第１、第２及
び第４のドライエッチングにはＣＦ4を用いた条件にて
エッチングし、第３のドライエッチングのみＳＦ6を用
いた条件にてエッチングするようにしても良い。

【０２３５】ここでは、窒化タンタルを下層とし、タン
グステンを上層としたゲート電極構造を例に説明した
が、このゲート構造に限定されず、タングステン、タン
タル、チタン、モリブデン、銀、銅等から選ばれた元
素、あるいは前記元素を成分とする窒化物、あるいは前
記元素を組み合わせた合金を適宜選択して積層すればよ
い。

【０２３６】[実施例３]本実施例では、実施例１に従っ
てＬ_ov領域及びＬ_off領域を有するｎ型の半導体層を形
成する方法で、ゲート電極のエッチングにおいて条件を
実施例１とは異なる方法で処理し、またドーピングを行
うタイミングを変えることでＬ_off領域及びＬ_ov領域の
不純物濃度をほぼ同等にする方法を図９を用いて説明す
る。

【０２３７】実施例１のように、ガラス基板９０１上に
絶縁膜９０２、結晶構造を有する島状の半導体層９０
３、ゲート絶縁膜９０４、第１の導電膜９０５、第２の
導電膜９０６、を形成し、フォトレジストからなるマス
ク９０７を形成する。

【０２３８】なお、実施例１と同様に下層のゲート電極
材料にはＴａＮ膜を、上層のゲート電極材料にはＷ膜を
用いた。また、ゲート電極のドライエッチングにはＩＣ
Ｐ方式のプラズマ発生源を搭載するドライエッチング装
置、あるいはＲＩＥ方式のドライエッチング装置を用い
た。

【０２３９】実施例１と同様に、第１のドライエッチン
グを行う。ガスはＣｌ₂、ＣＦ₄及びＯ₂を用いて、ＩＣ
Ｐ電力を５００Ｗ、バイアス電力を１５０Ｗ、エッチン
グチャンバー圧力を１．０Ｐａとし、ガス流量はそれぞ
れＣｌ₂を２５ｓｃｃｍ，ＣＦ₄を２５ｓｃｃｍ，Ｏ₂を
１０ｓｃｃｍでエッチングする。

【０２４０】この時、ゲート電極（Ｗ膜）が選択的にエ
ッチングされ、端部にはテーパー角度２６°のテーパー
形状が形成された第１の形状のゲート電極９０６Ａが形
成される。ゲート電極（ＴａＮ膜）はゲート電極（Ｗ
膜）のオーバーエッチングにより１３〜１４ｎｍ程度エ
ッチングされるが基板全面に残っており、第１の形状の
ゲート電極９０５Ａが形成される。

【０２４１】また、第１のドライエッチングはエッチン
グガスにＣｌ₂、ＢＣｌ₃、ＳｉＣｌ ₄、ＣＣｌ₄などの塩
素系ガス、ＣＦ₄、ＳＦ₆、ＮＦ₃などのフッ素系ガス及
びＯ₂から選ばれたガス、またはこれらを主成分とする
混合ガスを用いても良い。

【０２４２】この時、ゲート絶縁膜は第１の導電膜９０
５Ａが基板全面に残っているためエッチングされず、第
１の形状のゲート絶縁膜９０４Ａが形成されている

【０２４３】続けて、実施例１と同様にレジストマスク
を除去せずに第２のドライエッチングを行う。ガスはＣ
ｌ₂及びＣＦ₄を用いて、ＩＣＰ電力を５００Ｗ、バイア
ス電力を２０Ｗ、エッチングチャンバー圧力を１．０Ｐ
ａとして、ガス流量をそれぞれＣｌ₂を３０ｓｃｃｍ，
ＣＦ₄を３０ｓｃｃｍとした。第１の形状のゲート電極
９０５Ａ及びゲート電極９０６Ｂを同時にエッチングし
て第２の形状のゲート電極９０５Ｂ及びゲート電極９０
６Ｂを形成する。

【０２４４】この時、ゲート電極９０５Ｂの外側に位置
するゲート絶縁膜９０４Ａもエッチングされ、第２の形
状のゲート絶縁膜９０４Ｂが形成される。

【０２４５】また、第２のドライエッチングはエッチン
グガスにＣｌ₂、ＢＣｌ₃、ＳｉＣｌ ₄、ＣＣｌ₄などの塩
素系ガス、ＣＦ₄、ＳＦ₆、ＮＦ₃などのフッ素系ガス及
びＯ₂から選ばれたガス、またはこれらを主成分とする
混合ガスを用いても良い。

【０２４６】次に、実施例１と同様に第２のドーピング
を行う。なお第１のドーピングは結晶質シリコン膜から
なる半導体層の形成後にＴＦＴの閾値特性を制御するた
めチャネル領域に行われたドーピングとする。

【０２４７】ｎ型を付与する不純物をドーピングするこ
とで半導体層９０８にはソース領域あるいはドレイン領
域が形成される。本実施例では不純物にリンを選び、ド
ーズ量１．５×１０¹⁵ atoms/cm²、加速電圧８０ｋＶに
てドーピングした。

【０２４８】次に、第３のドライエッチングを行う。こ
こでもＩＣＰ方式ドライエッチング装置を用い、レジス
トマスクを除去せずに行う。ガスはＣｌ₂、ＣＦ₄及びＯ
₂を用いて、ＩＣＰ電力を５００Ｗ、バイアス電力を２
０Ｗ、エッチングチャンバー圧力を１．０Ｐａとして、
ガス流量はそれぞれＣｌ₂を２５ｓｃｃｍ、ＣＦ₄を２５
ｓｃｃｍ及びＯ₂を１０ｓｃｃｍとした。

【０２４９】実施例１において第４のドライエッチング
で用いられた条件で処理することでゲート電極（Ｗ膜）
が選択的にエッチングされ第１及び第２の形状で得られ
たテーパー形状よりも大きな角度を有する第３の形状の
ゲート電極９０６Ｃが形成される。

【０２５０】ゲート電極（ＴａＮ膜）はほとんどエッチ
ングされずに残っているが、ゲート電極（Ｗ膜）がチャ
ネル長方向にエッチングされるにつれて露出するゲート
電極（ＴａＮ膜）は端部から徐々にエッチングされ、５
°未満の非常に小さなテーパー角度を有する第３の形状
９０５Ｃが形成される。

【０２５１】また、第３のドライエッチングはエッチン
グガスにＣｌ₂、ＢＣｌ₃、ＳｉＣｌ ₄、ＣＣｌ₄などの塩
素系ガス、ＣＦ₄、ＳＦ₆、ＮＦ₃などのフッ素系ガス及
びＯ₂から選ばれたガス、またはこれらを主成分とする
混合ガスを用いても良い。

【０２５２】この時、第２の形状のゲート電極（ＴａＮ
膜）の外側に位置する第２の形状のゲート絶縁膜９０４
Ｂはエッチングされ、第３の形状のゲート絶縁膜９０４
Ｃが形成される。

【０２５３】次に第３のドーピングを行う。第３の形状
のゲート電極９０６Ｃをマスクに用いて、ゲート電極
（Ｗ膜）と重ならず、ゲート電極（ＴａＮ膜）と重なる
半導体層９０９にゲート電極９０５Ｃを突き抜けるよう
にｎ型を付与する不純物をドーピングする。

【０２５４】第３の形状のゲート電極９０５Ｃの端部は
５°未満の非常に小さなテーパー角度を有しており、そ
の膜厚は分布を持っている。前記膜厚分布に従い第３の
ドーピングでの半導体層の不純物濃度にもわずかな分布
が生じるが、前記実施例１の時に生じたＬ_off領域及び
Ｌ_ov領域の不純物濃度差より小さくなる。

【０２５５】本実施例ではリンを不純物に選び、ドーズ
量３．５×１０¹² atoms/cm²、加速電圧を９０ｋＶとす
ることで半導体層９０９にはソース領域及びドレイン領
域９０８よりも不純物濃度が低いｎ型のＬＤＤ領域９０
９が形成される。

【０２５６】次に第４のドライエッチングを行う。第３
の形状のゲート電極９０５Ｃをエッチングして第４の形
状のゲート電極９０５Ｄを形成する。

【０２５７】第３の形状のゲート電極９０５Ｃの端部は
テーパー形状を有しており、異方性にドライエッチング
を行うことで第３の形状のゲート電極（ＴａＮ膜）の端
部から第３の形状のゲート電極９０６Ｃと重なる位置に
向かって徐々にエッチングされ、第４の形状のゲート電
極９０５Ｄの幅は第３の形状のゲート電極９０５Ｃより
も細い形状となる。

【０２５８】第３の形状のゲート電極９０５Ｃと重なっ
ていたＬＤＤ領域９０９の一部は第４のドライエッチン
グにより第４の形状のゲート電極の外側に位置するよう
になる。そのため前記ＬＤＤ領域９０９はＬ_off領域９
１０及びＬ_ov領域９１１となる。

【０２５９】ただし、ゲート電極（ＴａＮ膜）は非常に
小さなテーパー角度を有する薄膜（ＴａＮ膜）のためエ
ッチングレートが速いエッチング条件で処理するとゲー
ト電極（ＴａＮ膜）はすべてエッチングされてしまう可
能性がある。

【０２６０】本実施例では第４のドライエッチングに平
行平板型ＲＩＥ方式のドライエッチング装置を用いて、
チャンバー圧力を６．７Ｐａ、ＲＦ電力を８００Ｗとし
て、ガスはＣＨＦ₃を３５ｓｃｃｍ流入してエッチング
した。なお、ここではＲＩＥ方式のドライエッチング装
置を用いたが特に限定されず、ＩＣＰ方式のドライエッ
チング装置を用いてもよい。

【０２６１】この時第４のドライエッチングにより第３
の形状のゲート電極９０５Ｃと重ならない領域のゲート
絶縁膜９０４Ｃはほとんどエッチングされるが、もしす
べてのゲート絶縁膜がエッチングされたとしても半導体
装置を製造する上で問題はない。その理由はエッチング
ガスにＣＨＦ₃を用いていることから半導体層であるシ
リコンに対してゲート絶縁膜を選択的にエッチングが可
能であること。また、中間配線と半導体層を接続するた
めのコンタクトホールを形成する際にも実施例１におけ
る第１の層間絶縁膜である酸化窒化シリコンをエッチン
グする際、ＣＨＦ₃など半導体層のシリコンと選択的に
エッチングが行える条件で行えばよいからである。

【０２６２】また、上記のようなＣＨＦ₃によるエッチ
ングではＴａＮ膜のエッチング量が不足する場合、Ｃｌ
₂及びＣＦ₄、あるいはＣｌ₂、ＣＦ₄及びＯ₂をエッチン
グガスに用いて５〜２０秒程度エッチングし、予めＴａ
Ｎ膜をエッチングしてからＣＨＦ₃を用いてエッチング
しても良い。

【０２６３】第４のドライエッチングの後にフォトレジ
スト９０７を除去する。

【０２６４】本実施例を前記実施例１に適応すること
で、実施例1と同じく５枚のマスク枚数でＬ_off領域及び
Ｌ_ov領域を有する半導体装置を作製することができ、Ｌ
_off領域とＬ_ov領域の不純物濃度が同等な半導体装置を
作製することができる。

【０２６５】ここでは、窒化タンタルを下層とし、タン
グステンを上層としたゲート電極構造を例に説明した
が、このゲート構造に限定されず、タングステン、タン
タル、チタン、モリブデン、銀、銅等から選ばれた元
素、あるいは前記元素を成分とする窒化物、あるいは前
記元素を組み合わせた合金を適宜選択して積層すればよ
い。

【０２６６】[実施例４]本実施例では、実施例３におい
てドライエッチングにてゲート電極を形成する際に、エ
ッチングガスにＳＦ₆を用いてゲート絶縁膜に対し、よ
り高い選択比を得る方法を図９を用いて説明する。な
お、本実施例ではゲート電極を形成する工程以外は実施
例３あるいは実施例１とまったく一緒なので、表記しな
い。

【０２６７】実施例３のようにガラス基板９０１上に絶
縁膜９０２、結晶構造を有する島状の半導体層９０３、
ゲート絶縁膜９０４、第１の導電膜９０５、第２の導電
膜９０６を形成し、フォトレジストからなるマスク９０
７を形成する。

【０２６８】なお、実施例３と同様に下層に設けられる
ゲート電極にはＴａＮ膜を、上層に設けられるゲート電
極にはＷ膜を用いた。また、実施例３と同様にゲート電
極のドライエッチングにはＩＣＰ方式のドライエッチン
グ装置を用いた。

【０２６９】第１のドライエッチングを行う。ガスはＣ
ｌ₂、ＣＦ₄及びＯ₂を用いて、ＩＣＰ電力を５００Ｗ、
バイアス電力を１５０Ｗ、エッチングチャンバー圧力を
１．０Ｐａとし、ガス流量はそれぞれＣｌ₂を２５ｓｃ
ｃｍ，ＣＦ₄を２５ｓｃｃｍ，Ｏ₂を１０ｓｃｃｍでエッ
チングする。

【０２７０】この時、ゲート電極（Ｗ膜）が選択的にエ
ッチングされ、端部にはテーパー角度２６°のテーパー
形状が形成された第１の形状のゲート電極９０６Ａが形
成される。第１の導電膜（ＴａＮ膜）はゲート電極（Ｗ
膜）のオーバーエッチングにより１３〜１４ｎｍ程度エ
ッチングされるが基板全面に残っており、第１の導電膜
（ＴａＮ膜）９０５Ａが形成される。

【０２７１】この時、ゲート絶縁膜は第１の導電膜（Ｔ
ａＮ膜）９０５Ａが基板全面に残っているためエッチン
グされず、第１の形状のゲート絶縁膜９０４Ａが形成さ
れている

【０２７２】なお、第１のドライエッチングにおいては
エッチングガスにＣｌ₂、ＳＦ₆、Ｏ ₂を用いてもよい。

【０２７３】続けて、レジストマスクを除去せずに第２
のドライエッチングを行う。ガスはＣｌ₂及びＳＦ₆を用
いて、ＩＣＰ電力を５００Ｗ、バイアス電力を１０Ｗ、
エッチングチャンバー圧力を１．３Ｐａとして、ガス流
量をそれぞれＣｌ₂を１０ｓｃｃｍ，ＳＦ₆を５０ｓｃｃ
ｍとした。第１の導電膜９０５Ａ及び第１の形状のゲー
ト電極９０６Ｂを同時にエッチングして第２の形状のゲ
ート電極９０５Ｂ及びゲート電極９０６Ｂを形成する。

【０２７４】この時、第１の形状のゲート電極（Ｗ膜）
の外側に位置する第１の導電膜９０５Ａは約８秒でエッ
チングされる。その後、ＴａＮ膜のエッチング残渣を完
全に除去する為に１５秒程度のオーバーエッチングを行
う。前記オーバーエッチングにより、前記ゲート電極９
０５Ａの下層に位置するゲート絶縁膜９０４Ａは３．２
ｎｍ程度エッチングされ、第２の形状のゲート絶縁膜９
０４Ｂが形成される。

【０２７５】次に、第２のドーピングを行う。なお第１
のドーピングは半導体層の形成後にＴＦＴの閾値特性を
制御するためチャネル領域に行われたドーピングとす
る。

【０２７６】ｎ型を付与する不純物をドーピングするこ
とで半導体層９０８にはソース領域あるいはドレイン領
域が形成される。本実施例では不純物にリンを選び、ド
ーズ量１．５×１０¹⁵ atoms/cm²、加速電圧８０ｋＶに
てドーピングした。

【０２７７】次に、第３のドライエッチングを行う。こ
こでもＩＣＰ方式ドライエッチング装置を用い、レジス
トマスクを除去せずに行う。ガスはＣｌ₂、ＳＦ₆及びＯ
₂を用いて、ＩＣＰ電力を５００Ｗ、バイアス電力を１
０Ｗ、エッチングチャンバー圧力を１．３Ｐａとして、
ガス流量はそれぞれＣｌ₂を２０ｓｃｃｍ、ＳＦ₆を２０
ｓｃｃｍ及びＯ₂を２０ｓｃｃｍとした。

【０２７８】第1のドライエッチングよりも小さなバイ
アス電力で処理することで、ゲート電極（Ｗ膜）が選択
的にエッチングされ第１及び第２の形状で得られたテー
パー形状よりも大きな角度を有する第３の形状のゲート
電極９０６Ｃが形成される。

【０２７９】ゲート電極（ＴａＮ膜）はほとんどエッチ
ングされずに残っているが、ゲート電極（Ｗ膜）がチャ
ネル長方向にエッチングされるにつれて露出するゲート
電極（ＴａＮ膜）は端部から徐々にエッチングされ、５
°未満の非常に小さなテーパー角度を有する第３の形状
９０５Ｃが形成される。

【０２８０】この時、第２の形状のゲート電極（ＴａＮ
膜）の外側に位置する第２の形状のゲート絶縁膜９０４
Ｂは約３７．３ｎｍエッチングされ、第３の形状のゲー
ト絶縁膜９０４Ｃが形成される。ここまでのエッチング
によりゲート絶縁膜は４０．５ｎｍエッチングされる。

【０２８１】実施例３において、第１、第２及び第３の
ドライエッチングによりゲート絶縁膜は約６４．４ｎｍ
エッチングされていたが本実施例のようにエッチングガ
スにＳＦ₆を用いることでゲート絶縁膜のエッチング量
を約４２％減少させることができた。

【０２８２】次に、第３のドーピングを行う。第３の形
状のゲート電極９０６Ｃをマスクに用いて、ゲート電極
（Ｗ膜）と重ならず、ゲート電極（ＴａＮ膜）と重なる
半導体層９０９にゲート電極９０５Ｃを突き抜けるよう
にｎ型を付与する不純物をドーピングする。

【０２８３】第３の形状のゲート電極９０５Ｃの端部は
５°未満の非常に小さなテーパー角度を有しており、そ
の膜厚は分布を持っている。前記膜厚分布に従い第３の
ドーピングでの半導体層の不純物濃度にもわずかな分布
が生じるが、前記実施例１の時に生じたＬ_off領域及び
Ｌ_ov領域の不純物濃度差より小さくなる。

【０２８４】本実施例では、リンを不純物に選び、ドー
ズ量３．５×１０¹² atoms/cm²、加速電圧を９０ｋＶと
することで半導体層９０９にはソース領域及びドレイン
領域９０８よりも不純物濃度が低いｎ型のＬＤＤ領域９
０９が形成される。

【０２８５】次に、第４のドライエッチングを行う。第
３の形状のゲート電極９０５Ｃをエッチングして第４の
形状のゲート電極９０５Ｄを形成する。

【０２８６】第３の形状のゲート電極９０５Ｃの端部に
おいてはテーパー形状を有しており、異方性のドライエ
ッチングを行うことで第３の形状のゲート電極（ＴａＮ
膜）の端部から第３の形状のゲート電極９０６Ｃと重な
る位置に向かって徐々にエッチングされ、第４の形状の
ゲート電極９０５Ｄの幅は第３の形状のゲート電極９０
５Ｃよりも細い形状となる。

【０２８７】第３の形状のゲート電極９０５Ｃと重なっ
ていたＬＤＤ領域９０９の一部は第４のドライエッチン
グにより第４の形状のゲート電極（ＴａＮ膜）の外側に
位置するようになる。そのため前記ＬＤＤ領域９０９は
Ｌ_off領域９１０及びＬ_ov領域９１１となる。

【０２８８】ただし、ゲート電極９０５Ｃは非常に小さ
なテーパー角度を有する薄膜（ＴａＮ膜）のためエッチ
ングレートが速いエッチング条件で処理するとゲート電
極９０５Ｃはすべてエッチングされてしまう可能性があ
る。

【０２８９】本実施例では、第４のドライエッチングに
平行平板型ＲＩＥ方式のドライエッチング装置を用い
て、チャンバー圧力を６．７Ｐａ、ＲＦ電力を８００Ｗ
として、ガスはＣＨＦ₃を３５ｓｃｃｍ流入してエッチ
ングした。

【０２９０】この時、第４のドライエッチングにより第
３の形状のゲート電極９０５Ｃと重ならない領域のゲー
ト絶縁膜９０４Ｃはほとんどエッチングされるが、もし
すべてのゲート絶縁膜がエッチングされたとしても半導
体装置を製造する上で問題はない。その理由はエッチン
グガスにＣＨＦ₃を用いていることから半導体層（シリ
コン）に対してゲート絶縁膜を選択的にエッチングが可
能であるからである。また、中間配線と半導体層を接続
するためのコンタクトホールを形成する際にも実施例１
における第１の層間絶縁膜である酸化窒化シリコンをエ
ッチングする際、ＣＨＦ₃などを用い、半導体層（シリ
コン）と選択的にエッチングが行える条件で行えばよい
からである。

【０２９１】また、上記のようなＣＨＦ₃によるエッチ
ングではＴａＮ膜のエッチング量が不足する場合、Ｃｌ
₂及びＣＦ₄、あるいはＣｌ₂、ＣＦ₄及びＯ₂を用いて５
〜２０秒程度エッチングし、予めＴａＮ膜をエッチング
してからＣＨＦ₃を用いてエッチングしても良い。

【０２９２】また、ＣＦ₄の代わりにＳＦ₆を用いてエッ
チングしても良い。

【０２９３】第４のドライエッチングの後にフォトレジ
スト９０７を除去する。

【０２９４】以上の方法を用いることで、実施例３と同
様のゲート電極の形状を形成することができ、第３のド
ライエッチング終了時のゲート絶縁膜のエッチング量は
４０．５ｎｍに抑えることができた。

【０２９５】ここでは、窒化タンタルを下層とし、タン
グステンを上層としたゲート電極構造を例に説明した
が、このゲート構造に限定されず、タングステン、タン
タル、チタン、モリブデン、銀、銅等から選ばれた元
素、あるいは前記元素を成分とする窒化物、あるいは前
記元素を組み合わせた合金を適宜選択して積層すればよ
い。

【０２９６】[実施例５]上記各実施例１または実施例２
を実施して形成されたＴＦＴは様々な電気光学装置（ア
クティブマトリクス型液晶ディスプレイ、アクティブマ
トリクス型ＥＬディスプレイ、アクティブマトリクス型
ＥＣディスプレイ）に用いることができる。即ち、それ
ら電気光学装置を表示部に組み込んだ電子機器全てに本
発明を実施できる。

【０２９７】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター、ヘッドマウント
ディスプレイ（ゴーグル型ディスプレイ）、カーナビゲ
ーション、カーステレオ、パーソナルコンピュータ、携
帯情報端末（モバイルコンピュータ、携帯電話または電
子書籍等）などが挙げられる。それらの一例を図１０、
図１１及び図１２に示す。

【０２９８】図１０（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示部２０
０３、キーボード２００４等を含む。本発明を表示部２
００３に適用することができる。

【０２９９】図１０（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。本発明を表示部２１０２に適用することが
できる。

【０３００】図１０（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５等を含む。本発明は表示部２２０５に適用
できる。

【０３０１】図１０（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示部２３０２、アーム部２３０
３等を含む。本発明は表示部２３０２に適用することが
できる。

【０３０２】図１０（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。本発明は表示部２４０２に適用
することができる。

【０３０３】図１０（Ｆ）はデジタルカメラであり、本
体２５０１、表示部２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）等を含む。本発
明を表示部２５０２に適用することができる。

【０３０４】図１１（Ａ）はフロント型プロジェクター
であり、投射装置２６０１、スクリーン２６０２等を含
む。本発明は投射装置２６０１の一部を構成する液晶表
示装置２８０８やその他の駆動回路に適用することがで
きる。

【０３０５】図１１（Ｂ）はリア型プロジェクターであ
り、本体２７０１、投射装置２７０２、ミラー２７０
３、スクリーン２７０４等を含む。本発明は投射装置２
７０２の一部を構成する液晶表示装置２８０８やその他
の駆動回路に適用することができる。

【０３０６】なお、図１１（Ｃ）は、図１１（Ａ）及び
図１１（Ｂ）中における投射装置２６０１、２７０２の
構造の一例を示した図である。投射装置２６０１、２７
０２は、光源光学系２８０１、ミラー２８０２、２８０
４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶表示装置２８０８、位相差板２８０
９、投射光学系２８１０で構成される。投射光学系２８
１０は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図１１（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。

【０３０７】また、図１１（Ｄ）は、図１１（Ｃ）中に
おける光源光学系２８０１の構造の一例を示した図であ
る。本実施例では、光源光学系２８０１は、リフレクタ
ー２８１１、光源２８１２、レンズアレイ２８１３、２
８１４、偏光変換素子２８１５、集光レンズ２８１６で
構成される。なお、図１１（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。

【０３０８】ただし、図１１に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の電気光学装置及びＥＬ表示装置での適用
例は図示していない。

【０３０９】図１２（Ａ）は携帯電話であり、本体２９
０１、音声出力部２９０２、音声入力部２９０３、表示
部２９０４、操作スイッチ２９０５、アンテナ２９０６
等を含む。本発明を表示部２９０４に適用することがで
きる。

【０３１０】図１２（Ｂ）は携帯書籍（電子書籍）であ
り、本体３００１、表示部３００２、３００３、記憶媒
体３００４、操作スイッチ３００５、アンテナ３００６
等を含む。本発明は表示部３００２、３００３に適用す
ることができる。

【０３１１】図１２（Ｃ）はディスプレイであり、本体
３１０１、支持台３１０２、表示部３１０３等を含む。
本発明は表示部３１０３に適用することができる。本発
明は特に大画面化した場合、例えば、対角１０インチ以
上（特に３０インチ以上）のディスプレイにも適用でき
る。

【０３１２】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。また、本実施例の電子機器は実施例１または実施例
２のどのような組み合わせからなる構成を用いても実現
することができる。

【０３１３】

【発明の効果】本発明を用いることでＧＯＬＤ構造を有
するＴＦＴを自己整合的に作製でき、マスク枚数及び製
造工程数を削減できる。このＴＦＴを備えた半導体装置
の特性は向上し、製造コストの削減、製造に要する時間
の短縮及び歩留まりの改善が可能となる。

【０３１４】また、本発明により、ＧＯＬＤ構造のｎチ
ャネル型ＴＦＴ及びｐチャネル型ＴＦＴを５枚のマスク
枚数により製造できる。

【図面の簡単な説明】

【図１】Ｗ膜及びＴａＮ膜のエッチング特性を示す
図である。

【図２】エッチング前後のゲート電極を観察した写
真図である。

【図３】ゲート電極のエッチング工程及びドーピン
グ工程を示す図である。

【図４】エッチング条件によるＬＤＤ領域の長さを
示すグラフである。

【図５】ＡＭ−ＬＣＤの作製工程を示す図である。

【図６】ＡＭ−ＬＣＤの作製工程を示す図である。

【図７】ＡＭ−ＬＣＤの作製工程を示す図である。

【図８】反射型液晶表示装置の断面構造図である。

【図９】ゲート電極のエッチング工程及びドーピン
グ工程を示す図である。

【図１０】電子機器の一例を示す図。

【図１１】電子機器の一例を示す図。

【図１２】電子機器の一例を示す図。

フロントページの続きＦターム(参考） 4M104 AA09 BB04 BB08 BB14 BB16 BB17 BB30 BB31 BB32 BB33 CC05 DD65 DD67 FF06 FF13 GG09 5F004 AA03 BA20 CA02 CA03 DA01 DA04 DA11 DA17 DA18 DA26 DB10 DB12 EB02 5F110 AA16 BB02 BB04 CC02 DD01 DD02 DD03 DD05 DD13 DD14 DD15 DD17 EE01 EE02 EE04 EE06 EE23 EE44 EE45 FF01 FF02 FF03 FF04 FF09 FF12 FF28 FF30 GG01 GG02 GG13 GG22 GG25 GG32 GG34 GG43 GG45 GG52 HJ01 HJ04 HJ13 HJ23 HL04 HL06 HL11 HL14 HL23 HM15 NN03 NN04 NN22 NN27 NN34 NN35 NN36 NN73 PP01 PP03 PP10 PP29 PP34 PP35 QQ04 QQ09 QQ11 QQ19 QQ24 QQ25

Claims

【特許請求の範囲】

【請求項１】半導体層を形成する第１の工程と、前記半導体層上にゲート絶縁膜を形成する第２の工程
と、前記ゲート絶縁膜上に第１の導電膜を形成する第３の工
程と、前記第１の導電膜上に第２の導電膜を形成する第４の工
程と、前記第２の導電膜及び前記第１の導電膜に対してドライ
エッチングを１回または複数回行い第１の形状のゲート
電極を形成する第５の工程と、前記半導体層に第１の不純物領域を形成する第６の工程
と、前記第１の形状のゲート電極に対してドライエッチング
を行い第２の形状のゲート電極を形成する第７の工程
と、前記第２の形状のゲート電極を構成する第２の導電
膜に対して選択的にドライエッチングを行い第３の形状
のゲート電極を形成する第８の工程と、前記半導体層に
第２の不純物領域を形成する第９の工程と、を含むこと
を特徴とする半導体装置の作製方法。
【請求項２】請求項１において、前記第１の導電膜及び
前記第２の導電膜は、タングステン、タンタル、チタ
ン、モリブデンから選ばれた高融点金属を主成分とする
材質、またはこれら金属を含む合金、またはこれら金属
を主成分とする窒化物、から選ばれた材質であることを
特徴とする半導体装置の作製方法。
【請求項３】請求項１または請求項２において、前記第
５の工程におけるドライエッチングでは、塩素系ガス及
びフッ素系ガス、若しくは塩素系ガス及びフッ素系ガス
及びＯ₂を用いて第１の形状のゲート電極を形成するこ
とを特徴とする半導体装置の作製方法。
【請求項４】請求項１乃至３のいずれか一において、前
記第７の工程におけるドライエッチングでは、塩素系ガ
ス及びフッ素系ガスを用いて第２の形状のゲート電極を
形成することを特徴とする半導体装置の作製方法。
【請求項５】請求項１乃至４のいずれか一において、前
記第８の工程におけるドライエッチングでは、塩素系ガ
ス及びフッ素系ガス及びＯ₂を用いて第３の形状のゲー
ト電極を形成することを特徴とする半導体装置の作製方
法。
【請求項６】請求項１乃至５のいずれか一に記載の前記
第９の工程は、前記第２の形状のゲート電極を構成する
前記第１の導電膜及び前記ゲート絶縁膜を通過するよう
に不純物元素をドーピングすることで前記半導体層に前
記第２の不純物領域を形成することを特徴とする半導体
装置の作製方法。
【請求項７】請求項１乃至６のいずれか一項に記載の第
９の工程は、前記第３の形状のゲート電極の外側に位置
する半導体層及び第３の形状のゲート電極と重なる半導
体層に同時に不純物領域を形成することを特徴とする半
導体装置の作製方法。
【請求項８】半導体層を形成する第１の工程と、前記半導体層上にゲート絶縁膜を形成する第２の工程
と、前記ゲート絶縁膜上に第１の導電膜を形成する第３の工
程と、前記第１の導電膜上に第２の導電膜を形成する第４の工
程と、前記第２の導電膜及び前記第１の導電膜に対してドライ
エッチングを１回または複数回行い第１の形状のゲート
電極を形成する第５の工程と、前記半導体層に第１の不純物領域を形成する第６の工程
と、前記第１の形状のゲート電極を構成する第２の導電膜に
対して選択的にドライエッチングを行い第２の形状のゲ
ート電極を形成する第７の工程と、前記半導体層に第２
の不純物領域を形成する第８の工程と、前記第２の形状
のゲート電極を構成する第１の導電膜に対して選択的に
ドライエッチングを行い第３の形状のゲート電極を形成
する第９の工程と、を含むことを特徴とする半導体装置
の作製方法。
【請求項９】請求項８において、前記第１の導電膜及び
前記第２の導電膜は、タングステン、タンタル、チタ
ン、モリブデンから選ばれた高融点金属を主成分とする
材質、またはこれら金属を含む合金、またはこれら金属
を主成分とする窒化物、から選ばれた材質であることを
特徴とする半導体装置の作製方法。
【請求項１０】請求項８または請求項９において、前記
第５の工程におけるドライエッチングでは、塩素系ガス
及びフッ素系ガス、若しくは、塩素系ガス及びフッ素系
ガス及びＯ₂を用いて第１の形状のゲート電極を形成す
ることを特徴とする半導体装置の作製方法。
【請求項１１】請求項８乃至１０のいずれか一におい
て、前記第７の工程におけるドライエッチングでは、塩
素系ガス及びフッ素系ガス及びＯ₂を用いて第２の形状
のゲート電極を形成することを特徴とする半導体装置の
作製方法。
【請求項１２】請求項８乃至１１のいずれか一におい
て、前記第９の工程におけるドライエッチングでは、塩
素系ガス及びフッ素系ガス、塩素系ガス及びフッ素系ガ
ス及びＯ ₂、ＣＨＦ₃、Ｃ₄Ｆ₈の中から選ばれたガスを用
いて第３の形状のゲート電極を形成することを特徴とす
る半導体装置の作製方法。
【請求項１３】請求項８乃至１２のいずれか一における
前記第８の工程は、前記第２の形状のゲート電極を構成
する前記第１の導電膜及びゲート絶縁膜を通過するよう
に不純物元素をドーピングすることで前記半導体層に前
記第２の不純物領域を形成することを特徴とする半導体
装置の作製方法。
【請求項１４】絶縁表面上に形成された半導体層と、該
半導体層上に形成された絶縁膜と、該絶縁膜上に形成さ
れたゲート電極とを含む半導体装置の作製方法であっ
て、絶縁表面上に半導体層を形成する第１の工程と、前記半導体層上に絶縁膜を形成する第２の工程と、前記絶縁膜上に、第１の導電層と、前記第１の導電層の
端部におけるテーパー角度より大きいテーパー角度を端
部に有する第２の導電層との積層からなるゲート電極を
形成する第３の工程を含むことを特徴とする半導体装置
の作製方法。
【請求項１５】請求項１４において、前記半導体層の端
部は、テーパー形状とすることを特徴とする半導体装置
の作製方法。
【請求項１６】請求項１４または請求項１５において、
第２の導電層の幅は、第１の導電層の幅より狭いことを
特徴とする半導体装置の作製方法。
【請求項１７】請求項１４乃至１６のいずれか一におい
て、前記第３の工程は、塩素系ガス及びフッ素系ガス、
若しくは、前記塩素系ガス及び前記フッ素系ガス及びＯ
₂を用いてドライエッチングを行った後、塩素系ガス及
びフッ素系ガス及びＯ₂を用いてドライエッチングを行
うことでゲート電極を形成することを特徴とする半導体
装置の作製方法。
【請求項１８】請求項１乃至１７のいずれか一におい
て、前記塩素系ガスは、Ｃｌ₂、ＢＣｌ₃、ＳｉＣｌ₄、
ＣＣｌ₄から選ばれたガスであることを特徴とする半導
体装置の作製方法。
【請求項１９】請求項１乃至１８のいずれか一におい
て、前記フッ素系ガスは、ＣＦ₄、ＳＦ₆、ＮＦ₃から選
ばれたガスであることを特徴とする半導体装置の作製方
法。
【請求項２０】絶縁表面上に形成された半導体層と、該
半導体層上に形成された絶縁膜と、該絶縁膜上に形成さ
れたゲート電極とを含む半導体装置であって、前記ゲート電極は、第１の導電層を下層とし、前記第１
の導電層の端部におけるテーパー角度より大きいテーパ
ー角度を端部に有する第２の導電層を上層とする積層構
造を有し、前記半導体層は、前記第２の導電層と重なるチャネル形
成領域と、前記第１の導電層と重なるＬＤＤ領域と、ソ
ース領域及びドレイン領域とを有していることを特徴と
する半導体装置。
【請求項２１】請求項２０において、前記半導体層の端
部はテーパー形状であることを特徴とする半導体装置。
【請求項２２】請求項２０または請求項２１において、
前記半導体層の端部は、前記ゲート電極と前記半導体層
との間に設けられた絶縁膜に覆われていることを特徴と
する半導体装置。
【請求項２３】請求項２２において、前記絶縁膜のう
ち、ゲート電極近傍は、テーパー形状を有していること
を特徴とする半導体装置。