JP2004252902A - 電源電圧低減方法および電源電圧低減手段、およびｃｃｄ駆動手段 - Google Patents
電源電圧低減方法および電源電圧低減手段、およびｃｃｄ駆動手段 Download PDFInfo
- Publication number
- JP2004252902A JP2004252902A JP2003045071A JP2003045071A JP2004252902A JP 2004252902 A JP2004252902 A JP 2004252902A JP 2003045071 A JP2003045071 A JP 2003045071A JP 2003045071 A JP2003045071 A JP 2003045071A JP 2004252902 A JP2004252902 A JP 2004252902A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- predetermined
- switching element
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
Abstract
【課題】電子機器に所定の故障が発生したとき、所定回路を保護するために、三端子レギュレータから該回路に入る電流を低減する電源電圧低減方法および手段であって、通常使用時に発生する電圧降下等の問題が防止可能であり、さらに、電源電圧を低減することにより所定回路を保護することが可能なものを提供することである。
【解決手段】所定回路に電源電圧を供給する三端子レギュレータの出力電圧設定用端子とグランドを短絡または低抵抗値で接続するように配設されたスイッチング素子をオンにすることによって、三端子レギュレータの出力を所定の設定電圧より低い所定の電圧に低減する構成として、上記問題を解決した。
【選択図】 図２
【解決手段】所定回路に電源電圧を供給する三端子レギュレータの出力電圧設定用端子とグランドを短絡または低抵抗値で接続するように配設されたスイッチング素子をオンにすることによって、三端子レギュレータの出力を所定の設定電圧より低い所定の電圧に低減する構成として、上記問題を解決した。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、電子機器に所定の故障が発生したとき、電子機器に内蔵された所定回路を保護するために、三端子レギュレータから該回路に供給される電源電圧を低減する電源電圧低減方法および電源電圧低減手段、およびＣＣＤを駆動するＣＣＤ駆動手段に関する。
【０００２】
【従来の技術】
従来より、例えば電子内視鏡等の電子機器は、ある種の故障が発生したときに、電子機器に内蔵された回路中の特定の回路（例えば電子内視鏡におけるＣＣＤおよびＣＣＤドライブ回路）を保護するためにこの回路に供給される電源電圧を遮断する電源遮断手段を備えることが望ましい。
【０００３】
従来の電源遮断手段の一例を図３に示す。図３は、電子機器としての電子内視鏡の、ＣＣＤ１１０及びＣＣＤドライブ回路１６０を制御する回路を示したものである。電源１０３から出力された所定の直流電圧はレギュレータ部１２０によって任意の電圧の直流電源電圧に変換され、スイッチング素子１３０に入力する。スイッチング素子１３０は、タイミング発生回路１４０、インバータ１５０及びＣＣＤドライブ回路１６０に向かう電源電圧供給用配線と、レギュレータ部１２０の出力との間に配設されている。スイッチング素子１３０は、ＣＰＵ１７０からの制御信号によって制御され、レギュレータ部１２０からタイミング発生回路１４０、インバータ１５０及びＣＣＤドライブ回路１６０に向かう電流の導通／遮断の制御を行なう。また、タイミング発生回路１４０からＣＣＤドライブ回路１６０へのパルス信号の供給は、インバータ１５０を介して行なわれる。ＣＰＵ１７０は、電子機器に故障が発生したかどうかを判定可能である。電子機器に所定の故障が発生した時は、ＣＰＵ１７０は、スイッチング素子１３０を制御してレギュレータ部１２０からタイミング発生回路１４０、インバータ１５０及びＣＣＤドライブ回路１６０に向かう電源電圧の遮断を行なう。このような機構によって、電子機器に所定の故障が発生したときに、ＣＣＤドライブ回路１６０に入る電源電圧及びパルス信号を遮断する。
【０００４】
上記のように、従来の電源遮断手段は、所定の故障時に保護が行なわれるべき回路に電源電圧を供給する配線に直列にスイッチング素子が配設されているため、通常使用時にスイッチング素子の抵抗による電圧降下が発生し、またスイッチング素子の個々のバラツキにより電源電圧値設定が煩雑化するという問題があった。更に、電流を供給する配線に直列にスイッチング素子が配設されているため、スイッチング素子として高価なパワーデバイスを用いなければならず、コストアップの要因となっていた。
【０００５】
【発明が解決しようとする課題】
上記の問題に鑑み、本発明は、通常使用時に発生する電圧降下等の問題が防止可能であり、さらに、所定の故障が発生した時に電源電圧を低減することにより所定回路を保護することが可能である、電源電圧低減方法及び電源電圧低減手段を提供することを目的とする。また、本発明は、所定の故障発生時にＣＣＤおよびＣＣＤドライブ回路への電源電圧を低減して所定回路を保護することが可能なＣＣＤ駆動手段を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記の目的を達成するために、本発明の電源電圧低減方法は、所定回路に電源電圧を供給する三端子レギュレータの出力電圧設定用端子とグランドを短絡または低抵抗値で接続するように配設されたスイッチング素子をオンにすることによって、三端子レギュレータの出力を所定の設定電圧より低い所定の電圧に低減する。
【０００７】
本発明によれば、スイッチング素子をオンにすることによって、所定回路に供給される電源電圧は、通常使用時に供給される電源電圧よりも低い所定の電圧となる。従って、所定の故障時に三端子レギュレータの出力電圧を所定回路に悪影響を与えない程度の低電圧とすることにより、所定回路を保護することができる。通常使用時はスイッチング素子には通電せずにオフにするため、スイッチング素子による出力電圧設定用端子の電圧変動は発生しないので、出力電圧設定回路による設定通りの電源電圧が得られる。また、三端子レギュレータの出力電圧設定用端子とグランドを短絡または所定の低抵抗値で接続する構成であるため、スイッチング素子のオンオフ制御はグランドを基準に考えればよく、制御が容易である。
【０００８】
また、スイッチング素子をオンにすることによって、前記三端子レギュレータの出力を前記三端子レギュレータの基準電圧値に略等しい電圧に低減してもよい。さらに、所定回路が正常動作しているかどうかを監視し、所定回路が所定の異常動作をしていると判断された場合に、前記スイッチング素子をオンにする構成として、前記所定回路が該異常動作しているときは自動的に所定回路の保護が行われる構成としてもよい。
【０００９】
また、本発明のＣＣＤ駆動手段は、ＣＣＤを駆動するための駆動信号をＣＣＤに入力するＣＣＤドライブ回路と、ＣＣＤドライブ回路を駆動するためのパルス信号を生成してＣＣＤドライブ回路に入力するタイミング発生回路と、出力電圧を任意に設定できるタイプの三端子レギュレータであって、ＣＣＤドライブ回路およびタイミング発生回路の電源に第１の電圧の電流を供給する三端子レギュレータと、三端子レギュレータの出力電圧を第１の電圧に設定するための所定の出力電圧設定回路と、三端子レギュレータの出力電圧設定用端子とグランドを短絡または低抵抗値で接続するように配設されたスイッチング素子と、スイッチング素子のオン／オフを制御する、制御手段と、を有し、制御手段がスイッチング素子をオンにすることによって、三端子レギュレータからＣＣＤドライブ回路および前記タイミング発生回路に供給される電源電圧を第１の電圧よりも低い第２の電圧に低減する。さらに、タイミング発生回路は、タイミング発生回路に入力される電流の電圧が第３の電圧以下であるときに、ＣＣＤドライブ回路に入力するパルス信号をグランドレベルに保つよう構成されており、第３の電圧は第２の電圧以上であり、かつ第１の電圧未満となるように構成しても良い。
【００１０】
本発明のＣＣＤ駆動手段によれば、制御手段がスイッチング素子をオンにすることによって、三端子レギュレータからＣＣＤドライブ回路に供給される電源電圧を第２の電圧に低減可能である。更に、タイミング回路からＣＣＤドライブ回路に入力するパルス信号がグランドレベルに保たれる。従って、本発明のＣＣＤ駆動手段によれば、ＣＣＤおよびＣＣＤドライブ回路を保護することが可能である。
【００１１】
【発明の実施の形態】
本発明の実施の形態の電子内視鏡の構成を図１に示す。本実施形態の電子内視鏡１は、レギュレータ部２０と、タイミング発生回路４０と、インバータ５０と、ＣＣＤ１０と、ＣＣＤドライブ回路６０と、ＣＰＵ７０と、信号処理回路８０と、動作検出回路９０と、を有する。また、電子内視鏡１は、電子内視鏡用プロセッサ２内の電源ユニット３および信号処理回路４と電気的に接続されている。更に、電子内視鏡用プロセッサ２は、信号処理回路４を介してＴＶモニタ５に接続される。
【００１２】
ＣＣＤ１０はＣＣＤドライブ回路６０と接続されており、ＣＣＤドライブ回路６０はＣＣＤドライブ信号をＣＣＤ１０に送信することによってＣＣＤ１０を制御する。電子内視鏡の図示しない照明光学系及び対物光学系の作用によって、ＣＣＤ１０の受光面上で結像した被写体光学像はＣＣＤ１０によって電気信号に変換され、この電気信号は信号処理回路８０に送信される。
【００１３】
信号処理回路８０はこの電気信号を処理して画像信号を生成し、プロセッサ２に送信する。プロセッサ２はこの画像信号を信号処理回路４で処理してＮＴＳＣ信号等の映像信号に変換し、モニタ５に出力する。
【００１４】
また、電源３は、信号処理回路４、信号処理回路８０、レギュレータ部２０、ＣＰＵ７０及び動作検出回路９０に接続され、これらに電力を供給している。レギュレータ部２０はタイミング発生回路４０、インバータ５０、ＣＣＤ１０および動作検出回路９０に任意の電圧値の電源電圧を供給する。
【００１５】
タイミング発生回路４０は、例えば（株）東芝製リニアＣＣＤ用クロックドライバ：ＴＢ６２８０１Ｆのような、ＣＣＤの入力信号用ドライバである。タイミング発生回路４０は、タイミング発生回路４０の入力電流を、パルス信号に変換し、インバータ５０に送出する。インバータ５０は、タイミング発生回路４０から送出されたパルス信号の位相を反転してＣＣＤドライブ回路６０に送出する。なお、本実施形態では、タイミング発生回路４０の出力極性がＣＣＤドライブ回路６０の入力極性とが互いに逆なのでインバータ５０が介在しているが、タイミング発生回路４０の出力極性及びＣＣＤドライブ回路６０の入力極性が合致していればインバータ５０は不要である。
【００１６】
動作検出回路９０は、例えばＣＣＤドライブ回路６０の駆動パルスが周期的に発生しているかどうかを検出する等の手段を用いて、ＣＣＤドライブ回路６０が正常動作しているかどうかを判定する。動作検出回路９０は、この判定結果を常時ＣＰＵ７０に送出している。ＣＰＵ７０は、この判定結果をもとに、ＣＣＤドライブ回路６０が正常動作しているかどうかを判断する。ＣＣＤドライブ回路６０が所定の異常動作をしていると判断された場合は、ＣＰＵ７０は、レギュレータ部２０に内蔵された電源電圧低減手段を制御して、レギュレータ部２０から電源電圧がほとんど出力されないようにし、ＣＣＤドライブ回路６０を保護する。更に、電圧低減によって、ＣＣＤドライバ回路６０が停止するため、ＣＣＤ１０がＣＣＤドライブ回路６０から保護される。
【００１７】
以下、電源電圧低減手段の動作につき説明する。図２は、レギュレータ部２０、タイミング発生回路４０、及びこれらの周辺回路の詳細ブロック図である。図２に示されるように、本実施形態においては、レギュレータＩＣ（三端子レギュレータ）２１の入力端子が電源３と、出力端子がタイミング発生回路４０、インバータ５０およびＣＣＤドライブ回路６０とそれぞれ接続されている。また、レギュレータＩＣ２１の出力端子とＡＤＪ端子（出力電圧設定用端子）とは、第１の抵抗２２ａを介して互いに接続されている。また、レギュレータＩＣ２１のＡＤＪ端子は、第２の抵抗２２ｂを介してグランドに接続されている。すなわち、レギュレータＩＣ２１の出力電圧設定回路は第１の抵抗２２ａ及び第２の抵抗２２ｂで構成される。また、レギュレータＩＣ２１のＡＤＪ端子は、スイッチング素子３０のコレクタにも接続されている。
【００１８】
スイッチング素子３０のベースは所定の抵抗２３を介してＣＰＵ７０の所定の制御信号出力端子に接続されている。また、スイッチング素子３０のエミッタはグランドに接続されている。すなわち、ＣＰＵ７０によりスイッチング素子３０のオン／オフが制御される。
【００１９】
従って、ＣＰＵ７０がスイッチング素子３０のベースに電圧を加えていないときは、スイッチング素子３０がオフになっており、レギュレータＩＣ２１の基準電圧をＶＲＥＦ、ＡＤＪ端子での電流をＩＡＤＪ、第１の抵抗２２ａの大きさをＲ１、第２の抵抗２２ｂの大きさをＲ２とすると、出力端子における電圧ＶＯは、数式１によって算出される。
【００２０】
【数１】
【００２１】
従って、レギュレータ部２０によって、出力端子における電圧ＶＯをＲ１、Ｒ２、およびＶＲＥＦで決まる所定値に保持することが可能である。なお、Ｒ１、Ｒ２の大きさは、後述のスイッチング素子３０をオンした時の内部抵抗の値より十分大きな値とする。
【００２２】
一方、ＣＰＵ７０がスイッチング素子３０のベースに所定電圧を加え、スイッチング素子３０をオンすると、等価的にスイッチング素子３０をオンした時の内部抵抗が第２の抵抗２２ｂに並列に配設される。この時、前述のように、スイッチング素子３０をオンした時の内部抵抗の値は第２の抵抗２２ｂよりも十分小さいので、レギュレータＩＣ２１のＡＤＪ端子からの電流ＩＡＤＪはほとんどスイッチング素子３０に向かうようになる。従って、出力端子における電圧ＶＯは、スイッチング素子３０と第２の抵抗２２ｂとの合成抵抗値ＲＭを用いて、数２によって算出される。なお、ＲＭ＜Ｒ２なので、数式２で求められる電圧ＶＯの値は数式１で求められる電圧ＶＯの値よりも小さくなる。
【００２３】
【数２】
【００２４】
ここで、スイッチング素子３０をオンした時の内部抵抗の値及び電流ＩＡＤＪはきわめて小さいため、ＲＭ／Ｒ１≒０及びＲＭ×ＩＡＤＪ≒０となり、ＶＯ≒ＶＲＥＦとなる。ＶＲＥＦの値はレギュレータの種類によって異なるが、例えば新日本無線（株）製正出力三端子レギュレータ：ＮＪＭ３１７の場合は、ＶＲＥＦを１．２５Ｖ（標準）に設定可能である。本実施形態においては、ＶＲＥＦはインバータ５０やＣＣＤドライブ回路６０の動作可能電源電圧よりも極めて低く設定されているため、ＣＣＤ１０及びＣＣＤドライブ回路６０への電源入力は事実上遮断される。本実施形態においては、スイッチング素子３０のエミッタはグランドに接続されているので、スイッチング素子３０のオンオフ制御はグランドを基準に考えればよく、制御が容易である。
【００２５】
タイミング発生回路４０は、電源投入時の誤動作を防ぐため、回路素子４１が設けられ、タイミング発生回路４０へ入力される電源電圧が所定の閾値未満であれば、出力電流の電圧が論理信号の入力如何に関わらずグランドレベルに保たれるようになっている。すなわち、タイミング発生回路４０の動作可能電源電圧はこの所定の閾値よりも大きい電圧である。本実施形態においては、この所定の閾値がＶＲＥＦよりも大きい値に設定されている。
【００２６】
上記構成において、スイッチング素子３０がオフのときは、数式１によって求められる電圧ＶＯがＣＣＤドライブ回路６０、インバータ５０およびタイミング発生回路４０の電源に入力され、インバータ５０はＣＣＤドライブ回路駆動用のパルス信号を出力する。このときは、スイッチング素子３０には通電していないため、スイッチング素子３０によるレギュレータ部２０の出力電圧の設定値に対する変動は発生しない。
【００２７】
一方、このときに、ＣＣＤドライブ回路６０が所定の誤動作を起こすと、ＣＰＵ７０はスイッチング素子３０を制御してスイッチング素子３０をオンにする。スイッチング素子３０がオンになると、レギュレータ部２０が出力する数式２によって求められる電圧ＶＯはおおよそＶＲＥＦとなり、タイミング発生回路４０、インバータ５０及びＣＣＤドライブ回路６０への電源入力は事実上遮断され、ＣＣＤドライバ回路６０及びＣＣＤ１０が保護される。
【００２８】なお、本実施形態において、第１及び第２の抵抗Ｒ１、Ｒ２の大きさはスイッチング素子３０をオンした時の内部抵抗の値より十分大きな値としてタイミング発生回路４０、インバータ５０及びＣＣＤドライブ回路６０への電源電圧ＶＯをほぼＶＲＥＦに定めたが、これに限ることなく、スイッチング素子３０がオフになったときに数式１により求められる電圧ＶＯが、タイミング発生回路４０、インバータ５０及びＣＣＤドライブ回路６０の動作可能電源電圧より十分大きな値となると共に、スイッチング素子３０がオンになったときに数２により求められる電圧ＶＯがタイミング発生回路４０、インバータ５０及びＣＣＤドライブ回路６０の動作可能電源電圧より小さな任意の値となるように、第１及び第２の抵抗Ｒ１、Ｒ２の大きさを適宜定めればよい。
【００２９】
また、スイッチング素子３０がオンになるとレギュレータ部２０が出力する電源電圧は前述の所定の閾値よりも小さい値となるので、タイミング発生回路４０の出力電流の電圧がグランドレベルに固定される。従って、タイミング発生回路４０のＨＩ出力のＣＣＤドライブ回路６０への回り込み、つまりラッチアップによる消費電力の過剰な消費、故障、発火を防止可能である。
【００３０】
【発明の効果】
以上のように、本発明によれば、スイッチング素子をオンにすることによって、所定回路に供給される電源電圧は、通常使用時に供給される電源電圧よりも低い所定の電圧となる。従って、所定の故障時に三端子レギュレータの基準電圧を所定回路に悪影響を与えない程度の低電圧とすることにより、所定回路を保護することができる。通常使用時はスイッチング素子には通電せずにオフにするため、スイッチング素子による出力電圧設定用端子の電圧変動は発生しないので、出力電圧設定回路による設定通りの電源電圧が得られる。また、三端子レギュレータの出力電圧設定用端子とグランドを短絡または低抵抗値で接続する構成であるため、スイッチング素子のオンオフ制御はグランドを基準に考えればよく、制御が容易である。
【図面の簡単な説明】
【図１】本発明の実施の形態の電子内視鏡の構成を示すブロック図である。
【図２】本発明の実施の形態のレギュレータ部、タイミング発生回路、及びこれらの周辺回路の詳細ブロック図である。
【図３】従来の電源遮断手段の一例における、電子内視鏡のＣＣＤドライブ回路を制御する回路を示したものである。
【符号の説明】
１ 電子内視鏡
２ 電子内視鏡用プロセッサ
３ 電源
１０ ＣＣＤ
２０ レギュレータ部
２１ レギュレータＩＣ（三端子レギュレータ）
２２ａ 第１の抵抗
２２ｂ 第２の抵抗
３０ スイッチング素子
４０ タイミング発生回路
５０ インバータ
６０ ＣＣＤドライブ回路
７０ ＣＰＵ
８０ 信号処理回路
９０ 動作検出回路
【発明の属する技術分野】
本発明は、電子機器に所定の故障が発生したとき、電子機器に内蔵された所定回路を保護するために、三端子レギュレータから該回路に供給される電源電圧を低減する電源電圧低減方法および電源電圧低減手段、およびＣＣＤを駆動するＣＣＤ駆動手段に関する。
【０００２】
【従来の技術】
従来より、例えば電子内視鏡等の電子機器は、ある種の故障が発生したときに、電子機器に内蔵された回路中の特定の回路（例えば電子内視鏡におけるＣＣＤおよびＣＣＤドライブ回路）を保護するためにこの回路に供給される電源電圧を遮断する電源遮断手段を備えることが望ましい。
【０００３】
従来の電源遮断手段の一例を図３に示す。図３は、電子機器としての電子内視鏡の、ＣＣＤ１１０及びＣＣＤドライブ回路１６０を制御する回路を示したものである。電源１０３から出力された所定の直流電圧はレギュレータ部１２０によって任意の電圧の直流電源電圧に変換され、スイッチング素子１３０に入力する。スイッチング素子１３０は、タイミング発生回路１４０、インバータ１５０及びＣＣＤドライブ回路１６０に向かう電源電圧供給用配線と、レギュレータ部１２０の出力との間に配設されている。スイッチング素子１３０は、ＣＰＵ１７０からの制御信号によって制御され、レギュレータ部１２０からタイミング発生回路１４０、インバータ１５０及びＣＣＤドライブ回路１６０に向かう電流の導通／遮断の制御を行なう。また、タイミング発生回路１４０からＣＣＤドライブ回路１６０へのパルス信号の供給は、インバータ１５０を介して行なわれる。ＣＰＵ１７０は、電子機器に故障が発生したかどうかを判定可能である。電子機器に所定の故障が発生した時は、ＣＰＵ１７０は、スイッチング素子１３０を制御してレギュレータ部１２０からタイミング発生回路１４０、インバータ１５０及びＣＣＤドライブ回路１６０に向かう電源電圧の遮断を行なう。このような機構によって、電子機器に所定の故障が発生したときに、ＣＣＤドライブ回路１６０に入る電源電圧及びパルス信号を遮断する。
【０００４】
上記のように、従来の電源遮断手段は、所定の故障時に保護が行なわれるべき回路に電源電圧を供給する配線に直列にスイッチング素子が配設されているため、通常使用時にスイッチング素子の抵抗による電圧降下が発生し、またスイッチング素子の個々のバラツキにより電源電圧値設定が煩雑化するという問題があった。更に、電流を供給する配線に直列にスイッチング素子が配設されているため、スイッチング素子として高価なパワーデバイスを用いなければならず、コストアップの要因となっていた。
【０００５】
【発明が解決しようとする課題】
上記の問題に鑑み、本発明は、通常使用時に発生する電圧降下等の問題が防止可能であり、さらに、所定の故障が発生した時に電源電圧を低減することにより所定回路を保護することが可能である、電源電圧低減方法及び電源電圧低減手段を提供することを目的とする。また、本発明は、所定の故障発生時にＣＣＤおよびＣＣＤドライブ回路への電源電圧を低減して所定回路を保護することが可能なＣＣＤ駆動手段を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記の目的を達成するために、本発明の電源電圧低減方法は、所定回路に電源電圧を供給する三端子レギュレータの出力電圧設定用端子とグランドを短絡または低抵抗値で接続するように配設されたスイッチング素子をオンにすることによって、三端子レギュレータの出力を所定の設定電圧より低い所定の電圧に低減する。
【０００７】
本発明によれば、スイッチング素子をオンにすることによって、所定回路に供給される電源電圧は、通常使用時に供給される電源電圧よりも低い所定の電圧となる。従って、所定の故障時に三端子レギュレータの出力電圧を所定回路に悪影響を与えない程度の低電圧とすることにより、所定回路を保護することができる。通常使用時はスイッチング素子には通電せずにオフにするため、スイッチング素子による出力電圧設定用端子の電圧変動は発生しないので、出力電圧設定回路による設定通りの電源電圧が得られる。また、三端子レギュレータの出力電圧設定用端子とグランドを短絡または所定の低抵抗値で接続する構成であるため、スイッチング素子のオンオフ制御はグランドを基準に考えればよく、制御が容易である。
【０００８】
また、スイッチング素子をオンにすることによって、前記三端子レギュレータの出力を前記三端子レギュレータの基準電圧値に略等しい電圧に低減してもよい。さらに、所定回路が正常動作しているかどうかを監視し、所定回路が所定の異常動作をしていると判断された場合に、前記スイッチング素子をオンにする構成として、前記所定回路が該異常動作しているときは自動的に所定回路の保護が行われる構成としてもよい。
【０００９】
また、本発明のＣＣＤ駆動手段は、ＣＣＤを駆動するための駆動信号をＣＣＤに入力するＣＣＤドライブ回路と、ＣＣＤドライブ回路を駆動するためのパルス信号を生成してＣＣＤドライブ回路に入力するタイミング発生回路と、出力電圧を任意に設定できるタイプの三端子レギュレータであって、ＣＣＤドライブ回路およびタイミング発生回路の電源に第１の電圧の電流を供給する三端子レギュレータと、三端子レギュレータの出力電圧を第１の電圧に設定するための所定の出力電圧設定回路と、三端子レギュレータの出力電圧設定用端子とグランドを短絡または低抵抗値で接続するように配設されたスイッチング素子と、スイッチング素子のオン／オフを制御する、制御手段と、を有し、制御手段がスイッチング素子をオンにすることによって、三端子レギュレータからＣＣＤドライブ回路および前記タイミング発生回路に供給される電源電圧を第１の電圧よりも低い第２の電圧に低減する。さらに、タイミング発生回路は、タイミング発生回路に入力される電流の電圧が第３の電圧以下であるときに、ＣＣＤドライブ回路に入力するパルス信号をグランドレベルに保つよう構成されており、第３の電圧は第２の電圧以上であり、かつ第１の電圧未満となるように構成しても良い。
【００１０】
本発明のＣＣＤ駆動手段によれば、制御手段がスイッチング素子をオンにすることによって、三端子レギュレータからＣＣＤドライブ回路に供給される電源電圧を第２の電圧に低減可能である。更に、タイミング回路からＣＣＤドライブ回路に入力するパルス信号がグランドレベルに保たれる。従って、本発明のＣＣＤ駆動手段によれば、ＣＣＤおよびＣＣＤドライブ回路を保護することが可能である。
【００１１】
【発明の実施の形態】
本発明の実施の形態の電子内視鏡の構成を図１に示す。本実施形態の電子内視鏡１は、レギュレータ部２０と、タイミング発生回路４０と、インバータ５０と、ＣＣＤ１０と、ＣＣＤドライブ回路６０と、ＣＰＵ７０と、信号処理回路８０と、動作検出回路９０と、を有する。また、電子内視鏡１は、電子内視鏡用プロセッサ２内の電源ユニット３および信号処理回路４と電気的に接続されている。更に、電子内視鏡用プロセッサ２は、信号処理回路４を介してＴＶモニタ５に接続される。
【００１２】
ＣＣＤ１０はＣＣＤドライブ回路６０と接続されており、ＣＣＤドライブ回路６０はＣＣＤドライブ信号をＣＣＤ１０に送信することによってＣＣＤ１０を制御する。電子内視鏡の図示しない照明光学系及び対物光学系の作用によって、ＣＣＤ１０の受光面上で結像した被写体光学像はＣＣＤ１０によって電気信号に変換され、この電気信号は信号処理回路８０に送信される。
【００１３】
信号処理回路８０はこの電気信号を処理して画像信号を生成し、プロセッサ２に送信する。プロセッサ２はこの画像信号を信号処理回路４で処理してＮＴＳＣ信号等の映像信号に変換し、モニタ５に出力する。
【００１４】
また、電源３は、信号処理回路４、信号処理回路８０、レギュレータ部２０、ＣＰＵ７０及び動作検出回路９０に接続され、これらに電力を供給している。レギュレータ部２０はタイミング発生回路４０、インバータ５０、ＣＣＤ１０および動作検出回路９０に任意の電圧値の電源電圧を供給する。
【００１５】
タイミング発生回路４０は、例えば（株）東芝製リニアＣＣＤ用クロックドライバ：ＴＢ６２８０１Ｆのような、ＣＣＤの入力信号用ドライバである。タイミング発生回路４０は、タイミング発生回路４０の入力電流を、パルス信号に変換し、インバータ５０に送出する。インバータ５０は、タイミング発生回路４０から送出されたパルス信号の位相を反転してＣＣＤドライブ回路６０に送出する。なお、本実施形態では、タイミング発生回路４０の出力極性がＣＣＤドライブ回路６０の入力極性とが互いに逆なのでインバータ５０が介在しているが、タイミング発生回路４０の出力極性及びＣＣＤドライブ回路６０の入力極性が合致していればインバータ５０は不要である。
【００１６】
動作検出回路９０は、例えばＣＣＤドライブ回路６０の駆動パルスが周期的に発生しているかどうかを検出する等の手段を用いて、ＣＣＤドライブ回路６０が正常動作しているかどうかを判定する。動作検出回路９０は、この判定結果を常時ＣＰＵ７０に送出している。ＣＰＵ７０は、この判定結果をもとに、ＣＣＤドライブ回路６０が正常動作しているかどうかを判断する。ＣＣＤドライブ回路６０が所定の異常動作をしていると判断された場合は、ＣＰＵ７０は、レギュレータ部２０に内蔵された電源電圧低減手段を制御して、レギュレータ部２０から電源電圧がほとんど出力されないようにし、ＣＣＤドライブ回路６０を保護する。更に、電圧低減によって、ＣＣＤドライバ回路６０が停止するため、ＣＣＤ１０がＣＣＤドライブ回路６０から保護される。
【００１７】
以下、電源電圧低減手段の動作につき説明する。図２は、レギュレータ部２０、タイミング発生回路４０、及びこれらの周辺回路の詳細ブロック図である。図２に示されるように、本実施形態においては、レギュレータＩＣ（三端子レギュレータ）２１の入力端子が電源３と、出力端子がタイミング発生回路４０、インバータ５０およびＣＣＤドライブ回路６０とそれぞれ接続されている。また、レギュレータＩＣ２１の出力端子とＡＤＪ端子（出力電圧設定用端子）とは、第１の抵抗２２ａを介して互いに接続されている。また、レギュレータＩＣ２１のＡＤＪ端子は、第２の抵抗２２ｂを介してグランドに接続されている。すなわち、レギュレータＩＣ２１の出力電圧設定回路は第１の抵抗２２ａ及び第２の抵抗２２ｂで構成される。また、レギュレータＩＣ２１のＡＤＪ端子は、スイッチング素子３０のコレクタにも接続されている。
【００１８】
スイッチング素子３０のベースは所定の抵抗２３を介してＣＰＵ７０の所定の制御信号出力端子に接続されている。また、スイッチング素子３０のエミッタはグランドに接続されている。すなわち、ＣＰＵ７０によりスイッチング素子３０のオン／オフが制御される。
【００１９】
従って、ＣＰＵ７０がスイッチング素子３０のベースに電圧を加えていないときは、スイッチング素子３０がオフになっており、レギュレータＩＣ２１の基準電圧をＶＲＥＦ、ＡＤＪ端子での電流をＩＡＤＪ、第１の抵抗２２ａの大きさをＲ１、第２の抵抗２２ｂの大きさをＲ２とすると、出力端子における電圧ＶＯは、数式１によって算出される。
【００２０】
【数１】
従って、レギュレータ部２０によって、出力端子における電圧ＶＯをＲ１、Ｒ２、およびＶＲＥＦで決まる所定値に保持することが可能である。なお、Ｒ１、Ｒ２の大きさは、後述のスイッチング素子３０をオンした時の内部抵抗の値より十分大きな値とする。
【００２２】
一方、ＣＰＵ７０がスイッチング素子３０のベースに所定電圧を加え、スイッチング素子３０をオンすると、等価的にスイッチング素子３０をオンした時の内部抵抗が第２の抵抗２２ｂに並列に配設される。この時、前述のように、スイッチング素子３０をオンした時の内部抵抗の値は第２の抵抗２２ｂよりも十分小さいので、レギュレータＩＣ２１のＡＤＪ端子からの電流ＩＡＤＪはほとんどスイッチング素子３０に向かうようになる。従って、出力端子における電圧ＶＯは、スイッチング素子３０と第２の抵抗２２ｂとの合成抵抗値ＲＭを用いて、数２によって算出される。なお、ＲＭ＜Ｒ２なので、数式２で求められる電圧ＶＯの値は数式１で求められる電圧ＶＯの値よりも小さくなる。
【００２３】
【数２】
ここで、スイッチング素子３０をオンした時の内部抵抗の値及び電流ＩＡＤＪはきわめて小さいため、ＲＭ／Ｒ１≒０及びＲＭ×ＩＡＤＪ≒０となり、ＶＯ≒ＶＲＥＦとなる。ＶＲＥＦの値はレギュレータの種類によって異なるが、例えば新日本無線（株）製正出力三端子レギュレータ：ＮＪＭ３１７の場合は、ＶＲＥＦを１．２５Ｖ（標準）に設定可能である。本実施形態においては、ＶＲＥＦはインバータ５０やＣＣＤドライブ回路６０の動作可能電源電圧よりも極めて低く設定されているため、ＣＣＤ１０及びＣＣＤドライブ回路６０への電源入力は事実上遮断される。本実施形態においては、スイッチング素子３０のエミッタはグランドに接続されているので、スイッチング素子３０のオンオフ制御はグランドを基準に考えればよく、制御が容易である。
【００２５】
タイミング発生回路４０は、電源投入時の誤動作を防ぐため、回路素子４１が設けられ、タイミング発生回路４０へ入力される電源電圧が所定の閾値未満であれば、出力電流の電圧が論理信号の入力如何に関わらずグランドレベルに保たれるようになっている。すなわち、タイミング発生回路４０の動作可能電源電圧はこの所定の閾値よりも大きい電圧である。本実施形態においては、この所定の閾値がＶＲＥＦよりも大きい値に設定されている。
【００２６】
上記構成において、スイッチング素子３０がオフのときは、数式１によって求められる電圧ＶＯがＣＣＤドライブ回路６０、インバータ５０およびタイミング発生回路４０の電源に入力され、インバータ５０はＣＣＤドライブ回路駆動用のパルス信号を出力する。このときは、スイッチング素子３０には通電していないため、スイッチング素子３０によるレギュレータ部２０の出力電圧の設定値に対する変動は発生しない。
【００２７】
一方、このときに、ＣＣＤドライブ回路６０が所定の誤動作を起こすと、ＣＰＵ７０はスイッチング素子３０を制御してスイッチング素子３０をオンにする。スイッチング素子３０がオンになると、レギュレータ部２０が出力する数式２によって求められる電圧ＶＯはおおよそＶＲＥＦとなり、タイミング発生回路４０、インバータ５０及びＣＣＤドライブ回路６０への電源入力は事実上遮断され、ＣＣＤドライバ回路６０及びＣＣＤ１０が保護される。
【００２８】なお、本実施形態において、第１及び第２の抵抗Ｒ１、Ｒ２の大きさはスイッチング素子３０をオンした時の内部抵抗の値より十分大きな値としてタイミング発生回路４０、インバータ５０及びＣＣＤドライブ回路６０への電源電圧ＶＯをほぼＶＲＥＦに定めたが、これに限ることなく、スイッチング素子３０がオフになったときに数式１により求められる電圧ＶＯが、タイミング発生回路４０、インバータ５０及びＣＣＤドライブ回路６０の動作可能電源電圧より十分大きな値となると共に、スイッチング素子３０がオンになったときに数２により求められる電圧ＶＯがタイミング発生回路４０、インバータ５０及びＣＣＤドライブ回路６０の動作可能電源電圧より小さな任意の値となるように、第１及び第２の抵抗Ｒ１、Ｒ２の大きさを適宜定めればよい。
【００２９】
また、スイッチング素子３０がオンになるとレギュレータ部２０が出力する電源電圧は前述の所定の閾値よりも小さい値となるので、タイミング発生回路４０の出力電流の電圧がグランドレベルに固定される。従って、タイミング発生回路４０のＨＩ出力のＣＣＤドライブ回路６０への回り込み、つまりラッチアップによる消費電力の過剰な消費、故障、発火を防止可能である。
【００３０】
【発明の効果】
以上のように、本発明によれば、スイッチング素子をオンにすることによって、所定回路に供給される電源電圧は、通常使用時に供給される電源電圧よりも低い所定の電圧となる。従って、所定の故障時に三端子レギュレータの基準電圧を所定回路に悪影響を与えない程度の低電圧とすることにより、所定回路を保護することができる。通常使用時はスイッチング素子には通電せずにオフにするため、スイッチング素子による出力電圧設定用端子の電圧変動は発生しないので、出力電圧設定回路による設定通りの電源電圧が得られる。また、三端子レギュレータの出力電圧設定用端子とグランドを短絡または低抵抗値で接続する構成であるため、スイッチング素子のオンオフ制御はグランドを基準に考えればよく、制御が容易である。
【図面の簡単な説明】
【図１】本発明の実施の形態の電子内視鏡の構成を示すブロック図である。
【図２】本発明の実施の形態のレギュレータ部、タイミング発生回路、及びこれらの周辺回路の詳細ブロック図である。
【図３】従来の電源遮断手段の一例における、電子内視鏡のＣＣＤドライブ回路を制御する回路を示したものである。
【符号の説明】
１ 電子内視鏡
２ 電子内視鏡用プロセッサ
３ 電源
１０ ＣＣＤ
２０ レギュレータ部
２１ レギュレータＩＣ（三端子レギュレータ）
２２ａ 第１の抵抗
２２ｂ 第２の抵抗
３０ スイッチング素子
４０ タイミング発生回路
５０ インバータ
６０ ＣＣＤドライブ回路
７０ ＣＰＵ
８０ 信号処理回路
９０ 動作検出回路
Claims (10)
- 三端子レギュレータから所定回路に供給される電源電圧を低減する電源電圧低減方法であって、
前記三端子レギュレータは所定の出力電圧設定回路を外部に構成することにより出力電圧を任意に設定できるタイプの三端子レギュレータであり、
前記三端子レギュレータの出力電圧設定用端子とグランドを短絡または所定の低抵抗値で接続するようにスイッチング素子が配設されており、
前記スイッチング素子をオフにすることによって前記三端子レギュレータの出力を所定の設定電圧とすると共に、前記スイッチング素子をオンにすることによって前記三端子レギュレータの出力を前記所定の設定電圧よりも低い所定の電圧に低減することを特徴とする、電源電圧低減方法。 - 前記スイッチング素子をオンにすることによって、前記三端子レギュレータの出力を前記三端子レギュレータの基準電圧値に略等しい電圧に低減することを特徴とする、請求項１に記載の電源電圧低減方法。
- 前記所定回路が正常動作しているかどうかを監視し、前記所定回路が所定の異常動作をしていると判断された場合に、前記スイッチング素子をオンにすることを特徴とする、請求項１または請求項２に記載の電源電圧低減方法。
- 三端子レギュレータから所定回路に供給される電源電圧を低減する電源電圧低減手段であって、
前記三端子レギュレータは、所定の出力電圧設定回路を外部に構成することにより出力電圧を任意に設定できるタイプの三端子レギュレータであり、
前記レギュレータの出力電圧設定用端子とグランドを短絡または所定の低抵抗値で接続するように配設されたスイッチング素子と、
前記スイッチング素子のオン／オフを制御する、制御手段と、
を有し、
前記制御手段が、前記スイッチング素子をオフにすることによって前記三端子レギュレータの出力を所定の設定電圧とすると共に、スイッチング素子をオンにすることによって前記三端子レギュレータの出力を前記所定の設定電圧よりも低い電圧に低減することを特徴とする、電源電圧低減手段。 - 前記制御手段が、前記スイッチング素子をオンにすることによって、前記三端子レギュレータの出力を前記三端子レギュレータの基準電圧値に略等しい電圧に低減することを特徴とする、請求項４に記載の電源電圧低減手段。
- 前記電源遮断手段が、前記所定回路が正常動作しているかどうかを監視する、監視手段を有し、
前記制御手段は前記監視手段の監視結果を元に前記所定回路が正常動作しているかどうかを判断し、所定の異常動作を前記所定回路がしていると前記制御手段が判断した場合は、前記制御手段は前記スイッチング素子をオンにすることを特徴とする、請求項４または請求項５に記載の電源電圧低減手段。 - ＣＣＤを駆動するための駆動信号をＣＣＤに入力するＣＣＤドライブ回路と、
前記ＣＣＤドライブ回路を駆動するためのパルス信号を生成して前記ＣＣＤドライブ回路に入力するタイミング発生回路と、
出力電圧を任意に設定できるタイプの三端子レギュレータであって、前記ＣＣＤドライブ回路および前記タイミング発生回路の電源に第１の電圧を供給する三端子レギュレータと、
前記三端子レギュレータの出力電圧を前記第１の電圧に設定するための所定の出力電圧設定回路と、
前記三端子レギュレータの出力電圧設定用端子とグランドを短絡または低抵抗値で接続するように配設されたスイッチング素子と、
前記スイッチング素子のオン／オフを制御する、制御手段と、
を有し、
前記制御手段がスイッチング素子をオンにすることによって、前記三端子レギュレータから前記ＣＣＤドライブ回路および前記タイミング発生回路に供給される電源電圧を前記前記第１の電圧よりも低い第２の電圧に低減することを特徴とする、ＣＣＤ駆動手段。 - 前記第２の電圧が前記三端子レギュレータの基準電圧値に略等しい電圧であることを特徴とする、請求項７に記載のＣＣＤ駆動手段。
- 前記ＣＣＤ駆動手段が、前記所定回路が正常動作しているかどうかを監視する、監視手段を有し、
前記制御手段は前記監視手段の監視結果を元に前記所定回路が正常動作しているかどうかを判断し、所定の異常動作を前記所定回路がしていると前記制御手段が判断した場合は、前記制御手段は前記スイッチング素子をオンにすることを特徴とする、請求項７または請求項８に記載のＣＣＤ駆動手段。 - 前記タイミング発生回路は、前記タイミング発生回路に入力される電源電圧が第３の電圧以下であるときに、前記ＣＣＤドライブ回路に入力する前記パルス信号をグランドレベルに保つよう構成されており、
前記第３の電圧は前記第２の電圧以上であり、かつ前記第１の電圧未満であることを特徴とする、請求項７から請求項９のいずれかに記載のＣＣＤ駆動手段。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003045071A JP2004252902A (ja) | 2003-02-21 | 2003-02-21 | 電源電圧低減方法および電源電圧低減手段、およびｃｃｄ駆動手段 |
| US10/781,696 US7466355B2 (en) | 2003-02-21 | 2004-02-20 | Electronic system for reducing power supply voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003045071A JP2004252902A (ja) | 2003-02-21 | 2003-02-21 | 電源電圧低減方法および電源電圧低減手段、およびｃｃｄ駆動手段 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004252902A true JP2004252902A (ja) | 2004-09-09 |
Family
ID=32866498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003045071A Withdrawn JP2004252902A (ja) | 2003-02-21 | 2003-02-21 | 電源電圧低減方法および電源電圧低減手段、およびｃｃｄ駆動手段 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7466355B2 (ja) |
| JP (1) | JP2004252902A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006212248A (ja) * | 2005-02-04 | 2006-08-17 | Pentax Corp | Ｃｃｄの破損防止システム |
| JP2006212247A (ja) * | 2005-02-04 | 2006-08-17 | Pentax Corp | Ｃｃｄの破損防止システム |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100812939B1 (ko) * | 2005-06-17 | 2008-03-11 | 매그나칩 반도체 유한회사 | 프레임 펀쳐링 기능을 갖는 캡슐내시경용 이미지센서 및그의 영상데이터 프로세싱 방법 |
| JP5181840B2 (ja) * | 2008-05-30 | 2013-04-10 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法、及び電子機器 |
| TWI390967B (zh) * | 2009-03-16 | 2013-03-21 | Altek Corp | 關閉時序產生單元之方法、關閉數位影像擷取裝置之方法及數位影像擷取裝置 |
| JP5476876B2 (ja) * | 2009-09-11 | 2014-04-23 | 株式会社リコー | センサ駆動回路、ドライバ装置、画像読取装置、及び画像形成装置 |
| TWI408617B (zh) * | 2010-05-05 | 2013-09-11 | Giga Byte Tech Co Ltd | 繪圖處理器超頻工作性能之檢分方法 |
| JP2011250554A (ja) * | 2010-05-26 | 2011-12-08 | Sony Corp | 電源回路、集積回路装置、固体撮像装置および電子機器 |
| US9118851B2 (en) * | 2013-11-21 | 2015-08-25 | Omnivision Technologies, Inc. | High dynamic range image sensor read out architecture |
| US9843753B2 (en) * | 2015-11-02 | 2017-12-12 | Omnivision Technologies, Inc. | Imaging systems including row-period compensators and associated methods |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5459340U (ja) * | 1977-10-04 | 1979-04-24 | ||
| US4516168A (en) * | 1982-11-30 | 1985-05-07 | Rca Corporation | Shutdown circuit for a switching regulator in a remote controlled television receiver |
| JPS63170627A (ja) * | 1986-07-22 | 1988-07-14 | Asahi Optical Co Ltd | カメラの給電制御装置 |
| US5095226A (en) * | 1989-08-08 | 1992-03-10 | Asahi Kogaku Kogyo Kabushiki Kaisha | Device for operating charge transfer device with different power supply voltages |
| JPH03293929A (ja) * | 1989-11-10 | 1991-12-25 | Asahi Optical Co Ltd | 電源供給装置 |
| JP3006698B2 (ja) * | 1991-12-13 | 2000-02-07 | 株式会社河合楽器製作所 | 自動演奏装置 |
| DE69819597T2 (de) * | 1997-05-22 | 2004-09-23 | Sanyo Electric Co., Ltd., Moriguchi | Stromversorgungsschaltung und CCD-Kamera, die diese verwendet |
| US6429728B1 (en) * | 2000-09-27 | 2002-08-06 | Intel Corporation | Component assisted power regulation |
| JP2003110948A (ja) * | 2001-07-27 | 2003-04-11 | Sanyo Electric Co Ltd | 撮像装置 |
| JP2003116070A (ja) * | 2001-08-01 | 2003-04-18 | Sanyo Electric Co Ltd | 画像信号処理装置 |
-
2003
- 2003-02-21 JP JP2003045071A patent/JP2004252902A/ja not_active Withdrawn
-
2004
- 2004-02-20 US US10/781,696 patent/US7466355B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006212248A (ja) * | 2005-02-04 | 2006-08-17 | Pentax Corp | Ｃｃｄの破損防止システム |
| JP2006212247A (ja) * | 2005-02-04 | 2006-08-17 | Pentax Corp | Ｃｃｄの破損防止システム |
| JP4648717B2 (ja) * | 2005-02-04 | 2011-03-09 | Ｈｏｙａ株式会社 | Ｃｃｄの破損防止システム |
| JP4648718B2 (ja) * | 2005-02-04 | 2011-03-09 | Ｈｏｙａ株式会社 | Ｃｃｄの破損防止システム |
Also Published As
| Publication number | Publication date |
|---|---|
| US7466355B2 (en) | 2008-12-16 |
| US20040165104A1 (en) | 2004-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004252902A (ja) | 電源電圧低減方法および電源電圧低減手段、およびｃｃｄ駆動手段 | |
| US20200314249A1 (en) | Information processing apparatus and control method therefor | |
| KR100678620B1 (ko) | 차량용 전자제어장치의 전원 및 앰씨유 감시를 이용한릴레이 구동회로 | |
| JP2006141193A (ja) | スイッチング電源装置 | |
| KR101025535B1 (ko) | 단락보호회로를 구비한 스위치 제어 회로 | |
| JP2007047867A (ja) | 電子装置 | |
| JP4776109B2 (ja) | バッテリ上がり防止装置 | |
| SE510417C2 (sv) | Överströmsskydd i en satellitmottagare | |
| JP2005150920A (ja) | 出力回路 | |
| JP2007244167A (ja) | 電源制御装置及び電源制御方法 | |
| JP2002041187A (ja) | Ｕｓｂ装置 | |
| CN112332513B (zh) | 一种电子设备的电力控制方法及电子设备 | |
| JP4590387B2 (ja) | グロープラグ駆動装置 | |
| JP2005045985A (ja) | バックアップ電源供給装置およびバックアップ電源供給方法 | |
| JP2007252012A (ja) | レギュレータ破損防止システム | |
| JP3476412B2 (ja) | 液晶表示装置の電源回路 | |
| JPH03134575A (ja) | 負荷駆動回路の異常検出装置 | |
| JP3632906B2 (ja) | 信号検知回路及びそれを用いた画像表示装置 | |
| JP2007151335A (ja) | 昇圧チョッパ回路の過電流保護装置 | |
| JPH11332087A (ja) | モータの異常検出装置 | |
| JPH06189442A (ja) | 短絡保護回路および電源リセット方法 | |
| JP2015115995A (ja) | 電源供給回路、表示装置 | |
| JP2005010972A (ja) | データバックアップ機能を備えた電子機器 | |
| JP2004104914A (ja) | 電源保護回路 | |
| JP2554070Y2 (ja) | テレビジョンカメラ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060124 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080501 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090716 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090811 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090709 |