JP2007252012A - レギュレータ破損防止システム - Google Patents

レギュレータ破損防止システム Download PDF

Info

Publication number
JP2007252012A
JP2007252012A JP2006067596A JP2006067596A JP2007252012A JP 2007252012 A JP2007252012 A JP 2007252012A JP 2006067596 A JP2006067596 A JP 2006067596A JP 2006067596 A JP2006067596 A JP 2006067596A JP 2007252012 A JP2007252012 A JP 2007252012A
Authority
JP
Japan
Prior art keywords
regulator
capacitor
output
boost regulator
prevention system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006067596A
Other languages
English (en)
Other versions
JP4745868B2 (ja
Inventor
Tadaaki Suda
忠明 須田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pentax Corp
Original Assignee
Pentax Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pentax Corp filed Critical Pentax Corp
Priority to JP2006067596A priority Critical patent/JP4745868B2/ja
Publication of JP2007252012A publication Critical patent/JP2007252012A/ja
Application granted granted Critical
Publication of JP4745868B2 publication Critical patent/JP4745868B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】 コンデンサの接続不良により生じる昇圧レギュレータの破損を防止することを目的とする。
【解決手段】 パルス信号を出力するパルス信号出力手段と、抵抗体と昇圧レギュレータのノイズ除去用のコンデンサとにより構成されると共に、パルス信号が入力される積分回路と、昇圧レギュレータの作動前に、積分回路の出力電圧をモニタし、該出力電圧から、コンデンサの接続が異常であるか否かを判定する判定手段と、を有し、判定手段における判定結果に応じて、昇圧レギュレータを作動させるか否かを決定することを特徴とするレギュレータ破損防止システムを提供する。
【選択図】 図1

Description

本発明は、昇圧タイプのレギュレータの破損防止を目的としたシステムに関する。
レギュレータには様々な種類のものがあり、入力電圧を昇圧する機能を備えたレギュレータは昇圧レギュレータと呼ばれる。例えば、昇圧レギュレータには、5Vのバッテリ源からインターフェース用の12Vを生成するもの等がある。これら昇圧レギュレータは様々な装置において使用されている。
特許文献1に記載の端末装置では、電池の出力をCPUおよび無線送受信部が十分に作動可能な電圧(3.6V)にまで昇圧させるために昇圧レギュレータが使用されている。なお、特許文献1に記載のように、一般的に、昇圧レギュレータの入力側および出力側には、当該昇圧レギュレータから発生するスイッチングノイズによりCPUや無線送信部等を誤動作させないように大容量コンデンサが設けられる。また、昇圧レギュレータの出力側に設けられるコンデンサは、ノイズの除去機能だけではなく、例えば、昇圧レギュレータから出力されるリップル電流を平滑化する整流機能も有している。
特開2004−94480号公報
しかし、例えば断線等の回路不良により、コンデンサが正常に接続されていない場合も生じうる。コンデンサが正常に接続されていなければ、昇圧レギュレータから発生するノイズは除去されない。また、コンデンサが正常に接続されていなければ、ノイズが除去されないばかりではなく、昇圧レギュレータが発振し、結果として昇圧レギュレータ自身が破損してしまう恐れもある。
そこで本発明は、コンデンサの接続不良により生じる昇圧レギュレータの破損を防止することを目的とする。
上記の課題を解決するため、本発明では、パルス信号を出力するパルス信号出力手段と、抵抗体と昇圧レギュレータのノイズ除去用のコンデンサとにより構成されると共に、パルス信号が入力される積分回路と、昇圧レギュレータの作動前に、積分回路の出力電圧をモニタし、該出力電圧から、コンデンサの接続が異常であるか否かを判定する判定手段と、を有し、判定手段における判定結果に応じて、昇圧レギュレータを作動させるか否かを決定することを特徴とするレギュレータ破損防止システムを提供する。
したがって、本発明では、昇圧レギュレータの作動前に、コンデンサの接続が異常であるかどうかを確認することができる。さらに、コンデンサが異常であれば、昇圧レギュレータが作動しない構成である。すなわち、昇圧レギュレータの発振等を開始させない構成であるので、昇圧レギュレータの破損を防止することができる。
また、本発明に係るレギュレータ破損防止システムは、判定手段においてコンデンサの接続が異常でないと判定された場合には昇圧レギュレータの作動を許可し、判定手段においてコンデンサの接続が異常であると判定された場合には昇圧レギュレータの作動を禁止することを特徴とする。
また、判定手段においてコンデンサの接続が異常であると判定された場合に、異常を通知する異常通知手段をさらに備えたことを特徴とする。
また、積分回路の出力端子は、昇圧レギュレータの出力端子に接続されていることを特徴とする。
また、判定手段は、積分回路の出力電圧の電圧値が所定の値を所定回数超えた場合に、コンデンサの接続が異常であると判定することを特徴とする。
また、判定手段においてコンデンサの接続が異常でないと判定された場合に、昇圧レギュレータへ所定の信号を出力し、昇圧レギュレータを作動開始させることを特徴とする。
また、積分回路の出力端子は、昇圧レギュレータの電圧出力端としても機能することを特徴とする。
また、パルス信号出力手段と、判定手段とが一つのプログラマブルICに備えられていることを特徴とする。
また、昇圧レギュレータの作動前における判定手段による判定時には、積分回路の出力端子が判定手段に接続された状態とし、昇圧レギュレータの作動時には積分回路の出力端子が判定手段に接続されていない状態となることを特徴とする。
また、パルス信号高周波出力手段および判定手段による一連の処理を開始させる判定開始手段を備えることを特徴とする。
したがって、本発明は上記の構成により、コンデンサの接続不良により生じる昇圧レギュレータの破損を防止することができる。
以下、図面を参照して、本発明に係るレギュレータ破損防止システム(以下、単に「システム」というものとする)について説明する。なお、当該システムは、昇圧レギュレータと共に使用される。また、当該システムは、例えば、携帯電子機器や電子内視鏡装置等においても使用可能である。
図1は、システム100および昇圧レギュレータ200を示す機能ブロック図である。システム100は、プログラマブルIC110と、積分回路120と、スイッチ回路130とを有する。
プログラマブルIC110は、システム100全体を制御する機能を有する。プログラマブルIC110は、高周波を出力する機能と、積分回路120の出力電圧をモニタする機能と、スイッチ回路130を制御する機能と、異常信号を送信する機能とを有する。なお、プログラマブルIC110は、例えば、FPGA(Field Programmable Gate Array)やCPLD(Complex Programmable Logic Device)等のICである。プログラマブルIC110は、ASIC等に比べて量産時の単価は高くなるが、マスクパターンの設計・製造を行うことなく回路を作成できるという長所を有する。このため、一機種あたりの生産台数が少なく、それ故に製造コストの低減よりも開発コストの低減の方がより重要な課題となる装置においては、プログラマブルIC110を使用することが好ましい。
また、プログラマブルIC110は、高周波を出力するための高周波出力端子111と、積分回路120の出力電圧を入力するためのモニタ電圧入力端子112と、スイッチ回路130へ制御信号を出力するための制御信号出力端子113と、昇圧レギュレータ200の作動開始・停止を制御する信号を出力する制御端子114と、システム100の制御を開始するための信号を入力する開始信号入力端子115と、異常信号を送信するための異常信号出力端子116とを有する。また、図示しないが、所定の電源回路からの電源電圧を入力するための端子やGNDに接続される端子も有する。
積分回路120は、入力端子122と、抵抗124と、出力端子126と、コンデンサ128と、を有する。なお、コンデンサ128は、昇圧レギュレータ200のノイズ除去および整流用コンデンサとしても機能する(すなわち、出力端子126は昇圧レギュレータ200の電圧出力端としても機能する)。
入力端子122は、プログラマブルIC110の高周波出力端子111に接続される。したがって、プログラマブルIC110から出力される高周波は、入力端子122から積分回路120に入力される。なお、本発明の実施形態では、プログラマブルIC110から出力される高周波は、コンデンサ128の接続不良を検出するための判定用信号として使用される。すなわち、積分回路130に入力される高周波は、コンデンサ128の接続状態が正常であるか異常であるかに応じて異なる波形として出力される。コンデンサ128の接続が正常であれば高周波は積分された波形として出力されるが、例えば、コンデンサ128の接続が外れていれば高周波は積分された波形として出力されない。
スイッチ回路130は、入力端子132と、出力端子134と、制御信号入力端子136とを有する。入力端子132は、積分回路120の出力端子126に接続されている。出力端子134は、プログラマブルIC110のモニタ電圧入力端子112に接続されている。また、制御信号入力端子136は、プログラマブルIC110の制御信号出力端子113に接続されている。
スイッチ回路130は、プログラマブルIC110の制御信号出力端子113から出力される制御信号が入力されることにより「ON」状態と「OFF」状態とが切り替わる。例えば、当該制御信号は所定のパルス幅を有するパルスであり、スイッチ回路130はHレベルの間のみ「ON」状態となる構成である。或いは、例えば、当該制御信号はトリガ信号であり、スイッチ回路130はそのトリガ信号の入力ごとに「ON」状態と「OFF」状態とが切り替わるような構成であってもよい。なお、スイッチ回路130の「ON」は入力端子132と出力端子134が導通した状態、「OFF」は入力端子132と出力端子134が導通されていない状態を指すものとする。すなわち、「ON」の場合のみ、積分回路120の出力端子126とプログラマブルIC110のモニタ電圧入力端子112が導通される。昇圧レギュレータ200は、スイッチ回路130がOFFのときに作動される。
上述のようなシステム100の回路構成により、プログラマブルIC110から出力された高周波は、積分回路120により所定の電圧波形に変換されて、スイッチ回路130(ON状態)を経てプログラマブルIC110に入力される。図2は、プログラマブルIC110から出力される高周波S1と、積分回路120から出力されてプログラマブルIC110によりモニタされる電圧波形S2(およびS2’)を模式的に示す図である。
高周波S1は、パルス信号である。そのパルス信号は、判定用信号としての方形波であるが、必ずしも方形波でなくてもよく、方形波でないパルスや正弦波でもよい。高周波S1の各パルスの電圧値(パルス振幅)はV1とする。電圧波形S2はコンデンサ128が正常に接続されている場合に出力される波形であり、電圧波形S2’はコンデンサ128が接続されていない場合に出力される波形である。電圧波形S2は、積分回路120の作用により積分されているため、方形波がくずれた形状となっている(すなわち、積分回路120はローパスフィルタとしての機能も有するため、入力された高周波の出力は低下する)。電圧波形S2において、高周波S1と同一の周期で存在するピーク位置の電圧値(最大電圧値)をV2とする。電圧波形S2’は、積分回路120がその機能を果たさず積分されないことに起因し、方形波を維持した形状を有する。電圧波形S2’の各パルスの電圧値(パルス振幅)をV2’(<V1)とする。なお、電圧波形S2の電圧値V2と電圧波形S2’の電圧値V2’の関係は、ローパスフィルタを通過したS2の電圧の方が低くなるため、V2’>V2となる。また、高周波S1は、そのデューティ比が小さいほうがが好ましい。高周波S1のデューティ比が小さければ小さいほど、電圧値V2と電圧値V2’の差は大きくなる。なお、高周波S1は、デューティ比が極めて小さければ(すなわち、パルス幅が極めて小さければ)、高周波である必要はない。つまり、パルス幅を小さくすることにより、V2とV2’との差を明確にすることができるので、パルスの周期が長くとも、パルス幅さえ小さければよい。
プログラマブルIC110は、積分回路120の出力電圧が電圧波形S2となるか電圧波形S2’となるかを判定する。例えば、プログラマブルIC110には、V2<Vth<V2’となるようなしきい値電圧Vthが設定されており、プログラマブルIC110は、その入力端子112に入力された電圧がVthを超えているか否かで積分回路120の出力電圧波形がS2であるかS2’であるかを判定する。或いは、スイッチ回路130とプログラマブルIC110の入力端子112の間にコンパレータ(不図示)が設けられており、そのコンパレータは、積分回路120の出力電圧がVthを超えるか否かに応じてプログラマブルIC110の入力端子112へ信号を出力する構成であってもよい。その場合、プログラマブルIC110は、コンパレータの出力信号により積分回路120の出力電圧波形がS2であるかS2’であるかを判断できる。
しきい値電圧VthをV2とV2’の範囲内に設定するためには、予め電圧値V2とV2’のおおよその値を取得する必要がある。電圧値V2は、システム100の正常時(製造時)に、積分回路120から出力される電圧をモニタすれば得られる。電圧値V2’は、抵抗124のインピーダンスによる電圧降下を測定することにより算出可能である。なお、しきい値電圧Vthは、電圧値V2’を考慮しなくとも、V2よりもわずかに高い値に設定される構成であってもよい。また、電圧値V2やV2’を実測せずとも、高周波S1のデューティ比をD(<1)とし、Vth>D×V1(ただし、Vth<V1)の条件を満たすようにすれば、しきい値としてのVthの値を得ることができる。
プログラマブルIC110は、上述のように積分回路120の出力電圧波形を判定する場合、ノイズ等の影響を考慮して、所定回数以上Vthを超えたと判断すれば「異常」(すなわち、積分回路120においてコンデンサ128に接続不良がある)と判定する。また、プログラマブルIC110は、例えば、「異常」を判定したことを示す情報をメモリ等に記憶しておいてもよい。
プログラマブルIC110は、「異常」と判定すると、異常信号出力端子116から異常信号を出力する。この異常信号は例えば、LEDを発光させたり、ビープ音を鳴らしたり、モニタ出力させたり等、様々な異常通知手段の開始信号となる。プログラマブルIC110では、高周波の出力時間、スイッチ回路130をONとしておく継続時間等をそれぞれ制御可能である。
プログラマブルIC110は、例えば、高周波の出力の終了後或いはスイッチ回路130をOFFとした後までに、一度でも「異常」の判定をしていなければ、「正常」と判定し、制御端子114から昇圧レギュレータ200の作動を開始する制御信号を出力することができる。このような構成により、「正常」時には自動的に昇圧レギュレータを作動させるが、「異常」時には昇圧レギュレータ200を作動させることはないため、コンデンサ128の接続不良による昇圧レギュレータ200の破損を防止することができる。
また、上述のような、システム100におけるプログラマブルIC110の一連の制御は、開始信号入力端子115にトリガ信号Trを入力することにより開始させることができる。例えば、そのトリガ信号Trは、システム100が備えられる装置のメイン電源が投入された場合に自動的に入力される。
図3は、プログラマブルIC110において実行される処理を示すフローチャートである。なお、本処理は、システム100が備えられる装置の電源の投入時に開始される処理である。
ステップS101では、上述したようなトリガ信号Trの入力があったか否かが判定される。トリガ信号Trの入力がなければ(ステップS101:NO)、本処理は待機状態となる。トリガ信号Trの入力があったならば(ステップS101:YES)、ステップS102へ進む。
ステップS102では、昇圧レギュレータ200に対し、作動停止を示す制御信号を送り、昇圧レギュレータ200の作動を停止させる(なお、昇圧レギュレータ200は、装置の電源が投入されても作動を開始しない構成であってもよい。その場合ステップS102は必要ない)。その後、ステップS103ではスイッチ回路130に制御信号を送り、スイッチ回路130をOFFからONに切り替える。
ステップS104では、高周波(パルス信号)を出力する。すなわち、積分回路120に高周波が入力される。なお、高周波は一定時間(少なくとも一つのパルスが含まれる時間)だけ出力される。その後、ステップS105では、積分回路120から出力され、スイッチ回路130を経た電圧値がモニタされる。
ステップS106では、ステップS105においてモニタされた電圧値がしきい値電圧Vthを所定回数超えたか否かが判定される。しきい値電圧Vthを所定回数超えたのであればステップS109へ進む(すなわち、「異常」と判定)。一度もしきい値電圧Vthを超えなければステップS107へ進む(すなわち、「正常」と判定)。
ステップS107では、スイッチ回路130に制御信号を送り、スイッチ回路130をOFFに切り替える。その後、ステップS108では、昇圧レギュレータ200に制御信号を送り、昇圧レギュレータ200の作動を開始させる。その後、本処理は終了する。ステップS109では、異常信号を送信する。その後、本処理は終了する。
なお、上述の処理では、ステップS108において昇圧レギュレータ200を作動させる直前で、ステップS107におけるスイッチ回路130をOFFに切り替えるよう構成したが、スイッチ回路130のOFFのタイミングは、例えば、ステップS105における電圧モニタの直後であってもよい。すなわち、所定の時間出力される高周波が全て出力され終えた後にスイッチ回路130をOFFとする。この場合、ステップS106では、プログラマブルIC110のメモリに記憶された情報をもとに判定を行う。
したがって、本発明によれば、昇圧レギュレータ200の作動前に、コンデンサ128が正常に接続されているかどうかを確認することができる。さらに、コンデンサ128が異常であれば、昇圧レギュレータ200が作動しないよう構成されている。したがって、コンデンサ128の異常に起因する昇圧レギュレータ200の発振等を未然に防ぐことができるので、昇圧レギュレータの破損を防止することができる。
また、例えば電子内視鏡装置では、5Vの電源を必要とする電子回路、複数種類の電圧を必要とする撮像素子の駆動回路等に対して様々な直流電圧を生成するための昇圧レギュレータが使用される。本発明のシステム100は、そのような電子内視鏡装置内の昇圧レギュレータ200の付近に容易に配置可能である。
なお、昇圧レギュレータ200の作動時には、その出力電圧が出力端子126にかかるので、プログラマブルIC110の高周波出力端子111に電流が流れ込む可能性がある。プログラマブルIC110の仕様上、その出力電圧に耐えられる設計であれば何等問題ないが、例えば、積分回路120の入力端子122と高周波出力端子111との間にスイッチ素子を設けてもよい。昇圧レギュレータ200の作動時に、当該スイッチ素子により昇圧レギュレータ200とプログラマブルIC110とを非導通状態とすれば、プログラマブルIC110の仕様に依存することがない。
システムおよび昇圧レギュレータの機能ブロック図である。 プログラマブルICの出力波形と積分回路の出力波形とを模式的に示す図である。 プログラマブルICの処理を示すフローチャートである。
符号の説明
100 システム
110 プログラマブルIC
120 積分回路
124 抵抗
128 コンデンサ
130 スイッチ回路
200 昇圧レギュレータ

Claims (10)

  1. パルス信号を出力するパルス信号出力手段と、
    抵抗体と昇圧レギュレータのノイズ除去用のコンデンサとにより構成されると共に、前記パルス信号が入力される積分回路と、
    前記昇圧レギュレータの作動前に、前記積分回路の出力電圧をモニタし、該出力電圧から、前記コンデンサの接続が異常であるか否かを判定する判定手段と、を有し、
    前記判定手段における判定結果に応じて、前記昇圧レギュレータを作動させるか否かを決定することを特徴とするレギュレータ破損防止システム。
  2. 前記判定手段において前記コンデンサの接続が異常でないと判定された場合には前記昇圧レギュレータの作動を許可し、前記判定手段において前記コンデンサの接続が異常であると判定された場合には前記昇圧レギュレータの作動を禁止することを特徴とする請求項1に記載のレギュレータ破損防止システム。
  3. 前記判定手段において前記コンデンサの接続が異常であると判定された場合に、異常を通知する異常通知手段をさらに備えたことを特徴とする請求項1または2に記載のレギュレータ破損防止システム。
  4. 前記積分回路の出力端子は、前記昇圧レギュレータの出力端子に接続されていることを特徴とする請求項1から3のいずれかに記載のレギュレータ破損防止システム。
  5. 前記判定手段は、前記積分回路の出力電圧の電圧値が所定の値を所定回数超えた場合に、前記コンデンサの接続が異常であると判定することを特徴とする1から4のいずれかに記載のレギュレータ破損防止システム。
  6. 前記判定手段において前記コンデンサの接続が異常でないと判定された場合に、前記昇圧レギュレータへ所定の信号を出力し、前記昇圧レギュレータを作動開始させることを特徴とする請求項1から5のいずれかに記載のレギュレータ破損防止システム。
  7. 前記積分回路の出力端子は、前記昇圧レギュレータの電圧出力端としても機能することを特徴とする請求項1から6のいずれかに記載のレギュレータ破損防止システム。
  8. 前記パルス信号出力手段と、前記判定手段とが一つのプログラマブルICに備えられていることを特徴とする請求項1から7のいずれかに記載のレギュレータ破損防止システム。
  9. 前記昇圧レギュレータの作動前における前記判定手段による判定時には、前記積分回路の出力端子が前記判定手段に接続された状態とし、前記昇圧レギュレータの作動時には前記積分回路の出力端子が前記判定手段に接続されていない状態となることを特徴とする請求項1から8のいずれかに記載のレギュレータ破損防止システム。
  10. 前記パルス信号出力手段および前記判定手段による一連の処理を開始させる判定開始手段を備えることを特徴とする請求項1から9のいずれかに記載のレギュレータ破損防止システム。
JP2006067596A 2006-03-13 2006-03-13 レギュレータ破損防止システム Expired - Fee Related JP4745868B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006067596A JP4745868B2 (ja) 2006-03-13 2006-03-13 レギュレータ破損防止システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006067596A JP4745868B2 (ja) 2006-03-13 2006-03-13 レギュレータ破損防止システム

Publications (2)

Publication Number Publication Date
JP2007252012A true JP2007252012A (ja) 2007-09-27
JP4745868B2 JP4745868B2 (ja) 2011-08-10

Family

ID=38595748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006067596A Expired - Fee Related JP4745868B2 (ja) 2006-03-13 2006-03-13 レギュレータ破損防止システム

Country Status (1)

Country Link
JP (1) JP4745868B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013221823A (ja) * 2012-04-16 2013-10-28 Hioki Ee Corp 実装状態判別装置および実装状態判別方法
WO2020100537A1 (ja) * 2018-11-12 2020-05-22 日立オートモティブシステムズ株式会社 電子装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6318961A (ja) * 1986-07-11 1988-01-26 Matsushita Electric Ind Co Ltd スイツチングレギユレ−タ装置
JPH09308226A (ja) * 1996-05-17 1997-11-28 Matsushita Electric Ind Co Ltd スイッチング電源回路
JPH10288640A (ja) * 1997-04-16 1998-10-27 Arata Denshi Kk ベアボード回路パターン測定方法及びその装置
JP2001057779A (ja) * 1999-08-10 2001-02-27 Tdk Corp スイッチング電源装置
JP2001231253A (ja) * 2000-02-15 2001-08-24 Omron Corp 寿命予知回路および電源装置
JP2004120901A (ja) * 2002-09-26 2004-04-15 Fujitsu Ten Ltd 昇圧電源装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6318961A (ja) * 1986-07-11 1988-01-26 Matsushita Electric Ind Co Ltd スイツチングレギユレ−タ装置
JPH09308226A (ja) * 1996-05-17 1997-11-28 Matsushita Electric Ind Co Ltd スイッチング電源回路
JPH10288640A (ja) * 1997-04-16 1998-10-27 Arata Denshi Kk ベアボード回路パターン測定方法及びその装置
JP2001057779A (ja) * 1999-08-10 2001-02-27 Tdk Corp スイッチング電源装置
JP2001231253A (ja) * 2000-02-15 2001-08-24 Omron Corp 寿命予知回路および電源装置
JP2004120901A (ja) * 2002-09-26 2004-04-15 Fujitsu Ten Ltd 昇圧電源装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013221823A (ja) * 2012-04-16 2013-10-28 Hioki Ee Corp 実装状態判別装置および実装状態判別方法
WO2020100537A1 (ja) * 2018-11-12 2020-05-22 日立オートモティブシステムズ株式会社 電子装置
JP2020079972A (ja) * 2018-11-12 2020-05-28 日立オートモティブシステムズ株式会社 電子装置
JP7121637B2 (ja) 2018-11-12 2022-08-18 日立Astemo株式会社 電子装置

Also Published As

Publication number Publication date
JP4745868B2 (ja) 2011-08-10

Similar Documents

Publication Publication Date Title
JP2005114496A (ja) 状態検出方法及び絶縁抵抗低下検出器
US9520830B2 (en) Crystal oscillator
JP2005114497A (ja) 状態検出方法及び絶縁抵抗低下検出器
US20150370624A1 (en) Information processing apparatus and fault diagnosis method
JP5176551B2 (ja) Ac検出回路および直流電源装置
JP4745868B2 (ja) レギュレータ破損防止システム
JP2007214647A (ja) ハイサイド駆動回路
JP2011093389A (ja) 制御システム、電子装置、制御装置及び装置起動方法
JP6327099B2 (ja) 半導体装置
JP5373457B2 (ja) 電力変換器の異常検出方式
JP2004070767A (ja) 制御装置
JP2007074791A (ja) モータの駆動装置
JP5817585B2 (ja) 電子制御装置
JP2009268184A (ja) Ac検出回路および直流電源装置
US20070050687A1 (en) Watchdog monitoring circuit and method for controlling energization of the load using the watchdog monitoring circuit
JP5338832B2 (ja) スピーカ回路の断線検出装置
JP5743463B2 (ja) 電源制御装置
US6735386B2 (en) Flash control circuit
JP2017001566A (ja) 通電制御装置、通電制御方法および断線検知装置
KR100731506B1 (ko) 와치독 회로를 가지는 마이크로 컨트롤러와 그 제어 방법
JP6057815B2 (ja) Led電源回路及びled照明装置
JP6846989B2 (ja) フェールセーフ回路
JP2002287575A (ja) 電源装置及びその制御方法
JP2009060690A (ja) 電源制御装置
TWI497869B (zh) 電力中斷檢測模組及其檢測方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080502

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110512

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees