JP2004226699A - 表示装置の製造方法 - Google Patents
表示装置の製造方法 Download PDFInfo
- Publication number
- JP2004226699A JP2004226699A JP2003014527A JP2003014527A JP2004226699A JP 2004226699 A JP2004226699 A JP 2004226699A JP 2003014527 A JP2003014527 A JP 2003014527A JP 2003014527 A JP2003014527 A JP 2003014527A JP 2004226699 A JP2004226699 A JP 2004226699A
- Authority
- JP
- Japan
- Prior art keywords
- film
- coating material
- substrate
- display device
- columnar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/18—Assembling together the component parts of electrode systems
- H01J9/185—Assembling together the component parts of electrode systems of flat panel display devices, e.g. by using spacers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】セルギャップを一定に維持することができ、表示ムラの無い表示装置の製造方法を提供する。
【解決手段】複数の画素電極が形成された基板上に複数の柱状スペーサを形成し、前記複数の柱状スペーサが形成された基板上に、平坦な表面を有する塗布材料の膜を、前記柱状スペーサの頭部が前記塗布材料の膜の表面から突出するように形成し、前記塗布材料の膜の表面を基準面として、前記突出した前記柱状スペーサの頭部を研磨することにより、前記複数の柱状スペーサの上面の高さを前記塗布材料の膜の表面の高さに揃えることを特徴とする表示装置の製造方法を提供することにより前記課題を解決する。
【選択図】図８
【解決手段】複数の画素電極が形成された基板上に複数の柱状スペーサを形成し、前記複数の柱状スペーサが形成された基板上に、平坦な表面を有する塗布材料の膜を、前記柱状スペーサの頭部が前記塗布材料の膜の表面から突出するように形成し、前記塗布材料の膜の表面を基準面として、前記突出した前記柱状スペーサの頭部を研磨することにより、前記複数の柱状スペーサの上面の高さを前記塗布材料の膜の表面の高さに揃えることを特徴とする表示装置の製造方法を提供することにより前記課題を解決する。
【選択図】図８
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶に代表される電気光学物質（液状表示媒体）を用いた表示装置の製造方法に係り、特に、駆動素子と画素電極とをマトリクス状に配置したアクティブマトリクス基板の製造方法に関する。
【０００２】
【従来の技術】
電気光学物質を用いた表示装置では、一般的に、２枚の基板間のギャップに電気光学物質が封入される。そして、一方の基板上にマトリクス状に配置された各画素毎の電極（画素電極）に印加される電圧により、各画素に対応する領域の電気光学物質の光学特性が変化し、画像を表示する。特に、アクティブマトリクス型表示装置には、各画素毎に、画素電極とともに、画素電極に所定の電圧を供給するトランジスタ等の駆動素子が配置された、アクティブマトリクス基板が使用される。
このような表示装置にはまた、透過型の表示装置と反射型の表示素子とがある。透過型の場合には、透明な基板、例えばガラス上に、半導体薄膜を形成し、薄膜トランジスタ（以下、ＴＦＴとする）を駆動素子として形成する。画素電極も透明な材料を利用して形成する。一方、反射型の場合には不透明な基板を利用することができる。一例として、シリコンウエハ等の半導体基板を基板として利用し、それ自体の表面、もしくは表面上に形成した半導体薄膜に、駆動素子として使用するトランジスタを形成し、アルミニウム等の、高い反射率を有する、不透明な材料で画素電極を形成したものがある。
【０００３】
透過型の液晶表示装置で用いられるアクティブマトリクス基板の一例を図１１に平面図で示す。図１１に示すように、アクティブマトリクス基板には、マトリクス状に配置された数十〜数百万個もの画素領域１０２と、ブラックマトリクス（遮光領域）１０４、配線領域１０６から構成されている。各画素領域１０２のブラックマトリクスによって遮光された部分には、それぞれＴＦＴが配置され、各画素電極に出入りする電荷をＴＦＴのスイッチング機能により制御する。
【０００４】
図１２に、図１１に示されるようなアクティブマトリクス基板を用いた、アクティブマトリクス型の液晶表示装置の基本構成を概略断面図で示す。
図１２に示すように、液晶表示装置の、図の下側の部分には、透明性を有する下地基板１１０上にＴＦＴの活性層（半導体薄膜）１１２が設けられ、ＴＦＴの活性層１１２上にゲート電極１１４、データ線１１６、ドレイン電極１１８、層間絶縁膜１２０及びブラックマトリクス（遮光領域）１０４が形成されている。層間絶縁膜１２０の上には、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ） 膜等の透明導電性膜からなる画素電極１２２ａ及びポリイミド系の配向膜１２４ａが設けられる。これらの、下地基板１１０から配向膜１２４ａまでの部分が、アクティブマトリクス基板１３０である。一方、図の上側には、透過性の基板（上部基板）１２８上に透明導電性膜からなる電極１２２ｂと、配向膜１２４ｂとが設けられ、対向基板１３２を構成する。そして、このアクティブマトリクス基板１３０と対向基板とが、互いに基板間隔（セルギャップ）Ｇを持って対向するように保持され、このセルギャップに液晶が封入される。
【０００５】
このとき、前記基板間の間隔（セルギャップ）Ｇにムラがあると液晶の表示ムラ、色ムラ等が発生するため、基板間隔Ｇが均一であることが好ましい。しかし現実には、表示装置の全面にわたってセルギャップを高い精度で一定に保つことは容易ではない。その原因の一つは、アクティブマトリクス基板１３０，対向基板１３２のそれぞれが完全には平坦でないことである。特にアクティブマトリクス基板１３０は、その製造工程で、様々な応力を有する様々な膜が堆積され、また、様々な温度での熱処理が行われるため、仮に、下地基板１１０自体は完全に平坦であったとしても、完成したアクティブマトリクス基板１３０を平坦に保つことは困難である。
【０００６】
そこで、この基板間隔Ｇを制御するために、アクティブマトリクス基板上に粒形のスペーサ（ビーズ）を散布する方法が知られている（例えば、特許文献１参照）。また、アクティブマトリクス基板上に成膜した樹脂や無機材料の膜をパターニングすることによって、セルギャップ保持材（柱状スペーサ）を形成することも提案されている。より具体的には、スピンコート法によって形成し、常温放置によってレベリングを行った感光性ポリイミド膜を、さらにＣＭＰ（化学機械研磨）処理によって平坦化した後に、パターニングしてギャップ保持材を形成する方法（特許文献２）や、プラズマＣＶＤ法によって堆積したシリコン酸化膜を、ＣＭＰ法によって平坦化してからパターニングしてスペーサを形成する方法（特許文献３）が提案されている。
【０００７】
【特許文献１】
特開平１０−１０４６３６号公報
【特許文献２】
特開平１０−３３９８８９号公報
【特許文献３】
特開平８−２４８４２５号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上述したような従来技術によっても、まだ前記従来の問題は解決されてはいない。
粒状のスペーサを散布する方法では、基本的には、図１３に模式的に示すようにランダムな位置に粒状スペーサが配置され、粒状スペーサの位置を制御することができない。画素領域１０２に配置された粒状スペーサは、液晶の配向性を乱し、画像表示の乱れ（ディストーション）を引き起こす。この対策として特許文献１には、散布後にエアブローを行うことによって、画素領域以外の部分のみに粒状スペーサを残す方法が提案されている。しかし現実には、この方法を利用したとしても、セルギャップに液晶を注入する際に粒状スペーサが移動するため、粒状スペーサの位置を完全に制御することは困難であった。また、液晶注入時のスペーサの移動は、スペーサ密度の面内のばらつきを引き起こし、それによってもセルギャップのばらつきが大きくなる。
【０００９】
一方、樹脂や無機材料の膜をパターニングして柱状スペーサを形成する方法では、スペーサの位置を制御することが可能である。しかし、樹脂材料では耐熱性、耐光性に乏しく、熱サイクルに伴う柱状スペーサの収縮によってセルギャップムラが発生したり、光照射による画質劣化が発生したりする。
柱状スペーサを無機材料で形成する場合には、耐熱性、耐光性は高めることができる。しかし、例えばプラズマＣＶＤ法で無機材料膜を堆積する際の基板となる、アクティブマトリクス基板の表面には、図１１に示すように、ＴＦＴや画素電極等に伴う凹凸が存在する。このような基板上に堆積したシリコン酸化膜等の表面は、基板表面の凹凸の影響を受け、平坦にはならない。このような膜をパターニングしても、上面が平坦で、均一な高さを有する柱状スペーサを形成することはできず、セルギャップを均一に保つことはできない。このため、特許文献３では、ＣＭＰ法による平坦化を行ってからシリコン酸化膜のパターニングを行うことが提案されている。しかし、後から詳細に説明するように、基板全面に堆積された状態でＣＭＰ処理を行っても、高い平坦性を実現することは困難である。
【００１０】
本発明は、前記従来の問題に鑑みてなされたものであり、基板間隔を一定に維持することができ、表示ムラの無い表示装置の製造方法を提供することを課題とする。
【００１１】
【課題を解決するための手段】
前記課題を解決するために、本発明は、複数の画素電極が形成された基板上に複数の柱状スペーサを形成し、前記複数の柱状スペーサが形成された基板上に、平坦な表面を有する塗布材料の膜を、前記柱状スペーサの頭部が前記塗布材料の膜の表面から突出するように形成し、前記塗布材料の膜の表面を基準面として、前記突出した前記柱状スペーサの頭部を研磨することにより、前記複数の柱状スペーサの上面の高さを前記塗布材料の膜の表面の高さに揃えることを特徴とする表示装置の製造方法を提供する。
【００１２】
また、前記複数の柱状スペーサの頭部の周囲、および該周囲間を連結する領域に、前記塗布材料の膜の膜厚に比較して浅い溝が形成されるように、前記塗布材料の膜を形成するようにしたことが好ましい。
【００１３】
また、前記塗布材料は感光性を有し、前記溝の形成を、前記塗布材料の膜の表面付近のみが露光される条件で露光することによって行うことが好ましい。
【００１４】
また、前記柱状スペーサは無機系絶縁物からなり、前記塗布材料は有機系塗布材料であることが好ましい。
【００１５】
また、前記柱状スペーサはシリコン窒化物もしくはシリコン酸窒化物からなることが好ましい。
【００１６】
【発明の実施の形態】
以下、本発明の表示装置の製造方法について、添付の図面に示される好適実施形態を基に詳細に説明する。
【００１７】
本発明に係る表示装置の製造方法の例として、液晶を用いた反射型の電気光学装置（半導体表示装置）の製造方法を以下説明する。本実施形態に係る半導体表示装置の製造方法の工程を図１〜図９に示す。
【００１８】
まず、図１には、下地基板として使用するシリコン（Ｓｉ）基板１の上にＴＦＴの活性層２を形成し、その上にゲート電極４、データ線６およびドレイン電極８を形成し、さらに、これらの上に第１の層間絶縁膜１０（ＢＰＳＧ膜／ＮＳＧ膜）を形成してその表面を酸化膜ＣＭＰにより研磨して平坦化するまでの工程が示されている。
【００１９】
次に、図２に示す工程においては、図示しない周辺駆動用回路用の配線を形成し、遮光層（ブラックマトリクス）１２および第２の層間絶縁膜１４が形成される。
次に図３に示す工程においては、第２の層間絶縁膜１４上に反射率の高い不透明な材料として、Ａｌ（アルミニウム）を主成分とする合金（例えばＡｌＣｕ）をスパッタ成膜し、パターニングして画素電極１６を形成する。このとき膜厚は約１００ｎｍ〜２００ｎｍに調整され、最小画素サイズは数十μｍ角にパターニングされる。
【００２０】
次に図４に示す工程においては、まず画素電極１６上に、屈折率１．５０前後のシリコン酸化膜（プラズマ酸化膜）１８を、シラン系の原料ガス雰囲気を用いたプラズマＣＶＤで形成する。
具体的には、屈折率１．３５〜１．６５（１．５０±０．１５）の範囲に膜質調整し、膜厚は４００ｎｍ±１００ｎｍとする。
【００２１】
続いて、画素間の表面段差を緩和するために無機系のＳＯＧ材料をプラズマ酸化膜１８上に塗布し、ＳＯＧエッチバック処理が施される。このエッチバック処理では、画素電極上の絶縁膜（プラズマ酸化膜１８）の残り膜厚を、約２５０ｎｍ±５０ｎｍに調整される。
ただし、特に画素間隔が狭い場合には、ＳＯＧエッチバック処理によっても完全な平坦性を得ることはできない。例えば、隣り合う４つの画素に囲まれた四重点を完全に平坦にすることは困難であり、図示したように凹部１８ａとなる。
【００２２】
次に図５に示す工程においては、ＳＯＧエッチバック処理後のプラズマ酸化膜１８上に、プラズマＣＶＤ法でシリコン窒化膜（プラズマ窒化膜）２０を形成する。後述するように、このプラズマ窒化膜２０をパターニングして柱状スペーサを形成する。プラズマ窒化膜２０は、屈折率１．４０〜１．８０の範囲内に膜質調整され、膜厚１．８μｍ〜２．０μｍに成膜される。
プラズマ窒化膜２０を形成する工程においては、例えば、平行平板型のプラズマＣＶＤ装置を用いて、ＳｉＨ４ ガス、Ｎ２ Ｏガス、ＮＨ３ ガス、Ｎ２ ガスの混合ガスを原料ガス雰囲気とする。
【００２３】
画質の最適化のため、主としてＮ２ Ｏガス混合比およびプラズマ放電電力の調整によって、プラズマ窒化膜の屈折率を、液晶の種類、および、画素上に堆積するプラズマ酸化膜２０と液晶との複素屈折率の関係に応じて、調整する。例えば、屈折率１．８０のプラズマ窒化膜を得るためにＮ２ Ｏガス混合比を０とし、屈折率１．４０のプラズマ窒化膜を得るためには、ＮＨ３ ガスに対して約２倍の流量比でＮ２ Ｏガスを混合する。
なお、Ｎ２ Ｏガス混合比が０の場合に堆積される膜はシリコン窒化物の膜であるが、Ｎ２ Ｏガスを混合した場合には、成膜される膜に（残留酸素成分に起因する量を超えた）酸素が添加され、シリコン酸窒化物の膜となる。以下、シリコン窒化物の膜である場合とシリコン酸窒化物の膜である場合との両方を含めて「プラズマ窒化膜」と表記する。これらの膜は耐熱性、耐光性に優れ、一般的に利用可能なプラズマＣＶＤ装置を用いて堆積可能である。また、プラズマ酸化膜等に比較してさらに高い硬度を有するため、後から行うＣＭＰ時のスクラッチ等の欠陥発生を抑制することができる。しかも、上記のように堆積条件を調整して屈折率を調整することにより、画質を最適化することが可能である。
ここで、前述の四重点におけるプラズマ酸化膜１８表面の凹部１８ａの上方では、プラズマ窒化膜２０の表面にも、図５に符号２０ａで示すように、歪んだ形状となり、凹部が形成される。
続いて、プラズマ窒化膜２０上にフォトレジスト膜を形成し、パターニングを行って、レジストパターン２２を形成する。
【００２４】
次に図６に示す工程においては、レジストパターン２２をマスクとして、プラズマ窒化膜２０と、画素電極上のプラズマ酸化膜１８をドライエッチングで加工し、プラズマ窒化膜の柱状スペーサ２４を形成する。このとき、プラズマ窒化膜２０が選択的に除去された後、画素電極上に残留するプラズマ酸化膜１８の膜厚が、約５０ｎｍになるように調整される。続いてフォトレジスト膜２２を除去した後、水素雰囲気中４５０℃、９０分のＨ２ シンター処理が行われる。
ただしこの段階では、まだ、柱状スペーサ２４の上面は平坦ではないし、高さのばらつきも比較的大きい。柱状スペーサは、画質を劣化させることがないように、表示領域以外、すなわち、画素電極間に形成される。この位置には、前述のように、プラズマＣＶＤで堆積した段階で、プラズマ窒化膜２０表面に歪んだ形状の凹部２０ａが存在する。従って、形成された柱状スペーサの上面にも凹部２０ａがそのまま残る。さらに、この凹部を無視しても、プラズマＣＶＤ法による膜形成に起因する膜厚ばらつきが存在するため、パターニングによって形成された段階の柱状スペーサ２４の高さにもばらつきが存在する。そこで続いて、以下に述べるように、柱状スペーサの上面を平坦にし、その上面の高さを一定にそろえるための処理が行われる。
【００２５】
次に図７に示す工程においては、プラズマ窒化膜の柱状スペーサ２４を形成した基板上に、フォトレジスト膜２６をプラズマ窒化膜２０の膜厚（柱状スペーサ２４の高さ）よりも薄く（すなわち、フォトレジスト膜２６から柱状スペーサ２４の頭部２４ａが突出するように）成膜する。また、柱状スペーサ２４の周囲の数μｍの範囲に位置するフォトレジスト膜２６の表面領域に、堀れ込み（溝）２６ａを形成する。
具体的には、例えば、柱状スペーサ２４の高さに比較して４００ｎｍ薄い膜厚に、フォトレジスト膜２６を回転塗布法によって形成し、その後、柱状スペーサ２４に対応する位置に、柱状スペーサ２４の周囲にマージンを持たせた開口部を有するフォトマスクを利用して、フォトレジスト膜２６を露光し、現像を行うことによって溝２６ａを形成する。この時、フォトレジスト膜２６の表面領域のみが露光される露光量を選択することによって、フォトレジスト膜２６の表面領域のみに、すなわち、フォトレジスト膜２６の膜厚に比較して浅い、溝２６ａを形成する。溝２６ａの深さは、露光量によって調整することができる。
【００２６】
回転塗布法によるフォトレジスト膜の形成は、アクティブマトリクス基板や、もしくは一般の半導体集積回路製造において頻繁に用いられる工程であり、高い精度および均一性で、膜厚を制御することができる。例えば、基板表面全面において１％以内のばらつき、より具体的には、１４００ｎｍ±１４ｎｍ、もしくは、１６００ｎｍ±１６ｎｍの範囲に制御することができる。
その後、熱硬化処理を行う。上記のように柱状スペーサ２４の周囲に溝２６ａを形成するのは、後で詳しく述べるように、柱状スペーサ２４の突出した頭部２４ａを選択的に研磨するために、ＣＭＰで使用するスラリーを柱状スペーサ２４の近辺に停滞させるためである。
【００２７】
次に図８に示す工程においては、柱状スペーサ２４の突出した頭部２４ａを、ＣＭＰ処理により選択的に研磨して、柱状スペーサ２４の高さをフォトレジスト膜２６の表面の高さに揃える。
この時に、柱状スペーサ２４の頭部２４ａの、凹部２０ａが存在していた部分が除去され、平坦な上面を有する柱状スペーサ２４を得ることができる。
柱状スペーサ２４の頭部２４ａのＣＭＰには、例えば、市販の酸化膜ＣＭＰ用スラリー材料を使用することができる。
【００２８】
以下、図示は省略するが、次に、フォトレジスト膜２６を剥離し、アクティブマトリクス基板の形成工程を終える。
その後、アクティブマトリクス基板と、対向電極および配向膜が形成された対向基板とを貼り合わせ、液晶材料を注入することにより、封入する。これにより、アクティブマトリクス基板と対向基板との間の、均一な高さを有する柱状スペーサ２４によって均一に維持されたセルギャップ間に、液晶材料が保持される。
【００２９】
柱状スペーサ２４の形成方法について、さらに図を用いて詳細に説明する。
図９（ａ）は、画素領域（図では画素電極で代表させて示す）３０の間に柱状スペーサ２４を設けた状態（図６参照）を示す斜視図である。また、図９（ｂ）は、これにフォトレジスト膜２６を、柱状スペーサ２４の頭部２４ａが突出するように形成した状態（図７参照）を示す斜視図である。
これらの図、および次の図１０では、柱状スペーサ２４頭部２４ａの歪み形状（凹部）の表示は省略してある。
また、柱状スペーサ２４の頭部２４ａの周囲のフォトレジスト膜２６の表面領域に溝２６ａを設けた状態（図７参照）を図１０に示す。この溝２６ａを、図に示す矢印のようにスラリーが流れる。このとき、柱状スペーサ２４の頭部２４ａの面積は、フォトレジスト膜２６で覆われた画素領域３０に比べてはるかに小さい。例えば、画素領域３０が１０μｍ×１０μｍであるのに対して、柱状スペーサ２４は、１μｍ×１μｍであり、面積比で約１／１００になる。
【００３０】
柱状スペーサ２４の頭部２４ａの周囲のフォトレジスト膜２６に設けられた溝２６ａは、頭部２４ａを選択的に研磨する際（図８参照）、スラリー材料の停滞による研磨効率向上をもたらす。また、図１０には１つの柱状スペーサ２４しか示されていないが、実際には、複数の柱状スペーサ２４が、例えばそれぞれの画素領域３０の間の四重点に、形成される。溝２６ａは、これらの複数の柱状スペーサ２４の頭部２４ａの周囲と、その間を連結する領域に形成される。この、連結された溝２６ａにより、スクラッチ等の主な要因である研磨パッド等の削りかすを、研磨している領域の外へ導く。これより、スクラッチ等のダメージを招くことなく、ＣＭＰ処理が可能になる。
【００３１】
前記のように、研磨対象の頭部２４ａの面積が小さいことに加えて、溝２６ａによる研磨効率向上によって、通常のシリコン酸化膜に比較して硬質のプラズマ窒化膜で形成されているにもかかわらず、柱状スペーサ２４の頭部２４ａの研磨は、わずか数十秒で完了する。研磨時間の短縮は、スラリー材料、研磨パッド等の消耗品に付随した部分も含めて製造コスト削減に効果を発揮する。なお、数十秒の研磨時間では、フォトレジスト膜２６は、削れることは無く、頭部２４ａの研磨膜の面取り基準面としての効果を充分に有している。
【００３２】
柱状スペーサ２４の頭部２４ａの選択的研磨は、具体的には、例えばＫＯＨベースのスラリー材料を用い、メイン研磨圧力を３ＰＳＩ〜５ＰＳＩ、ＣＭＰ装置の定盤のメイン回転数を２５ｒｐｍ〜７５ｒｐｍとし、ウエハ保持のキャリアのメイン回転数を２０ｒｐｍ〜５０ｒｐｍで行われる。
なお、メイン研磨圧力等の研磨条件は、プラズマ窒化膜２０の膜質に応じて調整する。例えば、屈折率が低く相対的に軟質のプラズマ窒化膜の場合には、メイン研磨圧力およびメイン回転速度を低くする。逆に、屈折率が高く相対的に硬質の場合には、メイン研磨圧およびメイン回転速度を高くする。なおこの研磨条件は、後者の場合においても、プラズマ窒化膜に比較してはるかに軟質な、通常のシリコン酸化膜（例えば層間絶縁膜１０）の平坦化に利用する条件と同程度の範囲内である。従って、連結された溝２６ａによる削りかす除去効果も相まって、スクラッチ等のダメージ発生を効果的に防止することができる。
【００３３】
ここで、プラズマ窒化膜のパターニングにより柱状スペーサ２４を形成してから、塗布によってフォトレジスト膜２６を形成し、このフォトレジスト膜２６の表面を基準面としてＣＭＰを行うことにより、例えば特許文献３のように、堆積直後の膜の状態でＣＭＰを行ってから、パターニングを行って柱状スペーサを形成する場合に比較して、以下の点でよりすぐれた結果を得ることができる。
まず、（１）フォトレジスト膜の表面を基準面とすることにより、柱状スペーサ２４の上面の平坦性を高めるとともに、その高さの均一性を高めることができる。
一般的には、ＣＶＤ法で堆積するシリコン窒化膜に比較して、塗布法で形成するフォトレジスト膜の方が、膜厚の制御性および均一性が高い。例えば、前述のように１％以内のばらつきに抑えることが容易にできる。また、ＣＶＤ法による堆積では、プラズマ酸化膜１８表面の凹部１８ａ（図５参照）のような、基板表面の局所的な形状に敏感に影響を受けて、２０ａのような歪んだ形状を有する表面が形成されるのに対して、塗布法では、基板表面の局所的な形状の影響を受けにくい。従って、フォトレジスト膜の方が、プラズマＣＶＤによって堆積したシリコン窒化膜２０の表面に比較して、はるかに高い平坦性、および高さ均一性を持つ。この、高い平坦性、均一性を持つフォトレジスト膜表面を基準面としてＣＭＰ処理を行うため、研磨後の柱状スペーサの上面の平坦性を高め、かつ、表示素子全体に配置される多数の柱状スペーサ２４の上面の高さの均一性を高めることができる。
【００３４】
次に、（２）短いＣＭＰ時間で高い平坦性を得ることができる。またその結果、高い上面高さの均一性を得ることができる。
前述のように、ＣＭＰによる研磨の対象となる柱状スペーサ２４の頭部２４ａの面積は、画素領域３０の面積の１／１００程度である。このため、パターニングする以前の全面にプラズマ窒化膜２０が存在する状態でＣＭＰを行う場合に比較して、はるかに短い時間で、同一の研磨膜厚を得ることができる。さらに、パターニングされる以前のプラズマ窒化膜２０の表面全体において、凹部２０ａがしめる面積比率が極めて小さいのに対して、パターニングされて形成された柱状スペーサ２４の頭部２４ａの中で凹部２０ａの部分が占める面積比率は高い。従って、柱状スペーサ２４にパターニングしてからＣＭＰを行う方が、はるかに小さな研磨膜厚で、凹部を解消し、平坦な表面（柱状スペーサ２４の上面）を得ることができる。
この２つの要因により、パターニング以前にＣＭＰを行う場合に比較して、柱状スペーサにパターニングしてからＣＭＰを行う場合の方が、凹部２０ａを解消して平坦な表面を得るために必要な研磨時間をはるかに短くすることができる。
【００３５】
さらにここで、特にプラズマ窒化膜のように硬度の高い膜のＣＭＰを行う場合、研磨時間が増すに従って面内のばらつきが増大するという現象がある。従って、パターニング前のプラズマ窒化膜のＣＭＰを行なうと、凹部２０ａを解消するために極めて長い研磨時間を要するのみではなく、面内での均一性が、研磨開始前（プラズマＣＶＤ法による堆積直後）に比較してかえって悪化する結果を招く。
これに対して、柱状スペーサ２４に加工してからその頭部２４ａのみを研磨する場合、研磨時間を短縮して生産性を高めることができるだけではなく、このようなばらつきの増大を防ぎ、研磨後に得られる柱状スペーサの上面の高さの均一性を高めることができる。
【００３６】
以上の（１）、（２）の効果により、高い生産性で、上面の平坦性、およびその高さの均一性に優れた、柱状スペーサ２４を得ることができる。そして、この柱状スペーサ２４を利用してセルギャップを一定に維持することにより、高い画質の表示装置を得ることができる。
なお、プラズマ窒化膜２４をパターニングして柱状スペーサ２４を形成した状態で、フォトレジスト膜２６を形成せずにＣＭＰを行ったとすると、柱状スペーサ２４が剥離する等の問題が発生する。しかし、フォトレジスト膜２６を塗布し、硬化を行ってからＣＭＰを行うことにより、十分な機械的強度が維持され、このような問題は発生しない。ただし、柱状スペーサ２４の頭部２４ａ周囲の溝２６ａを形成せずにＣＭＰを行うと、頭部２４ａ周囲へのスラリー材料の流入、停滞が不十分になり、摩擦が増大し、剥離が発生する場合もある。
【００３７】
以上詳細に説明したように、本実施形態の半導体の製造方法によれば、上面が平坦で、かつ、上面の高さの均一性が高い柱状スペーサ２４を有するアクティブマトリクス基板を得ることができ、この柱状スペーサ２４を利用してセルギャップを一定に維持し、高い画質の表示素子を得ることができる。しかも、このような柱状スペーサ２４を、短い研磨時間で、生産性よく形成することができる。特に、プラズマ窒化物で柱状スペーサ２４を形成した場合には、高い耐熱性、耐光性が得られる上、その屈折率を適切な値に調整し、画質を高めることができる。
【００３８】
以上、本発明の表示装置の製造方法について詳細に説明したが、本発明は、以上の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において、各種の改良や変更を行ってもよいのはもちろんである。
上記実施形態においては柱状スペーサを形成する材料として、プラズマＣＶＤ法で形成したシリコン窒化物もしくはシリコン酸窒化物を使用した。しかし、対向基板との張り合わせ時の圧力に耐え、ギャップを維持することができる強度を有する範囲で、様々な材料を使用することができる。ただし、一般的には、耐熱性、耐光性、強度等の観点で、無機材料で柱状スペーサを形成することが好ましい。
【００３９】
柱状スペーサ２４の頭部２４ａの研磨の際の基準面を得るために、上記実施形態ではフォトレジストを利用した。しかし、必要な膜厚均一性、表面平坦性を持って塗布可能な材料であれば、様々なものを利用することができる。ただし、一般的に利用可能な塗布材料としては有機系のものが多い。また、上記のシリコン窒化物、シリコン酸窒化物のような無機材料の柱状スペーサの頭部の研磨の際に、顕著に削れることなく、基準面としての役割を果たすためにも、有機系の塗布材料を利用することが好ましい。なお、上記実施形態では、感光性を有するフォトレジストを利用し、表面領域の露光によって柱状スペーサ２４の頭部２４ａの周囲の溝２６ａを形成した。このように、感光性の材料を利用することによって容易に溝２６ａを形成することができる。しかし、感光性を有さない材料を利用する場合であっても、例えば、研磨の基準面とする塗布材料の膜を形成した後に、薄いフォトレジスト膜をさらに形成し、露光によってパターニングを行い、形成されたフォトレジストパターンをマスクとしたエッチングを行うことによって溝２６ａを形成することができる。
【００４０】
【発明の効果】
以上、説明した通り、本発明によれば、セルギャップを一定に維持することができ、表示ムラの無い表示装置の製造方法を提供することが可能となる。
【図面の簡単な説明】
【図１】本実施形態に係る半導体表示装置の製造方法の工程を示す説明図であり、第１層間絶縁膜を形成した状態を示す断面図である。
【図２】同じく本実施形態に係る半導体表示装置の製造方法の工程を示す説明図であり、さらに第２の層間絶縁膜を形成した状態を示す断面図である。
【図３】本実施形態に係る半導体表示装置の製造方法の工程を示す説明図であり、さらに画素電極を形成した状態を示す断面図である。
【図４】本実施形態に係る半導体表示装置の製造方法の工程を示す説明図であり、プラズマ酸化膜を形成し、膜厚を調整した状態を示す断面図である。
【図５】本実施形態に係る半導体表示装置の製造方法の工程を示す説明図であり、さらにプラズマ窒化膜を形成した状態を示す断面図である。
【図６】本実施形態に係る半導体表示装置の製造方法の工程を示す説明図であり、柱状スペーサを形成した状態を示す断面図である。
【図７】本実施形態に係る半導体表示装置の製造方法の工程を示す説明図であり、さらにフォトレジスト膜を形成した状態を示す断面図である。
【図８】本実施形態に係る半導体表示装置の製造方法の工程を示す説明図であり、柱状スペーサの頭部を選択的に研磨した状態を示す断面図である。
【図９】（ａ）は、柱状スペーサを形成した状態を示す斜視図であり、（ｂ）は、それにフォトレジスト膜を成膜した状態を示す斜視図である。
【図１０】柱状スペーサ頭部の周辺に溝を形成した状態を示す斜視図である。
【図１１】透過型の液晶表示装置の一例を示す平面図である。
【図１２】薄膜トランジスタが配置されたアクティブマトリクス型の液晶表示装置の基本構成を示す概略断面図である。
【図１３】粒形スペーサを散布した状態を示す平面図である。
【符号の説明】
１ シリコン基板
２ ＴＦＴ活性層
４ ゲート電極
６ データ線
８ ドレイン電極
１０ 第１の層間絶縁膜
１２ 遮光層用の絶縁膜（ブラックマトリクス）
１４ 第２の層間絶縁膜
１６ 画素電極
１８ プラズマ酸化膜
２０ プラズマ窒化膜
２０ａ 歪み形状
２２ レジストパターン
２４ 柱状スペーサ
２６ フォトレジスト膜
２６ａ 溝
３０ 画素領域
【発明の属する技術分野】
本発明は、液晶に代表される電気光学物質（液状表示媒体）を用いた表示装置の製造方法に係り、特に、駆動素子と画素電極とをマトリクス状に配置したアクティブマトリクス基板の製造方法に関する。
【０００２】
【従来の技術】
電気光学物質を用いた表示装置では、一般的に、２枚の基板間のギャップに電気光学物質が封入される。そして、一方の基板上にマトリクス状に配置された各画素毎の電極（画素電極）に印加される電圧により、各画素に対応する領域の電気光学物質の光学特性が変化し、画像を表示する。特に、アクティブマトリクス型表示装置には、各画素毎に、画素電極とともに、画素電極に所定の電圧を供給するトランジスタ等の駆動素子が配置された、アクティブマトリクス基板が使用される。
このような表示装置にはまた、透過型の表示装置と反射型の表示素子とがある。透過型の場合には、透明な基板、例えばガラス上に、半導体薄膜を形成し、薄膜トランジスタ（以下、ＴＦＴとする）を駆動素子として形成する。画素電極も透明な材料を利用して形成する。一方、反射型の場合には不透明な基板を利用することができる。一例として、シリコンウエハ等の半導体基板を基板として利用し、それ自体の表面、もしくは表面上に形成した半導体薄膜に、駆動素子として使用するトランジスタを形成し、アルミニウム等の、高い反射率を有する、不透明な材料で画素電極を形成したものがある。
【０００３】
透過型の液晶表示装置で用いられるアクティブマトリクス基板の一例を図１１に平面図で示す。図１１に示すように、アクティブマトリクス基板には、マトリクス状に配置された数十〜数百万個もの画素領域１０２と、ブラックマトリクス（遮光領域）１０４、配線領域１０６から構成されている。各画素領域１０２のブラックマトリクスによって遮光された部分には、それぞれＴＦＴが配置され、各画素電極に出入りする電荷をＴＦＴのスイッチング機能により制御する。
【０００４】
図１２に、図１１に示されるようなアクティブマトリクス基板を用いた、アクティブマトリクス型の液晶表示装置の基本構成を概略断面図で示す。
図１２に示すように、液晶表示装置の、図の下側の部分には、透明性を有する下地基板１１０上にＴＦＴの活性層（半導体薄膜）１１２が設けられ、ＴＦＴの活性層１１２上にゲート電極１１４、データ線１１６、ドレイン電極１１８、層間絶縁膜１２０及びブラックマトリクス（遮光領域）１０４が形成されている。層間絶縁膜１２０の上には、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ） 膜等の透明導電性膜からなる画素電極１２２ａ及びポリイミド系の配向膜１２４ａが設けられる。これらの、下地基板１１０から配向膜１２４ａまでの部分が、アクティブマトリクス基板１３０である。一方、図の上側には、透過性の基板（上部基板）１２８上に透明導電性膜からなる電極１２２ｂと、配向膜１２４ｂとが設けられ、対向基板１３２を構成する。そして、このアクティブマトリクス基板１３０と対向基板とが、互いに基板間隔（セルギャップ）Ｇを持って対向するように保持され、このセルギャップに液晶が封入される。
【０００５】
このとき、前記基板間の間隔（セルギャップ）Ｇにムラがあると液晶の表示ムラ、色ムラ等が発生するため、基板間隔Ｇが均一であることが好ましい。しかし現実には、表示装置の全面にわたってセルギャップを高い精度で一定に保つことは容易ではない。その原因の一つは、アクティブマトリクス基板１３０，対向基板１３２のそれぞれが完全には平坦でないことである。特にアクティブマトリクス基板１３０は、その製造工程で、様々な応力を有する様々な膜が堆積され、また、様々な温度での熱処理が行われるため、仮に、下地基板１１０自体は完全に平坦であったとしても、完成したアクティブマトリクス基板１３０を平坦に保つことは困難である。
【０００６】
そこで、この基板間隔Ｇを制御するために、アクティブマトリクス基板上に粒形のスペーサ（ビーズ）を散布する方法が知られている（例えば、特許文献１参照）。また、アクティブマトリクス基板上に成膜した樹脂や無機材料の膜をパターニングすることによって、セルギャップ保持材（柱状スペーサ）を形成することも提案されている。より具体的には、スピンコート法によって形成し、常温放置によってレベリングを行った感光性ポリイミド膜を、さらにＣＭＰ（化学機械研磨）処理によって平坦化した後に、パターニングしてギャップ保持材を形成する方法（特許文献２）や、プラズマＣＶＤ法によって堆積したシリコン酸化膜を、ＣＭＰ法によって平坦化してからパターニングしてスペーサを形成する方法（特許文献３）が提案されている。
【０００７】
【特許文献１】
特開平１０−１０４６３６号公報
【特許文献２】
特開平１０−３３９８８９号公報
【特許文献３】
特開平８−２４８４２５号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上述したような従来技術によっても、まだ前記従来の問題は解決されてはいない。
粒状のスペーサを散布する方法では、基本的には、図１３に模式的に示すようにランダムな位置に粒状スペーサが配置され、粒状スペーサの位置を制御することができない。画素領域１０２に配置された粒状スペーサは、液晶の配向性を乱し、画像表示の乱れ（ディストーション）を引き起こす。この対策として特許文献１には、散布後にエアブローを行うことによって、画素領域以外の部分のみに粒状スペーサを残す方法が提案されている。しかし現実には、この方法を利用したとしても、セルギャップに液晶を注入する際に粒状スペーサが移動するため、粒状スペーサの位置を完全に制御することは困難であった。また、液晶注入時のスペーサの移動は、スペーサ密度の面内のばらつきを引き起こし、それによってもセルギャップのばらつきが大きくなる。
【０００９】
一方、樹脂や無機材料の膜をパターニングして柱状スペーサを形成する方法では、スペーサの位置を制御することが可能である。しかし、樹脂材料では耐熱性、耐光性に乏しく、熱サイクルに伴う柱状スペーサの収縮によってセルギャップムラが発生したり、光照射による画質劣化が発生したりする。
柱状スペーサを無機材料で形成する場合には、耐熱性、耐光性は高めることができる。しかし、例えばプラズマＣＶＤ法で無機材料膜を堆積する際の基板となる、アクティブマトリクス基板の表面には、図１１に示すように、ＴＦＴや画素電極等に伴う凹凸が存在する。このような基板上に堆積したシリコン酸化膜等の表面は、基板表面の凹凸の影響を受け、平坦にはならない。このような膜をパターニングしても、上面が平坦で、均一な高さを有する柱状スペーサを形成することはできず、セルギャップを均一に保つことはできない。このため、特許文献３では、ＣＭＰ法による平坦化を行ってからシリコン酸化膜のパターニングを行うことが提案されている。しかし、後から詳細に説明するように、基板全面に堆積された状態でＣＭＰ処理を行っても、高い平坦性を実現することは困難である。
【００１０】
本発明は、前記従来の問題に鑑みてなされたものであり、基板間隔を一定に維持することができ、表示ムラの無い表示装置の製造方法を提供することを課題とする。
【００１１】
【課題を解決するための手段】
前記課題を解決するために、本発明は、複数の画素電極が形成された基板上に複数の柱状スペーサを形成し、前記複数の柱状スペーサが形成された基板上に、平坦な表面を有する塗布材料の膜を、前記柱状スペーサの頭部が前記塗布材料の膜の表面から突出するように形成し、前記塗布材料の膜の表面を基準面として、前記突出した前記柱状スペーサの頭部を研磨することにより、前記複数の柱状スペーサの上面の高さを前記塗布材料の膜の表面の高さに揃えることを特徴とする表示装置の製造方法を提供する。
【００１２】
また、前記複数の柱状スペーサの頭部の周囲、および該周囲間を連結する領域に、前記塗布材料の膜の膜厚に比較して浅い溝が形成されるように、前記塗布材料の膜を形成するようにしたことが好ましい。
【００１３】
また、前記塗布材料は感光性を有し、前記溝の形成を、前記塗布材料の膜の表面付近のみが露光される条件で露光することによって行うことが好ましい。
【００１４】
また、前記柱状スペーサは無機系絶縁物からなり、前記塗布材料は有機系塗布材料であることが好ましい。
【００１５】
また、前記柱状スペーサはシリコン窒化物もしくはシリコン酸窒化物からなることが好ましい。
【００１６】
【発明の実施の形態】
以下、本発明の表示装置の製造方法について、添付の図面に示される好適実施形態を基に詳細に説明する。
【００１７】
本発明に係る表示装置の製造方法の例として、液晶を用いた反射型の電気光学装置（半導体表示装置）の製造方法を以下説明する。本実施形態に係る半導体表示装置の製造方法の工程を図１〜図９に示す。
【００１８】
まず、図１には、下地基板として使用するシリコン（Ｓｉ）基板１の上にＴＦＴの活性層２を形成し、その上にゲート電極４、データ線６およびドレイン電極８を形成し、さらに、これらの上に第１の層間絶縁膜１０（ＢＰＳＧ膜／ＮＳＧ膜）を形成してその表面を酸化膜ＣＭＰにより研磨して平坦化するまでの工程が示されている。
【００１９】
次に、図２に示す工程においては、図示しない周辺駆動用回路用の配線を形成し、遮光層（ブラックマトリクス）１２および第２の層間絶縁膜１４が形成される。
次に図３に示す工程においては、第２の層間絶縁膜１４上に反射率の高い不透明な材料として、Ａｌ（アルミニウム）を主成分とする合金（例えばＡｌＣｕ）をスパッタ成膜し、パターニングして画素電極１６を形成する。このとき膜厚は約１００ｎｍ〜２００ｎｍに調整され、最小画素サイズは数十μｍ角にパターニングされる。
【００２０】
次に図４に示す工程においては、まず画素電極１６上に、屈折率１．５０前後のシリコン酸化膜（プラズマ酸化膜）１８を、シラン系の原料ガス雰囲気を用いたプラズマＣＶＤで形成する。
具体的には、屈折率１．３５〜１．６５（１．５０±０．１５）の範囲に膜質調整し、膜厚は４００ｎｍ±１００ｎｍとする。
【００２１】
続いて、画素間の表面段差を緩和するために無機系のＳＯＧ材料をプラズマ酸化膜１８上に塗布し、ＳＯＧエッチバック処理が施される。このエッチバック処理では、画素電極上の絶縁膜（プラズマ酸化膜１８）の残り膜厚を、約２５０ｎｍ±５０ｎｍに調整される。
ただし、特に画素間隔が狭い場合には、ＳＯＧエッチバック処理によっても完全な平坦性を得ることはできない。例えば、隣り合う４つの画素に囲まれた四重点を完全に平坦にすることは困難であり、図示したように凹部１８ａとなる。
【００２２】
次に図５に示す工程においては、ＳＯＧエッチバック処理後のプラズマ酸化膜１８上に、プラズマＣＶＤ法でシリコン窒化膜（プラズマ窒化膜）２０を形成する。後述するように、このプラズマ窒化膜２０をパターニングして柱状スペーサを形成する。プラズマ窒化膜２０は、屈折率１．４０〜１．８０の範囲内に膜質調整され、膜厚１．８μｍ〜２．０μｍに成膜される。
プラズマ窒化膜２０を形成する工程においては、例えば、平行平板型のプラズマＣＶＤ装置を用いて、ＳｉＨ４ ガス、Ｎ２ Ｏガス、ＮＨ３ ガス、Ｎ２ ガスの混合ガスを原料ガス雰囲気とする。
【００２３】
画質の最適化のため、主としてＮ２ Ｏガス混合比およびプラズマ放電電力の調整によって、プラズマ窒化膜の屈折率を、液晶の種類、および、画素上に堆積するプラズマ酸化膜２０と液晶との複素屈折率の関係に応じて、調整する。例えば、屈折率１．８０のプラズマ窒化膜を得るためにＮ２ Ｏガス混合比を０とし、屈折率１．４０のプラズマ窒化膜を得るためには、ＮＨ３ ガスに対して約２倍の流量比でＮ２ Ｏガスを混合する。
なお、Ｎ２ Ｏガス混合比が０の場合に堆積される膜はシリコン窒化物の膜であるが、Ｎ２ Ｏガスを混合した場合には、成膜される膜に（残留酸素成分に起因する量を超えた）酸素が添加され、シリコン酸窒化物の膜となる。以下、シリコン窒化物の膜である場合とシリコン酸窒化物の膜である場合との両方を含めて「プラズマ窒化膜」と表記する。これらの膜は耐熱性、耐光性に優れ、一般的に利用可能なプラズマＣＶＤ装置を用いて堆積可能である。また、プラズマ酸化膜等に比較してさらに高い硬度を有するため、後から行うＣＭＰ時のスクラッチ等の欠陥発生を抑制することができる。しかも、上記のように堆積条件を調整して屈折率を調整することにより、画質を最適化することが可能である。
ここで、前述の四重点におけるプラズマ酸化膜１８表面の凹部１８ａの上方では、プラズマ窒化膜２０の表面にも、図５に符号２０ａで示すように、歪んだ形状となり、凹部が形成される。
続いて、プラズマ窒化膜２０上にフォトレジスト膜を形成し、パターニングを行って、レジストパターン２２を形成する。
【００２４】
次に図６に示す工程においては、レジストパターン２２をマスクとして、プラズマ窒化膜２０と、画素電極上のプラズマ酸化膜１８をドライエッチングで加工し、プラズマ窒化膜の柱状スペーサ２４を形成する。このとき、プラズマ窒化膜２０が選択的に除去された後、画素電極上に残留するプラズマ酸化膜１８の膜厚が、約５０ｎｍになるように調整される。続いてフォトレジスト膜２２を除去した後、水素雰囲気中４５０℃、９０分のＨ２ シンター処理が行われる。
ただしこの段階では、まだ、柱状スペーサ２４の上面は平坦ではないし、高さのばらつきも比較的大きい。柱状スペーサは、画質を劣化させることがないように、表示領域以外、すなわち、画素電極間に形成される。この位置には、前述のように、プラズマＣＶＤで堆積した段階で、プラズマ窒化膜２０表面に歪んだ形状の凹部２０ａが存在する。従って、形成された柱状スペーサの上面にも凹部２０ａがそのまま残る。さらに、この凹部を無視しても、プラズマＣＶＤ法による膜形成に起因する膜厚ばらつきが存在するため、パターニングによって形成された段階の柱状スペーサ２４の高さにもばらつきが存在する。そこで続いて、以下に述べるように、柱状スペーサの上面を平坦にし、その上面の高さを一定にそろえるための処理が行われる。
【００２５】
次に図７に示す工程においては、プラズマ窒化膜の柱状スペーサ２４を形成した基板上に、フォトレジスト膜２６をプラズマ窒化膜２０の膜厚（柱状スペーサ２４の高さ）よりも薄く（すなわち、フォトレジスト膜２６から柱状スペーサ２４の頭部２４ａが突出するように）成膜する。また、柱状スペーサ２４の周囲の数μｍの範囲に位置するフォトレジスト膜２６の表面領域に、堀れ込み（溝）２６ａを形成する。
具体的には、例えば、柱状スペーサ２４の高さに比較して４００ｎｍ薄い膜厚に、フォトレジスト膜２６を回転塗布法によって形成し、その後、柱状スペーサ２４に対応する位置に、柱状スペーサ２４の周囲にマージンを持たせた開口部を有するフォトマスクを利用して、フォトレジスト膜２６を露光し、現像を行うことによって溝２６ａを形成する。この時、フォトレジスト膜２６の表面領域のみが露光される露光量を選択することによって、フォトレジスト膜２６の表面領域のみに、すなわち、フォトレジスト膜２６の膜厚に比較して浅い、溝２６ａを形成する。溝２６ａの深さは、露光量によって調整することができる。
【００２６】
回転塗布法によるフォトレジスト膜の形成は、アクティブマトリクス基板や、もしくは一般の半導体集積回路製造において頻繁に用いられる工程であり、高い精度および均一性で、膜厚を制御することができる。例えば、基板表面全面において１％以内のばらつき、より具体的には、１４００ｎｍ±１４ｎｍ、もしくは、１６００ｎｍ±１６ｎｍの範囲に制御することができる。
その後、熱硬化処理を行う。上記のように柱状スペーサ２４の周囲に溝２６ａを形成するのは、後で詳しく述べるように、柱状スペーサ２４の突出した頭部２４ａを選択的に研磨するために、ＣＭＰで使用するスラリーを柱状スペーサ２４の近辺に停滞させるためである。
【００２７】
次に図８に示す工程においては、柱状スペーサ２４の突出した頭部２４ａを、ＣＭＰ処理により選択的に研磨して、柱状スペーサ２４の高さをフォトレジスト膜２６の表面の高さに揃える。
この時に、柱状スペーサ２４の頭部２４ａの、凹部２０ａが存在していた部分が除去され、平坦な上面を有する柱状スペーサ２４を得ることができる。
柱状スペーサ２４の頭部２４ａのＣＭＰには、例えば、市販の酸化膜ＣＭＰ用スラリー材料を使用することができる。
【００２８】
以下、図示は省略するが、次に、フォトレジスト膜２６を剥離し、アクティブマトリクス基板の形成工程を終える。
その後、アクティブマトリクス基板と、対向電極および配向膜が形成された対向基板とを貼り合わせ、液晶材料を注入することにより、封入する。これにより、アクティブマトリクス基板と対向基板との間の、均一な高さを有する柱状スペーサ２４によって均一に維持されたセルギャップ間に、液晶材料が保持される。
【００２９】
柱状スペーサ２４の形成方法について、さらに図を用いて詳細に説明する。
図９（ａ）は、画素領域（図では画素電極で代表させて示す）３０の間に柱状スペーサ２４を設けた状態（図６参照）を示す斜視図である。また、図９（ｂ）は、これにフォトレジスト膜２６を、柱状スペーサ２４の頭部２４ａが突出するように形成した状態（図７参照）を示す斜視図である。
これらの図、および次の図１０では、柱状スペーサ２４頭部２４ａの歪み形状（凹部）の表示は省略してある。
また、柱状スペーサ２４の頭部２４ａの周囲のフォトレジスト膜２６の表面領域に溝２６ａを設けた状態（図７参照）を図１０に示す。この溝２６ａを、図に示す矢印のようにスラリーが流れる。このとき、柱状スペーサ２４の頭部２４ａの面積は、フォトレジスト膜２６で覆われた画素領域３０に比べてはるかに小さい。例えば、画素領域３０が１０μｍ×１０μｍであるのに対して、柱状スペーサ２４は、１μｍ×１μｍであり、面積比で約１／１００になる。
【００３０】
柱状スペーサ２４の頭部２４ａの周囲のフォトレジスト膜２６に設けられた溝２６ａは、頭部２４ａを選択的に研磨する際（図８参照）、スラリー材料の停滞による研磨効率向上をもたらす。また、図１０には１つの柱状スペーサ２４しか示されていないが、実際には、複数の柱状スペーサ２４が、例えばそれぞれの画素領域３０の間の四重点に、形成される。溝２６ａは、これらの複数の柱状スペーサ２４の頭部２４ａの周囲と、その間を連結する領域に形成される。この、連結された溝２６ａにより、スクラッチ等の主な要因である研磨パッド等の削りかすを、研磨している領域の外へ導く。これより、スクラッチ等のダメージを招くことなく、ＣＭＰ処理が可能になる。
【００３１】
前記のように、研磨対象の頭部２４ａの面積が小さいことに加えて、溝２６ａによる研磨効率向上によって、通常のシリコン酸化膜に比較して硬質のプラズマ窒化膜で形成されているにもかかわらず、柱状スペーサ２４の頭部２４ａの研磨は、わずか数十秒で完了する。研磨時間の短縮は、スラリー材料、研磨パッド等の消耗品に付随した部分も含めて製造コスト削減に効果を発揮する。なお、数十秒の研磨時間では、フォトレジスト膜２６は、削れることは無く、頭部２４ａの研磨膜の面取り基準面としての効果を充分に有している。
【００３２】
柱状スペーサ２４の頭部２４ａの選択的研磨は、具体的には、例えばＫＯＨベースのスラリー材料を用い、メイン研磨圧力を３ＰＳＩ〜５ＰＳＩ、ＣＭＰ装置の定盤のメイン回転数を２５ｒｐｍ〜７５ｒｐｍとし、ウエハ保持のキャリアのメイン回転数を２０ｒｐｍ〜５０ｒｐｍで行われる。
なお、メイン研磨圧力等の研磨条件は、プラズマ窒化膜２０の膜質に応じて調整する。例えば、屈折率が低く相対的に軟質のプラズマ窒化膜の場合には、メイン研磨圧力およびメイン回転速度を低くする。逆に、屈折率が高く相対的に硬質の場合には、メイン研磨圧およびメイン回転速度を高くする。なおこの研磨条件は、後者の場合においても、プラズマ窒化膜に比較してはるかに軟質な、通常のシリコン酸化膜（例えば層間絶縁膜１０）の平坦化に利用する条件と同程度の範囲内である。従って、連結された溝２６ａによる削りかす除去効果も相まって、スクラッチ等のダメージ発生を効果的に防止することができる。
【００３３】
ここで、プラズマ窒化膜のパターニングにより柱状スペーサ２４を形成してから、塗布によってフォトレジスト膜２６を形成し、このフォトレジスト膜２６の表面を基準面としてＣＭＰを行うことにより、例えば特許文献３のように、堆積直後の膜の状態でＣＭＰを行ってから、パターニングを行って柱状スペーサを形成する場合に比較して、以下の点でよりすぐれた結果を得ることができる。
まず、（１）フォトレジスト膜の表面を基準面とすることにより、柱状スペーサ２４の上面の平坦性を高めるとともに、その高さの均一性を高めることができる。
一般的には、ＣＶＤ法で堆積するシリコン窒化膜に比較して、塗布法で形成するフォトレジスト膜の方が、膜厚の制御性および均一性が高い。例えば、前述のように１％以内のばらつきに抑えることが容易にできる。また、ＣＶＤ法による堆積では、プラズマ酸化膜１８表面の凹部１８ａ（図５参照）のような、基板表面の局所的な形状に敏感に影響を受けて、２０ａのような歪んだ形状を有する表面が形成されるのに対して、塗布法では、基板表面の局所的な形状の影響を受けにくい。従って、フォトレジスト膜の方が、プラズマＣＶＤによって堆積したシリコン窒化膜２０の表面に比較して、はるかに高い平坦性、および高さ均一性を持つ。この、高い平坦性、均一性を持つフォトレジスト膜表面を基準面としてＣＭＰ処理を行うため、研磨後の柱状スペーサの上面の平坦性を高め、かつ、表示素子全体に配置される多数の柱状スペーサ２４の上面の高さの均一性を高めることができる。
【００３４】
次に、（２）短いＣＭＰ時間で高い平坦性を得ることができる。またその結果、高い上面高さの均一性を得ることができる。
前述のように、ＣＭＰによる研磨の対象となる柱状スペーサ２４の頭部２４ａの面積は、画素領域３０の面積の１／１００程度である。このため、パターニングする以前の全面にプラズマ窒化膜２０が存在する状態でＣＭＰを行う場合に比較して、はるかに短い時間で、同一の研磨膜厚を得ることができる。さらに、パターニングされる以前のプラズマ窒化膜２０の表面全体において、凹部２０ａがしめる面積比率が極めて小さいのに対して、パターニングされて形成された柱状スペーサ２４の頭部２４ａの中で凹部２０ａの部分が占める面積比率は高い。従って、柱状スペーサ２４にパターニングしてからＣＭＰを行う方が、はるかに小さな研磨膜厚で、凹部を解消し、平坦な表面（柱状スペーサ２４の上面）を得ることができる。
この２つの要因により、パターニング以前にＣＭＰを行う場合に比較して、柱状スペーサにパターニングしてからＣＭＰを行う場合の方が、凹部２０ａを解消して平坦な表面を得るために必要な研磨時間をはるかに短くすることができる。
【００３５】
さらにここで、特にプラズマ窒化膜のように硬度の高い膜のＣＭＰを行う場合、研磨時間が増すに従って面内のばらつきが増大するという現象がある。従って、パターニング前のプラズマ窒化膜のＣＭＰを行なうと、凹部２０ａを解消するために極めて長い研磨時間を要するのみではなく、面内での均一性が、研磨開始前（プラズマＣＶＤ法による堆積直後）に比較してかえって悪化する結果を招く。
これに対して、柱状スペーサ２４に加工してからその頭部２４ａのみを研磨する場合、研磨時間を短縮して生産性を高めることができるだけではなく、このようなばらつきの増大を防ぎ、研磨後に得られる柱状スペーサの上面の高さの均一性を高めることができる。
【００３６】
以上の（１）、（２）の効果により、高い生産性で、上面の平坦性、およびその高さの均一性に優れた、柱状スペーサ２４を得ることができる。そして、この柱状スペーサ２４を利用してセルギャップを一定に維持することにより、高い画質の表示装置を得ることができる。
なお、プラズマ窒化膜２４をパターニングして柱状スペーサ２４を形成した状態で、フォトレジスト膜２６を形成せずにＣＭＰを行ったとすると、柱状スペーサ２４が剥離する等の問題が発生する。しかし、フォトレジスト膜２６を塗布し、硬化を行ってからＣＭＰを行うことにより、十分な機械的強度が維持され、このような問題は発生しない。ただし、柱状スペーサ２４の頭部２４ａ周囲の溝２６ａを形成せずにＣＭＰを行うと、頭部２４ａ周囲へのスラリー材料の流入、停滞が不十分になり、摩擦が増大し、剥離が発生する場合もある。
【００３７】
以上詳細に説明したように、本実施形態の半導体の製造方法によれば、上面が平坦で、かつ、上面の高さの均一性が高い柱状スペーサ２４を有するアクティブマトリクス基板を得ることができ、この柱状スペーサ２４を利用してセルギャップを一定に維持し、高い画質の表示素子を得ることができる。しかも、このような柱状スペーサ２４を、短い研磨時間で、生産性よく形成することができる。特に、プラズマ窒化物で柱状スペーサ２４を形成した場合には、高い耐熱性、耐光性が得られる上、その屈折率を適切な値に調整し、画質を高めることができる。
【００３８】
以上、本発明の表示装置の製造方法について詳細に説明したが、本発明は、以上の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において、各種の改良や変更を行ってもよいのはもちろんである。
上記実施形態においては柱状スペーサを形成する材料として、プラズマＣＶＤ法で形成したシリコン窒化物もしくはシリコン酸窒化物を使用した。しかし、対向基板との張り合わせ時の圧力に耐え、ギャップを維持することができる強度を有する範囲で、様々な材料を使用することができる。ただし、一般的には、耐熱性、耐光性、強度等の観点で、無機材料で柱状スペーサを形成することが好ましい。
【００３９】
柱状スペーサ２４の頭部２４ａの研磨の際の基準面を得るために、上記実施形態ではフォトレジストを利用した。しかし、必要な膜厚均一性、表面平坦性を持って塗布可能な材料であれば、様々なものを利用することができる。ただし、一般的に利用可能な塗布材料としては有機系のものが多い。また、上記のシリコン窒化物、シリコン酸窒化物のような無機材料の柱状スペーサの頭部の研磨の際に、顕著に削れることなく、基準面としての役割を果たすためにも、有機系の塗布材料を利用することが好ましい。なお、上記実施形態では、感光性を有するフォトレジストを利用し、表面領域の露光によって柱状スペーサ２４の頭部２４ａの周囲の溝２６ａを形成した。このように、感光性の材料を利用することによって容易に溝２６ａを形成することができる。しかし、感光性を有さない材料を利用する場合であっても、例えば、研磨の基準面とする塗布材料の膜を形成した後に、薄いフォトレジスト膜をさらに形成し、露光によってパターニングを行い、形成されたフォトレジストパターンをマスクとしたエッチングを行うことによって溝２６ａを形成することができる。
【００４０】
【発明の効果】
以上、説明した通り、本発明によれば、セルギャップを一定に維持することができ、表示ムラの無い表示装置の製造方法を提供することが可能となる。
【図面の簡単な説明】
【図１】本実施形態に係る半導体表示装置の製造方法の工程を示す説明図であり、第１層間絶縁膜を形成した状態を示す断面図である。
【図２】同じく本実施形態に係る半導体表示装置の製造方法の工程を示す説明図であり、さらに第２の層間絶縁膜を形成した状態を示す断面図である。
【図３】本実施形態に係る半導体表示装置の製造方法の工程を示す説明図であり、さらに画素電極を形成した状態を示す断面図である。
【図４】本実施形態に係る半導体表示装置の製造方法の工程を示す説明図であり、プラズマ酸化膜を形成し、膜厚を調整した状態を示す断面図である。
【図５】本実施形態に係る半導体表示装置の製造方法の工程を示す説明図であり、さらにプラズマ窒化膜を形成した状態を示す断面図である。
【図６】本実施形態に係る半導体表示装置の製造方法の工程を示す説明図であり、柱状スペーサを形成した状態を示す断面図である。
【図７】本実施形態に係る半導体表示装置の製造方法の工程を示す説明図であり、さらにフォトレジスト膜を形成した状態を示す断面図である。
【図８】本実施形態に係る半導体表示装置の製造方法の工程を示す説明図であり、柱状スペーサの頭部を選択的に研磨した状態を示す断面図である。
【図９】（ａ）は、柱状スペーサを形成した状態を示す斜視図であり、（ｂ）は、それにフォトレジスト膜を成膜した状態を示す斜視図である。
【図１０】柱状スペーサ頭部の周辺に溝を形成した状態を示す斜視図である。
【図１１】透過型の液晶表示装置の一例を示す平面図である。
【図１２】薄膜トランジスタが配置されたアクティブマトリクス型の液晶表示装置の基本構成を示す概略断面図である。
【図１３】粒形スペーサを散布した状態を示す平面図である。
【符号の説明】
１ シリコン基板
２ ＴＦＴ活性層
４ ゲート電極
６ データ線
８ ドレイン電極
１０ 第１の層間絶縁膜
１２ 遮光層用の絶縁膜（ブラックマトリクス）
１４ 第２の層間絶縁膜
１６ 画素電極
１８ プラズマ酸化膜
２０ プラズマ窒化膜
２０ａ 歪み形状
２２ レジストパターン
２４ 柱状スペーサ
２６ フォトレジスト膜
２６ａ 溝
３０ 画素領域
Claims (5)
- 複数の画素電極が形成された基板上に複数の柱状スペーサを形成し、
前記複数の柱状スペーサが形成された基板上に、平坦な表面を有する塗布材料の膜を、前記柱状スペーサの頭部が前記塗布材料の膜の表面から突出するように形成し、
前記塗布材料の膜の表面を基準面として、前記突出した前記柱状スペーサの頭部を研磨することにより、前記複数の柱状スペーサの上面の高さを前記塗布材料の膜の表面の高さに揃えることを特徴とする表示装置の製造方法。 - 前記複数の柱状スペーサの頭部の周囲、および該周囲間を連結する領域に、前記塗布材料の膜の膜厚に比較して浅い溝が形成されるように、前記塗布材料の膜を形成するようにしたことを特徴とする請求項１に記載の表示装置の製造方法。
- 前記塗布材料は感光性を有し、前記溝の形成を、前記塗布材料の膜の表面付近のみが露光される条件で露光することによって行うことを特徴とする請求項２に記載の表示装置の製造方法。
- 前記柱状スペーサは無機系絶縁物からなり、前記塗布材料は有機系塗布材料であることを特徴とする請求項１〜３のいずれかに記載の表示装置の製造方法。
- 前記柱状スペーサはシリコン窒化物もしくはシリコン酸窒化物からなることを特徴とする請求項１〜４のいずれかに記載の表示装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003014527A JP4293591B2 (ja) | 2003-01-23 | 2003-01-23 | 表示装置の製造方法 |
| US10/759,012 US7278897B2 (en) | 2003-01-23 | 2004-01-20 | Method of manufacturing display device having columnar spacers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003014527A JP4293591B2 (ja) | 2003-01-23 | 2003-01-23 | 表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004226699A true JP2004226699A (ja) | 2004-08-12 |
| JP4293591B2 JP4293591B2 (ja) | 2009-07-08 |
Family
ID=32732793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003014527A Expired - Lifetime JP4293591B2 (ja) | 2003-01-23 | 2003-01-23 | 表示装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7278897B2 (ja) |
| JP (1) | JP4293591B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4935687B2 (ja) * | 2008-01-19 | 2012-05-23 | 東京エレクトロン株式会社 | 成膜方法及び成膜装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2644898B2 (ja) * | 1989-11-16 | 1997-08-25 | 旭化成工業株式会社 | レリーフ形成用感光性樹脂組成物 |
| US5205770A (en) * | 1992-03-12 | 1993-04-27 | Micron Technology, Inc. | Method to form high aspect ratio supports (spacers) for field emission display using micro-saw technology |
| JPH05345435A (ja) | 1992-06-15 | 1993-12-27 | Fuji Xerox Co Ltd | サーマルヘッドの製造方法 |
| US5526151A (en) * | 1994-09-27 | 1996-06-11 | Sony Corporation | Method of manufacturing a plasma addressed liquid crystal display device having planarized barrier ribs |
| JP2694126B2 (ja) * | 1995-02-06 | 1997-12-24 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置及びその製造方法 |
| US5916004A (en) * | 1996-01-11 | 1999-06-29 | Micron Technology, Inc. | Photolithographically produced flat panel display surface plate support structure |
| JPH09252003A (ja) | 1996-03-15 | 1997-09-22 | Hitachi Ltd | バンプの形成方法及びバンプを有する半導体装置の製造方法 |
| JPH10104636A (ja) | 1996-09-26 | 1998-04-24 | Sekisui Chem Co Ltd | 液晶表示パネルの製造方法 |
| US6465268B2 (en) * | 1997-05-22 | 2002-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing an electro-optical device |
-
2003
- 2003-01-23 JP JP2003014527A patent/JP4293591B2/ja not_active Expired - Lifetime
-
2004
- 2004-01-20 US US10/759,012 patent/US7278897B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP4293591B2 (ja) | 2009-07-08 |
| US7278897B2 (en) | 2007-10-09 |
| US20040147199A1 (en) | 2004-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100858005B1 (ko) | 액정 디스플레이 장치 및 그 제조 방법 | |
| US5592318A (en) | Liquid crystal display apparatus having an inorganic filler between pixel electrodes and a method for producing the same | |
| US7292305B2 (en) | Method of fabricating liquid crystal display device | |
| US7477352B2 (en) | Liquid crystal display device including step-compensating pattern and fabricating method thereof | |
| US8120028B2 (en) | Active device array substrate, color filter substrate and manufacturing methods thereof | |
| US7573557B2 (en) | Liquid crystal display device having patterned spacers and method of fabricating the same | |
| JP2001311963A (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| TWI288842B (en) | Liquid crystal display device with narrow forehead edge | |
| KR100755750B1 (ko) | 인식표를 포함하는 컬러필터 기판 및 그의 제조 방법 | |
| KR100525880B1 (ko) | 전기 광학 장치 및 프로젝터 | |
| JP2004094217A (ja) | 液晶表示器の自己位置合わせ画素電極の製造方法 | |
| JPH06273735A (ja) | 液晶セル | |
| JP4293591B2 (ja) | 表示装置の製造方法 | |
| JPH07333634A (ja) | 液晶表示パネル | |
| JP3988799B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP2000305069A (ja) | 液晶表示用パネルの製造方法 | |
| KR100962499B1 (ko) | 액정표시패널의 제조장치 및 제조방법 | |
| JP3988782B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP4706674B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP2001142076A (ja) | 液晶表示装置 | |
| JP2006003534A (ja) | 対向基板及びその製造方法、並びに液晶表示装置 | |
| JP2007240543A (ja) | 液晶表示素子およびその製造方法 | |
| US7843532B2 (en) | Liquid crystal display panel with color filters and method of fabricating the same | |
| KR100862073B1 (ko) | 개구부의 손상을 방지할 수 있는 액정패널 및 그 제조방법 | |
| JP2006323143A (ja) | マイクロレンズの製造方法及び電気光学装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080716 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090401 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090406 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4293591 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |