JP2007240543A - 液晶表示素子およびその製造方法 - Google Patents
液晶表示素子およびその製造方法 Download PDFInfo
- Publication number
- JP2007240543A JP2007240543A JP2006058480A JP2006058480A JP2007240543A JP 2007240543 A JP2007240543 A JP 2007240543A JP 2006058480 A JP2006058480 A JP 2006058480A JP 2006058480 A JP2006058480 A JP 2006058480A JP 2007240543 A JP2007240543 A JP 2007240543A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- color filter
- spacer
- filter layer
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
【課題】コントラスト特性の低下を防止しつつ表示品位を確保した液晶パネルを提供する。
【解決手段】コントラスト特性の低下の防止のために形成時に研磨するカラーフィルタ層17のスペーサ25近傍の所定位置に、カラーフィルタ層17の研磨量を制御する凸パターン部27をスペーサ25よりも低い高さに形成する。カラーフィルタ層17の研磨のばらつきによるスペーサ25の高さのばらつきを凸パターン部27により防止して、表示品位を確保できる。
【選択図】図1
【解決手段】コントラスト特性の低下の防止のために形成時に研磨するカラーフィルタ層17のスペーサ25近傍の所定位置に、カラーフィルタ層17の研磨量を制御する凸パターン部27をスペーサ25よりも低い高さに形成する。カラーフィルタ層17の研磨のばらつきによるスペーサ25の高さのばらつきを凸パターン部27により防止して、表示品位を確保できる。
【選択図】図1
Description
本発明は、液晶層の層厚を制御するスペーサを備えた液晶表示素子およびその製造方法に関する。
従来、この種の液晶表示素子としての液晶パネルは、着色層をパターニング形成したアレイ基板と、このアレイ基板に対向配置される対向基板とを備え、これら基板間に液晶層が介在されている。
アレイ基板は、ガラス基板上に信号線、走査線、補助容量およびスイッチング素子としてのアクティブ素子である薄膜トランジスタ(TFT)が形成され、これらの上には、例えば赤(R)、緑(G)および青(B)に対応した着色層を有するカラーフィルタ層が形成され、さらにこれら着色層上に画素電極が形成されている。この画素電極は、各着色層に形成されたコンタクトホールを介して薄膜トランジスタと電気的に接続されている。
また、アレイ基板と対向基板との間には、液晶層の層厚を制御する柱状のスペーサが設けられ、これらスペーサは、レジスト塗布、露光、現像および焼成すなわちポストベークにより所望のパターン、かつ、所望の高さに形成されている。
一方、対向基板は、ガラス基板上に透明電極である共通電極が形成されている。
さらに、これら基板の対向する面にはそれぞれ配向膜が形成されており、これら配向膜をラビングすることにより配向処理がなされている。
また、各ガラス基板の周辺部がシール剤により固着され、スペーサを介して液晶組成物が充填されて液晶層となることで、液晶パネルが構成されている。
そして、液晶パネルの用途に応じて、この液晶パネルの表裏面には、各種機能を有する偏光板が貼り付けられている(例えば、特許文献1参照。)。
しかしながら、このような液晶パネルのアレイ基板の信号線や走査線などのアレイ基板側の配線上に形成されたカラーフィルタ層には、ミクロンオーダの段差が生じており、液晶パネルの表示モードによっては、この段差より配向不良による光抜けが生じ、コントラスト特性の低下を引き起こすおそれがある。
そこで、所定の回転系の研磨装置を用い、カラーフィルタ層を形成したアレイ基板の表面を研磨することにより、これらの段差を抑制する方法がある。例えば、このような研磨装置としては、例えば研磨ヘッドに吸着させたアレイ基板とステージ上の研磨パットとを接触させた状態で研磨ヘッドとステージとを互いに回転させることにより研磨するものである(例えば、特許文献2参照。)。
特開平8−179305号公報
特開平9−230124号公報
しかしながら、上述の研磨装置により表面を研磨したアレイ基板を用いた液晶パネルにおいては、研磨により液晶パネル面内の間隔すなわちギャップ分布が悪化するおそれがあるという問題点を有している。
すなわち、研磨装置の構成上、基板中央部と周辺部とで研磨速度に差が生じるため、その研磨量が液晶パネルの面内で分布を有してしまう。したがって、後工程でスペーサを形成する際に、高さにばらつきが生じた位置にスペーサを形成することとなり、結果として液晶パネルの面内ギャップにばらつきが生じ、表示品位を悪化させるおそれがある。
具体的に、液晶パネルの面内ギャップは、カラーフィルタ層の平坦部からのスペーサ形成部位の突出量と、スペーサ自体の高さとの合計により概ね決定されるが、研磨量のばらつきにより、液晶パネルの異なる2点では着色層からのスペーサ形成部位の突出量に差が生じ、この差がギャップ差となってしまう。
本発明は、このような点に鑑みなされたもので、コントラスト特性の低下を防止しつつ表示品位を確保した液晶表示素子およびその製造方法を提供することを目的とする。
本発明は、アレイ基板と、このアレイ基板に対向して配設された対向基板と、これらアレイ基板と対向基板との間に介在される液晶層とを具備し、画素がマトリクス状に形成された液晶表示素子であって、前記アレイ基板は、絶縁基板と、この絶縁基板上に、前記画素の間隙に対応する交差状に設けられたアレイ配線と、このアレイ配線に電気的に接続され、前記画素での表示を制御するスイッチング素子と、このスイッチング素子上に設けられたカラーフィルタ層と、前記アレイ配線の交差位置上にて、前記研磨されたカラーフィルタ層上に設けられ、前記液晶層の層厚を制御するスペーサとを備え、前記カラーフィルタ層は、前記スペーサの近傍の所定位置に前記スペーサよりも低い高さに形成された凸パターン部を有しているものである。
そして、カラーフィルタ層のスペーサ近傍の所定位置に、スペーサよりも低い高さの凸パターン部を形成する。
本発明によれば、コントラスト特性の低下を防止するためにカラーフィルタ層を例えば研磨する際に、この研磨のばらつきによるスペーサの高さのばらつきを凸パターン部により防止して、表示品位を確保できる。
以下、本発明の一実施の形態の液晶表示素子の構成を図面を参照して説明する。
図1および図2において、1は液晶表示素子としての液晶パネルであり、この液晶パネル1は、第1の基板としてのアレイ基板2と、このアレイ基板2に対向配置された第2の基板としての対向基板3とを備え、これら基板2,3間に、液晶層4が介在され、画素5がマトリクス状に形成されたアクティブマトリクス型のものである。
アレイ基板2は、図1ないし図4に示すように、透光性を有する絶縁基板としてのガラス基板10を有し、このガラス基板10上には、アレイ配線11、すなわち複数の信号線12と複数の走査線13とが画素5の間隙に対応したマトリクス状に設けられ、これら信号線12と走査線13との交差近傍のそれぞれにスイッチング素子としてのアクティブ素子である複数の薄膜トランジスタ(TFT)14が設けられ、各薄膜トランジスタ14には、補助容量15がそれぞれ電気的に接続されている。
ここで、信号線12および走査線13は、それぞれ所定の厚みに設定され、これら信号線12と走査線13との交差位置では、最大でこれら信号線12と走査線13との厚みの和の厚みに形成されている。
各薄膜トランジスタ14は、走査線13の一部を延在した図示しないゲート電極、このゲート電極と対向した半導体膜、この半導体膜の一方の領域に電気的に接続されたドレイン電極および他方の領域に電気的に接続されたソース電極を有し、このソース電極は信号線12に電気的に接続され、ドレイン電極は補助容量15および画素電極16に電気的に接続されている。そして、これら薄膜トランジスタ14は、信号線12からの信号に基づき画素電極16を駆動することで画素5での表示を制御可能となっている。
また、表示領域において、薄膜トランジスタ14、信号線12および走査線13上には、赤(R)色の着色膜である着色層17r、緑(G)色の着色膜である着色層17g、および、青(B)色の着色膜である着色層17bが互いに隣接してストライプ状に配設されたカラーフィルタ層17が形成されている。すなわち、この液晶パネル1は、カラーフィルタオンアレイ(COA)構造を有している。
ここで、カラーフィルタ層17は、アレイ配線11、薄膜トランジスタ14および補助容量15などのそれぞれの厚みにより、表面に段差が形成され、この段差が液晶層4の配向不良を引き起こすおそれがあるため、形成時に、図7に示す研磨装置21により上側を研磨されることで、段差が抑制される。
この研磨装置21は、一般的なものであり、アレイ基板2を吸着する研磨ヘッド22と、この研磨ヘッド22の下方に対向して配設されたステージ23とをそれぞれ回転可能に備え、研磨ヘッド22にてアレイ基板2を吸着し、このアレイ基板2をステージ23の上部に設けられた研磨パッド24に接触させた状態で図示しない研磨剤を介在して研磨ヘッド22とステージ23とを互いに回転させることで、カラーフィルタ層17の段差を抑制する。したがって、この研磨装置21は、アレイ基板2の周辺部と中央部とで研磨の度合い(速度)が異なる、すなわち、カラーフィルタ層17に対して研磨分布を有している。一般に、研磨装置21においては、周辺部の研磨速度が速く、中央部での研磨速度が遅くなっている。
また、図1および図2に戻って、着色層17r,17g,17bには、アレイ配線11の交差位置上に、柱状のスペーサ25が配設されるスペーサ配設部であるスペーサ形成部位26がそれぞれ形成され、このスペーサ形成部位26の近傍に、凸パターン部27が形成され、さらに、薄膜トランジスタ14のドレイン電極に対応する位置にそれぞれコンタクトホール28が形成されている。そして、着色層17r,17g,17b上には、それぞれ画素電極16が形成され、所定のパターンに配列されている。
スペーサ25は、対向基板3との間に位置し、各基板2,3間の間隙すなわちギャップを保持して液晶層4の層厚を制御するものであり、所定の高さを有している。これらスペーサ25の高さは、液晶パネル1の基板2,3間のギャップと、カラーフィルタ層17からのスペーサ形成部位26の突出量とに基づき、任意に設定できる。
スペーサ形成部位26は、台状に設けられ、コンタクトホール28の近傍に位置している。そして、これらスペーサ形成部位26は、アレイ配線11が形成されていない位置に、アレイ配線11が形成された部分上に形成された位置よりも低い段差部26aが形成されている。
また、凸パターン部27は、研磨装置21(図7)によるカラーフィルタ層17の研磨量を制御するもので、図1、図3および図5に示すように、異なる色に対応した着色層同士が重ねられて形成されており、本実施の形態では、カラーフィルタ層17を、例えば緑(G)色の着色層17g、青(B)色の着色層17b、および、赤(R)色の着色層17rの順で形成しているため、着色層17bの一部の上側に着色層17rの一部が重ねられて形成されている。また、これら凸パターン部27は、スペーサ形成部位26よりも高く、かつ、これらスペーサ形成部位26上に形成されたスペーサ25の上端部よりも低くなるように上端部の位置が設定されている。
さらに、これら凸パターン部27は、所定の密度分布、例えば研磨装置21によるカラーフィルタ層17の研磨分布に対応する密度分布で形成されている。具体的に、凸パターン部27は、図6に示すように、研磨速度が速いと想定されるアレイ基板2の周辺部において、その形成密度が高く、研磨速度が遅いと想定されるアレイ基板2の中央部においては、形成密度が低く、あるいは0に設定されている。
また、図1ないし図4に示すように、コンタクトホール28は、各着色層17r,17g,17bの下部に位置した薄膜トランジスタ14のドレイン電極と画素電極16とを電気的に接続可能とするものである。
そして、画素電極16、スペーサ25および凸パターン部27上には、アレイ基板2の略全面に配向膜29が形成されている。
一方、対向基板3は、図1および図2に示すように、透光性を有する絶縁基板としてのガラス基板31を有し、このガラス基板31上には、対向電極としての共通電極32および配向膜33が順次形成されている。
そして、アレイ基板2と対向基板3とは、両基板2,3の周縁部に配設された紫外線硬化樹脂などのシール剤35により互いに接合され、これら基板2,3間に液晶層4が封入されている。
次に、上記一実施の形態の作用を説明する。
液晶パネル1を製造する際には、まず、ガラス基板10上にアレイ配線11、すなわち信号線12および走査線13と、薄膜トランジスタ14と、補助容量15とを、一般的な半導体薄膜の成膜と、絶縁膜の成膜とフォトリソグラフィによるエッチングとを適宜繰り返すことでそれぞれ形成する。
このとき、信号線12と走査線13との膜厚を、例えばそれぞれ0.35±0.2μm、0.75±0.2μmとした。このため、アレイ配線11は、その交差位置において、最大で1.10±0.3μmの段差を有する。
次いで、このガラス基板10上に、有機顔料を分散した感光性着色レジストを形成し、例えばフォトリソグラフィにより露光、現像して着色層17r,17g,17bを所定のパターンに形成し、さらに、コンタクトホール28を各薄膜トランジスタ14の上部にパターニングする。
本実施の形態では、例えば緑(G)色の着色層17g、青(B)色の着色層17b、および、赤(R)色の着色層17rの順で形成した場合について説明するが、この形成の順番は各着色層17r,17g,17bの特性に応じて任意に設定できる。
ここで、着色層17r,17g,17bの焼成すなわちポストベーク後の膜厚は、研磨装置21(図7)による研磨での膜減り量を考慮して、例えば3.2±0.5μmとした。このため、凸パターン部27の高さも、最大で3.2±0.5μmとなる。
なお、上記フォトリソグラフィに用いる露光機としては、例えばプロキシミティ露光装置が生産性の上からは好適であるものの、着色層17r,17g,17bのアライメント精度を向上させ、これら着色層17r,17g,17bの重なり段差のばらつきを小さくするため、ミラープロジェクション露光装置を用いることもできる。
このとき、スペーサ形成部位26においては、アレイ配線11上に形成されていない部分に対応する段差部26aが約1.0μm程度形成されている。
そして、研磨装置21(図7)を用いてアレイ基板2のカラーフィルタ層17側を研磨剤により研磨する。このとき、研磨装置21では、高さが高いパターンに対しては研磨速度が速く、高さが低いパターンに対しては研磨速度が遅くなる研磨特性であるため、スペーサ形成部位26と比べて3.2μm程度高い凸パターン部27の研磨速度が最も速くなり、スペーサ形成部位26および凸パターン部27よりも高さが低い部分の研磨速度は遅くなって、図5に示すように、スペーサ形成部位26のアレイ基板2面内での高さのばらつきが抑制される。
次いで、ITOをスパッタリングすることでアレイ基板2の全面に透明電極を形成した後、この透明電極をフォトリソグラフィによりパターニングして画素電極16を形成することで、これら画素電極16を、コンタクトホール28を介して薄膜トランジスタ14のドレイン電極と電気的に接続させる。
この後、このアレイ基板2上にレジストを塗布し、さらに露光、現像およびポストベークによりスペーサ形成部位26上に柱状のスペーサ25を形成する。
この結果、アレイ基板2のガラス基板10上の膜構成が、アレイ配線11、薄膜トランジスタ14および補助容量15などのアレイパターン、カラーフィルタ層17およびスペーサ25となり、基板2,3間のギャップに相当するスペーサ形成部位26のカラーフィルタ層17の平坦部からの突出量Dとスペーサ25の高さとの合計が、液晶パネル1全体で均一化される。
そして、アレイ基板2上に配向膜29を形成するとともに、ガラス基板31上に共通電極32と配向膜33とを所定のパターンにそれぞれ形成して対向基板3を形成した後、ラビングにより配向膜29,33を配向処理し、基板2,3の周辺部を紫外線硬化樹脂などのシール剤35で接合し、所定の注入口からスペーサ25を介して基板2,3間に液晶組成物を充填することで液晶層4を形成し、注入口を閉塞して液晶パネル1を得る。
上述したように、上記一実施の形態では、カラーフィルタ層17の研磨により、カラーフィルタ層17上の段差、特に信号線12上に形成した着色層17r,17g,17bの色重なりによる段差を小さくでき、この段差による液晶層4の配向不良を抑制して、配向不良に伴う光抜けを防止でき、コントラスト特性の低下を防止してむらのない均質な表示品位を実現できる。
そして、このように研磨されるカラーフィルタ層17のスペーサ25近傍の所定位置に、カラーフィルタ層17の研磨量を制御する凸パターン部27をスペーサ25よりも低い高さに形成する構成とした。
この結果、凸パターン部27により研磨量を制御することでカラーフィルタ層17の研磨のばらつきによるスペーサ25の高さのばらつきを防止して、カラーフィルタ層17の平坦部からのスペーサ形成部位26の突出量Dと、スペーサ25の高さとの合計で概ね決定される液晶パネル1のギャップのばらつきを防止でき、表示品位を確保できる。
さらに、凸パターン部27の形成密度を、研磨装置21による研磨分布に対応させることにより、研磨装置21による研磨のばらつきを凸パターン部27により確実に防止できる。
そして、凸パターン部27を、異なる色に対応する着色層17b,17rを重ねて形成することにより、凸パターン部27を形成する工程を別個に必要とせず、製造性を向上できる。
なお、上記一実施の形態において、凸パターン部27は、研磨装置21の研磨分布に対応する密度分布以外の任意の所定の密度分布に形成することが可能である。
また、凸パターン部27は、着色層を重ねる以外の方法で形成することも可能である。
さらに、アレイ基板2および対向基板3の細部は、上記構成に限定されるものではない。
1 液晶表示素子としての液晶パネル
2 アレイ基板
3 対向基板
4 液晶層
5 画素
10 絶縁基板としてのガラス基板
11 アレイ配線
14 スイッチング素子としての薄膜トランジスタ
17 カラーフィルタ層
17r,17g,17b 着色層
25 スペーサ
27 凸パターン部
2 アレイ基板
3 対向基板
4 液晶層
5 画素
10 絶縁基板としてのガラス基板
11 アレイ配線
14 スイッチング素子としての薄膜トランジスタ
17 カラーフィルタ層
17r,17g,17b 着色層
25 スペーサ
27 凸パターン部
Claims (5)
- アレイ基板と、このアレイ基板に対向して配設された対向基板と、これらアレイ基板と対向基板との間に介在される液晶層とを具備し、画素がマトリクス状に形成された液晶表示素子であって、
前記アレイ基板は、
絶縁基板と、
この絶縁基板上に、前記画素の間隙に対応する交差状に設けられたアレイ配線と、
このアレイ配線に電気的に接続され、前記画素での表示を制御するスイッチング素子と、
このスイッチング素子上に設けられたカラーフィルタ層と、
前記アレイ配線の交差位置上にて、前記研磨されたカラーフィルタ層上に設けられ、前記液晶層の層厚を制御するスペーサとを備え、
前記カラーフィルタ層は、前記スペーサの近傍の所定位置に前記スペーサよりも低い高さに形成された凸パターン部を有している
ことを特徴とした液晶表示素子。 - 凸パターン部は、所定の密度分布で形成されている
ことを特徴とした請求項1記載の液晶表示素子。 - 凸パターン部は、カラーフィルタ層の研磨による研磨分布に対応する密度分布で形成されている
ことを特徴とした請求項2記載の液晶表示素子。 - カラーフィルタ層は、異なる複数の色に対応する着色層をそれぞれ有し、
凸パターン部は、異なる色に対応する前記着色層を重ねて形成されている
ことを特徴とした請求項1ないし3いずれか一記載の液晶表示素子。 - アレイ基板と、このアレイ基板に対向して配設された対向基板と、これらアレイ基板と対向基板との間に介在される液晶層とを具備し、画素がマトリクス状に形成され、前記アレイ基板が、絶縁基板と、この絶縁基板上に、前記画素の間隙に対応する交差状に設けられたアレイ配線と、このアレイ配線に電気的に接続され、前記画素での表示を制御するスイッチング素子と、このスイッチング素子上に設けられたカラーフィルタ層と、前記アレイ配線の交差位置上にて、前記研磨されたカラーフィルタ層上に設けられ、前記液晶層の層厚を制御するスペーサとを備え、前記カラーフィルタ層が、前記スペーサの近傍の所定位置に前記スペーサよりも低い高さに形成された凸パターン部を有している液晶表示素子の製造方法であって、
前記絶縁基板上に前記アレイ配線と前記スイッチング素子とを設け、
このスイッチング素子上に前記カラーフィルタ層を設け、
このカラーフィルタ層を前記凸パターン部とともに研磨し、
この研磨されたカラーフィルタ層上に前記スペーサを設ける
ことを特徴とした液晶表示素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006058480A JP2007240543A (ja) | 2006-03-03 | 2006-03-03 | 液晶表示素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006058480A JP2007240543A (ja) | 2006-03-03 | 2006-03-03 | 液晶表示素子およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007240543A true JP2007240543A (ja) | 2007-09-20 |
Family
ID=38586198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006058480A Pending JP2007240543A (ja) | 2006-03-03 | 2006-03-03 | 液晶表示素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007240543A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8085366B2 (en) | 2008-11-28 | 2011-12-27 | Samsung Electronics Co., Ltd. | Thin film transistor display panel and method of manufacturing the same |
-
2006
- 2006-03-03 JP JP2006058480A patent/JP2007240543A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8085366B2 (en) | 2008-11-28 | 2011-12-27 | Samsung Electronics Co., Ltd. | Thin film transistor display panel and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4657786B2 (ja) | 液晶表示パネルおよびその製造方法 | |
JP4818065B2 (ja) | 液晶表示装置 | |
KR100904526B1 (ko) | 패턴드 스페이서를 가지는 액정표시장치 | |
KR102408899B1 (ko) | 액정표시장치 및 그의 제조 방법 | |
JP2002277865A (ja) | 液晶表示装置およびその製造方法 | |
JP2012083461A (ja) | 表示装置の製造方法 | |
KR101069250B1 (ko) | 액정표시패널 및 그 제조방법 | |
KR20050001942A (ko) | 액정 표시 장치용 모기판 및 이의 제조 방법 | |
JP2004151459A (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置 | |
US20100033660A1 (en) | Array substrate and liquid crystal display panel | |
JPH11183915A (ja) | アクティブマトリクス型液晶表示装置 | |
JP2014119710A (ja) | 液晶表示装置及びその製造方法 | |
KR20060097924A (ko) | 액정표시패널 및 그 제조방법 | |
KR100640217B1 (ko) | 액정 표시패널 및 그 제조방법 | |
JP2007240543A (ja) | 液晶表示素子およびその製造方法 | |
KR20050023967A (ko) | 액정표시패널 | |
KR20080001401A (ko) | 액정패널 및 그 제조 방법 | |
JP2007256795A (ja) | カラーフィルタ基板の製造方法 | |
JP2005141145A (ja) | 液晶表示装置およびカラーフィルタ基板の製造方法 | |
JP5162969B2 (ja) | 液晶装置の製造方法、液晶装置、及び電子機器 | |
KR101227140B1 (ko) | 액정 표시장치용 컬러필터 기판의 제조 방법 | |
JP4777076B2 (ja) | 液晶表示装置とその製造方法 | |
KR101307964B1 (ko) | 액정표시장치 및 그 제조방법 | |
US7843532B2 (en) | Liquid crystal display panel with color filters and method of fabricating the same | |
JP2007192910A (ja) | カラーフィルタ基板、液晶表示パネルおよびカラーフィルタ基板の製造方法 |