KR100904526B1

KR100904526B1 - 패턴드 스페이서를 가지는 액정표시장치

Info

Publication number: KR100904526B1
Application number: KR1020020086538A
Authority: KR
Inventors: 최상호
Original assignee: 엘지디스플레이 주식회사
Priority date: 2002-12-30
Filing date: 2002-12-30
Publication date: 2009-06-25
Also published as: KR20040060026A; US20040135959A1; US7486370B2

Abstract

본 발명에 패턴드 스페이서를 포함하는 액정표시장치에 의하면, 첫째, 기존보다 기판 단위 패턴드 스페이서의 단차를 낮출 수 있어, 패턴드 스페이서의 주변부에서 발생하는 러빙불량 영역을 줄일 수 있어, 블랙매트릭스의 형성폭 감소에 따라 개구율 및 콘트라스트비를 향상시킬 수 있고, 둘째, 높은 셀갭을 가지는 액정표시장치에도 용이하게 적용할 수 있으며, 셋째, OCB 모드 액정표시장치와 같이, 전이전압을 인가하여 벤드구조를 만든 후, 본 구동을 하게되는 액정표시장치에서의 전이전압을 낮추는 효과가 있고, 넷째, 패턴드 스페이서의 평탄화 특성을 향상시킬 수 있어, 균일한 셀갭을 제공할 수 있으며, 다섯째, 상부 및 하부 패턴드 스페이서의 장축의 교차각이 0°보다 큰값을 가지도록 배치함으로써, 합착 마진을 넓혀 미합착 또는 불안전 합착을 방지할 수 있는 장점을 가진다.

Description

패턴드 스페이서를 가지는 액정표시장치{Patterned Spacer having a Liquid Crystal Display Device}

도 1은 기존의 일반적인 액정표시장치에 대한 개략적인 단면도.

도 2는 기존의 패턴드 스페이서(patterned spacer)를 포함하는 액정표시장치에 대한 단면도.

도 3은 기존의 패턴드 스페이서를 포함하는 액정표시장치용 기판에서의 러빙처리 단계를 나타낸 도면.

도 4는 본 발명의 제 1 실시예에 따른 패턴드 스페이서를 가지는 액정표시장치에 대한 개략적인 단면도.

도 5a, 5b는 본 발명에 따른 패턴드 스페이서를 가지는 액정표시장치에 대한 개략적인 평면도.

도 6은 본 발명의 제 2 실시예에 따른 패턴드 스페이서를 가지는 액정표시장치에 대한 개략적인 평면도.

도 7은 상기 도 6의 절단선 VIII-VIII에 따라 절단된 단면에 대한 단면도.

<도면의 주요부분에 대한 부호의 설명>

212 : 게이트 전극 214 : 게이트 전극

218 : 반도체층 220 : 데이터 배선

222 : 소스 전극 224 : 드레인 전극

226 : 화소 전극 230 : 제 1 패턴드 스페이서

252 : 제 2 패턴드 스페이서 P : 화소 영역

T : 박막트랜지스터

본 발명의 액정표시장치에 대한 것이며, 특히 셀갭 조절용 패턴드 스페이서(patterned spacer)를 가지는 액정표시장치에 관한 것이다.

최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술집약적이며 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.

일반적으로, 액정을 디스플레이에 이용하려면 액정셀을 제작해야 한다.

상기 액정셀은 두 개의 유리기판 또는 플라스틱 기판 사이에 액정을 채운 구조로 되어 있다. 이 액정에 전압을 인가할 수 있도록 기판에는 투명 전극(공통 전극, 화소 전극)이 형성되어 있고, 액정표시장치의 광 투과량은 투명 전극에 인가되는 전압에 의해 제어되고, 광 셔터(shutter) 효과에 의해 문자/화상을 표시하게 된다.

이러한 액정표시장치 중에서도, 각 화소(pixel)별로 전압의 온/오프를 조절 할 수 있는 스위칭 소자가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.

상기 액정표시장치는 스위칭 소자 및 화소 전극을 형성하는 어레이 기판 제조 공정과 컬러필터 및 공통 전극을 형성하는 컬러필터 기판 제조 공정을 거친 기판을 이용하여, 이 두 기판 사이에 액정을 개재하는 액정셀 공정을 거쳐 완성된다.

상기 액정셀 공정은 어레이 공정이나 컬러필터 공정에 비해 상대적으로 반복되는 공정이 거의 없는 것이 특징이라고 할 수 있다. 전체 공정은 액정 분자의 배향을 위한 배향막 형성공정과 셀 갭(cell gap) 형성공정, 셀 절단(cutting) 공정, 액정주입 공정으로 크게 나눌 수 있고, 이러한 액정셀 공정에 의해 액정표시장치를 이루는 기본 부품인 액정패널이 제작된다.

이하, 도 1은 일반적인 액정표시장치에 대한 단면도이다.

도시한 바와 같이, 상부 및 하부 기판(10, 30)이 서로 일정간격 이격되어 있고, 이 상부 및 하부 기판(10, 30) 사이에는 액정층(50)이 개재되어 있다.

상기 하부 기판(30)의 투명 기판(1) 상부에는 게이트 전극(32)이 형성되어 있고, 게이트 전극(32) 상부에는 게이트 절연막(34)이 형성되어 있고, 게이트 절연막(34) 상부의 게이트 전극(32)을 덮는 위치에는 액티브층(36a), 오믹콘택층(36b)이 차례대로 적층된 반도체층(36)이 형성되어 있고, 반도체층(36)의 상부에는 서로 일정간격 이격된 소스 및 드레인 전극(38, 40)이 형성되어 있고, 소스 및 드레인 전극(38, 40) 간의 이격구간에는 액티브층(36a)의 일부를 노출시킨 채널(ch ; channel)이 형성되어 있고, 게이트 전극(32), 반도체층(36), 소스 및 드레인 전극(38, 40), 채널(ch)은 박막트랜지스터(T)를 이룬다.

도면으로 제시하지 않았지만, 상기 게이트 전극(32)과 연결되어 제 1 방향으로 게이트 배선이 형성되고, 이 제 1 방향과 교차되는 제 2 방향으로 상기 소스 전극(38)과 연결되는 데이터 배선이 형성되고, 이 게이트 및 데이터 배선이 교차되는 영역은 화소 영역(P)으로 정의된다.

또한, 상기 박막트랜지스터(T) 상부에는 드레인 콘택홀(44)을 가지는 보호층(42)이 형성되어 있고, 화소 영역(P)에는 드레인 콘택홀(44)을 통해 상기 드레인 전극(40)과 연결되는 화소 전극(48)이 형성되어 있다.

그리고, 상기 상부 기판(10)의 투명기판(1) 하부에는 화소 전극(48)과 대응되는 위치에 특정 파장대의 빛만을 걸러주는 컬러필터층(14)가 형성되어 있고, 컬러필터층(14)의 컬러별 경계부에는 빛샘현상 및 박막트랜지스터(T)로의 광유입을 차단하는 블랙매트릭스(12)가 형성되어 있다.

그리고, 이 컬러필터층(14) 및 블랙매트릭스(12)의 하부에는 액정층(50)에 전압을 인가하는 또 다른 전극인 공통 전극(16)이 형성되어 있다.

한편, 상기 상부 및 하부 기판(10, 30) 사이에 개재된 액정층(50)의 누설을 방지하기 위해, 상부 및 하부 기판(10, 30)의 가장자리는 씰 패턴(52)에 의해 봉지되어 있다.

그리고, 상기 상부 및 하부 기판(10, 30) 사이에 볼 스페이서(54)가 위치하여, 전술한 씰 패턴(52)과 함께 일정한 셀 갭을 유지하는 역할을 한다.

도면으로 제시하지 않았지만, 상기 상부 및 하부 기판(10, 30)의 액정층(50) 과 각각 접하는 부분에는 액정의 배열을 용이하게 유도하기 위해 상부 및 하부 배향막을 더욱 포함한다.

상기 볼 스페이서(54)를 이루는 재질은 외부압력에 대해서 탄성을 가지는 유리 섬유 또는 유기물질에서 선택되는데, 이러한 볼 스페이서(54)는 기판 상에 랜덤(random)하게 산포됨에 따라 다음과 같은 문제점을 가진다.

첫째, 상기 볼 스페이서의 이동에 따라 배향막 불량이 발생될 수 있다.

둘째, 상기 볼 스페이서와 인접한 액정분자간의 흡착력 등에 의해, 볼 스페이서 주변에서 빛샘(light leakage)현상이 발생된다.

셋째, 대면적 액정표시장치에 적용시, 안정적인 셀갭을 유지하기 어렵다.

넷째, 상기 볼 스페이서는 탄성력을 가지며, 위치 고정이 안되기 때문에 화면 터치시 리플(ripple) 현상이 심하게 나타날 수 있다.

결론적으로, 상기 볼 스페이서를 이용해 셀갭을 유지하는 액정표시장치에서는 고화질 특성을 확보하기 어려운 문제점이 있다.

이러한 문제점을 해결하기 위하여, 사진식각 공정을 이용하여 일정위치에 스페이서 패턴을 형성하는 방식의 패턴드(patterned) 스페이서가 제안되었다.

상기 패턴드 스페이서에 의하면, 셀갭을 용이하게 유지할 수 있고, 비화소 영역 상에 고정되게 형성할 수 있으므로 스페이서에 의한 빛샘 발생을 줄일 수 있으며, 작은 셀갭이 요구되는 모델에 적용시에도 셀갭을 정밀하게 제어할 수 있고, 스페이서의 위치 고정에 의해 제품의 견고성을 높일 수 있으며 이러한 특성에 의해 화면 터치시의 리플 현상을 방지할 수 있는 장점을 가진다.

도 2는 기존의 패턴드 스페이서(patterned spacer)를 포함하는 액정표시장치에 대한 단면도이다.

도시한 바와 같이, 서로 대향되게 상부 및 하부 기판(60, 70)이 배치되어 있고, 하부 기판(70) 상에는 박막트랜지스터(T) 및 박막트랜지스터(T)와 연결되는 투명 도전성 물질로 이루어진 화소 전극(72)이 형성되어 있고, 상부 기판(60) 하부의 박막트랜지스터(T)를 가리는 위치에 블랙매트릭스(62)가 형성되어 있고, 블랙매트릭스(62)의 하부에 컬러필터(64)가 형성되어 있고, 컬러필터(64) 하부에는 전술한 화소 전극(72)과 동일 물질로 이루어진 공통 전극(66)이 형성되어 있다.

그리고, 상기 상부 및 하부 기판(60, 70) 간에 일정 셀갭을 유지시키기 위한 목적으로, 블랙매트릭스(62) 및 박막트랜지스터(T) 사이 구간에 상부 및 하부 기판(60, 70)과 직교하는 방향으로 패턴드 스페이서(74)가 형성되어 있다.

그리고, 상기 셀갭을 이루는 영역 내에는 액정층(80)이 개재되어 있다.

도면으로 제시하지는 않았지만, 상기 액정층(80)과 접하는 상부 및 하부 기판(60, 70)의 내부면에는 상부 및 하부 배향막이 포함된다.

기존에는, 전술한 패턴드 스페이서를 상부 기판 또는 하부 기판 중 어느 한 기판 상에 형성하고, 이러한 패턴드 스페이서를 이용하여 합착공정을 통해 상부 및 하부 기판 간에 일정 셀갭을 형성하였다. 그러나, 패턴드 스페이서의 두께는 셀갭이 증가할수록 비례적으로 증가하게 되는데, 전술한 바와 같이 사진식각 공정을 통해 패턴드 스페이서를 패턴화하는 공정에서는 패턴의 두께가 증가할수록 패턴의 정확도가 떨어지게 되고, 이에 따라 평탄화 특성도 나빠짐에 따라, 균일한 셀갭 형성 이 어려울 뿐만 아니라 러빙(rubbing)불량 영역이 커지게 된다.

도 3은 기존의 패턴드 스페이서를 포함하는 액정표시장치용 기판에서의, 러빙처리 단계를 나타낸 도면으로서, 패턴드 스페이서에 의한 배향막의 러빙불량에 대해 설명하기 위하여 배향막을 포함하여 도시하였다.

도시한 바와 같이, 기판(82)과, 기판(82) 상에 형성된 패턴드 스페이서(84)와, 패턴드 스페이서(84)를 덮는 기판(82) 전면에 배향막(86)이 형성되어 있고, 러빙포(88)를 이용하여 배향막(86) 표면 상에 일정한 방향으로 홈을 형성하는 러빙 공정을 진행함에 있어서, 러빙방향의 후방에 위치하는 패턴드 스페이서(84)의 단차 주변부인 "II" 영역은 러빙되지 않거나, 또는 불균일하게 러빙처리되는 러빙불량 영역이 된다.

더욱이, 상기 패턴드 스페이서(84)의 높이에 해당되는 두께(I)가 두꺼울수록 이러한 러빙불량 영역(II) 또한 비례적으로 증가하게 된다.

한 예로, 5 ㎛의 두께를 가지는 패턴드 스페이서의 단차 주변에서는 대략 7 ~ 8 ㎛ 정도의 러빙불량 영역이 발생된다.

그리고, 이러한 러빙불량 영역은 대향하는 기판 상의 블랙매트릭스로 가려주어야 하므로, 블랙매트릭스폭 증가로 인해 개구율이 감소되는 문제점이 발생되고, 이러한 패턴드 스페이서는 사진식각 공정 특성상 5 ㎛ 초과 셀갭을 가지는 제품에는 부적합하여 제품에 적용한계를 가지는 문제점이 있었다.

이러한 문제점을 해결하기 위하여, 본 발명에서는 패턴드 스페이서의 단차 주변부에서 발생하는 러빙불량을 최소화하여 배향의 안정성을 확보하고, 이에 따른 블랙매트릭스폭의 감소로 개구율 및 콘트라스트비(contrast ratio)를 향상시킬 수 있는 액정표시장치를 제공하는 것을 목적으로 한다.

이를 위하여, 본 발명에서는 상부 및 하부 기판의 서로 대응되는 위치에 패턴드 스페이서를 나누어 형성하고, 이 두 개의 패턴드 스페이서의 두께합에 의하여 셀갭을 조절하고자 한다.

본 발명의 또 다른 목적에서는, 상부 및 하부 패턴드 스페이서는 각각 장축과 단축을 가지고, 상기 상부 및 하부 패턴드 스페이서의 장축간의 각도는 0°보다 큰 값을 가지도록 배치하여, 상부 및 하부 패턴드 스페이서 간의 합착 마진을 넓히고자 한다.

상기 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 액정표시장치는, 일정한 셀갭을 가지며 서로 대향되게 배치된 제 1, 2 기판과; 상기 제 1 기판 내부면에 제 1 방향으로 형성된 게이트 배선과; 상기 제 1 방향과 교차되는 제 2 방향으로 형성된 데이터 배선과; 상기 게이트 배선 또는 데이터 배선 중 어느 한 영역과 대응된 위치에 형성되며, 장축과 단축을 가지고, 상기 셀갭보다 작은 두께를 가지는 제 1 패턴드 스페이서와; 상기 제 2 기판 내부면에서, 상기 게이트 배선 또는 데이터 배선부 중 어느 한 영역과 대응된 위치에서, 장축과 단축을 가지고, 상기 제 1 패턴드 스페이서와의 두께합이 상기 셀갭에 대응된 값을 가지며, 상기 제 1 패턴드 스페이서와 장축간의 교차각이 0°보다 큰 값을 가지는 제 2 패턴드 스페이서를 포함하며, 상기 제 1 및 제 2 패턴드 스페이서 각각은 상기 게이트 배선 또는 데이터 배선과 완전히 중첩하며, 상기 게이트 배선 또는 데이터 배선 각각의 최외각 테두리를 기준으로 그 내측에 위치하는 것이 특징이다.

본 발명의 또 다른 실시예에 따른 액정표시장치는, 제 1 기판 내부면에, 제 1 방향으로 형성된 게이트 배선과; 상기 제 1 방향과 교차되는 제 2 방향으로 형성된 데이터 배선과; 상기 게이트 배선 및 데이터 배선이 교차되는 지점에 형성된 박막트랜지스터와; 상기 게이트 배선 및 데이터 배선 간의 교차영역은 화소 영역으로 정의되고, 상기 박막트랜지스터와 연결되는 화소 영역에 형성된 화소 전극과; 상기 게이트 배선 또는 데이터 배선 중 어느 한 영역과 대응된 위치에 형성되며, 장축과 단축을 가지고, 상기 셀갭보다 작은 두께를 가지는 제 1 패턴드 스페이서와; 상기 제 1 기판과 대향되는 제 2 기판과; 상기 제 2 기판 내부면에 형성된 공통 전극과; 상기 공통 전극 하부의 상기 게이트 배선 또는 데이터 배선 중 어느 한 영역과 대응된 위치에서, 장축과 단축을 가지고, 상기 제 1 패턴드 스페이서와의 두께합이 상기 셀갭에 대응된 값을 가지며, 상기 제 1 패턴드 스페이서와 장축 간의 교차각이 0°보다 큰 값을 가지는 제 2 패턴드 스페이서와; 상기 제 1, 2 기판 사이에 개재되는 액정층을 포함하며, 상기 액정층의 두께는 셀갭으로 정의되고, 상기 제 1, 2 패턴드 스페이서의 두께합은 셀갭에 대응된 값을 가지며, 상기 제 1 및 제 2 패턴드 스페이서 각각은 상기 게이트 배선 또는 데이터 배선과 완전히 중첩하며, 상기 게이트 배선 또는 데이터 배선 각각의 최외각 테두리를 기준으로 그 내측에 위치하는 것이 특징이다.

본 발명의 제 1, 2 특징에 따른 상기 제 1, 2 패턴드 스페이서 간 장축의 교차각은 90°이고, 상기 셀갭은 5 ~ 6 ㎛인 것을 특징으로 한다.

본 발명의 제 1, 2 특징에 따른 상기 액정층은 전압무인가시에 스플레이(splay) 구조를 갖고, 전이전압 인가시에 벤드 구조가 됨을 특징으로 한다.

이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.

-- 제 1 실시예 --

도 4는 본 발명의 제 1 실시예에 따른 패턴드 스페이서를 가지는 액정표시장치에 대한 개략적인 단면도이다.

도시한 바와 같이, 서로 대향되게 제 1, 2 기판(110, 130)이 배치되어 있고, 제 1 기판(110)의 투명 기판(100) 상부에는 제 1 투명 전극(112)이 형성되어 있고, 제 2 기판(130)의 투명 기판(100) 하부에는 제 2 투명 전극(132)이 형성되어 있으며, 제 1, 2 투명 전극(112, 132)이 서로 마주보는 위치에는 제 1, 2 패턴드 스페이서(114, 134)가 각각 연결되게 형성되어 있고, 제 1, 2 투명 전극(112, 132) 사이구간은 제 1, 2 패턴드 스페이서(114, 134)의 두께합에 대응되는 일정 셀갭을 이루고 있고, 상기 셀갭 영역 내에는 액정층(150)이 개재되어 있다.

상기 도면에서와 같이, 제 1, 2 기판(110, 130)의 러빙 방향이 동일할 경우에는, 제 1, 2 패턴드 스페이서(114, 134) 각각의 단차 주변부에 존재하는 제 1, 2 러빙불량 영역(IVa, IVb)이 서로 대응되게 위치하고, 더욱이 제 1, 2 패턴드 스페이서(114, 134) 각각의 단차는 기존의 하나의 패턴으로 제작되었던 패턴드 스페이서보다 낮아짐에 따라 제 1, 2 러빙불량 영역(IVa, IVb)이 모두 기존 영역보다 줄어듬에 따라 개구율 및 콘트라스트의 효과적인 향상을 기대할 수 있다.

도면으로 상세히 도시하지 않았지만, 상기 제 1 투명 전극(112)은 화소 단위스위칭 소자인 박막트랜지스터와 연결구성될 수 있으며, 상기 제 2 투명 전극(132)과 제 2 기판(130)용 투명 기판(100) 사이에는 적, 녹, 청 컬러필터 및 컬러필터별 경계부에 위치하는 블랙매트릭스가 포함될 수 있다.

그리고, 상기 제 1, 2 패턴드 스페이서(114, 134)는 PR물질을 이용한 사진식각 공정에 의해 패턴화 방법에 의해 제작될 수 있다.

도 5a, 5b는 본 발명에 따른 패턴드 스페이서를 가지는 액정표시장치에 대한 개략적인 평면도로서, 도 5a는 제 1, 2 기판이 서로 동일한 방향으로 러빙처리된 경우이고, 도 5b는 제 1, 2 기판이 서로 직교되게 러빙처리된 경우 러빙불량 발생영역을 나타낸 도면이며, 설명의 편의상 하나의 패턴드 스페이서 액정표시장치 영역을 중심으로 도시하였다.

도 5a에서는, 상기 도 4에서 전술한 바와 같이 제 1, 2 기판(154, 156)이 동일한 방향으로 러빙처리됨에 따라, 패턴드 스페이서(156)의 주변부에서 발생하는 러빙불량 영역(Va)이 기존 방식에 의한 러빙불량 영역(Vb)보다 좁아지게 된다. 왜냐하면, 기판 단위로 러빙처리를 함에 있어서, 패턴드 스페이서의 단차가 클수록 러빙불량 영역은 커지게 되는데, 본 발명에서는 각각의 기판 상에, 기존 패턴드 스페이서의 두께를 양분한 두께치를 가지는 패턴드 스페이서를 각각 구성하기 때문에, 기판 단위 패턴드 스페이서의 단차 감소로 인해 패턴드 스페이서 주변부의 러빙불량 영역을 그만큼 줄일 수 있게 된다.

도 5b는, TN(twisted nematic)모드 액정표시장치와 같이 제 1, 2 기판(162, 164)이 서로 직교하는 방향으로 러빙처리된 경우 패턴드 스페이서(166)의 양측부에 위치하는 제 1, 2 영역(VIa, VIb)에서 러빙불량이 발생된다. 그러나, 기존의 동일한 모드에서의 러빙불량 영역인 제 3, 4 영역(VIIa, VIIb)과 비교할 때 러빙불량 영역이 효과적으로 감소됨을 알 수 있다.

-- 제 2 실시예 --

본 실시예는, 합착마진을 고려하여 제 1, 2 패턴드 스페이서의 장축이 0°보다 큰값으로 교차되게 구성하는 실시예이다.

도 6은 본 발명의 제 2 실시예에 따른 패턴드 스페이서를 가지는 액정표시장치에 대한 개략적인 평면도로서, 어레이 기판 구조를 중심으로 도시하였다.

도시한 바와 같이, 제 1 방향으로 게이트 배선(212)이 형성되어 있고, 제 1 방향과 교차되는 제 2 방향으로 데이터 배선(220)이 형성되어 있으며, 게이트 배선(212) 및 데이터 배선(220)이 교차되는 영역은 화소 영역(P)으로 정의되어 있다.

상기 게이트 배선(212) 및 데이터 배선(220)이 교차되는 지점에는 박막트랜지스터(T)가 형성되어 있고, 박막트랜지스터(T)와 연결되어 화소 영역(P)에 화소 전극(226)이 형성되어 있다.

상기 박막트랜지스터(T)에는, 상기 게이트 배선(212)에서 분기된 게이트 전극(214)과, 상기 데이터 배선(220)에서 분기된 소스 전극(222)과, 상기 소스 전극(222)과 이격되게 위치하는 드레인 전극(224)과, 상기 게이트 전극(214), 소스 전극(222) 및 드레인 전극(224)을 덮는 위치에서 아일랜드 패턴으로 형성된 반도체층(218)으로 이루어진다.

그리고, 상기 게이트 배선(212)과 데이터 배선(220)의 교차부에는, 상기 데 이터 배선(220)과 대응되는 방향으로 형성된 제 1 패턴드 스페이서(230)와, 게이트 배선(212)과 대응되는 방향으로 형성된 제 2 패턴드 스페이서(252)가 서로 교차되게 형성되어 있다.

도면으로 상세히 제시하지는 않았지만, 상기 제 2 패턴드 스페이서(252)는, 제 1 패턴드 스페이서(230)가 형성된 기판(제 1 기판)과 대향되는 기판(제 2 기판)에 형성된 패턴에 해당된다.

상기 제 1 패턴드 스페이서(230)의 장축 방향은 제 2 방향에 해당되고, 제 2 패턴드 스페이서(252)의 장축 방향은 제 1 방향에 해당되어, 한 예로 제 1, 2 패턴드 스페이서(230, 252)의 장축은 서로 90°로 직교되게 교차되어 패턴드 스페이서간의 미합착 또는 불안전 합착을 방지할 수 있는 것을 특징으로 한다.

즉, 본 발명은 제 1, 2 패턴드 스페이서(230, 252)의 장축간의 교차각이 0°보다 큰 값을 가지도록 형성하여, 합착 마진을 넓히는 것을 특징으로 한다.

도 7은 상기 도 6의 절단선 VIII-VIII에 따라 절단된 단면에 대한 단면도로서, 제 1, 2 패턴드 스페이서의 배치 구조를 중심으로 도시하였다.

도시한 바와 같이, 제 1, 2 기판(210, 250)이 서로 대향되게 배치되어 있고, 제 1 기판(210) 내부면에는 절연막(216), 데이터 배선(220), 보호층(224)이 차례대로 형성되어 있고, 데이터 배선(220) 상부에는 제 1 길이(L1)를 가지는 제 1 패턴드 스페이서(230)가 형성되어 있으며, 제 2 기판(250)의 내부면에는 공통 전극(251)이 형성되어 있고, 공통 전극(251) 하부에는 상기 제 1 패턴드 스페이서(230)와 중첩되는 위치에서, 상기 제 1 길이(L1)보다 짧은 제 2 길이(L2) 를 가지는 제 2 패턴드 스페이서(252)가 형성되어 있다.

상기 공통 전극(251)과 데이터 배선(220) 사이에는 액정층(240)이 개재되어 있고, 액정층(240)의 두께는 셀갭(C)으로 정의되며, 상기 제 1, 2 패턴드 스페이서(230, 252)의 두께합(d1 + d2)은 셀갭(C)에 대응된 값을 가진다.

그리고, 상기 제 2 패턴드 스페이서(252)의 제 2 길이(L2)는 평면적으로 봤을 때, 단축 방향 폭에 해당된다.

이와 같이, 본 발명에 따른 배치 구조를 가지는 패턴드 스페이서를 포함한 액정표시장치를 한 예로 OCB모드에 적용하게 되면, 상기 패턴드 스페이서 주변의 액정 분자는 보다 쉽게 수직배향됨에 따라 낮은 전압으로 짧은 시간내에 스플레이(splay) 배향에서 벤드 배향으로 전이가 가능한 장점을 가진다.

그리고, 상기 OCB모드 액정표시장치는 위상차 지연을 방지하기 위해 5 ~ 6 ㎛의 높은 셀갭으로 제작되는데, 이와 같이 높은 셀갭을 가지는 액정표시장치에 본 발명에 따른 패턴드 스페이서를 적용하게 되면, 기판 단위 패턴드 스페이서의 두께치를 줄일 수 있어 PR물질을 이용한 사진식각 공정에서도 두께 편차를 줄일 수 있기 때문에 평탄화 특성을 향상시킬 수 있어, 균일한 셀갭을 제공할 수 있다.

더욱이, 높은 셀갭을 가지는 액정표시장치에 본 발명에 따른 패턴드 스페이서를 적용하게 되면, 기판 단위 패턴드 스페이서 단차부에서 발생하는 러빙불량 영역을 최소화함에 따라, 개구율을 향상시킬 수 있고 블랙 화면에서의 빛샘 현상을 최소화할 수 있어 제품의 콘트라스트비를 높일 수 있기 때문에 화질특성을 향상시 킬 수 있다.

그러나, 본 발명은 상기 실시예로 한정되지 않고 본 발명의 취지를 벗어나지 않는 범위 내에서 다양하게 변경하여 실시할 수 있다.

이와 같이, 본 발명에 패턴드 스페이서를 포함하는 액정표시장치에 의하면 다음과 같은 효과를 가진다.

첫째, 기존보다 기판 단위 패턴드 스페이서의 단차를 낮출 수 있어, 패턴드 스페이서의 주변부에서 발생하는 러빙불량 영역을 줄일 수 있어, 블랙매트릭스의 형성폭 감소에 따라 개구율 및 콘트라스트비를 향상시킬 수 있다.

둘째, 높은 셀갭을 가지는 액정표시장치에도 용이하게 적용할 수 있다.

셋째, OCB 모드 액정표시장치와 같이, 전이전압을 인가하여 벤드구조를 만든 후, 본 구동을 하게되는 액정표시장치에서의 전이전압을 낮추는 효과가 있다.

넷째, 패턴드 스페이서의 평탄화 특성을 향상시킬 수 있어, 균일한 셀갭을 제공할 수 있다.

다섯째, 상부 및 하부 패턴드 스페이서의 장축의 교차각이 0°보다 큰값을 가지도록 배치함으로써, 합착 마진을 넓혀 미합착 또는 불안전 합착을 방지할 수 있다.

Claims

일정한 셀갭을 가지며 서로 대향되게 배치된 제 1, 2 기판과;

상기 제 1 기판 내부면에 제 1 방향으로 형성된 게이트 배선과;

상기 제 1 방향과 교차되는 제 2 방향으로 형성된 데이터 배선과;

상기 게이트 배선 또는 데이터 배선 중 어느 한 영역과 대응된 위치에 형성되며, 장축과 단축을 가지고, 상기 셀갭보다 작은 두께를 가지는 제 1 패턴드 스페이서와;

상기 제 2 기판 내부면에서, 상기 게이트 배선 또는 데이터 배선부 중 어느 한 영역과 대응된 위치에서, 장축과 단축을 가지고, 상기 제 1 패턴드 스페이서와의 두께합이 상기 셀갭에 대응된 값을 가지며, 상기 제 1 패턴드 스페이서와 장축간의 교차각이 0°보다 큰 값을 가지는 제 2 패턴드 스페이서

를 포함하며, 상기 제 1 및 제 2 패턴드 스페이서 각각은 상기 게이트 배선 또는 데이터 배선과 완전히 중첩하며, 상기 게이트 배선 또는 데이터 배선 각각의 최외각 테두리를 기준으로 그 내측에 위치하는 것이 특징인 액정표시장치.
제 1 기판 내부면에, 제 1 방향으로 형성된 게이트 배선과;

상기 제 1 방향과 교차되는 제 2 방향으로 형성된 데이터 배선과;

상기 게이트 배선 및 데이터 배선이 교차되는 지점에 형성된 박막트랜지스터와 ;

상기 게이트 배선 및 데이터 배선 간의 교차영역은 화소 영역으로 정의되고, 상기 박막트랜지스터와 연결되는 화소 영역에 형성된 화소 전극과;

상기 게이트 배선 또는 데이터 배선 중 어느 한 영역과 대응된 위치에 형성되며, 장축과 단축을 가지고, 상기 셀갭보다 작은 두께를 가지는 제 1 패턴드 스페이서와;

상기 제 1 기판과 대향되는 제 2 기판과;

상기 제 2 기판 내부면에 형성된 공통 전극과;

상기 공통 전극 하부의 상기 게이트 배선 또는 데이터 배선 중 어느 한 영역과 대응된 위치에서, 장축과 단축을 가지고, 상기 제 1 패턴드 스페이서와의 두께합이 상기 셀갭에 대응된 값을 가지며, 상기 제 1 패턴드 스페이서와 장축 간의 교차각이 0°보다 큰 값을 가지는 제 2 패턴드 스페이서와;

상기 제 1, 2 기판 사이에 개재되는 액정층

을 포함하며, 상기 액정층의 두께는 셀갭으로 정의되고, 상기 제 1, 2 패턴드 스페이서의 두께합은 셀갭에 대응된 값을 가지며, 상기 제 1 및 제 2 패턴드 스페이서 각각은 상기 게이트 배선 또는 데이터 배선과 완전히 중첩하며, 상기 게이트 배선 또는 데이터 배선 각각의 최외각 테두리를 기준으로 그 내측에 위치하는 것이 특징인 액정표시장치.
제 1 항 또는 제 2 항 중 적어도 어느 하나의 항에 있어서,

상기 제 1, 2 패턴드 스페이서 간 장축의 교차각은 90°인 액정표시장치.
제 1 항 또는 제 2 항 중 적어도 어느 하나의 항에 있어서,

상기 셀갭은 5 ~ 6 ㎛인 액정표시장치.
제 1 항 또는 제 2 항 중 적어도 어느 하나의 항에 있어서,

상기 액정층은 전압무인가시에 스플레이(splay) 구조를 갖고, 전이전압 인가시에 벤드 구조가 됨을 특징으로 하는 액정표시장치.