KR100640217B1

KR100640217B1 - 액정 표시패널 및 그 제조방법

Info

Publication number: KR100640217B1
Application number: KR1020040039337A
Authority: KR
Inventors: 이창훈; 김영석; 최희동
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2004-05-31
Filing date: 2004-05-31
Publication date: 2006-10-31
Also published as: KR20050114123A

Abstract

본 발명은 액정 표시패널 및 그 제조방법에 관한 것으로, 본 발명은 제1기판과 제2기판의 셀-갭을 균일하게 유지시키는 컬럼 스페이서가 제1기판이나 제2기판 중의 어느 하나의 기판에 고정되어 다른 하나의 기판과 접촉하는데, 이때 제1기판과 컬럼 스페이서의 접촉면이나 제2기판과 컬럼 스페이서의 접촉면이 요철형태로 결합되도록 함으로써, 제1기판과 제2기판의 유동을 억제할 수 있게 되며, 외부 충격에 의해 제1기판이나 제2기판이 밀리는 현상 및 제1기판과 제2기판의 뒤틀리는 현상을 방지할 수 있게 되어 터치 얼룩이나 눌림 불량으로 인한 액정 표시패널의 화질불량을 방지할 수 있게 된다.

Description

액정 표시패널 및 그 제조방법{LIQUID CRYSTAL DISPLAY PANEL AND METHOD FOR FABRICATING THE SAME}

도1은 종래기술에 따른 액정표시패널에 있어서, 박막 트랜지스터 어레이가 형성된 제1기판과 컬러필터 어레이가 형성된 제2기판이 합착된 액정 표시패널의 평면구조를 보인 예시도.

도2는 종래기술에 따른 액정표시패널에 있어서, 컬럼 스페이서가 형성된 액정 표시패널의 단면구성을 보인 예시도.

도3은 본 발명의 제1실시예에 따른 액정 표시패널의 단면구성을 보인 예시도.

도4는 본 발명의 제2실시예에 따른 액정 표시패널의 단면구성을 보인 예시도.

도5는 본 발명의 제3실시예에 따른 액정 표시패널의 단면구성을 보인 예시도.

도6은 본 발명의 제4실시예에 따른 액정 표시패널의 단면구성을 보인 예시도.

도7은 본 발명에 의한 액정 표시패널의 평면구성을 보인 예시도.

도8은 도7의 I-I'선을 따라 절단한 단면구성을 보인 예시도.

***도면의 주요부분에 대한 부호의 설명***

300:액정 표시패널 301:제1기판

302:제2기판 310:컬럼 스페이서

311:홀

본 발명은 액정 표시패널 및 그 제조방법에 관한 것으로, 보다 상세하게는 액정 표시패널을 구성하는 합착된 제1기판과 제2기판의 유동을 억제하고, 외부 충격에 의해 제1기판이나 제2기판이 밀리는 현상 및 제1기판과 제2기판이 뒤틀리는 현상을 방지하기에 적당하도록 한 액정 표시패널 및 그 제조방법에 관한 것이다.

일반적으로, 액정 표시장치는 매트릭스(matrix) 형태로 배열된 화소들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 그 화소들의 광투과율을 조절함으로써, 원하는 화상을 표시하는 표시장치이다.

따라서, 액정 표시장치에는 화소들이 매트릭스 형태로 배열되는 액정 표시패널과; 상기 화소들을 구동하기 위한 구동부가 구비된다.

상기 액정 표시패널은 박막 트랜지스터 어레이(thin film transistor array)가 형성된 제1기판과 컬러필터 어레이(color filter array)가 형성된 제2기판이 균일한 셀-갭(cell-gap)이 유지되도록 합착되고, 그 제1,제2기판의 셀-갭에 액정층이 형성되어 구성된다.

상기 제1기판과 제2기판은 화상 표시부의 외곽을 따라 형성되는 실 패턴에 의해 합착되며, 합착된 제1,제2기판의 외면에는 편광판과 위상차판 등이 구비되며, 이와같은 다수의 구성요소를 선택적으로 구성함으로써, 빛의 진행상태를 바꾸거나 굴절률을 변화시켜 높은 휘도와 콘트라스트 특성을 갖는 액정 표시장치가 구성된다.

상기 제1기판과 제2기판이 대향하여 합착된 액정 표시패널에는 공통전극과 화소전극이 형성되어 액정층에 전계를 인가한다. 즉, 공통전극에 전압을 인가한 상태에서 화소전극에 인가되는 전압을 제어함으로써, 화소들의 광투과율을 개별적으로 조절할 수 있게 된다. 이와같이 화소전극에 인가되는 전압을 화소 별로 제어하기 위하여 각각의 화소에는 스위칭 소자로 사용되는 박막 트랜지스터가 형성된다.

상기 제1기판과 제2기판의 대향하는 표면에는 배향막이 형성되고, 러빙이 실시되어 상기 액정층의 액정이 일정한 방향으로 배열되도록 한다.

상기한 바와같은 액정 표시장치의 구성요소들을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도1은 상기 박막 트랜지스터 어레이가 형성된 제1기판과 컬러필터 어레이가 형성된 제2기판이 합착된 액정 표시패널의 평면구조를 보인 예시도이다.

도1을 참조하면, 액정 표시패널(100)은 화소들이 매트릭스 형태로 배열되는 화상표시부(113)와, 그 화상표시부(113)의 게이트 라인들과 접속되는 게이트 패드부(114) 및 데이터 라인들과 접속되는 데이터 패드부(115)로 구성된다. 이때, 게이트 패드부(114)와 데이터 패드부(115)는 제2기판(102)과 중첩되지 않는 제1기판(101)의 가장자리 영역에 형성되며, 게이트 패드부(114)는 게이트 구동부로부터 공급되는 주사신호를 화상표시부(113)의 게이트 라인들에 공급하고, 데이터 패드부(115)는 데이터 구동부로부터 공급되는 화상정보를 화상표시부(113)의 데이터 라인들에 공급한다.

상기 제1기판(101)에는 화상정보가 인가되는 데이터 라인들과 주사신호가 인가되는 게이트 라인들이 서로 교차하도록 배열되고, 그 데이터 라인들과 게이트 라인들에 의해 구획되는 영역에 각각 박막 트랜지스터와 화소전극이 구비된다.

상기 제2기판(102)에는 블랙 매트릭스에 의해 화소별로 도포된 칼러필터들과, 상기 제1기판(101)에 형성된 화소전극의 상대전극인 공통전극이 구비된다.

상기 제1기판(101)과 제2기판(102)은 스페이서(spacer)에 의해 일정한 셀-갭이 유지되고, 상기 화상표시부(113)의 외곽을 따라 형성된 실 패턴(seal pattern, 116)에 의해 합착된다.

상기 스페이서로는 유리비드나 플라스틱비드와 같은 볼 스페이서를 무작위로 산포하는 방식이 사용되었으나, 최근 들어 액정 표시패널(100)이 점차 대형화되어 감에 따라 볼 스페이서의 뭉침 현상으로 인해 정밀한 셀-갭 유지가 어렵고, 화질 불량이 발생하게 되었다.

따라서, 대형 액정 표시패널(100)의 경우에는 볼 스페이서를 사용하지 않고, 스페이서가 제1기판(101)이나 제2기판(102)에 고정되는 컬럼 스페이서(column spacer, 또는 패턴화된 스페이서)를 사용하고 있다.

도2는 상기 컬럼 스페이서가 형성된 액정 표시패널의 단면구성을 보인 예시도이다.

도2를 참조하면, 액정 표시패널(200)은 박막트랜지스터 어레이가 형성된 제1 기판(201)과 컬러필터 어레이가 형성된 제2기판(202)이 합착되어 구성되며, 제2기판(202) 상에는 컬럼 스페이서(210)들이 형성되어 제1기판(201)과 제2기판(202)의 셀-갭을 일정하게 유지시킨다.

상기 컬럼 스페이서(210)들은 제2기판(202) 상에 고정되어 제1기판(201)과 제2기판(201,202)을 합착시킬 때, 제1기판(201)과 면 접촉된다.

그러나, 상기한 바와같이 컬럼 스페이서(210)들이 제2기판(202) 상에 고정되어 제1기판(201)과 면 접촉하는 경우에는 다음과 같은 문제를 갖게 된다.

즉, 외력이 작용할 경우 제2기판(202)이 일측방향으로 쉬프트되어 터치 얼룩이나 눌림 불량이 발생되고, 컬럼 스페이서(210)들과 제1기판(201)의 면 접촉으로 인한 마찰력이 크기 때문에 제2기판(202)이 원래의 위치로 복귀하는데 소요되는 시간이 길어지고, 이로 인해 액정 표시패널(200)의 화상에서 계속적으로 터치 얼룩이나 눌림 불량이 관찰되어 표시 품질을 저하시키는 요인이 된다.

이에 본 발명은 상기한 바와 같은 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로, 본 발명의 목적은 액정 표시패널을 구성하는 합착된 제1기판과 제2기판의 유동을 억제하고, 외부 충격에 의해 제1기판이나 제2기판이 밀리는 현상 및 제1기판과 제2기판이 뒤틀리는 현상을 방지할 수 있는 액정 표시패널 및 그 제조방법을 제공함에 있다.

상기 본 발명의 목적을 달성하기 위한 본 발명에 따른 액정 표시패널은, 제1기판과; 상기 제1기판과 합착되는 제2기판과; 상기 제1기판과 제2기판의 사이에 구비되어 제1기판과 제2기판의 셀-갭을 균일하게 유지시키는 컬럼 스페이서와; 상기 제1기판 및 제2기판 중에 적어도 어느 하나의 기판 표면에 형성되어 상기 컬럼 스페이서와 제1기판 및 상기 컬럼 스페이서와 제2기판 중에 적어도 어느 하나를 요철형태로 접촉시키는 홀과; 상기 제1기판과 제2기판의 셀-갭에 형성된 액정층을 구비하여 구성되는 것을 특징으로 한다.

또한, 상기 본 발명의 목적을 달성하기 위한 액정 표시패널의 제조방법은 제1기판의 표면에 홀을 형성하는 단계와; 제2기판상에 컬럼 스페이서를 형성하는 단계와; 상기 제1기판에 형성된 홀과 상기 제2기판에 형성된 컬럼 스페이서가 요철형태로 접촉되도록 상기 제1기판과 제2기판을 합착시키는 단계를 포함하여 이루어지는 것을 특징으로 한다.

이하, 본 발명에 따른 액정 표시패널 및 그 제조방법을 첨부한 도면을 참조하여 상세히 설명한다.

도3은 본 발명의 제1실시예에 따른 액정 표시패널의 단면구성을 보인 예시도이다.

도3을 참조하면, 본 발명의 제1실시예에 따른 액정 표시패널(300)은 박막트랜지스터 어레이가 형성된 제1기판(301)과; 컬러필터 어레이가 형성되어 상기 제1기판(301)과 합착되는 제2기판(302)과; 상기 제2기판(302) 상에 형성되어 제1기판(301)과 제2기판(302)의 셀-갭을 균일하게 유지시키는 컬럼 스페이서(310)와; 상기 컬럼 스페이서(310)와 접촉되는 제1기판(301)의 표면에 형성되어 제1기판(301)과 컬럼 스페이서(310)를 요철형태로 접촉시키는 홀(311)과; 상기 제1기판(301)과 제2기판(302)의 셀-갭에 형성된 액정층(미도시)으로 구성된다.

상기 본 발명의 제1실시예에 따른 액정 표시패널(300)은 제2기판(302) 상에 컬럼 스페이서(310)가 형성되고, 제1기판(301)의 표면에 홀(311)이 형성된다.

도4는 본 발명의 제2실시예에 따른 액정 표시패널의 단면구성을 보인 예시도이다.

도4를 참조하면, 본 발명의 제2실시예에 따른 액정 표시패널(400)은 박막트랜지스터 어레이가 형성된 제1기판(401)과; 컬러필터 어레이가 형성되어 상기 제1기판(401)과 합착되는 제2기판(402)과; 상기 제2기판(402) 상에 형성되어 제1기판(401)과 제2기판(402)의 셀-갭을 균일하게 유지시키는 컬럼 스페이서(410)와; 상기 제1기판(401)과 접촉되는 컬럼 스페이서(410)의 표면에 형성된 홀(411)과; 상기 컬럼 스페이서(410)와 접촉되는 제1기판(401)의 표면에 형성되어 상기 컬럼 스페이서(410)의 표면에 형성된 홀(411)와 요철형태로 접촉되는 돌기(412)와; 상기 제1기판(401)과 제2기판(402)의 셀-갭에 형성된 액정층(미도시)으로 구성된다.

상기 본 발명의 제2실시예에 따른 액정 표시패널(400)은 제2기판(402) 상에 컬럼 스페이서(410)가 형성되고, 컬럼 스페이서(410)의 표면에 홀(411)이 형성되며, 그 홀(411)과 요철형태로 접촉되는돌기(412)가 제1기판(401)의 표면에 형성된다.

도5는 본 발명의 제3실시예에 따른 액정 표시패널의 단면구성을 보인 예시도 이다.

도5를 참조하면, 본 발명의 제3실시예에 따른 액정 표시패널(500)은 박막트랜지스터 어레이가 형성된 제1기판(501)과; 컬러필터 어레이가 형성되어 상기 제1기판(501)과 합착되는 제2기판(502)과; 상기 제1기판(501) 상에 형성되어 제1기판(501)과 제2기판(502)의 셀-갭을 균일하게 유지시키는 컬럼 스페이서(510)와; 상기 컬럼 스페이서(510)와 접촉되는 제2기판(502)의 표면에 형성되어 제2기판(502)과 컬럼 스페이서(510)를 요철형태로 접촉시키는 홀(511)과; 상기 제1기판(501)과 제2기판(502)의 셀-갭에 형성된 액정층(미도시)으로 구성된다.

상기 본 발명의 제3실시예에 따른 액정 표시패널(500)은 제1기판(501) 상에 컬럼 스페이서(510)가 형성되고, 제2기판(502)의 표면에 홀(511)이 형성된다.

도6은 본 발명의 제4실시예에 따른 액정 표시패널의 단면구성을 보인 예시도이다.

도6을 참조하면, 본 발명의 제4실시예에 따른 액정 표시패널(600)은 박막트랜지스터 어레이가 형성된 제1기판(601)과; 컬러필터 어레이가 형성되어 상기 제1기판(601)과 합착되는 제2기판(602)과; 상기 제1기판(601) 상에 형성되어 제1기판(601)과 제2기판(602)의 셀-갭을 균일하게 유지시키는 컬럼 스페이서(610)와; 상기 제2기판(602)과 접촉되는 컬럼 스페이서(610)의 표면에 형성된 홀(611)과; 상기 컬럼 스페이서(610)와 접촉되는 제2기판(602)의 표면에 형성되어 상기 컬럼 스페이서(610)의 표면에 형성된 홀(611)와 요철형태로 접촉되는 돌기(612)와; 상기 제1기판(601)과 제2기판(602)의 셀-갭에 형성된 액정층(미도시)으로 구성된다.

상기 본 발명의 제4실시예에 따른 액정 표시패널(600)은 제1기판(601) 상에 컬럼 스페이서(610)가 형성되고, 컬럼 스페이서(610)의 표면에 홀(611)이 형성되며, 그 홀(611)과 요철형태로 접촉되는돌기(612)가 제2기판(602)의 표면에 형성된다.

상기 본 발명의 제1 내지 제4실시예에 따른 액정 표시패널은 제1기판과 제2기판의 셀-갭을 균일하게 유지시키는 컬럼 스페이서가 제1기판이나 제2기판 중의 어느 하나의 기판에 고정되어 다른 하나의 기판과 접촉하는데, 이때 제1기판이나 제2기판의 표면에 홀을 형성함으로써, 제1기판과 컬럼 스페이서의 접촉면이나 제2기판과 컬럼 스페이서의 접촉면이 요철형태로 결합되도록 한다. 또는 제1기판이나 제2기판의 표면에 돌기를 형성하고, 컬럼 스페이서의 표면에 홀을 형성함으로써, 제1기판과 컬럼 스페이서의 접촉면이나 제2기판과 컬럼 스페이서의 접촉면이 요철형태로 결합되도록 한다.

상기한 바와같이 컬럼 스페이서가 하나의 기판과 고정된 상태에서 다른 하나의 기판과 요철형태로 결합하는 경우에는 제1기판과 제2기판의 유동을 억제할 수 있게 되며, 외부 충격에 의해 제1기판이나 제2기판이 밀리는 현상 및 제1기판과 제2기판의 뒤틀리는 현상을 방지할 수 있게 된다.

따라서, 터치 얼룩이나 눌림 불량으로 인한 빛샘과 같은 액정 표시패널의 화질불량을 방지할 수 있게 된다.

도7은 본 발명에 의한 액정 표시패널의 평면구성을 보인 예시도이다.

도7을 참조하면, 본 발명에 의한 액정 표시패널은 일정하게 이격되어 수평방향으로 배열되는 복수의 게이트라인(GL)들과; 일정하게 이격되어 수직방향으로 배열되며, 상기 게이트라인(GL)들과 교차하는 복수의 데이터라인(DL)들과; 상기 게이트라인(GL)들과 데이터라인(DL)들이 교차하여 구획되는 사각형 영역에 형성된 화소(PXL)와; 상기 게이트라인(GL)들 상에 형성된 식각차단부(705)들과; 상기 식각차단부(705)들 내에 형성된 홀(711)들과; 상기 식각차단부(711)들에 비해 적어도 작은 면적으로 형성되어 상기 홀(711)들과 요철형태로 접촉되는컬럼 스페이서(710)들로 구성된다. 이때, 컬럼 스페이서(710)들은 10∼30㎛ 정도의 폭으로 형성되며, 컬럼 스페이서(710)들과 홀(711)들은 0∼6㎛ 정도의 이격마진을 갖는다.

상기 화소(PXL)에는 상기 게이트라인(GL)을 통해 인가되는 주사신호에 의해 상기 데이터라인(DL)을 통해 인가되는 화상신호를 화소(PXL)에 선택적으로 공급하기 위한 박막트랜지스터와 같은 스위칭소자가 구비되고, 그 박막트랜지스터를 통해 인가되는 화상신호에 의해 액정층을 구동시키는 화소전극이 구비된다.

상기 박막트랜지스터는 상기 게이트라인의 소정의 위치에서 연장되는 게이트전극과, 상기 데이터라인의 소정의 위치에서 연장되어 상기 게이트전극과 소정의 영역이 오버랩되는 소스전극과, 상기 소스전극과 게이트전극을 기준으로 대응되어 상기 게이트전극과 소정의 영역이 오버랩되는 드레인전극을 구비한다.

상기 소스전극과 드레인전극은 상기 게이트전극 상에서 일정하게 이격되고, 상기 드레인전극은 드레인콘택홀을 통해 상기 화소전극과 전기적으로 접촉된다. 이 때, 화소전극은 광투과율이 높은 도전물질로 형성되며, 예를 들어 ITO(indium tin oxide)나 IZO(indium zinc oxide)가 적용될 수 있다.

상기 박막트랜지스터에는 반도체층이 구비되어 상기 게이트라인(GL)을 통해 게이트전극에 주사신호가 공급되면, 상기 소스전극과 드레인전극 사이에 도전채널을 형성한다.

상기 게이트라인(GL)들 상에는 식각차단부(705)들이 형성되고, 그 식각차단부(705)들 내에 홀(711)들이 형성되며, 상기 식각차단부(705)들에 비해 적어도 작은 면적으로 컬럼 스페이서(710)들이 형성되어 상기 홀(711)들과 요철형태로 결합된다. 이때, 홀(711)들은 컬럼 스페이서(710)들과 동일한 모양의 평면 구성을 갖는다.

도8은 상기 도7의 I-I' 선을 따라 절단한 단면구성을 보인 예시도이다.

도8을 참조하면, 본 발명에 의한 액정 표시패널(800)은 박막트랜지스터 어레이가 형성된 제1기판(801)과; 컬러필터 어레이가 형성되어 상기 제1기판(801)과 합착되는 제2기판(802)과; 상기 제2기판(802) 상에 형성되어 제1기판(801)과 제2기판(802)의 셀-갭을 균일하게 유지시키는 컬럼 스페이서(810)와; 상기 제1기판(801)과 제2기판(802)의 셀-갭에 형성된 액정층(미도시)으로 구성된다.

상기 제1기판(801)은 기판(831) 상에 형성된 게이트라인(GL)과; 상기 게이트라인(GL)이 형성된 기판(831) 상의 전면에 형성된 게이트절연막(832)과; 상기 게이트라인(GL)이 형성된 영역의 게이트절연막(832) 상에 게이트라인(GL)에 비해 작은 폭을 갖도록 형성된 식각차단부(805)와; 상기 식각차단부(805)가 형성된 기판(831) 상의 전면에 형성된 보호막(833)과; 상기 보호막(833)의 일부가 식각되어 상기 식각차단부(805)를 노출시키는 홀(811)로 구성되며, 이때 홀(811)은 상기 컬럼 스페이서(810)와 요철형태로 결합된다.

상기 식각차단부(805)는 전술한 박막트랜지스터의 도전채널로 기능하는 반도체층(미도시)으로 사용하기 위해 형성하는 제1층(805A)과, 전술한 박막트랜지스터의 소스 및 드레인전극(미도시)으로 사용하기 위해 형성하는 제2층(805B)으로 구성되어 홀(811)을 형성하기 위한 상기 보호막(833)의 식각과정에서 게이트절연막(832)의 식각을 차단함으로써, 게이트라인(GL)을 보호한다.

상기 제2기판(802)은 기판(841) 상에 형성된 블랙매트릭스(842)와; 상기 블랙매트릭스(842)에 의해 구획되어 화소 영역에 대응되도록 매트릭스 형태로 배열되는 적색, 녹색 및 청색의 컬러필터(843)와; 상기 적색, 녹색 및 청색의 컬러필터(843)가 형성된 기판(841)의 표면을 평탄화하는 오버코트층(844)으로 구성된다.

상기 오버코트층(844)의 상부에는 상기 컬럼 스페이서(810)가 형성되어 상기 제1기판(801)에 형성된 홀(811)과 요철형태로 결합된다. 이때, 컬럼 스페이서(810)는 10∼30㎛ 정도의 폭으로 형성되며, 컬럼 스페이서(810)와 홀(811)은 0∼6㎛ 정도의 이격마진을 갖는다.

상기 블랙매트릭스(842)와 적색, 녹색 및 청색의 컬러필터(843)의 적층구조가 평탄하게 형성되는 경우에는 오버코트층(844)을 형성하지 않고 블랙매트릭스(842)나 적색, 녹색 및 청색의 컬러필터(843) 상부에 상기 컬럼 스페 이서(810)를 형성한다.

상기한 바와같은 본 발명에 의한 액정 표시패널의 제조방법은 크게 제1기판(801)을 형성하는 단계와; 제2기판(802)을 형성하는 단계와; 상기 제1기판(801)의 표면에 홀(811)을 형성하는 단계와; 상기 제2기판(802) 상에 컬럼 스페이서(810)를 형성하는 단계와; 상기 제1기판(801)에 형성된 홀(811)과 상기 제2기판(802)에 형성된 컬럼 스페이서(810)가 요철형태로 접촉되도록 상기 제1기판(801)과 제2기판(802)을 합착시키는 단계로 이루어지는데, 이를 보다 상세히 살펴보면 다음과 같다.

먼저, 상기 제1기판(801)을 형성하는 단계는 기판(831) 상에 게이트라인(GL)을 패터닝하는 단계와; 상기 게이트라인(GL)이 패터닝된 기판(831)의 상부 전면에 게이트절연막(832)을 형성하는 단계와; 상기 게이트절연막(832)의 상부에 박막트랜지스터의 도전채널로 기능하는 반도체층(미도시)으로 사용하기 위해 형성하는 제1층(805A)과 박막트랜지스터의 소스 및 드레인전극(미도시)으로 사용하기 위해 형성하는 제2층(805B)을 순차적으로 형성한 다음 패터닝하여 상기 게이트라인(GL)이 형성된 영역의 게이트절연막(832) 상부에 식각차단부(805)를 형성하는 단계와; 상기 식각차단부(805)가 형성된 게이트절연막(832)의 상부 전면에 보호막(833)을 형성하는 단계와; 상기 식각차단부(805)가 노출될때까지 상기 보호막(833)의 일부를 식각하여 홀(811)을 형성하는 단계로 이루어진다.

상기 기판(831) 상에 게이트라인(GL)을 패터닝하는 단계에서는 박막트랜지스터의 게이트전극이 동시에 패터닝된다.

상기 게이트라인(GL)이 형성된 영역의 게이트절연막(832) 상부에 식각차단부(805)를 형성하는 단계에서는 박막트랜지스터의 반도체층과 소스 및 드레인전극 및 데이터라인이 동시에 형성된다.

상기 보호막(833)의 일부를 식각하여 홀(811)을 형성하는 단계에서는 박막트래지스터의 드레인전극을 노출시키는 드레인콘택홀이 동시에 형성된다.

한편, 상기 보호막(833)을 회절노광 방법이나 하프-톤(half-tone) 방법을 적용하여 식각하는 경우에는 상기 식각차단부(805)를 형성하지 않고도 한번의 사진식각 공정을 통해 보호막(833)의 표면에 홀(811)을 형성하고, 드레인콘택홀을 형성할 수 있게 된다.

상기 회절노광 방법이나 하프-톤 방법은 상기 보호막(833)의 표면에 감광막(photoresist layer)을 형성하고, 마스크를 통해 노광 및 현상하여 감광막의 패턴을 형성한 다음 그 감광막의 패턴을 통해 보호막(833)을 식각하는 사진식각 공정을 적용함에 있어서, 상기 감광막에 입사되는 광의 강도를 다르게 하여 노광할 수 있는 방법이다.

상기한 바와같이 감광막에 입사되는 광의 강도를 다르게 하여 노광하는 경우에는 현상후에 잔류하는 감광막 패턴의 두께를 차별화시킬 수 있게 되며, 그 감광막 패턴의 두께차를 이용하여 보호막(833)을 서로 다른 깊이로 식각함으로써, 상기 식각차단부(805)를 형성하지 않고도 한번의 사진식각 공정을 통해 보호막(833)의 표면에 홀(811)을 형성하고, 드레인콘택홀을 형성할 수 있게 된다.

그리고, 상기 제2기판(802)을 형성하는 단계는 기판(841) 상에 블랙매트릭스(842)를 형성하는 단계와; 상기 블랙매트릭스(842)가 형성된 기판(841) 상에 적색, 녹색 및 청색의 컬러필터(843)를 형성하는 단계와; 상기 블랙매트릭스(842)와 적색, 녹색 및 청색의 컬러필터(843)가 형성된 기판(841)의 상부 전면에 오버코트층(844)을 형성하는 단계로 이루어진다.

상기 제1기판(801)과 제2기판(802)의 셀-갭에는 액정층이 형성되는데, 그 액정층을 형성하는 순서는 액정층을 형성하는 방식에 따라 달라질 수 있으며, 상기 액정층을 형성하는 방식은 크게 진공주입 방식과 적하 방식으로 구분된다.

상기 진공주입 방식은 일정한 진공이 설정된 챔버 내에서 액정 표시패널의 액정 주입구를 액정이 채워진 용기에 침액시킨 다음 진공 정도를 변화시킴으로써, 액정 표시패널 내부 및 외부의 압력차에 의해 액정을 주입시키는 방식으로, 이와같이 액정이 액정 표시패널 내부에 충진되면, 액정 주입구를 밀봉시켜 액정 표시패널의 액정층을 형성한다.

따라서, 상기 진공 주입방식에서는 상기 제1기판(801)과 제2기판(802)을 합착시킨 다음 제1기판(801)과 제2기판(802)의 셀-갭에 액정층을 형성한다.

한편, 상기 액정층을 형성하는 방식으로는, 상기 진공주입방식대신에 아래의 적하 방식을 사용할 수도 있다.

삭제

즉, 상기 적하 방식은 상기 제1기판(801)이나 제2기판(802)의 화상표시부에 액정을 적하(dropping) 및 분배(dispensing)하고, 상기 제1기판(801)과 제2기판(802)을 합착하는 압력에 의해 액정을 화상표시부 전체에 균일하게 분포되도록 함으로써, 액정층을 형성하는 방식이다.

따라서, 상기 적하 방식에서는 표면에 배향이 실시된 제1기판(801)이나 제2기판(802)의 표면에 액정을 적하한 다음 상기 제1기판(801)과 제2기판(802)의 합착 압력에 의해 적하된 액정이 분배되도록 하여 액정층을 형성한다.

상기 적하 방식은 진공주입 방식에 비해 짧은 시간에 액정을 적하할 수 있으며, 액정 표시패널이 대형화될 경우에도 액정층을 매우 신속하게 형성할 수 있다.

또한, 액정을 필요한 양만 적하하기 때문에 진공주입 방식과 같이 고가의 액 정을 폐기함에 따른 액정 표시패널의 단가 상승을 방지하여 제품의 가격경쟁력을 강화시키게 된다.

상기 적하 방식이 적용된 액정 표시패널은 진공주입 방식과 달리 액정층이 형성된 후에 제1기판(801)과 제2기판(802)을 합착하는 공정이 진행된다.

상술한 바와같이 본 발명에 의한 액정 표시패널 및 그 제조방법은 제1기판과 제2기판의 셀-갭을 균일하게 유지시키는 컬럼 스페이서가 제1기판이나 제2기판 중의 어느 하나의 기판에 고정되어 다른 하나의 기판과 접촉하는데, 이때 제1기판과 컬럼 스페이서의 접촉면이나 제2기판과 컬럼 스페이서의 접촉면이 요철형태로 결합되도록 함으로써, 제1기판과 제2기판의 유동을 억제할 수 있게 되며, 외부 충격에 의해 제1기판이나 제2기판이 밀리는 현상 및 제1기판과 제2기판의 뒤틀리는 현상을 방지할 수 있게 되어 터치 얼룩이나 눌림 불량으로 인한 액정 표시패널의 화질불량을 방지할 수 있는 효과가 있다.

Claims

제1기판과;

상기 제1기판과 합착되는 제2기판과;

상기 제1기판과 제2기판사이에 형성된 컬럼 스페이서와;

상기 제1기판 및 제2기판 중 어느 하나의 기판 표면에 형성되고, 상기 컬럼 스페이서와 제1기판 및 상기 컬럼 스페이서와 제2기판중 어느 하나를 요철형태로 접촉시키는 홀과;

상기 제1기판과 제2기판의 셀-갭에 형성된 액정층;을 포함하여 구성되는 것을 특징으로 하는 액정 표시패널.
제 1 항에 있어서, 상기 컬럼 스페이서는 제2기판상에 형성되고, 상기 홀은 상기 제1기판의 표면에 형성된 것을 특징으로 하는 액정 표시패널.
제 1 항에 있어서, 상기 컬럼 스페이서는 제1기판상에 형성되고, 상기 홀은 상기 제2기판의 표면에 형성된 것을 특징으로 하는 액정 표시패널.
제1기판과;

상기 제1기판과 합착되는 제2기판과;

상기 제1기판과 제2기판사이에 형성된 컬럼 스페이서와;

상기 제1기판과 접촉되는컬럼 스페이서의 표면 및 상기 제2기판과 접촉되는컬럼 스페이서의 표면중 어느 하나에 형성된 홀과;

상기 제1기판과 제2기판중 어느 하나의 기판 표면에 형성되고, 상기 컬럼 스페이서의 표면에 형성된 홀과 접촉되는 돌기와;

상기 제1기판과 제2기판의 셀-갭에 형성된 액정층;을 포함하여 구성되는 것을 특징으로 하는 액정 표시패널.
제 4 항에 있어서, 상기 컬럼 스페이서는 제2기판 상에 형성되고, 상기 홀은 상기 컬럼 스페이서의 표면에 형성되며, 상기 돌기는 제1기판 상에 형성된 것을 특징으로 하는 액정 표시패널.
제 4 항에 있어서, 상기 컬럼 스페이서는 제1기판 상에 형성되고, 상기 홀은 상기 컬럼 스페이서의 표면에 형성되며, 상기 돌기는 제2기판 상에 형성된 것을 특징으로 하는 액정 표시패널.
서로 일정하게 이격되어 수평방향으로 배열되는 복수의 게이트라인들과;

서로 일정하게 이격되어 수직방향으로 배열되며, 상기 게이트라인들과 교차하는 복수의 데이터라인들과;

상기 게이트라인들과 데이터라인들이 교차하여 구획되는 영역에 형성된 화소와;

상기 게이트라인들상에 형성된 식각차단부들과;

상기 식각차단부들내에 형성된 홀들과;

상기 식각차단부들에 비해 적어도 작은 면적으로 형성되어 상기 홀들과 요철형태로 접촉된 컬럼 스페이서들;을 포함하여 구성된 것을 특징으로 하는 액정 표시패널.
제 7 항에 있어서, 상기 컬럼 스페이서들과 홀들은 0∼6㎛ 정도의 이격마진 을 갖는 것을 특징으로 하는 액정 표시패널.
제1기판 상에 형성된 게이트라인과;

상기 게이트라인이 형성된 제1기판 상에 형성된 게이트절연막과;

상기 게이트라인이 형성된 영역의 게이트절연막 상에 형성된 식각차단부와;

상기 식각차단부가 형성된 제1기판 상에 형성된 보호막과;

상기 보호막에 형성되고, 상기 식각차단부의 일부를 노출시키는 홀과;

제2기판 상에 형성된 블랙매트릭스와;

상기 블랙매트릭스에 의해 구획되어 화소영역에 대응되도록 매트릭스 형태로 배열되는 적색, 녹색 및 청색의 컬러필터와;

상기 블랙 매트릭스와 적색, 녹색 및 청색의 컬러필터가 형성된 제2기판의 표면을 평탄화하는 오버코트층과;

상기 오버코트층 상에 형성되고, 상기 제1기판에 형성된 홀과 접촉되는 컬럼 스페이서와;

상기 제1기판과 제2기판의 셀-갭에 형성된 액정층을 포함하여 구성되는 것을 특징으로 하는 액정 표시패널.
제 9 항에 있어서, 상기 식각차단부는 박막트랜지스터의 도전채널로 기능하는 반도체층으로 사용하기 위해 형성하는 제1층과; 상기 박막트랜지스터의 소스 및 드레인전극으로 사용하기 위해 형성하는 제2층으로 구성된 것을 특징으로 하는 액정 표시패널.
제1기판의 표면에 홀을 형성하는 단계와;

제2기판 상에 컬럼 스페이서를 형성하는 단계와;

상기 제1기판에 형성된 홀과 상기 제2기판에 형성된 컬럼 스페이서가 접촉되도록 상기 제1기판과 제2기판을 합착시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정 표시패널의 제조방법.
제 11 항에 있어서, 상기 제1기판의 표면에 홀을 형성하는 단계는 제1기판의 표면에 보호막을 형성하는 단계와, 상기 보호막 상에 감광막을 형성하는 단계와, 상기 감광막을 노광 및 현상하여 상기 보호막을 선택적으로 노출시키는 감광막의 패턴을 형성하는 단계와, 상기 감광막의 패턴에 의해 선택적으로 노출된 보호막을 식각하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정 표시패널의 제조방법.
제 12 항에 있어서, 상기 감광막의 노광은 회절 노광이나 하프-톤(half-tone) 노광에 의해 이루어지는 것을 특징으로 하는 액정 표시패널의 제조방법.
제 11 항에 있어서, 상기 제1기판의 표면에 홀을 형성하는 단계는 상기 제1기판 상에 게이트라인을 패터닝하는 단계와; 상기 게이트라인이 패터닝된 제1기판의 상부에 게이트절연막을 형성하는 단계와; 상기 게이트라인이 형성된 영역의 게이트절연막 상부에 식각차단부를 형성하는 단계와; 상기 식각차단부가 형성된 게이트절연막의 상부에 보호막을 형성하는 단계와; 상기 식각차단부가 노출될때까지 상기 보호막의 일부를 식각하여 홀을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정 표시패널의 제조방법.
제 14 항에 있어서, 상기 식각차단부를 형성하는 단계는 상기 게이트절연막의 상부에 박막트랜지스터의 도전채널로 기능하는 반도체층으로 사용하는 제1층과 박막트랜지스터의 소스 및 드레인전극으로 사용하는 제2층을 순차적으로 형성하는 단계와; 상기 게이트라인이 형성된 영역의 게이트절연막 상부에 제1층과 제2층이 잔류하도록 제1층과 제2층을 패터닝하는 단계로 이루어지는 것을 특징으로 하는 액정 표시패널의 제조방법.
제 11 항에 있어서, 상기 제2기판 상에 컬럼 스페이서를 형성하는 단계는 제2기판 상에 블랙매트릭스를 형성하는 단계와; 상기 블랙매트릭스가 형성된 제2기판 상에 적색, 녹색 및 청색의 컬러필터를 형성하는 단계와; 상기 블랙매트릭스와 적색, 녹색 및 청색의 컬러필터가 형성된 제2기판의 상부 전면에 오버코트층을 형성하는 단계와; 상기 오버코트층의 상부에 컬럼 스페이서를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정 표시패널의 제조방법.
제 11 항에 있어서, 상기 제1기판과 제2기판의 셀-갭에 액정층을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 액정 표시패널의 제조방법.
제 17 항에 있어서, 상기 액정층은 상기 제1기판과 제2기판을 합착시킨 다음 진공주입 방식에 의해 형성하는 것을 특징으로 하는 액정 표시패널의 제조방법.
제 17 항에 있어서, 상기 액정층은 상기 제1기판이나 제2기판의 표면에 액정을 적하한 다음 제1기판과 제2기판을 합착시키는 압력에 의해 분배하는 적하방식에 의해 형성하는 것을 특징으로 하는 액정 표시패널의 제조방법.
제1기판과 제2기판을 제공하는 단계와;

상기 제1기판과 제2기판중 어느 하나에 컬럼 스페이서를 형성하는 단계와;

상기 제1기판과 접촉되는컬럼 스페이서의 표면 및 상기 제2기판과 접촉되는컬럼 스페이서의 표면중 어느 하나에 홀을 형성하는 단계와;

상기 제1기판과 제2기판중 어느 하나의 기판 표면에, 상기 컬럼 스페이서의 표면에 형성된 홀과 접촉되는 돌기를 형성하는 단계와;

상기 제1기판과 제2기판의 셀-갭에 액정층을 형성하는 단계;를 포함하여 구성되는 것을 특징으로 하는 액정 표시패널 제조방법.
제 20 항에 있어서, 상기 컬럼 스페이서는 제2기판 상에 형성되고, 상기 홀은 상기 컬럼 스페이서의 표면에 형성되며, 상기 돌기는 제1기판상에 형성되는 것을 특징으로 하는 액정 표시패널 제조방법.
제 20 항에 있어서, 상기 컬럼 스페이서는 제1기판상에 형성되고, 상기 홀은 상기 컬럼 스페이서의 표면에 형성되며, 상기 돌기는 제2기판상에 형성되는 것을 특징으로 하는 액정 표시패널 제조방법.