JP2004214655A - 酸素拡散防止膜を有するキャパシタ及びその製造方法 - Google Patents
酸素拡散防止膜を有するキャパシタ及びその製造方法 Download PDFInfo
- Publication number
- JP2004214655A JP2004214655A JP2003425000A JP2003425000A JP2004214655A JP 2004214655 A JP2004214655 A JP 2004214655A JP 2003425000 A JP2003425000 A JP 2003425000A JP 2003425000 A JP2003425000 A JP 2003425000A JP 2004214655 A JP2004214655 A JP 2004214655A
- Authority
- JP
- Japan
- Prior art keywords
- film
- lower electrode
- capacitor
- oxygen diffusion
- alumina
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 47
- 229910052760 oxygen Inorganic materials 0.000 title claims abstract description 42
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 title claims abstract description 40
- 239000001301 oxygen Substances 0.000 title claims abstract description 40
- 238000009792 diffusion process Methods 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 230000002265 prevention Effects 0.000 title claims abstract description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 32
- 230000004888 barrier function Effects 0.000 claims description 22
- 230000003405 preventing effect Effects 0.000 claims description 21
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 15
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 23
- 238000010438 heat treatment Methods 0.000 abstract description 18
- 230000015572 biosynthetic process Effects 0.000 abstract description 8
- 230000003247 decreasing effect Effects 0.000 abstract 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 29
- 229910001936 tantalum oxide Inorganic materials 0.000 description 28
- 238000005530 etching Methods 0.000 description 27
- 239000010410 layer Substances 0.000 description 27
- 238000003860 storage Methods 0.000 description 25
- 239000011229 interlayer Substances 0.000 description 17
- 239000007789 gas Substances 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 12
- 239000000758 substrate Substances 0.000 description 11
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910001873 dinitrogen Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000012495 reaction gas Substances 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005121 nitriding Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910003071 TaON Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910004140 HfO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 239000006200 vaporizer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31637—Deposition of Tantalum oxides, e.g. Ta2O5
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Abstract
【課題】 下部電極と誘電膜との間における酸化膜の生成を抑制することができるキャパシタ及びその製造方法を提供すること。
【解決手段】 キャパシタは、下部電極28aと、下部電極28a上のアルミニウムを含有する酸素拡散防止膜30,31と、酸素拡散防止膜30、31上の誘電膜32と、誘電膜32上の上部電極33とを含んで構成されている。上記キャパシタによれば、下部電極28aと誘電膜32との間にシリコン窒化膜30とアルミナ膜31の二重の膜で構成された酸素拡散防止膜を備えているので、熱処理の際に、酸素が下部電極28aに拡散するのを防止することができる。そのため、キャパシタンスが高くなり、リーク電流が減少するので、安定な素子特性を得ることができる。
【選択図】図3E
【解決手段】 キャパシタは、下部電極28aと、下部電極28a上のアルミニウムを含有する酸素拡散防止膜30,31と、酸素拡散防止膜30、31上の誘電膜32と、誘電膜32上の上部電極33とを含んで構成されている。上記キャパシタによれば、下部電極28aと誘電膜32との間にシリコン窒化膜30とアルミナ膜31の二重の膜で構成された酸素拡散防止膜を備えているので、熱処理の際に、酸素が下部電極28aに拡散するのを防止することができる。そのため、キャパシタンスが高くなり、リーク電流が減少するので、安定な素子特性を得ることができる。
【選択図】図3E
Description
本発明は、半導体製造技術に関し、特にキャパシタ及びその製造方法に関する。
DRAMをはじめとする半導体素子の高集積化に伴って、キャパシタンスを高めるため、誘電物質として高誘電率を有する物質が採用されている。その高誘電率物質としては、主にTa2O5、TiO2、TaON、HfO2、Al2O3、ZrO2などの金属酸化物系の物質が開発されている。
現在、256M以上のDRAMなどの高集積素子では、セル内キャパシタの誘電物質に、タンタル酸化物(Ta2O5）を適用する技術が開発されている。Ta2O5は、誘電率(εr）が25程度であり、通常利用されているシリコン酸化膜とシリコン窒化膜との積層誘電膜、すなわち、Si3N4(εr≒7)/SiO2(εr≒3.8)膜より誘電率が高く、約3〜4倍である。
図1Aは、従来の技術に係るシリンダ型MISキャパシタを示す断図面であり、誘電膜にタンタル酸化物が適用された例である（例えば、特許文献１）。
図1Aを参照すると、トランジスタ及びビットラインが形成された半導体基板11上に、層間絶縁膜12とエッチングバリア膜13が形成され、さらに、エッチングバリア膜13と層間絶縁膜12とを貫通して、半導体基板11に接続されたストレージノードコンタクト14が形成されている。ここで、ストレージノードコンタクト14の上部が層間絶縁膜12の上面より突出している。また、エッチングバリア膜13は、層間絶縁膜12の外周縁部から内側に突出しているので、エッチングバリア膜13の下方の層間絶縁膜12には、アンダーカット部が形成されている。さらに、エッチングバリア膜13上（層間絶縁膜12に接している面の反対側の面上）にストレージノード酸化膜15が形成されている。
また、シリンダ型の下部電極16が、ストレージノードコンタクト14に接するとともに、凹状のアンダーカット部に埋め込まれた態様で形成されている。さらに、シリンダ型下部電極16の面上にHSG(Hemispherical Grained)層17が形成され、HSG層17の面上に、酸素拡散防止膜であるシリコン窒化膜18が形成されている。
そして、シリコン窒化膜18が形成されたシリンダ型下部電極16上にタンタル酸化膜19が形成され、タンタル酸化膜19上に上部電極20が形成されている。
図1Bは、図1Aに示したキャパシタのＡ部に関する要部拡大断面図である。図1Bを参照して製造方法を簡単に説明する。図1Bに示したように、シリンダ型下部電極16上にHSG層17を形成した後、表面窒化法によりシリコン窒化膜18を形成する。次に、シリコン窒化膜18上にタンタル酸化膜19を形成した後、タンタル酸化膜19を結晶化させるとともに、所定の誘電特性を得るために熱処理を施す。これらの処理により誘電層を形成する。次いで、タンタル酸化膜19上に上部電極20を形成する（例えば、特許文献２）。
しかし、上記の従来の技術では、タンタル酸化膜19の形成に続く熱処理の際に、酸素が下部電極16側に拡散する傾向がある。その理由は、シリコン窒化膜18が酸素の拡散を十分に防止することができないからである。その結果、シリンダ型下部電極16の上、すなわちHSG層17の上面に、シリコン酸化膜(SiO2、誘電率=3.9）の厚い低誘電層Xが形成されるという問題がある。
このような低誘電層Xは、キャパシタの電気的特性に悪影響を及ぼし、素子の動作の安定性を低下させる。すなわち、キャパシタのキャパシタンスが低くなりリーク電流が増加するという問題がある。
米国特許第６３５５５１９号公報
米国特許第６２０７５２８号公報
本発明は、上記従来の技術の問題点を解決するためになされたものであって、誘電層（誘電膜）形成後の熱処理の際に、下部電極と誘電膜との間における酸化膜の生成を抑制することができるキャパシタ及びその製造方法を提供することを目的としている。
前記目的を達成するための本発明に係るキャパシタは、下部電極と、該下部電極上のアルミニウムを含有する酸素拡散防止膜と、該酸素拡散防止膜上の誘電膜と、該誘電膜上の上部電極とを含んで構成されていることを特徴としている。
また、本発明に係る別のキャパシタは、上記のキャパシタにおいて、前記下部電極と前記アルミニウムを含有する酸素拡散防止膜との間に、窒素を含有する酸素拡散防止膜が、さらに設けられていることを特徴としている。
また、前記目的を達成するための本発明に係るキャパシタの製造方法は、下部電極を形成するステップと、該下部電極上にアルミニウムを含有する酸素拡散防止膜を形成するステップと、該酸素拡散防止膜上に誘電膜を形成するステップと、該誘電膜上に上部電極を形成するステップとを含むことを特徴としている。
また、本発明に係る別のキャパシタの製造方法は、上記のキャパシタの製造方法において、前記下部電極を形成するステップが、該下部電極の表面にHSG層を形成するステップと、該HSG層が形成された前記下部電極上に、窒素を含有する前記酸素拡散防止膜を形成するステップとを含むことを特徴としている。
上記本発明に係るキャパシタまたはその製造方法によって得られるキャパシタによれば、下部電極と誘電膜との間にシリコン窒化膜とアルミナ膜の二重の膜で構成された酸素拡散防止膜を備えているので、後続の熱処理の際に、酸素が下部電極へ拡散するのを防止することができる。そのため、キャパシタンスが高くなり、リーク電流が減少するので、素子の安定した特性を確保することができるという優れた効果が得られる。
以下、本発明に係る最も好ましい実施の形態を添付する図面を参照しながら説明する。図2は、本発明の実施の形態に係るキャパシタの構造を示す断面図である。
図2に示したように、少なくともトランジスタ及びビットラインが形成された半導体基板21上に層間絶縁膜22が形成され、層間絶縁膜22を貫通して、半導体基板21に接続されたストレージノードコンタクトプラグ23が形成されている。また、ストレージノードコンタクトプラグ23の上部は、層間絶縁膜22の上面から突出しており、その上方のエッチングバリア膜24には開口部が設けられている。さらに、エッチングバリア膜24の上面には、ストレージノード酸化膜25が形成されている。ここで、エッチングバリア膜24は、層間絶縁膜22の外周縁部から内側に突出した形態となっており、それによりエッチングバリア膜24の下部にアンダーカット部が形成されている。
シリンダ型下部電極28aは、その下部領域がエッチングバリア膜24により物理的に支持され、ストレージノードコンタクトプラグ23と接続されている。また、シリンダ型下部電極28aの下部は、エッチングバリア膜24の下部に設けられたアンダーカット部に食い込んだ形態をしている。なお、シリンダ型下部電極28aの表面には、表面積を広くするために、HSG層29のような突起を有する層が設けられている。さらに、HSG層29の上には、酸素の拡散防止の役割を担う、表面が窒化処理されたシリコン窒化膜30が形成されている。
そして、シリコン窒化膜30上には、さらに酸素拡散防止の役割をする別のアルミナ膜31が形成され、アルミナ膜31上にはタンタル酸化膜32が形成され、タンタル酸化膜32上には上部電極33が形成されている。
図2に示したように、本発明に係るキャパシタには、シリコン窒化膜30とアルミナ膜31との二重の酸素拡散防止膜が設けられている。それによって、誘電膜であるタンタル酸化膜32の形成後に行なわれる熱処理の際に、下部電極28aの酸化が防止されるようになっている。
このように、酸素拡散防止膜としてシリコン窒化膜30とアルミナ膜31との二重の膜を採用する場合には、シリコン窒化膜30のみを用いるキャパシタに比べて、アルミナ膜31の優れた酸素拡散防止作用により、タンタル酸化膜32の形成後に行なわれる熱処理の際に、下部電極28aへの酸素の拡散を效果的に防止することができる。後で述べるが、アルミナ膜31の優れた酸素拡散防止作用とは、アルミナのアルミニウム-酸素(Al-O)間の結合エネルギが大きいために、高温における熱処理の際に、酸素がアルミナ膜31をほとんど透過しないことを意味する。
このように、図2に示したキャパシタにはHSG層29が形成されているので、キャパシタの容量を増大させることができる。また、シリンダ型下部電極28aがエッチングバリア膜24の下部に設けられたアンダーカット部により堅固に支持されているので、下部電極が崩れて生じる下部電極間ブリッジ及び下部電極のリフティング(lifting)現象の発生を防止することができる。
図3A〜図3Eは、図2に示したキャパシタの製造方法を示す図であり、製造工程の各ステップにおける素子の構造を示す断面図である。
図3Aは、シリンダ型下部電極を形成した段階における素子の構造を示す断面図である。図3Aに示したように、半導体基板21上に層間絶縁膜22を形成した後、半導体基板21の一部が露出するように、層間絶縁膜22をエッチングして、プラグ用のコンタクト孔を形成する。次に、コンタクト孔を埋め込むために、層間絶縁膜22上にプラグ用導電層としてポリシリコン膜を成膜し、全面をエッチングすることによりストレージノードコンタクトプラグ23を形成する。
次に、ストレージノードコンタクトプラグ23を含む層間絶縁膜22上に、エッチングバリア膜24とストレージノード酸化膜25を順に成膜する。この場合、ストレージノード酸化膜25はTEOS（テトラエチルオルソシリケート）膜で形成し、エッチングバリア膜24はシリコン窒化膜で形成する。次に、ストレージノード酸化膜25上に、ハードマスク26用のポリシリコン層を成膜する。この場合、ハードマスク26には、ポリシリコン膜を用いる。ポリシリコン膜を用いるのは、周知のように、感光膜のみによるマスクでは、厚いストレージノード酸化膜25をエッチングすることが難しいからである。
次に、マスキング及びエッチング処理によりパターニングし、ハードマスク26を形成する。その後、ハードマスク26をエッチングマスク、エッチングバリア膜24をエッチング停止層として利用し、ストレージノード酸化膜25をエッチングする。引き続き、エッチングバリア膜24をエッチングすることにより、下部電極が形成される領域に、例えば、コンケーブパターン27を形成する。この場合、エッチングバリア膜24の下方の層間絶縁膜22をオーバエッチングすることにより、ストレージノードコンタクトプラグ23の上部が、層間絶縁膜22の上面より突出するようにし、ストレージノードコンタクトプラグ23の突出部の側面を露出させる。
次に、エッチング液として、希薄なフッ酸、フッ酸系の混合液、アンモニア系の混合液などを用いて、ディップ処理を施す。このウェットエッチングによって、ストレージノード酸化膜25のコンケーブパターン27の幅をさらに広くする。このようなディップ処理を行なう理由は、後に形成する下部電極の表面積を広くするとともに、下部電極の下部構造が物理的に堅固に支持されるようにするためである。
前記のような湿式ディップ処理の際、ストレージノード酸化膜25に対してエッチング選択比を有するエッチングバリア膜24とハードマスク26は、エッチングされないため、ハードマスク26の下部とエッチングバリア膜24の下部にアンダーカットが発生する。そのため、ハードマスク26とエッチングバリア膜24が、ストレージノード酸化膜25の内側に突出した形態になる。
次に、幅が広くなったコンケーブパターン27を含む全面に、下部電極物質として非晶質シリコン膜28を成膜する。
図3Bは、下部電極及びHSG層を形成した段階における素子の構造を示す断面図である。図3Bに示したように、CMP(化学的機械研磨)法により、ストレージノード酸化膜25の表面が露出するまで、非晶質シリコン膜28及びハードマスク26を研磨する。この研磨によって、コンケーブパターン27の内側のみに接した下部電極28aが形成されると同時に、隣接する下部電極とは相互に分離される。
次に、表面が露出したストレージノード酸化膜25の上部をウェットエッチングすることにより、下部電極２８ａの上面より低くする。このように、ストレージノード酸化膜25の上部の一部分を、ウェットエッチングにより除去する理由は、後続のHSG層形成の際、隣接する下部電極間がHSG層によって電気的に接続されることを防止するためである。
次に、下部電極28aの表面積を広くするために、HSG層29を成長させる。図3Cは、シリコン窒化膜を形成した段階における素子の構造を示す断面図である。図3Cに示したように、HSG層29が形成された下部電極28aの表面を窒化させてシリコン窒化膜30を形成する。ここで、シリコン窒化膜30は、NH3ガスを利用してプラズマ処理を行なうプラズマ窒化法、または高温で熱処理する急速熱窒化(Rapid Thermal Nitriding; RTN)法を利用して形成する。
例えば、NH3ガス雰囲気における急速熱窒化(RTN)処理は、温度：500℃〜850℃、NH3ガスの流量：1slm〜20slm、圧力：常圧の条件で、60秒〜180秒間処理する。一方、NH3ガス雰囲気下におけるプラズマによる窒化処理は、NH3ガスの流量：10sccm〜1000sccm、プラズマを発生させるためのRFパワー：50W〜400W、圧力：0.1torr〜2torr（1.3×10〜2.7×102Pa）の条件で、30秒〜300秒間プラズマ処理を行う。
図3Dは、アルミナ膜31を形成した段階における素子の構造を示す断面図である。図3Dに示したように、シリコン窒化膜30が形成された下部電極28a上に、厚さ10Å〜30Åのアルミナ(Al2O3)膜31を形成する。すなわち、シリコン窒化膜30が形成された下部電極28aの表面をアルミナ膜31でパッシべーション(passivation)させる。一方、アルミナ膜31は、原子層成長(ALD)法や有機金属化学気相成長(MOCVD)法によって形成する。
例えば、原子層成長法によるアルミナ膜31の形成方法は、次のとおりである。チャンバ（反応室）内に、下部電極28aが形成された半導体基板21を配置した後、基板を温度350℃〜500℃に保持する。その状態で、TMA（トリメチルアルミニウム）ソースガスをチャンバ内に流して、シリコン窒化膜30の表面にTMAを吸着させる。次に、未反応のTMAソースガスと反応副生物をチャンバ内から除去するために、窒素(N2)ガスまたはアルゴン(Ar)ガスをチャンバ内に流してパージするか、真空ポンプにより残留ガスを吸引・排出する。
引き続き、反応ガスであるH2OまたはO3をチャンバ内に供給して、吸着しているTMAとの反応により、アルミナ膜31を形成する。さらに、未反応の反応ガス及び反応副生物をチャンバ内から除去するために、窒素ガスまたはアルゴンガスをチャンバ内に流してパージするか、真空ポンプにより吸引・排出する。上述のようなTMAソースガスの供給、パージ、反応ガスの供給、パージのステップを複数回繰り返すことによって、厚さ10Å〜30Åのステップカバレッジに優れたアルミナ膜31を形成する。
次に、有機金属化学気相成長(MOCVD)法によるアルミナ膜31の形成方法を説明する。MOCVD法の場合、Al(OC2H5)3ソースガスと酸素ガスとを、350℃〜500℃の温度範囲に保持されたチャンバ内に供給することにより、アルミナ膜31を成膜する。
ここで、アルミナ膜31の成膜温度を350℃〜500℃の範囲にする理由は次の通りである。300℃未満の温度では、アルミナソースに含まれている炭素不純物が半導体基板21の表面に残留しやすいので、後続のタンタル酸化膜の成膜と熱処理の際に、誘電膜全体の不純物量が多くなる。そのため、リーク電流の増加を抑制することができないだけではなく、スループットが低下する。一方、成膜温度が500℃を超えると、下部電極28aの酸化が生じやすくなる。
図3Eは、上部電極を形成した段階における素子の構造を示す断面図である。図3Eに示したように、アルミナ膜31上に有機金属化学気相成長(MOCVD)法または原子層成長(ALD）法を利用してタンタル酸化膜32を成膜する。例えば、有機金属化学気相成長(MOCVD）法を利用したタンタル酸化膜32の形成方法は次のとおりである。
まず、キャリアガスである窒素ガスを用いて、原料物質としてTa(OC2H5)5をチャンバ内に供給する。この場合、窒素ガスの流量を350sccm〜450sccmに維持する。引き続き、チャンバ内に反応ガス(酸化剤)として、酸素ガスを10sccm〜1000sccmの流量で供給し、150℃〜200℃の温度に加熱した半導体基板上に形成されているTa(OC2H5)5を熱分解する。この熱分解によって、アルミナ膜31上にタンタル酸化膜32を成膜する。この場合、チャンバ内の圧力を、0.2torr〜10torr(2.7×10〜1.3×103Pa)に保持する。
一方、タンタル酸化膜32を形成するためのソースとして広く用いられるTa(OC2H5)5は、室温では液体状態である。Ta(OC2H5)5が反応しやすくするために、液状のTa(OC2H5)5をガス状にしなければならない。Ta(OC2H5)5は、145℃で気化する性質を持っているので、例えば、Ta(OC2H5)5を170℃〜190℃に保持された気化器に通して、ガス状に変化させた後、窒素ガスをキャリアガスとして、反応チャンバ内に供給する。
次に、タンタル酸化膜32の結晶化、及び不純物または酸素空乏を減らすために熱処理を行なう。この熱処理では、N2Oまたは酸素ガス雰囲気で600℃〜750℃の温度範囲で熱処理することにより、タンタル酸化膜32を結晶化させるとともに、膜内の炭素のような不純物を除去し酸素空乏を補償するようにする。このような高温の熱処理により、アルミナ膜31も結晶化するので、アルミナ膜31の形成後に別の熱処理を行なわなくても良い。特に、アルミナ膜31を350℃〜500℃の温度で成膜すると、膜内に不純物がほとんど残留しないので、アルミナ膜31及びタンタル酸化膜31の成膜後には、別の低温度の熱処理を実施しなくても良い。
次に、タンタル酸化膜32上に上部電極33を形成する。例えば、熱処理されたタンタル酸化膜32上にチタニウムナイトライド膜(TiN)またはチタニウムナイトライド膜とポリシリコン膜の積層膜を成膜することにより、MISキャパシタを完成させる。
上記の実施の形態によれば、下部電極28aとタンタル酸化膜32との間に、表面窒化法により、酸素拡散防止膜として作用するシリコン窒化膜30とアルミナ膜31の二重の膜が設けられている。そのため、後続の熱処理の際に、酸素が下部電極28aに拡散することが抑制され、下部電極28aとタンタル酸化膜32との境界における低誘電率層の形成が防止される。
さらに詳しく説明すると、アルミナ膜31は、タンタル酸化膜32に比べて、アルミニウム-酸素間の結合エネルギが大きいため、高温の熱処理の際に、下部電極28aに対する酸化作用が小さい。また、アルミナの分子構造は、タンタル酸化物の分子構造に比べて健全であり分子欠陥が少ない。そのため、アルミナは、熱処理の際に用いられる酸化剤(O2、N2O)の酸素が下部電極28aへ拡散することを效果的に抑制することができるという優れた酸化防止作用を有している。
なお、アルミナは、タンタル酸化物や窒化物に比べて誘電率が大きいため、キャパシタの誘電膜としても作用する。すなわち、二重のAl2O3/Ta2O5を誘電膜に利用するキャパシタは、窒化物、Al2O3またはTa2O5を単独に利用するキャパシタに比べて、外部から印加される電気的衝撃に強い。そのため、絶縁破壊電圧(Breakdown voltage）が高く、リーク電流水準(level）が低いという電気的特性を得ることができる。
上記の実施の形態では、タンタル酸化膜を利用するキャパシタについて説明したが、TaON、BSTのような高誘電率の膜を採用したキャパシタにも適用可能である。
なお、本発明は上記の実施の形態にはなんら限定されるものではなく、本発明に係る技術的思想を逸脱しない範囲において、種々の態様で実施可能であり、それらも本発明の技術的範囲に属することはいうまでもない。
21 半導体基板
22 層間絶縁膜
23 ストレージノードコンタクトプラグ
24 エッチングバリア膜
25 ストレージノード酸化膜
26 ハードマスク
27 コンケーブパターン
28a 下部電極
29 HSG層
30 シリコン窒化膜
31 アルミナ膜
32 タンタル酸化膜
33 上部電極
22 層間絶縁膜
23 ストレージノードコンタクトプラグ
24 エッチングバリア膜
25 ストレージノード酸化膜
26 ハードマスク
27 コンケーブパターン
28a 下部電極
29 HSG層
30 シリコン窒化膜
31 アルミナ膜
32 タンタル酸化膜
33 上部電極
Claims (10)
- 下部電極と、
該下部電極上のアルミニウムを含有する酸素拡散防止膜と、
該酸素拡散防止膜上の誘電膜と、
該誘電膜上の上部電極と
を含んで構成されていることを特徴とするキャパシタ。 - 前記下部電極と前記アルミニウムを含有する酸素拡散防止膜との間に、窒素を含有する酸素拡散防止膜が、さらに設けられていることを特徴とする請求項１に記載のキャパシタ。
- 前記下部電極の表面に、HSG層が形成されていることを特徴とする請求項１に記載のキャパシタ。
- 前記酸素拡散防止膜が、アルミナ膜であることを特徴とする請求項１に記載のキャパシタ。
- 下部電極を形成するステップと、
該下部電極上にアルミニウムを含有する酸素拡散防止膜を形成するステップと、
該酸素拡散防止膜上に誘電膜を形成するステップと、
該誘電膜上に上部電極を形成するステップと
を含むことを特徴とするキャパシタの製造方法。 - 前記下部電極を形成するステップが、
該下部電極表面にHSG層を形成するステップと、
該HSG層が形成された前記下部電極上に、窒素を含有する前記酸素拡散防止膜を形成するステップと
を含むことを特徴とする請求項５に記載のキャパシタの製造方法。 - 前記窒素を含有する酸素拡散防止膜を、
急速熱窒化法またはプラズマ窒化法により形成することを特徴とする請求項６に記載のキャパシタの製造方法。 - 前記酸素拡散防止膜を、アルミナ膜により構成することを特徴とする請求項５に記載のキャパシタの製造方法。
- 前記アルミナ膜を、
低圧化学気相成長法または原子層成長法により形成することを特徴とする請求項８に記載のキャパシタの製造方法。 - 前記アルミナ膜を、
350℃〜500℃の温度範囲で形成することを特徴とする請求項８に記載のキャパシタの製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020086263A KR100540474B1 (ko) | 2002-12-30 | 2002-12-30 | 산소확산방지막을 구비한 캐패시터 및 그의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004214655A true JP2004214655A (ja) | 2004-07-29 |
Family
ID=32653206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003425000A Pending JP2004214655A (ja) | 2002-12-30 | 2003-12-22 | 酸素拡散防止膜を有するキャパシタ及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20040125541A1 (ja) |
| JP (1) | JP2004214655A (ja) |
| KR (1) | KR100540474B1 (ja) |
| CN (1) | CN1266771C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351803A (ja) * | 2005-06-15 | 2006-12-28 | Ulvac Japan Ltd | ジョセフソン素子の製造方法 |
| JP2012134511A (ja) * | 2004-11-08 | 2012-07-12 | Sk Hynix Inc | ジルコニウム酸化膜を有する半導体素子のキャパシタ及びその製造方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060219157A1 (en) * | 2001-06-28 | 2006-10-05 | Antti Rahtu | Oxide films containing titanium |
| US7112503B1 (en) * | 2000-08-31 | 2006-09-26 | Micron Technology, Inc. | Enhanced surface area capacitor fabrication methods |
| US6420230B1 (en) * | 2000-08-31 | 2002-07-16 | Micron Technology, Inc. | Capacitor fabrication methods and capacitor constructions |
| US7217615B1 (en) * | 2000-08-31 | 2007-05-15 | Micron Technology, Inc. | Capacitor fabrication methods including forming a conductive layer |
| KR100536030B1 (ko) * | 2003-02-25 | 2005-12-12 | 삼성전자주식회사 | 반도체 장치의 커패시터 형성 방법 |
| US7440255B2 (en) * | 2003-07-21 | 2008-10-21 | Micron Technology, Inc. | Capacitor constructions and methods of forming |
| US7285312B2 (en) * | 2004-01-16 | 2007-10-23 | Honeywell International, Inc. | Atomic layer deposition for turbine components |
| KR100712525B1 (ko) * | 2005-08-16 | 2007-04-30 | 삼성전자주식회사 | 반도체 소자의 커패시터 및 그 제조방법 |
| KR100722772B1 (ko) * | 2006-05-03 | 2007-05-30 | 삼성전자주식회사 | 박막 구조물 및 이의 박막 구조물 형성 방법과, 커패시터및 이의 커패시터 형성 방법 |
| US8383525B2 (en) | 2008-04-25 | 2013-02-26 | Asm America, Inc. | Plasma-enhanced deposition process for forming a metal oxide thin film and related structures |
| US20110293830A1 (en) | 2010-02-25 | 2011-12-01 | Timo Hatanpaa | Precursors and methods for atomic layer deposition of transition metal oxides |
| US9062390B2 (en) | 2011-09-12 | 2015-06-23 | Asm International N.V. | Crystalline strontium titanate and methods of forming the same |
| US9705466B2 (en) * | 2015-02-25 | 2017-07-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with guard ring coupled resonant circuit |
| CN109950134B (zh) * | 2019-03-19 | 2022-01-21 | 中国科学院上海高等研究院 | 具有氧化物薄膜的结构及其制备方法 |
| US11251261B2 (en) * | 2019-05-17 | 2022-02-15 | Micron Technology, Inc. | Forming a barrier material on an electrode |
| US11605704B1 (en) * | 2021-10-08 | 2023-03-14 | Nanya Technology Corporation | Capacitor array and method for forming the same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2766211B1 (fr) * | 1997-07-15 | 1999-10-15 | France Telecom | PROCEDE DE DEPOT D'UNE COUCHE DIELECTRIQUE DE Ta2O5 |
| US6458645B2 (en) * | 1998-02-26 | 2002-10-01 | Micron Technology, Inc. | Capacitor having tantalum oxynitride film and method for making same |
| US6207561B1 (en) * | 1998-09-29 | 2001-03-27 | Texas Instruments Incorporated | Selective oxidation methods for metal oxide deposition on metals in capacitor fabrication |
| KR100371142B1 (ko) * | 1998-12-30 | 2003-03-31 | 주식회사 하이닉스반도체 | 반도체소자의캐패시터형성방법 |
| KR100359860B1 (ko) * | 1998-12-31 | 2003-02-20 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
| US6194265B1 (en) * | 1999-07-22 | 2001-02-27 | Vanguard International Semiconductor Corporation | Process for integrating hemispherical grain silicon and a nitride-oxide capacitor dielectric layer for a dynamic random access memory capacitor structure |
-
2002
- 2002-12-30 KR KR1020020086263A patent/KR100540474B1/ko not_active IP Right Cessation
-
2003
- 2003-07-22 US US10/625,174 patent/US20040125541A1/en not_active Abandoned
- 2003-08-06 CN CNB031275273A patent/CN1266771C/zh not_active Expired - Fee Related
- 2003-12-22 JP JP2003425000A patent/JP2004214655A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012134511A (ja) * | 2004-11-08 | 2012-07-12 | Sk Hynix Inc | ジルコニウム酸化膜を有する半導体素子のキャパシタ及びその製造方法 |
| JP2006351803A (ja) * | 2005-06-15 | 2006-12-28 | Ulvac Japan Ltd | ジョセフソン素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1266771C (zh) | 2006-07-26 |
| KR100540474B1 (ko) | 2006-01-11 |
| CN1512588A (zh) | 2004-07-14 |
| KR20040059761A (ko) | 2004-07-06 |
| US20040125541A1 (en) | 2004-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8120180B2 (en) | Semiconductor device including ruthenium electrode and method for fabricating the same | |
| JP2004214655A (ja) | 酸素拡散防止膜を有するキャパシタ及びその製造方法 | |
| US6673668B2 (en) | Method of forming capacitor of a semiconductor memory device | |
| KR100604845B1 (ko) | 질소를 포함하는 씨앗층을 구비하는 금속-절연체-금속캐패시터 및 그 제조방법 | |
| KR100587686B1 (ko) | 질화 티타늄막 형성방법 및 이를 이용한 커패시터 제조방법 | |
| KR100505397B1 (ko) | 반도체메모리소자의캐패시터제조방법 | |
| KR100347547B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100655140B1 (ko) | 캐패시터 및 그 제조 방법 | |
| US6635524B2 (en) | Method for fabricating capacitor of semiconductor memory device | |
| KR100772531B1 (ko) | 캐패시터의 제조 방법 | |
| JP4223248B2 (ja) | 半導体素子の誘電膜形成方法 | |
| KR100671604B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| US6653198B2 (en) | Method for fabricating capacitor in semiconductor device and capacitor fabricated thereby | |
| KR100624904B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20030047373A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100422596B1 (ko) | 캐패시터의 제조 방법 | |
| KR100513804B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100937988B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100414868B1 (ko) | 캐패시터의 제조 방법 | |
| KR101061169B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| US20040126964A1 (en) | Method for fabricating capacitor in semiconductor device | |
| KR100670703B1 (ko) | 반도체메모리장치의 캐패시터 및 그 제조 방법 | |
| KR20020055251A (ko) | 커패시터 제조 방법 | |
| KR100444305B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR20040061278A (ko) | 반도체소자의 캐패시터 제조방법 |